docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "const", "MachineFunction", ...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "X86", "X86", "\"Block is not attached to a function!\"", "X86::EFLAGS", "X86", "X86", "X86", "X86" ]	X86FrameLowering (2)3	canUseAsPrologue	X86	CPU	LLVM	6,200	81	1	[]
[ "<s>", "int", "ia64_load_pair_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "REG", "\|\|", "!", "FP_REGNO_P", "(", "REGNO", "(", "dst", ")", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "...	[ "Return", "1", "if", "the", "operands", "are", "ok", "for", "a", "floating", "point", "load", "pair", "." ]	[ "ia64", "0", "0", "0", "0", "0", "1", "1", "0", "1" ]	ia643	ia64_load_pair_ok	ia64	CPU	GCC	6,201	138	1	[]
[ "<s>", "bool", "ok_for_simple_move_operands", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "!", "register_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", ...	[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "insn", "." ]	[ "visium", "0", "1", "0", "1" ]	visium2	ok_for_simple_move_operands	visium	Virtual ISA	GCC	6,202	70	1	[]
[ "<s>", "static", "rtx", "move_acc_to_reg", "(", "rtx", "acc", ",", "int", "regno", ",", "rtx", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "acc", ")", ";", "rtx", "reg", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ...	[ "Copy", "accumulator", "(", "A", "or", "AX", ")", "to", "REGNO", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "reg", "RTX", "." ]	[ "rl78" ]	rl782	move_acc_to_reg	rl78	MPU	GCC	6,203	47	1	[]
[ "<s>", "void", "altivec_expand_lvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "load", "=", "gen_rtx_SET", "(", "tmp", ",", ...	[ "Generate", "code", "for", "an", "``", "lvx", "''", ",", "``", "lvxl", "''", ",", "or", "``", "lve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "load", "followed", "by...	[ "powerpcspe", "1", "2", "3" ]	powerpcspe	altivec_expand_lvx_be	powerpcspe	CPU	GCC	6,204	121	1	[]
[ "<s>", "const", "MIRFormatter", "*", "getMIRFormatter", "(", ")", "const", "override", "{", "if", "(", "!", "Formatter", ".", "get", "(", ")", ")", "Formatter", "=", "std", "::", "make_unique", "<", "AMDGPUMIRFormatter", ">", "(", ")", ";", "return", "Fo...	[ "Return", "MIR", "formatter", "to", "format/parse", "MIR", "operands", "." ]	[ "AMDGPU", "AMDGPU" ]	SIInstrInfo10	getMIRFormatter	AMDGPU	GPU	LLVM	6,205	37	1	[]
[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo (2)3	getCallPreservedMask	PowerPC	CPU	LLVM	6,206	309	1	[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "", "C", ")", "{", "if", "(", "const", "GlobalValue", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", "....	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "WebAssembly", "WebAssembly", "0", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]	WebAssemblyFastISel33	fastMaterializeConstant	WebAssembly	Virtual ISA	LLVM	6,207	113	1	[]
[ "<s>", "virtual", "const", "ARCompactRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARCompact", "ARC" ]	ARCompactInstrInfo	getRegisterInfo	ARCompact	MPU	LLVM	6,208	13	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_SIMM12", "12", "RISCVOp::OPERAND_SIMM13_LSB0", "12", ...	RISCVInstrInfo11	verifyInstruction	RISCV	CPU	LLVM	6,209	319	1	[]
[ "<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "", "gsi", ",", "tree_code", "code", ",", "gimple", "", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_c...	[ "Helper", "function", "to", "handle", "the", "in-between", "steps", "for", "the", "vector", "compare", "built-ins", "." ]	[ "rs6000", "0", "1" ]	rs6000-call	fold_compare_helper	rs6000	CPU	GCC	6,210	92	1	[]
[ "<s>", "const", "CallLowering", "*", "getCallLowering", "(", ")", "const", "override", "{", "return", "&", "CallLoweringInfo", ";", "}", "</s>" ]	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "MOS" ]	MOSSubtarget	getCallLowering	MOS	MPU	LLVM	6,211	14	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "AMDGPU", "SI", "AMDGPU", "4", "0", "4", "SI", "8", "4", "SI", "32", "4", "SI", "20", "\"unhandled generation\"", "0", "1", "AMDGPU", "AMDGPU", "AMDGPU", "16", "0", "1", "AMDGPU", "AMDGPU", "\"unhandled address space\"" ]	SIISelLowering101	isLegalAddressingMode	AMDGPU	GPU	LLVM	6,212	335	1	[]
[ "<s>", "void", "MipsPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackA...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips", "Mips" ]	MipsPreLegalizerCombiner (2)	getAnalysisUsage	Mips	CPU	LLVM	6,213	39	1	[]
[ "<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.long\\t\"", ",", "file", ")", ";", "break", ";", "...	[ "This", "is", "called", "from", "dwarf2out.c", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]	[ "rs6000", "4", "\"\\t.long\\t\"", "8", "\"@dtprel+0x8000\"", "0", "\"@le\"", "\"@ie\"", "\"@m\"" ]	rs60005	rs6000_output_dwarf_dtprel	rs6000	CPU	GCC	6,214	143	1	[]
[ "<s>", "static", "void", "xtensa_function_arg_advance", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "words", ",", "max", ";", "int", "*", "arg_words", ";", "arg_words", "=", "&", "get_cumulative_args", "(", ...	[ "Advance", "the", "argument", "to", "the", "next", "argument", "position", "." ]	[ "xtensa", "1" ]	xtensa	xtensa_function_arg_advance	xtensa	MPU	GCC	6,215	90	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"" ]	SILoadStoreOptimizer	runOnMachineFunction	AMDGPU	GPU	LLVM	6,216	146	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Mips", "Mips" ]	MipsAsmBackend18	writeNopData	Mips	CPU	LLVM	6,217	25	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", "->...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "AMDGPU", "R600", "AMDGPU::KILLGT", "AMDGPU::CF_ALU", "3", "0", "4", "0", "AMDGPU" ]	R600InstrInfo (2)	isPredicable	AMDGPU	GPU	LLVM	6,218	125	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "....	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]	PPCRegisterInfo (2)	lowerCRSpilling	PowerPC	CPU	LLVM	6,219	308	1	[]
[ "<s>", "static", "void", "alpha_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", ",", "mem", ",", "word1", ",", "word2", ";", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")",...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "M_TRAMP", ".", "FNDECL", "is", "target", "function", "'s", "decl", ".", "CHAIN_VALUE", "is", "an", "rtx", "for", "the", "static", "chain", "value", "for...	[ "alpha", "0", "0", "5", "\"..tr\"", "1", "0xffff0fff0000fff0", "0xa77b0010a43b0018", "0x47ff041f6bfb0000", "0", "8", "16", "24", "\"__enable_execute_stack\"", "0" ]	alpha	alpha_trampoline_init	alpha	MPU	GCC	6,220	293	1	[]
[ "<s>", "static", "void", "expand_block_set_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "2-byte", "chunks", "." ]	[ "visium", "2", "1", "1", "0", "1" ]	visium	expand_block_set_2	visium	Virtual ISA	GCC	6,221	130	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "MVT::i64", "ISD::FrameIndex", "0", "RISCV::ADDI", "ISD::SRL", "0", "1", "ISD::Constant", "0xffffffff", "RISCV::SRLIW", "0", "RISCVISD::READ_CYCLE_WIDE", "\"READ_CYCLE_WIDE is only used on riscv32...	RISCVISelDAGToDAG1	Select	RISCV	CPU	LLVM	6,222	482	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "k_Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "ARM64", "\"Invalid access!\"" ]	ARM64AsmParser1	getReg	ARM64	CPU	LLVM	6,223	22	1	[]
[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", ...	[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]	[ "arm", "0", "1" ]	arm4	arm_tls_referenced_p	arm	CPU	GCC	6,224	85	1	[]
[ "<s>", "bool", "hasAndNot", "(", "SDValue", "Y", ")", "const", "override", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "hasAndNotCompare", "(", "Y", ")", ";", "retu...	[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]	[ "AArch64", "64" ]	AArch64ISelLowering (2)2	hasAndNot	AArch64	CPU	LLVM	6,225	43	1	[]
[ "<s>", "static", "const", "char", "*", "get_decl_name", "(", "tree", "fn", ")", "{", "tree", "name", ";", "if", "(", "!", "fn", ")", "return", "\"<null>\"", ";", "name", "=", "DECL_NAME", "(", "fn", ")", ";", "if", "(", "!", "name", ")", "return", ...	[ "Helper", "function", "for", "printing", "the", "function", "name", "when", "debugging", "." ]	[ "rs6000", "\"<null>\"", "\"<no-name>\"" ]	rs6000	get_decl_name	rs6000	CPU	GCC	6,226	43	1	[]
[ "<s>", "static", "unsigned", "int", "tilepro_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", ...	[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", "." ]	[ "tilepro" ]	tilepro	tilepro_function_arg_boundary	tilepro	VLIW	GCC	6,227	54	1	[]
[ "<s>", "void", "pdp11_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "via_ac", "=", "NULL", ";", "if", "(", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_...	[ "Expand", "the", "function", "prologue", "." ]	[ "pdp11" ]	pdp114	pdp11_expand_prologue	pdp11	MPU	GCC	6,228	306	1	[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "", "AI", ")", "{", "DenseMap", "<", "const", "AllocaInst", "", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find"...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::COPY_I64", "WebAssembly::COPY_I32", "0" ]	WebAssemblyFastISel (2)2	fastMaterializeAlloca	WebAssembly	Virtual ISA	LLVM	6,229	122	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "MINA32", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"Register<\"", "\">\"" ]	MINA32AsmParser	print	MINA32	CPU	LLVM	6,230	93	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableFunctionSplitter", ")", "return", "false", ";", "unsigned", "max_subfunc_size", "=", "MaxSubfunctionSize", "?", "MaxSubfunctionSize", ":", "STC", ".", "getMethodCa...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "0", "\"\\nPatmos Function Splitter: \"", "\": \"", "\"\\n\"" ]	PatmosFunctionSplitter	runOnMachineFunction	Patmos	VLIW	LLVM	6,231	379	1	[]
[ "<s>", "static", "int", "shmedia_target_regs_stack_space", "(", "HARD_REG_SET", "*", "live_regs_mask", ")", "{", "int", "reg", ";", "int", "stack_space", "=", "0", ";", "int", "interrupt_handler", "=", "sh_cfun_interrupt_handler_p", "(", ")", ";", "for", "(", "r...	[ "Calculate", "how", "much", "extra", "space", "is", "needed", "to", "save", "all", "callee-saved", "target", "registers", ".", "LIVE_REGS_MASK", "is", "the", "register", "mask", "calculated", "by", "calc_live_regs", "." ]	[ "sh", "0" ]	sh3	shmedia_target_regs_stack_space	sh	CPU	GCC	6,232	72	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSystemZISelDag", "(", "getSystemZTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine (2)	addInstSelector	SystemZ	CPU	LLVM	6,233	25	1	[]
[ "<s>", "rtx", "csky_legitimize_tls_address", "(", "rtx", "x", ",", "rtx", "reg", ")", "{", "rtx", "dest", ",", "tp", ",", "label", ",", "labelno", ",", "unspec", ",", "ret", ",", "eqv", ",", "addend", ",", "tmp", ";", "rtx_insn", "*", "insns", ";", ...	[ "Helper", "function", "for", "csky_legitimize_address", ",", "to", "handle", "the", "TLS", "cases", ".", "REG", "is", "a", "scratch", "register", "and", "may", "be", "null", "." ]	[ "csky", "1", "2", "1", "3", "2" ]	csky	csky_legitimize_tls_address	csky	CPU	GCC	6,234	360	1	[]
[ "<s>", "static", "bool", "s390_loadrelative_operand_p", "(", "rtx", "addr", ",", "rtx", "", "symref", ",", "HOST_WIDE_INT", "", "addend", ")", "{", "HOST_WIDE_INT", "tmpaddend", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", ...	[ "Return", "TRUE", "if", "ADDR", "is", "an", "operand", "valid", "for", "a", "load/store", "relative", "instruction", ".", "Be", "aware", "that", "the", "alignment", "of", "the", "operand", "needs", "to", "be", "checked", "separately", ".", "Valid", "addresse...	[ "s390", "0", "0", "1", "1", "0", "1", "1" ]	s3904	s390_loadrelative_operand_p	s390	MPU	GCC	6,235	164	1	[]
[ "<s>", "static", "bool", "frv_cannot_force_const_mem", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_FDPIC", ";", "}", "</s>" ]	[ "Decide", "whether", "we", "can", "force", "certain", "constants", "to", "memory", ".", "If", "we", "decide", "we", "ca", "n't", ",", "the", "caller", "should", "be", "able", "to", "cope", "with", "it", "in", "another", "way", ".", "We", "never", "allo...	[ "frv" ]	frv2	frv_cannot_force_const_mem	frv	VLIW	GCC	6,236	13	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0", "1" ]	ARMCallLowering11	lowerFormalArguments	ARM	CPU	LLVM	6,237	232	1	[]
[ "<s>", "const", "unsigned", "", "IA64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "IA64", "::", "r5", ",", "0", "}", ";", "r...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "IA64", "IA64", "IA64::r5", "0" ]	IA64RegisterInfo	getCalleeSavedRegs	IA64	CPU	LLVM	6,238	33	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetMachine1	getSubtargetImpl	Hexagon	DSP	LLVM	6,239	17	1	[]
[ "<s>", "void", "vax_expand_prologue", "(", "void", ")", "{", "int", "regno", ",", "offset", ";", "int", "mask", "=", "0", ";", "HOST_WIDE_INT", "size", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...	[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...	[ "vax", "0", "0", "1", "1", "4", "8", "12", "16", "0", "1", "4" ]	vax	vax_expand_prologue	vax	CPU	GCC	6,240	200	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64", "3", "0", "AArch64::ADDWrs", "AArch64::ADDXrs", "AArch64::SUBWrs", "AArch64::SUBXrs", "3", "AArch64", "AArch64_AM::getArithShiftValue", "4", "AArch64::ANDWri", "AArch64::A...	AArch64InstrInfo114	isAsCheapAsAMove	AArch64	CPU	LLVM	6,241	381	1	[]
[ "<s>", "int", "XCoreRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "XCoreGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "0", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "XCore", "XCore", "XCore", "0" ]	XCoreRegisterInfo11	getDwarfRegNum	XCore	MPU	LLVM	6,242	24	1	[]
[ "<s>", "bool", "KudeyarFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Kudeyar", "Kudeyar" ]	KudeyarFrameLowering	hasFP	Kudeyar	CPU	LLVM	6,243	56	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::SW", "0", "Mips::FGR32RegisterClass", "Mips::SWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::SDC1", "0", "Mips::SWC1", "0", "0", "Mips::SWC1", "1", "4", "\"Register class not handled!\"" ]	MipsInstrInfo15	storeRegToStackSlot	Mips	CPU	LLVM	6,244	329	1	[]
[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "4", "*", "256", "/", "getWavefrontSize", "(", ")", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "AMDGPU", "4", "256" ]	AMDGPUSubtarget100	getStackAlignment	AMDGPU	GPU	LLVM	6,245	16	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "\"SIInstrInfo::storeRegToStackSlot - Can't spill VGPR!\"", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "4", "\"VGPR spilling not supported\"" ]	SIInstrInfo116	storeRegToStackSlot	R600	GPU	LLVM	6,246	253	1	[]
[ "<s>", "static", "bool", "ix86_is_empty_record", "(", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "return", "false", ";", "return", "default_is_empty_record", "(", "type", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_EMPTY_RECORD_P", "." ]	[ "i386" ]	i386	ix86_is_empty_record	i386	CPU	GCC	6,247	23	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]	MipsMCCodeEmitter2	getJumpTargetOpValue	Mips	CPU	LLVM	6,248	103	1	[]
[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "fabs", ")"...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "AMDGPU", "Intrinsic::fabs", "0", "1", "1", "0", "1", "MVT::SimpleValueType", "MVT::f64", "MVT::f16", "MVT::f32", "1", "2", "Intrinsic::fma", "Intrinsic::uadd_sat", "Intrinsic::usub_sat", "Intrinsic::sadd_sat", "Intrinsic::ssub_sat", "MVT::v2i16", "MVT::v4i16", "1" ]	AMDGPUTargetTransformInfo13	getIntrinsicInstrCost	AMDGPU	GPU	LLVM	6,249	507	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_init", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_c...	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_INIT", "." ]	[ "nvptx", "2", "3", "4", "3", "1", "1" ]	nvptx3	nvptx_goacc_reduction_init	nvptx	GPU	GCC	6,250	405	1	[]
[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SystemZ", "SystemZ" ]	SystemZSubtarget	getInstrInfo	SystemZ	CPU	LLVM	6,251	14	1	[]
[ "<s>", "bool", "MipsFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "\|\|", "!",...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "Mips", "Mips", "MVT::Other" ]	MipsFastISel11	isTypeLegal	Mips	CPU	LLVM	6,252	61	1	[]
[ "<s>", "static", "void", "or1k_init_pic_reg", "(", "void", ")", "{", "if", "(", "crtl", "->", "profile", ")", "cfun", "->", "machine", "->", "set_got_insn", "=", "emit_insn_after", "(", "gen_set_got_tmp", "(", "pic_offset_table_rtx", ")", ",", "cfun", "->", ...	[ "Worker", "for", "TARGET_INIT_PIC_REG", ".", "Initialize", "the", "cfun-", ">", "machine-", ">", "set_got_insn", "rtx", "and", "insert", "it", "at", "the", "entry", "of", "the", "current", "function", ".", "The", "rtx", "is", "just", "a", "temporary", "place...	[ "or1k" ]	or1k	or1k_init_pic_reg	or1k	CPU	GCC	6,253	90	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "\"After ARM l...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "\"After ARM load / store optimizer\"", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine35	addPreSched2	ARM	CPU	LLVM	6,254	137	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "F2003f" ]	F2003fTargetMachine	getObjFileLowering	F2003f	CPU	LLVM	6,255	16	1	[]
[ "<s>", "bool", "MSP430AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "EmitInterruptVectorSection", "(", "MF", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MSP430", "MSP430", "\"interrupt\"" ]	MSP430AsmPrinter22	runOnMachineFunction	MSP430	MPU	LLVM	6,256	43	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R...	AlphaRegisterInfo5	emitEpilogue	Alpha	MPU	LLVM	6,257	335	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "MVT::i32", "X86::LEA32r", "X86::LEA64r" ]	X86FastISel123	fastMaterializeAlloca	X86	CPU	LLVM	6,258	130	1	[]
[ "<s>", "int", "mmix_data_alignment", "(", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "basic_align", ")", "{", "if", "(", "basic_align", "<", "32", ")", "return", "32", ";", "return", "basic_align", ";", "}", "</s>" ]	[ "DATA_ALIGNMENT", ".", "We", "have", "trouble", "getting", "the", "address", "of", "stuff", "that", "is", "located", "at", "other", "than", "32-bit", "alignments", "(", "GETA", "requirements", ")", ",", "so", "try", "to", "give", "everything", "at", "least",...	[ "mmix", "32", "32" ]	mmix	mmix_data_alignment	mmix	CPU	GCC	6,259	24	1	[]
[ "<s>", "bool", "AVRAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AVR", "AVR", "\"invalid instruction\"" ]	AVRAsmParser17	MatchAndEmitInstruction	AVR	MPU	LLVM	6,260	105	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]	SparcISelLowering22	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	6,261	339	1	[]
[ "<s>", "ARMRelocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "ARMRelocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]	[ "Returns", "true", "if", "none", "of", "the", "bits", "are", "set", "." ]	[ "ARM", "ARM", "ARM" ]	ARMRelocator	none	ARM	CPU	LLVM	6,262	20	1	[]
[ "<s>", "static", "void", "mips_sim_issue_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "state_transition", "(", "state", "->", "dfa_state", ",", "insn", ")", ";", "state", "->", "insns_left", "--", ";", "mips_sim_insn", "=", ...	[ "Issue", "instruction", "INSN", "in", "scheduler", "state", "STATE", ".", "Assume", "that", "INSN", "can", "issue", "immediately", "(", "i.e.", ",", "that", "mips_sim_wait_insn", "has", "already", "been", "called", ")", "." ]	[ "mips" ]	mips3	mips_sim_issue_insn	mips	CPU	GCC	6,263	44	1	[]
[ "<s>", "FastISel", "", "ARMTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "const", "{", "return", "ARM", "::", "createFastISel", "(", "funcInfo", ",", "libInfo", ")", ...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM", "ARM::createFastISel" ]	ARMISelLowering (2)	createFastISel	ARM	CPU	LLVM	6,264	28	1	[]
[ "<s>", "static", "rtx", "spe_synthesize_frame_save", "(", "rtx", "real", ")", "{", "rtx", "synth", ",", "offset", ",", "reg", ",", "real2", ";", "if", "(", "GET_CODE", "(", "real", ")", "!=", "SET", "\|\|", "GET_MODE", "(", "SET_SRC", "(", "real", ")", ...	[ "Given", "an", "SPE", "frame", "note", ",", "return", "a", "PARALLEL", "of", "SETs", "with", "the", "original", "note", ",", "plus", "a", "synthetic", "register", "save", "." ]	[ "rs6000", "0", "0", "1", "4", "1200", "0", "1", "0", "4", "1", "1", "2", "2" ]	rs60003	spe_synthesize_frame_save	rs6000	CPU	GCC	6,265	294	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "Argument", "", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", ...	[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU::isIntrinsicSourceOfDivergence" ]	AMDGPUTargetTransformInfo1	isSourceOfDivergence	AMDGPU	GPU	LLVM	6,266	169	1	[]
[ "<s>", "static", "rtx", "ix86_expand_ti_to_v1ti", "(", "rtx", "x", ")", "{", "if", "(", "TARGET_SSE2", ")", "{", "rtx", "lo", "=", "gen_lowpart", "(", "DImode", ",", "x", ")", ";", "rtx", "hi", "=", "gen_highpart", "(", "DImode", ",", "x", ")", ";", ...	[ "Expand", "move", "of", "TI", "mode", "register", "X", "to", "a", "new", "V1TI", "mode", "register", "." ]	[ "i386" ]	i386-expand	ix86_expand_ti_to_v1ti	i386	CPU	GCC	6,267	81	1	[]
[ "<s>", "static", "void", "rl78_alloc_physical_registers_umul", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx_insn", "*", "first", ";", "int", "tmp_id", ";", "rtx", "saved_op1", "...	[ "Like", "op2", ",", "but", "AX", "=", "A", "*", "X", "." ]	[ "rl78", "0", "0", "1", "1", "2", "2", "1", "0", "1", "2", "2", "1", "1", "2", "2", "0", "0", "1", "1", "2", "2", "2", "2", "1", "1", "1", "2", "2" ]	rl78	rl78_alloc_physical_registers_umul	rl78	MPU	GCC	6,268	307	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG130	PreprocessISelDAG	X86	CPU	LLVM	6,269	428	1	[]
[ "<s>", "static", "reg_class_t", "ia64_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "FR_REGS", ":", "case", "FP_REGS", ":", "if", "(", "MEM_P", "(", "x", ")", "&&", "MEM_VOLATIL...	[ "Implement", "PREFERRED_RELOAD_CLASS", ".", "Place", "additional", "restrictions", "on", "CLASS", "to", "use", "when", "copying", "X", "into", "that", "class", "." ]	[ "ia64" ]	ia64	ia64_preferred_reload_class	ia64	CPU	GCC	6,270	77	1	[]
[ "<s>", "ARCSubtarget", "::", "ARCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "ARCGenSubtargetInfo", "(...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARC", "ARC", "ARC", "ARC" ]	ARCSubtarget5	ARCSubtarget	ARC	MPU	LLVM	6,271	55	1	[]
[ "<s>", "static", "rtx", "mips_return_fpr_pair", "(", "machine_mode", "mode", ",", "machine_mode", "mode1", ",", "HOST_WIDE_INT", "offset1", ",", "machine_mode", "mode2", ",", "HOST_WIDE_INT", "offset2", ")", "{", "int", "inc", ";", "inc", "=", "(", "TARGET_NEWAB...	[ "Return", "a", "composite", "value", "in", "a", "pair", "of", "floating-point", "registers", ".", "MODE1", "and", "OFFSET1", "are", "the", "mode", "and", "byte", "offset", "for", "the", "first", "value", ",", "likewise", "MODE2", "and", "OFFSET2", "for", "...	[ "mips", "2", "2" ]	mips	mips_return_fpr_pair	mips	CPU	GCC	6,272	85	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128", "AArch64::FP", "AArch64::SP" ]	AArch64RegisterInfo34	needsFrameBaseReg	AArch64	CPU	LLVM	6,273	172	1	[]
[ "<s>", "void", "AArch64RegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "switch", "(", "OpdMapper", ".", "getMI", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "...	[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]	[ "AArch64", "AArch64", "1", "2", "\"Don't know how to handle that ID\"", "\"Don't know how to handle that operation\"" ]	AArch64RegisterBankInfo3	applyMappingImpl	AArch64	CPU	LLVM	6,274	78	1	[]
[ "<s>", "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Sparc", "Sparc", "Sparc", "1", "0" ]	SparcISelLowering	getConstraintType	Sparc	CPU	LLVM	6,275	58	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "isScalableVector", "(", ")", "\|\|", "VT", ".", "getVectorNumElements", "(", ")", "==", "1", ")", "return...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "PowerPC", "1", "1", "16", "1", "8", "0" ]	PPCISelLowering30	getPreferredVectorAction	PowerPC	CPU	LLVM	6,276	93	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ")", ")", "return", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "Hexagon", "Hexagon", "Hexagon::A2_tfrsi", "1", "16" ]	HexagonInstrInfo17	isAsCheapAsAMove	Hexagon	DSP	LLVM	6,277	118	1	[]
[ "<s>", "static", "int", "mips_fpr_return_fields", "(", "const_tree", "valtype", ",", "tree", "", "fields", ",", "bool", "", "has_cxx_zero_width_bf", ",", "bool", "*", "has_cxx17_empty_base", ")", "{", "tree", "field", ";", "int", "i", ";", "if", "(", "!", ...	[ "See", "whether", "VALTYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "floating-point", "registers", ".", "If", "so", ",", "return", "the", "number", "of", "fields", "and", "list", "them", "in", "FIELDS", "(", "which", "sho...	[ "mips", "0", "0", "0", "0", "0", "2", "0" ]	mips	mips_fpr_return_fields	mips	CPU	GCC	6,278	150	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD",...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "AArch64", "AArch64", "0", "ISD::AND", "MVT::i32", "MVT::i64", "1", "1", "0", "ISD::SRL", "0", "1" ]	AArch64ISelLowering (2)	isDesirableToCommuteWithShift	AArch64	CPU	LLVM	6,279	120	1	[]
[ "<s>", "int", "visium_initial_elimination_offset", "(", "int", "from", ",", "int", "to", "ATTRIBUTE_UNUSED", ")", "{", "const", "int", "save_fp", "=", "current_frame_info", ".", "save_fp", ";", "const", "int", "save_lr", "=", "current_frame_info", ".", "save_lr", ...	[ "Helper", "function", "for", "INITIAL_ELIMINATION_OFFSET", "(", "FROM", ",", "TO", ",", "OFFSET", ")", ".", "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",",...	[ "visium" ]	visium	visium_initial_elimination_offset	visium	Virtual ISA	GCC	6,280	81	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"PowerPC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"PowerPC DAG->DAG Pattern Instruction Selection\"" ]	PPCISelDAGToDAG (2)1	getPassName	PowerPC	CPU	LLVM	6,281	13	1	[]
[ "<s>", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ...	[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]	[ "AArch64" ]	AArch64ELFStreamer11	emitValueImpl	AArch64	CPU	LLVM	6,282	32	1	[]
[ "<s>", "int", "avr_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_Y", "&&", "mode", "==", "Pmode", ")", "return", "1", ";", "if", "(", "regno", "<=", "(", "REG_Y", "+", "1", ")"...	[ "Returns", "1", "if", "a", "value", "of", "mode", "MODE", "can", "be", "stored", "starting", "with", "hard", "register", "number", "REGNO", ".", "On", "the", "enhanced", "core", ",", "anything", "larger", "than", "1", "byte", "must", "start", "in", "even...	[ "avr", "1", "1", "1", "0", "1", "0", "1" ]	avr3	avr_hard_regno_mode_ok	avr	MPU	GCC	6,283	84	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "getTOCSaveOffset", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "\"TOC save is not implemented on AIX yet.\"", ")", ";", "return", "TOCSaveOffset", ";", "}", ...	[ "getTOCSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "TOC", "register", "�", "?", "64-bit", "SVR4", "ABI", "only", "." ]	[ "PowerPC", "PPC", "\"TOC save is not implemented on AIX yet.\"" ]	PPCFrameLowering65	getTOCSaveOffset	PowerPC	CPU	LLVM	6,284	25	1	[]
[ "<s>", "bool", "AMDGPUPrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPrintfRuntimeBinding11	runOnModule	AMDGPU	GPU	LLVM	6,285	104	1	[]
[ "<s>", "static", "parse_codes", "parse_ovld_stanza", "(", "void", ")", "{", "pos", "=", "0", ";", "consume_whitespace", "(", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "!=", "'['", ")", "{", "diag", "(", "pos", ",", "\"ill-formed stanza header.\\n\""...	[ "Parse", "one", "stanza", "of", "the", "input", "overload", "file", ".", "linebuf", "already", "contains", "the", "first", "line", "to", "parse", "." ]	[ "rs6000", "0", "\"ill-formed stanza header.\\n\"", "\"no identifier found in stanza header.\\n\"", "\"too many stanza headers.\\n\"", "\"missing comma.\\n\"", "\"missing external name.\\n\"", "\"missing comma.\\n\"", "\"missing internal name.\\n\"", "\"missing ifdef token.\\n\"", "0", "\"ill-f...	rs6000-gen-builtins	parse_ovld_stanza	rs6000	CPU	GCC	6,286	388	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "int64_t", "AbsImm", "=", "std", "::", "abs", "(", "Imm", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "ARM_AM"...	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "0", "255" ]	ARMISelLowering (2)2	isLegalAddImmediate	ARM	CPU	LLVM	6,287	69	1	[]
[ "<s>", "static", "void", "avr_fix_operands", "(", "rtx", "", "op", ",", "rtx", "", "hreg", ",", "unsigned", "opmask", ",", "unsigned", "rmask", ")", "{", "for", "(", ";", "opmask", ";", "opmask", ">>=", "1", ",", "op", "++", ")", "{", "rtx", "reg...	[ "PR63633", ":", "The", "middle-end", "might", "come", "up", "with", "hard", "regs", "as", "input", "operands", ".", "RMASK", "is", "a", "bit", "mask", "representing", "a", "subset", "of", "hard", "registers", "R0", "...", "R31", ":", "Rn", "is", "an", ...	[ "avr", "1", "1" ]	avr	avr_fix_operands	avr	MPU	GCC	6,288	126	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFuncti...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "X86", "X86", "64", "32", "MVT::v256i32" ]	X86ISelLowering118	canMergeStoresTo	X86	CPU	LLVM	6,289	100	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "\"\\n\\t#include P16F1937.INC\\n\"", ";", "for", "(", "Module", "::", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "PIC16", "PIC16", "\"\\n\\t#include P16F1937.INC\\n\"", "PIC16" ]	PIC16AsmPrinter5	doInitialization	PIC16	MPU	LLVM	6,290	147	1	[]
[ "<s>", "static", "void", "aarch64_emit_unspec_cond_or", "(", "rtx", "target", ",", "rtx_code", "code1", ",", "rtx_code", "code2", ",", "machine_mode", "pred_mode", ",", "rtx", "ptrue", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "tmp1", "=", "ge...	[ "Emit", ":", "(", "set", "TMP1", "(", "unspec", ":", "PRED_MODE", "[", "PTRUE", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X1", ">", ")", ")", "(", "set", "TMP2", "(", "unspec", ":", "PRED_MODE", "[", "PTRUE", "OP0", "OP1", "]", "UNSPEC_COND_", "<", ...	[ "aarch64" ]	aarch645	aarch64_emit_unspec_cond_or	aarch64	CPU	GCC	6,291	94	1	[]
[ "<s>", "int", "long_immediate_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "re...	[ "Return", "true", "if", "OP", "will", "require", "a", "long", "immediate", "(", "limm", ")", "value", ".", "This", "is", "currently", "only", "used", "when", "calculating", "length", "attributes", "." ]	[ "arc", "1", "1", "0" ]	arc3	long_immediate_operand	arc	MPU	GCC	6,292	60	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "override", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "32", ";", "return", "0", ";", "}", "return", "31", ";", "}", ...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "ARM64", "32", "0", "31" ]	ARM64TargetTransformInfo	getNumberOfRegisters	ARM64	CPU	LLVM	6,293	33	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::EH_RETURN", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::RETURNADD...	XCoreISelLowering33	LowerOperation	XCore	MPU	LLVM	6,294	327	1	[]
[ "<s>", "static", "bool", "arm_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MODEL",...	[ "Return", "TRUE", "if", "X", "is", "a", "thread-local", "symbol", "." ]	[ "arm", "0" ]	arm3	arm_tls_symbol_p	arm	CPU	GCC	6,295	37	1	[]
[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "X86", "X86" ]	X86FastISel (2)4	getInstrInfo	X86	CPU	LLVM	6,296	16	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "TrueNops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66",...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...	X86AsmBackend (2)3	writeNopData	X86	CPU	LLVM	6,297	373	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "R600RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU",...	[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]	[ "AMDGPU", "R600", "MVT::i32", "AMDGPU::R600_TReg32RegClass" ]	R600RegisterInfo (2)	getCFGStructurizerRegClass	AMDGPU	GPU	LLVM	6,298	34	1	[]
[ "<s>", "bool", "CAHPPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createCAHPISelDag", "(", "getCAHPTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "CAHP", "CAHP", "CAHP", "CAHP" ]	CAHPTargetMachine	addInstSelector	CAHP	CPU	LLVM	6,299	21	1	[]

[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "const", "MachineFunction", ...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "X86", "X86", "\"Block is not attached to a function!\"", "X86::EFLAGS", "X86", "X86", "X86", "X86" ]

X86FrameLowering (2)3

canUseAsPrologue

X86

CPU

LLVM

6,200

81

1

[]

[ "<s>", "int", "ia64_load_pair_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "GET_CODE", "(", "dst", ")", "!=", "REG", "||", "!", "FP_REGNO_P", "(", "REGNO", "(", "dst", ")", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "...

[ "Return", "1", "if", "the", "operands", "are", "ok", "for", "a", "floating", "point", "load", "pair", "." ]

[ "ia64", "0", "0", "0", "0", "0", "1", "1", "0", "1" ]

ia643

ia64_load_pair_ok

ia64

CPU

GCC

6,201

138

1

[]

[ "<s>", "bool", "ok_for_simple_move_operands", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "!", "register_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", ...

[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "insn", "." ]

[ "visium", "0", "1", "0", "1" ]

visium2

ok_for_simple_move_operands

visium

Virtual ISA

GCC

6,202

70

1

[]

[ "<s>", "static", "rtx", "move_acc_to_reg", "(", "rtx", "acc", ",", "int", "regno", ",", "rtx", "before", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "acc", ")", ";", "rtx", "reg", ";", "reg", "=", "gen_rtx_REG", "(", "mode", ",", "regno", ...

[ "Copy", "accumulator", "(", "A", "or", "AX", ")", "to", "REGNO", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "reg", "RTX", "." ]

[ "rl78" ]

rl782

move_acc_to_reg

rl78

MPU

GCC

6,203

47

1

[]

[ "<s>", "void", "altivec_expand_lvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "load", "=", "gen_rtx_SET", "(", "tmp", ",", ...

[ "Generate", "code", "for", "an", "``", "lvx", "''", ",", "``", "lvxl", "''", ",", "or", "``", "lve", "*", "x", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "load", "followed", "by...

[ "powerpcspe", "1", "2", "3" ]

powerpcspe

altivec_expand_lvx_be

powerpcspe

CPU

GCC

6,204

121

1

[]

[ "<s>", "const", "MIRFormatter", "*", "getMIRFormatter", "(", ")", "const", "override", "{", "if", "(", "!", "Formatter", ".", "get", "(", ")", ")", "Formatter", "=", "std", "::", "make_unique", "<", "AMDGPUMIRFormatter", ">", "(", ")", ";", "return", "Fo...

[ "Return", "MIR", "formatter", "to", "format/parse", "MIR", "operands", "." ]

[ "AMDGPU", "AMDGPU" ]

SIInstrInfo10

getMIRFormatter

AMDGPU

GPU

LLVM

6,205

37

1

[]

[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo (2)3

getCallPreservedMask

PowerPC

CPU

LLVM

6,206

309

1

[]

[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", "....

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "WebAssembly", "WebAssembly", "0", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]

WebAssemblyFastISel33

fastMaterializeConstant

WebAssembly

Virtual ISA

LLVM

6,207

113

1

[]

[ "<s>", "virtual", "const", "ARCompactRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARCompact", "ARC" ]

ARCompactInstrInfo

getRegisterInfo

ARCompact

MPU

LLVM

6,208

13

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM12", "12", "RISCVOp::OPERAND_SIMM12", "12", "RISCVOp::OPERAND_SIMM13_LSB0", "12", ...

RISCVInstrInfo11

verifyInstruction

RISCV

CPU

LLVM

6,209

319

1

[]

[ "<s>", "static", "void", "fold_compare_helper", "(", "gimple_stmt_iterator", "*", "gsi", ",", "tree_code", "code", ",", "gimple", "*", "stmt", ")", "{", "tree", "arg0", "=", "gimple_call_arg", "(", "stmt", ",", "0", ")", ";", "tree", "arg1", "=", "gimple_c...

[ "Helper", "function", "to", "handle", "the", "in-between", "steps", "for", "the", "vector", "compare", "built-ins", "." ]

[ "rs6000", "0", "1" ]

rs6000-call

fold_compare_helper

rs6000

CPU

GCC

6,210

92

1

[]

[ "<s>", "const", "CallLowering", "*", "getCallLowering", "(", ")", "const", "override", "{", "return", "&", "CallLoweringInfo", ";", "}", "</s>" ]

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "MOS" ]

MOSSubtarget

getCallLowering

MOS

MPU

LLVM

6,211

14

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "AMDGPU", "SI", "AMDGPU", "4", "0", "4", "SI", "8", "4", "SI", "32", "4", "SI", "20", "\"unhandled generation\"", "0", "1", "AMDGPU", "AMDGPU", "AMDGPU", "16", "0", "1", "AMDGPU", "AMDGPU", "\"unhandled address space\"" ]

SIISelLowering101

isLegalAddressingMode

AMDGPU

GPU

LLVM

6,212

335

1

[]

[ "<s>", "void", "MipsPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbackA...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips", "Mips" ]

MipsPreLegalizerCombiner (2)

getAnalysisUsage

Mips

CPU

LLVM

6,213

39

1

[]

[ "<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.long\\t\"", ",", "file", ")", ";", "break", ";", "...

[ "This", "is", "called", "from", "dwarf2out.c", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

[ "rs6000", "4", "\"\\t.long\\t\"", "8", "\"@dtprel+0x8000\"", "0", "\"@le\"", "\"@ie\"", "\"@m\"" ]

rs60005

rs6000_output_dwarf_dtprel

rs6000

CPU

GCC

6,214

143

1

[]

[ "<s>", "static", "void", "xtensa_function_arg_advance", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "words", ",", "max", ";", "int", "*", "arg_words", ";", "arg_words", "=", "&", "get_cumulative_args", "(", ...

[ "Advance", "the", "argument", "to", "the", "next", "argument", "position", "." ]

[ "xtensa", "1" ]

xtensa

xtensa_function_arg_advance

xtensa

MPU

GCC

6,215

90

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"" ]

SILoadStoreOptimizer

runOnMachineFunction

AMDGPU

GPU

LLVM

6,216

146

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "OS", ".", "write_zeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Mips", "Mips" ]

MipsAsmBackend18

writeNopData

Mips

CPU

LLVM

6,217

25

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "KILLGT", ")", "{", "return", "false", ";", "}", "else", "if", "(", "MI", "->...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "AMDGPU", "R600", "AMDGPU::KILLGT", "AMDGPU::CF_ALU", "3", "0", "4", "0", "AMDGPU" ]

R600InstrInfo (2)

isPredicable

AMDGPU

GPU

LLVM

6,218

125

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "....

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]

PPCRegisterInfo (2)

lowerCRSpilling

PowerPC

CPU

LLVM

6,219

308

1

[]

[ "<s>", "static", "void", "alpha_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", ",", "mem", ",", "word1", ",", "word2", ";", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")",...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "M_TRAMP", ".", "FNDECL", "is", "target", "function", "'s", "decl", ".", "CHAIN_VALUE", "is", "an", "rtx", "for", "the", "static", "chain", "value", "for...

[ "alpha", "0", "0", "5", "\"..tr\"", "1", "0xffff0fff0000fff0", "0xa77b0010a43b0018", "0x47ff041f6bfb0000", "0", "8", "16", "24", "\"__enable_execute_stack\"", "0" ]

alpha

alpha_trampoline_init

alpha

MPU

GCC

6,220

293

1

[]

[ "<s>", "static", "void", "expand_block_set_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "2-byte", "chunks", "." ]

[ "visium", "2", "1", "1", "0", "1" ]

visium

expand_block_set_2

visium

Virtual ISA

GCC

6,221

130

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "MVT::i64", "ISD::FrameIndex", "0", "RISCV::ADDI", "ISD::SRL", "0", "1", "ISD::Constant", "0xffffffff", "RISCV::SRLIW", "0", "RISCVISD::READ_CYCLE_WIDE", "\"READ_CYCLE_WIDE is only used on riscv32...

RISCVISelDAGToDAG1

Select

RISCV

CPU

LLVM

6,222

482

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "k_Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "ARM64", "\"Invalid access!\"" ]

ARM64AsmParser1

getReg

ARM64

CPU

LLVM

6,223

22

1

[]

[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", ...

[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]

[ "arm", "0", "1" ]

arm4

arm_tls_referenced_p

arm

CPU

GCC

6,224

85

1

[]

[ "<s>", "bool", "hasAndNot", "(", "SDValue", "Y", ")", "const", "override", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "hasAndNotCompare", "(", "Y", ")", ";", "retu...

[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]

[ "AArch64", "64" ]

AArch64ISelLowering (2)2

hasAndNot

AArch64

CPU

LLVM

6,225

43

1

[]

[ "<s>", "static", "const", "char", "*", "get_decl_name", "(", "tree", "fn", ")", "{", "tree", "name", ";", "if", "(", "!", "fn", ")", "return", "\"<null>\"", ";", "name", "=", "DECL_NAME", "(", "fn", ")", ";", "if", "(", "!", "name", ")", "return", ...

[ "Helper", "function", "for", "printing", "the", "function", "name", "when", "debugging", "." ]

[ "rs6000", "\"<null>\"", "\"<no-name>\"" ]

rs6000

get_decl_name

rs6000

CPU

GCC

6,226

43

1

[]

[ "<s>", "static", "unsigned", "int", "tilepro_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", ...

[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", "." ]

[ "tilepro" ]

tilepro

tilepro_function_arg_boundary

tilepro

VLIW

GCC

6,227

54

1

[]

[ "<s>", "void", "pdp11_expand_prologue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "via_ac", "=", "NULL", ";", "if", "(", "MAIN_NAME_P", "(", "DECL_NAME", "(", "current_...

[ "Expand", "the", "function", "prologue", "." ]

[ "pdp11" ]

pdp114

pdp11_expand_prologue

pdp11

MPU

GCC

6,228

306

1

[]

[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find"...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::COPY_I64", "WebAssembly::COPY_I32", "0" ]

WebAssemblyFastISel (2)2

fastMaterializeAlloca

WebAssembly

Virtual ISA

LLVM

6,229

122

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", ";", "OS", "<<", "*", "Imm", ".", "Val", ";", "OS", "<<", "\">\"", ";", "brea...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "MINA32", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"Register<\"", "\">\"" ]

MINA32AsmParser

print

MINA32

CPU

LLVM

6,230

93

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisableFunctionSplitter", ")", "return", "false", ";", "unsigned", "max_subfunc_size", "=", "MaxSubfunctionSize", "?", "MaxSubfunctionSize", ":", "STC", ".", "getMethodCa...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "0", "\"\\nPatmos Function Splitter: \"", "\": \"", "\"\\n\"" ]

PatmosFunctionSplitter

runOnMachineFunction

Patmos

VLIW

LLVM

6,231

379

1

[]

[ "<s>", "static", "int", "shmedia_target_regs_stack_space", "(", "HARD_REG_SET", "*", "live_regs_mask", ")", "{", "int", "reg", ";", "int", "stack_space", "=", "0", ";", "int", "interrupt_handler", "=", "sh_cfun_interrupt_handler_p", "(", ")", ";", "for", "(", "r...

[ "Calculate", "how", "much", "extra", "space", "is", "needed", "to", "save", "all", "callee-saved", "target", "registers", ".", "LIVE_REGS_MASK", "is", "the", "register", "mask", "calculated", "by", "calc_live_regs", "." ]

[ "sh", "0" ]

sh3

shmedia_target_regs_stack_space

sh

CPU

GCC

6,232

72

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSystemZISelDag", "(", "getSystemZTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine (2)

addInstSelector

SystemZ

CPU

LLVM

6,233

25

1

[]

[ "<s>", "rtx", "csky_legitimize_tls_address", "(", "rtx", "x", ",", "rtx", "reg", ")", "{", "rtx", "dest", ",", "tp", ",", "label", ",", "labelno", ",", "unspec", ",", "ret", ",", "eqv", ",", "addend", ",", "tmp", ";", "rtx_insn", "*", "insns", ";", ...

[ "Helper", "function", "for", "csky_legitimize_address", ",", "to", "handle", "the", "TLS", "cases", ".", "REG", "is", "a", "scratch", "register", "and", "may", "be", "null", "." ]

[ "csky", "1", "2", "1", "3", "2" ]

csky

csky_legitimize_tls_address

csky

CPU

GCC

6,234

360

1

[]

[ "<s>", "static", "bool", "s390_loadrelative_operand_p", "(", "rtx", "addr", ",", "rtx", "*", "symref", ",", "HOST_WIDE_INT", "*", "addend", ")", "{", "HOST_WIDE_INT", "tmpaddend", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", ...

[ "Return", "TRUE", "if", "ADDR", "is", "an", "operand", "valid", "for", "a", "load/store", "relative", "instruction", ".", "Be", "aware", "that", "the", "alignment", "of", "the", "operand", "needs", "to", "be", "checked", "separately", ".", "Valid", "addresse...

[ "s390", "0", "0", "1", "1", "0", "1", "1" ]

s3904

s390_loadrelative_operand_p

s390

MPU

GCC

6,235

164

1

[]

[ "<s>", "static", "bool", "frv_cannot_force_const_mem", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_FDPIC", ";", "}", "</s>" ]

[ "Decide", "whether", "we", "can", "force", "certain", "constants", "to", "memory", ".", "If", "we", "decide", "we", "ca", "n't", ",", "the", "caller", "should", "be", "able", "to", "cope", "with", "it", "in", "another", "way", ".", "We", "never", "allo...

[ "frv" ]

frv2

frv_cannot_force_const_mem

frv

VLIW

GCC

6,236

13

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0", "1" ]

ARMCallLowering11

lowerFormalArguments

ARM

CPU

LLVM

6,237

232

1

[]

[ "<s>", "const", "unsigned", "*", "IA64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "unsigned", "CalleeSavedRegs", "[", "]", "=", "{", "IA64", "::", "r5", ",", "0", "}", ";", "r...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "IA64", "IA64", "IA64::r5", "0" ]

IA64RegisterInfo

getCalleeSavedRegs

IA64

CPU

LLVM

6,238

33

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetMachine1

getSubtargetImpl

Hexagon

DSP

LLVM

6,239

17

1

[]

[ "<s>", "void", "vax_expand_prologue", "(", "void", ")", "{", "int", "regno", ",", "offset", ";", "int", "mask", "=", "0", ";", "HOST_WIDE_INT", "size", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...

[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...

[ "vax", "0", "0", "1", "1", "4", "8", "12", "16", "0", "1", "4" ]

vax

vax_expand_prologue

vax

CPU

GCC

6,240

200

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", ".", "isAsCheapAsAMove", "(", ")", ";", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64", "3", "0", "AArch64::ADDWrs", "AArch64::ADDXrs", "AArch64::SUBWrs", "AArch64::SUBXrs", "3", "AArch64", "AArch64_AM::getArithShiftValue", "4", "AArch64::ANDWri", "AArch64::A...

AArch64InstrInfo114

isAsCheapAsAMove

AArch64

CPU

LLVM

6,241

381

1

[]

[ "<s>", "int", "XCoreRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "XCoreGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "0", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "XCore", "XCore", "XCore", "0" ]

XCoreRegisterInfo11

getDwarfRegNum

XCore

MPU

LLVM

6,242

24

1

[]

[ "<s>", "bool", "KudeyarFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getTarget", "(", ")", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Kudeyar", "Kudeyar" ]

KudeyarFrameLowering

hasFP

Kudeyar

CPU

LLVM

6,243

56

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::SW", "0", "Mips::FGR32RegisterClass", "Mips::SWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::SDC1", "0", "Mips::SWC1", "0", "0", "Mips::SWC1", "1", "4", "\"Register class not handled!\"" ]

MipsInstrInfo15

storeRegToStackSlot

Mips

CPU

LLVM

6,244

329

1

[]

[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "4", "*", "256", "/", "getWavefrontSize", "(", ")", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "AMDGPU", "4", "256" ]

AMDGPUSubtarget100

getStackAlignment

AMDGPU

GPU

LLVM

6,245

16

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "\"SIInstrInfo::storeRegToStackSlot - Can't spill VGPR!\"", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "4", "\"VGPR spilling not supported\"" ]

SIInstrInfo116

storeRegToStackSlot

R600

GPU

LLVM

6,246

253

1

[]

[ "<s>", "static", "bool", "ix86_is_empty_record", "(", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "return", "false", ";", "return", "default_is_empty_record", "(", "type", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_EMPTY_RECORD_P", "." ]

[ "i386" ]

i386

ix86_is_empty_record

i386

CPU

GCC

6,247

23

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]

MipsMCCodeEmitter2

getJumpTargetOpValue

Mips

CPU

LLVM

6,248

103

1

[]

[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "fabs", ")"...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "AMDGPU", "Intrinsic::fabs", "0", "1", "1", "0", "1", "MVT::SimpleValueType", "MVT::f64", "MVT::f16", "MVT::f32", "1", "2", "Intrinsic::fma", "Intrinsic::uadd_sat", "Intrinsic::usub_sat", "Intrinsic::sadd_sat", "Intrinsic::ssub_sat", "MVT::v2i16", "MVT::v4i16", "1" ]

AMDGPUTargetTransformInfo13

getIntrinsicInstrCost

AMDGPU

GPU

LLVM

6,249

507

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_init", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_c...

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_INIT", "." ]

[ "nvptx", "2", "3", "4", "3", "1", "1" ]

nvptx3

nvptx_goacc_reduction_init

nvptx

GPU

GCC

6,250

405

1

[]

[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SystemZ", "SystemZ" ]

SystemZSubtarget

getInstrInfo

SystemZ

CPU

LLVM

6,251

14

1

[]

[ "<s>", "bool", "MipsFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "||", "!",...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "Mips", "Mips", "MVT::Other" ]

MipsFastISel11

isTypeLegal

Mips

CPU

LLVM

6,252

61

1

[]

[ "<s>", "static", "void", "or1k_init_pic_reg", "(", "void", ")", "{", "if", "(", "crtl", "->", "profile", ")", "cfun", "->", "machine", "->", "set_got_insn", "=", "emit_insn_after", "(", "gen_set_got_tmp", "(", "pic_offset_table_rtx", ")", ",", "cfun", "->", ...

[ "Worker", "for", "TARGET_INIT_PIC_REG", ".", "Initialize", "the", "cfun-", ">", "machine-", ">", "set_got_insn", "rtx", "and", "insert", "it", "at", "the", "entry", "of", "the", "current", "function", ".", "The", "rtx", "is", "just", "a", "temporary", "place...

[ "or1k" ]

or1k

or1k_init_pic_reg

or1k

CPU

GCC

6,253

90

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ";", "printAndVerify", "(", "\"After ARM l...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "\"After ARM load / store optimizer\"", "ARM", "ARM::DPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine35

addPreSched2

ARM

CPU

LLVM

6,254

137

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "F2003f" ]

F2003fTargetMachine

getObjFileLowering

F2003f

CPU

LLVM

6,255

16

1

[]

[ "<s>", "bool", "MSP430AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"interrupt\"", ")", ")", "{", "EmitInterruptVectorSection", "(", "MF", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MSP430", "MSP430", "\"interrupt\"" ]

MSP430AsmPrinter22

runOnMachineFunction

MSP430

MPU

LLVM

6,256

43

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R...

AlphaRegisterInfo5

emitEpilogue

Alpha

MPU

LLVM

6,257

335

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "MVT::i32", "X86::LEA32r", "X86::LEA64r" ]

X86FastISel123

fastMaterializeAlloca

X86

CPU

LLVM

6,258

130

1

[]

[ "<s>", "int", "mmix_data_alignment", "(", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "basic_align", ")", "{", "if", "(", "basic_align", "<", "32", ")", "return", "32", ";", "return", "basic_align", ";", "}", "</s>" ]

[ "DATA_ALIGNMENT", ".", "We", "have", "trouble", "getting", "the", "address", "of", "stuff", "that", "is", "located", "at", "other", "than", "32-bit", "alignments", "(", "GETA", "requirements", ")", ",", "so", "try", "to", "give", "everything", "at", "least",...

[ "mmix", "32", "32" ]

mmix

mmix_data_alignment

mmix

CPU

GCC

6,259

24

1

[]

[ "<s>", "bool", "AVRAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "Loc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AVR", "AVR", "\"invalid instruction\"" ]

AVRAsmParser17

MatchAndEmitInstruction

AVR

MPU

LLVM

6,260

105

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]

SparcISelLowering22

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

6,261

339

1

[]

[ "<s>", "ARMRelocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "ARMRelocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]

[ "Returns", "true", "if", "none", "of", "the", "bits", "are", "set", "." ]

[ "ARM", "ARM", "ARM" ]

ARMRelocator

none

ARM

CPU

LLVM

6,262

20

1

[]

[ "<s>", "static", "void", "mips_sim_issue_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "state_transition", "(", "state", "->", "dfa_state", ",", "insn", ")", ";", "state", "->", "insns_left", "--", ";", "mips_sim_insn", "=", ...

[ "Issue", "instruction", "INSN", "in", "scheduler", "state", "STATE", ".", "Assume", "that", "INSN", "can", "issue", "immediately", "(", "i.e.", ",", "that", "mips_sim_wait_insn", "has", "already", "been", "called", ")", "." ]

[ "mips" ]

mips3

mips_sim_issue_insn

mips

CPU

GCC

6,263

44

1

[]

[ "<s>", "FastISel", "*", "ARMTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{", "return", "ARM", "::", "createFastISel", "(", "funcInfo", ",", "libInfo", ")", ...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM", "ARM::createFastISel" ]

ARMISelLowering (2)

createFastISel

ARM

CPU

LLVM

6,264

28

1

[]

[ "<s>", "static", "rtx", "spe_synthesize_frame_save", "(", "rtx", "real", ")", "{", "rtx", "synth", ",", "offset", ",", "reg", ",", "real2", ";", "if", "(", "GET_CODE", "(", "real", ")", "!=", "SET", "||", "GET_MODE", "(", "SET_SRC", "(", "real", ")", ...

[ "Given", "an", "SPE", "frame", "note", ",", "return", "a", "PARALLEL", "of", "SETs", "with", "the", "original", "note", ",", "plus", "a", "synthetic", "register", "save", "." ]

[ "rs6000", "0", "0", "1", "4", "1200", "0", "1", "0", "4", "1", "1", "2", "2" ]

rs60003

spe_synthesize_frame_save

rs6000

CPU

GCC

6,265

294

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isSourceOfDivergence", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "Argument", "*", "A", "=", "dyn_cast", "<", "Argument", ">", "(", "V", ")", ")", "return", "!", "isArgPassedInSGPR", "(", ...

[ "Returns", "whether", "V", "is", "a", "source", "of", "divergence", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU::isIntrinsicSourceOfDivergence" ]

AMDGPUTargetTransformInfo1

isSourceOfDivergence

AMDGPU

GPU

LLVM

6,266

169

1

[]

[ "<s>", "static", "rtx", "ix86_expand_ti_to_v1ti", "(", "rtx", "x", ")", "{", "if", "(", "TARGET_SSE2", ")", "{", "rtx", "lo", "=", "gen_lowpart", "(", "DImode", ",", "x", ")", ";", "rtx", "hi", "=", "gen_highpart", "(", "DImode", ",", "x", ")", ";", ...

[ "Expand", "move", "of", "TI", "mode", "register", "X", "to", "a", "new", "V1TI", "mode", "register", "." ]

[ "i386" ]

i386-expand

ix86_expand_ti_to_v1ti

i386

CPU

GCC

6,267

81

1

[]

[ "<s>", "static", "void", "rl78_alloc_physical_registers_umul", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx_insn", "*", "first", ";", "int", "tmp_id", ";", "rtx", "saved_op1", "...

[ "Like", "op2", ",", "but", "AX", "=", "A", "*", "X", "." ]

[ "rl78", "0", "0", "1", "1", "2", "2", "1", "0", "1", "2", "2", "1", "1", "2", "2", "0", "0", "1", "1", "2", "2", "2", "2", "1", "1", "1", "2", "2" ]

rl78

rl78_alloc_physical_registers_umul

rl78

MPU

GCC

6,268

307

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG130

PreprocessISelDAG

X86

CPU

LLVM

6,269

428

1

[]

[ "<s>", "static", "reg_class_t", "ia64_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "rclass", ")", "{", "case", "FR_REGS", ":", "case", "FP_REGS", ":", "if", "(", "MEM_P", "(", "x", ")", "&&", "MEM_VOLATIL...

[ "Implement", "PREFERRED_RELOAD_CLASS", ".", "Place", "additional", "restrictions", "on", "CLASS", "to", "use", "when", "copying", "X", "into", "that", "class", "." ]

[ "ia64" ]

ia64

ia64_preferred_reload_class

ia64

CPU

GCC

6,270

77

1

[]

[ "<s>", "ARCSubtarget", "::", "ARCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "ARCGenSubtargetInfo", "(...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARC", "ARC", "ARC", "ARC" ]

ARCSubtarget5

ARCSubtarget

ARC

MPU

LLVM

6,271

55

1

[]

[ "<s>", "static", "rtx", "mips_return_fpr_pair", "(", "machine_mode", "mode", ",", "machine_mode", "mode1", ",", "HOST_WIDE_INT", "offset1", ",", "machine_mode", "mode2", ",", "HOST_WIDE_INT", "offset2", ")", "{", "int", "inc", ";", "inc", "=", "(", "TARGET_NEWAB...

[ "Return", "a", "composite", "value", "in", "a", "pair", "of", "floating-point", "registers", ".", "MODE1", "and", "OFFSET1", "are", "the", "mode", "and", "byte", "offset", "for", "the", "first", "value", ",", "likewise", "MODE2", "and", "OFFSET2", "for", "...

[ "mips", "2", "2" ]

mips

mips_return_fpr_pair

mips

CPU

GCC

6,272

85

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128", "AArch64::FP", "AArch64::SP" ]

AArch64RegisterInfo34

needsFrameBaseReg

AArch64

CPU

LLVM

6,273

172

1

[]

[ "<s>", "void", "AArch64RegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "switch", "(", "OpdMapper", ".", "getMI", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "...

[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]

[ "AArch64", "AArch64", "1", "2", "\"Don't know how to handle that ID\"", "\"Don't know how to handle that operation\"" ]

AArch64RegisterBankInfo3

applyMappingImpl

AArch64

CPU

LLVM

6,274

78

1

[]

[ "<s>", "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Sparc", "Sparc", "Sparc", "1", "0" ]

SparcISelLowering

getConstraintType

Sparc

CPU

LLVM

6,275

58

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "isScalableVector", "(", ")", "||", "VT", ".", "getVectorNumElements", "(", ")", "==", "1", ")", "return...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "PowerPC", "1", "1", "16", "1", "8", "0" ]

PPCISelLowering30

getPreferredVectorAction

PowerPC

CPU

LLVM

6,276

93

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "(", "MI", ".", "getMF", "(", ")", "->", "getFunction", "(", ")", ".", "hasOptSize", "(", ")", ")", ")", "return", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "Hexagon", "Hexagon", "Hexagon::A2_tfrsi", "1", "16" ]

HexagonInstrInfo17

isAsCheapAsAMove

Hexagon

DSP

LLVM

6,277

118

1

[]

[ "<s>", "static", "int", "mips_fpr_return_fields", "(", "const_tree", "valtype", ",", "tree", "*", "fields", ",", "bool", "*", "has_cxx_zero_width_bf", ",", "bool", "*", "has_cxx17_empty_base", ")", "{", "tree", "field", ";", "int", "i", ";", "if", "(", "!", ...

[ "See", "whether", "VALTYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "floating-point", "registers", ".", "If", "so", ",", "return", "the", "number", "of", "fields", "and", "list", "them", "in", "FIELDS", "(", "which", "sho...

[ "mips", "0", "0", "0", "0", "0", "2", "0" ]

mips

mips_fpr_return_fields

mips

CPU

GCC

6,278

150

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD",...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "AArch64", "AArch64", "0", "ISD::AND", "MVT::i32", "MVT::i64", "1", "1", "0", "ISD::SRL", "0", "1" ]

AArch64ISelLowering (2)

isDesirableToCommuteWithShift

AArch64

CPU

LLVM

6,279

120

1

[]

[ "<s>", "int", "visium_initial_elimination_offset", "(", "int", "from", ",", "int", "to", "ATTRIBUTE_UNUSED", ")", "{", "const", "int", "save_fp", "=", "current_frame_info", ".", "save_fp", ";", "const", "int", "save_lr", "=", "current_frame_info", ".", "save_lr", ...

[ "Helper", "function", "for", "INITIAL_ELIMINATION_OFFSET", "(", "FROM", ",", "TO", ",", "OFFSET", ")", ".", "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",",...

[ "visium" ]

visium

visium_initial_elimination_offset

visium

Virtual ISA

GCC

6,280

81

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"PowerPC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"PowerPC DAG->DAG Pattern Instruction Selection\"" ]

PPCISelDAGToDAG (2)1

getPassName

PowerPC

CPU

LLVM

6,281

13

1

[]

[ "<s>", "void", "emitValueImpl", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ",", "SMLoc", "Loc", ")", "override", "{", "emitDataMappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitValueImpl", "(", "Value", ",", "Size", ",", "Loc", ...

[ "Overriding", "these", "functions", "allows", "us", "to", "dismiss", "all", "labels", "that", "are", "candidates", "for", "marking", "as", "microMIPS", "when", ".word/.long/.4byte", "etc", "directives", "are", "emitted", "." ]

[ "AArch64" ]

AArch64ELFStreamer11

emitValueImpl

AArch64

CPU

LLVM

6,282

32

1

[]

[ "<s>", "int", "avr_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_Y", "&&", "mode", "==", "Pmode", ")", "return", "1", ";", "if", "(", "regno", "<=", "(", "REG_Y", "+", "1", ")"...

[ "Returns", "1", "if", "a", "value", "of", "mode", "MODE", "can", "be", "stored", "starting", "with", "hard", "register", "number", "REGNO", ".", "On", "the", "enhanced", "core", ",", "anything", "larger", "than", "1", "byte", "must", "start", "in", "even...

[ "avr", "1", "1", "1", "0", "1", "0", "1" ]

avr3

avr_hard_regno_mode_ok

avr

MPU

GCC

6,283

84

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "getTOCSaveOffset", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "isAIXABI", "(", ")", ")", "report_fatal_error", "(", "\"TOC save is not implemented on AIX yet.\"", ")", ";", "return", "TOCSaveOffset", ";", "}", ...

[ "getTOCSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "TOC", "register", "�", "?", "64-bit", "SVR4", "ABI", "only", "." ]

[ "PowerPC", "PPC", "\"TOC save is not implemented on AIX yet.\"" ]

PPCFrameLowering65

getTOCSaveOffset

PowerPC

CPU

LLVM

6,284

25

1

[]

[ "<s>", "bool", "AMDGPUPrintfRuntimeBinding", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "if", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "r600", ")", "...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPrintfRuntimeBinding11

runOnModule

AMDGPU

GPU

LLVM

6,285

104

1

[]

[ "<s>", "static", "parse_codes", "parse_ovld_stanza", "(", "void", ")", "{", "pos", "=", "0", ";", "consume_whitespace", "(", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "!=", "'['", ")", "{", "diag", "(", "pos", ",", "\"ill-formed stanza header.\\n\""...

[ "Parse", "one", "stanza", "of", "the", "input", "overload", "file", ".", "linebuf", "already", "contains", "the", "first", "line", "to", "parse", "." ]

[ "rs6000", "0", "\"ill-formed stanza header.\\n\"", "\"no identifier found in stanza header.\\n\"", "\"too many stanza headers.\\n\"", "\"missing comma.\\n\"", "\"missing external name.\\n\"", "\"missing comma.\\n\"", "\"missing internal name.\\n\"", "\"missing ifdef token.\\n\"", "0", "\"ill-f...

rs6000-gen-builtins

parse_ovld_stanza

rs6000

CPU

GCC

6,286

388

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "int64_t", "AbsImm", "=", "std", "::", "abs", "(", "Imm", ")", ";", "if", "(", "!", "Subtarget", "->", "isThumb", "(", ")", ")", "return", "ARM_AM"...

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "0", "255" ]

ARMISelLowering (2)2

isLegalAddImmediate

ARM

CPU

LLVM

6,287

69

1

[]

[ "<s>", "static", "void", "avr_fix_operands", "(", "rtx", "*", "op", ",", "rtx", "*", "hreg", ",", "unsigned", "opmask", ",", "unsigned", "rmask", ")", "{", "for", "(", ";", "opmask", ";", "opmask", ">>=", "1", ",", "op", "++", ")", "{", "rtx", "reg...

[ "PR63633", ":", "The", "middle-end", "might", "come", "up", "with", "hard", "regs", "as", "input", "operands", ".", "RMASK", "is", "a", "bit", "mask", "representing", "a", "subset", "of", "hard", "registers", "R0", "...", "R31", ":", "Rn", "is", "an", ...

[ "avr", "1", "1" ]

avr

avr_fix_operands

avr

MPU

GCC

6,288

126

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFuncti...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "X86", "X86", "64", "32", "MVT::v256i32" ]

X86ISelLowering118

canMergeStoresTo

X86

CPU

LLVM

6,289

100

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "\"\\n\\t#include P16F1937.INC\\n\"", ";", "for", "(", "Module", "::", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "PIC16", "PIC16", "\"\\n\\t#include P16F1937.INC\\n\"", "PIC16" ]

PIC16AsmPrinter5

doInitialization

PIC16

MPU

LLVM

6,290

147

1

[]

[ "<s>", "static", "void", "aarch64_emit_unspec_cond_or", "(", "rtx", "target", ",", "rtx_code", "code1", ",", "rtx_code", "code2", ",", "machine_mode", "pred_mode", ",", "rtx", "ptrue", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "tmp1", "=", "ge...

[ "Emit", ":", "(", "set", "TMP1", "(", "unspec", ":", "PRED_MODE", "[", "PTRUE", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X1", ">", ")", ")", "(", "set", "TMP2", "(", "unspec", ":", "PRED_MODE", "[", "PTRUE", "OP0", "OP1", "]", "UNSPEC_COND_", "<", ...

[ "aarch64" ]

aarch645

aarch64_emit_unspec_cond_or

aarch64

CPU

GCC

6,291

94

1

[]

[ "<s>", "int", "long_immediate_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "re...

[ "Return", "true", "if", "OP", "will", "require", "a", "long", "immediate", "(", "limm", ")", "value", ".", "This", "is", "currently", "only", "used", "when", "calculating", "length", "attributes", "." ]

[ "arc", "1", "1", "0" ]

arc3

long_immediate_operand

arc

MPU

GCC

6,292

60

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "override", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "32", ";", "return", "0", ";", "}", "return", "31", ";", "}", ...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "ARM64", "32", "0", "31" ]

ARM64TargetTransformInfo

getNumberOfRegisters

ARM64

CPU

LLVM

6,293

33

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::EH_RETURN", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::SELECT_CC", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::RETURNADD...

XCoreISelLowering33

LowerOperation

XCore

MPU

LLVM

6,294

327

1

[]

[ "<s>", "static", "bool", "arm_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MODEL",...

[ "Return", "TRUE", "if", "X", "is", "a", "thread-local", "symbol", "." ]

[ "arm", "0" ]

arm3

arm_tls_symbol_p

arm

CPU

GCC

6,295

37

1

[]

[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "Subtarget", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "X86", "X86" ]

X86FastISel (2)4

getInstrInfo

X86

CPU

LLVM

6,296

16

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "TrueNops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66",...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...

X86AsmBackend (2)3

writeNopData

X86

CPU

LLVM

6,297

373

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "R600RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU",...

[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]

[ "AMDGPU", "R600", "MVT::i32", "AMDGPU::R600_TReg32RegClass" ]

R600RegisterInfo (2)

getCFGStructurizerRegClass

AMDGPU

GPU

LLVM

6,298

34

1

[]

[ "<s>", "bool", "CAHPPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createCAHPISelDag", "(", "getCAHPTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "CAHP", "CAHP", "CAHP", "CAHP" ]

CAHPTargetMachine

addInstSelector

CAHP

CPU

LLVM

6,299

21

1

[]