docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMCodeEmitter	getAnalysisUsage	ARM	CPU	LLVM	6,300	26	1	[]
[ "<s>", "EVT", "ARM64TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElem...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "ARM64", "ARM64", "MVT::i32" ]	ARM64ISelLowering	getSetCCResultType	ARM64	CPU	LLVM	6,301	35	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "\"Return value without a vreg...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "ARM", "ARM", "\"Return value without a vreg\"", "ARM::BX_RET", "ARMCC::AL" ]	ARMCallLowering11	lowerReturn	ARM	CPU	LLVM	6,302	80	1	[]
[ "<s>", "static", "inline", "bool", "is_virtual_register", "(", "rtx", "r", ")", "{", "return", "(", "GET_CODE", "(", "r", ")", "==", "REG", "&&", "REGNO", "(", "r", ")", ">=", "8", "&&", "REGNO", "(", "r", ")", "<", "32", ")", ";", "}", "</s>" ]	[ "Returns", "TRUE", "if", "R", "is", "a", "virtual", "register", "." ]	[ "rl78", "8", "32" ]	rl78	is_virtual_register	rl78	MPU	GCC	6,303	34	1	[]
[ "<s>", "bool", "TLCS900TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "re...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "TLCS900", "TLCS900" ]	TLCS900ISelLowering	isTruncateFree	TLCS900	MPU	LLVM	6,304	48	1	[]
[ "<s>", "rtx", "mn10300_function_value", "(", "tree", "valtype", ",", "tree", "func", ",", "int", "outgoing", ")", "{", "rtx", "rv", ";", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "if", "(", "!", "POINTER_TYPE_P", "(", "v...	[ "Return", "the", "location", "of", "the", "function", "'s", "value", ".", "This", "will", "be", "either", "$", "d0", "for", "integer", "functions", ",", "$", "a0", "for", "pointers", ",", "or", "a", "PARALLEL", "of", "both", "$", "d0", "and", "$", "a...	[ "mn10300", "2", "0", "0", "0", "0", "1", "0" ]	mn103003	mn10300_function_value	mn10300	MPU	GCC	6,305	128	1	[]
[ "<s>", "bool", "allowsMisalignedMemoryAccesses", "(", "LLT", "Ty", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", "=", "MachineMemOperand", "::", "MONone", ",", "bool", "*", "IsFast", "=", "nullptr", ")...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU" ]	SIISelLowering (2)1	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	6,306	58	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "...	X86InstrInfo29	expandPostRAPseudo	X86	CPU	LLVM	6,307	415	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Dcpu16" ]	Dcpu16InstrInfo	getRegisterInfo	Dcpu16	CPU	LLVM	6,308	13	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"******** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\" VLIWMachineScheduler::schedule picking next node\\n\"", "\"None...	HexagonMachineScheduler (2)	schedule	Hexagon	DSP	LLVM	6,309	383	1	[]
[ "<s>", "bool", "isExtractVecEltCheap", "(", "EVT", "VT", ",", "unsigned", "Index", ")", "const", "override", "{", "EVT", "EltVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "EltVT", "==", "MVT", "::", "f32", "\|\|", "EltVT", "==", "MV...	[ "Extract", "of", "a", "scalar", "FP", "value", "from", "index", "0", "of", "a", "vector", "is", "free", "." ]	[ "X86", "MVT::f32", "MVT::f64", "0" ]	X86ISelLowering10	isExtractVecEltCheap	X86	CPU	LLVM	6,310	41	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supporte...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "\"Shrink-wrapping not yet supported\"", "RISCV", "RISCV", "RISCV", "0", "0" ]	RISCVFrameLowering32	emitPrologue	RISCV	CPU	LLVM	6,311	391	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PP...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::STXVD2X", "PPC::STXVX", "PPC::QVSTFDX", "PPC::QVSTFSXs", "PPC::QVSTFDXb", "PPC::SPILL_VRSAVE", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo101	isStoreToStackSlot	PowerPC	CPU	LLVM	6,312	164	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "X86" ]	X86Subtarget (2)	enableMachineScheduler	X86	CPU	LLVM	6,313	11	1	[]
[ "<s>", "void", "MCS51MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "size_t", "WordCount", "=", "Size", "/", "2", ";", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "MCS51", "MCS51", "2", "1", "0", "16", "0xFFFF", "support::endian", "support::endianness" ]	MCS51MCCodeEmitter	emitInstruction	MCS51	MPU	LLVM	6,314	80	1	[]
[ "<s>", "inline", "tree", "function_instance", "::", "memory_scalar_type", "(", ")", "const", "{", "return", "base", "->", "memory_scalar_type", "(", "*", "this", ")", ";", "}", "</s>" ]	[ "If", "the", "function", "addresses", "memory", ",", "return", "the", "type", "of", "a", "single", "scalar", "memory", "element", "." ]	[ "aarch64" ]	aarch64-sve-builtins	memory_scalar_type	aarch64	CPU	GCC	6,315	19	1	[]
[ "<s>", "int", "getCost", "(", ")", "{", "return", "SUnits", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "inline", "cost", "estimate", "." ]	[ "AMDGPU" ]	SIMachineScheduler	getCost	AMDGPU	GPU	LLVM	6,316	13	1	[]
[ "<s>", "void", "notice_update_cc", "(", "rtx", "exp", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "SET_DEST", "(", "exp", ")", "==", "pc_rtx", ")", "return", ";", "if", "(", "REG_P", "(", "SET_DEST", "(", "...	[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...	[ "cr16" ]	cr16	notice_update_cc	cr16	MPU	GCC	6,317	92	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...	[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo118	isLegalRegOperand	AMDGPU	GPU	LLVM	6,318	169	1	[]
[ "<s>", "int", "moxie_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "ret", ";", "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", "&&", "(", "to", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "moxie_compute_...	[ "Implements", "the", "macro", "INITIAL_ELIMINATION_OFFSET", ",", "return", "the", "OFFSET", "." ]	[ "moxie", "0x00" ]	moxie	moxie_initial_elimination_offset	moxie	CPU	GCC	6,319	70	1	[]
[ "<s>", "static", "rtx", "rs6000_emit_vector_compare_inner", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "code", ")", "{...	[ "Return", "insn", "for", "VSX", "or", "Altivec", "comparisons", "." ]	[ "rs6000" ]	rs60004	rs6000_emit_vector_compare_inner	rs6000	CPU	GCC	6,320	107	1	[]
[ "<s>", "void", "KudeyarFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "0", "4", "Kudeyar", "Kudeyar::PUSH_R", "Kudeyar::FP", "Kudeyar::MOV_RR", "Kudeyar::FP", "Kudeyar::SP", "Kudeyar::FP", "Kudeyar", "Kudeyar::PUSH_R", "Kudeyar::SUB_RI32", "Kudeyar::SP", "Kudeyar::SP" ...	KudeyarFrameLowering	emitPrologue	Kudeyar	CPU	LLVM	6,321	353	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"" ]	HexagonTargetMachine70	addInstSelector	Hexagon	DSP	LLVM	6,322	77	1	[]
[ "<s>", "static", "bool", "abi_v4_pass_in_fpr", "(", "machine_mode", "mode", ",", "bool", "named", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", "false", ";", "if", "(", "TARGET_DOUBLE_FLOAT", "&&", "mode", "==", "DFmode", ")", "return", "true...	[ "Whether", "ABI_V4", "passes", "MODE", "args", "to", "a", "function", "in", "floating", "point", "registers", "." ]	[ "rs6000" ]	rs60007	abi_v4_pass_in_fpr	rs6000	CPU	GCC	6,323	77	1	[]
[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getCacheLineSize", "(", ")", "{", "return", "ST", "->", "getCacheLineSize", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetTransformInfo10	getCacheLineSize	AArch64	CPU	LLVM	6,324	15	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64" ]	PPCISelLowering (2)	isFMAFasterThanFMulAndFAdd	PowerPC	CPU	LLVM	6,325	63	1	[]
[ "<s>", "bool", "csky_shifted_imm8_constant", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "unsigned", "int", "", "base", ",", "unsigned", "int", "", "shift", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "0xff", ";", "int", "i", ";", "val", "=", "...	[ "Return", "true", "if", "the", "constant", "VAL", "can", "be", "expressed", "by", "an", "8-bit", "constant", "with", "a", "shift", "value", ",", "filling", "in", "", "BASE", "and", "", "SHIFT", "." ]	[ "csky", "0xff", "0xffffffffu", "0", "0", "0", "25" ]	csky	csky_shifted_imm8_constant	csky	CPU	GCC	6,326	112	1	[]
[ "<s>", "bool", "MandarinAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "E...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Mandarin", "0" ]	MandarinAsmPrinter	PrintAsmMemoryOperand	Mandarin	CPU	LLVM	6,327	59	1	[]
[ "<s>", "machreg_t", "inet_makeaddr", "(", "machreg_t", "net", ",", "machreg_t", "lna", ")", "{", "return", "_inet_makeaddr", "(", "net", ",", "lna", ")", ">>", "SHIFT_BITS", ";", "}", "</s>" ]	[ "<", "arpa/inet.h", ">", "has", "struct", "in_addr", "inet_makeaddr", "(", "int", ",", "int", ")", ";", "(", "IRIX", "6.2", ")", "struct", "in_addr", "inet_makeaddr", "(", "in_addr_t", ",", "in_addr_t", ")", ";", "(", "IRIX", "6.5", ")" ]	[ "mips" ]	irix6-libc-compat	inet_makeaddr	mips	CPU	GCC	6,328	21	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createX86ISelDag", "(", "getX86TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine117	addInstSelector	X86	CPU	LLVM	6,329	62	1	[]
[ "<s>", "static", "rtx_insn", "", "apply_GEN_FCN", "(", "enum", "insn_code", "icode", ",", "rtx", "", "arg", ")", "{", "switch", "(", "insn_data", "[", "icode", "]", ".", "n_generator_args", ")", "{", "case", "0", ":", "return", "GEN_FCN", "(", "icode",...	[ "Helper", "arc_expand_builtin", ",", "generates", "a", "pattern", "for", "the", "given", "icode", "and", "arguments", "." ]	[ "arc", "0", "1", "0", "2", "0", "1", "3", "0", "1", "2", "4", "0", "1", "2", "3", "5", "0", "1", "2", "3", "4" ]	arc	apply_GEN_FCN	arc	MPU	GCC	6,330	168	1	[]
[ "<s>", "void", "LC3InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "LC3", "LC3" ]	LC3InstPrinter	printInst	LC3	CPU	LLVM	6,331	38	1	[]
[ "<s>", "const", "MCPhysReg", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "("...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "MSP430::R11", "0", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "MSP430::R11", "0", "MSP430::FP", "MSP430::R5", "M...	MSP430RegisterInfo16	getCalleeSavedRegs	MSP430	MPU	LLVM	6,332	282	1	[]
[ "<s>", "static", "void", "rs6000_elf_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TREE_CODE", "(", "d...	[ "For", "a", "SYMBOL_REF", ",", "set", "generic", "flags", "and", "then", "perform", "some", "target-specific", "processing", ".", "When", "the", "AIX", "ABI", "is", "requested", "on", "a", "non-AIX", "system", ",", "replace", "the", "function", "name", "with...	[ "powerpcspe", "0", "0", "2", "0", "1", "0", "1", "0", "1" ]	powerpcspe	rs6000_elf_encode_section_info	powerpcspe	CPU	GCC	6,333	121	1	[]
[ "<s>", "static", "bool", "nvptx_unisimt_handle_set", "(", "rtx", "set", ",", "rtx_insn", "*", "insn", ",", "rtx", "master", ")", "{", "rtx", "reg", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "REG_P", "(", "reg", "=", "SET_DEST", ...	[ "If", "SET", "subexpression", "of", "INSN", "sets", "a", "register", ",", "emit", "a", "shuffle", "instruction", "to", "propagate", "its", "value", "from", "lane", "MASTER", "to", "current", "lane", "." ]	[ "nvptx" ]	nvptx	nvptx_unisimt_handle_set	nvptx	GPU	GCC	6,334	73	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";"...	[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]	[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]	arm5	arm_evpc_neon_vzip	arm	CPU	GCC	6,335	417	1	[]
[ "<s>", "static", "bool", "sparc_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "if", "(", "code", "==", "'#'", "\|\|", "code", "==", "'*'", "\|\|", "code", "==", "'('", "\|\|", "code", "==", "')'", "\|\|", "code", "==", "'_'", "\|\|", "...	[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P", "." ]	[ "sparc" ]	sparc	sparc_print_operand_punct_valid_p	sparc	CPU	GCC	6,336	42	1	[]
[ "<s>", "static", "void", "riscv_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "HOST_WIDE_INT", "length", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", "...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "riscv", "0", "0", "0", "0", "0" ]	riscv	riscv_block_move_straight	riscv	CPU	GCC	6,337	242	1	[]
[ "<s>", "TargetPassConfig", "*", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine13	createPassConfig	RISCV	CPU	LLVM	6,338	21	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64O0PreLegalizerCombiner\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64O0PreLegalizerCombiner\"" ]	AArch64O0PreLegalizerCombiner	getPassName	AArch64	CPU	LLVM	6,339	11	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIPeepholeSDWA1	runOnMachineFunction	AMDGPU	GPU	LLVM	6,340	200	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isLoadBitCastBeneficial", "(", "EVT", "LoadTy", ",", "EVT", "CastTy", ",", "const", "SelectionDAG", "&", "DAG", ",", "const", "MachineMemOperand", "&", "MMO", ")", "const", "{", "assert", "(", "LoadTy", ".", "getSi...	[ "Return", "true", "if", "the", "following", "transform", "is", "beneficial", ":", "fold", "(", "conv", "(", "load", "x", ")", ")", "-", ">", "(", "load", "(", "conv", "*", ")", "x", ")", "On", "architectures", "that", "do", "n't", "natively", "suppor...	[ "AMDGPU", "AMDGPU", "MVT::i32", "32" ]	AMDGPUISelLowering10	isLoadBitCastBeneficial	AMDGPU	GPU	LLVM	6,341	120	1	[]
[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...	[ "Emit", "proper", "patchable", "instructions", "." ]	[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPFCoreSharedInfo::TypeIdAttr", "BPFCoreSharedInfo::ENUM_VALUE_EXISTENCE", "BPFCoreSharedInfo::ENUM_VALUE", "BPFCoreSharedInfo::BTF_TYPE_ID_LOCAL", "BPFCoreSharedInfo::BTF_TYPE_ID_REMOTE", "BPF::LD_imm64", "BPF::MOV_ri", "0", "BPF::...	BTFDebug1	InstLower	BPF	Virtual ISA	LLVM	6,342	430	1	[]
[ "<s>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "verifyInstructionPred...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "PowerPC", "support::endianness", "support::little", "support::big", "0", "4", "support::endian", "8", "support::endian", "32", "support::endian", "\"Invalid instruction size\"" ]	PPCMCCodeEmitter21	encodeInstruction	PowerPC	CPU	LLVM	6,343	180	1	[]
[ "<s>", "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", "=", "op0", ";", "if", "(", "can_create_ps...	[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]	[ "sparc", "0xfffffc00", "0", "0xfffffc00", "0", "0x3ff", "32", "0xfffffc00", "0", "0x3ff", "32", "12", "0xfff", "32", "12", "12", "0xfff", "32", "12", "12", "8", "0x0ff", "12", "12", "12", "8", "8" ]	sparc	sparc_emit_set_const64_longway	sparc	CPU	GCC	6,344	474	1	[]
[ "<s>", "const", "MCPhysReg", "", "Comet2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Comet2", "Comet2" ]	Comet2RegisterInfo	getCalleeSavedRegs	Comet2	CPU	LLVM	6,345	18	1	[]
[ "<s>", "void", "set", "(", "size_t", "Slot", ",", "const", "StackVreg", "&", "Elem", ")", "{", "assert", "(", "Slot", "<", "Data", ".", "size", "(", ")", "&&", "\"Out of range access\"", ")", ";", "Data", "[", "Slot", "]", "=", "Elem", ";", "}", "<...	[ "Set", "the", "generated", "scalar", "V", "for", "Def", "and", "the", "given", "Instance", "." ]	[ "TVM", "\"Out of range access\"" ]	TVMStack	set	TVM	Virtual ISA	LLVM	6,346	33	1	[]
[ "<s>", "static", "pad_direction", "iq2000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "(", "!", "BYTES_BIG_ENDIAN", "?", "PAD_UPWARD", ":", "(", "(", "mode", "==", "BLKmode", "?", "(", "type", "&&", "TREE_...	[ "Implement", "TARGET_FUNCTION_ARG_PADDING", "." ]	[ "iq2000" ]	iq2000	iq2000_function_arg_padding	iq2000	CPU	GCC	6,347	73	1	[]
[ "<s>", "void", "pdp11_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "reg", ",", "via_ac", "=", "NULL", ";", "if", "(", "fsize", ")", "{", "if", "(", ...	[ "Generate", "epilogue", ".", "This", "uses", "the", "frame", "pointer", "to", "pop", "the", "local", "variables", "and", "any", "alloca", "data", "off", "the", "stack", ".", "If", "there", "is", "no", "alloca", "and", "frame", "pointer", "elimination", "ha...	[ "pdp11", "2" ]	pdp11	pdp11_expand_epilogue	pdp11	MPU	GCC	6,348	249	1	[]
[ "<s>", "const", "MCPhysReg", "", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::NoRegister" ]	AMDGPURegisterInfo5	getCalleeSavedRegs	AMDGPU	GPU	LLVM	6,349	71	1	[]
[ "<s>", "unsigned", "getLength", "(", ")", "{", "return", "CurType", ".", "Length", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "of", "data", "in", "this", "stream", "." ]	[ "X86" ]	X86AsmParser16	getLength	X86	CPU	LLVM	6,350	11	1	[]
[ "<s>", "const", "uint16_t", "", "FISCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "FISC", "::", "LR", ",", "FISC", "::", "X19"...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "FISC", "FISC", "FISC::LR", "FISC::X19", "FISC::X20", "FISC::X21", "FISC::X22", "FISC::X23", "FISC::X24", "FISC::X25", "FISC::X26", "FISC::X27", "0" ]	FISCRegisterInfo	getCalleeSavedRegs	FISC	CPU	LLVM	6,351	69	1	[]
[ "<s>", "static", "rtx", "aarch64_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", ";", "int", "count", ";", "machine_mode", "ag_mode", "...	[ "Implement", "TARGET_FUNCTION_VALUE", ".", "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]	[ "aarch64", "1", "0", "0", "1", "0", "0" ]	aarch645	aarch64_function_value	aarch64	CPU	GCC	6,352	255	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "!=", "PPC", "::", "R1", "&&", "PhysReg", "!=", "PPC", "::", "X1", ";", "}", "</s>...	[ "Returns", "false", "if", "we", "ca", "n't", "guarantee", "that", "Physreg", ",", "specified", "as", "an", "IR", "asm", "clobber", "constraint", ",", "will", "be", "preserved", "across", "the", "statement", "." ]	[ "PowerPC", "PPC", "PPC::R1", "PPC::X1" ]	PPCRegisterInfo (2)3	isAsmClobberable	PowerPC	CPU	LLVM	6,353	29	1	[]
[ "<s>", "bool", "SITypeRewriter", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "AMDGPU", "::", "getShaderType", "(", "F", ")", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";", "visit", "(", "F", ")", ";", "visi...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "SI", "AMDGPU::getShaderType" ]	SITypeRewriter10	runOnFunction	AMDGPU	GPU	LLVM	6,354	40	1	[]
[ "<s>", "unsigned", "getError", "(", ")", "const", "{", "return", "(", "Error", ")", ";", "}", "</s>" ]	[ "Get", "the", "current", "error", "." ]	[ "Hexagon" ]	HexagonShuffler (2)	getError	Hexagon	DSP	LLVM	6,355	12	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_output_readwrite_section_asm_op", "(", "const", "char", "*", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.csect %s[RW],%s\\n\"", ",", "xcoff_private_data_section_name", ",", "XCOFF_CSECT_DEFAULT_ALIGNMENT_STR", ")", ";", "}", ...	[ "Likewise", "for", "read-write", "sections", "." ]	[ "rs6000", "\"\\t.csect %s[RW],%s\\n\"" ]	rs6000	rs6000_xcoff_output_readwrite_section_asm_op	rs6000	CPU	GCC	6,356	21	1	[]
[ "<s>", "static", "void", "riscv_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only", "=", "DECL_ONE_ONLY", "(", "decl", ")", "&&", "!", "HAVE_COMDAT_GROUP", ";", "switch"...	[ "Switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", "." ]	[ "riscv", "\".sr\"", "\".srodata\"", "\".gnu.linkonce\"", "\"\"", "\".\"" ]	riscv	riscv_unique_section	riscv	CPU	GCC	6,357	136	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine10	addPreEmitPass	AArch64	CPU	LLVM	6,358	57	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "isa", "<", "ScalableVec...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	AArch64TargetTransformInfo27	getArithmeticReductionCost	AArch64	CPU	LLVM	6,359	213	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI insert wait instructions\"" ]	SIInsertWaitcnts	getPassName	AMDGPU	GPU	LLVM	6,360	11	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Mips" ]	MipsSubtarget29	getDataLayout	Mips	CPU	LLVM	6,361	14	1	[]
[ "<s>", "int", "symbolic_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "return",...	[ "Return", "1", "if", "X", "contains", "a", "symbolic", "expression", ".", "We", "know", "these", "expressions", "will", "have", "one", "of", "a", "few", "well", "defined", "forms", ",", "so", "we", "need", "only", "check", "those", "forms", "." ]	[ "arc", "1", "0" ]	arc3	symbolic_operand	arc	MPU	GCC	6,362	39	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "ModulePass", "::", "getAnalysisUs...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos" ]	PatmosCallGraphBuilder1	getAnalysisUsage	Patmos	VLIW	LLVM	6,363	33	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AMDGPU", "ISD::ArgFlagsTy", "AMDGPU", "32", "32", "0", "SI", "SI", "0", "0" ]	AMDGPUCallLowering	getStackAddress	AMDGPU	GPU	LLVM	6,364	200	1	[]
[ "<s>", "bool", "R600TargetLowering", "::", "isZero", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "Cst", "->", "isNullValue", "(", ")", ...	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "AMDGPU", "R600" ]	R600ISelLowering (2)	isZero	AMDGPU	GPU	LLVM	6,365	64	1	[]
[ "<s>", "void", "IA64InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "IA64", "IA64", "IA64::FPRegisterClass", "IA64::LDF_FILL", "IA64::GRRegisterClass", "IA64::LD8", "IA64::PRRegisterClass", "IA64::LD8", "IA64::r2", "IA64::CMPNE", "IA64::r2", "IA64::r0", "0", "\"sorry, I don't know how to load this sort of reg from the stack\\n\"" ]	IA64InstrInfo	loadRegFromStackSlot	IA64	CPU	LLVM	6,366	200	1	[]
[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "SystemZInstPrint...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "1", "2" ]	SystemZAsmPrinter (2)	PrintAsmMemoryOperand	SystemZ	CPU	LLVM	6,367	74	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::SW", "RISCV::SD", "RISCV::GPRV64I8RegClass", "RISCV::SDVI8", "RISCV::GPRV64I16RegClass", "RISCV::SDVI16", "RISCV::GPRV64I32RegClass", "RISCV::SDVI32", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass...	RISCVInstrInfo42	storeRegToStackSlot	RISCV	CPU	LLVM	6,368	222	1	[]
[ "<s>", "Align", "SITargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "const", "Align", "PrefAlign", "=", "TargetLowering", "::", "getPrefLoopAlignment", "(", "ML", ")", ";", "const", "Align", "CacheLineAlign", "=", ...	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "AMDGPU", "SI", "64", "AMDGPU", "SI", "0", "2", "192", "64", "128", "AMDGPU::S_INST_PREFETCH", "AMDGPU::S_INST_PREFETCH", "1", "AMDGPU::S_INST_PREFETCH", "2" ]	SIISelLowering10	getPrefLoopAlignment	AMDGPU	GPU	LLVM	6,369	354	1	[]
[ "<s>", "static", "const", "char", "", "fp_const_from_val", "(", "REAL_VALUE_TYPE", "", "r", ")", "{", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "gcc_assert", "(", "REAL_VALUES_EQUAL", "(", "*", "r", ",", "value_fp0", ")", "...	[ "As", "for", "fp_immediate_constant", ",", "but", "value", "is", "passed", "directly", ",", "not", "in", "rtx", "." ]	[ "arm", "\"0\"" ]	arm4	fp_const_from_val	arm	CPU	GCC	6,370	35	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", "."...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "AArch64", "AArch64", "0", "0" ]	AArch64FastISel22	fastMaterializeConstant	AArch64	CPU	LLVM	6,371	121	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "TargetRegis...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AArch64", "AArch64", "\"\"", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "\"FIXME: Unimplemented register pairs\"", "0", "\"\"", "\"lo12\"", "\"hi12\"", "\"Unexpected operand for inline assembly\"", "AArch64", "0.0", "\"Only FP 0.0 expected\"", "\"#0.0\"", "\"\"" ]	AArch64AsmPrinter54	PrintAsmOperand	AArch64	CPU	LLVM	6,372	453	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::QVGPCI", "PPC::ADDIStocHA", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::V_SET0B", "PPC::V_SET0H", "PPC::V_SET0", ...	PPCInstrInfo112	isReallyTriviallyReMaterializable	PowerPC	CPU	LLVM	6,373	127	1	[]
[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]	[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]	[ "AArch64" ]	AArch64Subtarget (2)	getTargetTriple	AArch64	CPU	LLVM	6,374	12	1	[]
[ "<s>", "static", "tree", "nvptx_handle_kernel_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", ...	[ "Handle", "a", "``", "kernel", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "nvptx", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a void return type\"" ]	nvptx	nvptx_handle_kernel_attribute	nvptx	GPU	GCC	6,375	90	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_movhi_mr_r_xmega", "(", "rtx_insn", "", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]", ...	[ "Helper", "for", "the", "next", "function", "for", "XMEGA", ".", "It", "does", "the", "same", "but", "with", "low", "byte", "first", "." ]	[ "avr", "0", "1", "0", "\"out %i0,%A1\"", "\"out %i0+1,%B1\"", "2", "\"sts %m0,%A1\"", "\"sts %m0+1,%B1\"", "4", "0", "\"st %0,%A1\"", "\"std %0+1,%B1\"", "2", "\"mov __tmp_reg__,r27\"", "\"st X,r26\"", "\"adiw r26,1\"", "\"st X,__tmp_reg__\"", "4", "\"st X+,%A1\"", "\"st X,%B...	avr	avr_out_movhi_mr_r_xmega	avr	MPU	GCC	6,376	506	1	[]
[ "<s>", "static", "rtx", "find_addr_reg", "(", "rtx", "addr", ")", "{", "while", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "==", "REG", ")", "addr", "=", "XEXP",...	[ "Return", "a", "REG", "that", "occurs", "in", "ADDR", "with", "coefficient", "1", ".", "ADDR", "can", "be", "effectively", "incremented", "by", "incrementing", "REG", ".", "r0", "is", "special", "and", "we", "must", "not", "select", "it", "as", "an", "ad...	[ "pdp11", "0", "0", "1", "1", "0", "1", "1", "0", "0" ]	pdp113	find_addr_reg	pdp11	MPU	GCC	6,377	123	1	[]
[ "<s>", "tree", "ix86_handle_selectany_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=",...	[ "Handle", "a", "``", "selectany", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qE attribute applies only to initialized variables\"", "\" with external linkage\"", "0" ]	winnt	ix86_handle_selectany_attribute	i386	CPU	GCC	6,378	77	1	[]
[ "<s>", "static", "rtx_insn", "", "set_frame_related_p", "(", "void", ")", "{", "rtx_insn", "", "seq", "=", "get_insns", "(", ")", ";", "rtx_insn", "*", "insn", ";", "end_sequence", "(", ")", ";", "if", "(", "!", "seq", ")", "return", "NULL", ";", "...	[ "Helper", "function", "to", "set", "RTX_FRAME_RELATED_P", "on", "instructions", ",", "including", "sequences", "." ]	[ "alpha", "1", "1" ]	alpha	set_frame_related_p	alpha	MPU	GCC	6,379	95	1	[]
[ "<s>", "void", "StackFixup", "::", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "TVM" ]	TVMStackFixup	dump	TVM	Virtual ISA	LLVM	6,380	16	1	[]
[ "<s>", "static", "void", "expand_block_move_1", "(", "rtx", "dst_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__byt_memcpy\"", ")", ";", "emit_library_call", "(", "sym",...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "address", "SRC_REG", "to", "address", "DST_REG", "in", "1-byte", "chunks", "." ]	[ "visium", "\"__byt_memcpy\"", "3" ]	visium2	expand_block_move_1	visium	Virtual ISA	GCC	6,381	65	1	[]
[ "<s>", "static", "bool", "nios2_legitimate_address_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "operand", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "operand", ")", ")", "{", "case", "SYMBOL_REF", ":", "if", "(", ...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "nios2", "0", "1", "0", "1" ]	nios2	nios2_legitimate_address_p	nios2	MPU	GCC	6,382	233	1	[]
[ "<s>", "static", "bool", "ix86_broadcast", "(", "HOST_WIDE_INT", "v", ",", "unsigned", "int", "width", ",", "HOST_WIDE_INT", "&", "val_broadcast", ")", "{", "wide_int", "val", "=", "wi", "::", "uhwi", "(", "v", ",", "HOST_BITS_PER_WIDE_INT", ")", ";", "val_b...	[ "Return", "true", "if", "V", "can", "be", "broadcasted", "from", "an", "integer", "of", "WIDTH", "bits", "which", "is", "returned", "in", "VAL_BROADCAST", ".", "Otherwise", ",", "return", "false", "." ]	[ "i386", "0" ]	i386-expand	ix86_broadcast	i386	CPU	GCC	6,383	95	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon::EH_RETURN_JMPR", "0", "\"Offset should be in register!\"", "Hexagon::DEALLOCFRAME", "Hexagon::ADD_rr", "Hexagon::R29", "Hexagon::R29", "Hexagon::R28", "Hexagon", "Hexagon::JMPret", "Hexagon::RESTORE_DEALLOC_RET_JMP_V4", "Hexagon::DEALLOC_RET_V4", "Hexagon:...	HexagonFrameLowering23	emitEpilogue	Hexagon	DSP	LLVM	6,384	400	1	[]
[ "<s>", "static", "const", "char", "", "s390_branch_condition_mnemonic", "(", "rtx", "code", ",", "int", "inv", ")", "{", "static", "const", "char", "", "const", "mnemonic", "[", "16", "]", "=", "{", "NULL", ",", "\"o\"", ",", "\"h\"", ",", "\"nle\"", ...	[ "If", "INV", "is", "false", ",", "return", "assembler", "mnemonic", "string", "to", "implement", "a", "branch", "specified", "by", "CODE", ".", "If", "INV", "is", "true", ",", "return", "mnemonic", "for", "the", "corresponding", "inverted", "branch", "." ]	[ "s390", "16", "\"o\"", "\"h\"", "\"nle\"", "\"l\"", "\"nhe\"", "\"lh\"", "\"ne\"", "\"e\"", "\"nlh\"", "\"he\"", "\"nl\"", "\"le\"", "\"nh\"", "\"no\"", "0", "15", "1", "14" ]	s3903	s390_branch_condition_mnemonic	s390	MPU	GCC	6,385	98	1	[]
[ "<s>", "static", "unsigned", "long", "arm_compute_func_type", "(", "void", ")", "{", "unsigned", "long", "type", "=", "ARM_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTI...	[ "Computes", "the", "type", "of", "the", "current", "function", "." ]	[ "arm", "0", "\"naked\"", "\"isr\"", "\"interrupt\"" ]	arm3	arm_compute_func_type	arm	CPU	GCC	6,386	155	1	[]
[ "<s>", "bool", "NVPTXLowerKernelArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "TM", "&&", "TM", "->", "getDrvInterface", "(", ")", "==", "NV...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "NVPTX::CUDA", "NVPTX::CUDA" ]	NVPTXLowerKernelArgs	runOnFunction	NVPTX	GPU	LLVM	6,387	209	1	[]
[ "<s>", "const", "LegalizerInfo", "*", "RISCVSubtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]	[ "RI5CY", "RISCV" ]	RISCVSubtarget	getLegalizerInfo	RI5CY	CPU	LLVM	6,388	18	1	[]
[ "<s>", "static", "bool", "alpha_split_complex_arg", "(", "const_tree", "type", ")", "{", "return", "TYPE_MODE", "(", "type", ")", "!=", "TCmode", ";", "}", "</s>" ]	[ "TCmode", "complex", "values", "are", "passed", "by", "invisible", "reference", ".", "We", "should", "not", "split", "these", "values", "." ]	[ "alpha" ]	alpha	alpha_split_complex_arg	alpha	MPU	GCC	6,389	17	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "SystemZ", "SystemZ", "ISD::InputArg", "16", "SystemZ", "0", "1", "0", "2", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE" ]	SystemZISelLowering101	LowerCallResult	SystemZ	CPU	LLVM	6,390	293	1	[]
[ "<s>", "void", "xstormy16_initialize_trampoline", "(", "rtx", "addr", ",", "rtx", "fnaddr", ",", "rtx", "static_chain", ")", "{", "rtx", "reg_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rt...	[ "Initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "ADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "trampoline", ";", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "nested", "function", ";", "STA...	[ "stormy16", "0x3130", "0xFF", "0x0200", "8" ]	stormy163	xstormy16_initialize_trampoline	stormy16	CPU	GCC	6,391	199	1	[]
[ "<s>", "bool", "FalkorMarkStridedAccesses", "::", "run", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "Loop", "*", "I", ":", "LI", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "I", ")", ",", "LE", "=", "df_end", "(", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AArch64" ]	AArch64FalkorHWPFFix14	run	AArch64	CPU	LLVM	6,392	56	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AArch64", "AArch64", "\"insertBranch must not be told to insert a fallthrough\"", "AArch64::B", "4", "1", "AArch64::B", "8", "2" ]	AArch64InstrInfo (2)	insertBranch	AArch64	CPU	LLVM	6,393	144	1	[]
[ "<s>", "static", "void", "do_load_mask_compare", "(", "const", "machine_mode", "load_mode", ",", "rtx", "diff", ",", "rtx", "cmp_rem", ",", "rtx", "dcond", ",", "rtx", "src1_addr", ",", "rtx", "src2_addr", ",", "rtx", "orig_src1", ",", "rtx", "orig_src2", ")...	[ "Generate", "rtl", "for", "a", "load", ",", "shift", ",", "and", "compare", "of", "less", "than", "a", "full", "word", ".", "LOAD_MODE", "is", "the", "machine", "mode", "for", "the", "loads", ".", "DIFF", "is", "the", "reg", "for", "the", "difference",...	[ "rs6000" ]	rs6000-string	do_load_mask_compare	rs6000	CPU	GCC	6,394	258	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIPeepholeSDWA22	runOnMachineFunction	AMDGPU	GPU	LLVM	6,395	234	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineModulePass", "::", "getAnalysisUsage"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos" ]	PatmosSPMark	getAnalysisUsage	Patmos	VLIW	LLVM	6,396	33	1	[]
[ "<s>", "void", "PPCPreRASchedStrategy", "::", "tryCandidate", "(", "SchedCandidate", "&", "Cand", ",", "SchedCandidate", "&", "TryCand", ",", "SchedBoundary", "*", "Zone", ")", "const", "{", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ...	[ "Apply", "a", "set", "of", "heuristics", "to", "a", "new", "candidate", "." ]	[ "PowerPC", "PPC" ]	PPCMachineScheduler	tryCandidate	PowerPC	CPU	LLVM	6,397	75	1	[]
[ "<s>", "void", "avr_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "int", "i", ";", "builtin_define_std", "(", "\"AVR\"", ")", ";", "if", "(", "avr_arch", "->", "macro", ")", "cpp_define_formatted", "(", "pfile", ",", "\"__AVR_ARCH__=%...	[ "Worker", "function", "for", "TARGET_CPU_CPP_BUILTINS", "." ]	[ "avr", "\"AVR\"", "\"__AVR_ARCH__=%s\"", "\"__AVR_HAVE_RAMPD__\"", "\"__AVR_HAVE_RAMPX__\"", "\"__AVR_HAVE_RAMPY__\"", "\"__AVR_HAVE_RAMPZ__\"", "\"__AVR_HAVE_ELPM__\"", "\"__AVR_HAVE_ELPMX__\"", "\"__AVR_HAVE_MOVW__\"", "\"__AVR_HAVE_LPMX__\"", "\"__AVR_ASM_ONLY__\"", "\"__AVR_ENHANCED__\""...	avr-c2	avr_cpu_cpp_builtins	avr	MPU	GCC	6,398	482	1	[]
[ "<s>", "void", "TGSICFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "", "MBB", "->", "succ_begin", "(", ")", ")", ";", ...	[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]	[ "TGSI", "TGSI" ]	TGSICFGStructurizer	removeSuccessor	TGSI	Virtual ISA	LLVM	6,399	31	1	[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMCodeEmitter

getAnalysisUsage

ARM

CPU

LLVM

6,300

26

1

[]

[ "<s>", "EVT", "ARM64TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElem...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "ARM64", "ARM64", "MVT::i32" ]

ARM64ISelLowering

getSetCCResultType

ARM64

CPU

LLVM

6,301

35

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "!", "Val", "==", "!", "VReg", "&&", "\"Return value without a vreg...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "ARM", "ARM", "\"Return value without a vreg\"", "ARM::BX_RET", "ARMCC::AL" ]

ARMCallLowering11

lowerReturn

ARM

CPU

LLVM

6,302

80

1

[]

[ "<s>", "static", "inline", "bool", "is_virtual_register", "(", "rtx", "r", ")", "{", "return", "(", "GET_CODE", "(", "r", ")", "==", "REG", "&&", "REGNO", "(", "r", ")", ">=", "8", "&&", "REGNO", "(", "r", ")", "<", "32", ")", ";", "}", "</s>" ]

[ "Returns", "TRUE", "if", "R", "is", "a", "virtual", "register", "." ]

[ "rl78", "8", "32" ]

rl78

is_virtual_register

rl78

MPU

GCC

6,303

34

1

[]

[ "<s>", "bool", "TLCS900TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "re...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "TLCS900", "TLCS900" ]

TLCS900ISelLowering

isTruncateFree

TLCS900

MPU

LLVM

6,304

48

1

[]

[ "<s>", "rtx", "mn10300_function_value", "(", "tree", "valtype", ",", "tree", "func", ",", "int", "outgoing", ")", "{", "rtx", "rv", ";", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "if", "(", "!", "POINTER_TYPE_P", "(", "v...

[ "Return", "the", "location", "of", "the", "function", "'s", "value", ".", "This", "will", "be", "either", "$", "d0", "for", "integer", "functions", ",", "$", "a0", "for", "pointers", ",", "or", "a", "PARALLEL", "of", "both", "$", "d0", "and", "$", "a...

[ "mn10300", "2", "0", "0", "0", "0", "1", "0" ]

mn103003

mn10300_function_value

mn10300

MPU

GCC

6,305

128

1

[]

[ "<s>", "bool", "allowsMisalignedMemoryAccesses", "(", "LLT", "Ty", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", "=", "MachineMemOperand", "::", "MONone", ",", "bool", "*", "IsFast", "=", "nullptr", ")...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU" ]

SIISelLowering (2)1

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

6,306

58

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "...

X86InstrInfo29

expandPostRAPseudo

X86

CPU

LLVM

6,307

415

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Dcpu16" ]

Dcpu16InstrInfo

getRegisterInfo

Dcpu16

CPU

LLVM

6,308

13

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", "\"None...

HexagonMachineScheduler (2)

schedule

Hexagon

DSP

LLVM

6,309

383

1

[]

[ "<s>", "bool", "isExtractVecEltCheap", "(", "EVT", "VT", ",", "unsigned", "Index", ")", "const", "override", "{", "EVT", "EltVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "EltVT", "==", "MVT", "::", "f32", "||", "EltVT", "==", "MV...

[ "Extract", "of", "a", "scalar", "FP", "value", "from", "index", "0", "of", "a", "vector", "is", "free", "." ]

[ "X86", "MVT::f32", "MVT::f64", "0" ]

X86ISelLowering10

isExtractVecEltCheap

X86

CPU

LLVM

6,310

41

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supporte...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "\"Shrink-wrapping not yet supported\"", "RISCV", "RISCV", "RISCV", "0", "0" ]

RISCVFrameLowering32

emitPrologue

RISCV

CPU

LLVM

6,311

391

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PP...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::STXVD2X", "PPC::STXVX", "PPC::QVSTFDX", "PPC::QVSTFSXs", "PPC::QVSTFDXb", "PPC::SPILL_VRSAVE", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo101

isStoreToStackSlot

PowerPC

CPU

LLVM

6,312

164

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "X86" ]

X86Subtarget (2)

enableMachineScheduler

X86

CPU

LLVM

6,313

11

1

[]

[ "<s>", "void", "MCS51MCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "size_t", "WordCount", "=", "Size", "/", "2", ";", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "MCS51", "MCS51", "2", "1", "0", "16", "0xFFFF", "support::endian", "support::endianness" ]

MCS51MCCodeEmitter

emitInstruction

MCS51

MPU

LLVM

6,314

80

1

[]

[ "<s>", "inline", "tree", "function_instance", "::", "memory_scalar_type", "(", ")", "const", "{", "return", "base", "->", "memory_scalar_type", "(", "*", "this", ")", ";", "}", "</s>" ]

[ "If", "the", "function", "addresses", "memory", ",", "return", "the", "type", "of", "a", "single", "scalar", "memory", "element", "." ]

[ "aarch64" ]

aarch64-sve-builtins

memory_scalar_type

aarch64

CPU

GCC

6,315

19

1

[]

[ "<s>", "int", "getCost", "(", ")", "{", "return", "SUnits", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "inline", "cost", "estimate", "." ]

[ "AMDGPU" ]

SIMachineScheduler

getCost

AMDGPU

GPU

LLVM

6,316

13

1

[]

[ "<s>", "void", "notice_update_cc", "(", "rtx", "exp", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "SET_DEST", "(", "exp", ")", "==", "pc_rtx", ")", "return", ";", "if", "(", "REG_P", "(", "SET_DEST", "(", "...

[ "On", "the", "68000", ",", "all", "the", "insns", "to", "store", "in", "an", "address", "register", "fail", "to", "set", "the", "cc", "'s", ".", "However", ",", "in", "some", "cases", "these", "instructions", "can", "make", "it", "possibly", "invalid", ...

[ "cr16" ]

cr16

notice_update_cc

cr16

MPU

GCC

6,317

92

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...

[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo118

isLegalRegOperand

AMDGPU

GPU

LLVM

6,318

169

1

[]

[ "<s>", "int", "moxie_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "ret", ";", "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGNUM", "&&", "(", "to", ")", "==", "HARD_FRAME_POINTER_REGNUM", ")", "{", "moxie_compute_...

[ "Implements", "the", "macro", "INITIAL_ELIMINATION_OFFSET", ",", "return", "the", "OFFSET", "." ]

[ "moxie", "0x00" ]

moxie

moxie_initial_elimination_offset

moxie

CPU

GCC

6,319

70

1

[]

[ "<s>", "static", "rtx", "rs6000_emit_vector_compare_inner", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "mask", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "op0", ")", ";", "switch", "(", "code", ")", "{...

[ "Return", "insn", "for", "VSX", "or", "Altivec", "comparisons", "." ]

[ "rs6000" ]

rs60004

rs6000_emit_vector_compare_inner

rs6000

CPU

GCC

6,320

107

1

[]

[ "<s>", "void", "KudeyarFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "0", "4", "Kudeyar", "Kudeyar::PUSH_R", "Kudeyar::FP", "Kudeyar::MOV_RR", "Kudeyar::FP", "Kudeyar::SP", "Kudeyar::FP", "Kudeyar", "Kudeyar::PUSH_R", "Kudeyar::SUB_RI32", "Kudeyar::SP", "Kudeyar::SP" ...

KudeyarFrameLowering

emitPrologue

Kudeyar

CPU

LLVM

6,321

353

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon peephole pass\"" ]

HexagonTargetMachine70

addInstSelector

Hexagon

DSP

LLVM

6,322

77

1

[]

[ "<s>", "static", "bool", "abi_v4_pass_in_fpr", "(", "machine_mode", "mode", ",", "bool", "named", ")", "{", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "return", "false", ";", "if", "(", "TARGET_DOUBLE_FLOAT", "&&", "mode", "==", "DFmode", ")", "return", "true...

[ "Whether", "ABI_V4", "passes", "MODE", "args", "to", "a", "function", "in", "floating", "point", "registers", "." ]

[ "rs6000" ]

rs60007

abi_v4_pass_in_fpr

rs6000

CPU

GCC

6,323

77

1

[]

[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getCacheLineSize", "(", ")", "{", "return", "ST", "->", "getCacheLineSize", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetTransformInfo10

getCacheLineSize

AArch64

CPU

LLVM

6,324

15

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64" ]

PPCISelLowering (2)

isFMAFasterThanFMulAndFAdd

PowerPC

CPU

LLVM

6,325

63

1

[]

[ "<s>", "bool", "csky_shifted_imm8_constant", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "unsigned", "int", "*", "base", ",", "unsigned", "int", "*", "shift", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "0xff", ";", "int", "i", ";", "val", "=", "...

[ "Return", "true", "if", "the", "constant", "VAL", "can", "be", "expressed", "by", "an", "8-bit", "constant", "with", "a", "shift", "value", ",", "filling", "in", "*", "BASE", "and", "*", "SHIFT", "." ]

[ "csky", "0xff", "0xffffffffu", "0", "0", "0", "25" ]

csky

csky_shifted_imm8_constant

csky

CPU

GCC

6,326

112

1

[]

[ "<s>", "bool", "MandarinAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "E...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Mandarin", "0" ]

MandarinAsmPrinter

PrintAsmMemoryOperand

Mandarin

CPU

LLVM

6,327

59

1

[]

[ "<s>", "machreg_t", "inet_makeaddr", "(", "machreg_t", "net", ",", "machreg_t", "lna", ")", "{", "return", "_inet_makeaddr", "(", "net", ",", "lna", ")", ">>", "SHIFT_BITS", ";", "}", "</s>" ]

[ "<", "arpa/inet.h", ">", "has", "struct", "in_addr", "inet_makeaddr", "(", "int", ",", "int", ")", ";", "(", "IRIX", "6.2", ")", "struct", "in_addr", "inet_makeaddr", "(", "in_addr_t", ",", "in_addr_t", ")", ";", "(", "IRIX", "6.5", ")" ]

[ "mips" ]

irix6-libc-compat

inet_makeaddr

mips

CPU

GCC

6,328

21

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createX86ISelDag", "(", "getX86TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine117

addInstSelector

X86

CPU

LLVM

6,329

62

1

[]

[ "<s>", "static", "rtx_insn", "*", "apply_GEN_FCN", "(", "enum", "insn_code", "icode", ",", "rtx", "*", "arg", ")", "{", "switch", "(", "insn_data", "[", "icode", "]", ".", "n_generator_args", ")", "{", "case", "0", ":", "return", "GEN_FCN", "(", "icode",...

[ "Helper", "arc_expand_builtin", ",", "generates", "a", "pattern", "for", "the", "given", "icode", "and", "arguments", "." ]

[ "arc", "0", "1", "0", "2", "0", "1", "3", "0", "1", "2", "4", "0", "1", "2", "3", "5", "0", "1", "2", "3", "4" ]

arc

apply_GEN_FCN

arc

MPU

GCC

6,330

168

1

[]

[ "<s>", "void", "LC3InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "LC3", "LC3" ]

LC3InstPrinter

printInst

LC3

CPU

LLVM

6,331

38

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getFrameLowering", "("...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430::FP", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "MSP430::R11", "0", "MSP430::R5", "MSP430::R6", "MSP430::R7", "MSP430::R8", "MSP430::R9", "MSP430::R10", "MSP430::R11", "0", "MSP430::FP", "MSP430::R5", "M...

MSP430RegisterInfo16

getCalleeSavedRegs

MSP430

MPU

LLVM

6,332

282

1

[]

[ "<s>", "static", "void", "rs6000_elf_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "TREE_CODE", "(", "d...

[ "For", "a", "SYMBOL_REF", ",", "set", "generic", "flags", "and", "then", "perform", "some", "target-specific", "processing", ".", "When", "the", "AIX", "ABI", "is", "requested", "on", "a", "non-AIX", "system", ",", "replace", "the", "function", "name", "with...

[ "powerpcspe", "0", "0", "2", "0", "1", "0", "1", "0", "1" ]

powerpcspe

rs6000_elf_encode_section_info

powerpcspe

CPU

GCC

6,333

121

1

[]

[ "<s>", "static", "bool", "nvptx_unisimt_handle_set", "(", "rtx", "set", ",", "rtx_insn", "*", "insn", ",", "rtx", "master", ")", "{", "rtx", "reg", ";", "if", "(", "GET_CODE", "(", "set", ")", "==", "SET", "&&", "REG_P", "(", "reg", "=", "SET_DEST", ...

[ "If", "SET", "subexpression", "of", "INSN", "sets", "a", "register", ",", "emit", "a", "shuffle", "instruction", "to", "propagate", "its", "value", "from", "lane", "MASTER", "to", "current", "lane", "." ]

[ "nvptx" ]

nvptx

nvptx_unisimt_handle_set

nvptx

GPU

GCC

6,334

73

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ";"...

[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]

[ "arm", "8", "0", "2", "0", "0", "1", "2", "1", "0", "2", "2", "2" ]

arm5

arm_evpc_neon_vzip

arm

CPU

GCC

6,335

417

1

[]

[ "<s>", "static", "bool", "sparc_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "if", "(", "code", "==", "'#'", "||", "code", "==", "'*'", "||", "code", "==", "'('", "||", "code", "==", "')'", "||", "code", "==", "'_'", "||", "...

[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P", "." ]

[ "sparc" ]

sparc

sparc_print_operand_punct_valid_p

sparc

CPU

GCC

6,336

42

1

[]

[ "<s>", "static", "void", "riscv_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "unsigned", "HOST_WIDE_INT", "length", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", "...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "riscv", "0", "0", "0", "0", "0" ]

riscv

riscv_block_move_straight

riscv

CPU

GCC

6,337

242

1

[]

[ "<s>", "TargetPassConfig", "*", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TargetPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine13

createPassConfig

RISCV

CPU

LLVM

6,338

21

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64O0PreLegalizerCombiner\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64O0PreLegalizerCombiner\"" ]

AArch64O0PreLegalizerCombiner

getPassName

AArch64

CPU

LLVM

6,339

11

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIPeepholeSDWA1

runOnMachineFunction

AMDGPU

GPU

LLVM

6,340

200

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isLoadBitCastBeneficial", "(", "EVT", "LoadTy", ",", "EVT", "CastTy", ",", "const", "SelectionDAG", "&", "DAG", ",", "const", "MachineMemOperand", "&", "MMO", ")", "const", "{", "assert", "(", "LoadTy", ".", "getSi...

[ "Return", "true", "if", "the", "following", "transform", "is", "beneficial", ":", "fold", "(", "conv", "(", "load", "x", ")", ")", "-", ">", "(", "load", "(", "conv", "*", ")", "x", ")", "On", "architectures", "that", "do", "n't", "natively", "suppor...

[ "AMDGPU", "AMDGPU", "MVT::i32", "32" ]

AMDGPUISelLowering10

isLoadBitCastBeneficial

AMDGPU

GPU

LLVM

6,341

120

1

[]

[ "<s>", "bool", "BTFDebug", "::", "InstLower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "BPF", "::", "LD_imm64", ")", "{", "const", "MachineOperand", "&", "MO", ...

[ "Emit", "proper", "patchable", "instructions", "." ]

[ "BPF", "BPF::LD_imm64", "1", "BPFCoreSharedInfo::AmaAttr", "BPFCoreSharedInfo::TypeIdAttr", "BPFCoreSharedInfo::ENUM_VALUE_EXISTENCE", "BPFCoreSharedInfo::ENUM_VALUE", "BPFCoreSharedInfo::BTF_TYPE_ID_LOCAL", "BPFCoreSharedInfo::BTF_TYPE_ID_REMOTE", "BPF::LD_imm64", "BPF::MOV_ri", "0", "BPF::...

BTFDebug1

InstLower

BPF

Virtual ISA

LLVM

6,342

430

1

[]

[ "<s>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "verifyInstructionPred...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "PowerPC", "support::endianness", "support::little", "support::big", "0", "4", "support::endian", "8", "support::endian", "32", "support::endian", "\"Invalid instruction size\"" ]

PPCMCCodeEmitter21

encodeInstruction

PowerPC

CPU

LLVM

6,343

180

1

[]

[ "<s>", "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", "=", "op0", ";", "if", "(", "can_create_ps...

[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]

[ "sparc", "0xfffffc00", "0", "0xfffffc00", "0", "0x3ff", "32", "0xfffffc00", "0", "0x3ff", "32", "12", "0xfff", "32", "12", "12", "0xfff", "32", "12", "12", "8", "0x0ff", "12", "12", "12", "8", "8" ]

sparc

sparc_emit_set_const64_longway

sparc

CPU

GCC

6,344

474

1

[]

[ "<s>", "const", "MCPhysReg", "*", "Comet2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Comet2", "Comet2" ]

Comet2RegisterInfo

getCalleeSavedRegs

Comet2

CPU

LLVM

6,345

18

1

[]

[ "<s>", "void", "set", "(", "size_t", "Slot", ",", "const", "StackVreg", "&", "Elem", ")", "{", "assert", "(", "Slot", "<", "Data", ".", "size", "(", ")", "&&", "\"Out of range access\"", ")", ";", "Data", "[", "Slot", "]", "=", "Elem", ";", "}", "<...

[ "Set", "the", "generated", "scalar", "V", "for", "Def", "and", "the", "given", "Instance", "." ]

[ "TVM", "\"Out of range access\"" ]

TVMStack

set

TVM

Virtual ISA

LLVM

6,346

33

1

[]

[ "<s>", "static", "pad_direction", "iq2000_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "(", "!", "BYTES_BIG_ENDIAN", "?", "PAD_UPWARD", ":", "(", "(", "mode", "==", "BLKmode", "?", "(", "type", "&&", "TREE_...

[ "Implement", "TARGET_FUNCTION_ARG_PADDING", "." ]

[ "iq2000" ]

iq2000

iq2000_function_arg_padding

iq2000

CPU

GCC

6,347

73

1

[]

[ "<s>", "void", "pdp11_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "reg", ",", "via_ac", "=", "NULL", ";", "if", "(", "fsize", ")", "{", "if", "(", ...

[ "Generate", "epilogue", ".", "This", "uses", "the", "frame", "pointer", "to", "pop", "the", "local", "variables", "and", "any", "alloca", "data", "off", "the", "stack", ".", "If", "there", "is", "no", "alloca", "and", "frame", "pointer", "elimination", "ha...

[ "pdp11", "2" ]

pdp11

pdp11_expand_epilogue

pdp11

MPU

GCC

6,348

249

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU::NoRegister" ]

AMDGPURegisterInfo5

getCalleeSavedRegs

AMDGPU

GPU

LLVM

6,349

71

1

[]

[ "<s>", "unsigned", "getLength", "(", ")", "{", "return", "CurType", ".", "Length", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "of", "data", "in", "this", "stream", "." ]

[ "X86" ]

X86AsmParser16

getLength

X86

CPU

LLVM

6,350

11

1

[]

[ "<s>", "const", "uint16_t", "*", "FISCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "FISC", "::", "LR", ",", "FISC", "::", "X19"...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "FISC", "FISC", "FISC::LR", "FISC::X19", "FISC::X20", "FISC::X21", "FISC::X22", "FISC::X23", "FISC::X24", "FISC::X25", "FISC::X26", "FISC::X27", "0" ]

FISCRegisterInfo

getCalleeSavedRegs

FISC

CPU

LLVM

6,351

69

1

[]

[ "<s>", "static", "rtx", "aarch64_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", ";", "int", "count", ";", "machine_mode", "ag_mode", "...

[ "Implement", "TARGET_FUNCTION_VALUE", ".", "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]

[ "aarch64", "1", "0", "0", "1", "0", "0" ]

aarch645

aarch64_function_value

aarch64

CPU

GCC

6,352

255

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "!=", "PPC", "::", "R1", "&&", "PhysReg", "!=", "PPC", "::", "X1", ";", "}", "</s>...

[ "Returns", "false", "if", "we", "ca", "n't", "guarantee", "that", "Physreg", ",", "specified", "as", "an", "IR", "asm", "clobber", "constraint", ",", "will", "be", "preserved", "across", "the", "statement", "." ]

[ "PowerPC", "PPC", "PPC::R1", "PPC::X1" ]

PPCRegisterInfo (2)3

isAsmClobberable

PowerPC

CPU

LLVM

6,353

29

1

[]

[ "<s>", "bool", "SITypeRewriter", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "AMDGPU", "::", "getShaderType", "(", "F", ")", "==", "ShaderType", "::", "COMPUTE", ")", "return", "false", ";", "visit", "(", "F", ")", ";", "visi...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "SI", "AMDGPU::getShaderType" ]

SITypeRewriter10

runOnFunction

AMDGPU

GPU

LLVM

6,354

40

1

[]

[ "<s>", "unsigned", "getError", "(", ")", "const", "{", "return", "(", "Error", ")", ";", "}", "</s>" ]

[ "Get", "the", "current", "error", "." ]

[ "Hexagon" ]

HexagonShuffler (2)

getError

Hexagon

DSP

LLVM

6,355

12

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_output_readwrite_section_asm_op", "(", "const", "char", "*", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.csect %s[RW],%s\\n\"", ",", "xcoff_private_data_section_name", ",", "XCOFF_CSECT_DEFAULT_ALIGNMENT_STR", ")", ";", "}", ...

[ "Likewise", "for", "read-write", "sections", "." ]

[ "rs6000", "\"\\t.csect %s[RW],%s\\n\"" ]

rs6000

rs6000_xcoff_output_readwrite_section_asm_op

rs6000

CPU

GCC

6,356

21

1

[]

[ "<s>", "static", "void", "riscv_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only", "=", "DECL_ONE_ONLY", "(", "decl", ")", "&&", "!", "HAVE_COMDAT_GROUP", ";", "switch"...

[ "Switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", "." ]

[ "riscv", "\".sr\"", "\".srodata\"", "\".gnu.linkonce\"", "\"\"", "\".\"" ]

riscv

riscv_unique_section

riscv

CPU

GCC

6,357

136

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine10

addPreEmitPass

AArch64

CPU

LLVM

6,358

57

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "isa", "<", "ScalableVec...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

AArch64TargetTransformInfo27

getArithmeticReductionCost

AArch64

CPU

LLVM

6,359

213

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI insert wait instructions\"" ]

SIInsertWaitcnts

getPassName

AMDGPU

GPU

LLVM

6,360

11

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Mips" ]

MipsSubtarget29

getDataLayout

Mips

CPU

LLVM

6,361

14

1

[]

[ "<s>", "int", "symbolic_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case", "CONST", ":", "return",...

[ "Return", "1", "if", "X", "contains", "a", "symbolic", "expression", ".", "We", "know", "these", "expressions", "will", "have", "one", "of", "a", "few", "well", "defined", "forms", ",", "so", "we", "need", "only", "check", "those", "forms", "." ]

[ "arc", "1", "0" ]

arc3

symbolic_operand

arc

MPU

GCC

6,362

39

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineModuleInfoWrapperPass", ">", "(", ")", ";", "ModulePass", "::", "getAnalysisUs...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos" ]

PatmosCallGraphBuilder1

getAnalysisUsage

Patmos

VLIW

LLVM

6,363

33

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AMDGPU", "ISD::ArgFlagsTy", "AMDGPU", "32", "32", "0", "SI", "SI", "0", "0" ]

AMDGPUCallLowering

getStackAddress

AMDGPU

GPU

LLVM

6,364

200

1

[]

[ "<s>", "bool", "R600TargetLowering", "::", "isZero", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "Cst", "->", "isNullValue", "(", ")", ...

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "AMDGPU", "R600" ]

R600ISelLowering (2)

isZero

AMDGPU

GPU

LLVM

6,365

64

1

[]

[ "<s>", "void", "IA64InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "IA64", "IA64", "IA64::FPRegisterClass", "IA64::LDF_FILL", "IA64::GRRegisterClass", "IA64::LD8", "IA64::PRRegisterClass", "IA64::LD8", "IA64::r2", "IA64::CMPNE", "IA64::r2", "IA64::r0", "0", "\"sorry, I don't know how to load this sort of reg from the stack\\n\"" ]

IA64InstrInfo

loadRegFromStackSlot

IA64

CPU

LLVM

6,366

200

1

[]

[ "<s>", "bool", "SystemZAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "SystemZInstPrint...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "1", "2" ]

SystemZAsmPrinter (2)

PrintAsmMemoryOperand

SystemZ

CPU

LLVM

6,367

74

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::SW", "RISCV::SD", "RISCV::GPRV64I8RegClass", "RISCV::SDVI8", "RISCV::GPRV64I16RegClass", "RISCV::SDVI16", "RISCV::GPRV64I32RegClass", "RISCV::SDVI32", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass...

RISCVInstrInfo42

storeRegToStackSlot

RISCV

CPU

LLVM

6,368

222

1

[]

[ "<s>", "Align", "SITargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "const", "Align", "PrefAlign", "=", "TargetLowering", "::", "getPrefLoopAlignment", "(", "ML", ")", ";", "const", "Align", "CacheLineAlign", "=", ...

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "AMDGPU", "SI", "64", "AMDGPU", "SI", "0", "2", "192", "64", "128", "AMDGPU::S_INST_PREFETCH", "AMDGPU::S_INST_PREFETCH", "1", "AMDGPU::S_INST_PREFETCH", "2" ]

SIISelLowering10

getPrefLoopAlignment

AMDGPU

GPU

LLVM

6,369

354

1

[]

[ "<s>", "static", "const", "char", "*", "fp_const_from_val", "(", "REAL_VALUE_TYPE", "*", "r", ")", "{", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "gcc_assert", "(", "REAL_VALUES_EQUAL", "(", "*", "r", ",", "value_fp0", ")", "...

[ "As", "for", "fp_immediate_constant", ",", "but", "value", "is", "passed", "directly", ",", "not", "in", "rtx", "." ]

[ "arm", "\"0\"" ]

arm4

fp_const_from_val

arm

CPU

GCC

6,370

35

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", "."...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "AArch64", "AArch64", "0", "0" ]

AArch64FastISel22

fastMaterializeConstant

AArch64

CPU

LLVM

6,371

121

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "TargetRegis...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AArch64", "AArch64", "\"\"", "0", "AArch64::GPR32RegClass", "AArch64::GPR64RegClass", "\"FIXME: Unimplemented register pairs\"", "0", "\"\"", "\"lo12\"", "\"hi12\"", "\"Unexpected operand for inline assembly\"", "AArch64", "0.0", "\"Only FP 0.0 expected\"", "\"#0.0\"", "\"\"" ]

AArch64AsmPrinter54

PrintAsmOperand

AArch64

CPU

LLVM

6,372

453

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable"...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "PowerPC", "PPC", "\"Unknown rematerializable operation!\"", "PPC::LI", "PPC::LI8", "PPC::LIS", "PPC::LIS8", "PPC::QVGPCI", "PPC::ADDIStocHA", "PPC::ADDItocL", "PPC::LOAD_STACK_GUARD", "PPC::XXLXORz", "PPC::XXLXORspz", "PPC::XXLXORdpz", "PPC::V_SET0B", "PPC::V_SET0H", "PPC::V_SET0", ...

PPCInstrInfo112

isReallyTriviallyReMaterializable

PowerPC

CPU

LLVM

6,373

127

1

[]

[ "<s>", "const", "Triple", "&", "getTargetTriple", "(", ")", "const", "{", "return", "TargetTriple", ";", "}", "</s>" ]

[ "Get", "the", "target", "triple", "which", "is", "a", "string", "describing", "the", "target", "host", "." ]

[ "AArch64" ]

AArch64Subtarget (2)

getTargetTriple

AArch64

CPU

LLVM

6,374

12

1

[]

[ "<s>", "static", "tree", "nvptx_handle_kernel_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", ...

[ "Handle", "a", "``", "kernel", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "nvptx", "\"%qE attribute only applies to functions\"", "\"%qE attribute requires a void return type\"" ]

nvptx

nvptx_handle_kernel_attribute

nvptx

GPU

GCC

6,375

90

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_movhi_mr_r_xmega", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]", ...

[ "Helper", "for", "the", "next", "function", "for", "XMEGA", ".", "It", "does", "the", "same", "but", "with", "low", "byte", "first", "." ]

[ "avr", "0", "1", "0", "\"out %i0,%A1\"", "\"out %i0+1,%B1\"", "2", "\"sts %m0,%A1\"", "\"sts %m0+1,%B1\"", "4", "0", "\"st %0,%A1\"", "\"std %0+1,%B1\"", "2", "\"mov __tmp_reg__,r27\"", "\"st X,r26\"", "\"adiw r26,1\"", "\"st X,__tmp_reg__\"", "4", "\"st X+,%A1\"", "\"st X,%B...

avr

avr_out_movhi_mr_r_xmega

avr

MPU

GCC

6,376

506

1

[]

[ "<s>", "static", "rtx", "find_addr_reg", "(", "rtx", "addr", ")", "{", "while", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "if", "(", "GET_CODE", "(", "XEXP", "(", "addr", ",", "0", ")", ")", "==", "REG", ")", "addr", "=", "XEXP",...

[ "Return", "a", "REG", "that", "occurs", "in", "ADDR", "with", "coefficient", "1", ".", "ADDR", "can", "be", "effectively", "incremented", "by", "incrementing", "REG", ".", "r0", "is", "special", "and", "we", "must", "not", "select", "it", "as", "an", "ad...

[ "pdp11", "0", "0", "1", "1", "0", "1", "1", "0", "0" ]

pdp113

find_addr_reg

pdp11

MPU

GCC

6,377

123

1

[]

[ "<s>", "tree", "ix86_handle_selectany_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", "node", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=",...

[ "Handle", "a", "``", "selectany", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qE attribute applies only to initialized variables\"", "\" with external linkage\"", "0" ]

winnt

ix86_handle_selectany_attribute

i386

CPU

GCC

6,378

77

1

[]

[ "<s>", "static", "rtx_insn", "*", "set_frame_related_p", "(", "void", ")", "{", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "rtx_insn", "*", "insn", ";", "end_sequence", "(", ")", ";", "if", "(", "!", "seq", ")", "return", "NULL", ";", "...

[ "Helper", "function", "to", "set", "RTX_FRAME_RELATED_P", "on", "instructions", ",", "including", "sequences", "." ]

[ "alpha", "1", "1" ]

alpha

set_frame_related_p

alpha

MPU

GCC

6,379

95

1

[]

[ "<s>", "void", "StackFixup", "::", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "TVM" ]

TVMStackFixup

dump

TVM

Virtual ISA

LLVM

6,380

16

1

[]

[ "<s>", "static", "void", "expand_block_move_1", "(", "rtx", "dst_reg", ",", "rtx", "src_reg", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__byt_memcpy\"", ")", ";", "emit_library_call", "(", "sym",...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "move", "BYTES_RTX", "bytes", "from", "address", "SRC_REG", "to", "address", "DST_REG", "in", "1-byte", "chunks", "." ]

[ "visium", "\"__byt_memcpy\"", "3" ]

visium2

expand_block_move_1

visium

Virtual ISA

GCC

6,381

65

1

[]

[ "<s>", "static", "bool", "nios2_legitimate_address_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "operand", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "operand", ")", ")", "{", "case", "SYMBOL_REF", ":", "if", "(", ...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "nios2", "0", "1", "0", "1" ]

nios2

nios2_legitimate_address_p

nios2

MPU

GCC

6,382

233

1

[]

[ "<s>", "static", "bool", "ix86_broadcast", "(", "HOST_WIDE_INT", "v", ",", "unsigned", "int", "width", ",", "HOST_WIDE_INT", "&", "val_broadcast", ")", "{", "wide_int", "val", "=", "wi", "::", "uhwi", "(", "v", ",", "HOST_BITS_PER_WIDE_INT", ")", ";", "val_b...

[ "Return", "true", "if", "V", "can", "be", "broadcasted", "from", "an", "integer", "of", "WIDTH", "bits", "which", "is", "returned", "in", "VAL_BROADCAST", ".", "Otherwise", ",", "return", "false", "." ]

[ "i386", "0" ]

i386-expand

ix86_broadcast

i386

CPU

GCC

6,383

95

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "std", "::", "prev", "(", "MBB", ".", "end", "(", ")"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon::EH_RETURN_JMPR", "0", "\"Offset should be in register!\"", "Hexagon::DEALLOCFRAME", "Hexagon::ADD_rr", "Hexagon::R29", "Hexagon::R29", "Hexagon::R28", "Hexagon", "Hexagon::JMPret", "Hexagon::RESTORE_DEALLOC_RET_JMP_V4", "Hexagon::DEALLOC_RET_V4", "Hexagon:...

HexagonFrameLowering23

emitEpilogue

Hexagon

DSP

LLVM

6,384

400

1

[]

[ "<s>", "static", "const", "char", "*", "s390_branch_condition_mnemonic", "(", "rtx", "code", ",", "int", "inv", ")", "{", "static", "const", "char", "*", "const", "mnemonic", "[", "16", "]", "=", "{", "NULL", ",", "\"o\"", ",", "\"h\"", ",", "\"nle\"", ...

[ "If", "INV", "is", "false", ",", "return", "assembler", "mnemonic", "string", "to", "implement", "a", "branch", "specified", "by", "CODE", ".", "If", "INV", "is", "true", ",", "return", "mnemonic", "for", "the", "corresponding", "inverted", "branch", "." ]

[ "s390", "16", "\"o\"", "\"h\"", "\"nle\"", "\"l\"", "\"nhe\"", "\"lh\"", "\"ne\"", "\"e\"", "\"nlh\"", "\"he\"", "\"nl\"", "\"le\"", "\"nh\"", "\"no\"", "0", "15", "1", "14" ]

s3903

s390_branch_condition_mnemonic

s390

MPU

GCC

6,385

98

1

[]

[ "<s>", "static", "unsigned", "long", "arm_compute_func_type", "(", "void", ")", "{", "unsigned", "long", "type", "=", "ARM_FT_UNKNOWN", ";", "tree", "a", ";", "tree", "attr", ";", "gcc_assert", "(", "TREE_CODE", "(", "current_function_decl", ")", "==", "FUNCTI...

[ "Computes", "the", "type", "of", "the", "current", "function", "." ]

[ "arm", "0", "\"naked\"", "\"isr\"", "\"interrupt\"" ]

arm3

arm_compute_func_type

arm

CPU

GCC

6,386

155

1

[]

[ "<s>", "bool", "NVPTXLowerKernelArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "isKernelFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "TM", "&&", "TM", "->", "getDrvInterface", "(", ")", "==", "NV...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "NVPTX::CUDA", "NVPTX::CUDA" ]

NVPTXLowerKernelArgs

runOnFunction

NVPTX

GPU

LLVM

6,387

209

1

[]

[ "<s>", "const", "LegalizerInfo", "*", "RISCVSubtarget", "::", "getLegalizerInfo", "(", ")", "const", "{", "return", "Legalizer", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Expose", "LegalizerInfo", "so", "the", "clients", "can", "re-use", "." ]

[ "RI5CY", "RISCV" ]

RISCVSubtarget

getLegalizerInfo

RI5CY

CPU

LLVM

6,388

18

1

[]

[ "<s>", "static", "bool", "alpha_split_complex_arg", "(", "const_tree", "type", ")", "{", "return", "TYPE_MODE", "(", "type", ")", "!=", "TCmode", ";", "}", "</s>" ]

[ "TCmode", "complex", "values", "are", "passed", "by", "invisible", "reference", ".", "We", "should", "not", "split", "these", "values", "." ]

[ "alpha" ]

alpha

alpha_split_complex_arg

alpha

MPU

GCC

6,389

17

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "SystemZ", "SystemZ", "ISD::InputArg", "16", "SystemZ", "0", "1", "0", "2", "ISD::AssertSext", "ISD::AssertZext", "ISD::TRUNCATE" ]

SystemZISelLowering101

LowerCallResult

SystemZ

CPU

LLVM

6,390

293

1

[]

[ "<s>", "void", "xstormy16_initialize_trampoline", "(", "rtx", "addr", ",", "rtx", "fnaddr", ",", "rtx", "static_chain", ")", "{", "rtx", "reg_addr", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "HImode", ")", ";", "rt...

[ "Initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "ADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "trampoline", ";", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "nested", "function", ";", "STA...

[ "stormy16", "0x3130", "0xFF", "0x0200", "8" ]

stormy163

xstormy16_initialize_trampoline

stormy16

CPU

GCC

6,391

199

1

[]

[ "<s>", "bool", "FalkorMarkStridedAccesses", "::", "run", "(", ")", "{", "bool", "MadeChange", "=", "false", ";", "for", "(", "Loop", "*", "I", ":", "LI", ")", "for", "(", "auto", "L", "=", "df_begin", "(", "I", ")", ",", "LE", "=", "df_end", "(", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AArch64" ]

AArch64FalkorHWPFFix14

run

AArch64

CPU

LLVM

6,392

56

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AArch64", "AArch64", "\"insertBranch must not be told to insert a fallthrough\"", "AArch64::B", "4", "1", "AArch64::B", "8", "2" ]

AArch64InstrInfo (2)

insertBranch

AArch64

CPU

LLVM

6,393

144

1

[]

[ "<s>", "static", "void", "do_load_mask_compare", "(", "const", "machine_mode", "load_mode", ",", "rtx", "diff", ",", "rtx", "cmp_rem", ",", "rtx", "dcond", ",", "rtx", "src1_addr", ",", "rtx", "src2_addr", ",", "rtx", "orig_src1", ",", "rtx", "orig_src2", ")...

[ "Generate", "rtl", "for", "a", "load", ",", "shift", ",", "and", "compare", "of", "less", "than", "a", "full", "word", ".", "LOAD_MODE", "is", "the", "machine", "mode", "for", "the", "loads", ".", "DIFF", "is", "the", "reg", "for", "the", "difference",...

[ "rs6000" ]

rs6000-string

do_load_mask_compare

rs6000

CPU

GCC

6,394

258

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIPeepholeSDWA22

runOnMachineFunction

AMDGPU

GPU

LLVM

6,395

234

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineModulePass", "::", "getAnalysisUsage"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos" ]

PatmosSPMark

getAnalysisUsage

Patmos

VLIW

LLVM

6,396

33

1

[]

[ "<s>", "void", "PPCPreRASchedStrategy", "::", "tryCandidate", "(", "SchedCandidate", "&", "Cand", ",", "SchedCandidate", "&", "TryCand", ",", "SchedBoundary", "*", "Zone", ")", "const", "{", "GenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ...

[ "Apply", "a", "set", "of", "heuristics", "to", "a", "new", "candidate", "." ]

[ "PowerPC", "PPC" ]

PPCMachineScheduler

tryCandidate

PowerPC

CPU

LLVM

6,397

75

1

[]

[ "<s>", "void", "avr_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "int", "i", ";", "builtin_define_std", "(", "\"AVR\"", ")", ";", "if", "(", "avr_arch", "->", "macro", ")", "cpp_define_formatted", "(", "pfile", ",", "\"__AVR_ARCH__=%...

[ "Worker", "function", "for", "TARGET_CPU_CPP_BUILTINS", "." ]

[ "avr", "\"AVR\"", "\"__AVR_ARCH__=%s\"", "\"__AVR_HAVE_RAMPD__\"", "\"__AVR_HAVE_RAMPX__\"", "\"__AVR_HAVE_RAMPY__\"", "\"__AVR_HAVE_RAMPZ__\"", "\"__AVR_HAVE_ELPM__\"", "\"__AVR_HAVE_ELPMX__\"", "\"__AVR_HAVE_MOVW__\"", "\"__AVR_HAVE_LPMX__\"", "\"__AVR_ASM_ONLY__\"", "\"__AVR_ENHANCED__\""...

avr-c2

avr_cpu_cpp_builtins

avr

MPU

GCC

6,398

482

1

[]

[ "<s>", "void", "TGSICFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";", ...

[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]

[ "TGSI", "TGSI" ]

TGSICFGStructurizer

removeSuccessor

TGSI

Virtual ISA

LLVM

6,399

31

1

[]