docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "aapcs_layout_arg", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "int", "nregs", ",", "nregs2", ";", "int", "ncrn", ";", "if", "(", "pcum", "->", "aa...	[ "Lay", "out", "a", "function", "argument", "using", "the", "AAPCS", "rules", ".", "The", "rule", "numbers", "referred", "to", "here", "are", "those", "in", "the", "AAPCS", "." ]	[ "arm", "0", "1", "0", "1" ]	arm4	aapcs_layout_arg	arm	CPU	GCC	7,300	270	1	[]
[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Prepare For LiveIntervals ******\\n\"", "<<", "\"******** Function: \"", "<<",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Prepare For LiveIntervals ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]	WebAssemblyPrepareForLiveIntervals2	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	7,301	264	1	[]
[ "<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "8", ";", "}", "</s>" ]	[ "This", "form", "should", "usually", "be", "preferred", "since", "it", "handles", "operands", "with", "unknown", "register", "classes", "." ]	[ "AMDGPU", "8" ]	SIInstrInfo	getOpSize	AMDGPU	GPU	LLVM	7,302	30	1	[]
[ "<s>", "void", "NyuziMCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziMCInstLower	Initialize	Nyuzi	GPU	LLVM	7,303	15	1	[]
[ "<s>", "void", "Z80RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MII", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "MII...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Z80", "Z80", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"", "0", "1", "0", "1", "Z80::SP", "\"Offset : \"", "\"\\n\"", "\"<--------->\\...	Z80RegisterInfo (2)	eliminateFrameIndex	Z80	MPU	LLVM	7,304	421	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitImplicitDef", "(", "const", "MachineInstr", "", "MI", ")", "const", "{", "unsigned", "RegNo", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI...	[ "Targets", "can", "override", "this", "to", "customize", "the", "output", "of", "IMPLICIT_DEF", "instructions", "in", "verbose", "mode", "." ]	[ "NVPTX", "NVPTX", "0", "\"implicit-def: \"", "\"implicit-def: \"" ]	NVPTXAsmPrinter23	emitImplicitDef	NVPTX	GPU	LLVM	7,305	102	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return", "false", ";", "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "ge...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "\"no-frame-pointer-elim\"", "\"true\"" ]	X86WinEHState (2)	runOnFunction	X86	CPU	LLVM	7,306	144	1	[]
[ "<s>", "unsigned", "getElementSize", "(", ")", "const", "{", "assert", "(", "Predicated", ")", ";", "return", "ElementSize", ";", "}", "</s>" ]	[ "Return", "the", "size", "of", "an", "element", "read", "or", "written", "by", "Inst", "." ]	[ "AArch64" ]	AArch64AsmParser (2)2	getElementSize	AArch64	CPU	LLVM	7,307	15	1	[]
[ "<s>", "static", "bool", "arm_valid_target_attribute_rec", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "bool", "ret", "=", "true", ";", "for", "(", ";", ...	[ "Inner", "function", "to", "process", "the", "attribute", "(", "(", "target", "(", "...", ")", ")", ")", ",", "take", "an", "argument", "and", "set", "the", "current", "options", "from", "the", "argument", ".", "If", "we", "have", "a", "list", ",", "...	[ "arm", "\"attribute %<target%> argument not a string\"", "\",\"", "\"thumb\"", "5", "\"arm\"", "3", "\"fpu=\"", "4", "4", "\"invalid fpu for attribute(target(\\\"%s\\\"))\"", "\"auto fpu selection not currently permitted here\"", "\"attribute(target(\\\"%s\\\")) is unknown\"" ]	arm6	arm_valid_target_attribute_rec	arm	CPU	GCC	7,308	262	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Mips", "Mips", "0" ]	MipsAsmPrinter100	PrintAsmOperand	Mips	CPU	LLVM	7,309	51	1	[]
[ "<s>", "llvm", "::", "FastISel", "*", "X86", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "return", "new", "X86FastISel", "(", "funcInfo", ")", ";", "}", "</s>" ]	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "X86", "X86::createFastISel", "X86" ]	X86FastISel112	createFastISel	X86	CPU	LLVM	7,310	21	1	[]
[ "<s>", "static", "rtx", "frv_expand_cut_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv...	[ "Expand", "cut-style", "builtins", ",", "which", "take", "two", "operands", "and", "an", "implicit", "ACCG", "one", "." ]	[ "frv", "1", "2", "2" ]	frv2	frv_expand_cut_builtin	frv	VLIW	GCC	7,311	149	1	[]
[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]	SparcSubtarget13	initializeSubtargetDependencies	Sparc	CPU	LLVM	7,312	142	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "\|\|", "Idx", "==", "getAGPRPressureSet", "(", ")...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_32RegClass", "AMDGPU" ]	SIRegisterInfo114	getRegPressureSetLimit	AMDGPU	GPU	LLVM	7,313	84	1	[]
[ "<s>", "bool", "arm_output_addr_const_extra", "(", "FILE", "*", "fp", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_TLS", ")", "return", "arm_emit_tls_decoration", ...	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "arm", "1", "1", "256", "0", "0", "\"LPIC\"" ]	arm3	arm_output_addr_const_extra	arm	CPU	GCC	7,314	120	1	[]
[ "<s>", "bool", "SystemZShortenInst", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "LiveRegs", ".", "clear", "(", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "a...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "SystemZ", "SystemZ", "SystemZ::IILF", "SystemZ::LLILL", "SystemZ::LLILH", "SystemZ::IIHF", "SystemZ::LLIHL", "SystemZ::LLIHH", "SystemZ::WFADB", "SystemZ::ADBR", "SystemZ::WFDDB", "SystemZ::DDBR", "SystemZ::WFIDB", "SystemZ::FIDBRA", "SystemZ::WLDEB", "SystemZ::LDEBR", "SystemZ::WLE...	SystemZShortenInst15	processBlock	SystemZ	CPU	LLVM	7,315	416	1	[]
[ "<s>", "const", "char", "*", "nds32_output_return", "(", "void", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "2", "]", ";", "int", "re_callee_saved", "=", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ";", "in...	[ "Function", "to", "output", "return", "operation", "." ]	[ "nds32", "100", "2", "0", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "\"\"" ]	nds32-md-auxiliary	nds32_output_return	nds32	CPU	GCC	7,316	134	1	[]
[ "<s>", "static", "bool", "use_rsqrt_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", "&&", "(", "(", "aarch64_tune_params", ".", "approx_modes", "->", "recip_sqrt", "&", "AARCH64_APPROX_MODE",...	[ "Return", "true", "if", "it", "is", "safe", "to", "use", "the", "rsqrt", "optabs", "to", "optimize", "1.0/sqrt", "." ]	[ "aarch64" ]	aarch64	use_rsqrt_p	aarch64	CPU	GCC	7,317	34	1	[]
[ "<s>", "static", "rtx_insn", "", "find_last_same_clock", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "retval", "=", "insn", ";", "rtx_insn", "", "t", "=", "next_real_insn", "(", "insn", ")", ";", "while", "(", "t", "&&", "GET_MODE", "(", ...	[ "Walk", "forward", "from", "INSN", "to", "find", "the", "last", "insn", "that", "issues", "in", "the", "same", "clock", "cycle", "." ]	[ "c6x", "0" ]	c6x	find_last_same_clock	c6x	VLIW	GCC	7,318	68	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "AMDGPU", "AMDGPU", "0", "ISD::INTRINSIC_WO_CHAIN", "0", "AMDGPUIntrinsic::AMDGPU_imax", "AMDGPUIntrinsic::AMDGPU_umax", "AMDGPUIntrinsic::AMDGPU_imin", "AMDGPUIntrinsic::AMDGPU_umin", "1", "2", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "32", "31", "AMDGPUISD::BFE_I32", "AMDGPUISD::BF...	AMDGPUISelLowering (2)	computeKnownBitsForTargetNode	AMDGPU	GPU	LLVM	7,319	249	1	[]
[ "<s>", "machine_mode", "aarch64_hard_regno_caller_save_mode", "(", "unsigned", "regno", ",", "unsigned", "nregs", ",", "machine_mode", "mode", ")", "{", "if", "(", "nregs", "==", "1", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "16", ")", "{", "if", "(", ...	[ "Implement", "HARD_REGNO_CALLER_SAVE_MODE", "." ]	[ "aarch64", "1", "16", "4" ]	aarch642	aarch64_hard_regno_caller_save_mode	aarch64	CPU	GCC	7,320	56	1	[]
[ "<s>", "bool", "isVirtualSection", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]	[ "TGSI" ]	TGSISection	isVirtualSection	TGSI	Virtual ISA	LLVM	7,321	11	1	[]
[ "<s>", "bool", "CSKYAsmBackend", "::", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "con...	[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]	[ "CSKY", "CSKY", "CSKY::fixup_csky_pcrel_imm10_scale2", "10", "1", "CSKY::fixup_csky_pcrel_imm16_scale2", "16", "1", "CSKY::fixup_csky_pcrel_imm26_scale2", "26", "1", "CSKY::fixup_csky_pcrel_uimm7_scale4", "8", "2" ]	CSKYAsmBackend	fixupNeedsRelaxationAdvanced	CSKY	CPU	LLVM	7,322	135	1	[]
[ "<s>", "void", "mips_split_move_insn", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "mips_split_move", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ",", "insn", ")", ";", "}", "</s>" ]	[ "Split", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", ",", "given", "that", "mips_split_move_insn_p", "holds", "." ]	[ "mips" ]	mips	mips_split_move_insn	mips	CPU	GCC	7,323	28	1	[]
[ "<s>", "const", "SNESSubtarget", "*", "SNESTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "&", "SubTarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SNES", "SNES", "SNES" ]	SNESTargetMachine	getSubtargetImpl	SNES	DSP	LLVM	7,324	18	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "if", "(", "Kind", "==", "k_RegisterIndex", "&&", "RegIdx", ".", "Index", "==", "0", "&&", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "return", "getGPR32Reg", "(", ")", ";", "assert", "(", "Kind...	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips", "0", "\"Invalid access!\"" ]	MipsAsmParser45	getReg	Mips	CPU	LLVM	7,325	44	1	[]
[ "<s>", "static", "void", "h8300_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "int", "extra_flags", "=", "0", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "...	[ "Mark", "function", "vectors", ",", "and", "various", "small", "data", "objects", "." ]	[ "h8300", "0", "0" ]	h8300	h8300_encode_section_info	h8300	MPU	GCC	7,326	112	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT",...	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]	[ "R600", "MVT::f32", "0", "AMDGPUISD::RCP" ]	AMDGPUISelLowering100	getRecipEstimate	R600	GPU	LLVM	7,327	74	1	[]
[ "<s>", "static", "void", "mips_ls2_init_dfa_post_cycle_insn", "(", "void", ")", "{", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_ls2_alu1_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "alu1_turn_enabled_insn", "=", "get_insns", "(", ")", ";"...	[ "Implement", "TARGET_SCHED_INIT_DFA_POST_CYCLE_INSN", "hook", "for", "Loongson2", "." ]	[ "mips", "\"ls2_alu1_core\"", "\"ls2_alu2_core\"", "\"ls2_falu1_core\"", "\"ls2_falu2_core\"" ]	mips	mips_ls2_init_dfa_post_cycle_insn	mips	CPU	GCC	7,328	136	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "8", ")", "return", "false", ";", "if", ...	[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]	[ "X86", "X86", "8", "32", "64" ]	X86ISelLowering (2)	isVectorShiftByScalarCheap	X86	CPU	LLVM	7,329	54	1	[]
[ "<s>", "static", "enum", "unwind_info_type", "c6x_debug_unwind_info", "(", "void", ")", "{", "if", "(", "flag_unwind_tables", "\|\|", "flag_exceptions", ")", "return", "UI_DWARF2", ";", "return", "default_debug_unwind_info", "(", ")", ";", "}", "</s>" ]	[ "Target", "unwind", "frame", "info", "is", "generated", "from", "dwarf", "CFI", "directives", ",", "so", "always", "output", "dwarf2", "unwind", "info", "." ]	[ "c6x" ]	c6x	c6x_debug_unwind_info	c6x	VLIW	GCC	7,330	23	1	[]
[ "<s>", "bool", "rs6000_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "!", "arg", ".", "type", ")", "return", "0", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_IEEEQUAD", "&&"...	[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...	[ "rs6000", "0", "\"function_arg_pass_by_reference: V4 IEEE 128-bit\\n\"", "1", "\"function_arg_pass_by_reference: V4 aggregate\\n\"", "1", "0", "\"function_arg_pass_by_reference: variable size\\n\"", "1", "\"function_arg_pass_by_reference: AltiVec\\n\"", "1", "16", "8", "\"function_arg_pass...	rs6000-call	rs6000_pass_by_reference	rs6000	CPU	GCC	7,331	213	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AArch64", "AArch64", "128", "128" ]	AArch64ISelLowering (2)3	shouldExpandAtomicRMWInIR	AArch64	CPU	LLVM	7,332	89	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", "...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "ARM", "0", "0", "4" ]	ARMMCTargetDesc13	evaluateBranch	ARM	CPU	LLVM	7,333	74	1	[]
[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "", ","...	[ "CallInst", "simplification", "." ]	[ "R600", "SI", "8", "8", "0", "\".i128\"", "1", "\"i32\"", "1", "\"v1\"" ]	SITypeRewriter1	visitCallInst	R600	GPU	LLVM	7,334	395	1	[]
[ "<s>", "bool", "MOSTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AddrSpace", ",", "Instruction", "", "I", ")", "const", "{", "if", "(",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "MOS", "MOS", "1", "0", "1", "0", "256", "0", "256" ]	MOSISelLowering	isLegalAddressingMode	MOS	MPU	LLVM	7,335	170	1	[]
[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "whe...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "aarch64", "0" ]	aarch642	aarch64_add_stmt_cost	aarch64	CPU	GCC	7,336	140	1	[]
[ "<s>", "void", "ECLairMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "ECLair", "ECLair", "\"Unhandled encodeInstruction length!\"", "1", "support::endian", "support::big", "2", "support::endian", "support::big", "3", "16", "0xFF", "0xFFFF", "support::endian", "support::big", "support::endian", "support::big" ]	ECLairMCCodeEmitter	encodeInstruction	ECLair	MPU	LLVM	7,337	202	1	[]
[ "<s>", "void", "SPUHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "CellSPU", "SPU" ]	SPUHazardRecognizers2	EmitInstruction	CellSPU	MPU	LLVM	7,338	11	1	[]
[ "<s>", "unsigned", "getJumpTableEncoding", "(", ")", "const", "override", "{", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";", "}", "</s>" ]	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "Patmos" ]	PatmosISelLowering1	getJumpTableEncoding	Patmos	VLIW	LLVM	7,339	13	1	[]
[ "<s>", "static", "rtx", "ia64_single_set", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "x", "=", "PATTERN", "(", "insn", ")", ",", "ret", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "x", "=", "COND_EXEC_CODE", "(", "x", ")...	[ "Helper", "function", "-", "like", "single_set", ",", "but", "look", "inside", "COND_EXEC", "." ]	[ "ia64", "0", "0" ]	ia64	ia64_single_set	ia64	CPU	GCC	7,340	98	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "1", "ARM::tBX", "ARMCC::AL", "0" ]	ARMAsmPrinter27	runOnMachineFunction	ARM	CPU	LLVM	7,341	367	1	[]
[ "<s>", "static", "void", "normalize_bitfield_mem", "(", "rtx", "", "x", ",", "int", "", "pos", ")", "{", "rtx", "y", ";", "if", "(", "GET_CODE", "(", "", "x", ")", "!=", "MEM", ")", "return", ";", "y", "=", "XEXP", "(", "", "x", ",", "0", ...	[ "", "X", "is", "a", "(", "9-bit", ")", "byte", "in", "memory", "and", "", "POS", "is", "the", "first", "bit", "of", "a", "bitfield", "starting", "in", "", "X", ".", "Modify", "", "X", "and", "", "POS", "such", "that", "", "X", "is", "word...	[ "pdp10", "0", "0", "1", "0", "0", "0" ]	pdp10	normalize_bitfield_mem	pdp10	MPU	GCC	7,342	139	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-p:64:64-i64:64-n32:64-S128\"", "\"e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]	WebAssemblyTargetMachine36	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	7,343	90	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "EXT", ":", "case", ...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "Mips", "Mips", "Mips::EXT", "Mips::EXT_MM", "Mips::INS", "Mips::INS_MM", "Mips::DINS", "0", "32", "0", "32", "0", "32", "Mips::DINSM", "0", "32", "1", "64", "32", "64", "Mips::DINSU", "32", "64", "0", "32", "32", "64", "Mips::DEXT", "0", "32", "0", "32"...	MipsInstrInfo42	verifyInstruction	Mips	CPU	LLVM	7,344	205	1	[]
[ "<s>", "const", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "XCore", "XCore", "\"Unknown section kind\"" ]	XCoreTargetObjectFile	getSectionForConstant	XCore	MPU	LLVM	7,345	68	1	[]
[ "<s>", "static", "void", "th_mempair_save_regs", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "set1", "=", "gen_rtx_SET", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ";", "rtx", "set2", "=", "gen_rtx_SET", "(", "op...	[ "Similar", "like", "riscv_save_reg", ",", "but", "saves", "two", "registers", "to", "memory", "and", "marks", "the", "resulting", "instruction", "as", "frame-related", "." ]	[ "riscv", "4", "0", "1", "2", "3", "2", "1" ]	thead	th_mempair_save_regs	riscv	CPU	GCC	7,346	95	1	[]
[ "<s>", "size_t", "size", "(", ")", "{", "switch", "(", "type", "(", ")", ")", "{", "case", "Scalar16", ":", "return", "2", ";", "case", "Scalar32", ":", "return", "4", ";", "case", "Scalar48", ":", "case", "Vector48", ":", "return", "6", ";", "case...	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Videocore", "2", "4", "6", "10", "2" ]	VideocoreBinaryInstruction	size	Videocore	DSP	LLVM	7,347	46	1	[]
[ "<s>", "bool", "TPCResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "\|\|", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "if", "(", "!", "SU", "->", "getInstr", "(", ")", "->...	[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]	[ "TPC", "TPC", "0", "0" ]	TPCMachineScheduler	isResourceAvailable	TPC	Virtual ISA	LLVM	7,348	166	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RI5CY", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]	RISCVFrameLowering	emitEpilogue	RI5CY	CPU	LLVM	7,349	400	1	[]
[ "<s>", "static", "void", "output_restore", "(", "rtx", "pat", ")", "{", "rtx", "operands", "[", "3", "]", ";", "if", "(", "!", "pat", ")", "{", "fputs", "(", "\"\\t restore\\n\"", ",", "asm_out_file", ")", ";", "return", ";", "}", "gcc_assert", "(", ...	[ "Output", "a", "'restore", "'", "instruction", "." ]	[ "sparc", "3", "\"\\t restore\\n\"", "0", "1", "0", "2", "1", "\" restore %r1, %2, %Y0\"", "1", "0", "2", "1", "\" restore %r1, %%lo(%a2), %Y0\"", "1", "0", "1", "\" restore %r1, %r1, %Y0\"", "1", "\" restore %%g0, %1, %Y0\"" ]	sparc	output_restore	sparc	CPU	GCC	7,350	193	1	[]
[ "<s>", "bool", "RISCVSExtWRemoval", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "DisableSExtWRemoval", ")", "return", "false", ";", "MachineRegisterInfo...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::ADDIW", "2", "2", "0", "1", "1", "0", "\"Removing redundant sign-extension\\n\"" ]	RISCVSExtWRemoval	runOnMachineFunction	RISCV	CPU	LLVM	7,351	288	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU" ]	AMDGPUAsmPrinter17	emitFunctionBodyStart	AMDGPU	GPU	LLVM	7,352	139	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]	ARMBaseInstrInfo108	isSchedulingBoundary	ARM	CPU	LLVM	7,353	120	1	[]
[ "<s>", "void", "ix86_expand_lround", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op1", ")", ";", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "pred_half", ",", "half_minus_pred_half", ...	[ "Expand", "SSE", "sequence", "for", "computing", "lround", "from", "OP1", "storing", "into", "OP0", "." ]	[ "i386", "1", "0", "0" ]	i3864	ix86_expand_lround	i386	CPU	GCC	7,354	126	1	[]
[ "<s>", "const", "std", "::", "string", "&", "AArch64CA53ErratumStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";", "}", "</s>" ]	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "AArch64", "AArch64" ]	AArch64CA53ErratumStub	name	AArch64	CPU	LLVM	7,355	16	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Z80Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Z80", "Z80" ]	Z80ISelDAGToDAG (3)	runOnMachineFunction	Z80	MPU	LLVM	7,356	30	1	[]
[ "<s>", "static", "rtx", "arm_expand_ternop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "C...	[ "Function", "to", "expand", "ternary", "builtins", "." ]	[ "arm", "0", "1", "2", "5", "0", "1", "2", "3", "0", "1", "2", "3", "1", "0", "0" ]	arm-builtins2	arm_expand_ternop_builtin	arm	CPU	GCC	7,357	480	1	[]
[ "<s>", "void", "LEGFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "LEG", "LEG", "LEG::SP", "LEG::SUBrr", "LEG::SUBri" ]	LEGFrameLowering2	emitPrologue	LEG	CPU	LLVM	7,358	194	1	[]
[ "<s>", "bool", "PatmosSPClone", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "SPRoots", ".", "empty", "(", ")", ")", "{", "errs", "(", ")", "<<", "\"Following single-path roots were not found:\\n\"", ";", "for", "(", "auto", "...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Patmos", "Patmos", "\"Following single-path roots were not found:\\n\"", "\"'\"", "\"' \"", "\"Single-path code generation failed due to \"", "\"missing single-path entry functions!\"" ]	PatmosSPClone1	doFinalization	Patmos	VLIW	LLVM	7,359	84	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]	WebAssemblyTargetMachine38	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	7,360	98	1	[]
[ "<s>", "bool", "c6x_force_op_for_comparison_p", "(", "enum", "rtx_code", "code", ",", "rtx", "op", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "op", ")", "\|\|", "satisfies_constraint_Iu4", "(", "op", ")", ")", "return", "false", ";", "if", "(", "(", "co...	[ "This", "function", "is", "called", "when", "we", "'re", "about", "to", "expand", "an", "integer", "compare", "operation", "which", "performs", "COMPARISON", ".", "It", "examines", "the", "second", "operand", ",", "and", "if", "it", "is", "an", "integer", ...	[ "c6x" ]	c6x	c6x_force_op_for_comparison_p	c6x	VLIW	GCC	7,361	82	1	[]
[ "<s>", "void", "HexagonPacketizerList", "::", "undoChangedOffset", "(", "MachineInstr", "&", "MI", ")", "{", "unsigned", "BP", ",", "OP", ";", "if", "(", "!", "HII", "->", "getBaseAndOffsetPosition", "(", "MI", ",", "BP", ",", "OP", ")", ")", "llvm_unreach...	[ "Undo", "the", "changed", "offset", "." ]	[ "Hexagon", "Hexagon", "\"Unable to find base and offset operands.\"" ]	HexagonVLIWPacketizer (2)1	undoChangedOffset	Hexagon	DSP	LLVM	7,362	47	1	[]
[ "<s>", "bool", "CSKYAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLite...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "CSKY", "CSKY", "CSKY::fixup_csky_got32", "CSKY::fixup_csky_got_imm18_scale4", "CSKY::fixup_csky_gotoff", "CSKY::fixup_csky_gotpc", "CSKY::fixup_csky_plt32", "CSKY::fixup_csky_plt_imm18_scale4", "CSKY::fixup_csky_doffset_imm18", "CSKY::fixup_csky_doffset_imm18_scale2", "CSKY::fixup_csky_doffset_...	CSKYAsmBackend	shouldForceRelocation	CSKY	CPU	LLVM	7,363	100	1	[]
[ "<s>", "bool", "FISCDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "FISC", "FISC", "\"Unexpected asm memory constraint\"" ]	FISCISelDAGToDAG	SelectInlineAsmMemoryOperand	FISC	CPU	LLVM	7,364	55	1	[]
[ "<s>", "static", "void", "arm_test_fpu_data", "(", "void", ")", "{", "auto_sbitmap", "isa_all_fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "tmpset", "(", "isa_num_bits", ")", ";", "static", "c...	[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "Here", "we", "check", "for", "consistency", "between", "the", "fpu", "bits", ",", "in", "particular", "we", "c...	[ "arm", "0", "\"Error: found feature bits in the ALL_FPU_INTERAL\"", "\" group that are not defined by any FPU.\\n\"", "\" Check your arm-cpus.in.\\n\"" ]	arm7	arm_test_fpu_data	arm	CPU	GCC	7,365	124	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"MVP WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is ...	WebAssemblyISelLowering (2)2	LowerReturn	WebAssembly	Virtual ISA	LLVM	7,366	240	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "1.0f", "\"expected switch to return\"" ]	AMDGPULegalizerInfo11	legalizeCustom	AMDGPU	GPU	LLVM	7,367	480	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "lowerToVVP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "auto", "VVPOpcodeOpt", "=", "getVVPOpcode", "(", ...	[ "}", "Custom", "Inserter" ]	[ "VE", "VE", "ISD::isVPOpcode", "MVT::v256i1", "ISD::getVPMaskIdx", "ISD::getVPExplicitVectorLengthIdx", "MVT::i32", "1", "MVT::i32", "VEISD::VEC_BROADCAST", "VEISD::VVPNAME", "0", "1", "\"lowerToVVP called for unexpected SDNode.\"" ]	VEISelLowering11	lowerToVVP	VE	CPU	LLVM	7,368	291	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::EXPR_STACK", "WebAssembly::ARGUMENTS", ...	WebAssemblyReplacePhysRegs14	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	7,369	242	1	[]
[ "<s>", "static", "struct", "machine_function", "", "nds32_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "use_eh_re...	[ "Function", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "nds32", "0", "0", "0", "0" ]	nds325	nds32_init_machine_status	nds32	CPU	GCC	7,370	51	1	[]
[ "<s>", "static", "bool", "sh_cannot_substitute_mem_equiv_p", "(", "rtx", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "SUBST", "ca", "n't", "safely", "replace", "its", "equivalent", "during", "RA", "." ]	[ "sh" ]	sh	sh_cannot_substitute_mem_equiv_p	sh	CPU	GCC	7,371	11	1	[]
[ "<s>", "void", "rs6000_xcoff_declare_object_name", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "struct", "declare_alias_data", "data", "=", "{", "file", ",", "false", "}", ";", "RS6000_OUTPUT_BASENAME", "(", "f...	[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "object", "(", "variable", ")", "name", ".", "Because", "AIX", "assembler", "'s", ".set", "command", "has", "unexpected", "semantics", ",", "we", "output", "all", "aliases", "as", "alter...	[ "powerpcspe", "\":\\n\"" ]	powerpcspe	rs6000_xcoff_declare_object_name	powerpcspe	CPU	GCC	7,372	58	1	[]
[ "<s>", "static", "void", "loongarch_save_restore_reg", "(", "machine_mode", "mode", ",", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "loongarch_save_restore_fn", "fn", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_con...	[ "Use", "FN", "to", "save", "or", "restore", "register", "REGNO", ".", "MODE", "is", "the", "register", "'s", "mode", "and", "OFFSET", "is", "the", "offset", "of", "its", "save", "slot", "from", "the", "current", "stack", "pointer", "." ]	[ "loongarch" ]	loongarch	loongarch_save_restore_reg	loongarch	CPU	GCC	7,373	49	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "::", "MC_PATTERN", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "...	[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]	[ "X86", "X86", "1", "2", "\"Unknown pattern for machine combiner\"" ]	X86InstrInfo111	genAlternativeCodeSequence	X86	CPU	LLVM	7,374	155	1	[]
[ "<s>", "static", "int", "ix86_value_regno", "(", "enum", "machine_mode", "mode", ",", "tree", "func", ",", "tree", "fntype", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE...	[ "Given", "a", "mode", ",", "return", "the", "register", "to", "use", "for", "a", "return", "value", "." ]	[ "i386", "8", "16", "0", "1", "2" ]	i3863	ix86_value_regno	i386	CPU	GCC	7,375	137	1	[]
[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", "AsmPrinter", "::", "PrintAsmOpe...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AVR", "AVR", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "AVR", "AVR", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "AVR::sub_hi", "AVR::sub_lo", ...	AVRAsmPrinter5	PrintAsmOperand	AVR	MPU	LLVM	7,376	307	1	[]
[ "<s>", "static", "int", "c_number", "(", "const", "char", "", "a", ")", "{", "int", "val", "=", "0", ";", "if", "(", "digit", "(", "", "a", ")", "&&", "!", "digit", "(", "*", "(", "a", "-", "1", ")", ")", ")", "{", "while", "(", "digit", ...	[ "If", "A", "starts", "a", "group", "of", "digits", ",", "return", "their", "value", "as", "a", "number", "." ]	[ "avr", "0", "1", "10" ]	gen-avr-mmcu-texi	c_number	avr	MPU	GCC	7,377	62	1	[]
[ "<s>", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "override", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")"...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AArch64", "64" ]	AArch64ISelLowering (2)2	canMergeStoresTo	AArch64	CPU	LLVM	7,378	56	1	[]
[ "<s>", "static", "void", "split_delayed_insns", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "JUMP_P", "(", "...	[ "Split", "every", "insn", "(", "i.e", ".", "jumps", "and", "calls", ")", "which", "can", "have", "delay", "slots", "into", "two", "parts", ":", "the", "first", "one", "is", "scheduled", "normally", "and", "emits", "the", "instruction", ",", "while", "the...	[ "c6x" ]	c6x	split_delayed_insns	c6x	VLIW	GCC	7,379	48	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV::X0", "RISCV::X1", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8" ]	RISCVRegisterInfo10	getReservedRegs	RISCV	CPU	LLVM	7,380	105	1	[]
[ "<s>", "void", "SystemZLDCleanup", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "SystemZ", "SystemZ" ]	SystemZLDCleanup (2)1	getAnalysisUsage	SystemZ	CPU	LLVM	7,381	34	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "hasXOP", "(", ")", "&&", "(", "Bits"...	[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]	[ "X86", "X86", "8", "16", "32", "64", "32", "64", "16" ]	X86ISelLowering100	isVectorShiftByScalarCheap	X86	CPU	LLVM	7,382	89	1	[]
[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AMDGPU", "SI", "128", "SI", "SI", "SI", "AMDGPU" ]	AMDGPUTargetMachine103	getSubtargetImpl	AMDGPU	GPU	LLVM	7,383	138	1	[]
[ "<s>", "void", "HexagonShuffler", "::", "reset", "(", ")", "{", "Packet", ".", "clear", "(", ")", ";", "BundleFlags", "=", "0", ";", "Error", "=", "SHUFFLE_SUCCESS", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonShuffler (2)	reset	Hexagon	DSP	LLVM	7,384	22	1	[]
[ "<s>", "virtual", "const", "rvexSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "rvex", "rvex" ]	rvexTargetMachine	getSubtargetImpl	rvex	VLIW	LLVM	7,385	14	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "VTBits", "=", "...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "1", "X86ISD::VSHLI", "0", "1", "1", "1", "X86ISD::VSRAI", "0", "1", "1", "X86ISD::PCMPGT", "X86ISD::PCMPEQ", "X86ISD::CMPP", "X86ISD::VPCOM", "X86ISD::VPCOMU", "1" ]	X86ISelLowering152	ComputeNumSignBitsForTargetNode	X86	CPU	LLVM	7,386	286	1	[]
[ "<s>", "bool", "BPFAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "Extra...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "BPF", "BPF", "0" ]	BPFAsmPrinter11	PrintAsmOperand	BPF	Virtual ISA	LLVM	7,387	50	1	[]
[ "<s>", "void", "handle_arm_neon_h", "(", "void", ")", "{", "aarch64_simd_switcher", "simd", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "ARM_NEON_H_TYPES_LAST", ";", "i", "++", ")", "for", "(", "unsigned", "int", "count", "=", "2", ...	[ "Implement", "#", "pragma", "GCC", "aarch64", "``", "arm_neon.h", "''", ".", "The", "types", "and", "functions", "defined", "here", "need", "to", "be", "available", "internally", "during", "LTO", "as", "well", "." ]	[ "aarch64", "0", "2", "4" ]	aarch64-builtins1	handle_arm_neon_h	aarch64	CPU	GCC	7,388	69	1	[]
[ "<s>", "void", "ix86_asm_output_function_label", "(", "FILE", "", "asm_out_file", ",", "const", "char", "", "fname", ",", "tree", "decl", ")", "{", "bool", "is_ms_hook", "=", "ix86_function_ms_hook_prologue", "(", "decl", ")", ";", "if", "(", "is_ms_hook", "...	[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]	[ "i386", "32", "16", "0xcccccccc", "0", "4", "\" %#x\\n\"", "\"0x48, 0x8d, 0xa4, 0x24, 0x00, 0x00, 0x00, 0x00\\n\"", "\"0x8b, 0xff, 0x55, 0x8b, 0xec\\n\"" ]	i3864	ix86_asm_output_function_label	i386	CPU	GCC	7,389	117	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexReplacementScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasSta...	[ "Returns", "true", "if", "the", "target", "requires", "using", "the", "RegScavenger", "directly", "for", "frame", "elimination", "despite", "using", "requiresFrameIndexScavenging", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo (3)	requiresFrameIndexReplacementScavenging	AMDGPU	GPU	LLVM	7,390	31	1	[]
[ "<s>", "void", "XNCMInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XNCM", "XNCM", "\"Cannot load this register from stack slot!\"" ]	XNCMInstrInfo	loadRegFromStackSlot	XNCM	CPU	LLVM	7,391	38	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "MCB", "=", "HexagonMCInstrInfo", "::", "createBundle", "(", ")", ";", "const", "MCInstrInfo", "&", "MCII", "=", "", "Subtarget", "->", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]	HexagonAsmPrinter (2)	EmitInstruction	Hexagon	DSP	LLVM	7,392	202	1	[]
[ "<s>", "bool", "DataFlowGraph", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RA", ".", "Reg", ")", ")", ";", "assert", "(", "TargetRegisterInfo", ...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...	[ "Hexagon" ]	RDFGraph7	alias	Hexagon	DSP	LLVM	7,393	309	1	[]
[ "<s>", "bool", "rs6000_is_valid_insert_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode",...	[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlwimi", "or", "rldimi", "instruction", ",", "to", "implement", "an", "insert", "with", "shift", "SHIFT", "(", "a", "ROTATE", ",", "ASHIFT", ",", "or", ...	[ "powerpcspe", "1", "0", "0", "0", "0", "32", "32", "32", "32", "32", "32", "32", "64" ]	powerpcspe	rs6000_is_valid_insert_mask	powerpcspe	CPU	GCC	7,394	269	1	[]
[ "<s>", "void", "pass_vsetvl", "::", "emit_local_forward_vsetvls", "(", "const", "bb_info", "*", "bb", ")", "{", "auto", "&", "block_info", "=", "m_vector_manager", "->", "vector_block_infos", "[", "bb", "->", "index", "(", ")", "]", ";", "if", "(", "block_in...	[ "Emit", "vsetvl", "within", "each", "block", "by", "forward", "data-flow", "analysis", "." ]	[ "riscv" ]	riscv-vsetvl	emit_local_forward_vsetvls	riscv	CPU	GCC	7,395	194	1	[]
[ "<s>", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "64", "\"Unsupported value size\"", "64", "\"Unsupported location size\"" ]	ARMCallLowering18	assignValueToReg	ARM	CPU	LLVM	7,396	88	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getNumMicroOps", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "MI", ")", "const", "{", "if", "(", "!", "ItinData", "\|\|", "ItinData", "->", "isEmpty", "(", ")", ")", "ret...	[ "Return", "the", "number", "of", "issue", "slots", "required", "for", "this", "MI", "." ]	[ "ARM", "ARM", "1", "\"Unexpected multi-uops instruction!\"", "ARM::VLDMQIA", "ARM::VSTMQIA", "2", "ARM::VLDMDIA", "ARM::VLDMDIA_UPD", "ARM::VLDMDDB_UPD", "ARM::VLDMSIA", "ARM::VLDMSIA_UPD", "ARM::VLDMSDB_UPD", "ARM::VSTMDIA", "ARM::VSTMDIA_UPD", "ARM::VSTMDDB_UPD", "ARM::VSTMSIA", ...	ARMBaseInstrInfo108	getNumMicroOps	ARM	CPU	LLVM	7,397	479	1	[]
[ "<s>", "int", "small_data_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "TARGET_SDATA_USE", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", ...	[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]	[ "m32r", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0" ]	m32r3	small_data_operand	m32r	MPU	GCC	7,398	128	1	[]
[ "<s>", "bool", "MipsAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "%", "4", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Mips", "Mips", "4", "4", "0", "0" ]	MipsAsmBackend	writeNopData	Mips	CPU	LLVM	7,399	55	1	[]

[ "<s>", "static", "void", "aapcs_layout_arg", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "int", "nregs", ",", "nregs2", ";", "int", "ncrn", ";", "if", "(", "pcum", "->", "aa...

[ "Lay", "out", "a", "function", "argument", "using", "the", "AAPCS", "rules", ".", "The", "rule", "numbers", "referred", "to", "here", "are", "those", "in", "the", "AAPCS", "." ]

[ "arm", "0", "1", "0", "1" ]

arm4

aapcs_layout_arg

arm

CPU

GCC

7,300

270

1

[]

[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Prepare For LiveIntervals **********\\n\"", "<<", "\"********** Function: \"", "<<",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Prepare For LiveIntervals **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]

WebAssemblyPrepareForLiveIntervals2

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

7,301

264

1

[]

[ "<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "RI", ".", "getRegSizeInBits", "(", "*", "getOpRegClass", "(", "MI", ",", "OpNo", ")", ")", "/", "8", ";", "}", "</s>" ]

[ "This", "form", "should", "usually", "be", "preferred", "since", "it", "handles", "operands", "with", "unknown", "register", "classes", "." ]

[ "AMDGPU", "8" ]

SIInstrInfo

getOpSize

AMDGPU

GPU

LLVM

7,302

30

1

[]

[ "<s>", "void", "NyuziMCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziMCInstLower

Initialize

Nyuzi

GPU

LLVM

7,303

15

1

[]

[ "<s>", "void", "Z80RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MII", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MII...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Z80", "Z80", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"", "0", "1", "0", "1", "Z80::SP", "\"Offset : \"", "\"\\n\"", "\"<--------->\\...

Z80RegisterInfo (2)

eliminateFrameIndex

Z80

MPU

LLVM

7,304

421

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitImplicitDef", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "RegNo", "=", "MI", "->", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI...

[ "Targets", "can", "override", "this", "to", "customize", "the", "output", "of", "IMPLICIT_DEF", "instructions", "in", "verbose", "mode", "." ]

[ "NVPTX", "NVPTX", "0", "\"implicit-def: \"", "\"implicit-def: \"" ]

NVPTXAsmPrinter23

emitImplicitDef

NVPTX

GPU

LLVM

7,305

102

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "F", ".", "hasPersonalityFn", "(", ")", ")", "return", "false", ";", "PersonalityFn", "=", "dyn_cast", "<", "Function", ">", "(", "F", ".", "ge...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "\"no-frame-pointer-elim\"", "\"true\"" ]

X86WinEHState (2)

runOnFunction

X86

CPU

LLVM

7,306

144

1

[]

[ "<s>", "unsigned", "getElementSize", "(", ")", "const", "{", "assert", "(", "Predicated", ")", ";", "return", "ElementSize", ";", "}", "</s>" ]

[ "Return", "the", "size", "of", "an", "element", "read", "or", "written", "by", "Inst", "." ]

[ "AArch64" ]

AArch64AsmParser (2)2

getElementSize

AArch64

CPU

LLVM

7,307

15

1

[]

[ "<s>", "static", "bool", "arm_valid_target_attribute_rec", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "bool", "ret", "=", "true", ";", "for", "(", ";", ...

[ "Inner", "function", "to", "process", "the", "attribute", "(", "(", "target", "(", "...", ")", ")", ")", ",", "take", "an", "argument", "and", "set", "the", "current", "options", "from", "the", "argument", ".", "If", "we", "have", "a", "list", ",", "...

[ "arm", "\"attribute %<target%> argument not a string\"", "\",\"", "\"thumb\"", "5", "\"arm\"", "3", "\"fpu=\"", "4", "4", "\"invalid fpu for attribute(target(\\\"%s\\\"))\"", "\"auto fpu selection not currently permitted here\"", "\"attribute(target(\\\"%s\\\")) is unknown\"" ]

arm6

arm_valid_target_attribute_rec

arm

CPU

GCC

7,308

262

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Mips", "Mips", "0" ]

MipsAsmPrinter100

PrintAsmOperand

Mips

CPU

LLVM

7,309

51

1

[]

[ "<s>", "llvm", "::", "FastISel", "*", "X86", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "return", "new", "X86FastISel", "(", "funcInfo", ")", ";", "}", "</s>" ]

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "X86", "X86::createFastISel", "X86" ]

X86FastISel112

createFastISel

X86

CPU

LLVM

7,310

21

1

[]

[ "<s>", "static", "rtx", "frv_expand_cut_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv...

[ "Expand", "cut-style", "builtins", ",", "which", "take", "two", "operands", "and", "an", "implicit", "ACCG", "one", "." ]

[ "frv", "1", "2", "2" ]

frv2

frv_expand_cut_builtin

frv

VLIW

GCC

7,311

149

1

[]

[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]

SparcSubtarget13

initializeSubtargetDependencies

Sparc

CPU

LLVM

7,312

142

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "||", "Idx", "==", "getAGPRPressureSet", "(", ")...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_32RegClass", "AMDGPU" ]

SIRegisterInfo114

getRegPressureSetLimit

AMDGPU

GPU

LLVM

7,313

84

1

[]

[ "<s>", "bool", "arm_output_addr_const_extra", "(", "FILE", "*", "fp", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_TLS", ")", "return", "arm_emit_tls_decoration", ...

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "arm", "1", "1", "256", "0", "0", "\"LPIC\"" ]

arm3

arm_output_addr_const_extra

arm

CPU

GCC

7,314

120

1

[]

[ "<s>", "bool", "SystemZShortenInst", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "LiveRegs", ".", "clear", "(", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "for", "(", "a...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "SystemZ", "SystemZ", "SystemZ::IILF", "SystemZ::LLILL", "SystemZ::LLILH", "SystemZ::IIHF", "SystemZ::LLIHL", "SystemZ::LLIHH", "SystemZ::WFADB", "SystemZ::ADBR", "SystemZ::WFDDB", "SystemZ::DDBR", "SystemZ::WFIDB", "SystemZ::FIDBRA", "SystemZ::WLDEB", "SystemZ::LDEBR", "SystemZ::WLE...

SystemZShortenInst15

processBlock

SystemZ

CPU

LLVM

7,315

416

1

[]

[ "<s>", "const", "char", "*", "nds32_output_return", "(", "void", ")", "{", "char", "pattern", "[", "100", "]", ";", "rtx", "operands", "[", "2", "]", ";", "int", "re_callee_saved", "=", "cfun", "->", "machine", "->", "callee_saved_last_gpr_regno", ";", "in...

[ "Function", "to", "output", "return", "operation", "." ]

[ "nds32", "100", "2", "0", "1", "1", "0", "\"pop25\\t%%0, %%1\"", "\"\"" ]

nds32-md-auxiliary

nds32_output_return

nds32

CPU

GCC

7,316

134

1

[]

[ "<s>", "static", "bool", "use_rsqrt_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", "&&", "(", "(", "aarch64_tune_params", ".", "approx_modes", "->", "recip_sqrt", "&", "AARCH64_APPROX_MODE",...

[ "Return", "true", "if", "it", "is", "safe", "to", "use", "the", "rsqrt", "optabs", "to", "optimize", "1.0/sqrt", "." ]

[ "aarch64" ]

aarch64

use_rsqrt_p

aarch64

CPU

GCC

7,317

34

1

[]

[ "<s>", "static", "rtx_insn", "*", "find_last_same_clock", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "retval", "=", "insn", ";", "rtx_insn", "*", "t", "=", "next_real_insn", "(", "insn", ")", ";", "while", "(", "t", "&&", "GET_MODE", "(", ...

[ "Walk", "forward", "from", "INSN", "to", "find", "the", "last", "insn", "that", "issues", "in", "the", "same", "clock", "cycle", "." ]

[ "c6x", "0" ]

c6x

find_last_same_clock

c6x

VLIW

GCC

7,318

68

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "AMDGPU", "AMDGPU", "0", "ISD::INTRINSIC_WO_CHAIN", "0", "AMDGPUIntrinsic::AMDGPU_imax", "AMDGPUIntrinsic::AMDGPU_umax", "AMDGPUIntrinsic::AMDGPU_imin", "AMDGPUIntrinsic::AMDGPU_umin", "1", "2", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "32", "31", "AMDGPUISD::BFE_I32", "AMDGPUISD::BF...

AMDGPUISelLowering (2)

computeKnownBitsForTargetNode

AMDGPU

GPU

LLVM

7,319

249

1

[]

[ "<s>", "machine_mode", "aarch64_hard_regno_caller_save_mode", "(", "unsigned", "regno", ",", "unsigned", "nregs", ",", "machine_mode", "mode", ")", "{", "if", "(", "nregs", "==", "1", "&&", "GET_MODE_SIZE", "(", "mode", ")", "<=", "16", ")", "{", "if", "(", ...

[ "Implement", "HARD_REGNO_CALLER_SAVE_MODE", "." ]

[ "aarch64", "1", "16", "4" ]

aarch642

aarch64_hard_regno_caller_save_mode

aarch64

CPU

GCC

7,320

56

1

[]

[ "<s>", "bool", "isVirtualSection", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]

[ "TGSI" ]

TGSISection

isVirtualSection

TGSI

Virtual ISA

LLVM

7,321

11

1

[]

[ "<s>", "bool", "CSKYAsmBackend", "::", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "con...

[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]

[ "CSKY", "CSKY", "CSKY::fixup_csky_pcrel_imm10_scale2", "10", "1", "CSKY::fixup_csky_pcrel_imm16_scale2", "16", "1", "CSKY::fixup_csky_pcrel_imm26_scale2", "26", "1", "CSKY::fixup_csky_pcrel_uimm7_scale4", "8", "2" ]

CSKYAsmBackend

fixupNeedsRelaxationAdvanced

CSKY

CPU

LLVM

7,322

135

1

[]

[ "<s>", "void", "mips_split_move_insn", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "mips_split_move", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ",", "insn", ")", ";", "}", "</s>" ]

[ "Split", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", ",", "given", "that", "mips_split_move_insn_p", "holds", "." ]

[ "mips" ]

mips

mips_split_move_insn

mips

CPU

GCC

7,323

28

1

[]

[ "<s>", "const", "SNESSubtarget", "*", "SNESTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "{", "return", "&", "SubTarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SNES", "SNES", "SNES" ]

SNESTargetMachine

getSubtargetImpl

SNES

DSP

LLVM

7,324

18

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "if", "(", "Kind", "==", "k_RegisterIndex", "&&", "RegIdx", ".", "Index", "==", "0", "&&", "RegIdx", ".", "Kind", "&", "RegKind_GPR", ")", "return", "getGPR32Reg", "(", ")", ";", "assert", "(", "Kind...

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips", "0", "\"Invalid access!\"" ]

MipsAsmParser45

getReg

Mips

CPU

LLVM

7,325

44

1

[]

[ "<s>", "static", "void", "h8300_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "int", "extra_flags", "=", "0", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "...

[ "Mark", "function", "vectors", ",", "and", "various", "small", "data", "objects", "." ]

[ "h8300", "0", "0" ]

h8300

h8300_encode_section_info

h8300

MPU

GCC

7,326

112

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT",...

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

[ "R600", "MVT::f32", "0", "AMDGPUISD::RCP" ]

AMDGPUISelLowering100

getRecipEstimate

R600

GPU

LLVM

7,327

74

1

[]

[ "<s>", "static", "void", "mips_ls2_init_dfa_post_cycle_insn", "(", "void", ")", "{", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_ls2_alu1_turn_enabled_insn", "(", ")", ")", ";", "mips_ls2", ".", "alu1_turn_enabled_insn", "=", "get_insns", "(", ")", ";"...

[ "Implement", "TARGET_SCHED_INIT_DFA_POST_CYCLE_INSN", "hook", "for", "Loongson2", "." ]

[ "mips", "\"ls2_alu1_core\"", "\"ls2_alu2_core\"", "\"ls2_falu1_core\"", "\"ls2_falu2_core\"" ]

mips

mips_ls2_init_dfa_post_cycle_insn

mips

CPU

GCC

7,328

136

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Bits", "==", "8", ")", "return", "false", ";", "if", ...

[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]

[ "X86", "X86", "8", "32", "64" ]

X86ISelLowering (2)

isVectorShiftByScalarCheap

X86

CPU

LLVM

7,329

54

1

[]

[ "<s>", "static", "enum", "unwind_info_type", "c6x_debug_unwind_info", "(", "void", ")", "{", "if", "(", "flag_unwind_tables", "||", "flag_exceptions", ")", "return", "UI_DWARF2", ";", "return", "default_debug_unwind_info", "(", ")", ";", "}", "</s>" ]

[ "Target", "unwind", "frame", "info", "is", "generated", "from", "dwarf", "CFI", "directives", ",", "so", "always", "output", "dwarf2", "unwind", "info", "." ]

[ "c6x" ]

c6x

c6x_debug_unwind_info

c6x

VLIW

GCC

7,330

23

1

[]

[ "<s>", "bool", "rs6000_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "!", "arg", ".", "type", ")", "return", "0", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_IEEEQUAD", "&&"...

[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...

[ "rs6000", "0", "\"function_arg_pass_by_reference: V4 IEEE 128-bit\\n\"", "1", "\"function_arg_pass_by_reference: V4 aggregate\\n\"", "1", "0", "\"function_arg_pass_by_reference: variable size\\n\"", "1", "\"function_arg_pass_by_reference: AltiVec\\n\"", "1", "16", "8", "\"function_arg_pass...

rs6000-call

rs6000_pass_by_reference

rs6000

CPU

GCC

7,331

213

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AArch64", "AArch64", "128", "128" ]

AArch64ISelLowering (2)3

shouldExpandAtomicRMWInIR

AArch64

CPU

LLVM

7,332

89

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Info", "->", "get", "(", "Inst", ".", "getOpcode", "(", "...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "ARM", "0", "0", "4" ]

ARMMCTargetDesc13

evaluateBranch

ARM

CPU

LLVM

7,333

74

1

[]

[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "*", ","...

[ "CallInst", "simplification", "." ]

[ "R600", "SI", "8", "8", "0", "\".i128\"", "1", "\"i32\"", "1", "\"v1\"" ]

SITypeRewriter1

visitCallInst

R600

GPU

LLVM

7,334

395

1

[]

[ "<s>", "bool", "MOSTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AddrSpace", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "MOS", "MOS", "1", "0", "1", "0", "256", "0", "256" ]

MOSISelLowering

isLegalAddressingMode

MOS

MPU

LLVM

7,335

170

1

[]

[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "whe...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "aarch64", "0" ]

aarch642

aarch64_add_stmt_cost

aarch64

CPU

GCC

7,336

140

1

[]

[ "<s>", "void", "ECLairMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "ECLair", "ECLair", "\"Unhandled encodeInstruction length!\"", "1", "support::endian", "support::big", "2", "support::endian", "support::big", "3", "16", "0xFF", "0xFFFF", "support::endian", "support::big", "support::endian", "support::big" ]

ECLairMCCodeEmitter

encodeInstruction

ECLair

MPU

LLVM

7,337

202

1

[]

[ "<s>", "void", "SPUHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "CellSPU", "SPU" ]

SPUHazardRecognizers2

EmitInstruction

CellSPU

MPU

LLVM

7,338

11

1

[]

[ "<s>", "unsigned", "getJumpTableEncoding", "(", ")", "const", "override", "{", "return", "MachineJumpTableInfo", "::", "EK_Custom32", ";", "}", "</s>" ]

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "Patmos" ]

PatmosISelLowering1

getJumpTableEncoding

Patmos

VLIW

LLVM

7,339

13

1

[]

[ "<s>", "static", "rtx", "ia64_single_set", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "x", "=", "PATTERN", "(", "insn", ")", ",", "ret", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "x", "=", "COND_EXEC_CODE", "(", "x", ")...

[ "Helper", "function", "-", "like", "single_set", ",", "but", "look", "inside", "COND_EXEC", "." ]

[ "ia64", "0", "0" ]

ia64

ia64_single_set

ia64

CPU

GCC

7,340

98

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "MCP", "=", "MF", ".", "getConstantPool", "(", ")", ";", "Subtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "6", "4", "3", "2", "1", "5", "1", "0", "1", "ARM::tBX", "ARMCC::AL", "0" ]

ARMAsmPrinter27

runOnMachineFunction

ARM

CPU

LLVM

7,341

367

1

[]

[ "<s>", "static", "void", "normalize_bitfield_mem", "(", "rtx", "*", "x", ",", "int", "*", "pos", ")", "{", "rtx", "y", ";", "if", "(", "GET_CODE", "(", "*", "x", ")", "!=", "MEM", ")", "return", ";", "y", "=", "XEXP", "(", "*", "x", ",", "0", ...

[ "*", "X", "is", "a", "(", "9-bit", ")", "byte", "in", "memory", "and", "*", "POS", "is", "the", "first", "bit", "of", "a", "bitfield", "starting", "in", "*", "X", ".", "Modify", "*", "X", "and", "*", "POS", "such", "that", "*", "X", "is", "word...

[ "pdp10", "0", "0", "1", "0", "0", "0" ]

pdp10

normalize_bitfield_mem

pdp10

MPU

GCC

7,342

139

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-p:64:64-i64:64-n32:64-S128\"", "\"e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]

WebAssemblyTargetMachine36

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

7,343

90

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "EXT", ":", "case", ...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "Mips", "Mips", "Mips::EXT", "Mips::EXT_MM", "Mips::INS", "Mips::INS_MM", "Mips::DINS", "0", "32", "0", "32", "0", "32", "Mips::DINSM", "0", "32", "1", "64", "32", "64", "Mips::DINSU", "32", "64", "0", "32", "32", "64", "Mips::DEXT", "0", "32", "0", "32"...

MipsInstrInfo42

verifyInstruction

Mips

CPU

LLVM

7,344

205

1

[]

[ "<s>", "const", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ")", "const", "{", "if", "(", "Kind", ".", "isMergeableConst4", "(", ")", ")", "return", "MergeableConst4Section", ";", "if", "(", "Kind", ".", ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "XCore", "XCore", "\"Unknown section kind\"" ]

XCoreTargetObjectFile

getSectionForConstant

XCore

MPU

LLVM

7,345

68

1

[]

[ "<s>", "static", "void", "th_mempair_save_regs", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "set1", "=", "gen_rtx_SET", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ";", "rtx", "set2", "=", "gen_rtx_SET", "(", "op...

[ "Similar", "like", "riscv_save_reg", ",", "but", "saves", "two", "registers", "to", "memory", "and", "marks", "the", "resulting", "instruction", "as", "frame-related", "." ]

[ "riscv", "4", "0", "1", "2", "3", "2", "1" ]

thead

th_mempair_save_regs

riscv

CPU

GCC

7,346

95

1

[]

[ "<s>", "size_t", "size", "(", ")", "{", "switch", "(", "type", "(", ")", ")", "{", "case", "Scalar16", ":", "return", "2", ";", "case", "Scalar32", ":", "return", "4", ";", "case", "Scalar48", ":", "case", "Vector48", ":", "return", "6", ";", "case...

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Videocore", "2", "4", "6", "10", "2" ]

VideocoreBinaryInstruction

size

Videocore

DSP

LLVM

7,347

46

1

[]

[ "<s>", "bool", "TPCResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "if", "(", "!", "SU", "->", "getInstr", "(", ")", "->...

[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]

[ "TPC", "TPC", "0", "0" ]

TPCMachineScheduler

isResourceAvailable

TPC

Virtual ISA

LLVM

7,348

166

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RI5CY", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]

RISCVFrameLowering

emitEpilogue

RI5CY

CPU

LLVM

7,349

400

1

[]

[ "<s>", "static", "void", "output_restore", "(", "rtx", "pat", ")", "{", "rtx", "operands", "[", "3", "]", ";", "if", "(", "!", "pat", ")", "{", "fputs", "(", "\"\\t restore\\n\"", ",", "asm_out_file", ")", ";", "return", ";", "}", "gcc_assert", "(", ...

[ "Output", "a", "'restore", "'", "instruction", "." ]

[ "sparc", "3", "\"\\t restore\\n\"", "0", "1", "0", "2", "1", "\" restore %r1, %2, %Y0\"", "1", "0", "2", "1", "\" restore %r1, %%lo(%a2), %Y0\"", "1", "0", "1", "\" restore %r1, %r1, %Y0\"", "1", "\" restore %%g0, %1, %Y0\"" ]

sparc

output_restore

sparc

CPU

GCC

7,350

193

1

[]

[ "<s>", "bool", "RISCVSExtWRemoval", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "DisableSExtWRemoval", ")", "return", "false", ";", "MachineRegisterInfo...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::ADDIW", "2", "2", "0", "1", "1", "0", "\"Removing redundant sign-extension\\n\"" ]

RISCVSExtWRemoval

runOnMachineFunction

RISCV

CPU

LLVM

7,351

288

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU" ]

AMDGPUAsmPrinter17

emitFunctionBodyStart

AMDGPU

GPU

LLVM

7,352

139

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]

ARMBaseInstrInfo108

isSchedulingBoundary

ARM

CPU

LLVM

7,353

120

1

[]

[ "<s>", "void", "ix86_expand_lround", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op1", ")", ";", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "pred_half", ",", "half_minus_pred_half", ...

[ "Expand", "SSE", "sequence", "for", "computing", "lround", "from", "OP1", "storing", "into", "OP0", "." ]

[ "i386", "1", "0", "0" ]

i3864

ix86_expand_lround

i386

CPU

GCC

7,354

126

1

[]

[ "<s>", "const", "std", "::", "string", "&", "AArch64CA53ErratumStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";", "}", "</s>" ]

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "AArch64", "AArch64" ]

AArch64CA53ErratumStub

name

AArch64

CPU

LLVM

7,355

16

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Z80Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Z80", "Z80" ]

Z80ISelDAGToDAG (3)

runOnMachineFunction

Z80

MPU

LLVM

7,356

30

1

[]

[ "<s>", "static", "rtx", "arm_expand_ternop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", "arg1", "=", "C...

[ "Function", "to", "expand", "ternary", "builtins", "." ]

[ "arm", "0", "1", "2", "5", "0", "1", "2", "3", "0", "1", "2", "3", "1", "0", "0" ]

arm-builtins2

arm_expand_ternop_builtin

arm

CPU

GCC

7,357

480

1

[]

[ "<s>", "void", "LEGFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "LEG", "LEG", "LEG::SP", "LEG::SUBrr", "LEG::SUBri" ]

LEGFrameLowering2

emitPrologue

LEG

CPU

LLVM

7,358

194

1

[]

[ "<s>", "bool", "PatmosSPClone", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "SPRoots", ".", "empty", "(", ")", ")", "{", "errs", "(", ")", "<<", "\"Following single-path roots were not found:\\n\"", ";", "for", "(", "auto", "...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Patmos", "Patmos", "\"Following single-path roots were not found:\\n\"", "\"'\"", "\"' \"", "\"Single-path code generation failed due to \"", "\"missing single-path entry functions!\"" ]

PatmosSPClone1

doFinalization

Patmos

VLIW

LLVM

7,359

84

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]

WebAssemblyTargetMachine38

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

7,360

98

1

[]

[ "<s>", "bool", "c6x_force_op_for_comparison_p", "(", "enum", "rtx_code", "code", ",", "rtx", "op", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "op", ")", "||", "satisfies_constraint_Iu4", "(", "op", ")", ")", "return", "false", ";", "if", "(", "(", "co...

[ "This", "function", "is", "called", "when", "we", "'re", "about", "to", "expand", "an", "integer", "compare", "operation", "which", "performs", "COMPARISON", ".", "It", "examines", "the", "second", "operand", ",", "and", "if", "it", "is", "an", "integer", ...

[ "c6x" ]

c6x

c6x_force_op_for_comparison_p

c6x

VLIW

GCC

7,361

82

1

[]

[ "<s>", "void", "HexagonPacketizerList", "::", "undoChangedOffset", "(", "MachineInstr", "&", "MI", ")", "{", "unsigned", "BP", ",", "OP", ";", "if", "(", "!", "HII", "->", "getBaseAndOffsetPosition", "(", "MI", ",", "BP", ",", "OP", ")", ")", "llvm_unreach...

[ "Undo", "the", "changed", "offset", "." ]

[ "Hexagon", "Hexagon", "\"Unable to find base and offset operands.\"" ]

HexagonVLIWPacketizer (2)1

undoChangedOffset

Hexagon

DSP

LLVM

7,362

47

1

[]

[ "<s>", "bool", "CSKYAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "if", "(", "Fixup", ".", "getKind", "(", ")", ">=", "FirstLite...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "CSKY", "CSKY", "CSKY::fixup_csky_got32", "CSKY::fixup_csky_got_imm18_scale4", "CSKY::fixup_csky_gotoff", "CSKY::fixup_csky_gotpc", "CSKY::fixup_csky_plt32", "CSKY::fixup_csky_plt_imm18_scale4", "CSKY::fixup_csky_doffset_imm18", "CSKY::fixup_csky_doffset_imm18_scale2", "CSKY::fixup_csky_doffset_...

CSKYAsmBackend

shouldForceRelocation

CSKY

CPU

LLVM

7,363

100

1

[]

[ "<s>", "bool", "FISCDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "FISC", "FISC", "\"Unexpected asm memory constraint\"" ]

FISCISelDAGToDAG

SelectInlineAsmMemoryOperand

FISC

CPU

LLVM

7,364

55

1

[]

[ "<s>", "static", "void", "arm_test_fpu_data", "(", "void", ")", "{", "auto_sbitmap", "isa_all_fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "fpubits", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "tmpset", "(", "isa_num_bits", ")", ";", "static", "c...

[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "Here", "we", "check", "for", "consistency", "between", "the", "fpu", "bits", ",", "in", "particular", "we", "c...

[ "arm", "0", "\"Error: found feature bits in the ALL_FPU_INTERAL\"", "\" group that are not defined by any FPU.\\n\"", "\" Check your arm-cpus.in.\\n\"" ]

arm7

arm_test_fpu_data

arm

CPU

GCC

7,365

124

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"MVP WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is ...

WebAssemblyISelLowering (2)2

LowerReturn

WebAssembly

Virtual ISA

LLVM

7,366

240

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "1.0f", "\"expected switch to return\"" ]

AMDGPULegalizerInfo11

legalizeCustom

AMDGPU

GPU

LLVM

7,367

480

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "lowerToVVP", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "unsigned", "Opcode", "=", "Op", "->", "getOpcode", "(", ")", ";", "auto", "VVPOpcodeOpt", "=", "getVVPOpcode", "(", ...

[ "}", "Custom", "Inserter" ]

[ "VE", "VE", "ISD::isVPOpcode", "MVT::v256i1", "ISD::getVPMaskIdx", "ISD::getVPExplicitVectorLengthIdx", "MVT::i32", "1", "MVT::i32", "VEISD::VEC_BROADCAST", "VEISD::VVPNAME", "0", "1", "\"lowerToVVP called for unexpected SDNode.\"" ]

VEISelLowering11

lowerToVVP

VE

CPU

LLVM

7,368

291

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::EXPR_STACK", "WebAssembly::ARGUMENTS", ...

WebAssemblyReplacePhysRegs14

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

7,369

242

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "nds32_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "use_eh_re...

[ "Function", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "nds32", "0", "0", "0", "0" ]

nds325

nds32_init_machine_status

nds32

CPU

GCC

7,370

51

1

[]

[ "<s>", "static", "bool", "sh_cannot_substitute_mem_equiv_p", "(", "rtx", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "SUBST", "ca", "n't", "safely", "replace", "its", "equivalent", "during", "RA", "." ]

[ "sh" ]

sh

sh_cannot_substitute_mem_equiv_p

sh

CPU

GCC

7,371

11

1

[]

[ "<s>", "void", "rs6000_xcoff_declare_object_name", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "struct", "declare_alias_data", "data", "=", "{", "file", ",", "false", "}", ";", "RS6000_OUTPUT_BASENAME", "(", "f...

[ "This", "macro", "produces", "the", "initial", "definition", "of", "a", "object", "(", "variable", ")", "name", ".", "Because", "AIX", "assembler", "'s", ".set", "command", "has", "unexpected", "semantics", ",", "we", "output", "all", "aliases", "as", "alter...

[ "powerpcspe", "\":\\n\"" ]

powerpcspe

rs6000_xcoff_declare_object_name

powerpcspe

CPU

GCC

7,372

58

1

[]

[ "<s>", "static", "void", "loongarch_save_restore_reg", "(", "machine_mode", "mode", ",", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "loongarch_save_restore_fn", "fn", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_con...

[ "Use", "FN", "to", "save", "or", "restore", "register", "REGNO", ".", "MODE", "is", "the", "register", "'s", "mode", "and", "OFFSET", "is", "the", "offset", "of", "its", "save", "slot", "from", "the", "current", "stack", "pointer", "." ]

[ "loongarch" ]

loongarch

loongarch_save_restore_reg

loongarch

CPU

GCC

7,373

49

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "::", "MC_PATTERN", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "...

[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]

[ "X86", "X86", "1", "2", "\"Unknown pattern for machine combiner\"" ]

X86InstrInfo111

genAlternativeCodeSequence

X86

CPU

LLVM

7,374

155

1

[]

[ "<s>", "static", "int", "ix86_value_regno", "(", "enum", "machine_mode", "mode", ",", "tree", "func", ",", "tree", "fntype", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "(", "VECTOR_MODE_P", "(", "mode", ")", "&&", "GET_MODE_SIZE...

[ "Given", "a", "mode", ",", "return", "the", "register", "to", "use", "for", "a", "return", "value", "." ]

[ "i386", "8", "16", "0", "1", "2" ]

i3863

ix86_value_regno

i386

CPU

GCC

7,375

137

1

[]

[ "<s>", "bool", "AVRAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "bool", "Error", "=", "AsmPrinter", "::", "PrintAsmOpe...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AVR", "AVR", "0", "1", "0", "0", "0", "\"Operand must be a register when you're\"", "\"using 'A'..'Z' operand extracodes.\"", "0", "1", "AVR", "AVR", "8", "2", "\"Only 8 and 16 bit regs are supported.\"", "\"Multibyte index out of range.\"", "2", "AVR::sub_hi", "AVR::sub_lo", ...

AVRAsmPrinter5

PrintAsmOperand

AVR

MPU

LLVM

7,376

307

1

[]

[ "<s>", "static", "int", "c_number", "(", "const", "char", "*", "a", ")", "{", "int", "val", "=", "0", ";", "if", "(", "digit", "(", "*", "a", ")", "&&", "!", "digit", "(", "*", "(", "a", "-", "1", ")", ")", ")", "{", "while", "(", "digit", ...

[ "If", "A", "starts", "a", "group", "of", "digits", ",", "return", "their", "value", "as", "a", "number", "." ]

[ "avr", "0", "1", "10" ]

gen-avr-mmcu-texi

c_number

avr

MPU

GCC

7,377

62

1

[]

[ "<s>", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "override", "{", "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")"...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AArch64", "64" ]

AArch64ISelLowering (2)2

canMergeStoresTo

AArch64

CPU

LLVM

7,378

56

1

[]

[ "<s>", "static", "void", "split_delayed_insns", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "if", "(", "JUMP_P", "(", "...

[ "Split", "every", "insn", "(", "i.e", ".", "jumps", "and", "calls", ")", "which", "can", "have", "delay", "slots", "into", "two", "parts", ":", "the", "first", "one", "is", "scheduled", "normally", "and", "emits", "the", "instruction", ",", "while", "the...

[ "c6x" ]

c6x

split_delayed_insns

c6x

VLIW

GCC

7,379

48

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV::X0", "RISCV::X1", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8" ]

RISCVRegisterInfo10

getReservedRegs

RISCV

CPU

LLVM

7,380

105

1

[]

[ "<s>", "void", "SystemZLDCleanup", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "SystemZ", "SystemZ" ]

SystemZLDCleanup (2)1

getAnalysisUsage

SystemZ

CPU

LLVM

7,381

34

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorShiftByScalarCheap", "(", "Type", "*", "Ty", ")", "const", "{", "unsigned", "Bits", "=", "Ty", "->", "getScalarSizeInBits", "(", ")", ";", "if", "(", "Subtarget", ".", "hasXOP", "(", ")", "&&", "(", "Bits"...

[ "This", "is", "used", "to", "enable", "splatted", "operand", "transforms", "for", "vector", "shifts", "and", "vector", "funnel", "shifts", "." ]

[ "X86", "X86", "8", "16", "32", "64", "32", "64", "16" ]

X86ISelLowering100

isVectorShiftByScalarCheap

X86

CPU

LLVM

7,382

89

1

[]

[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AMDGPU", "SI", "128", "SI", "SI", "SI", "AMDGPU" ]

AMDGPUTargetMachine103

getSubtargetImpl

AMDGPU

GPU

LLVM

7,383

138

1

[]

[ "<s>", "void", "HexagonShuffler", "::", "reset", "(", ")", "{", "Packet", ".", "clear", "(", ")", ";", "BundleFlags", "=", "0", ";", "Error", "=", "SHUFFLE_SUCCESS", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonShuffler (2)

reset

Hexagon

DSP

LLVM

7,384

22

1

[]

[ "<s>", "virtual", "const", "rvexSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "rvex", "rvex" ]

rvexTargetMachine

getSubtargetImpl

rvex

VLIW

LLVM

7,385

14

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "VTBits", "=", "...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "1", "X86ISD::VSHLI", "0", "1", "1", "1", "X86ISD::VSRAI", "0", "1", "1", "X86ISD::PCMPGT", "X86ISD::PCMPEQ", "X86ISD::CMPP", "X86ISD::VPCOM", "X86ISD::VPCOMU", "1" ]

X86ISelLowering152

ComputeNumSignBitsForTargetNode

X86

CPU

LLVM

7,386

286

1

[]

[ "<s>", "bool", "BPFAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "Extra...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "BPF", "BPF", "0" ]

BPFAsmPrinter11

PrintAsmOperand

BPF

Virtual ISA

LLVM

7,387

50

1

[]

[ "<s>", "void", "handle_arm_neon_h", "(", "void", ")", "{", "aarch64_simd_switcher", "simd", ";", "for", "(", "unsigned", "int", "i", "=", "0", ";", "i", "<", "ARM_NEON_H_TYPES_LAST", ";", "i", "++", ")", "for", "(", "unsigned", "int", "count", "=", "2", ...

[ "Implement", "#", "pragma", "GCC", "aarch64", "``", "arm_neon.h", "''", ".", "The", "types", "and", "functions", "defined", "here", "need", "to", "be", "available", "internally", "during", "LTO", "as", "well", "." ]

[ "aarch64", "0", "2", "4" ]

aarch64-builtins1

handle_arm_neon_h

aarch64

CPU

GCC

7,388

69

1

[]

[ "<s>", "void", "ix86_asm_output_function_label", "(", "FILE", "*", "asm_out_file", ",", "const", "char", "*", "fname", ",", "tree", "decl", ")", "{", "bool", "is_ms_hook", "=", "ix86_function_ms_hook_prologue", "(", "decl", ")", ";", "if", "(", "is_ms_hook", "...

[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]

[ "i386", "32", "16", "0xcccccccc", "0", "4", "\" %#x\\n\"", "\"0x48, 0x8d, 0xa4, 0x24, 0x00, 0x00, 0x00, 0x00\\n\"", "\"0x8b, 0xff, 0x55, 0x8b, 0xec\\n\"" ]

i3864

ix86_asm_output_function_label

i386

CPU

GCC

7,389

117

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexReplacementScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", ".", "hasSta...

[ "Returns", "true", "if", "the", "target", "requires", "using", "the", "RegScavenger", "directly", "for", "frame", "elimination", "despite", "using", "requiresFrameIndexScavenging", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo (3)

requiresFrameIndexReplacementScavenging

AMDGPU

GPU

LLVM

7,390

31

1

[]

[ "<s>", "void", "XNCMInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XNCM", "XNCM", "\"Cannot load this register from stack slot!\"" ]

XNCMInstrInfo

loadRegFromStackSlot

XNCM

CPU

LLVM

7,391

38

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", "=", "HexagonMCInstrInfo", "::", "createBundle", "(", ")", ";", "const", "MCInstrInfo", "&", "MCII", "=", "*", "Subtarget", "->", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0" ]

HexagonAsmPrinter (2)

EmitInstruction

Hexagon

DSP

LLVM

7,392

202

1

[]

[ "<s>", "bool", "DataFlowGraph", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "assert", "(", "TargetRegisterInfo", "::", "isPhysicalRegister", "(", "RA", ".", "Reg", ")", ")", ";", "assert", "(", "TargetRegisterInfo", ...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

[ "Hexagon" ]

RDFGraph7

alias

Hexagon

DSP

LLVM

7,393

309

1

[]

[ "<s>", "bool", "rs6000_is_valid_insert_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode",...

[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlwimi", "or", "rldimi", "instruction", ",", "to", "implement", "an", "insert", "with", "shift", "SHIFT", "(", "a", "ROTATE", ",", "ASHIFT", ",", "or", ...

[ "powerpcspe", "1", "0", "0", "0", "0", "32", "32", "32", "32", "32", "32", "32", "64" ]

powerpcspe

rs6000_is_valid_insert_mask

powerpcspe

CPU

GCC

7,394

269

1

[]

[ "<s>", "void", "pass_vsetvl", "::", "emit_local_forward_vsetvls", "(", "const", "bb_info", "*", "bb", ")", "{", "auto", "&", "block_info", "=", "m_vector_manager", "->", "vector_block_infos", "[", "bb", "->", "index", "(", ")", "]", ";", "if", "(", "block_in...

[ "Emit", "vsetvl", "within", "each", "block", "by", "forward", "data-flow", "analysis", "." ]

[ "riscv" ]

riscv-vsetvl

emit_local_forward_vsetvls

riscv

CPU

GCC

7,395

194

1

[]

[ "<s>", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "64", "\"Unsupported value size\"", "64", "\"Unsupported location size\"" ]

ARMCallLowering18

assignValueToReg

ARM

CPU

LLVM

7,396

88

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getNumMicroOps", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "ret...

[ "Return", "the", "number", "of", "issue", "slots", "required", "for", "this", "MI", "." ]

[ "ARM", "ARM", "1", "\"Unexpected multi-uops instruction!\"", "ARM::VLDMQIA", "ARM::VSTMQIA", "2", "ARM::VLDMDIA", "ARM::VLDMDIA_UPD", "ARM::VLDMDDB_UPD", "ARM::VLDMSIA", "ARM::VLDMSIA_UPD", "ARM::VLDMSDB_UPD", "ARM::VSTMDIA", "ARM::VSTMDIA_UPD", "ARM::VSTMDDB_UPD", "ARM::VSTMSIA", ...

ARMBaseInstrInfo108

getNumMicroOps

ARM

CPU

LLVM

7,397

479

1

[]

[ "<s>", "int", "small_data_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "TARGET_SDATA_USE", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", ...

[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]

[ "m32r", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0" ]

m32r3

small_data_operand

m32r

MPU

GCC

7,398

128

1

[]

[ "<s>", "bool", "MipsAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "%", "4", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Mips", "Mips", "4", "4", "0", "0" ]

MipsAsmBackend

writeNopData

Mips

CPU

LLVM

7,399

55

1

[]