Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "C...
[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]
[ "SystemZ", "SystemZ", "MVT::i32", "MVT::Other", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "SystemZISD::SELECT_CCMASK" ]
SystemZSelectionDAGInfo2
EmitTargetCodeForMemchr
SystemZ
CPU
LLVM
7,500
268
1
[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "Inst", ")", "&&", "\...
[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
[ "Hexagon", "Hexagon", "\"Hexagon relaxInstruction only works on bundles\"", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon", "\"No room to insert extender for relaxation\"", "Hexagon", "Hexagon", "\"Didn't find relaxation target\"" ]
HexagonAsmBackend11
relaxInstruction
Hexagon
DSP
LLVM
7,501
207
1
[]
[ "<s>", "void", "rs6000_aix_asm_output_dwarf_table_ref", "(", "char", "*", "frame_table_label", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.ref %s\\n\"", ",", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "frame_table_label", ")", ")", ";", "...
[ "Issue", "assembly", "directives", "that", "create", "a", "reference", "to", "the", "given", "DWARF", "FRAME_TABLE_LABEL", "from", "the", "current", "function", "section", "." ]
[ "powerpcspe", "\"\\t.ref %s\\n\"" ]
powerpcspe
rs6000_aix_asm_output_dwarf_table_ref
powerpcspe
CPU
GCC
7,502
26
1
[]
[ "<s>", "static", "void", "arm_option_override_internal", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ")", "{", "arm_override_options_after_change_1", "(", "opts", ",", "opts_set", ")", ";", "if", "(", "TARGET_INTERWORK",...
[ "Reset", "options", "between", "modes", "that", "the", "user", "has", "specified", "." ]
[ "arm", "0", "\"target CPU does not support THUMB instructions\"", "0", "0", "1", "0", "\"target CPU does not support unaligned accesses\"", "0", "0", "0", "\"incompatible options %<-mstack-protector-guard=global%> and \"", "\"%<-mstack-protector-guard-offset=%s%>\"", "0", "0", "\"%qs i...
arm1
arm_option_override_internal
arm
CPU
GCC
7,503
449
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "NVPTXTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const",...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "NVPTX", "NVPTX", "1", "0", "0U", "NVPTX::Int1RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int16RegsRegClass", "0U", "NVPTX::Int32RegsRegClass", "0U", "NVPTX::Int64RegsRegClass", "0U", "NVPTX::Float32RegsRegClass", "0U", "NVPTX::Float64RegsRegClass" ]
NVPTXISelLowering (2)
getRegForInlineAsmConstraint
NVPTX
GPU
LLVM
7,504
176
1
[]
[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarge...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "X86", "X86", "X86::RSP", "X86::RIP", "X86::RBP", "\"Stack realignment in presence of dynamic allocas is not supported with\"", "\"this calling convention.\"", "X86::CS", "X86::SS", "X86::DS", "X86::ES", "X86::FS", "X86::GS", "0", "8", "X86::ST0", "X86::SIL", "X86::DIL", "X86::BP...
X86RegisterInfo2
getReservedRegs
X86
CPU
LLVM
7,505
494
1
[]
[ "<s>", "bool", "XtensaPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]
[ "{", "{", "@", "For", "GlobalISel" ]
[ "Xtensa", "Xtensa" ]
XtensaTargetMachine1
addPreISel
Xtensa
MPU
LLVM
7,506
11
1
[]
[ "<s>", "int", "rs6000_emit_vector_cond_expr", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "cond", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "enum", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";",...
[ "Emit", "vector", "conditional", "expression", ".", "DEST", "is", "destination", ".", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ".", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation", "COND"...
[ "rs6000", "0", "1" ]
rs60003
rs6000_emit_vector_cond_expr
rs6000
CPU
GCC
7,507
79
1
[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isAsmClobberable", "(", "const", "MachineFunction", "&", "MF", ",", "MCRegister", "PhysReg", ")", "const", "{", "return", "!", "getReservedRegs", "(", "MF", ")", ".", "test", "(", "PhysReg", ")", ";", "}", "</s>" ...
[ "Returns", "false", "if", "we", "ca", "n't", "guarantee", "that", "Physreg", ",", "specified", "as", "an", "IR", "asm", "clobber", "constraint", ",", "will", "be", "preserved", "across", "the", "statement", "." ]
[ "ARM", "ARM" ]
ARMBaseRegisterInfo
isAsmClobberable
ARM
CPU
LLVM
7,508
28
1
[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", "ARM" ]
ARMTargetMachine29
getSubtargetImpl
ARM
CPU
LLVM
7,509
183
1
[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameLoadOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "unsigned"...
[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]
[ "X86", "X86", "0" ]
X86InstrInfo (2)
isLoadFromStackSlotPostFE
X86
CPU
LLVM
7,510
67
1
[]
[ "<s>", "void", "add", "(", "HOST_WIDE_INT", "val", ")", "{", "asm_fprintf", "(", "t_file", ",", "\"\\tadds\\t%s, #\"", "HOST_WIDE_INT_PRINT_DEC", "\"\\n\"", ",", "dst_regname", ",", "val", ")", ";", "}", "</s>" ]
[ "Make", "function", "pointers", "for", "the", "various", "linear", "operators", "we", "can", "apply", "to", "compute", "a", "multiplicative", "value", "." ]
[ "arm", "\"\\tadds\\t%s, #\"", "\"\\n\"" ]
arm
add
arm
CPU
GCC
7,511
21
1
[]
[ "<s>", "void", "Z80FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", ...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80::PUSH16r", "Z80", "Z80::LD16ri", "Z80::ADD16rSP", "Z80::LD16SPr" ]
Z80FrameLowering
emitPrologue
Z80
MPU
LLVM
7,512
257
1
[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "0", "1", "2", "0" ]
MipsISelLowering (2)3
LowerCallResult
Mips
CPU
LLVM
7,513
170
1
[]
[ "<s>", "void", "m32r_finalize_pic", "(", ")", "{", "}", "</s>" ]
[ "Emit", "special", "PIC", "prologues", "and", "epilogues", "." ]
[ "m32r" ]
m32r2
m32r_finalize_pic
m32r
MPU
GCC
7,514
6
1
[]
[ "<s>", "MVT", "MipsTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]
[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]
[ "Mips", "Mips", "MVT::i32" ]
MipsISelLowering35
getSetCCResultType
Mips
CPU
LLVM
7,515
16
1
[]
[ "<s>", "unsigned", "DLXMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]
[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]
[ "DLX", "DLX" ]
DLXMachineFunctionInfo
getGlobalBaseReg
DLX
CPU
LLVM
7,516
11
1
[]
[ "<s>", "static", "ARM64Operand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "bool", "isVector", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "ARM64Operand", "*", "Op", "=", "new", "ARM64Operand", "(", "k_Register", ...
[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]
[ "ARM64", "ARM64", "ARM64", "ARM64" ]
ARM64AsmParser
CreateReg
ARM64
CPU
LLVM
7,517
66
1
[]
[ "<s>", "outliner", "::", "OutlinedFunction", "RISCVInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "auto", "CannotInsertCall", "=", "[", "]", "(", ...
[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]
[ "RISCV", "RISCV", "RISCV::X5", "2", "0", "0", "0", "8", "4", "0", "RISCV::FeatureStdExtC", "2" ]
RISCVInstrInfo11
getOutliningCandidateInfo
RISCV
CPU
LLVM
7,518
249
1
[]
[ "<s>", "bool", "cris_simple_epilogue", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!...
[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tel...
[ "cris", "0", "0" ]
cris
cris_simple_epilogue
cris
MPU
GCC
7,519
82
1
[]
[ "<s>", "enum", "aarch64_symbol_type", "aarch64_classify_symbol", "(", "rtx", "x", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "{", "switch", "(", "aarch64_cmodel", ")", "{", "case", "AARCH64_CMODEL_LA...
[ "Return", "the", "method", "that", "should", "be", "used", "to", "access", "SYMBOL_REF", "or", "LABEL_REF", "X", "." ]
[ "aarch64", "1048575", "1048575", "4294967263", "4294967264" ]
aarch645
aarch64_classify_symbol
aarch64
CPU
GCC
7,520
242
1
[]
[ "<s>", "const", "MCExpr", "*", "X86_64MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "Mangler", "*", "Mang", ",", "MachineModuleInfo", "*", "MMI", ",", "unsigned", "Encoding", ",", "MCStreamer", "&", "Streamer...
[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]
[ "X86", "X86", "4" ]
X86TargetObjectFile34
getTTypeGlobalReference
X86
CPU
LLVM
7,521
121
1
[]
[ "<s>", "static", "bool", "arm_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "machine_mode", "mode", ";", "if", "(", "size", "==", "UNITS_PER_WORD", "&&", "aligned_p", ")", "{", "fputs", "(", "\"\\t.w...
[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "ARM", "version", "needs", "to", "handle", "word-sized", "values", "specially", "." ]
[ "arm", "\"\\t.word\\t\"", "\"(GOT)\"", "\"(GOTOFF)\"", "0", "0", "1", "0", "0" ]
arm5
arm_assemble_integer
arm
CPU
GCC
7,522
275
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Lower @llvm.global_dtors\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "WebAssembly", "\"WebAssembly Lower @llvm.global_dtors\"" ]
WebAssemblyLowerGlobalDtors
getPassName
WebAssembly
Virtual ISA
LLVM
7,523
11
1
[]
[ "<s>", "rtx", "avr_return_addr_rtx", "(", "int", "count", ",", "rtx", "tem", ")", "{", "rtx", "r", ";", "if", "(", "count", ")", "return", "NULL", ";", "if", "(", "AVR_3_BYTE_PC", ")", "{", "r", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\".L__stac...
[ "Return", "contents", "of", "MEM", "at", "frame", "pointer", "+", "stack", "size", "+", "1", "(", "+2", "if", "3-byte", "PC", ")", ".", "This", "is", "return", "address", "of", "function", "." ]
[ "avr", "\".L__stack_usage+2\"", "0", "\"%<builtin_return_address%> contains only 2 bytes\"", "\" of address\"", "\".L__stack_usage+1\"", "8" ]
avr6
avr_return_addr_rtx
avr
MPU
GCC
7,524
96
1
[]
[ "<s>", "int", "nios2_label_align", "(", "rtx", "label", ")", "{", "int", "n", "=", "CODE_LABEL_NUMBER", "(", "label", ")", ";", "if", "(", "label_align", "&&", "n", ">=", "min_labelno", "&&", "n", "<=", "max_labelno", ")", "return", "MAX", "(", "label_al...
[ "Implement", "LABEL_ALIGN", ",", "using", "the", "information", "gathered", "in", "nios2_reorg", "." ]
[ "nios2", "0", "0" ]
nios2
nios2_label_align
nios2
MPU
GCC
7,525
58
1
[]
[ "<s>", "static", "int", "ix86_set_reg_reg_cost", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "units", "=", "UNITS_PER_WORD", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "default", ":", "break", ";", "case", "MODE_CC", ":",...
[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", "." ]
[ "i386" ]
i386
ix86_set_reg_reg_cost
i386
CPU
GCC
7,526
226
1
[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return", "false", ";", "if", "(", "!", "...
[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]
[ "SystemZ", "SystemZ", "20", "0", "1" ]
SystemZISelLowering86
isLegalAddressingMode
SystemZ
CPU
LLVM
7,527
58
1
[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "II", "=", "(", "(", "AlphaTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Alpha", "Alpha" ]
AlphaCodeEmitter2
runOnMachineFunction
Alpha
MPU
LLVM
7,528
89
1
[]
[ "<s>", "void", "addPreEmitPass", "(", ")", "override", "{", "addPass", "(", "createJ2DelaySlotFillerPass", "(", "getJ2TargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createJ2ConstantIslandPass", "(", ")", ")", ";", "}", "</s>" ]
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "J2", "J2", "J2", "J2" ]
J2TargetMachine
addPreEmitPass
J2
MPU
LLVM
7,529
24
1
[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "DenseMap", "<", "const", "AllocaInst", "*", ",", "int", ">", "::", "iterator", "SI", "=", "FuncInfo", ".", "StaticAllocaMap", ".", "find"...
[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]
[ "WebAssembly", "WebAssembly", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::COPY_I64", "WebAssembly::COPY_I32", "0" ]
WebAssemblyFastISel10
fastMaterializeAlloca
WebAssembly
Virtual ISA
LLVM
7,530
122
1
[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", "...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "R600" ]
SIFixSGPRLiveRanges3
getAnalysisUsage
R600
GPU
LLVM
7,531
52
1
[]
[ "<s>", "bool", "MSP430AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "["...
[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]
[ "MSP430", "MSP430", "0" ]
MSP430AsmPrinter (2)1
PrintAsmMemoryOperand
MSP430
MPU
LLVM
7,532
50
1
[]
[ "<s>", "TargetIRAnalysis", "WebAssemblyTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "WebAssemblyTTIImpl", "(", "this", ",...
[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]
[ "WebAssembly", "WebAssembly", "WebAssembly" ]
WebAssemblyTargetMachine2
getTargetIRAnalysis
WebAssembly
Virtual ISA
LLVM
7,533
34
1
[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", "2"...
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...
X86AsmParser114
ParseDirective
X86
CPU
LLVM
7,534
238
1
[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "TS", "."...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PATCHABLE_FUNCTION_ENTER", "Mips::PATCHABLE_FUNCTION_EXIT", "Mips::PATCHABLE_TAIL_CALL", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBran...
MipsAsmPrinter
emitInstruction
Mips
CPU
LLVM
7,535
504
1
[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "EVT", "VT", "=", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "!"...
[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]
[ "ARM", "ARM", "0", "1", "MVT::i1", "MVT::i8", "MVT::i32", "0", "1", "1", "MVT::i16", "MVT::i64", "2", "MVT::isVoid", "1" ]
ARMISelLowering132
isLegalAddressingMode
ARM
CPU
LLVM
7,536
244
1
[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "unsigned", ...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]
X86Subtarget (2)1
X86Subtarget
X86
CPU
LLVM
7,537
294
1
[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]
AMDGPUTargetMachine113
addIRPasses
AMDGPU
GPU
LLVM
7,538
170
1
[]
[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_...
[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "...
[ "arm", "0", "0", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]
arm5
thumb2_expand_return
arm
CPU
GCC
7,539
206
1
[]
[ "<s>", "const", "uint32_t", "*", "F2003fRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "F2003f", "F2003f" ]
F2003fRegisterInfo
getCallPreservedMask
F2003f
CPU
LLVM
7,540
23
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU",...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "PowerPC" ]
PPCLoopInstrFormPrep
getAnalysisUsage
PowerPC
CPU
LLVM
7,541
47
1
[]
[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...
[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]
[ "Hexagon", "Hexagon" ]
HexagonAsmParser27
isLabel
Hexagon
DSP
LLVM
7,542
229
1
[]
[ "<s>", "static", "rtvec", "rs6000_const_vec", "(", "machine_mode", "mode", ")", "{", "int", "i", ",", "subparts", ";", "rtvec", "v", ";", "switch", "(", "mode", ")", "{", "case", "E_V1TImode", ":", "subparts", "=", "1", ";", "break", ";", "case", "E_V2...
[ "Generate", "a", "vector", "of", "constants", "to", "permute", "MODE", "for", "a", "little-endian", "storage", "operation", "by", "swapping", "the", "two", "halves", "of", "a", "vector", "." ]
[ "powerpcspe", "1", "2", "4", "8", "16", "0", "2", "2", "2", "2" ]
powerpcspe
rs6000_const_vec
powerpcspe
CPU
GCC
7,543
156
1
[]
[ "<s>", "static", "void", "rs6000_define_or_undefine_macro", "(", "bool", "define_p", ",", "const", "char", "*", "name", ")", "{", "if", "(", "TARGET_DEBUG_BUILTIN", "||", "TARGET_DEBUG_TARGET", ")", "fprintf", "(", "stderr", ",", "\"#%s %s\\n\"", ",", "(", "defi...
[ "Define", "or", "undefine", "a", "single", "macro", "." ]
[ "powerpcspe", "\"#%s %s\\n\"", "\"define\"", "\"undef\"" ]
powerpcspe-c
rs6000_define_or_undefine_macro
powerpcspe
CPU
GCC
7,544
56
1
[]
[ "<s>", "bool", "aarch64_float_const_representable_p", "(", "rtx", "x", ")", "{", "int", "point_pos", "=", "2", "*", "HOST_BITS_PER_WIDE_INT", "-", "1", ";", "int", "exponent", ";", "unsigned", "HOST_WIDE_INT", "mantissa", ",", "mask", ";", "REAL_VALUE_TYPE", "r"...
[ "Return", "true", "iff", "X", "can", "be", "represented", "by", "a", "quarter-precision", "floating", "point", "immediate", "operand", "X", ".", "Note", ",", "we", "can", "not", "represent", "0.0", "." ]
[ "aarch64", "2", "1", "2", "0", "0", "1", "1", "5", "1", "0", "5", "0", "1", "4", "15", "5", "0", "7" ]
aarch643
aarch64_float_const_representable_p
aarch64
CPU
GCC
7,545
243
1
[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "AVRAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createAVRELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(",...
[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]
[ "AVR", "AVR", "AVR" ]
AVRAsmBackend1
createObjectWriter
AVR
MPU
LLVM
7,546
30
1
[]
[ "<s>", "bool", "AGCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "AGC", "AGC", "\"Unknown match type detected!\"", "\"unrecognized instruction mnemonic\"", "\"extracode instruction should be prefixed with EXTEND\"", "\"instruction prefixed with EXTEND is not an extracode\"", "0U", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\...
AGCAsmParser
MatchAndEmitInstruction
AGC
MPU
LLVM
7,547
363
1
[]
[ "<s>", "int", "riscv_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "int", "n", "=", "1", ";", "if", "(", "!", "riscv_classify_address", "(", "&", "addr", "...
[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...
[ "riscv", "1", "0", "1", "1" ]
riscv3
riscv_address_insns
riscv
CPU
GCC
7,548
86
1
[]
[ "<s>", "static", "void", "dump_target_flag_bits", "(", "const", "int", "flags", ")", "{", "if", "(", "flags", "&", "MASK_64BIT", ")", "fprintf", "(", "stderr", ",", "\"64BIT \"", ")", ";", "if", "(", "flags", "&", "MASK_APP_REGS", ")", "fprintf", "(", "s...
[ "Helpers", "for", "TARGET_DEBUG_OPTIONS", "." ]
[ "sparc", "\"64BIT \"", "\"APP_REGS \"", "\"FASTER_STRUCTS \"", "\"FLAT \"", "\"FMAF \"", "\"FPU \"", "\"HARD_QUAD \"", "\"POPC \"", "\"PTR64 \"", "\"STACK_BIAS \"", "\"UNALIGNED_DOUBLES \"", "\"V8PLUS \"", "\"VIS \"", "\"VIS2 \"", "\"VIS3 \"", "\"VIS4 \"", "\"CBCOND \"", "\"DEPRE...
sparc6
dump_target_flag_bits
sparc
CPU
GCC
7,549
296
1
[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&", "ST...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]
AArch64StorePairSuppress14
runOnMachineFunction
AArch64
CPU
LLVM
7,550
282
1
[]
[ "<s>", "const", "char", "*", "output_fp_compare", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "bool", "eflags_p", ",", "bool", "unordered_p", ")", "{", "rtx", "*", "xops", "=", "eflags_p", "?", "&", "operands", "[", "0", "]", ":", ...
[ "Output", "code", "for", "INSN", "to", "compare", "OPERANDS", ".", "EFLAGS_P", "is", "1", "when", "fcomi", "should", "be", "used", "and", "2", "when", "fnstsw", "should", "be", "used", ".", "UNORDERED_P", "is", "true", "when", "fucom", "should", "be", "u...
[ "i386", "0", "1", "40", "0", "\"fucomi\"", "\"fcomi\"", "\"p\\t{%y1, %0|%0, %y1}\"", "1", "1", "1", "1", "\"fucompp\"", "\"fcompp\"", "1", "\"ftst\"", "1", "\"ficom\"", "\"fucom\"", "\"fcom\"", "\"p%Z2\\t%y2\"", "\"fnstsw\\t%0\"" ]
i386
output_fp_compare
i386
CPU
GCC
7,551
267
1
[]
[ "<s>", "uint64_t", "getReturnSaveOffset", "(", ")", "const", "{", "return", "ReturnSaveOffset", ";", "}", "</s>" ]
[ "getReturnSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "return", "address", "." ]
[ "PowerPC" ]
PPCFrameLowering30
getReturnSaveOffset
PowerPC
CPU
LLVM
7,552
10
1
[]
[ "<s>", "unsigned", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "return", "0", ";", "}", "</s>" ]
[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]
[ "Hexagon", "0" ]
HexagonTargetTransformInfo20
getScalarizationOverhead
Hexagon
DSP
LLVM
7,553
18
1
[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTar...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]
[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3" ]
SIISelLowering102
AdjustInstrPostInstrSelection
R600
GPU
LLVM
7,554
220
1
[]
[ "<s>", "static", "bool", "mips_direct_save_slot_move_p", "(", "unsigned", "int", "regno", ",", "rtx", "mem", ",", "bool", "load_p", ")", "{", "if", "(", "TARGET_MIPS16", "&&", "!", "load_p", "&&", "regno", "==", "RETURN_ADDR_REGNUM", ")", "return", "false", ...
[ "Return", "true", "if", "a", "move", "between", "register", "REGNO", "and", "its", "save", "slot", "(", "MEM", ")", "can", "be", "done", "in", "a", "single", "move", ".", "LOAD_P", "is", "true", "if", "we", "are", "loading", "from", "the", "slot", ",...
[ "mips" ]
mips
mips_direct_save_slot_move_p
mips
CPU
GCC
7,555
50
1
[]
[ "<s>", "const", "ARM64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "ARM64", "ARM64" ]
ARM64TargetMachine
getSubtargetImpl
ARM64
CPU
LLVM
7,556
14
1
[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "Sub...
[ "Adjust", "SP", "by", "Amount", "bytes", "." ]
[ "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "16" ]
MipsSEInstrInfo19
adjustStackPtr
Mips
CPU
LLVM
7,557
170
1
[]
[ "<s>", "static", "bool", "is_va_list_char_pointer", "(", "tree", "type", ")", "{", "tree", "canonic", ";", "if", "(", "!", "TARGET_64BIT", ")", "return", "true", ";", "canonic", "=", "ix86_canonical_va_list_type", "(", "type", ")", ";", "return", "(", "canon...
[ "Checks", "if", "TYPE", "is", "of", "kind", "va_list", "char", "*", "." ]
[ "i386" ]
i386
is_va_list_char_pointer
i386
CPU
GCC
7,558
44
1
[]
[ "<s>", "static", "rtx", "function_arg_vector_value", "(", "int", "size", ",", "enum", "machine_mode", "base_mode", ",", "int", "regno", ")", "{", "unsigned", "short", "base_mode_size", "=", "GET_MODE_SIZE", "(", "base_mode", ")", ";", "int", "nregs", "=", "siz...
[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "for", "passing", "and", "returning", "BLKmode", "vectors", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for", "the", "FUNCTION_AR...
[ "sparc", "0", "0", "4" ]
sparc3
function_arg_vector_value
sparc
CPU
GCC
7,559
101
1
[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
[ "Hexagon", "Hexagon", "Hexagon::S2_storerb_io", "Hexagon::S2_storerh_io", "Hexagon::S2_storeri_io", "Hexagon::S2_storerd_io", "Hexagon::V6_vS32b_ai", "Hexagon::V6_vS32Ub_ai", "Hexagon::STriw_pred", "Hexagon::STriw_ctr", "Hexagon::PS_vstorerq_ai", "Hexagon::PS_vstorerw_ai", "0", "0", "1",...
HexagonInstrInfo (2)2
isStoreToStackSlot
Hexagon
DSP
LLVM
7,560
280
1
[]
[ "<s>", "static", "unsigned", "int", "pa_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", ";", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", ...
[ "Implement", "TARGET_SECTION_TYPE_FLAGS", "." ]
[ "pa", "\".data.rel.ro\"", "0", "\".data.rel.ro.local\"", "0" ]
pa
pa_section_type_flags
pa
CPU
GCC
7,561
62
1
[]
[ "<s>", "static", "bool", "already_warned", "(", "tree", "fndecl", ")", "{", "struct", "decl_chain", "*", "warned", ";", "for", "(", "warned", "=", "warned_decls", ";", "warned", "!=", "NULL", ";", "warned", "=", "warned", "->", "next", ")", "if", "(", ...
[ "Returns", "TRUE", "if", "FNDECL", "is", "on", "our", "list", "of", "warned", "about", "decls", "." ]
[ "rx" ]
rx
already_warned
rx
CPU
GCC
7,562
44
1
[]
[ "<s>", "void", "TMS320C64XInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "TMS320C64X", "TMS320C64X", "TMS320C64X::GPRegsRegClass", "TMS320C64X::GPRegsRegClass", "TMS320C64X::mv", "\"Can not copy physical registers!\"" ]
TMS320C64XInstrInfo
copyPhysReg
TMS320C64X
VLIW
LLVM
7,563
108
1
[]
[ "<s>", "static", "void", "aarch64_expand_sve_const_vector", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "unsigned", "int", "npatterns", "=", "CONST_VECTOR_NPATTERNS", "(", "src", ")", ";", "...
[ "Expand", "a", "move", "of", "general", "CONST_VECTOR", "SRC", "into", "DEST", ",", "given", "that", "it", "is", "n't", "a", "simple", "duplicate", "or", "series", "." ]
[ "aarch64", "1", "1", "128", "0", "0", "16", "0", "1", "0", "1", "2", "0", "1", "2", "0" ]
aarch645
aarch64_expand_sve_const_vector
aarch64
CPU
GCC
7,564
312
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysis...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "AArch64" ]
AArch64CleanupLocalDynamicTLSPass
getAnalysisUsage
AArch64
CPU
LLVM
7,565
33
1
[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "0", "0", "1", "HexagonISD::RET_FLAG", "MVT::Other", "HexagonISD::RET_FLAG", "MVT::Other" ]
HexagonISelLowering15
LowerReturn
Hexagon
DSP
LLVM
7,566
268
1
[]
[ "<s>", "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "(", "const", "ARMInstrInfo", "*", ")", "MF"...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "ARM", "ARM", "ARM", "ARM", "ARM", "2", "2", "0", "0", "0", "30", "\"Constant Island pass failed to converge!\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]
ARMConstantIslandPass17
runOnMachineFunction
ARM
CPU
LLVM
7,567
484
1
[]
[ "<s>", "bool", "R600TargetLowering", "::", "isZero", "(", "SDValue", "Op", ")", "const", "{", "if", "(", "ConstantSDNode", "*", "Cst", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "Op", ")", ")", "{", "return", "Cst", "->", "isNullValue", "(", ")", ...
[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]
[ "R600" ]
R600ISelLowering
isZero
R600
GPU
LLVM
7,568
64
1
[]
[ "<s>", "void", "X86TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const"...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
[ "X86", "X86", "ISD::BUILTIN_OP_END", "ISD::INTRINSIC_WO_CHAIN", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_VOID", "\"Should use MaskedValueIsZero if you don't know whether Op\"", "\" is a target node!\"", "X86ISD::SETCC", "1", "X86ISD::MOVMSK", "0", "X86ISD::VSHLI", "X86ISD::VSRLI", "1", ...
X86ISelLowering71
computeKnownBitsForTargetNode
X86
CPU
LLVM
7,569
422
1
[]
[ "<s>", "rtx", "mmix_get_hard_reg_initial_val", "(", "machine_mode", "mode", ",", "int", "regno", ")", "{", "return", "get_hard_reg_initial_val", "(", "mode", ",", "regno", ")", ";", "}", "</s>" ]
[ "Wrapper", "for", "get_hard_reg_initial_val", "since", "integrate.h", "is", "n't", "included", "from", "insn-emit.cc", "." ]
[ "mmix" ]
mmix
mmix_get_hard_reg_initial_val
mmix
CPU
GCC
7,570
19
1
[]
[ "<s>", "rtx", "ix86_memtag_extract_tag", "(", "rtx", "tagged_pointer", ",", "rtx", "target", ")", "{", "rtx", "tag", "=", "expand_simple_binop", "(", "Pmode", ",", "LSHIFTRT", ",", "tagged_pointer", ",", "GEN_INT", "(", "IX86_HWASAN_SHIFT", ")", ",", "target", ...
[ "Implement", "TARGET_MEMTAG_EXTRACT_TAG", "." ]
[ "i386", "0", "1" ]
i3861
ix86_memtag_extract_tag
i386
CPU
GCC
7,571
100
1
[]
[ "<s>", "void", "HSAILModuleInfo", "::", "processModule", "(", "const", "Module", "*", "M", ",", "const", "HSAILTargetMachine", "*", "mTM", ")", "{", "mSTM", "=", "mTM", "->", "getSubtargetImpl", "(", ")", ";", "if", "(", "mProcessed", ")", "{", "return", ...
[ "Process", "entire", "module", "and", "collect", "debug", "info", "anchors", "." ]
[ "HSAIL", "HSAIL", "HSAIL" ]
HSAILModuleInfo
processModule
HSAIL
Virtual ISA
LLVM
7,572
37
1
[]
[ "<s>", "static", "int", "no_previous_def", "(", "tree", "function_name", ")", "{", "tree", "branch_island", ";", "for", "(", "branch_island", "=", "branch_island_list", ";", "branch_island", ";", "branch_island", "=", "TREE_CHAIN", "(", "branch_island", ")", ")", ...
[ "NO_PREVIOUS_DEF", "checks", "in", "the", "link", "list", "whether", "the", "function", "name", "is", "already", "there", "or", "not", "." ]
[ "rs6000", "0", "1" ]
rs60003
no_previous_def
rs6000
CPU
GCC
7,573
42
1
[]
[ "<s>", "bool", "SPIRVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[", "0"...
[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]
[ "SPIRV", "SPIRV", "0" ]
SPIRVAsmPrinter
PrintAsmOperand
SPIRV
Virtual ISA
LLVM
7,574
48
1
[]
[ "<s>", "static", "int", "compute_total_frame_size", "(", "void", ")", "{", "int", "total_size", "=", "(", "get_frame_size", "(", ")", "+", "tilepro_saved_regs_size", "(", ")", "+", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", "args", ".", "pretend_ar...
[ "Return", "the", "frame", "size", "." ]
[ "tilepro" ]
tilepro
compute_total_frame_size
tilepro
VLIW
GCC
7,575
54
1
[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...
[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]
Thumb1FrameLowering18
restoreCalleeSavedRegisters
ARM
CPU
LLVM
7,576
307
1
[]
[ "<s>", "const", "uint16_t", "*", "DLXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", ")", "const", "{", "const", "uint16_t", "t", "=", "5", ";", "return", "&", "t", ";", "}", "</s>" ]
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "DLX", "DLX", "5" ]
DLXRegisterInfo
getCalleeSavedRegs
DLX
CPU
LLVM
7,577
24
1
[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "MipsISD::CMovFP_F", "MipsISD::CMovFP_T", "ISD::AND", "ISD::OR", "ISD::ADD", "ISD::AssertZext" ]
MipsISelLowering102
PerformDAGCombine
Mips
CPU
LLVM
7,578
177
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "SlotIndexes", ">", "(", ")", ";", "AU", ".", "setPres...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "AMDGPU" ]
SILowerControlFlow56
getAnalysisUsage
AMDGPU
GPU
LLVM
7,579
42
1
[]
[ "<s>", "void", "btf_ext_output", "(", "void", ")", "{", "output_btfext_header", "(", ")", ";", "output_btfext_core_sections", "(", ")", ";", "bpf_core_sections", "=", "NULL", ";", "}", "</s>" ]
[ "Output", "the", "entire", ".BTF.ext", "section", "." ]
[ "bpf" ]
coreout
btf_ext_output
bpf
Virtual ISA
GCC
7,580
19
1
[]
[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "|...
[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]
[ "ARM", "ARM", "ARM" ]
ARMBaseInstrInfo101
CreateTargetPostRAHazardRecognizer
ARM
CPU
LLVM
7,581
65
1
[]
[ "<s>", "TargetPassConfig", "*", "R600TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "R600PassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]
[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]
[ "AMDGPU", "R600", "R600" ]
AMDGPUTargetMachine10
createPassConfig
AMDGPU
GPU
LLVM
7,582
22
1
[]
[ "<s>", "static", "bool", "bfin_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "if", "(", "bfin_valid_reg_p", "(", "REGNO", "(",...
[ "Recognize", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants", "to", "use", "this", "a...
[ "bfin", "0", "0", "1", "1", "1", "0", "0", "0", "0", "0" ]
bfin
bfin_legitimate_address_p
bfin
DSP
GCC
7,583
243
1
[]
[ "<s>", "unsigned", "Z80InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "TSFlags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "Size", "=", "1", ";", "switch", "(", "TSF...
[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
[ "Z80", "Z80", "1", "Z80II::ImmSizeShift", "Z80II::ImmSizeMask", "2", "3", "Z80II::PrefixShift", "Z80II::PrefixMask", "Z80II::IndexedIndexPrefix", "Z80II::NoPrefix", "Z80II::CBPrefix", "Z80II::DDPrefix", "Z80II::EDPrefix", "Z80II::FDPrefix", "1", "Z80II::DDCBPrefix", "Z80II::FDCBPre...
Z80InstrInfo2
getInstSizeInBytes
Z80
MPU
LLVM
7,584
258
1
[]
[ "<s>", "static", "void", "s390_update_frame_layout", "(", "void", ")", "{", "int", "clobbered_regs", "[", "16", "]", ";", "s390_register_info", "(", "clobbered_regs", ")", ";", "regs_ever_live", "[", "BASE_REGNUM", "]", "=", "clobbered_regs", "[", "BASE_REGNUM", ...
[ "Update", "frame", "layout", ".", "Recompute", "actual", "register", "save", "data", "based", "on", "current", "info", "and", "update", "regs_ever_live", "for", "the", "special", "registers", ".", "May", "be", "called", "multiple", "times", ",", "but", "may", ...
[ "s390", "16", "1" ]
s3903
s390_update_frame_layout
s390
MPU
GCC
7,585
71
1
[]
[ "<s>", "static", "tree", "rs6000_handle_altivec_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "type", "=", "*", ...
[ "Handle", "the", "``", "altivec", "''", "attribute", ".", "The", "attribute", "may", "have", "arguments", "as", "follows", ":", "__attribute__", "(", "(", "altivec", "(", "vector__", ")", ")", ")", "__attribute__", "(", "(", "altivec", "(", "pixel__", ")",...
[ "rs6000", "\"use of %<long%> in AltiVec types is invalid for 64-bit code\"", "0", "\"use of %<long%> in AltiVec types is deprecated; use %<int%>\"", "\"use of %<long long%> in AltiVec types is invalid\"", "\"use of %<double%> in AltiVec types is invalid\"", "\"use of %<long double%> in AltiVec types is ...
rs60003
rs6000_handle_altivec_attribute
rs6000
CPU
GCC
7,586
442
1
[]
[ "<s>", "static", "bool", "aarch64_evpc_rev_local", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "HOST_WIDE_INT", "diff", ";", "unsigned", "int", "i", ",", "size", ",", "unspec", ";", "machine_mode", "pred_mode", ";", "if", "(", "d", "->", "vec_fla...
[ "Recognize", "patterns", "for", "the", "REV", "{", "64,32,16", "}", "insns", ",", "which", "reverse", "elements", "within", "each", "64-bit", ",", "32-bit", "or", "16-bit", "granule", "." ]
[ "aarch64", "0", "1", "1", "64", "32", "16", "1", "0", "1" ]
aarch641
aarch64_evpc_rev_local
aarch64
CPU
GCC
7,587
280
1
[]
[ "<s>", "static", "bool", "loongarch_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "||", "(", "!", "loongarch_mode_ok_for_mov_fmt_p", "(", "mode1", ")", "&&", "!", "loongarch_mode_ok_f...
[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]
[ "loongarch" ]
loongarch
loongarch_modes_tieable_p
loongarch
CPU
GCC
7,588
33
1
[]
[ "<s>", "unsigned", "BPFMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "BPF", "BPF", "BPF::JAL", "0", "BPF::LD_imm64", "0", "0", "0" ]
BPFMCCodeEmitter1
getMachineOpValue
BPF
Virtual ISA
LLVM
7,589
181
1
[]
[ "<s>", "static", "void", "mips_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "s...
[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]
[ "mips", "2", "1", "2", "2", "0", "0" ]
mips4
mips_function_arg_advance
mips
CPU
GCC
7,590
155
1
[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isMulAddWithConstProfitable", "(", "SDValue", "AddNode", ",", "SDValue", "ConstNode", ")", "const", "{", "EVT", "VT", "=", "AddNode", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")",...
[ "Return", "true", "if", "it", "may", "be", "profitable", "to", "transform", "(", "mul", "(", "add", "x", ",", "c1", ")", ",", "c2", ")", "-", ">", "(", "add", "(", "mul", "x", ",", "c2", ")", ",", "c1", "*", "c2", ")", "." ]
[ "RISCV", "RISCV", "1", "12", "12" ]
RISCVISelLowering3
isMulAddWithConstProfitable
RISCV
CPU
LLVM
7,591
129
1
[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "Compare", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "Mask", ",", "int", "Value", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", ...
[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...
[ "SystemZ", "SystemZ", "\"Only optimizing constant comparisons so far\"", "SystemZII::IsLogical", "0", "0" ]
SystemZInstrInfo1
optimizeCompareInstr
SystemZ
CPU
LLVM
7,592
76
1
[]
[ "<s>", "static", "void", "rs6000_secondary_reload_trace", "(", "int", "line", ",", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "rtx", "set", ",", "clobber", ";", "gcc_assert", "(", "reg", "!=", "NULL_RTX", "&...
[ "Better", "tracing", "for", "rs6000_secondary_reload_inner", "." ]
[ "rs6000", "\"rs6000_secondary_reload_inner:%d, type = %s\\n\"", "\"store\"", "\"load\"", "2" ]
rs6000
rs6000_secondary_reload_trace
rs6000
CPU
GCC
7,593
105
1
[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]
[ "X86", "X86", "8", "0", "1", "X86" ]
X86CallLowering16
lowerFormalArguments
X86
CPU
LLVM
7,594
244
1
[]
[ "<s>", "void", "loongarch_move_integer", "(", "rtx", "temp", ",", "rtx", "dest", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "struct", "loongarch_integer_op", "codes", "[", "LARCH_MAX_INTEGER_OPS", "]", ";", "machine_mode", "mode", ";", "unsigned", "int",...
[ "Load", "VALUE", "into", "DEST", ".", "TEMP", "is", "as", "for", "loongarch_force_temporary", "." ]
[ "loongarch", "0", "1", "1", "0", "0xfffffffffffff" ]
loongarch1
loongarch_move_integer
loongarch
CPU
GCC
7,595
273
1
[]
[ "<s>", "rtx", "m68k_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ...
[ "Location", "in", "which", "function", "value", "is", "returned", ".", "NOTE", ":", "Due", "to", "differences", "in", "ABIs", ",", "do", "n't", "call", "this", "function", "directly", ",", "use", "FUNCTION_VALUE", "instead", "." ]
[ "m68k", "2" ]
m68k
m68k_function_value
m68k
MPU
GCC
7,596
134
1
[]
[ "<s>", "static", "inline", "tree", "def_builtin2", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "ix86_bui...
[ "Like", "def_builtin", ",", "but", "for", "additional", "isa2", "flags", "." ]
[ "i386", "0", "0" ]
i3867
def_builtin2
i386
CPU
GCC
7,597
217
1
[]
[ "<s>", "rtx", "rs6000_libcall_value", "(", "enum", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "mode", "==", "DImode", ")", "{", "return", "gen_rtx_PARALLEL", "(", "DImode", ",",...
[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]
[ "rs6000", "2", "1", "4" ]
rs60003
rs6000_libcall_value
rs6000
CPU
GCC
7,598
160
1
[]
[ "<s>", "int", "arm_coproc_mem_operand", "(", "rtx", "op", ",", "bool", "wb", ")", "{", "rtx", "ind", ";", "if", "(", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", "frame_pointer_rtx", ",", "op", ")", "||"...
[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "coprocessor", "memory", "address", "pattern", ".", "WB", "if", "true", "if", "writeback", "address", "modes", "are", "allowed", "." ]
[ "arm", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "0", "1", "1", "1024", "1", "1024", "1", "3", "0" ]
arm3
arm_coproc_mem_operand
arm
CPU
GCC
7,599
393
1
[]