docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "...	[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]	[ "X86" ]	X86ISelLowering100	supportSplitCSR	X86	CPU	LLVM	7,400	39	1	[]
[ "<s>", "static", "bool", "aarch64_modifies_global_state_p", "(", "aarch64_simd_builtin_datum", "*", "d", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "d", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP_EXCEPTIONS", ")", "return", "...	[ "Return", "true", "if", "calls", "to", "the", "function", "could", "modify", "some", "form", "of", "global", "state", "." ]	[ "aarch64" ]	aarch64-builtins1	aarch64_modifies_global_state_p	aarch64	CPU	GCC	7,401	42	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ",", "bool", "ImageStore", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "if", "(", "!", "Store...	[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]	[ "AMDGPU", "SI", "ISD::BITCAST", "MVT::i32", "ISD::ZERO_EXTEND", "3", "ISD::BITCAST", "1", "ISD::ZERO_EXTEND", "ISD::BITCAST", "ISD::BITCAST", "4", "4", "0", "2", "1", "MVT::v2i16", "2", "2", "1", "ISD::BITCAST", "MVT::i32", "2", "MVT::i32", "MVT::i32" ]	SIISelLowering132	handleD16VData	AMDGPU	GPU	LLVM	7,402	486	1	[]
[ "<s>", "void", "PPCELFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "", ">", "(", "getAssembler", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCELFStreamer7	emitInstruction	PowerPC	CPU	LLVM	7,403	66	1	[]
[ "<s>", "static", "void", "rl78_start_function", "(", "FILE", "*", "file", ")", "{", "int", "i", ";", "add_vector_labels", "(", "file", ",", "\"interrupt\"", ")", ";", "add_vector_labels", "(", "file", ",", "\"vector\"", ")", ";", "if", "(", "cfun", "->", ...	[ "We", "do", "n't", "use", "this", "to", "actually", "emit", "the", "function", "prologue", ".", "We", "use", "this", "to", "insert", "a", "comment", "in", "the", "asm", "file", "describing", "the", "function", "." ]	[ "rl78", "\"interrupt\"", "\"vector\"", "0", "\"\\t; start of function\\n\"", "\"\\t; push %d:\"", "0", "16", "\" %s\"", "2", "\"\\n\"", "\"\\t; $fp points here (r22)\\n\"", "\"\\t; locals: %d byte%s\\n\"", "1", "\"\"", "\"s\"", "\"\\t; outgoing: %d byte%s\\n\"", "1", "\"\"", "\...	rl78	rl78_start_function	rl78	MPU	GCC	7,404	217	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".option\"", ")", "return", "parseDirectiveOption", "(", "...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "RI5CY", "RISCV", "\".option\"", "\".attribute\"" ]	RISCVAsmParser	ParseDirective	RI5CY	CPU	LLVM	7,405	45	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "", "Caller", ",", "const", "Function", "", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...	[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]	[ "ARM", "ARM" ]	ARMTargetTransformInfo (2)1	areInlineCompatible	ARM	CPU	LLVM	7,406	106	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "GBZ80", "MVT::i8" ]	GBZ80ISelLowering	getScalarShiftAmountTy	GBZ80	MPU	LLVM	7,407	19	1	[]
[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "PowerPC" ]	PPCSubtarget (2)	getStackAlignment	PowerPC	CPU	LLVM	7,408	10	1	[]
[ "<s>", "MachineInstr", "", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", ".", "getO...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "2", "1", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "0", "1" ]	ARMBaseInstrInfo (2)2	optimizeSelect	ARM	CPU	LLVM	7,409	414	1	[]
[ "<s>", "static", "void", "ia64_soft_fp_init_libfuncs", "(", "void", ")", "{", "}", "</s>" ]	[ "Use", "soft-fp", "." ]	[ "ia64" ]	ia64	ia64_soft_fp_init_libfuncs	ia64	CPU	GCC	7,410	8	1	[]
[ "<s>", "static", "bool", "tilegx_expand_const_muldi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "long", "long", "multiplier", ")", "{", "const", "struct", "tilegx_multiply_insn_seq", "*", "seq", "=", "tilegx_find_multiply_insn_seq_for_constant", "(", "multiplier", ...	[ "Try", "to", "a", "expand", "constant", "multiply", "in", "DImode", "by", "looking", "it", "up", "in", "a", "precompiled", "table", ".", "OP0", "is", "the", "result", "operand", ",", "OP1", "is", "the", "source", "operand", ",", "and", "MULTIPLIER", "is"...	[ "tilegx" ]	tilegx	tilegx_expand_const_muldi	tilegx	VLIW	GCC	7,411	51	1	[]
[ "<s>", "const", "MCSection", "", "MipsTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "{", "if", "(", "IsConstantInSmallSection", "(", "C", ",", "*", "TM", ")", ")", "return", "...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "Mips", "Mips" ]	MipsTargetObjectFile16	getSectionForConstant	Mips	CPU	LLVM	7,412	41	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::STri", "0", "SP::FPRegsRegisterClass", "SP::STFri", "0", "SP::DFPRegsRegisterClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]	SparcInstrInfo16	storeRegToStackSlot	Sparc	CPU	LLVM	7,413	197	1	[]
[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX::VRFrame", "NVPTX::VRFrame" ]	NVPTXPeephole11	runOnMachineFunction	NVPTX	GPU	LLVM	7,414	122	1	[]
[ "<s>", "bool", "SIFixVGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "="...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::COPY", "AMDGPU::EXEC", "AMDGPU::EXEC", "\"Add exec use to \"" ]	SIFixVGPRCopies4	runOnMachineFunction	AMDGPU	GPU	LLVM	7,415	154	1	[]
[ "<s>", "static", "rtx", "tilegx_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", "...	[ "Implement", "TARGET_FUNCTION_ARG", "." ]	[ "tilegx", "1", "1" ]	tilegx2	tilegx_function_arg	tilegx	VLIW	GCC	7,416	111	1	[]
[ "<s>", "unsigned", "PTXTargetLowering", "::", "getNumRegisters", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "registers", "that", "this", "ValueType", "will", "eventually", "require", "." ]	[ "PTX", "PTX", "1" ]	PTXISelLowering	getNumRegisters	PTX	GPU	LLVM	7,417	17	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "RISCV", "RISCV", "0", "1", "0", "0", "0", "RISCV", "RISCV::X0", "RISCV" ]	RISCVAsmPrinter	PrintAsmOperand	RISCV	CPU	LLVM	7,418	249	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", "\|\|", "MF", ".", "getFunction", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelDAGToDAG29	runOnMachineFunction	AArch64	CPU	LLVM	7,419	58	1	[]
[ "<s>", "bool", "MBBInfo", "::", "isVisited", "(", ")", "const", "{", "return", "HTScope", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "node", "been", "visited", "by", "the", "DFS", "traversal", "." ]	[ "Mips" ]	MipsOptimizePICCall	isVisited	Mips	CPU	LLVM	7,420	12	1	[]
[ "<s>", "static", "void", "loongarch_save_reg", "(", "rtx", "reg", ",", "rtx", "mem", ")", "{", "loongarch_emit_move", "(", "mem", ",", "reg", ")", ";", "loongarch_set_frame_expr", "(", "loongarch_frame_set", "(", "mem", ",", "reg", ")", ")", ";", "}", "</s...	[ "Save", "register", "REG", "to", "MEM", ".", "Make", "the", "instruction", "frame-related", "." ]	[ "loongarch" ]	loongarch	loongarch_save_reg	loongarch	CPU	GCC	7,421	29	1	[]
[ "<s>", "bool", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]	[ "VE" ]	VEISelLowering11	isIntDivCheap	VE	CPU	LLVM	7,422	16	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dest", ",", "SDValue", "Src", ",", "Ma...	[ "Emit", "target-specific", "code", "that", "performs", "a", "strcpy", "or", "stpcpy", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "SystemZISD::STPCPY", "0", "MVT::i32", "1" ]	SystemZSelectionDAGInfo1	EmitTargetCodeForStrcpy	SystemZ	CPU	LLVM	7,423	110	1	[]
[ "<s>", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "subtarget", "inserts", "the", "final", "scheduling", "pass", "on", "its", "own", "." ]	[ "ARM" ]	ARMTargetMachine24	targetSchedulesPostRAScheduling	ARM	CPU	LLVM	7,424	11	1	[]
[ "<s>", "static", "void", "alpha_extract_integer", "(", "rtx", "x", ",", "HOST_WIDE_INT", "", "p0", ",", "HOST_WIDE_INT", "", "p1", ")", "{", "HOST_WIDE_INT", "i0", ",", "i1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "x", ...	[ "Given", "an", "integral", "CONST_INT", ",", "CONST_DOUBLE", ",", "or", "CONST_VECTOR", ",", "return", "the", "low", "64", "bits", "." ]	[ "alpha", "0", "0", "64", "0" ]	alpha3	alpha_extract_integer	alpha	MPU	GCC	7,425	126	1	[]
[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo16	getGatherScatterOpCost	Hexagon	DSP	LLVM	7,426	55	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Nyuzi", "0", "0" ]	NyuziAsmParser	addExpr	Nyuzi	GPU	LLVM	7,427	78	1	[]
[ "<s>", "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "arg_regs_u...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from...	[ "fr30", "0" ]	fr30	fr30_setup_incoming_varargs	fr30	DSP	GCC	7,428	86	1	[]
[ "<s>", "virtual", "bool", "isReg", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==", "KindReg", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Videocore" ]	VideocoreAsmParser	isReg	Videocore	DSP	LLVM	7,429	14	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "R600", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FT...	AMDGPUISelLowering109	LowerOperation	R600	GPU	LLVM	7,430	269	1	[]
[ "<s>", "static", "tree", "nvptx_goacc_adjust_private_decl", "(", "location_t", "loc", ",", "tree", "decl", ",", "int", "level", ")", "{", "gcc_checking_assert", "(", "!", "lookup_attribute", "(", "\"oacc gang-private\"", ",", "DECL_ATTRIBUTES", "(", "decl", ")", "...	[ "Implement", "TARGET_GOACC_ADJUST_PRIVATE_DECL", "." ]	[ "nvptx", "\"oacc gang-private\"", "\"oacc gang-private\"" ]	nvptx	nvptx_goacc_adjust_private_decl	nvptx	GPU	GCC	7,431	73	1	[]
[ "<s>", "void", "XtensaFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Xtensa", "Xtensa", "\"Couldn't reach here\"" ]	XtensaFrameLowering	emitPrologue	Xtensa	MPU	LLVM	7,432	70	1	[]
[ "<s>", "bool", "Z80CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "NoZ80CFOpt", ".", "getValue", "(", ")", ")", "return", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Z80", "Z80", "Z80" ]	Z80CallFrameOptimization1	runOnMachineFunction	Z80	MPU	LLVM	7,433	35	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR" ]	RISCVISelLowering10	LowerOperation	RISCV	CPU	LLVM	7,434	123	1	[]
[ "<s>", "uint32_t", "find", "(", "T", "Val", ")", "const", "{", "auto", "F", "=", "llvm", "::", "find", "(", "Map", ",", "Val", ")", ";", "assert", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", ";", "return", "F", "-", "Map", ".", "begin",...	[ "Search", "for", "the", "first", "string", "Str", "in", "the", "string", "." ]	[ "Hexagon" ]	RDFGraph11	find	Hexagon	DSP	LLVM	7,435	41	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "", "DAG", ")", "const", "{", "MultiHazardRecognizer", "", "MHR", "=", "new", "MultiHa...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "ARM", "ARM", "ARM" ]	ARMBaseInstrInfo110	CreateTargetPostRAHazardRecognizer	ARM	CPU	LLVM	7,436	90	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "unsigned", "Opcode...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "PowerPC", "PPC", "PPC::NOP", "PPC::DIR_PWR6", "PPC::NOP_GT_PWR6", "PPC::DIR_PWR7", "PPC::NOP_GT_PWR7", "PPC::DIR_PWR8", "PPC::NOP_GT_PWR7" ]	PPCInstrInfo (3)	insertNoop	PowerPC	CPU	LLVM	7,437	101	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "{", "UP", ".", "UpperBound", "=", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "4", "0", "4", "1", "0", "1", "\"Cost of loop: \"", "\"\\n\"", "\"Default Runtime Unroll Count: \"", "\"\\n\""...	ARMTargetTransformInfo14	getUnrollingPreferences	ARM	CPU	LLVM	7,438	489	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0", "1" ]	ARMCallLowering18	lowerFormalArguments	ARM	CPU	LLVM	7,439	269	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64", "0", "2", "0", "0", "2", "ARM::VSTMQIA", "1"...	ARMBaseInstrInfo (2)4	isStoreToStackSlot	ARM	CPU	LLVM	7,440	345	1	[]
[ "<s>", "static", "void", "tilegx_expand_to_rtl_hook", "(", "void", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_EXPAND_TO_RTL_HOOK", "." ]	[ "tilegx", "0" ]	tilegx	tilegx_expand_to_rtl_hook	tilegx	VLIW	GCC	7,441	14	1	[]
[ "<s>", "void", "setFunction", "(", "Function", "&", "F", ")", "{", "Func", "=", "&", "F", ";", "}", "</s>" ]	[ "Initialize", "data", "structures", "for", "specified", "new", "function", "." ]	[ "JVM" ]	JVMCastHandler	setFunction	JVM	Virtual ISA	LLVM	7,442	14	1	[]
[ "<s>", "SDNode", "*", "X86DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TL...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86" ]	X86ISelDAGToDAG110	getGlobalBaseReg	X86	CPU	LLVM	7,443	39	1	[]
[ "<s>", "bool", "mayStore", "(", ")", "const", "{", "return", "Store", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "instruction", "could", "possibly", "modify", "memory", "." ]	[ "Hexagon" ]	HexagonShuffler14	mayStore	Hexagon	DSP	LLVM	7,444	10	1	[]
[ "<s>", "static", "rtx", "nds32_expand_unopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "return_p", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_arg...	[ "Expand", "builtins", "that", "take", "one", "operands", "and", "the", "first", "is", "immediate", "." ]	[ "nds32", "0", "1", "0" ]	nds32-intrinsic	nds32_expand_unopimm_builtin	nds32	CPU	GCC	7,445	130	1	[]
[ "<s>", "static", "void", "emit_move_after_reload", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "scratch", ")", "{", "rtx", "insn", ";", "if", "(", "TARGET_M6812", "\|\|", "H_REG_P", "(", "to", ")", "\|\|", "H_REG_P", "(", "from", ")", ")", "{", "in...	[ "Emit", "a", "move", "after", "the", "reload", "pass", "has", "completed", ".", "This", "is", "used", "to", "emit", "the", "prologue", "and", "epilogue", "." ]	[ "m68hc11", "0", "0", "0", "0" ]	m68hc111	emit_move_after_reload	m68hc11	MPU	GCC	7,446	164	1	[]
[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstr...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "0", "AMDGPU::EXEC", "AMDGPU::SReg_64RegClass", "AMDGPU::COPY", "AMDGPU::EXEC", "AMDGPU::S_WQM_B64", "AMDGPU::EXEC", "AMDGPU::EXEC", "AMDGPU::SCC" ]	SIWholeQuadMode5	runOnMachineFunction	AMDGPU	GPU	LLVM	7,447	346	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMapping", "AArch64RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "RegisterBankInfo", "::", "InstructionMapping", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "AArch64", "AArch64", "AArch64::FPRRegBankID", "AArch64::GPRRegBankID", "1", "1", "0", "0" ]	AArch64RegisterBankInfo32	getInstrMapping	AArch64	CPU	LLVM	7,448	136	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SIC Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SIC", "\"SIC Assembly Printer\"" ]	SICAsmPrinter	getPassName	SIC	CPU	LLVM	7,449	14	1	[]
[ "<s>", "uint64_t", "ARMPLT", "::", "emit", "(", "MemoryRegion", "&", "pRegion", ")", "{", "uint64_t", "result", "=", "0x0", ";", "iterator", "it", "=", "begin", "(", ")", ";", "unsigned", "char", "*", "buffer", "=", "pRegion", ".", "begin", "(", ")", ...	[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]	[ "ARM", "ARM", "0x0", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "ARM" ]	ARMPLT	emit	ARM	CPU	LLVM	7,450	137	1	[]
[ "<s>", "size_t", "parallel_elements", "(", "rtx", "parallel_rtx", ")", "{", "parallel_rtx", "=", "extract_pattern_from_insn", "(", "parallel_rtx", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "parallel_rtx", ")", "==", "PARALLEL", ")", ";", "return", "XVECLEN", ...	[ "Get", "the", "number", "of", "elements", "in", "a", "parallel", "rtx", "." ]	[ "nds32", "0" ]	nds32-utils	parallel_elements	nds32	CPU	GCC	7,451	33	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", "==", "EHPersonality", "::", "CoreCLR", ")", "return", "Sub...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "X86", "X86", "X86::RDX", "X86::EDX", "X86::RAX", "X86::EAX" ]	X86ISelLowering (2)6	getExceptionPointerRegister	X86	CPU	LLVM	7,452	54	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget59	AArch64Subtarget	AArch64	CPU	LLVM	7,453	121	1	[]
[ "<s>", "virtual", "const", "TeeRISCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TeeRISC", "TeeRISC" ]	TeeRISCTargetMachine	getRegisterInfo	TeeRISC	CPU	LLVM	7,454	18	1	[]
[ "<s>", "static", "inline", "void", "desc_abi", "(", "unsigned", "char", "abi", ",", "unsigned", "char", "context", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "unwabi", "=", "(", "abi", "<<", "8", ")", "\|", "context", ";", "}", ...	[ "Prologue", "descriptors", "." ]	[ "ia64", "8" ]	unwind-ia641	desc_abi	ia64	CPU	GCC	7,455	32	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", ...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine5	XCoreTargetMachine	XCore	MPU	LLVM	7,456	88	1	[]
[ "<s>", "static", "void", "ix86_init_platform_type_builtins", "(", "void", ")", "{", "make_cpu_type_builtin", "(", "\"__builtin_cpu_init\"", ",", "IX86_BUILTIN_CPU_INIT", ",", "INT_FTYPE_VOID", ",", "false", ")", ";", "make_cpu_type_builtin", "(", "\"__builtin_cpu_is\"", "...	[ "Make", "builtins", "to", "get", "CPU", "type", "and", "features", "supported", ".", "The", "created", "builtins", "are", ":", "__builtin_cpu_init", "(", ")", ",", "to", "detect", "cpu", "type", "and", "features", ",", "__builtin_cpu_is", "(", "``", "<", "...	[ "i386", "\"__builtin_cpu_init\"", "\"__builtin_cpu_is\"", "\"__builtin_cpu_supports\"" ]	i386-builtins	ix86_init_platform_type_builtins	i386	CPU	GCC	7,457	41	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Su...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::GPR64RegClass", "AArch64::FPR64RegClass", "AArch64::FPR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	AArch64ISelLowering	insertCopiesSplitCSR	AArch64	CPU	LLVM	7,458	271	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_classify_vector_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_advsimd_struct_mode_p", "(", "mode", ")", ")", "return", "VEC_ADVSIMD", "\|", "VEC_STRUCT", ";", "if", "(", "aarch64_sve_pred_mode_p", "(", ...	[ "Return", "a", "set", "of", "flags", "describing", "the", "vector", "properties", "of", "mode", "MODE", ".", "Ignore", "modes", "that", "are", "not", "supported", "by", "the", "current", "target", "." ]	[ "aarch64", "0", "0", "0", "0", "0" ]	aarch64	aarch64_classify_vector_mode	aarch64	CPU	GCC	7,459	243	1	[]
[ "<s>", "void", "BlackfinInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Blackfin", "BF::DPRegClass", "BF::STORE32fi", "0", "BF::D16RegClass", "BF::STORE16fi", "0", "BF::AnyCCRegClass", "BF::STORE8fi", "0", "\"Cannot store regclass to stack slot: \"" ]	BlackfinInstrInfo	storeRegToStackSlot	Blackfin	DSP	LLVM	7,460	233	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "lowerRE...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "ISD::RETURNADDR", "ISD::SELECT_CC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::ConstantPool", "ISD::VASTART", "ISD::VAARG", "ISD::ATOMIC_FENCE", "ISD::STACKSAVE", "ISD::STACKRESTORE", "ISD::FRAMEADDR", "\"Unexpected no...	RISCVISelLowering (2)2	LowerOperation	RISCV	CPU	LLVM	7,461	225	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon optimize redundant zero and size extends\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon optimize redundant zero and size extends\"" ]	HexagonPeephole (2)	getPassName	Hexagon	DSP	LLVM	7,462	13	1	[]
[ "<s>", "static", "int", "get_unit_reqs", "(", "rtx_insn", "", "insn", ",", "int", "", "req1", ",", "int", "", "side1", ",", "int", "", "req2", ",", "int", "*", "side2", ")", "{", "enum", "attr_units", "units", ";", "enum", "attr_cross", "cross", ...	[ "Examine", "INSN", ",", "and", "store", "in", "REQ1/SIDE1", "and", "REQ2/SIDE2", "the", "unit", "requirements", ".", "Returns", "zero", "if", "INSN", "ca", "n't", "be", "handled", ",", "otherwise", "either", "one", "or", "two", "to", "show", "how", "many",...	[ "c6x", "0", "0", "0", "1", "1", "1", "0", "2", "2", "1" ]	c6x	get_unit_reqs	c6x	VLIW	GCC	7,463	224	1	[]
[ "<s>", "Function", "", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "", "M", ",", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...	[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]	[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]	MBlazeIntrinsicInfo6	getDeclaration	MBlaze	MPU	LLVM	7,464	78	1	[]
[ "<s>", "bool", "TPCLutCacheCounter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "TPCSubtarget", ">", "(", ")", ";", "bool", "PrintlutWarn", "=", "ST", "->", "getTargetLow...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC", "TPC", "0" ]	TPCLutCacheCounter	runOnMachineFunction	TPC	Virtual ISA	LLVM	7,465	131	1	[]
[ "<s>", "void", "mprocAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "mprocMCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "M...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "mproc", "mproc", "mproc" ]	mprocAsmPrinter	EmitInstruction	mproc	Virtual ISA	LLVM	7,466	40	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "P2FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "LLVM_DEBUG", "(", "e...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "P2", "P2", "\"=== eliminate call frame pseudo\\n\"", "0", "P2::ADJCALLSTACKDOWN", "P2::PTRA" ]	P2FrameLowering	eliminateCallFramePseudoInstr	P2	MPU	LLVM	7,467	104	1	[]
[ "<s>", "static", "void", "pru_asm_function_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "flag_verbose_asm", "\|\|", "flag_debug_asm", ")", "pru_dump_frame_layout", "(", "file", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_FUNCTION_PROLOGUE", "." ]	[ "pru" ]	pru	pru_asm_function_prologue	pru	CPU	GCC	7,468	21	1	[]
[ "<s>", "static", "void", "mcore_external_libcall", "(", "rtx", "fun", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.import\\t\"", ")", ";", "assemble_name", "(", "asm_out_file", ",", "XSTR", "(", "fun", ",", "0", ")", ")", ";", "fprintf", "(", "asm...	[ "Worker", "function", "for", "TARGET_ASM_EXTERNAL_LIBCALL", "." ]	[ "mcore", "\"\\t.import\\t\"", "0", "\"\\n\"" ]	mcore	mcore_external_libcall	mcore	MPU	GCC	7,469	35	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "auto", "ReportUnsafeHWInst", "=", "[", "&", "]", "(", "TargetLowering", "::", "AtomicExpansionKind", "Kin...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AMDGPU", "SI", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AM...	SIISelLowering83	shouldExpandAtomicRMWInIR	AMDGPU	GPU	LLVM	7,470	456	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "assert", "(", "SU", "->", "getInstr", "(", ")", "&&", "\"Scheduled SUnit must have instr\"", ")",...	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "Hexagon", "\"Scheduled SUnit must have instr\"" ]	HexagonMachineScheduler (2)	releaseBottomNode	Hexagon	DSP	LLVM	7,471	128	1	[]
[ "<s>", "static", "inline", "bool", "mode_supports_vsx_dform_quad", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_QUAD_OFFSET", ")", "!=", "0", ")", ";", ...	[ "Return", "true", "if", "we", "have", "D-form", "addressing", "in", "VSX", "registers", ".", "This", "addressing", "is", "more", "limited", "than", "normal", "d-form", "addressing", "in", "that", "the", "offset", "must", "be", "aligned", "on", "a", "16-byte"...	[ "powerpcspe", "0" ]	powerpcspe	mode_supports_vsx_dform_quad	powerpcspe	CPU	GCC	7,472	29	1	[]
[ "<s>", "int", "m32c_modes_tieable_p", "(", "enum", "machine_mode", "m1", ",", "enum", "machine_mode", "m2", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "m1", ")", "==", "GET_MODE_SIZE", "(", "m2", ")", ")", "return", "1", ";", "if", "(", "m1", "==", "QI...	[ "Implements", "MODES_TIEABLE_P", ".", "In", "general", ",", "modes", "are", "n't", "tieable", "since", "registers", "are", "all", "different", "sizes", ".", "However", ",", "since", "most", "modes", "are", "bigger", "than", "our", "registers", "anyway", ",", ...	[ "m32c", "1", "0", "1" ]	m32c2	m32c_modes_tieable_p	m32c	MPU	GCC	7,473	44	1	[]
[ "<s>", "unsigned", "CAHPInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "CAHP", "CAHP", "0", "0", "0", "1", "1", "2" ]	CAHPInstrInfo	removeBranch	CAHP	CPU	LLVM	7,474	157	1	[]
[ "<s>", "const", "RISCVRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo (2)	getRegisterInfo	RISCV	CPU	LLVM	7,475	12	1	[]
[ "<s>", "void", "func_fma_steering", "::", "dfs", "(", "void", "(", "", "process_forest", ")", "(", "fma_forest", "", ")", ",", "void", "(", "", "process_root", ")", "(", "fma_forest", "", ",", "fma_root_node", "", ")", ",", "void", "(", "", "proc...	[ "Perform", "a", "depth-first", "search", "of", "the", "forests", "of", "fma_node", "in", "THIS-", ">", "m_fma_forests", ",", "calling", "PROCESS_FOREST", "(", ")", "on", "each", "fma_forest", "object", "in", "THIS-", ">", "m_fma_forests", "list", ",", "PROCESS...	[ "aarch64", "0" ]	cortex-a57-fma-steering2	dfs	aarch64	CPU	GCC	7,476	316	1	[]
[ "<s>", "static", "bool", "legitimate_small_data_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "return", "legitimate_small_data_address_p", "(", "XEXP", "(", "x", ...	[ "Return", "true", "if", "x", "is", "ok", "to", "be", "used", "as", "a", "small", "data", "address", "." ]	[ "arc", "0", "0", "0", "1", "1", "2", "1", "0x1", "0", "4", "8", "1", "0x3", "0" ]	arc	legitimate_small_data_address_p	arc	MPU	GCC	7,477	170	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)	isPredicable	Hexagon	DSP	LLVM	7,478	23	1	[]
[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingC...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]	AArch64CallLowering	splitToValueTypes	AArch64	CPU	LLVM	7,479	292	1	[]
[ "<s>", "static", "reg_class_t", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "GENERAL_REGS", "&&", "MEM_P", "(", "x", ")", ")", "return", "EIGHT_REGS", ";", "return", "rclass", ";", "...	[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "and", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]	[ "stormy16" ]	stormy164	xstormy16_preferred_reload_class	stormy16	CPU	GCC	7,480	29	1	[]
[ "<s>", "void", "rvexInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "O", "<<", "\"\\tc0 \"", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "rvex", "rvex", "\"\\tc0 \"" ]	rvexInstPrinter	printInst	rvex	VLIW	LLVM	7,481	37	1	[]
[ "<s>", "MVT", "M68kTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "Ty", ")", "const", "{", "if", "(", "Ty", ".", "isSimple", "(", ")", ")", "{", "return", "Ty", ".", "getSimpleVT", "(", ")", ";", "}"...	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "M68k", "M68k", "MVT::getIntegerVT", "0" ]	M68kISelLowering6	getScalarShiftAmountTy	M68k	MPU	LLVM	7,482	46	1	[]
[ "<s>", "bool", "SIFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI", ...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister" ]	SIFrameLowering20	assignCalleeSavedSpillSlots	AMDGPU	GPU	LLVM	7,483	111	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...	ARMBaseRegisterInfo22	needsFrameBaseReg	ARM	CPU	LLVM	7,484	327	1	[]
[ "<s>", "static", "int", "ix86_vec_cost", "(", "machine_mode", "mode", ",", "int", "cost", ",", "bool", "parallel", ")", "{", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "cost", ";", "if", "(", "!", "parallel", ")", "return", "cost...	[ "Return", "cost", "of", "vector", "operation", "in", "MODE", "given", "that", "scalar", "version", "has", "COST", ".", "If", "PARALLEL", "is", "true", "assume", "that", "CPU", "has", "more", "than", "one", "unit", "performing", "the", "operation", "." ]	[ "i386", "128", "2", "128", "128" ]	i3867	ix86_vec_cost	i386	CPU	GCC	7,485	79	1	[]
[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<",...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "...	MipsOs1614	runOnModule	Mips	CPU	LLVM	7,486	273	1	[]
[ "<s>", "void", "csky_init_builtins", "(", "void", ")", "{", "static", "tree", "csky_floatHF_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "csky_floatHF_type_node", ")", "=", "GET_MODE_PRECISION", "(", "HFmode", ")", ";", "layout_...	[ "Implement", "the", "TARGET_INIT_BUILTINS", "target", "macro", "." ]	[ "csky", "\"__fp16\"" ]	csky	csky_init_builtins	csky	CPU	GCC	7,487	45	1	[]
[ "<s>", "void", "HexagonMCCodeEmitter", "::", "encodeInstruction", "(", "MCInst", "const", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "M...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Encoding bundle\\n\"", "0", "0", "Hexagon", "1", "Hexagon", "Hexagon" ]	HexagonMCCodeEmitter5	encodeInstruction	Hexagon	DSP	LLVM	7,488	186	1	[]
[ "<s>", "static", "int", "dispatch_function_versions", "(", "tree", "dispatch_decl", ",", "void", "", "fndecls_p", ",", "basic_block", "", "empty_bb", ")", "{", "int", "ix", ";", "tree", "ele", ";", "vec", "<", "tree", ">", "*", "fndecls", ";", "tree", ...	[ "This", "function", "generates", "the", "dispatch", "function", "for", "multi-versioned", "functions", ".", "DISPATCH_DECL", "is", "the", "function", "which", "will", "contain", "the", "dispatch", "logic", ".", "FNDECLS", "are", "the", "function", "choices", "for"...	[ "rs6000", "\"dispatch_function_versions, top\\n\"", "2", "0", "1", "1", "0", "\"dispatch_function_versions, clone %d, %s\\n\"", "0" ]	rs6000	dispatch_function_versions	rs6000	CPU	GCC	7,489	226	1	[]
[ "<s>", "Register", "RISCVTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X11", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "RI5CY", "RISCV", "RISCV::X11" ]	RISCVISelLowering	getExceptionSelectorRegister	RI5CY	CPU	LLVM	7,490	18	1	[]
[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET...	[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]	[ "rs6000", "1", "1", "1", "0", "\"%qs requires PowerPC64 architecture, enabling\"", "\"-m64\"", "1", "\"10.5\"", "0" ]	rs60007	darwin_rs6000_override_options	rs6000	CPU	GCC	7,491	124	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "&", "MIa", ",", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be ...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Lanai", "Lanai", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0", "0", "0" ]	LanaiInstrInfo12	areMemAccessesTriviallyDisjoint	Lanai	CPU	LLVM	7,492	197	1	[]
[ "<s>", "static", "parse_codes", "parse_ovld_entry", "(", "void", ")", "{", "pos", "=", "0", ";", "consume_whitespace", "(", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "==", "'['", ")", "return", "PC_EOSTANZA", ";", "if", "(", "num_ovlds", ">=", "...	[ "Parse", "one", "two-line", "entry", "in", "the", "overload", "file", "." ]	[ "rs6000", "0", "1", "\"too many overloads.\\n\"", "0", "\"unexpected EOF.\\n\"", "0", "\"missing overload id.\\n\"", "\"ID name is '%s'.\\n\"", "\"builtin ID '%s' not found in bif file.\\n\"", "\"duplicate overload ID '%s'.\\n\"", "\"garbage at end of line.\\n\"" ]	rs6000-gen-builtins	parse_ovld_entry	rs6000	CPU	GCC	7,493	315	1	[]
[ "<s>", "bool", "s390_decompose_addrstyle_without_index", "(", "rtx", "op", ",", "rtx", "", "base", ",", "HOST_WIDE_INT", "", "offset", ")", "{", "rtx", "off", "=", "NULL_RTX", ";", "if", "(", "CONST_SCALAR_INT_P", "(", "op", ")", ")", "{", "off", "=", ...	[ "Decompose", "a", "RTL", "expression", "OP", "for", "an", "address", "style", "operand", "into", "its", "components", ",", "and", "return", "the", "base", "register", "in", "BASE", "and", "the", "offset", "in", "OFFSET", ".", "While", "OP", "looks", "like"...	[ "s390", "1", "1", "0", "0", "0" ]	s390	s390_decompose_addrstyle_without_index	s390	MPU	GCC	7,494	179	1	[]
[ "<s>", "bool", "aarch_bti_enabled", "(", "void", ")", "{", "return", "aarch_enable_bti", "!=", "0", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "Branch", "Target", "Identification", "Mechanism", "is", "enabled", "." ]	[ "arm", "0" ]	arm1	aarch_bti_enabled	arm	CPU	GCC	7,495	12	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", "X86" ]	X86TargetMachine112	getSubtargetImpl	X86	CPU	LLVM	7,496	206	1	[]
[ "<s>", "bool", "Thumb1RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "ARM", "ARM::tMOVr", "ARM::R12", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12" ]	Thumb1RegisterInfo	saveScavengerRegister	ARM	CPU	LLVM	7,497	279	1	[]
[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "8", "\"CF ALU instruction disabled\"" ]	R600ClauseMergePass24	runOnMachineFunction	R600	GPU	LLVM	7,498	204	1	[]
[ "<s>", "TargetTransformInfo", "ARCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "ARC", "ARC", "ARC" ]	ARCTargetMachine	getTargetTransformInfo	ARC	MPU	LLVM	7,499	23	1	[]

[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "...

[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]

[ "X86" ]

X86ISelLowering100

supportSplitCSR

X86

CPU

LLVM

7,400

39

1

[]

[ "<s>", "static", "bool", "aarch64_modifies_global_state_p", "(", "aarch64_simd_builtin_datum", "*", "d", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "d", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP_EXCEPTIONS", ")", "return", "...

[ "Return", "true", "if", "calls", "to", "the", "function", "could", "modify", "some", "form", "of", "global", "state", "." ]

[ "aarch64" ]

aarch64-builtins1

aarch64_modifies_global_state_p

aarch64

CPU

GCC

7,401

42

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "handleD16VData", "(", "SDValue", "VData", ",", "SelectionDAG", "&", "DAG", ",", "bool", "ImageStore", ")", "const", "{", "EVT", "StoreVT", "=", "VData", ".", "getValueType", "(", ")", ";", "if", "(", "!", "Store...

[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]

[ "AMDGPU", "SI", "ISD::BITCAST", "MVT::i32", "ISD::ZERO_EXTEND", "3", "ISD::BITCAST", "1", "ISD::ZERO_EXTEND", "ISD::BITCAST", "ISD::BITCAST", "4", "4", "0", "2", "1", "MVT::v2i16", "2", "2", "1", "ISD::BITCAST", "MVT::i32", "2", "MVT::i32", "MVT::i32" ]

SIISelLowering132

handleD16VData

AMDGPU

GPU

LLVM

7,402

486

1

[]

[ "<s>", "void", "PPCELFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "*", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "*", ">", "(", "getAssembler", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCELFStreamer7

emitInstruction

PowerPC

CPU

LLVM

7,403

66

1

[]

[ "<s>", "static", "void", "rl78_start_function", "(", "FILE", "*", "file", ")", "{", "int", "i", ";", "add_vector_labels", "(", "file", ",", "\"interrupt\"", ")", ";", "add_vector_labels", "(", "file", ",", "\"vector\"", ")", ";", "if", "(", "cfun", "->", ...

[ "We", "do", "n't", "use", "this", "to", "actually", "emit", "the", "function", "prologue", ".", "We", "use", "this", "to", "insert", "a", "comment", "in", "the", "asm", "file", "describing", "the", "function", "." ]

[ "rl78", "\"interrupt\"", "\"vector\"", "0", "\"\\t; start of function\\n\"", "\"\\t; push %d:\"", "0", "16", "\" %s\"", "2", "\"\\n\"", "\"\\t; $fp points here (r22)\\n\"", "\"\\t; locals: %d byte%s\\n\"", "1", "\"\"", "\"s\"", "\"\\t; outgoing: %d byte%s\\n\"", "1", "\"\"", "\...

rl78

rl78_start_function

rl78

MPU

GCC

7,404

217

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".option\"", ")", "return", "parseDirectiveOption", "(", "...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "RI5CY", "RISCV", "\".option\"", "\".attribute\"" ]

RISCVAsmParser

ParseDirective

RI5CY

CPU

LLVM

7,405

45

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...

[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]

[ "ARM", "ARM" ]

ARMTargetTransformInfo (2)1

areInlineCompatible

ARM

CPU

LLVM

7,406

106

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "GBZ80", "MVT::i8" ]

GBZ80ISelLowering

getScalarShiftAmountTy

GBZ80

MPU

LLVM

7,407

19

1

[]

[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "StackAlignment", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "PowerPC" ]

PPCSubtarget (2)

getStackAlignment

PowerPC

CPU

LLVM

7,408

10

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", ".", "getO...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "2", "1", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "0", "1" ]

ARMBaseInstrInfo (2)2

optimizeSelect

ARM

CPU

LLVM

7,409

414

1

[]

[ "<s>", "static", "void", "ia64_soft_fp_init_libfuncs", "(", "void", ")", "{", "}", "</s>" ]

[ "Use", "soft-fp", "." ]

[ "ia64" ]

ia64

ia64_soft_fp_init_libfuncs

ia64

CPU

GCC

7,410

8

1

[]

[ "<s>", "static", "bool", "tilegx_expand_const_muldi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "long", "long", "multiplier", ")", "{", "const", "struct", "tilegx_multiply_insn_seq", "*", "seq", "=", "tilegx_find_multiply_insn_seq_for_constant", "(", "multiplier", ...

[ "Try", "to", "a", "expand", "constant", "multiply", "in", "DImode", "by", "looking", "it", "up", "in", "a", "precompiled", "table", ".", "OP0", "is", "the", "result", "operand", ",", "OP1", "is", "the", "source", "operand", ",", "and", "MULTIPLIER", "is"...

[ "tilegx" ]

tilegx

tilegx_expand_const_muldi

tilegx

VLIW

GCC

7,411

51

1

[]

[ "<s>", "const", "MCSection", "*", "MipsTargetObjectFile", "::", "getSectionForConstant", "(", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "{", "if", "(", "IsConstantInSmallSection", "(", "C", ",", "*", "TM", ")", ")", "return", "...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "Mips", "Mips" ]

MipsTargetObjectFile16

getSectionForConstant

Mips

CPU

LLVM

7,412

41

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::STri", "0", "SP::FPRegsRegisterClass", "SP::STFri", "0", "SP::DFPRegsRegisterClass", "SP::STDFri", "0", "\"Can't store this register to stack slot\"" ]

SparcInstrInfo16

storeRegToStackSlot

Sparc

CPU

LLVM

7,413

197

1

[]

[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "auto", "BlockIter", "=", "MBB", ".", "begin", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX::VRFrame", "NVPTX::VRFrame" ]

NVPTXPeephole11

runOnMachineFunction

NVPTX

GPU

LLVM

7,414

122

1

[]

[ "<s>", "bool", "SIFixVGPRCopies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "="...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::COPY", "AMDGPU::EXEC", "AMDGPU::EXEC", "\"Add exec use to \"" ]

SIFixVGPRCopies4

runOnMachineFunction

AMDGPU

GPU

LLVM

7,415

154

1

[]

[ "<s>", "static", "rtx", "tilegx_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", "...

[ "Implement", "TARGET_FUNCTION_ARG", "." ]

[ "tilegx", "1", "1" ]

tilegx2

tilegx_function_arg

tilegx

VLIW

GCC

7,416

111

1

[]

[ "<s>", "unsigned", "PTXTargetLowering", "::", "getNumRegisters", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "registers", "that", "this", "ValueType", "will", "eventually", "require", "." ]

[ "PTX", "PTX", "1" ]

PTXISelLowering

getNumRegisters

PTX

GPU

LLVM

7,417

17

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "RISCV", "RISCV", "0", "1", "0", "0", "0", "RISCV", "RISCV::X0", "RISCV" ]

RISCVAsmPrinter

PrintAsmOperand

RISCV

CPU

LLVM

7,418

249

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ForCodeSize", "=", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "OptimizeForSize", ")", "||", "MF", ".", "getFunction", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelDAGToDAG29

runOnMachineFunction

AArch64

CPU

LLVM

7,419

58

1

[]

[ "<s>", "bool", "MBBInfo", "::", "isVisited", "(", ")", "const", "{", "return", "HTScope", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "node", "been", "visited", "by", "the", "DFS", "traversal", "." ]

[ "Mips" ]

MipsOptimizePICCall

isVisited

Mips

CPU

LLVM

7,420

12

1

[]

[ "<s>", "static", "void", "loongarch_save_reg", "(", "rtx", "reg", ",", "rtx", "mem", ")", "{", "loongarch_emit_move", "(", "mem", ",", "reg", ")", ";", "loongarch_set_frame_expr", "(", "loongarch_frame_set", "(", "mem", ",", "reg", ")", ")", ";", "}", "</s...

[ "Save", "register", "REG", "to", "MEM", ".", "Make", "the", "instruction", "frame-related", "." ]

[ "loongarch" ]

loongarch

loongarch_save_reg

loongarch

CPU

GCC

7,421

29

1

[]

[ "<s>", "bool", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]

[ "VE" ]

VEISelLowering11

isIntDivCheap

VE

CPU

LLVM

7,422

16

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dest", ",", "SDValue", "Src", ",", "Ma...

[ "Emit", "target-specific", "code", "that", "performs", "a", "strcpy", "or", "stpcpy", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "SystemZISD::STPCPY", "0", "MVT::i32", "1" ]

SystemZSelectionDAGInfo1

EmitTargetCodeForStrcpy

SystemZ

CPU

LLVM

7,423

110

1

[]

[ "<s>", "bool", "targetSchedulesPostRAScheduling", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "subtarget", "inserts", "the", "final", "scheduling", "pass", "on", "its", "own", "." ]

[ "ARM" ]

ARMTargetMachine24

targetSchedulesPostRAScheduling

ARM

CPU

LLVM

7,424

11

1

[]

[ "<s>", "static", "void", "alpha_extract_integer", "(", "rtx", "x", ",", "HOST_WIDE_INT", "*", "p0", ",", "HOST_WIDE_INT", "*", "p1", ")", "{", "HOST_WIDE_INT", "i0", ",", "i1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "x", ...

[ "Given", "an", "integral", "CONST_INT", ",", "CONST_DOUBLE", ",", "or", "CONST_VECTOR", ",", "return", "the", "low", "64", "bits", "." ]

[ "alpha", "0", "0", "64", "0" ]

alpha3

alpha_extract_integer

alpha

MPU

GCC

7,425

126

1

[]

[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo16

getGatherScatterOpCost

Hexagon

DSP

LLVM

7,426

55

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Nyuzi", "0", "0" ]

NyuziAsmParser

addExpr

Nyuzi

GPU

LLVM

7,427

78

1

[]

[ "<s>", "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "arg_regs_u...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from...

[ "fr30", "0" ]

fr30

fr30_setup_incoming_varargs

fr30

DSP

GCC

7,428

86

1

[]

[ "<s>", "virtual", "bool", "isReg", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "Kind", "==", "KindReg", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Videocore" ]

VideocoreAsmParser

isReg

Videocore

DSP

LLVM

7,429

14

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "R600", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FT...

AMDGPUISelLowering109

LowerOperation

R600

GPU

LLVM

7,430

269

1

[]

[ "<s>", "static", "tree", "nvptx_goacc_adjust_private_decl", "(", "location_t", "loc", ",", "tree", "decl", ",", "int", "level", ")", "{", "gcc_checking_assert", "(", "!", "lookup_attribute", "(", "\"oacc gang-private\"", ",", "DECL_ATTRIBUTES", "(", "decl", ")", "...

[ "Implement", "TARGET_GOACC_ADJUST_PRIVATE_DECL", "." ]

[ "nvptx", "\"oacc gang-private\"", "\"oacc gang-private\"" ]

nvptx

nvptx_goacc_adjust_private_decl

nvptx

GPU

GCC

7,431

73

1

[]

[ "<s>", "void", "XtensaFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "DebugLoc", "dl", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Xtensa", "Xtensa", "\"Couldn't reach here\"" ]

XtensaFrameLowering

emitPrologue

Xtensa

MPU

LLVM

7,432

70

1

[]

[ "<s>", "bool", "Z80CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "||", "NoZ80CFOpt", ".", "getValue", "(", ")", ")", "return", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Z80", "Z80", "Z80" ]

Z80CallFrameOptimization1

runOnMachineFunction

Z80

MPU

LLVM

7,433

35

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR" ]

RISCVISelLowering10

LowerOperation

RISCV

CPU

LLVM

7,434

123

1

[]

[ "<s>", "uint32_t", "find", "(", "T", "Val", ")", "const", "{", "auto", "F", "=", "llvm", "::", "find", "(", "Map", ",", "Val", ")", ";", "assert", "(", "F", "!=", "Map", ".", "end", "(", ")", ")", ";", "return", "F", "-", "Map", ".", "begin",...

[ "Search", "for", "the", "first", "string", "Str", "in", "the", "string", "." ]

[ "Hexagon" ]

RDFGraph11

find

Hexagon

DSP

LLVM

7,435

41

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "MultiHazardRecognizer", "*", "MHR", "=", "new", "MultiHa...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "ARM", "ARM", "ARM" ]

ARMBaseInstrInfo110

CreateTargetPostRAHazardRecognizer

ARM

CPU

LLVM

7,436

90

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "Directive", "=", "Subtarget", ".", "getDarwinDirective", "(", ")", ";", "unsigned", "Opcode...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "PowerPC", "PPC", "PPC::NOP", "PPC::DIR_PWR6", "PPC::NOP_GT_PWR6", "PPC::DIR_PWR7", "PPC::NOP_GT_PWR7", "PPC::DIR_PWR8", "PPC::NOP_GT_PWR7" ]

PPCInstrInfo (3)

insertNoop

PowerPC

CPU

LLVM

7,437

101

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "UP", ".", "UpperBound", "=", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "4", "0", "4", "1", "0", "1", "\"Cost of loop: \"", "\"\\n\"", "\"Default Runtime Unroll Count: \"", "\"\\n\""...

ARMTargetTransformInfo14

getUnrollingPreferences

ARM

CPU

LLVM

7,438

489

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0", "1" ]

ARMCallLowering18

lowerFormalArguments

ARM

CPU

LLVM

7,439

269

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64", "0", "2", "0", "0", "2", "ARM::VSTMQIA", "1"...

ARMBaseInstrInfo (2)4

isStoreToStackSlot

ARM

CPU

LLVM

7,440

345

1

[]

[ "<s>", "static", "void", "tilegx_expand_to_rtl_hook", "(", "void", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_EXPAND_TO_RTL_HOOK", "." ]

[ "tilegx", "0" ]

tilegx

tilegx_expand_to_rtl_hook

tilegx

VLIW

GCC

7,441

14

1

[]

[ "<s>", "void", "setFunction", "(", "Function", "&", "F", ")", "{", "Func", "=", "&", "F", ";", "}", "</s>" ]

[ "Initialize", "data", "structures", "for", "specified", "new", "function", "." ]

[ "JVM" ]

JVMCastHandler

setFunction

JVM

Virtual ISA

LLVM

7,442

14

1

[]

[ "<s>", "SDNode", "*", "X86DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "return", "CurDAG", "->", "getRegister", "(", "GlobalBaseReg", ",", "TL...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86" ]

X86ISelDAGToDAG110

getGlobalBaseReg

X86

CPU

LLVM

7,443

39

1

[]

[ "<s>", "bool", "mayStore", "(", ")", "const", "{", "return", "Store", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "instruction", "could", "possibly", "modify", "memory", "." ]

[ "Hexagon" ]

HexagonShuffler14

mayStore

Hexagon

DSP

LLVM

7,444

10

1

[]

[ "<s>", "static", "rtx", "nds32_expand_unopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "bool", "return_p", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_arg...

[ "Expand", "builtins", "that", "take", "one", "operands", "and", "the", "first", "is", "immediate", "." ]

[ "nds32", "0", "1", "0" ]

nds32-intrinsic

nds32_expand_unopimm_builtin

nds32

CPU

GCC

7,445

130

1

[]

[ "<s>", "static", "void", "emit_move_after_reload", "(", "rtx", "to", ",", "rtx", "from", ",", "rtx", "scratch", ")", "{", "rtx", "insn", ";", "if", "(", "TARGET_M6812", "||", "H_REG_P", "(", "to", ")", "||", "H_REG_P", "(", "from", ")", ")", "{", "in...

[ "Emit", "a", "move", "after", "the", "reload", "pass", "has", "completed", ".", "This", "is", "used", "to", "emit", "the", "prologue", "and", "epilogue", "." ]

[ "m68hc11", "0", "0", "0", "0" ]

m68hc111

emit_move_after_reload

m68hc11

MPU

GCC

7,446

164

1

[]

[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstr...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "0", "AMDGPU::EXEC", "AMDGPU::SReg_64RegClass", "AMDGPU::COPY", "AMDGPU::EXEC", "AMDGPU::S_WQM_B64", "AMDGPU::EXEC", "AMDGPU::EXEC", "AMDGPU::SCC" ]

SIWholeQuadMode5

runOnMachineFunction

AMDGPU

GPU

LLVM

7,447

346

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMapping", "AArch64RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "RegisterBankInfo", "::", "InstructionMapping", "Mapping", "=", "getInstrMappingImpl", "(", "MI", ")", ...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "AArch64", "AArch64", "AArch64::FPRRegBankID", "AArch64::GPRRegBankID", "1", "1", "0", "0" ]

AArch64RegisterBankInfo32

getInstrMapping

AArch64

CPU

LLVM

7,448

136

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SIC Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SIC", "\"SIC Assembly Printer\"" ]

SICAsmPrinter

getPassName

SIC

CPU

LLVM

7,449

14

1

[]

[ "<s>", "uint64_t", "ARMPLT", "::", "emit", "(", "MemoryRegion", "&", "pRegion", ")", "{", "uint64_t", "result", "=", "0x0", ";", "iterator", "it", "=", "begin", "(", ")", ";", "unsigned", "char", "*", "buffer", "=", "pRegion", ".", "begin", "(", ")", ...

[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]

[ "ARM", "ARM", "0x0", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "ARM" ]

ARMPLT

emit

ARM

CPU

LLVM

7,450

137

1

[]

[ "<s>", "size_t", "parallel_elements", "(", "rtx", "parallel_rtx", ")", "{", "parallel_rtx", "=", "extract_pattern_from_insn", "(", "parallel_rtx", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "parallel_rtx", ")", "==", "PARALLEL", ")", ";", "return", "XVECLEN", ...

[ "Get", "the", "number", "of", "elements", "in", "a", "parallel", "rtx", "." ]

[ "nds32", "0" ]

nds32-utils

parallel_elements

nds32

CPU

GCC

7,451

33

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", "==", "EHPersonality", "::", "CoreCLR", ")", "return", "Sub...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "X86", "X86", "X86::RDX", "X86::EDX", "X86::RAX", "X86::EAX" ]

X86ISelLowering (2)6

getExceptionPointerRegister

X86

CPU

LLVM

7,452

54

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget59

AArch64Subtarget

AArch64

CPU

LLVM

7,453

121

1

[]

[ "<s>", "virtual", "const", "TeeRISCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TeeRISC", "TeeRISC" ]

TeeRISCTargetMachine

getRegisterInfo

TeeRISC

CPU

LLVM

7,454

18

1

[]

[ "<s>", "static", "inline", "void", "desc_abi", "(", "unsigned", "char", "abi", ",", "unsigned", "char", "context", ",", "struct", "unw_state_record", "*", "sr", ")", "{", "sr", "->", "unwabi", "=", "(", "abi", "<<", "8", ")", "|", "context", ";", "}", ...

[ "Prologue", "descriptors", "." ]

[ "ia64", "8" ]

unwind-ia641

desc_abi

ia64

CPU

GCC

7,455

32

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", ...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine5

XCoreTargetMachine

XCore

MPU

LLVM

7,456

88

1

[]

[ "<s>", "static", "void", "ix86_init_platform_type_builtins", "(", "void", ")", "{", "make_cpu_type_builtin", "(", "\"__builtin_cpu_init\"", ",", "IX86_BUILTIN_CPU_INIT", ",", "INT_FTYPE_VOID", ",", "false", ")", ";", "make_cpu_type_builtin", "(", "\"__builtin_cpu_is\"", "...

[ "Make", "builtins", "to", "get", "CPU", "type", "and", "features", "supported", ".", "The", "created", "builtins", "are", ":", "__builtin_cpu_init", "(", ")", ",", "to", "detect", "cpu", "type", "and", "features", ",", "__builtin_cpu_is", "(", "``", "<", "...

[ "i386", "\"__builtin_cpu_init\"", "\"__builtin_cpu_is\"", "\"__builtin_cpu_supports\"" ]

i386-builtins

ix86_init_platform_type_builtins

i386

CPU

GCC

7,457

41

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Su...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::GPR64RegClass", "AArch64::FPR64RegClass", "AArch64::FPR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

AArch64ISelLowering

insertCopiesSplitCSR

AArch64

CPU

LLVM

7,458

271

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_classify_vector_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_advsimd_struct_mode_p", "(", "mode", ")", ")", "return", "VEC_ADVSIMD", "|", "VEC_STRUCT", ";", "if", "(", "aarch64_sve_pred_mode_p", "(", ...

[ "Return", "a", "set", "of", "flags", "describing", "the", "vector", "properties", "of", "mode", "MODE", ".", "Ignore", "modes", "that", "are", "not", "supported", "by", "the", "current", "target", "." ]

[ "aarch64", "0", "0", "0", "0", "0" ]

aarch64

aarch64_classify_vector_mode

aarch64

CPU

GCC

7,459

243

1

[]

[ "<s>", "void", "BlackfinInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Blackfin", "BF::DPRegClass", "BF::STORE32fi", "0", "BF::D16RegClass", "BF::STORE16fi", "0", "BF::AnyCCRegClass", "BF::STORE8fi", "0", "\"Cannot store regclass to stack slot: \"" ]

BlackfinInstrInfo

storeRegToStackSlot

Blackfin

DSP

LLVM

7,460

233

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "lowerRE...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "ISD::RETURNADDR", "ISD::SELECT_CC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::ConstantPool", "ISD::VASTART", "ISD::VAARG", "ISD::ATOMIC_FENCE", "ISD::STACKSAVE", "ISD::STACKRESTORE", "ISD::FRAMEADDR", "\"Unexpected no...

RISCVISelLowering (2)2

LowerOperation

RISCV

CPU

LLVM

7,461

225

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon optimize redundant zero and size extends\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon optimize redundant zero and size extends\"" ]

HexagonPeephole (2)

getPassName

Hexagon

DSP

LLVM

7,462

13

1

[]

[ "<s>", "static", "int", "get_unit_reqs", "(", "rtx_insn", "*", "insn", ",", "int", "*", "req1", ",", "int", "*", "side1", ",", "int", "*", "req2", ",", "int", "*", "side2", ")", "{", "enum", "attr_units", "units", ";", "enum", "attr_cross", "cross", ...

[ "Examine", "INSN", ",", "and", "store", "in", "REQ1/SIDE1", "and", "REQ2/SIDE2", "the", "unit", "requirements", ".", "Returns", "zero", "if", "INSN", "ca", "n't", "be", "handled", ",", "otherwise", "either", "one", "or", "two", "to", "show", "how", "many",...

[ "c6x", "0", "0", "0", "1", "1", "1", "0", "2", "2", "1" ]

c6x

get_unit_reqs

c6x

VLIW

GCC

7,463

224

1

[]

[ "<s>", "Function", "*", "MBlazeIntrinsicInfo", "::", "getDeclaration", "(", "Module", "*", "M", ",", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTy", ")", "const", "{", "assert", "(", "!", "isOverloaded", "(", "IntrID", ")", ...

[ "Create", "or", "insert", "an", "LLVM", "Function", "declaration", "for", "an", "intrinsic", ",", "and", "return", "it", "." ]

[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "mblazeIntrinsic::ID" ]

MBlazeIntrinsicInfo6

getDeclaration

MBlaze

MPU

LLVM

7,464

78

1

[]

[ "<s>", "bool", "TPCLutCacheCounter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "TPCSubtarget", ">", "(", ")", ";", "bool", "PrintlutWarn", "=", "ST", "->", "getTargetLow...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC", "TPC", "0" ]

TPCLutCacheCounter

runOnMachineFunction

TPC

Virtual ISA

LLVM

7,465

131

1

[]

[ "<s>", "void", "mprocAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "mprocMCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "M...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "mproc", "mproc", "mproc" ]

mprocAsmPrinter

EmitInstruction

mproc

Virtual ISA

LLVM

7,466

40

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "P2FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "LLVM_DEBUG", "(", "e...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "P2", "P2", "\"=== eliminate call frame pseudo\\n\"", "0", "P2::ADJCALLSTACKDOWN", "P2::PTRA" ]

P2FrameLowering

eliminateCallFramePseudoInstr

P2

MPU

LLVM

7,467

104

1

[]

[ "<s>", "static", "void", "pru_asm_function_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "flag_verbose_asm", "||", "flag_debug_asm", ")", "pru_dump_frame_layout", "(", "file", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_FUNCTION_PROLOGUE", "." ]

[ "pru" ]

pru

pru_asm_function_prologue

pru

CPU

GCC

7,468

21

1

[]

[ "<s>", "static", "void", "mcore_external_libcall", "(", "rtx", "fun", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.import\\t\"", ")", ";", "assemble_name", "(", "asm_out_file", ",", "XSTR", "(", "fun", ",", "0", ")", ")", ";", "fprintf", "(", "asm...

[ "Worker", "function", "for", "TARGET_ASM_EXTERNAL_LIBCALL", "." ]

[ "mcore", "\"\\t.import\\t\"", "0", "\"\\n\"" ]

mcore

mcore_external_libcall

mcore

MPU

GCC

7,469

35

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "auto", "ReportUnsafeHWInst", "=", "[", "&", "]", "(", "TargetLowering", "::", "AtomicExpansionKind", "Kin...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AMDGPU", "SI", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AM...

SIISelLowering83

shouldExpandAtomicRMWInIR

AMDGPU

GPU

LLVM

7,470

456

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "assert", "(", "SU", "->", "getInstr", "(", ")", "&&", "\"Scheduled SUnit must have instr\"", ")",...

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "Hexagon", "\"Scheduled SUnit must have instr\"" ]

HexagonMachineScheduler (2)

releaseBottomNode

Hexagon

DSP

LLVM

7,471

128

1

[]

[ "<s>", "static", "inline", "bool", "mode_supports_vsx_dform_quad", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_QUAD_OFFSET", ")", "!=", "0", ")", ";", ...

[ "Return", "true", "if", "we", "have", "D-form", "addressing", "in", "VSX", "registers", ".", "This", "addressing", "is", "more", "limited", "than", "normal", "d-form", "addressing", "in", "that", "the", "offset", "must", "be", "aligned", "on", "a", "16-byte"...

[ "powerpcspe", "0" ]

powerpcspe

mode_supports_vsx_dform_quad

powerpcspe

CPU

GCC

7,472

29

1

[]

[ "<s>", "int", "m32c_modes_tieable_p", "(", "enum", "machine_mode", "m1", ",", "enum", "machine_mode", "m2", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "m1", ")", "==", "GET_MODE_SIZE", "(", "m2", ")", ")", "return", "1", ";", "if", "(", "m1", "==", "QI...

[ "Implements", "MODES_TIEABLE_P", ".", "In", "general", ",", "modes", "are", "n't", "tieable", "since", "registers", "are", "all", "different", "sizes", ".", "However", ",", "since", "most", "modes", "are", "bigger", "than", "our", "registers", "anyway", ",", ...

[ "m32c", "1", "0", "1" ]

m32c2

m32c_modes_tieable_p

m32c

MPU

GCC

7,473

44

1

[]

[ "<s>", "unsigned", "CAHPInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "CAHP", "CAHP", "0", "0", "0", "1", "1", "2" ]

CAHPInstrInfo

removeBranch

CAHP

CPU

LLVM

7,474

157

1

[]

[ "<s>", "const", "RISCVRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo (2)

getRegisterInfo

RISCV

CPU

LLVM

7,475

12

1

[]

[ "<s>", "void", "func_fma_steering", "::", "dfs", "(", "void", "(", "*", "process_forest", ")", "(", "fma_forest", "*", ")", ",", "void", "(", "*", "process_root", ")", "(", "fma_forest", "*", ",", "fma_root_node", "*", ")", ",", "void", "(", "*", "proc...

[ "Perform", "a", "depth-first", "search", "of", "the", "forests", "of", "fma_node", "in", "THIS-", ">", "m_fma_forests", ",", "calling", "PROCESS_FOREST", "(", ")", "on", "each", "fma_forest", "object", "in", "THIS-", ">", "m_fma_forests", "list", ",", "PROCESS...

[ "aarch64", "0" ]

cortex-a57-fma-steering2

dfs

aarch64

CPU

GCC

7,476

316

1

[]

[ "<s>", "static", "bool", "legitimate_small_data_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "return", "legitimate_small_data_address_p", "(", "XEXP", "(", "x", ...

[ "Return", "true", "if", "x", "is", "ok", "to", "be", "used", "as", "a", "small", "data", "address", "." ]

[ "arc", "0", "0", "0", "1", "1", "2", "1", "0x1", "0", "4", "8", "1", "0x3", "0" ]

arc

legitimate_small_data_address_p

arc

MPU

GCC

7,477

170

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)

isPredicable

Hexagon

DSP

LLVM

7,478

23

1

[]

[ "<s>", "void", "AArch64CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "CallingC...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "4", "4", "0", "1", "0", "0", "8" ]

AArch64CallLowering

splitToValueTypes

AArch64

CPU

LLVM

7,479

292

1

[]

[ "<s>", "static", "reg_class_t", "xstormy16_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "GENERAL_REGS", "&&", "MEM_P", "(", "x", ")", ")", "return", "EIGHT_REGS", ";", "return", "rclass", ";", "...

[ "Worker", "function", "for", "TARGET_PREFERRED_RELOAD_CLASS", "and", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]

[ "stormy16" ]

stormy164

xstormy16_preferred_reload_class

stormy16

CPU

GCC

7,480

29

1

[]

[ "<s>", "void", "rvexInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "O", "<<", "\"\\tc0 \"", ";", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "rvex", "rvex", "\"\\tc0 \"" ]

rvexInstPrinter

printInst

rvex

VLIW

LLVM

7,481

37

1

[]

[ "<s>", "MVT", "M68kTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "Ty", ")", "const", "{", "if", "(", "Ty", ".", "isSimple", "(", ")", ")", "{", "return", "Ty", ".", "getSimpleVT", "(", ")", ";", "}"...

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "M68k", "M68k", "MVT::getIntegerVT", "0" ]

M68kISelLowering6

getScalarShiftAmountTy

M68k

MPU

LLVM

7,482

46

1

[]

[ "<s>", "bool", "SIFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "(", "CSI", ...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister" ]

SIFrameLowering20

assignCalleeSavedSpillSlots

AMDGPU

GPU

LLVM

7,483

111

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...

ARMBaseRegisterInfo22

needsFrameBaseReg

ARM

CPU

LLVM

7,484

327

1

[]

[ "<s>", "static", "int", "ix86_vec_cost", "(", "machine_mode", "mode", ",", "int", "cost", ",", "bool", "parallel", ")", "{", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "cost", ";", "if", "(", "!", "parallel", ")", "return", "cost...

[ "Return", "cost", "of", "vector", "operation", "in", "MODE", "given", "that", "scalar", "version", "has", "COST", ".", "If", "PARALLEL", "is", "true", "assume", "that", "CPU", "has", "more", "than", "one", "unit", "performing", "the", "operation", "." ]

[ "i386", "128", "2", "128", "128" ]

i3867

ix86_vec_cost

i386

CPU

GCC

7,485

79

1

[]

[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<",...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "...

MipsOs1614

runOnModule

Mips

CPU

LLVM

7,486

273

1

[]

[ "<s>", "void", "csky_init_builtins", "(", "void", ")", "{", "static", "tree", "csky_floatHF_type_node", "=", "make_node", "(", "REAL_TYPE", ")", ";", "TYPE_PRECISION", "(", "csky_floatHF_type_node", ")", "=", "GET_MODE_PRECISION", "(", "HFmode", ")", ";", "layout_...

[ "Implement", "the", "TARGET_INIT_BUILTINS", "target", "macro", "." ]

[ "csky", "\"__fp16\"" ]

csky

csky_init_builtins

csky

CPU

GCC

7,487

45

1

[]

[ "<s>", "void", "HexagonMCCodeEmitter", "::", "encodeInstruction", "(", "MCInst", "const", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "M...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Encoding bundle\\n\"", "0", "0", "Hexagon", "1", "Hexagon", "Hexagon" ]

HexagonMCCodeEmitter5

encodeInstruction

Hexagon

DSP

LLVM

7,488

186

1

[]

[ "<s>", "static", "int", "dispatch_function_versions", "(", "tree", "dispatch_decl", ",", "void", "*", "fndecls_p", ",", "basic_block", "*", "empty_bb", ")", "{", "int", "ix", ";", "tree", "ele", ";", "vec", "<", "tree", ">", "*", "fndecls", ";", "tree", ...

[ "This", "function", "generates", "the", "dispatch", "function", "for", "multi-versioned", "functions", ".", "DISPATCH_DECL", "is", "the", "function", "which", "will", "contain", "the", "dispatch", "logic", ".", "FNDECLS", "are", "the", "function", "choices", "for"...

[ "rs6000", "\"dispatch_function_versions, top\\n\"", "2", "0", "1", "1", "0", "\"dispatch_function_versions, clone %d, %s\\n\"", "0" ]

rs6000

dispatch_function_versions

rs6000

CPU

GCC

7,489

226

1

[]

[ "<s>", "Register", "RISCVTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X11", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "RI5CY", "RISCV", "RISCV::X11" ]

RISCVISelLowering

getExceptionSelectorRegister

RI5CY

CPU

LLVM

7,490

18

1

[]

[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET...

[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]

[ "rs6000", "1", "1", "1", "0", "\"%qs requires PowerPC64 architecture, enabling\"", "\"-m64\"", "1", "\"10.5\"", "0" ]

rs60007

darwin_rs6000_override_options

rs6000

CPU

GCC

7,491

124

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "&", "MIa", ",", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be ...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Lanai", "Lanai", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0", "0", "0" ]

LanaiInstrInfo12

areMemAccessesTriviallyDisjoint

Lanai

CPU

LLVM

7,492

197

1

[]

[ "<s>", "static", "parse_codes", "parse_ovld_entry", "(", "void", ")", "{", "pos", "=", "0", ";", "consume_whitespace", "(", ")", ";", "if", "(", "linebuf", "[", "pos", "]", "==", "'['", ")", "return", "PC_EOSTANZA", ";", "if", "(", "num_ovlds", ">=", "...

[ "Parse", "one", "two-line", "entry", "in", "the", "overload", "file", "." ]

[ "rs6000", "0", "1", "\"too many overloads.\\n\"", "0", "\"unexpected EOF.\\n\"", "0", "\"missing overload id.\\n\"", "\"ID name is '%s'.\\n\"", "\"builtin ID '%s' not found in bif file.\\n\"", "\"duplicate overload ID '%s'.\\n\"", "\"garbage at end of line.\\n\"" ]

rs6000-gen-builtins

parse_ovld_entry

rs6000

CPU

GCC

7,493

315

1

[]

[ "<s>", "bool", "s390_decompose_addrstyle_without_index", "(", "rtx", "op", ",", "rtx", "*", "base", ",", "HOST_WIDE_INT", "*", "offset", ")", "{", "rtx", "off", "=", "NULL_RTX", ";", "if", "(", "CONST_SCALAR_INT_P", "(", "op", ")", ")", "{", "off", "=", ...

[ "Decompose", "a", "RTL", "expression", "OP", "for", "an", "address", "style", "operand", "into", "its", "components", ",", "and", "return", "the", "base", "register", "in", "BASE", "and", "the", "offset", "in", "OFFSET", ".", "While", "OP", "looks", "like"...

[ "s390", "1", "1", "0", "0", "0" ]

s390

s390_decompose_addrstyle_without_index

s390

MPU

GCC

7,494

179

1

[]

[ "<s>", "bool", "aarch_bti_enabled", "(", "void", ")", "{", "return", "aarch_enable_bti", "!=", "0", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "Branch", "Target", "Identification", "Mechanism", "is", "enabled", "." ]

[ "arm", "0" ]

arm1

aarch_bti_enabled

arm

CPU

GCC

7,495

12

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeSet", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ".", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"use-soft-float=true\"", "\"use-soft-float=false\"", "X86" ]

X86TargetMachine112

getSubtargetImpl

X86

CPU

LLVM

7,496

206

1

[]

[ "<s>", "bool", "Thumb1RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "ARM", "ARM::tMOVr", "ARM::R12", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12" ]

Thumb1RegisterInfo

saveScavengerRegister

ARM

CPU

LLVM

7,497

279

1

[]

[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "8", "\"CF ALU instruction disabled\"" ]

R600ClauseMergePass24

runOnMachineFunction

R600

GPU

LLVM

7,498

204

1

[]

[ "<s>", "TargetTransformInfo", "ARCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "ARC", "ARC", "ARC" ]

ARCTargetMachine

getTargetTransformInfo

ARC

MPU

LLVM

7,499

23

1

[]