docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "std", "::", "string", "&", "HexagonAbsoluteStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";", "}", "</s>" ]	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "Hexagon", "Hexagon" ]	HexagonAbsoluteStub	name	Hexagon	DSP	LLVM	9,700	16	1	[]
[ "<s>", "static", "int", "set_exe", "(", "const", "char", "*", "arg", ")", "{", "char", "allargs", "[", "1024", "]", ";", "int", "res", ";", "snprintf", "(", "allargs", ",", "sizeof", "(", "allargs", ")", ",", "\"$@gnu:[bin]set_exe %s %s\"", ",", "exefull...	[ "Set", "environment", "defined", "executable", "attributes", "." ]	[ "vms", "1024", "\"$@gnu:[bin]set_exe %s %s\"", "\"%s\\n\"", "1", "\"$!status = %d\\n\"", "1", "1", "\"ld error: popen set_exe\\n\"", "1", "0" ]	vms-ld	set_exe	vms	Virtual ISA	GCC	9,701	92	1	[]
[ "<s>", "static", "rtx", "ia64_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ...	[ "Implement", "TARGET_FUNCION_INCOMING_ARG", "target", "hook", "." ]	[ "ia64" ]	ia644	ia64_function_incoming_arg	ia64	CPU	GCC	9,702	32	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getInstrIn...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "2" ]	PPCInstrInfo (2)	runOnMachineFunction	PowerPC	CPU	LLVM	9,703	99	1	[]
[ "<s>", "static", "reg_class_t", "csky_spill_class", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "rclass", "==", "MINI_REGS", "&&", "!", "TARGET_MINI_REGISTERS", ")", "\|\|", "(", "rclass", "==", "LOW_REG...	[ "Implement", "TARGET_SPILL_CLASS", ".", "Try", "spilling", "to", "a", "larger", "register", "class", "before", "spilling", "to", "memory", "." ]	[ "csky" ]	csky	csky_spill_class	csky	CPU	GCC	9,704	38	1	[]
[ "<s>", "static", "const", "char", "*", "svpattern_token", "(", "enum", "aarch64_svpattern", "pattern", ")", "{", "switch", "(", "pattern", ")", "{", "AARCH64_FOR_SVPATTERN", "(", "CASE", ")", "case", "AARCH64_NUM_SVPATTERNS", ":", "break", ";", "}", "gcc_unreach...	[ "Return", "the", "assembly", "token", "for", "svpattern", "value", "VALUE", "." ]	[ "aarch64" ]	aarch64	svpattern_token	aarch64	CPU	GCC	9,705	31	1	[]
[ "<s>", "static", "int", "num_insns_constant_gpr", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "SIGNED_INTEGER_16BIT_P", "(", "value", ")", ")", "return", "1", ";", "else", "if", "(", "(", "value", "&", "0xffff", ")", "==", "0", "&&", "(", "value"...	[ "Helper", "for", "num_insns_constant", ".", "Calculate", "number", "of", "instructions", "to", "load", "VALUE", "to", "a", "single", "gpr", "using", "combinations", "of", "addi", ",", "addis", ",", "ori", ",", "oris", ",", "sldi", "and", "rldimi", "instructi...	[ "rs6000", "1", "0xffff", "0", "31", "1", "31", "0", "1", "1", "32", "31", "0", "1", "2", "1", "0", "1", "0", "1", "1", "2" ]	rs60001	num_insns_constant_gpr	rs6000	CPU	GCC	9,706	156	1	[]
[ "<s>", "bool", "aarch64_expand_setmem", "(", "rtx", "*", "operands", ")", "{", "int", "n", ",", "mode_bits", ";", "unsigned", "HOST_WIDE_INT", "len", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "val", "=", "operands", "[", "2", "]", ...	[ "Expand", "setmem", ",", "as", "if", "from", "a", "__builtin_memset", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]	[ "aarch64", "0", "2", "1", "256", "2", "1", "0", "0", "256", "0", "0", "2" ]	aarch641	aarch64_expand_setmem	aarch64	CPU	GCC	9,707	327	1	[]
[ "<s>", "const", "char", "", "msp430_select_hwmult_lib", "(", "int", "argc", "ATTRIBUTE_UNUSED", ",", "const", "char", "", "*", "argv", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "switch", "(", "argc", ")", "{", "case", "1", ":", "if", "(", "strcase...	[ "Implement", "spec", "function", "`", "msp430_hwmult_lib麓", "." ]	[ "msp430", "1", "0", "\"default\"", "\"unexpected argument to msp430_select_hwmult_lib: %s\"", "0", "0", "\"hwmult\"", "0", "\"none\"", "\"-lmul_none\"", "\"auto\"", "\"-lmul_AUTO\"", "\"16bit\"", "\"-lmul_16\"", "\"32bit\"", "\"-lmul_32\"", "\"f5series\"", "\"-lmul_f5\"", "1", ...	driver-msp4303	msp430_select_hwmult_lib	msp430	MPU	GCC	9,708	300	1	[]
[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERNAL_LABEL...	[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]	[ "arm", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"sub\\t%0, %0, %1\"", "\"str\\tr0, [%0, #0]\"", "1", "\"cmp\\t%0, %1\"", "\"\\tbne\\t\"", "\"\"" ]	arm	output_probe_stack_range	arm	CPU	GCC	9,709	117	1	[]
[ "<s>", "bool", "AMDGPUTTI", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "branch", "divergence", "exists", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo	hasBranchDivergence	R600	GPU	LLVM	9,710	12	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]	ARMBaseRegisterInfo4	getReservedRegs	ARM	CPU	LLVM	9,711	272	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine84	addPreEmitPass	AMDGPU	GPU	LLVM	9,712	41	1	[]
[ "<s>", "bool", "X86AvoidTrailingCallPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "X86InstrInfo", "&", "T...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "\"pass only runs on Win64\"", "\"inserting int3 after trailing call instruction:\\n\"", "\"inserting int3 in trailing empty MBB:\\n\"", "X86::INT3" ]	X86AvoidTrailingCall	runOnMachineFunction	X86	CPU	LLVM	9,713	255	1	[]
[ "<s>", "SDValue", "TPCSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "TPC", "TPC", "\"Fill value of memset must be a compile time constant\"", "\"Size in memset call must be a compile time constant\"", "1", "2", "\"memset may be called only for local memory\"", "1", "4", "256", "0", "\"Size in memset must be a multiple of space unit\"", "1", "MVT::i32", "...	TPCSelectionDAGInfo	EmitTargetCodeForMemset	TPC	Virtual ISA	LLVM	9,714	409	1	[]
[ "<s>", "void", "MetadataStreamerV2", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU HSA Metadata Parser Test: \"", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "("...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "AMDGPU", "\"AMDGPU HSA Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]	AMDGPUHSAMetadataStreamer13	verify	AMDGPU	GPU	LLVM	9,715	110	1	[]
[ "<s>", "bool", "ARCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFP", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARC", "ARC" ]	ARCFrameLowering3	hasFP	ARC	MPU	LLVM	9,716	74	1	[]
[ "<s>", "const", "MCPhysReg", "", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo1	getCalleeSavedRegs	RISCV	CPU	LLVM	9,717	143	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Sparc Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"Sparc Assembly Printer\"" ]	SparcAsmPrinter	getPassName	Sparc	CPU	LLVM	9,718	13	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "0" ]	HexagonFrameLowering (2)3	determineCalleeSaves	Hexagon	DSP	LLVM	9,719	187	1	[]
[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "0", "\"Frame indices can only appear as a debug operand in a DBG_VALUE*\"", "\" machine instruction\"", "3", "0" ]	NVPTXPrologEpilogPass7	runOnMachineFunction	NVPTX	GPU	LLVM	9,720	365	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "Shape", "*", "S", ")", "{", "return", "S", "->", "getKind", "(", ")", "==", "SK_Loop", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "WebAssembly" ]	Relooper1	classof	WebAssembly	Virtual ISA	LLVM	9,721	20	1	[]
[ "<s>", "const", "char", "*", "Cpu0AsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "static_cast", "<", "Cpu0TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ".", "GetEnumValue", "(", ")", ")", "{", "case"...	[ "Emit", "Set", "directives", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "ABI::O32", "\"abiO32\"", "Cpu0", "ABI::S32", "\"abiS32\"", "\"Unknown Cpu0 ABI\"" ]	Cpu0AsmPrinter	getCurrentABIString	Cpu0	CPU	LLVM	9,722	59	1	[]
[ "<s>", "static", "void", "set_rop_modrm_reg_bits", "(", "int", "base", ",", "HARD_REG_SET", "&", "in", ",", "HARD_REG_SET", "&", "out", ")", "{", "SET_HARD_REG_BIT", "(", "out", ",", "base", ")", ";", "SET_HARD_REG_BIT", "(", "out", ",", "base", "+", "1", ...	[ "Given", "a", "register", "number", "BASE", ",", "the", "lowest", "of", "a", "group", "of", "registers", ",", "update", "regsets", "IN", "and", "OUT", "with", "the", "registers", "that", "should", "be", "avoided", "in", "input", "and", "output", "operands"...	[ "i386", "1", "2", "3" ]	i3865	set_rop_modrm_reg_bits	i386	CPU	GCC	9,723	51	1	[]
[ "<s>", "virtual", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "R600", "0" ]	AMDGPUAsmBackend16	getNumFixupKinds	R600	GPU	LLVM	9,724	11	1	[]
[ "<s>", "unsigned", "TGSIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"What is the frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "TGSI", "TGSI", "\"What is the frame register\"", "0" ]	TGSIRegisterInfo	getFrameRegister	TGSI	Virtual ISA	LLVM	9,725	21	1	[]
[ "<s>", "void", "arc_expand_prologue", "(", "void", ")", "{", "int", "size", "=", "get_frame_size", "(", ")", ";", "unsigned", "int", "gmask", "=", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", ";", "unsigned", "int", "frame_size_to_allocate", ";...	[ "Set", "up", "the", "stack", "and", "frame", "pointer", "(", "if", "desired", ")", "for", "the", "function", "." ]	[ "arc", "0", "0", "0", "32", "0", "0", "0", "0", "0", "0" ]	arc4	arc_expand_prologue	arc	MPU	GCC	9,726	332	1	[]
[ "<s>", "static", "rtx", "rx_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";", "if", ...	[ "Return", "an", "RTL", "describing", "where", "a", "function", "return", "value", "of", "type", "RET_TYPE", "is", "held", "." ]	[ "rx", "0", "4" ]	rx	rx_function_value	rx	CPU	GCC	9,727	75	1	[]
[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64IS...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\...	AArch64ISelLowering31	getTargetNodeName	AArch64	CPU	LLVM	9,728	224	1	[]
[ "<s>", "bool", "riscv_can_use_return_insn", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "0", "&&", "!", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", ";", "}", ...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "riscv", "0" ]	riscv	riscv_can_use_return_insn	riscv	CPU	GCC	9,729	29	1	[]
[ "<s>", "bool", "DLXAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", ",", "NameL...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "DLX", "DLX", "\"st\"", "2", "1", "DLXOperand::CreateToken", "\"s\"", "1", "DLXOperand::createImm", "\"bt\"", "3", "2", "DLXOperand::CreateToken", "\"bt\"", "\"the destination register can't equal the base register in an \"", "\"instruction that modifies the base register.\"", "1", ...	DLXAsmParser	ParseInstruction	DLX	CPU	LLVM	9,730	344	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "Kudeyar", "MVT::i32" ]	KudeyarISelLowering	getShiftAmountTy	Kudeyar	CPU	LLVM	9,731	15	1	[]
[ "<s>", "MachineInstr", "", "AArch64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "i...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "AArch64", "AArch64", "0", "1", "AArch64::SP", "AArch64::GPR64RegClass", "AArch64::SP", "AArch64::GPR64RegClass" ]	AArch64InstrInfo100	foldMemoryOperandImpl	AArch64	CPU	LLVM	9,732	141	1	[]
[ "<s>", "bool", "ix86_using_red_zone", "(", "void", ")", "{", "return", "TARGET_RED_ZONE", "&&", "!", "TARGET_64BIT_MS_ABI", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "red-zone", "is", "in", "use", "." ]	[ "i386" ]	i3865	ix86_using_red_zone	i386	CPU	GCC	9,733	13	1	[]
[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo16	getArithmeticInstrCost	Hexagon	DSP	LLVM	9,734	159	1	[]
[ "<s>", "const", "SISubtarget", "", "SITargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "static_cast", "<", "const", "SISubtarget", "", ">", "(", "Subtarget", ")", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIISelLowering101	getSubtarget	AMDGPU	GPU	LLVM	9,735	22	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "X86ISD",...	[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]	[ "X86", "X86", "X86ISD::GlobalBaseReg" ]	X86ISelLowering114	getPICJumpTableRelocBase	X86	CPU	LLVM	9,736	45	1	[]
[ "<s>", "char", "*", "construct_restore_jr", "(", "rtx", "op", ")", "{", "int", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "int", "stack_bytes", ";", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned...	[ "Construct", "a", "JR", "instruction", "to", "a", "routine", "that", "will", "perform", "the", "equivalent", "of", "the", "RTL", "passed", "in", "as", "an", "argument", ".", "This", "RTL", "is", "a", "function", "epilogue", "that", "pops", "registers", "of...	[ "v850", "0", "256", "2", "\"bogus JR construction: %d\"", "0", "1", "0", "1", "0", "1", "1", "0", "1", "1", "2", "4", "0", "\"bad amount of stack space removal: %d\"", "0", "2", "0", "1", "0", "32", "1", "32", "1", "1", "29", "29", "40", "\"__return_%s...	v850	construct_restore_jr	v850	MPU	GCC	9,737	431	1	[]
[ "<s>", "int", "m68hc11_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "from", ",", "enum", "reg_class", "to", ")", "{", "if", "(", "from", "<", "to", ")", "{", "enum", "reg_class", "tmp", "=", "to", ";", "to", "=", ...	[ "Cost", "of", "moving", "data", "from", "a", "register", "of", "class", "'from", "'", "to", "on", "in", "class", "'to", "'", ".", "Reload", "does", "not", "check", "the", "constraint", "of", "set", "insns", "when", "the", "two", "registers", "have", "a...	[ "m68hc11", "0", "1", "2" ]	m68hc111	m68hc11_register_move_cost	m68hc11	MPU	GCC	9,738	81	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "R600" ]	AMDGPUTargetMachine80	addCodeGenPrepare	R600	GPU	LLVM	9,739	53	1	[]
[ "<s>", "static", "void", "ix86_warn_parameter_passing_abi", "(", "cumulative_args_t", "cum_v", ",", "tree", "type", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "cum", "->", "warn_empty", ")", "re...	[ "Implement", "TARGET_WARN_PARAMETER_PASSING_ABI", "." ]	[ "i386", "0", "\"empty class %qT parameter passing ABI \"", "\"changes in %<-fabi-version=12%> (GCC 8)\"" ]	i386	ix86_warn_parameter_passing_abi	i386	CPU	GCC	9,740	107	1	[]
[ "<s>", "static", "bool", "h8300_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "h8300_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "return", "1", ";", "if", "(", "CONSTANT_ADDRESS_P"...	[ "Return", "nozero", "if", "X", "is", "a", "legitimate", "address", ".", "On", "the", "H8/300", ",", "a", "legitimate", "address", "has", "the", "form", "REG", ",", "REG+CONSTANT_ADDRESS", "or", "CONSTANT_ADDRESS", "." ]	[ "h8300", "1", "1", "0", "1", "1", "0", "0", "1", "0" ]	h8300	h8300_legitimate_address_p	h8300	MPU	GCC	9,741	130	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "&...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "0", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"" ]	AArch64InstrInfo10	areMemAccessesTriviallyDisjoint	AArch64	CPU	LLVM	9,742	204	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "T...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "X86", "X86", "64", "32", "\"Unknown atomic operation\"" ]	X86ISelLowering100	shouldExpandAtomicRMWInIR	X86	CPU	LLVM	9,743	168	1	[]
[ "<s>", "static", "tree", "mcore_handle_naked_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...	[ "Handle", "a", "``", "naked", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "mcore", "\"%qE attribute only applies to functions\"" ]	mcore	mcore_handle_naked_attribute	mcore	MPU	GCC	9,744	54	1	[]
[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ","...	[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]	[ "arm", "8", "2", "0", "0", "0", "0", "1", "2", "1", "0", "2", "2", "2", "1" ]	arm4	arm_evpc_neon_vzip	arm	CPU	GCC	9,745	371	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "co...	[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]	[ "RISCV", "RISCV", "RISCV::fixup_riscv_rvc_branch", "254", "256", "RISCV::fixup_riscv_rvc_jump", "2046", "2048" ]	RISCVAsmBackend14	fixupNeedsRelaxationAdvanced	RISCV	CPU	LLVM	9,746	97	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0", "ARMCC::AL" ]	Thumb1InstrInfo25	loadRegFromStackSlot	ARM	CPU	LLVM	9,747	213	1	[]
[ "<s>", "static", "const", "char", "*", "detect_processor_aix", "(", "void", ")", "{", "switch", "(", "_system_configuration", ".", "implementation", ")", "{", "case", "0x0008", ":", "return", "\"601\"", ";", "case", "0x0020", ":", "return", "\"603\"", ";", "...	[ "Returns", "the", "processor", "implementation", "on", "AIX", "." ]	[ "powerpcspe", "0x0008", "\"601\"", "0x0020", "\"603\"", "0x0010", "\"604\"", "0x0040", "\"620\"", "0x0080", "\"630\"", "0x0100", "0x0200", "0x0400", "\"rs64\"", "0x0800", "\"power4\"", "0x2000", "0x0F0000", "\"power5\"", "\"power5+\"", "0x4000", "\"power6\"", "0x8000", ...	driver-powerpcspe	detect_processor_aix	powerpcspe	CPU	GCC	9,748	113	1	[]
[ "<s>", "bool", "X86ATTAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[",...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"no-rip\"" ]	X86ATTAsmPrinter2	PrintAsmMemoryOperand	X86	CPU	LLVM	9,749	102	1	[]
[ "<s>", "static", "void", "pru_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "char", "buf", "[", "23", "]", ";", "section", "*", "s", ";", "if", "(", "priority", "==", "DEFAULT_INIT_PRIORITY", ")", "snprintf", "(", "buf", ",...	[ "Implement", "TARGET_ASM_DESTRUCTOR", "." ]	[ "pru", "23", "\".fini_array\"", "\".fini_array.%.5u\"" ]	pru	pru_elf_asm_destructor	pru	CPU	GCC	9,750	82	1	[]
[ "<s>", "void", "PatmosFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo",...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Patmos", "Patmos", "4", "\"Stack alignment \"", "\"in \"", "\" \"", "\"too large (\"", "\").\\n\"", "\"Stack alignment other than 4 byte is not supported\"", "Patmos::SRESi", "0xFFF", "Patmos::SUBi", "Patmos::RSP", "Patmos::RSP", "Patmos::SUBl", "Patmos::RSP", "Patmos::RSP" ]	PatmosFrameLowering	emitPrologue	Patmos	VLIW	LLVM	9,751	308	1	[]
[ "<s>", "unsigned", "GCNTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "RCID", ")", "const", "{", "const", "SIRegisterInfo", "", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "RC", "=", "TRI", "->", ...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "AMDGPU", "SI", "31", "32" ]	AMDGPUTargetTransformInfo13	getNumberOfRegisters	AMDGPU	GPU	LLVM	9,752	59	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMipsISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine	addInstSelector	Mips	CPU	LLVM	9,753	30	1	[]
[ "<s>", "static", "bool", "nds32_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "!", "TARGET_V3PUSH", "&&", "!", "nds32_isr_function_p", "(", "current_function_decl", ")", "&&", "(", "cfun", "->", "...	[ "Return", "true", "if", "it", "is", "ok", "to", "do", "sibling", "call", "optimization", "." ]	[ "nds32", "0" ]	nds32	nds32_function_ok_for_sibcall	nds32	CPU	GCC	9,754	40	1	[]
[ "<s>", "static", "bool", "s390_decompose_constant_pool_ref", "(", "rtx", "", "ref", ",", "rtx", "", "disp", ",", "bool", "", "is_ptr", ",", "bool", "", "is_base_ptr", ",", "bool", "", "is_pool_ptr", ")", "{", "if", "(", "!", "", "ref", ")", "retu...	[ "Attempts", "to", "split", "`", "ref", "'", ",", "which", "should", "be", "UNSPEC_LTREF", ",", "into", "(", "base", "+", "`", "disp", "'", ")", ".", "If", "successful", ",", "also", "determines", "the", "following", "characteristics", "of", "`", "ref", ...	[ "s390", "1", "1", "0", "0", "0", "1" ]	s390	s390_decompose_constant_pool_ref	s390	MPU	GCC	9,755	230	1	[]
[ "<s>", "bool", "CSKYInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "CSKY", "CSKY", "0", "2", "1", "1", "2" ]	CSKYInstrInfo1	analyzeBranch	CSKY	CPU	LLVM	9,756	351	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "0", "\"Can't load this register from stack slot\"" ]	RISCVInstrInfo17	loadRegFromStackSlot	RISCV	CPU	LLVM	9,757	99	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "adjustStackMapLiveOutMask", "(", "uint32_t", "*", "Mask", ")", "const", "{", "for", "(", "unsigned", "PseudoReg", ":", "{", "PPC", "::", "ZERO", ",", "PPC", "::", "ZERO8", ",", "PPC", "::", "RM", "}", ")", "Mask",...	[ "Prior", "to", "adding", "the", "live-out", "mask", "to", "a", "stackmap", "or", "patchpoint", "instruction", ",", "provide", "the", "target", "the", "opportunity", "to", "adjust", "it", "(", "mainly", "to", "remove", "pseudo-registers", "that", "should", "be"...	[ "PowerPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::RM", "32", "1u", "32" ]	PPCRegisterInfo (2)1	adjustStackMapLiveOutMask	PowerPC	CPU	LLVM	9,758	49	1	[]
[ "<s>", "void", "Z80FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Z80", "Z80", "\"Cannot handle this call frame pseudo instruction\"", "Z80::ADJCALLSTACKDOWN", "Z80::ADJCALLSTACKUP" ]	Z80FrameLowering	eliminateCallFramePseudoInstr	Z80	MPU	LLVM	9,759	64	1	[]
[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "0", "Mips", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegClass", "Mips", "Mips::S0", "Mips::FP", "Mip...	MipsRegisterInfo12	getReservedRegs	Mips	CPU	LLVM	9,760	363	1	[]
[ "<s>", "static", "bool", "c6x_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "c6x_call_saved_register_used", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "!", "flag_pic", ")", "return", "true", ";", "if"...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "c6x" ]	c6x2	c6x_function_ok_for_sibcall	c6x	VLIW	GCC	9,761	66	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine62	addPreEmitPass	Mips	CPU	LLVM	9,762	28	1	[]
[ "<s>", "rtx", "rs6000_emit_set_const", "(", "rtx", "dest", ",", "enum", "machine_mode", "mode", ",", "rtx", "source", ",", "int", "n", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "result", ",", "insn", ",", "set", ";", "HOST_WIDE_INT", "c0", ",", "c1", ";", "sw...	[ "Try", "to", "output", "insns", "to", "set", "TARGET", "equal", "to", "the", "constant", "C", "if", "it", "can", "be", "done", "in", "less", "than", "N", "insns", ".", "Do", "all", "computations", "in", "MODE", ".", "Returns", "the", "place", "where", ...	[ "rs6000", "0xffff", "0xffff", "0", "0" ]	rs60003	rs6000_emit_set_const	rs6000	CPU	GCC	9,763	273	1	[]
[ "<s>", "unsigned", "getMinPrefetchStride", "(", ")", "const", "override", "{", "return", "MinPrefetchStride", ";", "}", "</s>" ]	[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]	[ "AArch64" ]	AArch64Subtarget100	getMinPrefetchStride	AArch64	CPU	LLVM	9,764	11	1	[]
[ "<s>", "unsigned", "getFramePtr", "(", ")", "const", "{", "return", "FramePtr", ";", "}", "</s>" ]	[ "Returns", "physical", "register", "used", "as", "frame", "pointer", "." ]	[ "X86" ]	X86RegisterInfo	getFramePtr	X86	CPU	LLVM	9,765	10	1	[]
[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "", "B", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", ""...	[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]	[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4" ]	HexagonEarlyIfConv1	removeBlock	Hexagon	DSP	LLVM	9,766	237	1	[]
[ "<s>", "static", "void", "loongarch_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "(", "TARGET_64BIT", "&&", "(", "first", "+", "size", "<=", "32768", ")", ")", "\|\|", "(", "!", "TARGET_64BIT", "&&"...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "loongarch", "32768", "2048", "16384", "0", "0", "2048", "2048", "2048", "2048" ]	loongarch	loongarch_emit_probe_stack_range	loongarch	CPU	GCC	9,767	366	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]	MipsRegisterBankInfo31	getInstrMapping	Mips	CPU	LLVM	9,768	158	1	[]
[ "<s>", "void", "MandarinInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Mandarin", "MD::GenericRegsRegClass", "MD::MOVrr", "MD::DoubleRegsRegClass", "MD::MOV2rr", "MD::DoubleRegsRegClass", "MD::R0", "MD::R2", "\"Registers are already there\\n\"", "MD::QuadRegsRegClass", "MD::MOV4rr", "MD::QuadRegsRegClass", "MD::R0", "\"Registers are already there\\n\"", "\...	MandarinInstrInfo	copyPhysReg	Mandarin	CPU	LLVM	9,769	226	1	[]
[ "<s>", "unsigned", "TMS320C64XInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "TargetInstrDesc", "desc", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "desc"...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "TMS320C64X", "TMS320C64X", "TMS320C64XII::is_memaccess", "TMS320C64XII::is_store", "0", "TMS320C64X::B15", "1", "\"Found load-from-stack sans \"", "\"frame index operand\"" ]	TMS320C64XInstrInfo	isLoadFromStackSlot	TMS320C64X	VLIW	LLVM	9,770	112	1	[]
[ "<s>", "static", "bool", "avr_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "bool", "ok", "=", "CONSTANT_ADDRESS_P", "(", "x", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", ...	[ "Return", "nonzero", "if", "X", "(", "an", "RTX", ")", "is", "a", "legitimate", "memory", "address", "on", "the", "target", "machine", "for", "a", "memory", "operand", "of", "mode", "MODE", "." ]	[ "avr", "4", "0", "0", "1", "0", "0", "0", "0xc0", "\"\\n%?: ret=%d, mode=%m strict=%d \"", "\"reload_completed=%d reload_in_progress=%d %s:\"", "\"(reg_renumber)\"", "\"\"", "0", "1", "1", "0", "\"(r%d ---> r%d)\"", "0", "0", "\"\\n%r\\n\"" ]	avr4	avr_legitimate_address_p	avr	MPU	GCC	9,771	383	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", ".", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "AArch64", "AArch64", "4", "1", "0", "64", "32", "16", "128" ]	AArch64ISelLowering87	isShuffleMaskLegal	AArch64	CPU	LLVM	9,772	217	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", ...	[ "Similar", "to", "isShuffleMaskLegal", "." ]	[ "X86", "X86", "2", "4" ]	X86ISelLowering (2)4	isVectorClearMaskLegal	X86	CPU	LLVM	9,773	141	1	[]
[ "<s>", "enum", "indirect_thunk_prefix", "indirect_thunk_need_prefix", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "indirect_thunk_prefix", "need_prefix", ";", "if", "(", "ix86_bnd_prefixed_insn_p", "(", "insn", ")", ")", "need_prefix", "=", "indirect_thunk_prefix_bn...	[ "Return", "the", "prefix", "needed", "for", "an", "indirect", "branch", "INSN", "." ]	[ "i386" ]	i3867	indirect_thunk_need_prefix	i386	CPU	GCC	9,774	57	1	[]
[ "<s>", "bool", "XNCMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "XNCM", "XNCM" ]	XNCMTargetMachine	addPreEmitPass	XNCM	CPU	LLVM	9,775	11	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "isZExtFree", "(", "VT1", ",", "VT2", ")", ")", "return", "t...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "X86", "X86", "ISD::LOAD", "MVT::i8", "MVT::i16", "MVT::i32" ]	X86ISelLowering (2)	isZExtFree	X86	CPU	LLVM	9,776	120	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "SI", "SI", "0", "\"SIInstrInfo::storeRegToStackSlot - Can't spill VGPR!\"", "4", "8", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "\"VGPR spilling not supported\"" ]	SIInstrInfo22	storeRegToStackSlot	R600	GPU	LLVM	9,777	390	1	[]
[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", ...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "aarch64", "0", "1", "1", "2" ]	aarch645	aarch64_vectorize_vec_perm_const	aarch64	CPU	GCC	9,778	207	1	[]
[ "<s>", "AtomicRMWExpansionKind", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "override", "{", "return", "AtomicRMWExpansionKind", "::", "LLSC", ";", "}", "</s>" ]	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "Hexagon" ]	HexagonISelLowering56	shouldExpandAtomicRMWInIR	Hexagon	DSP	LLVM	9,779	16	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "0", ")", "const", "override", "{", "return", "&", "RISCV", "::", "GPRRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "RISCV", "0", "RISCV::GPRRegClass" ]	RISCVRegisterInfo (2)	getPointerRegClass	RISCV	CPU	LLVM	9,780	25	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "BPF" ]	BPFAsmParser	getEndLoc	BPF	Virtual ISA	LLVM	9,781	11	1	[]
[ "<s>", "static", "void", "permute_store", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "SET_SRC", "(", "body", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src_reg", ")...	[ "Convert", "the", "non-permuting", "store", "INSN", "to", "a", "permuting", "one", "." ]	[ "powerpcspe", "2", "0", "0", "0", "0", "1", "\"Replacing store %d with permuted store\\n\"" ]	powerpcspe	permute_store	powerpcspe	CPU	GCC	9,782	183	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine48	ARMBaseTargetMachine	ARM	CPU	LLVM	9,783	304	1	[]
[ "<s>", "static", "const", "char", "", "i386_find_on_wrapper_list", "(", "const", "char", "", "target", ")", "{", "static", "char", "first_time", "=", "1", ";", "static", "hash_table", "<", "nofree_string_hash", ">", "*", "wrappers", ";", "if", "(", "first_...	[ "Search", "for", "a", "function", "named", "TARGET", "in", "the", "list", "of", "library", "wrappers", "we", "are", "using", ",", "returning", "a", "pointer", "to", "it", "if", "found", "or", "NULL", "if", "not", ".", "This", "function", "might", "be", ...	[ "i386", "1", "8", "0", "0" ]	winnt	i386_find_on_wrapper_list	i386	CPU	GCC	9,784	150	1	[]
[ "<s>", "void", "Hexagon_CCState", "::", "HandleByVal", "(", "unsigned", "ValNo", ",", "EVT", "ValVT", ",", "EVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "int", "MinSize", ",", "int", "MinAlign", ",", "ISD", "::", "ArgFlagsTy", "ArgFlag...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]	[ "Hexagon", "Hexagon", "ISD::ArgFlagsTy" ]	HexagonCallingConvLower	HandleByVal	Hexagon	DSP	LLVM	9,785	112	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "createMipsHazardSchedule...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine46	addPreEmitPass	Mips	CPU	LLVM	9,786	46	1	[]
[ "<s>", "reg_class_t", "csky_secondary_reload", "(", "bool", "in_p", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "reg_class_t", "rclass", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", "ATTRIBUTE_UNUSED", ")", "{", "int", "regno", "=", "-", ...	[ "Implement", "TARGET_SECONDARY_RELOAD", ".", "If", "copying", "a", "register", "of", "RCLASS", "from/to", "X", "requires", "an", "intermediate", "register", ",", "the", "hook", "should", "return", "the", "REGISTER_CLASS", "required", "for", "this", "intermediate", ...	[ "csky", "1", "0", "0" ]	csky	csky_secondary_reload	csky	CPU	GCC	9,787	215	1	[]
[ "<s>", "static", "rtx", "get_branch_target", "(", "rtx_insn", "*", "branch", ")", "{", "if", "(", "JUMP_P", "(", "branch", ")", ")", "{", "rtx", "set", ",", "src", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "branch", ")", ")", "==", "RETURN", ...	[ "Returns", "0", "if", "we", "do", "n't", "want", "a", "hint", "for", "this", "branch", ".", "Otherwise", "return", "the", "rtx", "for", "the", "branch", "target", "." ]	[ "spu", "0", "0", "0", "6", "10", "1", "1", "4", "10", "2", "2", "0", "0", "0", "0", "0", "0" ]	spu	get_branch_target	spu	MPU	GCC	9,788	320	1	[]
[ "<s>", "bool", "isPPC64", "(", ")", "const", "{", "return", "IsPPC64", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "is", "64-bit", "PowerPC", "(", "little", "and", "big", "endian", ")", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCAsmParser (2)	isPPC64	PowerPC	CPU	LLVM	9,789	10	1	[]
[ "<s>", "void", "JVMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "JVM", "JVM" ]	JVMAsmBackend	applyFixup	JVM	Virtual ISA	LLVM	9,790	42	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "Subtarget", ".", "isProfitableToUnpredicate", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo (2)2	isProfitableToUnpredicate	ARM	CPU	LLVM	9,791	23	1	[]
[ "<s>", "TargetTransformInfo", "ARCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "ARCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "ARC", "ARC", "ARC" ]	ARCTargetMachine4	getTargetTransformInfo	ARC	MPU	LLVM	9,792	24	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterat...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Sparc", "Sparc", "\"code size not handled\"", "0", "SP::BA", "SP::BCOND", "SP::FBCOND" ]	SparcInstrInfo20	removeBranch	Sparc	CPU	LLVM	9,793	119	1	[]
[ "<s>", "static", "int", "enough_regs_for_param", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "int", "type_size", ";", "int", "remaining_size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "type_size", ...	[ "If", "enough", "param", "regs", "are", "available", "for", "passing", "the", "param", "of", "type", "TYPE", "return", "*", "the", "number", "of", "registers", "needed", "else", "0", "." ]	[ "cr16", "1", "2", "1", "0" ]	cr16	enough_regs_for_param	cr16	MPU	GCC	9,794	93	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSH", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "RISCV::SC_64", "RISCV::SC_128", "RISCV::CSB", "RISCV::CSH", "RISCV::CSW", "RISCV::CFSW", "RISCV::CSD", "RISCV::CFSD", "RISCV::CSC_64", "RISCV::CSC_128", "1", ...	RISCVInstrInfo26	isStoreToStackSlot	RISCV	CPU	LLVM	9,795	186	1	[]
[ "<s>", "DecodeStatus", "VideocoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Videocore", "Videocore", "Videocore", "VideocoreBinaryInstr::Invalid", "2", "4", "6", "10", "VideocoreBinaryInstr::Scalar16", "VC::SCALAR16", "VideocoreBinaryInstr::Scalar32", "VC::SCALAR32", "VideocoreBinaryInstr::Scalar48", "VC::SCALAR48", "VideocoreBinaryInstr::Vector48", "VC::VECT...	VideocoreDisassembler	getInstruction	Videocore	DSP	LLVM	9,796	257	1	[]
[ "<s>", "int", "pdp10_stack_pointer_offset", "(", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Called", "by", "the", "STACK_POINTER_OFFSET", "macro", "." ]	[ "pdp10", "1" ]	pdp10	pdp10_stack_pointer_offset	pdp10	MPU	GCC	9,797	9	1	[]
[ "<s>", "static", "int", "rs6000_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "INT_REGNO_P", "(", "regno", ")", ")", "return", "INT_REGNO_P", "(", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mod...	[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "rs6000", "1", "1", "1" ]	rs60003	rs6000_hard_regno_mode_ok	rs6000	CPU	GCC	9,798	147	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "initPolicy", "(", "MachineBasicBlock", "::", "iterator", "Begin", ",", "MachineBasicBlock", "::", "iterator", "End", ",", "unsigned", "NumRegionInstrs", ")", "{", "if", "(", "Begin", "->", "isTerminator", "(", ")...	[ "Called", "for", "a", "region", "before", "scheduling", "." ]	[ "SystemZ", "SystemZ" ]	SystemZMachineScheduler	initPolicy	SystemZ	CPU	LLVM	9,799	35	1	[]

[ "<s>", "const", "std", "::", "string", "&", "HexagonAbsoluteStub", "::", "name", "(", ")", "const", "{", "return", "m_Name", ";", "}", "</s>" ]

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "Hexagon", "Hexagon" ]

HexagonAbsoluteStub

name

Hexagon

DSP

LLVM

9,700

16

1

[]

[ "<s>", "static", "int", "set_exe", "(", "const", "char", "*", "arg", ")", "{", "char", "allargs", "[", "1024", "]", ";", "int", "res", ";", "snprintf", "(", "allargs", ",", "sizeof", "(", "allargs", ")", ",", "\"$@gnu:[bin]set_exe %s %s\"", ",", "exefull...

[ "Set", "environment", "defined", "executable", "attributes", "." ]

[ "vms", "1024", "\"$@gnu:[bin]set_exe %s %s\"", "\"%s\\n\"", "1", "\"$!status = %d\\n\"", "1", "1", "\"ld error: popen set_exe\\n\"", "1", "0" ]

vms-ld

set_exe

vms

Virtual ISA

GCC

9,701

92

1

[]

[ "<s>", "static", "rtx", "ia64_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ...

[ "Implement", "TARGET_FUNCION_INCOMING_ARG", "target", "hook", "." ]

[ "ia64" ]

ia644

ia64_function_incoming_arg

ia64

CPU

GCC

9,702

32

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getInstrIn...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "2" ]

PPCInstrInfo (2)

runOnMachineFunction

PowerPC

CPU

LLVM

9,703

99

1

[]

[ "<s>", "static", "reg_class_t", "csky_spill_class", "(", "reg_class_t", "rclass", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "rclass", "==", "MINI_REGS", "&&", "!", "TARGET_MINI_REGISTERS", ")", "||", "(", "rclass", "==", "LOW_REG...

[ "Implement", "TARGET_SPILL_CLASS", ".", "Try", "spilling", "to", "a", "larger", "register", "class", "before", "spilling", "to", "memory", "." ]

[ "csky" ]

csky

csky_spill_class

csky

CPU

GCC

9,704

38

1

[]

[ "<s>", "static", "const", "char", "*", "svpattern_token", "(", "enum", "aarch64_svpattern", "pattern", ")", "{", "switch", "(", "pattern", ")", "{", "AARCH64_FOR_SVPATTERN", "(", "CASE", ")", "case", "AARCH64_NUM_SVPATTERNS", ":", "break", ";", "}", "gcc_unreach...

[ "Return", "the", "assembly", "token", "for", "svpattern", "value", "VALUE", "." ]

[ "aarch64" ]

aarch64

svpattern_token

aarch64

CPU

GCC

9,705

31

1

[]

[ "<s>", "static", "int", "num_insns_constant_gpr", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "SIGNED_INTEGER_16BIT_P", "(", "value", ")", ")", "return", "1", ";", "else", "if", "(", "(", "value", "&", "0xffff", ")", "==", "0", "&&", "(", "value"...

[ "Helper", "for", "num_insns_constant", ".", "Calculate", "number", "of", "instructions", "to", "load", "VALUE", "to", "a", "single", "gpr", "using", "combinations", "of", "addi", ",", "addis", ",", "ori", ",", "oris", ",", "sldi", "and", "rldimi", "instructi...

[ "rs6000", "1", "0xffff", "0", "31", "1", "31", "0", "1", "1", "32", "31", "0", "1", "2", "1", "0", "1", "0", "1", "1", "2" ]

rs60001

num_insns_constant_gpr

rs6000

CPU

GCC

9,706

156

1

[]

[ "<s>", "bool", "aarch64_expand_setmem", "(", "rtx", "*", "operands", ")", "{", "int", "n", ",", "mode_bits", ";", "unsigned", "HOST_WIDE_INT", "len", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "val", "=", "operands", "[", "2", "]", ...

[ "Expand", "setmem", ",", "as", "if", "from", "a", "__builtin_memset", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]

[ "aarch64", "0", "2", "1", "256", "2", "1", "0", "0", "256", "0", "0", "2" ]

aarch641

aarch64_expand_setmem

aarch64

CPU

GCC

9,707

327

1

[]

[ "<s>", "const", "char", "*", "msp430_select_hwmult_lib", "(", "int", "argc", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "*", "argv", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "switch", "(", "argc", ")", "{", "case", "1", ":", "if", "(", "strcase...

[ "Implement", "spec", "function", "`", "msp430_hwmult_lib麓", "." ]

[ "msp430", "1", "0", "\"default\"", "\"unexpected argument to msp430_select_hwmult_lib: %s\"", "0", "0", "\"hwmult\"", "0", "\"none\"", "\"-lmul_none\"", "\"auto\"", "\"-lmul_AUTO\"", "\"16bit\"", "\"-lmul_16\"", "\"32bit\"", "\"-lmul_32\"", "\"f5series\"", "\"-lmul_f5\"", "1", ...

driver-msp4303

msp430_select_hwmult_lib

msp430

MPU

GCC

9,708

300

1

[]

[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", "]", ";", "ASM_GENERATE_INTERNAL_LABEL...

[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]

[ "arm", "0", "32", "2", "\"LPSRL\"", "0", "1", "\"sub\\t%0, %0, %1\"", "\"str\\tr0, [%0, #0]\"", "1", "\"cmp\\t%0, %1\"", "\"\\tbne\\t\"", "\"\"" ]

arm

output_probe_stack_range

arm

CPU

GCC

9,709

117

1

[]

[ "<s>", "bool", "AMDGPUTTI", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "branch", "divergence", "exists", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo

hasBranchDivergence

R600

GPU

LLVM

9,710

12

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]

ARMBaseRegisterInfo4

getReservedRegs

ARM

CPU

LLVM

9,711

272

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine84

addPreEmitPass

AMDGPU

GPU

LLVM

9,712

41

1

[]

[ "<s>", "bool", "X86AvoidTrailingCallPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "const", "X86InstrInfo", "&", "T...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "\"pass only runs on Win64\"", "\"inserting int3 after trailing call instruction:\\n\"", "\"inserting int3 in trailing empty MBB:\\n\"", "X86::INT3" ]

X86AvoidTrailingCall

runOnMachineFunction

X86

CPU

LLVM

9,713

255

1

[]

[ "<s>", "SDValue", "TPCSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "TPC", "TPC", "\"Fill value of memset must be a compile time constant\"", "\"Size in memset call must be a compile time constant\"", "1", "2", "\"memset may be called only for local memory\"", "1", "4", "256", "0", "\"Size in memset must be a multiple of space unit\"", "1", "MVT::i32", "...

TPCSelectionDAGInfo

EmitTargetCodeForMemset

TPC

Virtual ISA

LLVM

9,714

409

1

[]

[ "<s>", "void", "MetadataStreamerV2", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU HSA Metadata Parser Test: \"", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "("...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "AMDGPU", "\"AMDGPU HSA Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]

AMDGPUHSAMetadataStreamer13

verify

AMDGPU

GPU

LLVM

9,715

110

1

[]

[ "<s>", "bool", "ARCFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "HasFP", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARC", "ARC" ]

ARCFrameLowering3

hasFP

ARC

MPU

LLVM

9,716

74

1

[]

[ "<s>", "const", "MCPhysReg", "*", "RISCVRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "if", "(",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "RISCV", "RISCV", "RISCV", "\"interrupt\"", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo1

getCalleeSavedRegs

RISCV

CPU

LLVM

9,717

143

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Sparc Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"Sparc Assembly Printer\"" ]

SparcAsmPrinter

getPassName

Sparc

CPU

LLVM

9,718

13

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "0" ]

HexagonFrameLowering (2)3

determineCalleeSaves

Hexagon

DSP

LLVM

9,719

187

1

[]

[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "0", "\"Frame indices can only appear as a debug operand in a DBG_VALUE*\"", "\" machine instruction\"", "3", "0" ]

NVPTXPrologEpilogPass7

runOnMachineFunction

NVPTX

GPU

LLVM

9,720

365

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "Shape", "*", "S", ")", "{", "return", "S", "->", "getKind", "(", ")", "==", "SK_Loop", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "WebAssembly" ]

Relooper1

classof

WebAssembly

Virtual ISA

LLVM

9,721

20

1

[]

[ "<s>", "const", "char", "*", "Cpu0AsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "static_cast", "<", "Cpu0TargetMachine", "&", ">", "(", "TM", ")", ".", "getABI", "(", ")", ".", "GetEnumValue", "(", ")", ")", "{", "case"...

[ "Emit", "Set", "directives", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "ABI::O32", "\"abiO32\"", "Cpu0", "ABI::S32", "\"abiS32\"", "\"Unknown Cpu0 ABI\"" ]

Cpu0AsmPrinter

getCurrentABIString

Cpu0

CPU

LLVM

9,722

59

1

[]

[ "<s>", "static", "void", "set_rop_modrm_reg_bits", "(", "int", "base", ",", "HARD_REG_SET", "&", "in", ",", "HARD_REG_SET", "&", "out", ")", "{", "SET_HARD_REG_BIT", "(", "out", ",", "base", ")", ";", "SET_HARD_REG_BIT", "(", "out", ",", "base", "+", "1", ...

[ "Given", "a", "register", "number", "BASE", ",", "the", "lowest", "of", "a", "group", "of", "registers", ",", "update", "regsets", "IN", "and", "OUT", "with", "the", "registers", "that", "should", "be", "avoided", "in", "input", "and", "output", "operands"...

[ "i386", "1", "2", "3" ]

i3865

set_rop_modrm_reg_bits

i386

CPU

GCC

9,723

51

1

[]

[ "<s>", "virtual", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "R600", "0" ]

AMDGPUAsmBackend16

getNumFixupKinds

R600

GPU

LLVM

9,724

11

1

[]

[ "<s>", "unsigned", "TGSIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"What is the frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "TGSI", "TGSI", "\"What is the frame register\"", "0" ]

TGSIRegisterInfo

getFrameRegister

TGSI

Virtual ISA

LLVM

9,725

21

1

[]

[ "<s>", "void", "arc_expand_prologue", "(", "void", ")", "{", "int", "size", "=", "get_frame_size", "(", ")", ";", "unsigned", "int", "gmask", "=", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", ";", "unsigned", "int", "frame_size_to_allocate", ";...

[ "Set", "up", "the", "stack", "and", "frame", "pointer", "(", "if", "desired", ")", "for", "the", "function", "." ]

[ "arc", "0", "0", "0", "32", "0", "0", "0", "0", "0", "0" ]

arc4

arc_expand_prologue

arc

MPU

GCC

9,726

332

1

[]

[ "<s>", "static", "rtx", "rx_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "ret_type", ")", ";", "if", ...

[ "Return", "an", "RTL", "describing", "where", "a", "function", "return", "value", "of", "type", "RET_TYPE", "is", "held", "." ]

[ "rx", "0", "4" ]

rx

rx_function_value

rx

CPU

GCC

9,727

75

1

[]

[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64IS...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\...

AArch64ISelLowering31

getTargetNodeName

AArch64

CPU

LLVM

9,728

224

1

[]

[ "<s>", "bool", "riscv_can_use_return_insn", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame", ".", "total_size", "==", "0", "&&", "!", "cfun", "->", "machine", "->", "interrupt_handler_p", ")", ";", "}", ...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "riscv", "0" ]

riscv

riscv_can_use_return_insn

riscv

CPU

GCC

9,729

29

1

[]

[ "<s>", "bool", "DLXAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", ",", "NameL...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "DLX", "DLX", "\"st\"", "2", "1", "DLXOperand::CreateToken", "\"s\"", "1", "DLXOperand::createImm", "\"bt\"", "3", "2", "DLXOperand::CreateToken", "\"bt\"", "\"the destination register can't equal the base register in an \"", "\"instruction that modifies the base register.\"", "1", ...

DLXAsmParser

ParseInstruction

DLX

CPU

LLVM

9,730

344

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "Kudeyar", "MVT::i32" ]

KudeyarISelLowering

getShiftAmountTy

Kudeyar

CPU

LLVM

9,731

15

1

[]

[ "<s>", "MachineInstr", "*", "AArch64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "i...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "AArch64", "AArch64", "0", "1", "AArch64::SP", "AArch64::GPR64RegClass", "AArch64::SP", "AArch64::GPR64RegClass" ]

AArch64InstrInfo100

foldMemoryOperandImpl

AArch64

CPU

LLVM

9,732

141

1

[]

[ "<s>", "bool", "ix86_using_red_zone", "(", "void", ")", "{", "return", "TARGET_RED_ZONE", "&&", "!", "TARGET_64BIT_MS_ABI", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "red-zone", "is", "in", "use", "." ]

[ "i386" ]

i3865

ix86_using_red_zone

i386

CPU

GCC

9,733

13

1

[]

[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo16

getArithmeticInstrCost

Hexagon

DSP

LLVM

9,734

159

1

[]

[ "<s>", "const", "SISubtarget", "*", "SITargetLowering", "::", "getSubtarget", "(", ")", "const", "{", "return", "static_cast", "<", "const", "SISubtarget", "*", ">", "(", "Subtarget", ")", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIISelLowering101

getSubtarget

AMDGPU

GPU

LLVM

9,735

22

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "X86ISD",...

[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]

[ "X86", "X86", "X86ISD::GlobalBaseReg" ]

X86ISelLowering114

getPICJumpTableRelocBase

X86

CPU

LLVM

9,736

45

1

[]

[ "<s>", "char", "*", "construct_restore_jr", "(", "rtx", "op", ")", "{", "int", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "int", "stack_bytes", ";", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned...

[ "Construct", "a", "JR", "instruction", "to", "a", "routine", "that", "will", "perform", "the", "equivalent", "of", "the", "RTL", "passed", "in", "as", "an", "argument", ".", "This", "RTL", "is", "a", "function", "epilogue", "that", "pops", "registers", "of...

[ "v850", "0", "256", "2", "\"bogus JR construction: %d\"", "0", "1", "0", "1", "0", "1", "1", "0", "1", "1", "2", "4", "0", "\"bad amount of stack space removal: %d\"", "0", "2", "0", "1", "0", "32", "1", "32", "1", "1", "29", "29", "40", "\"__return_%s...

v850

construct_restore_jr

v850

MPU

GCC

9,737

431

1

[]

[ "<s>", "int", "m68hc11_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "from", ",", "enum", "reg_class", "to", ")", "{", "if", "(", "from", "<", "to", ")", "{", "enum", "reg_class", "tmp", "=", "to", ";", "to", "=", ...

[ "Cost", "of", "moving", "data", "from", "a", "register", "of", "class", "'from", "'", "to", "on", "in", "class", "'to", "'", ".", "Reload", "does", "not", "check", "the", "constraint", "of", "set", "insns", "when", "the", "two", "registers", "have", "a...

[ "m68hc11", "0", "1", "2" ]

m68hc111

m68hc11_register_move_cost

m68hc11

MPU

GCC

9,738

81

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "(", "ST", ".", "isPromoteAllocaEnabled", "(", ")", ...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "R600" ]

AMDGPUTargetMachine80

addCodeGenPrepare

R600

GPU

LLVM

9,739

53

1

[]

[ "<s>", "static", "void", "ix86_warn_parameter_passing_abi", "(", "cumulative_args_t", "cum_v", ",", "tree", "type", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "cum", "->", "warn_empty", ")", "re...

[ "Implement", "TARGET_WARN_PARAMETER_PASSING_ABI", "." ]

[ "i386", "0", "\"empty class %qT parameter passing ABI \"", "\"changes in %<-fabi-version=12%> (GCC 8)\"" ]

i386

ix86_warn_parameter_passing_abi

i386

CPU

GCC

9,740

107

1

[]

[ "<s>", "static", "bool", "h8300_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "h8300_rtx_ok_for_base_p", "(", "x", ",", "strict", ")", ")", "return", "1", ";", "if", "(", "CONSTANT_ADDRESS_P"...

[ "Return", "nozero", "if", "X", "is", "a", "legitimate", "address", ".", "On", "the", "H8/300", ",", "a", "legitimate", "address", "has", "the", "form", "REG", ",", "REG+CONSTANT_ADDRESS", "or", "CONSTANT_ADDRESS", "." ]

[ "h8300", "1", "1", "0", "1", "1", "0", "0", "1", "0" ]

h8300

h8300_legitimate_address_p

h8300

MPU

GCC

9,741

130

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "&...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "0", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"" ]

AArch64InstrInfo10

areMemAccessesTriviallyDisjoint

AArch64

CPU

LLVM

9,742

204

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "T...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "X86", "X86", "64", "32", "\"Unknown atomic operation\"" ]

X86ISelLowering100

shouldExpandAtomicRMWInIR

X86

CPU

LLVM

9,743

168

1

[]

[ "<s>", "static", "tree", "mcore_handle_naked_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...

[ "Handle", "a", "``", "naked", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "mcore", "\"%qE attribute only applies to functions\"" ]

mcore

mcore_handle_naked_attribute

mcore

MPU

GCC

9,744

54

1

[]

[ "<s>", "static", "bool", "arm_evpc_neon_vzip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out0", ",", "out1", ",", "in0", ",", "in1", ","...

[ "Recognize", "patterns", "for", "the", "VZIP", "insns", "." ]

[ "arm", "8", "2", "0", "0", "0", "0", "1", "2", "1", "0", "2", "2", "2", "1" ]

arm4

arm_evpc_neon_vzip

arm

CPU

GCC

9,745

371

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ",", "co...

[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]

[ "RISCV", "RISCV", "RISCV::fixup_riscv_rvc_branch", "254", "256", "RISCV::fixup_riscv_rvc_jump", "2046", "2048" ]

RISCVAsmBackend14

fixupNeedsRelaxationAdvanced

RISCV

CPU

LLVM

9,746

97

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0", "ARMCC::AL" ]

Thumb1InstrInfo25

loadRegFromStackSlot

ARM

CPU

LLVM

9,747

213

1

[]

[ "<s>", "static", "const", "char", "*", "detect_processor_aix", "(", "void", ")", "{", "switch", "(", "_system_configuration", ".", "implementation", ")", "{", "case", "0x0008", ":", "return", "\"601\"", ";", "case", "0x0020", ":", "return", "\"603\"", ";", "...

[ "Returns", "the", "processor", "implementation", "on", "AIX", "." ]

[ "powerpcspe", "0x0008", "\"601\"", "0x0020", "\"603\"", "0x0010", "\"604\"", "0x0040", "\"620\"", "0x0080", "\"630\"", "0x0100", "0x0200", "0x0400", "\"rs64\"", "0x0800", "\"power4\"", "0x2000", "0x0F0000", "\"power5\"", "\"power5+\"", "0x4000", "\"power6\"", "0x8000", ...

driver-powerpcspe

detect_processor_aix

powerpcspe

CPU

GCC

9,748

113

1

[]

[ "<s>", "bool", "X86ATTAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "if", "(", "ExtraCode", "&&", "ExtraCode", "[",...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"no-rip\"" ]

X86ATTAsmPrinter2

PrintAsmMemoryOperand

X86

CPU

LLVM

9,749

102

1

[]

[ "<s>", "static", "void", "pru_elf_asm_destructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "char", "buf", "[", "23", "]", ";", "section", "*", "s", ";", "if", "(", "priority", "==", "DEFAULT_INIT_PRIORITY", ")", "snprintf", "(", "buf", ",...

[ "Implement", "TARGET_ASM_DESTRUCTOR", "." ]

[ "pru", "23", "\".fini_array\"", "\".fini_array.%.5u\"" ]

pru

pru_elf_asm_destructor

pru

CPU

GCC

9,750

82

1

[]

[ "<s>", "void", "PatmosFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "TM", ".", "getInstrInfo",...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Patmos", "Patmos", "4", "\"Stack alignment \"", "\"in \"", "\" \"", "\"too large (\"", "\").\\n\"", "\"Stack alignment other than 4 byte is not supported\"", "Patmos::SRESi", "0xFFF", "Patmos::SUBi", "Patmos::RSP", "Patmos::RSP", "Patmos::SUBl", "Patmos::RSP", "Patmos::RSP" ]

PatmosFrameLowering

emitPrologue

Patmos

VLIW

LLVM

9,751

308

1

[]

[ "<s>", "unsigned", "GCNTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "RCID", ")", "const", "{", "const", "SIRegisterInfo", "*", "TRI", "=", "ST", "->", "getRegisterInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "RC", "=", "TRI", "->", ...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "AMDGPU", "SI", "31", "32" ]

AMDGPUTargetTransformInfo13

getNumberOfRegisters

AMDGPU

GPU

LLVM

9,752

59

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMipsISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine

addInstSelector

Mips

CPU

LLVM

9,753

30

1

[]

[ "<s>", "static", "bool", "nds32_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "!", "TARGET_V3PUSH", "&&", "!", "nds32_isr_function_p", "(", "current_function_decl", ")", "&&", "(", "cfun", "->", "...

[ "Return", "true", "if", "it", "is", "ok", "to", "do", "sibling", "call", "optimization", "." ]

[ "nds32", "0" ]

nds32

nds32_function_ok_for_sibcall

nds32

CPU

GCC

9,754

40

1

[]

[ "<s>", "static", "bool", "s390_decompose_constant_pool_ref", "(", "rtx", "*", "ref", ",", "rtx", "*", "disp", ",", "bool", "*", "is_ptr", ",", "bool", "*", "is_base_ptr", ",", "bool", "*", "is_pool_ptr", ")", "{", "if", "(", "!", "*", "ref", ")", "retu...

[ "Attempts", "to", "split", "`", "ref", "'", ",", "which", "should", "be", "UNSPEC_LTREF", ",", "into", "(", "base", "+", "`", "disp", "'", ")", ".", "If", "successful", ",", "also", "determines", "the", "following", "characteristics", "of", "`", "ref", ...

[ "s390", "1", "1", "0", "0", "0", "1" ]

s390

s390_decompose_constant_pool_ref

s390

MPU

GCC

9,755

230

1

[]

[ "<s>", "bool", "CSKYInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "CSKY", "CSKY", "0", "2", "1", "1", "2" ]

CSKYInstrInfo1

analyzeBranch

CSKY

CPU

LLVM

9,756

351

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LW", "0", "\"Can't load this register from stack slot\"" ]

RISCVInstrInfo17

loadRegFromStackSlot

RISCV

CPU

LLVM

9,757

99

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "adjustStackMapLiveOutMask", "(", "uint32_t", "*", "Mask", ")", "const", "{", "for", "(", "unsigned", "PseudoReg", ":", "{", "PPC", "::", "ZERO", ",", "PPC", "::", "ZERO8", ",", "PPC", "::", "RM", "}", ")", "Mask",...

[ "Prior", "to", "adding", "the", "live-out", "mask", "to", "a", "stackmap", "or", "patchpoint", "instruction", ",", "provide", "the", "target", "the", "opportunity", "to", "adjust", "it", "(", "mainly", "to", "remove", "pseudo-registers", "that", "should", "be"...

[ "PowerPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::RM", "32", "1u", "32" ]

PPCRegisterInfo (2)1

adjustStackMapLiveOutMask

PowerPC

CPU

LLVM

9,758

49

1

[]

[ "<s>", "void", "Z80FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Z80", "Z80", "\"Cannot handle this call frame pseudo instruction\"", "Z80::ADJCALLSTACKDOWN", "Z80::ADJCALLSTACKUP" ]

Z80FrameLowering

eliminateCallFramePseudoInstr

Z80

MPU

LLVM

9,759

64

1

[]

[ "<s>", "BitVector", "MipsRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Mips", "::", "ZERO", ",", "Mips", "::", "K0", ",", "Mips", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Mips", "Mips", "Mips::ZERO", "Mips::K0", "Mips::K1", "Mips::SP", "Mips::ZERO_64", "Mips::K0_64", "Mips::K1_64", "Mips::SP_64", "0", "0", "Mips", "Mips::AFGR64RegClass", "Mips::AFGR64RegClass", "Mips::FGR64RegClass", "Mips::FGR64RegClass", "Mips", "Mips::S0", "Mips::FP", "Mip...

MipsRegisterInfo12

getReservedRegs

Mips

CPU

LLVM

9,760

363

1

[]

[ "<s>", "static", "bool", "c6x_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "c6x_call_saved_register_used", "(", "exp", ")", ")", "return", "false", ";", "if", "(", "!", "flag_pic", ")", "return", "true", ";", "if"...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "c6x" ]

c6x2

c6x_function_ok_for_sibcall

c6x

VLIW

GCC

9,761

66

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine62

addPreEmitPass

Mips

CPU

LLVM

9,762

28

1

[]

[ "<s>", "rtx", "rs6000_emit_set_const", "(", "rtx", "dest", ",", "enum", "machine_mode", "mode", ",", "rtx", "source", ",", "int", "n", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "result", ",", "insn", ",", "set", ";", "HOST_WIDE_INT", "c0", ",", "c1", ";", "sw...

[ "Try", "to", "output", "insns", "to", "set", "TARGET", "equal", "to", "the", "constant", "C", "if", "it", "can", "be", "done", "in", "less", "than", "N", "insns", ".", "Do", "all", "computations", "in", "MODE", ".", "Returns", "the", "place", "where", ...

[ "rs6000", "0xffff", "0xffff", "0", "0" ]

rs60003

rs6000_emit_set_const

rs6000

CPU

GCC

9,763

273

1

[]

[ "<s>", "unsigned", "getMinPrefetchStride", "(", ")", "const", "override", "{", "return", "MinPrefetchStride", ";", "}", "</s>" ]

[ "Some", "HW", "prefetchers", "can", "handle", "accesses", "up", "to", "a", "certain", "constant", "stride", "." ]

[ "AArch64" ]

AArch64Subtarget100

getMinPrefetchStride

AArch64

CPU

LLVM

9,764

11

1

[]

[ "<s>", "unsigned", "getFramePtr", "(", ")", "const", "{", "return", "FramePtr", ";", "}", "</s>" ]

[ "Returns", "physical", "register", "used", "as", "frame", "pointer", "." ]

[ "X86" ]

X86RegisterInfo

getFramePtr

X86

CPU

LLVM

9,765

10

1

[]

[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "*", "B", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "*"...

[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]

[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4" ]

HexagonEarlyIfConv1

removeBlock

Hexagon

DSP

LLVM

9,766

237

1

[]

[ "<s>", "static", "void", "loongarch_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "(", "TARGET_64BIT", "&&", "(", "first", "+", "size", "<=", "32768", ")", ")", "||", "(", "!", "TARGET_64BIT", "&&"...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "loongarch", "32768", "2048", "16384", "0", "0", "2048", "2048", "2048", "2048" ]

loongarch

loongarch_emit_probe_stack_range

loongarch

CPU

GCC

9,767

366

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]

MipsRegisterBankInfo31

getInstrMapping

Mips

CPU

LLVM

9,768

158

1

[]

[ "<s>", "void", "MandarinInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Mandarin", "MD::GenericRegsRegClass", "MD::MOVrr", "MD::DoubleRegsRegClass", "MD::MOV2rr", "MD::DoubleRegsRegClass", "MD::R0", "MD::R2", "\"Registers are already there\\n\"", "MD::QuadRegsRegClass", "MD::MOV4rr", "MD::QuadRegsRegClass", "MD::R0", "\"Registers are already there\\n\"", "\...

MandarinInstrInfo

copyPhysReg

Mandarin

CPU

LLVM

9,769

226

1

[]

[ "<s>", "unsigned", "TMS320C64XInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "TargetInstrDesc", "desc", "=", "MI", "->", "getDesc", "(", ")", ";", "if", "(", "desc"...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "TMS320C64X", "TMS320C64X", "TMS320C64XII::is_memaccess", "TMS320C64XII::is_store", "0", "TMS320C64X::B15", "1", "\"Found load-from-stack sans \"", "\"frame index operand\"" ]

TMS320C64XInstrInfo

isLoadFromStackSlot

TMS320C64X

VLIW

LLVM

9,770

112

1

[]

[ "<s>", "static", "bool", "avr_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "bool", "ok", "=", "CONSTANT_ADDRESS_P", "(", "x", ")", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", ...

[ "Return", "nonzero", "if", "X", "(", "an", "RTX", ")", "is", "a", "legitimate", "memory", "address", "on", "the", "target", "machine", "for", "a", "memory", "operand", "of", "mode", "MODE", "." ]

[ "avr", "4", "0", "0", "1", "0", "0", "0", "0xc0", "\"\\n%?: ret=%d, mode=%m strict=%d \"", "\"reload_completed=%d reload_in_progress=%d %s:\"", "\"(reg_renumber)\"", "\"\"", "0", "1", "1", "0", "\"(r%d ---> r%d)\"", "0", "0", "\"\\n%r\\n\"" ]

avr4

avr_legitimate_address_p

avr

MPU

GCC

9,771

383

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", ".", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "AArch64", "AArch64", "4", "1", "0", "64", "32", "16", "128" ]

AArch64ISelLowering87

isShuffleMaskLegal

AArch64

CPU

LLVM

9,772

217

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorClearMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "MVT", ...

[ "Similar", "to", "isShuffleMaskLegal", "." ]

[ "X86", "X86", "2", "4" ]

X86ISelLowering (2)4

isVectorClearMaskLegal

X86

CPU

LLVM

9,773

141

1

[]

[ "<s>", "enum", "indirect_thunk_prefix", "indirect_thunk_need_prefix", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "indirect_thunk_prefix", "need_prefix", ";", "if", "(", "ix86_bnd_prefixed_insn_p", "(", "insn", ")", ")", "need_prefix", "=", "indirect_thunk_prefix_bn...

[ "Return", "the", "prefix", "needed", "for", "an", "indirect", "branch", "INSN", "." ]

[ "i386" ]

i3867

indirect_thunk_need_prefix

i386

CPU

GCC

9,774

57

1

[]

[ "<s>", "bool", "XNCMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "XNCM", "XNCM" ]

XNCMTargetMachine

addPreEmitPass

XNCM

CPU

LLVM

9,775

11

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "isZExtFree", "(", "VT1", ",", "VT2", ")", ")", "return", "t...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "X86", "X86", "ISD::LOAD", "MVT::i8", "MVT::i16", "MVT::i32" ]

X86ISelLowering (2)

isZExtFree

X86

CPU

LLVM

9,776

120

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "SI", "SI", "0", "\"SIInstrInfo::storeRegToStackSlot - Can't spill VGPR!\"", "4", "8", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "\"VGPR spilling not supported\"" ]

SIInstrInfo22

storeRegToStackSlot

R600

GPU

LLVM

9,777

390

1

[]

[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", ...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "aarch64", "0", "1", "1", "2" ]

aarch645

aarch64_vectorize_vec_perm_const

aarch64

CPU

GCC

9,778

207

1

[]

[ "<s>", "AtomicRMWExpansionKind", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "override", "{", "return", "AtomicRMWExpansionKind", "::", "LLSC", ";", "}", "</s>" ]

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "Hexagon" ]

HexagonISelLowering56

shouldExpandAtomicRMWInIR

Hexagon

DSP

LLVM

9,779

16

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", "=", "0", ")", "const", "override", "{", "return", "&", "RISCV", "::", "GPRRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "RISCV", "0", "RISCV::GPRRegClass" ]

RISCVRegisterInfo (2)

getPointerRegClass

RISCV

CPU

LLVM

9,780

25

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "BPF" ]

BPFAsmParser

getEndLoc

BPF

Virtual ISA

LLVM

9,781

11

1

[]

[ "<s>", "static", "void", "permute_store", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "src_reg", "=", "SET_SRC", "(", "body", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src_reg", ")...

[ "Convert", "the", "non-permuting", "store", "INSN", "to", "a", "permuting", "one", "." ]

[ "powerpcspe", "2", "0", "0", "0", "0", "1", "\"Replacing store %d with permuted store\\n\"" ]

powerpcspe

permute_store

powerpcspe

CPU

GCC

9,782

183

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine48

ARMBaseTargetMachine

ARM

CPU

LLVM

9,783

304

1

[]

[ "<s>", "static", "const", "char", "*", "i386_find_on_wrapper_list", "(", "const", "char", "*", "target", ")", "{", "static", "char", "first_time", "=", "1", ";", "static", "hash_table", "<", "nofree_string_hash", ">", "*", "wrappers", ";", "if", "(", "first_...

[ "Search", "for", "a", "function", "named", "TARGET", "in", "the", "list", "of", "library", "wrappers", "we", "are", "using", ",", "returning", "a", "pointer", "to", "it", "if", "found", "or", "NULL", "if", "not", ".", "This", "function", "might", "be", ...

[ "i386", "1", "8", "0", "0" ]

winnt

i386_find_on_wrapper_list

i386

CPU

GCC

9,784

150

1

[]

[ "<s>", "void", "Hexagon_CCState", "::", "HandleByVal", "(", "unsigned", "ValNo", ",", "EVT", "ValVT", ",", "EVT", "LocVT", ",", "CCValAssign", "::", "LocInfo", "LocInfo", ",", "int", "MinSize", ",", "int", "MinAlign", ",", "ISD", "::", "ArgFlagsTy", "ArgFlag...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

[ "Hexagon", "Hexagon", "ISD::ArgFlagsTy" ]

HexagonCallingConvLower

HandleByVal

Hexagon

DSP

LLVM

9,785

112

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "createMipsHazardSchedule...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine46

addPreEmitPass

Mips

CPU

LLVM

9,786

46

1

[]

[ "<s>", "reg_class_t", "csky_secondary_reload", "(", "bool", "in_p", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ",", "reg_class_t", "rclass", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", "ATTRIBUTE_UNUSED", ")", "{", "int", "regno", "=", "-", ...

[ "Implement", "TARGET_SECONDARY_RELOAD", ".", "If", "copying", "a", "register", "of", "RCLASS", "from/to", "X", "requires", "an", "intermediate", "register", ",", "the", "hook", "should", "return", "the", "REGISTER_CLASS", "required", "for", "this", "intermediate", ...

[ "csky", "1", "0", "0" ]

csky

csky_secondary_reload

csky

CPU

GCC

9,787

215

1

[]

[ "<s>", "static", "rtx", "get_branch_target", "(", "rtx_insn", "*", "branch", ")", "{", "if", "(", "JUMP_P", "(", "branch", ")", ")", "{", "rtx", "set", ",", "src", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "branch", ")", ")", "==", "RETURN", ...

[ "Returns", "0", "if", "we", "do", "n't", "want", "a", "hint", "for", "this", "branch", ".", "Otherwise", "return", "the", "rtx", "for", "the", "branch", "target", "." ]

[ "spu", "0", "0", "0", "6", "10", "1", "1", "4", "10", "2", "2", "0", "0", "0", "0", "0", "0" ]

spu

get_branch_target

spu

MPU

GCC

9,788

320

1

[]

[ "<s>", "bool", "isPPC64", "(", ")", "const", "{", "return", "IsPPC64", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "is", "64-bit", "PowerPC", "(", "little", "and", "big", "endian", ")", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCAsmParser (2)

isPPC64

PowerPC

CPU

LLVM

9,789

10

1

[]

[ "<s>", "void", "JVMAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "JVM", "JVM" ]

JVMAsmBackend

applyFixup

JVM

Virtual ISA

LLVM

9,790

42

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "Subtarget", ".", "isProfitableToUnpredicate", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo (2)2

isProfitableToUnpredicate

ARM

CPU

LLVM

9,791

23

1

[]

[ "<s>", "TargetTransformInfo", "ARCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "ARCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "ARC", "ARC", "ARC" ]

ARCTargetMachine4

getTargetTransformInfo

ARC

MPU

LLVM

9,792

24

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterat...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Sparc", "Sparc", "\"code size not handled\"", "0", "SP::BA", "SP::BCOND", "SP::FBCOND" ]

SparcInstrInfo20

removeBranch

Sparc

CPU

LLVM

9,793

119

1

[]

[ "<s>", "static", "int", "enough_regs_for_param", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "const_tree", "type", ",", "machine_mode", "mode", ")", "{", "int", "type_size", ";", "int", "remaining_size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "type_size", ...

[ "If", "enough", "param", "regs", "are", "available", "for", "passing", "the", "param", "of", "type", "TYPE", "return", "*", "the", "number", "of", "registers", "needed", "else", "0", "." ]

[ "cr16", "1", "2", "1", "0" ]

cr16

enough_regs_for_param

cr16

MPU

GCC

9,794

93

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "ca...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "RISCV", "RISCV", "0", "RISCV::SB", "RISCV::SH", "RISCV::SW", "RISCV::FSH", "RISCV::FSW", "RISCV::SD", "RISCV::FSD", "RISCV::SC_64", "RISCV::SC_128", "RISCV::CSB", "RISCV::CSH", "RISCV::CSW", "RISCV::CFSW", "RISCV::CSD", "RISCV::CFSD", "RISCV::CSC_64", "RISCV::CSC_128", "1", ...

RISCVInstrInfo26

isStoreToStackSlot

RISCV

CPU

LLVM

9,795

186

1

[]

[ "<s>", "DecodeStatus", "VideocoreDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Videocore", "Videocore", "Videocore", "VideocoreBinaryInstr::Invalid", "2", "4", "6", "10", "VideocoreBinaryInstr::Scalar16", "VC::SCALAR16", "VideocoreBinaryInstr::Scalar32", "VC::SCALAR32", "VideocoreBinaryInstr::Scalar48", "VC::SCALAR48", "VideocoreBinaryInstr::Vector48", "VC::VECT...

VideocoreDisassembler

getInstruction

Videocore

DSP

LLVM

9,796

257

1

[]

[ "<s>", "int", "pdp10_stack_pointer_offset", "(", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Called", "by", "the", "STACK_POINTER_OFFSET", "macro", "." ]

[ "pdp10", "1" ]

pdp10

pdp10_stack_pointer_offset

pdp10

MPU

GCC

9,797

9

1

[]

[ "<s>", "static", "int", "rs6000_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "INT_REGNO_P", "(", "regno", ")", ")", "return", "INT_REGNO_P", "(", "regno", "+", "HARD_REGNO_NREGS", "(", "regno", ",", "mod...

[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "rs6000", "1", "1", "1" ]

rs60003

rs6000_hard_regno_mode_ok

rs6000

CPU

GCC

9,798

147

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "initPolicy", "(", "MachineBasicBlock", "::", "iterator", "Begin", ",", "MachineBasicBlock", "::", "iterator", "End", ",", "unsigned", "NumRegionInstrs", ")", "{", "if", "(", "Begin", "->", "isTerminator", "(", ")...

[ "Called", "for", "a", "region", "before", "scheduling", "." ]

[ "SystemZ", "SystemZ" ]

SystemZMachineScheduler

initPolicy

SystemZ

CPU

LLVM

9,799

35

1

[]