docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", "\"Im...	AMDGPUAsmParser20	MatchAndEmitInstruction	AMDGPU	GPU	LLVM	9,500	306	1	[]
[ "<s>", "void", "TriCoreFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo",...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "TriCore", "TriCore", "TriCore::MOV_AAsrr", "TriCore::A14", "TriCore::A10", "TriCore::A14", "TriCore::A10", "TriCore::SUB_Arr", "TriCore::SUB_Asc" ]	TriCoreFrameLowering	emitPrologue	TriCore	MPU	LLVM	9,501	259	1	[]
[ "<s>", "bool", "s390_legitimate_address_without_index_p", "(", "rtx", "op", ")", "{", "struct", "s390_address", "addr", ";", "if", "(", "!", "s390_decompose_address", "(", "XEXP", "(", "op", ",", "0", ")", ",", "&", "addr", ")", ")", "return", "false", ";"...	[ "Return", "true", "if", "CODE", "is", "a", "valid", "address", "without", "index", "." ]	[ "s390", "0" ]	s390	s390_legitimate_address_without_index_p	s390	MPU	GCC	9,502	43	1	[]
[ "<s>", "static", "bool", "ix86_libgcc_floating_mode_supported_p", "(", "scalar_float_mode", "mode", ")", "{", "return", "(", "(", "mode", "==", "HFmode", "&&", "TARGET_SSE2", ")", "?", "true", ":", "default_libgcc_floating_mode_supported_p", "(", "mode", ")", ")", ...	[ "Implement", "target", "hook", "libgcc_floating_mode_supported_p", "." ]	[ "i386" ]	i386	ix86_libgcc_floating_mode_supported_p	i386	CPU	GCC	9,503	27	1	[]
[ "<s>", "void", "expand_prologue", "(", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", ";", "size", "+=", "(", "current_function_outgoing_args_size", "?", "4", ":", "0", ")", ";", "if",...	[ "Expand", "the", "prologue", "into", "RTL", "." ]	[ "mn10300", "4", "0", "4", "0", "8", "1" ]	mn103002	expand_prologue	mn10300	MPU	GCC	9,504	115	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "if", "(", "!", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "0", "PPC" ]	PPCISelDAGToDAG (2)	runOnMachineFunction	PowerPC	CPU	LLVM	9,505	38	1	[]
[ "<s>", "static", "bool", "match_addli_pcrel", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", ")", "return", "false", ";", ...	[ "Returns", "whether", "INSN", "is", "a", "pc-relative", "addli", "insn", "." ]	[ "tilepro", "1", "1", "0", "1" ]	tilepro	match_addli_pcrel	tilepro	VLIW	GCC	9,506	104	1	[]
[ "<s>", "void", "PatmosPostRASchedStrategy", "::", "registerRoots", "(", ")", "{", "ReadyQ", ".", "initialize", "(", ")", ";", "}", "</s>" ]	[ "Notify", "this", "strategy", "that", "all", "roots", "have", "been", "released", "(", "including", "those", "that", "depend", "on", "EntrySU", "or", "ExitSU", ")", "." ]	[ "Patmos", "Patmos" ]	PatmosSchedStrategy	registerRoots	Patmos	VLIW	LLVM	9,507	14	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";", "}...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "PowerPC", "PPC" ]	PPCISelLowering (2)7	insertSSPDeclarations	PowerPC	CPU	LLVM	9,508	29	1	[]
[ "<s>", "Function", "*", "AArch64TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", ...	[ "If", "the", "target", "has", "a", "standard", "stack", "protection", "check", "function", "that", "performs", "validation", "and", "error", "handling", ",", "returns", "the", "function", "." ]	[ "AArch64", "AArch64", "\"__security_check_cookie\"" ]	AArch64ISelLowering (2)2	getSSPStackGuardCheck	AArch64	CPU	LLVM	9,509	42	1	[]
[ "<s>", "X86ProcFamilyEnum", "getProcFamily", "(", ")", "const", "{", "return", "X86ProcFamily", ";", "}", "</s>" ]	[ "Returns", "RISC-V", "processor", "family", "." ]	[ "X86", "X86", "X86" ]	X86Subtarget100	getProcFamily	X86	CPU	LLVM	9,510	10	1	[]
[ "<s>", "static", "enum", "arm_cond_code", "get_arm_condition_code", "(", "rtx", "comparison", ")", "{", "enum", "arm_cond_code", "code", "=", "maybe_get_arm_condition_code", "(", "comparison", ")", ";", "gcc_assert", "(", "code", "!=", "ARM_NV", ")", ";", "return"...	[ "Returns", "the", "index", "of", "the", "ARM", "condition", "code", "string", "in", "`", "arm_condition_codes", "'", ".", "COMPARISON", "should", "be", "an", "rtx", "like", "`", "(", "eq", "(", "...", ")", "(", "...", ")", ")", "'", "." ]	[ "arm" ]	arm	get_arm_condition_code	arm	CPU	GCC	9,511	29	1	[]
[ "<s>", "static", "bool", "vax_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]	[ "vax" ]	vax	vax_lra_p	vax	CPU	GCC	9,512	11	1	[]
[ "<s>", "static", "tree", "aarch64_simd_builtin_type", "(", "enum", "machine_mode", "mode", ",", "bool", "unsigned_p", ",", "bool", "poly_p", ")", "{", "if", "(", "poly_p", ")", "return", "aarch64_lookup_simd_builtin_type", "(", "mode", ",", "qualifier_poly", ")", ...	[ "Return", "a", "type", "for", "an", "operand", "with", "specified", "mode", "and", "qualifiers", "." ]	[ "aarch64" ]	aarch64-builtins2	aarch64_simd_builtin_type	aarch64	CPU	GCC	9,513	50	1	[]
[ "<s>", "static", "rtx", "mips_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "GP_REG_FIRST", "+", "31", "&&", "DWARF_FRAME_RETURN_COLUMN", "!=", "GP_REG_FIRST", "+", "31", ")", ...	[ "Return", "a", "frame-related", "rtx", "that", "stores", "register", "REGNO", "at", "(", "SP", "+", "OFFSET", ")", ".", "The", "expression", "should", "only", "be", "used", "to", "store", "single", "registers", "." ]	[ "mips", "31", "31", "1" ]	mips3	mips_frame_set	mips	CPU	GCC	9,514	65	1	[]
[ "<s>", "static", "rtx", "ia64_unpack_sign", "(", "rtx", "vec", ",", "bool", "unsignedp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vec", ")", ";", "rtx", "zero", "=", "CONST0_RTX", "(", "mode", ")", ";", "if", "(", "unsignedp", ")", "ret...	[ "Return", "a", "vector", "of", "the", "sign-extension", "of", "VEC", "." ]	[ "ia64" ]	ia64	ia64_unpack_sign	ia64	CPU	GCC	9,515	73	1	[]
[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",",...	[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]	[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_...	aarch64-c4	aarch64_update_cpp_builtins	aarch64	CPU	GCC	9,516	408	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isT", ")", ":", "ARMArchVersion", "(", "V4", ")", ",", "ARMFPUType", "(", "None", ")", ",", "Us...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "\"generic\"", "ARM", "\"generic\"", "\"generic\"", "ARM", "0", "5", "0", "4", "\"armv\"", "4", "6", "0", "5", "\"thumb\"", "7", "5", "6", "ARM", "ARM", "3", "1", "2", "ARM", "ARM", "3", "1", "2", "ARM", "2...	ARMSubtarget48	ARMSubtarget	ARM	CPU	LLVM	9,517	485	1	[]
[ "<s>", "static", "tree", "builtin_quaternary_function_type", "(", "machine_mode", "mode_ret", ",", "machine_mode", "mode_arg0", ",", "machine_mode", "mode_arg1", ",", "machine_mode", "mode_arg2", ",", "machine_mode", "mode_arg3", ",", "enum", "rs6000_builtins", "builtin",...	[ "Map", "types", "for", "builtin", "functions", "with", "an", "explicit", "return", "type", "and", "exactly", "4", "arguments", ".", "Functions", "with", "fewer", "than", "3", "arguments", "use", "builtin_function_type", ".", "The", "number", "of", "quaternary", ...	[ "rs6000", "1", "1", "1" ]	rs6000-call1	builtin_quaternary_function_type	rs6000	CPU	GCC	9,518	203	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_v4hi_5", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "char", "perm2", "[", "4", "]", ";", "rtx", "rmask", "[", "4", "]", ";", "unsigned", "i", ";", "rtx", "t0", ",", "t1", ",", "mask", ...	[ "A", "subroutine", "of", "ia64_expand_vec_perm_const_1", ".", "Emit", "a", "full", "V4HImode", "constant", "permutation", "via", "two", "mux2", "and", "a", "merge", "." ]	[ "ia64", "4", "4", "0", "4", "3", "4", "4", "4", "4" ]	ia644	expand_vec_perm_v4hi_5	ia64	CPU	GCC	9,519	272	1	[]
[ "<s>", "bool", "XNCMAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extra...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "XNCM", "XNCM", "0" ]	XNCMAsmPrinter	PrintAsmMemoryOperand	XNCM	CPU	LLVM	9,520	53	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Load / Store Optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Load / Store Optimizer\"" ]	SILoadStoreOptimizer1	getPassName	AMDGPU	GPU	LLVM	9,521	11	1	[]
[ "<s>", "bool", "XtensaFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::restoreCalleeSavedRegisters\"", "\" not implemented\"" ]	XtensaFrameLowering1	restoreCalleeSavedRegisters	Xtensa	MPU	LLVM	9,522	42	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...	PPCISelLowering141	getTargetNodeName	PowerPC	CPU	LLVM	9,523	408	1	[]
[ "<s>", "static", "bool", "s390_z10_optimize_cmp", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "prev_insn", ",", "", "next_insn", ";", "bool", "insn_added_p", "=", "false", ";", "rtx", "cond", ",", "", "op0", ",", "*", "op1", ";", "if", "...	[ "On", "z10", ",", "instructions", "of", "the", "compare-and-branch", "family", "have", "the", "property", "to", "access", "the", "register", "occurring", "as", "second", "operand", "with", "its", "bits", "complemented", ".", "If", "such", "a", "compare", "is",...	[ "s390", "0", "0", "1", "0", "1", "0" ]	s390	s390_z10_optimize_cmp	s390	MPU	GCC	9,524	377	1	[]
[ "<s>", "static", "rtx", "F", "(", "rtx", "x", ")", "{", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "1", ";", "return", "x", ";", "}", "</s>" ]	[ "We", "use", "this", "to", "wrap", "all", "emitted", "insns", "in", "the", "prologue", ",", "so", "they", "get", "the", "``", "frame-related", "''", "(", "/f", ")", "flag", "set", "." ]	[ "msp430", "1" ]	msp430	F	msp430	MPU	GCC	9,525	19	1	[]
[ "<s>", "static", "inline", "rtx", "force_mode", "(", "machine_mode", "mode", ",", "rtx", "orig", ")", "{", "if", "(", "mode", "==", "GET_MODE", "(", "orig", ")", ")", "return", "orig", ";", "gcc_assert", "(", "REGNO", "(", "orig", ")", "<", "FIRST_PSEU...	[ "Ensure", "mode", "of", "ORIG", ",", "a", "REG", "rtx", ",", "is", "MODE", ".", "Returns", "either", "ORIG", "or", "a", "new", "rtx", "with", "the", "correct", "mode", "." ]	[ "pa" ]	pa	force_mode	pa	CPU	GCC	9,526	46	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "g...	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "R600", "SI", "SI", "SI" ]	SIISelLowering126	shouldConvertConstantLoadToIntImm	R600	GPU	LLVM	9,527	50	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "("...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "R600" ]	AMDGPUTargetMachine80	createMachineScheduler	R600	GPU	LLVM	9,528	47	1	[]
[ "<s>", "const", "uint16_t", "", "Dcpu16RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Dcpu16", "0" ]	Dcpu16RegisterInfo (2)	getCalleeSavedRegs	Dcpu16	CPU	LLVM	9,529	29	1	[]
[ "<s>", "const", "uint32_t", "*", "LEGRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "LEG", "LEG" ]	LEGRegisterInfo2	getCallPreservedMask	LEG	CPU	LLVM	9,530	17	1	[]
[ "<s>", "static", "bool", "aarch64_simd_vector_alignment_reachable", "(", "const_tree", "type", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "IN...	[ "Implement", "target", "hook", "TARGET_VECTORIZE_VECTOR_ALIGNMENT_REACHABLE", "." ]	[ "aarch64" ]	aarch645	aarch64_simd_vector_alignment_reachable	aarch64	CPU	GCC	9,531	54	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ DAG->DAG Pattern Instruction Selection\"" ]	SystemZISelDAGToDAG (2)	getPassName	SystemZ	CPU	LLVM	9,532	13	1	[]
[ "<s>", "void", "ARMDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SelectionDAG", "...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "ARM", "ARM", "ISD::ADD", "0", "1", "0", "ISD::AND", "ISD::AND", "1", "2", "1", "0", "0", "ISD::SRL", "2", "ISD::SRL", "MVT::i32", "0", "MVT::i32", "ISD::AND", "MVT::i32", "MVT::i32", "ISD::SHL", "MVT::i32", "MVT::i32" ]	ARMISelDAGToDAG115	PreprocessISelDAG	ARM	CPU	LLVM	9,533	407	1	[]
[ "<s>", "MCSection", "", "MipsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "{", "if", "(", "IsConstantInSmallSection", "(", "DL", ",", "C"...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "Mips", "Mips" ]	MipsTargetObjectFile	getSectionForConstant	Mips	CPU	LLVM	9,534	49	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmBackendDarwin	createObjectWriter	ARM	CPU	LLVM	9,535	26	1	[]
[ "<s>", "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "XCoreGenSubtargetInfo", "(", "TT", ",", "CPU", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "XCore", "XCore", "XCore", "XCore" ]	XCoreSubtarget11	XCoreSubtarget	XCore	MPU	LLVM	9,536	36	1	[]
[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::TailCall", "\"MipsISD::TailCall\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", ...	MipsISelLowering24	getTargetNodeName	Mips	CPU	LLVM	9,537	400	1	[]
[ "<s>", "void", "print", "(", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "dbgs", "(", ")", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "SubReg", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon" ]	HexagonConstPropagation1	print	Hexagon	DSP	LLVM	9,538	26	1	[]
[ "<s>", "static", "void", "rs6000_live_on_entry", "(", "bitmap", "regs", ")", "{", "if", "(", "flag_split_stack", ")", "bitmap_set_bit", "(", "regs", ",", "12", ")", ";", "}", "</s>" ]	[ "We", "may", "have", "to", "tell", "the", "dataflow", "pass", "that", "the", "split", "stack", "prologue", "is", "initializing", "a", "register", "." ]	[ "rs6000", "12" ]	rs60005	rs6000_live_on_entry	rs6000	CPU	GCC	9,539	20	1	[]
[ "<s>", "const", "CallLowering", "*", "AArch64Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getCallLowering", "(", ")", ";", "}", "</s>" ]	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "AArch64", "AArch64", "\"Access to GlobalISel APIs not set\"" ]	AArch64Subtarget16	getCallLowering	AArch64	CPU	LLVM	9,540	25	1	[]
[ "<s>", "const", "MCExpr", "", "SparcELFTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", ...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "Sparc", "Sparc", "\".DW.stub\"", "Sparc", "Sparc", "SP" ]	SparcTargetObjectFile13	getTTypeGlobalReference	Sparc	CPU	LLVM	9,541	173	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "RISCVMCExpr", "*", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "RI5CY", "RISCV" ]	RISCVMCExpr	classof	RI5CY	CPU	LLVM	9,542	13	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FPR64RegClass", "RISCV::FSGNJ_D", "RISCV::VGRRegClass", "RISCV::VPRRegClass", "RISCV::VQRRegClass", "RISCV::VORRegClass", "RISCV::VMASKRegClass", "RISCV::VGRRegClass", "RISCV::...	RISCVInstrInfo31	copyPhysReg	RISCV	CPU	LLVM	9,543	270	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";"...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode_i12", "ARMII::Ad...	ARMBaseRegisterInfo10	isFrameOffsetLegal	ARM	CPU	LLVM	9,544	305	1	[]
[ "<s>", "void", "neon_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "\"constant out of range\"", ")", ";", "}", "</s>" ]	[ "Bounds-check", "constants", "." ]	[ "arm", "\"constant out of range\"" ]	arm4	neon_const_bounds	arm	CPU	GCC	9,545	25	1	[]
[ "<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "...	[ "This", "form", "should", "usually", "be", "preferred", "since", "it", "handles", "operands", "with", "unknown", "register", "classes", "." ]	[ "AMDGPU", "32", "\"Sub-dword subregs are not supported\"", "4", "8" ]	SIInstrInfo114	getOpSize	AMDGPU	GPU	LLVM	9,546	118	1	[]
[ "<s>", "ArrayRef", "<", "MCPhysReg", ">", "MipsABIInfo", "::", "GetVarArgRegs", "(", ")", "const", "{", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "makeArrayRef", "(", "CheriCapArgRegs", ")", ";", "if", "(", "IsO32", "(", ")", ")", "return", "...	[ "The", "registers", "to", "use", "for", "the", "variable", "argument", "list", "." ]	[ "Mips", "Mips", "Mips", "\"Unhandled ABI\"" ]	MipsABIInfo10	GetVarArgRegs	Mips	CPU	LLVM	9,547	57	1	[]
[ "<s>", "static", "bool", "bfin_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "enum", "reg_class", "rclass", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "if", "(", "mode", "==", "CCmode", ")", "return", "fals...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "Do", "not", "allow", "to", "store", "a", "value", "in", "REG_CC", "for", "any", "mode", ".", "Do", "not", "allow", "to", "store", "value", "in", "pregs", "if", "mode", "is", "not", "SI", "." ]	[ "bfin" ]	bfin	bfin_hard_regno_mode_ok	bfin	DSP	GCC	9,548	114	1	[]
[ "<s>", "static", "unsigned", "getHashValue", "(", "const", "TOCKey", "&", "PairVal", ")", "{", "return", "detail", "::", "combineHashValue", "(", "DenseMapInfo", "<", "const", "MCSymbol", "*", ">", "::", "getHashValue", "(", "PairVal", ".", "first", ")", ","...	[ "Using", "name", "and", "line", "to", "get", "hash", "value", ".", "It", "should", "already", "be", "mostly", "unique", "." ]	[ "PowerPC" ]	PPCAsmPrinter (2)3	getHashValue	PowerPC	CPU	LLVM	9,549	43	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "AArch64InstrInfo", "*", "TII", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "1", "0", "0", "0", "0xffffff", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP", "0", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP" ]	AArch64FrameLowering63	eliminateCallFramePseudoInstr	AArch64	CPU	LLVM	9,550	248	1	[]
[ "<s>", "const", "MCPhysReg", "", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0", "XCore" ]	XCoreRegisterInfo (2)1	getCalleeSavedRegs	XCore	MPU	LLVM	9,551	116	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "...	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addMachineSSAOptimization	AArch64	CPU	LLVM	9,552	33	1	[]
[ "<s>", "static", "bool", "is_load_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "false", "...	[ "Determine", "if", "INSN", "loads", "from", "memory", "." ]	[ "rs6000" ]	rs60003	is_load_insn	rs6000	CPU	GCC	9,553	44	1	[]
[ "<s>", "const", "char", "", "vfp_output_fstmx", "(", "rtx", "", "operands", ")", "{", "char", "pattern", "[", "100", "]", ";", "int", "p", ";", "int", "base", ";", "int", "i", ";", "strcpy", "(", "pattern", ",", "\"fstmfdx\\t%m0!, {%P1\"", ")", ";", ...	[ "Output", "the", "assembly", "for", "a", "store", "multiple", "." ]	[ "arm", "100", "\"fstmfdx\\t%m0!, {%P1\"", "1", "1", "2", "1", "2", "0", "\", d%d\"", "\"}\"", "\"\"" ]	arm3	vfp_output_fstmx	arm	CPU	GCC	9,554	130	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MSP430", "MSP430", "0", "\"Unexpected\"", "MSP430::FP", "MSP430::SP", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]	MSP430RegisterInfo16	eliminateFrameIndex	MSP430	MPU	LLVM	9,555	367	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser1	isReg	OR1K	CPU	LLVM	9,556	13	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZElimComparePass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine12	addPreEmitPass	SystemZ	CPU	LLVM	9,557	62	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "\" mods: \"", "<<", "Reg", ".", "Mods", "<<",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"<register \"", "\" mods: \"", "\" type: \"", "\" mods: \"", "\"<expr \"" ]	AMDGPUAsmParser1	print	AMDGPU	GPU	LLVM	9,558	113	1	[]
[ "<s>", "static", "machine_mode", "rs6000_secondary_memory_needed_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "lra_in_progress", "&&", "mode", "==", "SDmode", ")", "return", "DDmode", ";", "return", "mode", ";", "}", "</s>" ]	[ "Return", "the", "mode", "to", "be", "used", "for", "memory", "when", "a", "secondary", "memory", "location", "is", "needed", ".", "For", "SDmode", "values", "we", "need", "to", "use", "DDmode", ",", "in", "all", "other", "cases", "we", "can", "use", "...	[ "powerpcspe" ]	powerpcspe	rs6000_secondary_memory_needed_mode	powerpcspe	CPU	GCC	9,559	23	1	[]
[ "<s>", "static", "bool", "v850_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]	[ "v850" ]	v850	v850_can_eliminate	v850	MPU	GCC	9,560	27	1	[]
[ "<s>", "const", "MCExpr", "", "AArch64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", ...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetObjectFile10	getTTypeGlobalReference	AArch64	CPU	LLVM	9,561	140	1	[]
[ "<s>", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "em...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "AMDGPU", "\"ReadyQ garbage\"", "\"failed to find a candidate\"", "\"failed to find a candidate\"", "\"Scheduling SU(\"", "\") \"" ]	GCNSchedStrategy12	pickNode	AMDGPU	GPU	LLVM	9,562	286	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine (2)3	addPreRegAlloc	AArch64	CPU	LLVM	9,563	58	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyCallIndirectFixup", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlo...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine20	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	9,564	141	1	[]
[ "<s>", "static", "bool", "sh_unspec_insn_p", "(", "rtx", "x", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "i", ",", "array", ",", "x", ",", "ALL", ")", "if", "(", "*", "i", "!=", "NULL", "&&", "(", "GET_CODE",...	[ "Return", "true", "if", "the", "specified", "insn", "contains", "any", "UNSPECs", "or", "UNSPEC_VOLATILEs", "." ]	[ "sh" ]	sh	sh_unspec_insn_p	sh	CPU	GCC	9,565	55	1	[]
[ "<s>", "const", "char", "", "aarch64_gen_far_branch", "(", "rtx", "", "operands", ",", "int", "pos_label", ",", "const", "char", "", "dest", ",", "const", "char", "", "branch_format", ")", "{", "rtx_code_label", "*", "tmp_label", "=", "gen_label_rtx", "(...	[ "Generate", "code", "to", "enable", "conditional", "branches", "in", "functions", "over", "1", "MiB", "." ]	[ "aarch64", "256", "128", "\"%s%s\"", "\"b\\t%%l%d\\n%s:\"", "\"\"" ]	aarch64	aarch64_gen_far_branch	aarch64	CPU	GCC	9,566	139	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BlockAddress", "ISD::BRCOND", "ISD::BR_CC", "ISD:...	AArch64ISelLowering21	LowerOperation	AArch64	CPU	LLVM	9,567	351	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo",...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "RISCV", "RISCV", "3", "1", "2", "1", "2" ]	RISCVInstrInfo (2)	getMemOperandWithOffsetWidth	RISCV	CPU	LLVM	9,568	139	1	[]
[ "<s>", "bool", "SIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AMDGPU", "SI", "0", "SI" ]	SIFrameLowering53	hasFP	AMDGPU	GPU	LLVM	9,569	126	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Z80" ]	Z80AsmBackend1	writeNopData	Z80	MPU	LLVM	9,570	24	1	[]
[ "<s>", "void", "riscv_init_builtins", "(", "void", ")", "{", "riscv_init_builtin_types", "(", ")", ";", "riscv_vector", "::", "init_builtins", "(", ")", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_builtins", ")", ";",...	[ "Implement", "TARGET_INIT_BUILTINS", "." ]	[ "riscv", "riscv_vector::init_builtins", "0" ]	riscv-builtins1	riscv_init_builtins	riscv	CPU	GCC	9,571	105	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SETCC", "ISD::AND", "ISD::OR" ]	MipsISelLowering109	PerformDAGCombine	Mips	CPU	LLVM	9,572	155	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "...	X86InstrInfo142	expandPostRAPseudo	X86	CPU	LLVM	9,573	327	1	[]
[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Val", ",", "SDValue", "Size", ",", "unsigned", ...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "MVT::i32", "WebAssemblyISD::MEMORY_FILL", "MVT::Other", "MVT::i32", "MVT::i32" ]	WebAssemblySelectionDAGInfo5	EmitTargetCodeForMemset	WebAssembly	Virtual ISA	LLVM	9,574	127	1	[]
[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "whe...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "aarch64", "0", "50" ]	aarch643	aarch64_add_stmt_cost	aarch64	CPU	GCC	9,575	112	1	[]
[ "<s>", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "", "Pred", "=", "", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "BasicBlock", "", "bb", ...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "OR1K" ]	NEMESIS	isBlockOnlyReachableByFallthrough	OR1K	CPU	LLVM	9,576	104	1	[]
[ "<s>", "OffsetRange", "&", "shift", "(", "int32_t", "S", ")", "{", "Min", "+=", "S", ";", "Max", "+=", "S", ";", "Offset", "=", "(", "Offset", "+", "S", ")", "%", "Align", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "Create", "a", "new", "AAMDNode", "that", "describes", "this", "AAMDNode", "after", "applying", "a", "constant", "offset", "to", "the", "start", "of", "the", "pointer", "." ]	[ "Hexagon" ]	HexagonConstExtenders (2)	shift	Hexagon	DSP	LLVM	9,577	31	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_sve_adjust_stmt_cost", "(", "class", "vec_info", "*", "vinfo", ",", "vect_cost_for_stmt", "kind", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "unsigned", "int", "stmt_cost", ")", "{", "if", "(", "k...	[ "STMT_COST", "is", "the", "cost", "calculated", "by", "aarch64_builtin_vectorization_cost", "for", "STMT_INFO", ",", "which", "has", "cost", "kind", "KIND", "and", "which", "when", "vectorized", "would", "operate", "on", "vector", "type", "VECTYPE", ".", "Adjust",...	[ "aarch64", "0", "0", "256", "2" ]	aarch641	aarch64_sve_adjust_stmt_cost	aarch64	CPU	GCC	9,578	125	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "const",...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "PowerPC", "PPC", "Intrinsic::ID", "Intrinsic::bswap" ]	PPCTargetTransformInfo40	getIntrinsicInstrCost	PowerPC	CPU	LLVM	9,579	78	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"WorkItem, iMask = \"", "<<", "Mask", "<<", "\" :\\n\"", ";", "for", "(", "auto", "TI", ":", "Items", ")", "TI", "->", "dump", "(", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "TPC", "\"WorkItem, iMask = \"", "\" :\\n\"" ]	ScalarToIRF	dump	TPC	Virtual ISA	LLVM	9,580	29	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "EnableCheri128FailHard", ")", "return", "false", ";", "InstrInfo", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "get...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "16", "Mips::CIncOffset", "Mips::CSetOffset", "Mips::GPR64RegClass", "Mips::GPR64RegClass", "Mips::CGetTag", "1", "Mips::CGetTag", "0", "Mips::BEQ64", "Mips::TRAP" ]	Cheri128FailHard	runOnMachineFunction	Mips	CPU	LLVM	9,581	438	1	[]
[ "<s>", "int", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "\|\|", "(", "TARGET_HARD_FLOAT", "&...	[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]	[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]	arm6	arm_hard_regno_mode_ok	arm	CPU	GCC	9,582	332	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "loongarch_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "ret...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "loongarch" ]	loongarch	loongarch_constant_alignment	loongarch	CPU	GCC	9,583	39	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine103	addFastRegAlloc	AMDGPU	GPU	LLVM	9,584	18	1	[]
[ "<s>", "static", "void", "m32c_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "int", "extra_flags", "=", "0", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "T...	[ "Encode", "symbol", "attributes", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]	[ "m32c", "0", "0" ]	m32c	m32c_encode_section_info	m32c	MPU	GCC	9,585	63	1	[]
[ "<s>", "static", "int", "sh_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "srcclass", ",", "reg_class_t", "dstclass", ")", "{", "if", "(", "dstclass", "==", "T_REGS", "\|\|", "dstclass", "==", "PR_REGS", ")", "return", "10", ";", "if", ...	[ "If", "SECONDARY", "*", "_RELOAD_CLASS", "says", "something", "about", "the", "src/dst", "pair", ",", "regclass", "uses", "this", "information", ".", "Hence", ",", "the", "general", "register", "<", "-", ">", "floating", "point", "register", "information", "he...	[ "sh", "10", "4", "4", "10", "7", "9", "40", "0", "8", "12", "7", "8U", "5", "7", "4", "2", "7", "8U", "2", "3", "4U" ]	sh	sh_register_move_cost	sh	CPU	GCC	9,586	326	1	[]
[ "<s>", "static", "machine_mode", "type_natural_mode", "(", "const_tree", "type", ",", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "bool", "in_return", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "t...	[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...	[ "i386", "8", "16", "32", "64", "1", "64", "\"AVX512F vector argument \"", "\"without AVX512F enabled changes the ABI\"", "\"AVX512F vector return \"", "\"without AVX512F enabled changes the ABI\"", "32", "\"AVX vector argument \"", "\"without AVX enabled changes the ABI\"", "\"AVX vector...	i386	type_natural_mode	i386	CPU	GCC	9,587	505	1	[]
[ "<s>", "static", "bool", "rs6000_const_not_ok_for_debug_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_...	[ "Return", "true", "if", "X", "should", "n't", "be", "emitted", "into", "the", "debug", "info", ".", "The", "linker", "does", "n't", "like", ".toc", "section", "references", "from", ".debug_", "*", "sections", ",", "so", "reject", ".toc", "section", "symbol...	[ "rs6000" ]	rs60007	rs6000_const_not_ok_for_debug_p	rs6000	CPU	GCC	9,588	68	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "caller", ")", "{", "struct", "cgraph_local_info", "", "i", "=", "NULL", ";", "struct", "cgraph_node"...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "i386", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "2", "1", "0" ]	i3865	init_cumulative_args	i386	CPU	GCC	9,589	470	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "ARM", "ARM", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\"", "ARM::CPSR" ]	ARMISelLowering (2)3	AdjustInstrPostInstrSelection	ARM	CPU	LLVM	9,590	341	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Sparc", "\"relaxInstruction() unimplemented\"" ]	SparcAsmBackend1	relaxInstruction	Sparc	CPU	LLVM	9,591	26	1	[]
[ "<s>", "bool", "SSACCmpConv", "::", "isDeadDef", "(", "unsigned", "DstReg", ")", "{", "if", "(", "DstReg", "==", "ARM64", "::", "WZR", "\|\|", "DstReg", "==", "ARM64", "::", "XZR", ")", "return", "true", ";", "if", "(", "!", "TargetRegisterInfo", "::", "...	[ "Return", "true", "if", "this", "instruction", "has", "a", "dead", "def", "." ]	[ "ARM64", "ARM64::WZR", "ARM64::XZR" ]	ARM64ConditionalCompares	isDeadDef	ARM64	CPU	LLVM	9,592	48	1	[]
[ "<s>", "static", "bool", "ix86_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ")", "return", "true", ";", "return", "(", "!", "TARGET_64BIT", ...	[ "Return", "if", "we", "do", "not", "know", "how", "to", "pass", "TYPE", "solely", "in", "registers", "." ]	[ "i386" ]	i3864	ix86_must_pass_in_stack	i386	CPU	GCC	9,593	43	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "uint64_t", "TSFlags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "RISCVII::hasSEWOp", "RISCVII::hasVLOp", "2", "1", "1", "RISCVII::doesForceTailAgnostic", "RISCVII::VLMUL", "RISCVII::getLMul", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_G...	RISCVISelLowering57	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	9,594	206	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "ISD::SELECT", "X86ISD::CMOV", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::OR", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT", "X86ISD::VZEXT_MOVL", "ISD::MEMBARRIER", "ISD::ZERO...	X86ISelLowering21	PerformDAGCombine	X86	CPU	LLVM	9,595	260	1	[]
[ "<s>", "static", "bool", "arc_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "(", "to", "==", "FRAME_POINTER_REGNUM", ")", "\|\|", "!", "arc_frame_pointer_needed", "(", ")", ")", ";", "}", ...	[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", ".", "All", "eliminations", "are", "permissible", ".", "If", "we", "ne...	[ "arc" ]	arc7	arc_can_eliminate	arc	MPU	GCC	9,596	29	1	[]
[ "<s>", "static", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "tree", "type", ";", "if", "(", "decl", ")", "{", "if", "(", "TARGET_ALTIVEC_VRSAVE", ")", "{", "for", "(", "type", "=", "TYPE...	[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...	[ "rs6000", "\"longcall\"", "\"shortcall\"" ]	rs60003	rs6000_function_ok_for_sibcall	rs6000	CPU	GCC	9,597	118	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "Cpu0SERegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "Cpu0", "::", "CPURegsRegClass", ";", "}", "</s>" ]	[ "Return", "GPR", "register", "class", "." ]	[ "Cpu0", "Cpu0", "Cpu0::CPURegsRegClass" ]	Cpu0SERegisterInfo	intRegClass	Cpu0	CPU	LLVM	9,598	19	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "collect", "(", ")", "{", "ValueVect", "BO", ";", "getBlockTraversalOrder", "(", "&", "Fn", "->", "front", "(", ")", ",", "BO", ")", ";", "ValueToNodeMap", "NM", ";", "for", "(", "Value", "*", "I", ":", "BO", ...	[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]	[ "Hexagon", "Hexagon", "\"Gep nodes after initial collection:\\n\"" ]	HexagonCommonGEP12	collect	Hexagon	DSP	LLVM	9,599	97	1	[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", "\"Im...

AMDGPUAsmParser20

MatchAndEmitInstruction

AMDGPU

GPU

LLVM

9,500

306

1

[]

[ "<s>", "void", "TriCoreFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo",...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "TriCore", "TriCore", "TriCore::MOV_AAsrr", "TriCore::A14", "TriCore::A10", "TriCore::A14", "TriCore::A10", "TriCore::SUB_Arr", "TriCore::SUB_Asc" ]

TriCoreFrameLowering

emitPrologue

TriCore

MPU

LLVM

9,501

259

1

[]

[ "<s>", "bool", "s390_legitimate_address_without_index_p", "(", "rtx", "op", ")", "{", "struct", "s390_address", "addr", ";", "if", "(", "!", "s390_decompose_address", "(", "XEXP", "(", "op", ",", "0", ")", ",", "&", "addr", ")", ")", "return", "false", ";"...

[ "Return", "true", "if", "CODE", "is", "a", "valid", "address", "without", "index", "." ]

[ "s390", "0" ]

s390

s390_legitimate_address_without_index_p

s390

MPU

GCC

9,502

43

1

[]

[ "<s>", "static", "bool", "ix86_libgcc_floating_mode_supported_p", "(", "scalar_float_mode", "mode", ")", "{", "return", "(", "(", "mode", "==", "HFmode", "&&", "TARGET_SSE2", ")", "?", "true", ":", "default_libgcc_floating_mode_supported_p", "(", "mode", ")", ")", ...

[ "Implement", "target", "hook", "libgcc_floating_mode_supported_p", "." ]

[ "i386" ]

i386

ix86_libgcc_floating_mode_supported_p

i386

CPU

GCC

9,503

27

1

[]

[ "<s>", "void", "expand_prologue", "(", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", ";", "size", "+=", "(", "current_function_outgoing_args_size", "?", "4", ":", "0", ")", ";", "if",...

[ "Expand", "the", "prologue", "into", "RTL", "." ]

[ "mn10300", "4", "0", "4", "0", "8", "1" ]

mn103002

expand_prologue

mn10300

MPU

GCC

9,504

115

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "if", "(", "!", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "0", "PPC" ]

PPCISelDAGToDAG (2)

runOnMachineFunction

PowerPC

CPU

LLVM

9,505

38

1

[]

[ "<s>", "static", "bool", "match_addli_pcrel", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", ")", "return", "false", ";", ...

[ "Returns", "whether", "INSN", "is", "a", "pc-relative", "addli", "insn", "." ]

[ "tilepro", "1", "1", "0", "1" ]

tilepro

match_addli_pcrel

tilepro

VLIW

GCC

9,506

104

1

[]

[ "<s>", "void", "PatmosPostRASchedStrategy", "::", "registerRoots", "(", ")", "{", "ReadyQ", ".", "initialize", "(", ")", ";", "}", "</s>" ]

[ "Notify", "this", "strategy", "that", "all", "roots", "have", "been", "released", "(", "including", "those", "that", "depend", "on", "EntrySU", "or", "ExitSU", ")", "." ]

[ "Patmos", "Patmos" ]

PatmosSchedStrategy

registerRoots

Patmos

VLIW

LLVM

9,507

14

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "TargetLowering", "::", "insertSSPDeclarations", "(", "M", ")", ";", "}...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "PowerPC", "PPC" ]

PPCISelLowering (2)7

insertSSPDeclarations

PowerPC

CPU

LLVM

9,508

29

1

[]

[ "<s>", "Function", "*", "AArch64TargetLowering", "::", "getSSPStackGuardCheck", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", ...

[ "If", "the", "target", "has", "a", "standard", "stack", "protection", "check", "function", "that", "performs", "validation", "and", "error", "handling", ",", "returns", "the", "function", "." ]

[ "AArch64", "AArch64", "\"__security_check_cookie\"" ]

AArch64ISelLowering (2)2

getSSPStackGuardCheck

AArch64

CPU

LLVM

9,509

42

1

[]

[ "<s>", "X86ProcFamilyEnum", "getProcFamily", "(", ")", "const", "{", "return", "X86ProcFamily", ";", "}", "</s>" ]

[ "Returns", "RISC-V", "processor", "family", "." ]

[ "X86", "X86", "X86" ]

X86Subtarget100

getProcFamily

X86

CPU

LLVM

9,510

10

1

[]

[ "<s>", "static", "enum", "arm_cond_code", "get_arm_condition_code", "(", "rtx", "comparison", ")", "{", "enum", "arm_cond_code", "code", "=", "maybe_get_arm_condition_code", "(", "comparison", ")", ";", "gcc_assert", "(", "code", "!=", "ARM_NV", ")", ";", "return"...

[ "Returns", "the", "index", "of", "the", "ARM", "condition", "code", "string", "in", "`", "arm_condition_codes", "'", ".", "COMPARISON", "should", "be", "an", "rtx", "like", "`", "(", "eq", "(", "...", ")", "(", "...", ")", ")", "'", "." ]

[ "arm" ]

arm

get_arm_condition_code

arm

CPU

GCC

9,511

29

1

[]

[ "<s>", "static", "bool", "vax_lra_p", "(", "void", ")", "{", "return", "TARGET_LRA", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "use", "LRA", "instead", "of", "reload", "pass", "." ]

[ "vax" ]

vax

vax_lra_p

vax

CPU

GCC

9,512

11

1

[]

[ "<s>", "static", "tree", "aarch64_simd_builtin_type", "(", "enum", "machine_mode", "mode", ",", "bool", "unsigned_p", ",", "bool", "poly_p", ")", "{", "if", "(", "poly_p", ")", "return", "aarch64_lookup_simd_builtin_type", "(", "mode", ",", "qualifier_poly", ")", ...

[ "Return", "a", "type", "for", "an", "operand", "with", "specified", "mode", "and", "qualifiers", "." ]

[ "aarch64" ]

aarch64-builtins2

aarch64_simd_builtin_type

aarch64

CPU

GCC

9,513

50

1

[]

[ "<s>", "static", "rtx", "mips_frame_set", "(", "rtx", "mem", ",", "rtx", "reg", ")", "{", "rtx", "set", ";", "if", "(", "REGNO", "(", "reg", ")", "==", "GP_REG_FIRST", "+", "31", "&&", "DWARF_FRAME_RETURN_COLUMN", "!=", "GP_REG_FIRST", "+", "31", ")", ...

[ "Return", "a", "frame-related", "rtx", "that", "stores", "register", "REGNO", "at", "(", "SP", "+", "OFFSET", ")", ".", "The", "expression", "should", "only", "be", "used", "to", "store", "single", "registers", "." ]

[ "mips", "31", "31", "1" ]

mips3

mips_frame_set

mips

CPU

GCC

9,514

65

1

[]

[ "<s>", "static", "rtx", "ia64_unpack_sign", "(", "rtx", "vec", ",", "bool", "unsignedp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vec", ")", ";", "rtx", "zero", "=", "CONST0_RTX", "(", "mode", ")", ";", "if", "(", "unsignedp", ")", "ret...

[ "Return", "a", "vector", "of", "the", "sign-extension", "of", "VEC", "." ]

[ "ia64" ]

ia64

ia64_unpack_sign

ia64

CPU

GCC

9,515

73

1

[]

[ "<s>", "static", "void", "aarch64_update_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "aarch64_def_or_undef", "(", "flag_unsafe_math_optimizations", ",", "\"__ARM_FP_FAST\"", ",", "pfile", ")", ";", "builtin_define_with_int_value", "(", "\"__ARM_ARCH\"", ",",...

[ "Undefine/redefine", "macros", "that", "depend", "on", "the", "current", "backend", "state", "and", "may", "need", "to", "change", "when", "a", "target", "pragma", "modifies", "the", "backend", "state", "." ]

[ "aarch64", "\"__ARM_FP_FAST\"", "\"__ARM_ARCH\"", "\"__ARM_SIZEOF_MINIMAL_ENUM\"", "1", "4", "\"__AARCH64EB__\"", "\"__ARM_BIG_ENDIAN\"", "\"__AARCH64EL__\"", "\"__ARM_FEATURE_FMA\"", "\"__ARM_FP\"", "0x0E", "\"__ARM_FP16_FORMAT_IEEE\"", "\"__ARM_FP16_ARGS\"", "\"__ARM_FP\"", "\"__ARM_...

aarch64-c4

aarch64_update_cpp_builtins

aarch64

CPU

GCC

9,516

408

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isT", ")", ":", "ARMArchVersion", "(", "V4", ")", ",", "ARMFPUType", "(", "None", ")", ",", "Us...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "\"generic\"", "ARM", "\"generic\"", "\"generic\"", "ARM", "0", "5", "0", "4", "\"armv\"", "4", "6", "0", "5", "\"thumb\"", "7", "5", "6", "ARM", "ARM", "3", "1", "2", "ARM", "ARM", "3", "1", "2", "ARM", "2...

ARMSubtarget48

ARMSubtarget

ARM

CPU

LLVM

9,517

485

1

[]

[ "<s>", "static", "tree", "builtin_quaternary_function_type", "(", "machine_mode", "mode_ret", ",", "machine_mode", "mode_arg0", ",", "machine_mode", "mode_arg1", ",", "machine_mode", "mode_arg2", ",", "machine_mode", "mode_arg3", ",", "enum", "rs6000_builtins", "builtin",...

[ "Map", "types", "for", "builtin", "functions", "with", "an", "explicit", "return", "type", "and", "exactly", "4", "arguments", ".", "Functions", "with", "fewer", "than", "3", "arguments", "use", "builtin_function_type", ".", "The", "number", "of", "quaternary", ...

[ "rs6000", "1", "1", "1" ]

rs6000-call1

builtin_quaternary_function_type

rs6000

CPU

GCC

9,518

203

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_v4hi_5", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "char", "perm2", "[", "4", "]", ";", "rtx", "rmask", "[", "4", "]", ";", "unsigned", "i", ";", "rtx", "t0", ",", "t1", ",", "mask", ...

[ "A", "subroutine", "of", "ia64_expand_vec_perm_const_1", ".", "Emit", "a", "full", "V4HImode", "constant", "permutation", "via", "two", "mux2", "and", "a", "merge", "." ]

[ "ia64", "4", "4", "0", "4", "3", "4", "4", "4", "4" ]

ia644

expand_vec_perm_v4hi_5

ia64

CPU

GCC

9,519

272

1

[]

[ "<s>", "bool", "XNCMAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extra...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "XNCM", "XNCM", "0" ]

XNCMAsmPrinter

PrintAsmMemoryOperand

XNCM

CPU

LLVM

9,520

53

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Load / Store Optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Load / Store Optimizer\"" ]

SILoadStoreOptimizer1

getPassName

AMDGPU

GPU

LLVM

9,521

11

1

[]

[ "<s>", "bool", "XtensaFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::restoreCalleeSavedRegisters\"", "\" not implemented\"" ]

XtensaFrameLowering1

restoreCalleeSavedRegisters

Xtensa

MPU

LLVM

9,522

42

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...

PPCISelLowering141

getTargetNodeName

PowerPC

CPU

LLVM

9,523

408

1

[]

[ "<s>", "static", "bool", "s390_z10_optimize_cmp", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "prev_insn", ",", "*", "next_insn", ";", "bool", "insn_added_p", "=", "false", ";", "rtx", "cond", ",", "*", "op0", ",", "*", "op1", ";", "if", "...

[ "On", "z10", ",", "instructions", "of", "the", "compare-and-branch", "family", "have", "the", "property", "to", "access", "the", "register", "occurring", "as", "second", "operand", "with", "its", "bits", "complemented", ".", "If", "such", "a", "compare", "is",...

[ "s390", "0", "0", "1", "0", "1", "0" ]

s390

s390_z10_optimize_cmp

s390

MPU

GCC

9,524

377

1

[]

[ "<s>", "static", "rtx", "F", "(", "rtx", "x", ")", "{", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "1", ";", "return", "x", ";", "}", "</s>" ]

[ "We", "use", "this", "to", "wrap", "all", "emitted", "insns", "in", "the", "prologue", ",", "so", "they", "get", "the", "``", "frame-related", "''", "(", "/f", ")", "flag", "set", "." ]

[ "msp430", "1" ]

msp430

F

msp430

MPU

GCC

9,525

19

1

[]

[ "<s>", "static", "inline", "rtx", "force_mode", "(", "machine_mode", "mode", ",", "rtx", "orig", ")", "{", "if", "(", "mode", "==", "GET_MODE", "(", "orig", ")", ")", "return", "orig", ";", "gcc_assert", "(", "REGNO", "(", "orig", ")", "<", "FIRST_PSEU...

[ "Ensure", "mode", "of", "ORIG", ",", "a", "REG", "rtx", ",", "is", "MODE", ".", "Returns", "either", "ORIG", "or", "a", "new", "rtx", "with", "the", "correct", "mode", "." ]

[ "pa" ]

pa

force_mode

pa

CPU

GCC

9,526

46

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "g...

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "R600", "SI", "SI", "SI" ]

SIISelLowering126

shouldConvertConstantLoadToIntImm

R600

GPU

LLVM

9,527

50

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "*", "getAMDGPUTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "if", "("...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "R600" ]

AMDGPUTargetMachine80

createMachineScheduler

R600

GPU

LLVM

9,528

47

1

[]

[ "<s>", "const", "uint16_t", "*", "Dcpu16RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Dcpu16", "0" ]

Dcpu16RegisterInfo (2)

getCalleeSavedRegs

Dcpu16

CPU

LLVM

9,529

29

1

[]

[ "<s>", "const", "uint32_t", "*", "LEGRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CC_Save_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "LEG", "LEG" ]

LEGRegisterInfo2

getCallPreservedMask

LEG

CPU

LLVM

9,530

17

1

[]

[ "<s>", "static", "bool", "aarch64_simd_vector_alignment_reachable", "(", "const_tree", "type", ",", "bool", "is_packed", ")", "{", "if", "(", "is_packed", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "TYPE_SIZE", "(", "type", ")", ")", "==", "IN...

[ "Implement", "target", "hook", "TARGET_VECTORIZE_VECTOR_ALIGNMENT_REACHABLE", "." ]

[ "aarch64" ]

aarch645

aarch64_simd_vector_alignment_reachable

aarch64

CPU

GCC

9,531

54

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ DAG->DAG Pattern Instruction Selection\"" ]

SystemZISelDAGToDAG (2)

getPassName

SystemZ

CPU

LLVM

9,532

13

1

[]

[ "<s>", "void", "ARMDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "!", "Subtarget", "->", "hasV6T2Ops", "(", ")", ")", "return", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb", "(", ")", ";", "for", "(", "SelectionDAG", "...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "ARM", "ARM", "ISD::ADD", "0", "1", "0", "ISD::AND", "ISD::AND", "1", "2", "1", "0", "0", "ISD::SRL", "2", "ISD::SRL", "MVT::i32", "0", "MVT::i32", "ISD::AND", "MVT::i32", "MVT::i32", "ISD::SHL", "MVT::i32", "MVT::i32" ]

ARMISelDAGToDAG115

PreprocessISelDAG

ARM

CPU

LLVM

9,533

407

1

[]

[ "<s>", "MCSection", "*", "MipsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "{", "if", "(", "IsConstantInSmallSection", "(", "DL", ",", "C"...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "Mips", "Mips" ]

MipsTargetObjectFile

getSectionForConstant

Mips

CPU

LLVM

9,534

49

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "MachO", "::", "CPU_TYPE_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmBackendDarwin

createObjectWriter

ARM

CPU

LLVM

9,535

26

1

[]

[ "<s>", "XCoreSubtarget", "::", "XCoreSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ")", ":", "XCoreGenSubtargetInfo", "(", "TT", ",", "CPU", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "XCore", "XCore", "XCore", "XCore" ]

XCoreSubtarget11

XCoreSubtarget

XCore

MPU

LLVM

9,536

36

1

[]

[ "<s>", "const", "char", "*", "MipsTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "MipsISD", "::", "JmpLink", ":", "return", "\"MipsISD::JmpLink\"", ";", "case", "MipsISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Mips", "Mips", "MipsISD::JmpLink", "\"MipsISD::JmpLink\"", "MipsISD::TailCall", "\"MipsISD::TailCall\"", "MipsISD::Hi", "\"MipsISD::Hi\"", "MipsISD::Lo", "\"MipsISD::Lo\"", "MipsISD::GPRel", "\"MipsISD::GPRel\"", "MipsISD::ThreadPointer", "\"MipsISD::ThreadPointer\"", "MipsISD::Ret", ...

MipsISelLowering24

getTargetNodeName

Mips

CPU

LLVM

9,537

400

1

[]

[ "<s>", "void", "print", "(", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "dbgs", "(", ")", "<<", "PrintReg", "(", "Reg", ",", "TRI", ",", "SubReg", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon" ]

HexagonConstPropagation1

print

Hexagon

DSP

LLVM

9,538

26

1

[]

[ "<s>", "static", "void", "rs6000_live_on_entry", "(", "bitmap", "regs", ")", "{", "if", "(", "flag_split_stack", ")", "bitmap_set_bit", "(", "regs", ",", "12", ")", ";", "}", "</s>" ]

[ "We", "may", "have", "to", "tell", "the", "dataflow", "pass", "that", "the", "split", "stack", "prologue", "is", "initializing", "a", "register", "." ]

[ "rs6000", "12" ]

rs60005

rs6000_live_on_entry

rs6000

CPU

GCC

9,539

20

1

[]

[ "<s>", "const", "CallLowering", "*", "AArch64Subtarget", "::", "getCallLowering", "(", ")", "const", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getCallLowering", "(", ")", ";", "}", "</s>" ]

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "AArch64", "AArch64", "\"Access to GlobalISel APIs not set\"" ]

AArch64Subtarget16

getCallLowering

AArch64

CPU

LLVM

9,540

25

1

[]

[ "<s>", "const", "MCExpr", "*", "SparcELFTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", ...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "Sparc", "Sparc", "\".DW.stub\"", "Sparc", "Sparc", "SP" ]

SparcTargetObjectFile13

getTTypeGlobalReference

Sparc

CPU

LLVM

9,541

173

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "RISCVMCExpr", "*", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "RI5CY", "RISCV" ]

RISCVMCExpr

classof

RI5CY

CPU

LLVM

9,542

13

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DstReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FPR64RegClass", "RISCV::FSGNJ_D", "RISCV::VGRRegClass", "RISCV::VPRRegClass", "RISCV::VQRRegClass", "RISCV::VORRegClass", "RISCV::VMASKRegClass", "RISCV::VGRRegClass", "RISCV::...

RISCVInstrInfo31

copyPhysReg

RISCV

CPU

LLVM

9,543

270

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";"...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode_i12", "ARMII::Ad...

ARMBaseRegisterInfo10

isFrameOffsetLegal

ARM

CPU

LLVM

9,544

305

1

[]

[ "<s>", "void", "neon_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "\"constant out of range\"", ")", ";", "}", "</s>" ]

[ "Bounds-check", "constants", "." ]

[ "arm", "\"constant out of range\"" ]

arm4

neon_const_bounds

arm

CPU

GCC

9,545

25

1

[]

[ "<s>", "unsigned", "getOpSize", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "...

[ "This", "form", "should", "usually", "be", "preferred", "since", "it", "handles", "operands", "with", "unknown", "register", "classes", "." ]

[ "AMDGPU", "32", "\"Sub-dword subregs are not supported\"", "4", "8" ]

SIInstrInfo114

getOpSize

AMDGPU

GPU

LLVM

9,546

118

1

[]

[ "<s>", "ArrayRef", "<", "MCPhysReg", ">", "MipsABIInfo", "::", "GetVarArgRegs", "(", ")", "const", "{", "if", "(", "IsCheriPureCap", "(", ")", ")", "return", "makeArrayRef", "(", "CheriCapArgRegs", ")", ";", "if", "(", "IsO32", "(", ")", ")", "return", "...

[ "The", "registers", "to", "use", "for", "the", "variable", "argument", "list", "." ]

[ "Mips", "Mips", "Mips", "\"Unhandled ABI\"" ]

MipsABIInfo10

GetVarArgRegs

Mips

CPU

LLVM

9,547

57

1

[]

[ "<s>", "static", "bool", "bfin_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "enum", "reg_class", "rclass", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "if", "(", "mode", "==", "CCmode", ")", "return", "fals...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "Do", "not", "allow", "to", "store", "a", "value", "in", "REG_CC", "for", "any", "mode", ".", "Do", "not", "allow", "to", "store", "value", "in", "pregs", "if", "mode", "is", "not", "SI", "." ]

[ "bfin" ]

bfin

bfin_hard_regno_mode_ok

bfin

DSP

GCC

9,548

114

1

[]

[ "<s>", "static", "unsigned", "getHashValue", "(", "const", "TOCKey", "&", "PairVal", ")", "{", "return", "detail", "::", "combineHashValue", "(", "DenseMapInfo", "<", "const", "MCSymbol", "*", ">", "::", "getHashValue", "(", "PairVal", ".", "first", ")", ","...

[ "Using", "name", "and", "line", "to", "get", "hash", "value", ".", "It", "should", "already", "be", "mostly", "unique", "." ]

[ "PowerPC" ]

PPCAsmPrinter (2)3

getHashValue

PowerPC

CPU

LLVM

9,549

43

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "AArch64InstrInfo", "*", "TII", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "1", "0", "0", "0", "0xffffff", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP", "0", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP" ]

AArch64FrameLowering63

eliminateCallFramePseudoInstr

AArch64

CPU

LLVM

9,550

248

1

[]

[ "<s>", "const", "MCPhysReg", "*", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0", "XCore" ]

XCoreRegisterInfo (2)1

getCalleeSavedRegs

XCore

MPU

LLVM

9,551

116

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "...

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addMachineSSAOptimization

AArch64

CPU

LLVM

9,552

33

1

[]

[ "<s>", "static", "bool", "is_load_insn", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN", ")", "return", "false", "...

[ "Determine", "if", "INSN", "loads", "from", "memory", "." ]

[ "rs6000" ]

rs60003

is_load_insn

rs6000

CPU

GCC

9,553

44

1

[]

[ "<s>", "const", "char", "*", "vfp_output_fstmx", "(", "rtx", "*", "operands", ")", "{", "char", "pattern", "[", "100", "]", ";", "int", "p", ";", "int", "base", ";", "int", "i", ";", "strcpy", "(", "pattern", ",", "\"fstmfdx\\t%m0!, {%P1\"", ")", ";", ...

[ "Output", "the", "assembly", "for", "a", "store", "multiple", "." ]

[ "arm", "100", "\"fstmfdx\\t%m0!, {%P1\"", "1", "1", "2", "1", "2", "0", "\", d%d\"", "\"}\"", "\"\"" ]

arm3

vfp_output_fstmx

arm

CPU

GCC

9,554

130

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MSP430", "MSP430", "0", "\"Unexpected\"", "MSP430::FP", "MSP430::SP", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]

MSP430RegisterInfo16

eliminateFrameIndex

MSP430

MPU

LLVM

9,555

367

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser1

isReg

OR1K

CPU

LLVM

9,556

13

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZElimComparePass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine12

addPreEmitPass

SystemZ

CPU

LLVM

9,557

62

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "\" mods: \"", "<<", "Reg", ".", "Mods", "<<",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"<register \"", "\" mods: \"", "\" type: \"", "\" mods: \"", "\"<expr \"" ]

AMDGPUAsmParser1

print

AMDGPU

GPU

LLVM

9,558

113

1

[]

[ "<s>", "static", "machine_mode", "rs6000_secondary_memory_needed_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "lra_in_progress", "&&", "mode", "==", "SDmode", ")", "return", "DDmode", ";", "return", "mode", ";", "}", "</s>" ]

[ "Return", "the", "mode", "to", "be", "used", "for", "memory", "when", "a", "secondary", "memory", "location", "is", "needed", ".", "For", "SDmode", "values", "we", "need", "to", "use", "DDmode", ",", "in", "all", "other", "cases", "we", "can", "use", "...

[ "powerpcspe" ]

powerpcspe

rs6000_secondary_memory_needed_mode

powerpcspe

CPU

GCC

9,559

23

1

[]

[ "<s>", "static", "bool", "v850_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]

[ "v850" ]

v850

v850_can_eliminate

v850

MPU

GCC

9,560

27

1

[]

[ "<s>", "const", "MCExpr", "*", "AArch64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", ...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetObjectFile10

getTTypeGlobalReference

AArch64

CPU

LLVM

9,561

140

1

[]

[ "<s>", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "em...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "AMDGPU", "\"ReadyQ garbage\"", "\"failed to find a candidate\"", "\"failed to find a candidate\"", "\"Scheduling SU(\"", "\") \"" ]

GCNSchedStrategy12

pickNode

AMDGPU

GPU

LLVM

9,562

286

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableDeadRegisterElimination", ")", "addPass", "(", "createAArch64DeadRegisterDefinitions", "(", ")...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine (2)3

addPreRegAlloc

AArch64

CPU

LLVM

9,563

58

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyCallIndirectFixup", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleControlFlo...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine20

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

9,564

141

1

[]

[ "<s>", "static", "bool", "sh_unspec_insn_p", "(", "rtx", "x", ")", "{", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "i", ",", "array", ",", "x", ",", "ALL", ")", "if", "(", "*", "i", "!=", "NULL", "&&", "(", "GET_CODE",...

[ "Return", "true", "if", "the", "specified", "insn", "contains", "any", "UNSPECs", "or", "UNSPEC_VOLATILEs", "." ]

[ "sh" ]

sh

sh_unspec_insn_p

sh

CPU

GCC

9,565

55

1

[]

[ "<s>", "const", "char", "*", "aarch64_gen_far_branch", "(", "rtx", "*", "operands", ",", "int", "pos_label", ",", "const", "char", "*", "dest", ",", "const", "char", "*", "branch_format", ")", "{", "rtx_code_label", "*", "tmp_label", "=", "gen_label_rtx", "(...

[ "Generate", "code", "to", "enable", "conditional", "branches", "in", "functions", "over", "1", "MiB", "." ]

[ "aarch64", "256", "128", "\"%s%s\"", "\"b\\t%%l%d\\n%s:\"", "\"\"" ]

aarch64

aarch64_gen_far_branch

aarch64

CPU

GCC

9,566

139

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BlockAddress", "ISD::BRCOND", "ISD::BR_CC", "ISD:...

AArch64ISelLowering21

LowerOperation

AArch64

CPU

LLVM

9,567

351

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo",...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "RISCV", "RISCV", "3", "1", "2", "1", "2" ]

RISCVInstrInfo (2)

getMemOperandWithOffsetWidth

RISCV

CPU

LLVM

9,568

139

1

[]

[ "<s>", "bool", "SIFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MFI", ".", "hasCalls", "(", ")", ")", "{...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AMDGPU", "SI", "0", "SI" ]

SIFrameLowering53

hasFP

AMDGPU

GPU

LLVM

9,569

126

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Z80" ]

Z80AsmBackend1

writeNopData

Z80

MPU

LLVM

9,570

24

1

[]

[ "<s>", "void", "riscv_init_builtins", "(", "void", ")", "{", "riscv_init_builtin_types", "(", ")", ";", "riscv_vector", "::", "init_builtins", "(", ")", ";", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_builtins", ")", ";",...

[ "Implement", "TARGET_INIT_BUILTINS", "." ]

[ "riscv", "riscv_vector::init_builtins", "0" ]

riscv-builtins1

riscv_init_builtins

riscv

CPU

GCC

9,571

105

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SETCC", "ISD::AND", "ISD::OR" ]

MipsISelLowering109

PerformDAGCombine

Mips

CPU

LLVM

9,572

155

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "MachineInstrBuilder", "MIB", "(", "*", "MI", "->", "getParent", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_SET0", "...

X86InstrInfo142

expandPostRAPseudo

X86

CPU

LLVM

9,573

327

1

[]

[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Val", ",", "SDValue", "Size", ",", "unsigned", ...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "MVT::i32", "WebAssemblyISD::MEMORY_FILL", "MVT::Other", "MVT::i32", "MVT::i32" ]

WebAssemblySelectionDAGInfo5

EmitTargetCodeForMemset

WebAssembly

Virtual ISA

LLVM

9,574

127

1

[]

[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "whe...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "aarch64", "0", "50" ]

aarch643

aarch64_add_stmt_cost

aarch64

CPU

GCC

9,575

112

1

[]

[ "<s>", "bool", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "BasicBlock", "*", "bb", ...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "OR1K" ]

NEMESIS

isBlockOnlyReachableByFallthrough

OR1K

CPU

LLVM

9,576

104

1

[]

[ "<s>", "OffsetRange", "&", "shift", "(", "int32_t", "S", ")", "{", "Min", "+=", "S", ";", "Max", "+=", "S", ";", "Offset", "=", "(", "Offset", "+", "S", ")", "%", "Align", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "Create", "a", "new", "AAMDNode", "that", "describes", "this", "AAMDNode", "after", "applying", "a", "constant", "offset", "to", "the", "start", "of", "the", "pointer", "." ]

[ "Hexagon" ]

HexagonConstExtenders (2)

shift

Hexagon

DSP

LLVM

9,577

31

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_sve_adjust_stmt_cost", "(", "class", "vec_info", "*", "vinfo", ",", "vect_cost_for_stmt", "kind", ",", "stmt_vec_info", "stmt_info", ",", "tree", "vectype", ",", "unsigned", "int", "stmt_cost", ")", "{", "if", "(", "k...

[ "STMT_COST", "is", "the", "cost", "calculated", "by", "aarch64_builtin_vectorization_cost", "for", "STMT_INFO", ",", "which", "has", "cost", "kind", "KIND", "and", "which", "when", "vectorized", "would", "operate", "on", "vector", "type", "VECTYPE", ".", "Adjust",...

[ "aarch64", "0", "0", "256", "2" ]

aarch641

aarch64_sve_adjust_stmt_cost

aarch64

CPU

GCC

9,578

125

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", ",", "const",...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "PowerPC", "PPC", "Intrinsic::ID", "Intrinsic::bswap" ]

PPCTargetTransformInfo40

getIntrinsicInstrCost

PowerPC

CPU

LLVM

9,579

78

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"WorkItem, iMask = \"", "<<", "Mask", "<<", "\" :\\n\"", ";", "for", "(", "auto", "TI", ":", "Items", ")", "TI", "->", "dump", "(", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "TPC", "\"WorkItem, iMask = \"", "\" :\\n\"" ]

ScalarToIRF

dump

TPC

Virtual ISA

LLVM

9,580

29

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "!", "EnableCheri128FailHard", ")", "return", "false", ";", "InstrInfo", "=", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ".", "get...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "16", "Mips::CIncOffset", "Mips::CSetOffset", "Mips::GPR64RegClass", "Mips::GPR64RegClass", "Mips::CGetTag", "1", "Mips::CGetTag", "0", "Mips::BEQ64", "Mips::TRAP" ]

Cheri128FailHard

runOnMachineFunction

Mips

CPU

LLVM

9,581

438

1

[]

[ "<s>", "int", "arm_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ")", "return", "(", "regno", "==", "CC_REGNUM", "||", "(", "TARGET_HARD_FLOAT", "&...

[ "Returns", "true", "if", "REGNO", "is", "a", "valid", "register", "for", "holding", "a", "quantity", "of", "type", "MODE", "." ]

[ "arm", "2", "2", "3", "4", "6", "8", "4", "4", "1", "0" ]

arm6

arm_hard_regno_mode_ok

arm

CPU

GCC

9,582

332

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "loongarch_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "exp", ")", "==", "CONSTRUCTOR", ")", "ret...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "loongarch" ]

loongarch

loongarch_constant_alignment

loongarch

CPU

GCC

9,583

39

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine103

addFastRegAlloc

AMDGPU

GPU

LLVM

9,584

18

1

[]

[ "<s>", "static", "void", "m32c_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "int", "extra_flags", "=", "0", ";", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "T...

[ "Encode", "symbol", "attributes", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]

[ "m32c", "0", "0" ]

m32c

m32c_encode_section_info

m32c

MPU

GCC

9,585

63

1

[]

[ "<s>", "static", "int", "sh_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "srcclass", ",", "reg_class_t", "dstclass", ")", "{", "if", "(", "dstclass", "==", "T_REGS", "||", "dstclass", "==", "PR_REGS", ")", "return", "10", ";", "if", ...

[ "If", "SECONDARY", "*", "_RELOAD_CLASS", "says", "something", "about", "the", "src/dst", "pair", ",", "regclass", "uses", "this", "information", ".", "Hence", ",", "the", "general", "register", "<", "-", ">", "floating", "point", "register", "information", "he...

[ "sh", "10", "4", "4", "10", "7", "9", "40", "0", "8", "12", "7", "8U", "5", "7", "4", "2", "7", "8U", "2", "3", "4U" ]

sh

sh_register_move_cost

sh

CPU

GCC

9,586

326

1

[]

[ "<s>", "static", "machine_mode", "type_natural_mode", "(", "const_tree", "type", ",", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "bool", "in_return", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "t...

[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...

[ "i386", "8", "16", "32", "64", "1", "64", "\"AVX512F vector argument \"", "\"without AVX512F enabled changes the ABI\"", "\"AVX512F vector return \"", "\"without AVX512F enabled changes the ABI\"", "32", "\"AVX vector argument \"", "\"without AVX enabled changes the ABI\"", "\"AVX vector...

i386

type_natural_mode

i386

CPU

GCC

9,587

505

1

[]

[ "<s>", "static", "bool", "rs6000_const_not_ok_for_debug_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_...

[ "Return", "true", "if", "X", "should", "n't", "be", "emitted", "into", "the", "debug", "info", ".", "The", "linker", "does", "n't", "like", ".toc", "section", "references", "from", ".debug_", "*", "sections", ",", "so", "reject", ".toc", "section", "symbol...

[ "rs6000" ]

rs60007

rs6000_const_not_ok_for_debug_p

rs6000

CPU

GCC

9,588

68

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "caller", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "NULL", ";", "struct", "cgraph_node"...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "i386", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "2", "1", "0" ]

i3865

init_cumulative_args

i386

CPU

GCC

9,589

470

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "MCInstrDesc", "*", "MCID", "=", "&", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "NewOpc...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "ARM", "ARM", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\"", "ARM::CPSR" ]

ARMISelLowering (2)3

AdjustInstrPostInstrSelection

ARM

CPU

LLVM

9,590

341

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Sparc", "\"relaxInstruction() unimplemented\"" ]

SparcAsmBackend1

relaxInstruction

Sparc

CPU

LLVM

9,591

26

1

[]

[ "<s>", "bool", "SSACCmpConv", "::", "isDeadDef", "(", "unsigned", "DstReg", ")", "{", "if", "(", "DstReg", "==", "ARM64", "::", "WZR", "||", "DstReg", "==", "ARM64", "::", "XZR", ")", "return", "true", ";", "if", "(", "!", "TargetRegisterInfo", "::", "...

[ "Return", "true", "if", "this", "instruction", "has", "a", "dead", "def", "." ]

[ "ARM64", "ARM64::WZR", "ARM64::XZR" ]

ARM64ConditionalCompares

isDeadDef

ARM64

CPU

LLVM

9,592

48

1

[]

[ "<s>", "static", "bool", "ix86_must_pass_in_stack", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "mode", ",", "type", ")", ")", "return", "true", ";", "return", "(", "!", "TARGET_64BIT", ...

[ "Return", "if", "we", "do", "not", "know", "how", "to", "pass", "TYPE", "solely", "in", "registers", "." ]

[ "i386" ]

i3864

ix86_must_pass_in_stack

i386

CPU

GCC

9,593

43

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "uint64_t", "TSFlags", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "RISCVII::hasSEWOp", "RISCVII::hasVLOp", "2", "1", "1", "RISCVII::doesForceTailAgnostic", "RISCVII::VLMUL", "RISCVII::getLMul", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_G...

RISCVISelLowering57

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

9,594

206

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "ISD::SELECT", "X86ISD::CMOV", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::OR", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT", "X86ISD::VZEXT_MOVL", "ISD::MEMBARRIER", "ISD::ZERO...

X86ISelLowering21

PerformDAGCombine

X86

CPU

LLVM

9,595

260

1

[]

[ "<s>", "static", "bool", "arc_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "(", "to", "==", "FRAME_POINTER_REGNUM", ")", "||", "!", "arc_frame_pointer_needed", "(", ")", ")", ";", "}", ...

[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", ".", "All", "eliminations", "are", "permissible", ".", "If", "we", "ne...

[ "arc" ]

arc7

arc_can_eliminate

arc

MPU

GCC

9,596

29

1

[]

[ "<s>", "static", "bool", "rs6000_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "tree", "type", ";", "if", "(", "decl", ")", "{", "if", "(", "TARGET_ALTIVEC_VRSAVE", ")", "{", "for", "(", "type", "=", "TYPE...

[ "Say", "whether", "a", "function", "is", "a", "candidate", "for", "sibcall", "handling", "or", "not", ".", "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ".", "Also", ",", "we", "ca", "n't", "do", ...

[ "rs6000", "\"longcall\"", "\"shortcall\"" ]

rs60003

rs6000_function_ok_for_sibcall

rs6000

CPU

GCC

9,597

118

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Cpu0SERegisterInfo", "::", "intRegClass", "(", "unsigned", "Size", ")", "const", "{", "return", "&", "Cpu0", "::", "CPURegsRegClass", ";", "}", "</s>" ]

[ "Return", "GPR", "register", "class", "." ]

[ "Cpu0", "Cpu0", "Cpu0::CPURegsRegClass" ]

Cpu0SERegisterInfo

intRegClass

Cpu0

CPU

LLVM

9,598

19

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "collect", "(", ")", "{", "ValueVect", "BO", ";", "getBlockTraversalOrder", "(", "&", "Fn", "->", "front", "(", ")", ",", "BO", ")", ";", "ValueToNodeMap", "NM", ";", "for", "(", "Value", "*", "I", ":", "BO", ...

[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]

[ "Hexagon", "Hexagon", "\"Gep nodes after initial collection:\\n\"" ]

HexagonCommonGEP12

collect

Hexagon

DSP

LLVM

9,599

97

1

[]