docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine103	addPreEmitPass	ARM	CPU	LLVM	9,600	63	1	[]
[ "<s>", "CSKYSubtarget", "&", "CSKYSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPUName", ",", "StringRef", "TuneCPUName", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUName", ".", "empty", "(", "...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "CSKY", "CSKY", "CSKY", "\"generic\"" ]	CSKYSubtarget2	initializeSubtargetDependencies	CSKY	CPU	LLVM	9,601	147	1	[]
[ "<s>", "const", "MCExpr", "", "PPCTargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", "...	[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCISelLowering135	getPICJumpTableRelocBaseExpr	PowerPC	CPU	LLVM	9,602	98	1	[]
[ "<s>", "static", "bool", "mips_int_order_operand_ok_p", "(", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ")", "{", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ")", ...	[ "Return", "true", "if", "CMP1", "is", "a", "suitable", "second", "operand", "for", "integer", "ordering", "test", "CODE", ".", "See", "also", "the", "*", "sCC", "patterns", "in", "mips.md", "." ]	[ "mips" ]	mips	mips_int_order_operand_ok_p	mips	CPU	GCC	9,603	89	1	[]
[ "<s>", "const", "WebAssemblyRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyInstrInfo (2)	getRegisterInfo	WebAssembly	Virtual ISA	LLVM	9,604	12	1	[]
[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "AArch64" ]	AArch64ISelLowering (2)	isCheapToSpeculateCtlz	AArch64	CPU	LLVM	9,605	11	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", ...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AMDGPU", "SI", "AMDGPU", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AM...	SIISelLowering62	shouldExpandAtomicRMWInIR	AMDGPU	GPU	LLVM	9,606	482	1	[]
[ "<s>", "unsigned", "getEUsPerCU", "(", ")", "const", "{", "return", "AMDGPU", "::", "IsaInfo", "::", "getEUsPerCU", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";", "}", "</s>" ]	[ "Number", "of", "SIMDs/EUs", "(", "execution", "units", ")", "per", "``", "CU", "''", "(", "``", "compute", "unit", "''", ")", ",", "where", "the", "``", "CU", "''", "is", "the", "unit", "onto", "which", "workgroups", "are", "mapped", "." ]	[ "AMDGPU", "AMDGPU::IsaInfo" ]	AMDGPUSubtarget	getEUsPerCU	AMDGPU	GPU	LLVM	9,607	21	1	[]
[ "<s>", "bool", "M68kTargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "return", "VT", ".", "bitsLE", "(", "MVT", "::", "i32", ")", "\|\|", "Subtarget", ".", "atLeast...	[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]	[ "M68k", "M68k", "MVT::i32" ]	M68kISelLowering	decomposeMulByConstant	M68k	MPU	LLVM	9,608	34	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "X86", "X86", "X86::TILERegClassID", "4", "\"Hints for virtual register \"", "8", "\"\\n\"", "\"tmm\"", "\",\"", "\"\\n\"" ]	X86RegisterInfo (2)1	getRegAllocationHints	X86	CPU	LLVM	9,609	336	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget72	classifyGlobalFunctionReference	X86	CPU	LLVM	9,610	210	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "lowerBRCOND"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART", "ISD::VAARG", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::EH_RETURN", ...	MipsISelLowering (2)4	LowerOperation	Mips	CPU	LLVM	9,611	333	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", "...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::BuildPairF64", "Mips::ExtractElementF64" ]	MipsInstrInfo20	expandPostRAPseudo	Mips	CPU	LLVM	9,612	81	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "\|\|", "(", "!", "Val", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]	X86CallLowering20	lowerReturn	X86	CPU	LLVM	9,613	215	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "mbb",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AVR", "\"\\n\"", "\">>>\"", "\"\\n\"" ]	AVRTargetMachine17	runOnMachineFunction	AVR	MPU	LLVM	9,614	70	1	[]
[ "<s>", "bool", "PPCDispatchGroupSBHazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "", "SU", ")", "{", "const", "MCInstrDesc", "", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "unsigned", "NSlots", ";", "if", "(", "MCID", "&&...	[ "ShouldPreferAnother", "-", "This", "callback", "may", "be", "invoked", "if", "getHazardType", "returns", "NoHazard", "." ]	[ "PowerPC", "PPC" ]	PPCHazardRecognizers	ShouldPreferAnother	PowerPC	CPU	LLVM	9,615	50	1	[]
[ "<s>", "unsigned", "MipsFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", ...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "Mips", "Mips", "0", "0", "0" ]	MipsFastISel11	fastMaterializeConstant	Mips	CPU	LLVM	9,616	124	1	[]
[ "<s>", "void", "s390_register_target_pragmas", "(", "void", ")", "{", "targetm", ".", "resolve_overloaded_builtin", "=", "s390_resolve_overloaded_builtin", ";", "targetm", ".", "target_option", ".", "pragma_parse", "=", "s390_pragma_target_parse", ";", "}", "</s>" ]	[ "This", "is", "used", "to", "define", "the", "REGISTER_TARGET_PRAGMAS", "macro", "in", "s390.h", "." ]	[ "s390" ]	s390-c	s390_register_target_pragmas	s390	MPU	GCC	9,617	21	1	[]
[ "<s>", "void", "pdp10_build_machine_types", "(", ")", "{", "static", "int", "done", "=", "0", ";", "if", "(", "done", ")", "return", ";", "char6_signed_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char6_signed_type_node", ...	[ "Build", "all", "PDP-10", "byte", "types", "." ]	[ "pdp10", "0", "6", "0", "1", "6", "1", "1", "7", "0", "1", "7", "1", "1", "8", "0", "1", "8", "1", "1", "1", "1", "9", "6", "7", "8", "9", "\"Bad value for -mchar-bytesize: %s\\n\"", "1", "9", "0", "1", "16", "0", "1", "16", "1", "1", "32",...	pdp10	pdp10_build_machine_types	pdp10	MPU	GCC	9,618	395	1	[]
[ "<s>", "static", "bool", "indexable_address_p", "(", "rtx", "xfoo0", ",", "rtx", "xfoo1", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "if", "(", "!", "CONSTANT_ADDRESS_P", "(", "xfoo0", ")", ")", "return", "false", ";", "if", "(", "BASE...	[ "Return", "true", "if", "xfoo0", "and", "xfoo1", "constitute", "a", "valid", "indexed", "address", "." ]	[ "vax" ]	vax	indexable_address_p	vax	CPU	GCC	9,619	70	1	[]
[ "<s>", "static", "void", "run", "(", "void", "*", "kernargs", ")", "{", "hsa_signal_t", "signal", ";", "XHSA", "(", "hsa_fns", ".", "hsa_signal_create_fn", "(", "1", ",", "0", ",", "NULL", ",", "&", "signal", ")", ",", "\"Create signal\"", ")", ";", "u...	[ "Execute", "an", "already-loaded", "kernel", "on", "the", "device", "." ]	[ "gcn", "1", "0", "\"Create signal\"", "1", "3", "1", "64", "1", "1", "64", "1", "0", "16", "\"Launch kernel\\n\"", "1", "1", "1000000", "0", "10000", "\"Kernel exited\\n\"", "\"Clean up signal\"" ]	gcn-run2	run	gcn	GPU	GCC	9,620	303	1	[]
[ "<s>", "virtual", "void", "initializePass", "(", ")", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "PowerPC" ]	PPCTargetTransformInfo58	initializePass	PowerPC	CPU	LLVM	9,621	12	1	[]
[ "<s>", "void", "LC3MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "LC3", "LC3", "2", "\"Unexpected instruction size!\"" ]	LC3MCCodeEmitter	encodeInstruction	LC3	CPU	LLVM	9,622	91	1	[]
[ "<s>", "bool", "quad_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "16", ")", "return", "false", ";", "if", "(", "legit...	[ "Return", "true", "if", "the", "ADDR", "is", "an", "acceptable", "address", "for", "a", "quad", "memory", "operation", "of", "mode", "MODE", "(", "either", "LQ/STQ", "for", "general", "purpose", "registers", ",", "or", "LXV/STXV", "for", "vector", "registers...	[ "rs6000", "16", "0", "1" ]	rs60006	quad_address_p	rs6000	CPU	GCC	9,623	128	1	[]
[ "<s>", "unsigned", "AMDGPUPALMetadata", "::", "getType", "(", ")", "const", "{", "return", "BlobType", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPALMetadata	getType	AMDGPU	GPU	LLVM	9,624	12	1	[]
[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":", "case", "PROCESSOR_INTEL"...	[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]	[ "i386", "2", "3", "4", "1" ]	i3864	ix86_issue_rate	i386	CPU	GCC	9,625	97	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86LEAOpt", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86" ]	X86OptimizeLEAs4	runOnMachineFunction	X86	CPU	LLVM	9,626	136	1	[]
[ "<s>", "void", "RV16KAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RV16K", "RV16K", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	RV16KAsmBackend	applyFixup	RV16K	Virtual ISA	LLVM	9,627	166	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Fix Irreducible Control Flow\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Fix Irreducible Control Flow\"" ]	WebAssemblyFixIrreducibleControlFlow2	getPassName	WebAssembly	Virtual ISA	LLVM	9,628	13	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "64", "\"Unsupported value size\"", "64", "\"Unsupported location size\"", "\"Extensions not supported\"" ]	ARMCallLowering1	assignValueToReg	ARM	CPU	LLVM	9,629	151	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "X86", "X86" ]	X86TargetMachine101	addGlobalInstructionSelect	X86	CPU	LLVM	9,630	19	1	[]
[ "<s>", "uint64_t", "VESubtarget", "::", "getAdjustedFrameSize", "(", "uint64_t", "FrameSize", ")", "const", "{", "const", "VEFrameLowering", "*", "TFL", "=", "getFrameLowering", "(", ")", ";", "FrameSize", "+=", "getRsaSize", "(", ")", ";", "FrameSize", "=", "...	[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]	[ "VE", "VE", "VE" ]	VESubtarget2	getAdjustedFrameSize	VE	CPU	LLVM	9,631	42	1	[]
[ "<s>", "Value", "", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "", "BB", "=", "Bui...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "Hexagon", "Hexagon", "32", "64", "\"Only 32/64-bit atomic stores supported\"", "Intrinsic::ID", "32", "Intrinsic::hexagon_S2_storew_locked", "Intrinsic::hexagon_S4_stored_locked", "Intrinsic::getDeclaration", "\"stcx\"", "0", "\"\"" ]	HexagonISelLowering100	emitStoreConditional	Hexagon	DSP	LLVM	9,632	231	1	[]
[ "<s>", "void", "aarch64_print_hint_for_extensions", "(", "const", "std", "::", "string", "&", "str", ")", "{", "auto_vec", "<", "const", "char", "", ">", "candidates", ";", "aarch64_get_all_extension_candidates", "(", "&", "candidates", ")", ";", "char", "", ...	[ "Print", "a", "hint", "with", "a", "suggestion", "for", "an", "extension", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", "." ]	[ "aarch64", "\"valid arguments are: %s;\"", "\" did you mean %qs?\"", "\"valid arguments are: %s;\"" ]	aarch64	aarch64_print_hint_for_extensions	aarch64	CPU	GCC	9,633	79	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "MOSRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "MOS", "::", "Imag8RegClass", ")", "return", "&", "MOS", "::", "GPRRegCl...	[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]	[ "MOS", "MOS", "MOS::Imag8RegClass", "MOS::GPRRegClass", "MOS::YcRegClass", "MOS::XYRegClass", "MOS::AImag8RegClass" ]	MOSRegisterInfo	getCrossCopyRegClass	MOS	MPU	LLVM	9,634	55	1	[]
[ "<s>", "static", "tree", "resolve_vec_splats", "(", "resolution", "", "res", ",", "rs6000_gen_builtins", "fcode", ",", "vec", "<", "tree", ",", "va_gc", ">", "", "arglist", ",", "unsigned", "nargs", ")", "{", "const", "char", "*", "name", ";", "name", ...	[ "Resolve", "an", "overloaded", "vec_splats", "or", "vec_promote", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "NARGS", "is", "the", "number", "of", "arguments", "to", "the", "call", ".", "ARG...	[ "rs6000", "\"vec_splats\"", "\"vec_promote\"", "1", "\"builtin %qs only accepts 1 argument\"", "2", "\"builtin %qs only accepts 2 arguments\"", "1", "0", "1", "2", "4", "8", "16", "4", "2", "0" ]	rs6000-c	resolve_vec_splats	rs6000	CPU	GCC	9,635	385	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "unsign...	[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]	[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::FsFLD0SS", "X86::FR32RegClass", "X86::LD_Fp032", "X86::RFP32RegClass", "MVT::f64", "X86", "X86::FsFLD0SD", "X86::FR64RegClass", "X86::LD_Fp064", "X86::RFP64RegClass", "MVT::f80", "0" ]	X86FastISel (2)6	fastMaterializeFloatZero	X86	CPU	LLVM	9,636	183	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexago...	HexagonInstrInfo47	loadRegFromStackSlot	Hexagon	DSP	LLVM	9,637	441	1	[]
[ "<s>", "int", "m32c_eh_return_data_regno", "(", "int", "n", ")", "{", "switch", "(", "n", ")", "{", "case", "0", ":", "return", "MEM0_REGNO", ";", "case", "1", ":", "return", "MEM0_REGNO", "+", "4", ";", "default", ":", "return", "INVALID_REGNUM", ";", ...	[ "Implements", "EH_RETURN_DATA_REGNO", ".", "Choose", "registers", "able", "to", "hold", "pointers", "." ]	[ "m32c", "0", "1", "4" ]	m32c	m32c_eh_return_data_regno	m32c	MPU	GCC	9,638	33	1	[]
[ "<s>", "bool", "IA64AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "IA64", "IA64", "\"\\n\\n// br.call targets referenced (and not defined) above: \\n\"", "\"\\t.global \"", "\"\\n\\t.type \"", "\", @function\\n\"", "\"\\n\\n\"", "\"\\n\\n// (external) symbols referenced (and not defined) above: \\n\"", "\"\\t.global \"", "\"\\n\\t.type \"", "\", @object\\n\"",...	IA64AsmPrinter	doFinalization	IA64	CPU	LLVM	9,639	170	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "SystemZ", "SystemZ", "SystemZII::Branch", "SystemZII::BranchNormal", "SystemZ::CCMASK_ANY", "2", "\"Should have seen a conditional branch\"", "0", "1" ]	SystemZInstrInfo15	analyzeBranch	SystemZ	CPU	LLVM	9,640	376	1	[]
[ "<s>", "bool", "HexagonOptimizeSZextends", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "1", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "F", ".", "getAttributes", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Hexagon", "Hexagon", "1", "1", "16", "0", "0", "1", "16" ]	HexagonOptimizeSZextends5	runOnFunction	Hexagon	DSP	LLVM	9,641	483	1	[]
[ "<s>", "rtx", "legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "constant_term", "=", "const0_rtx", ";", "if", "(", "TLS_SYMBOLIC_CONST", "(", "x", ")", ")",...	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...	[ "s390", "0", "0", "1", "0", "0xfff", "0", "1", "0", "1", "0", "1" ]	s3903	legitimize_address	s390	MPU	GCC	9,642	411	1	[]
[ "<s>", "static", "void", "ix86_output_indirect_branch_via_push", "(", "rtx", "call_op", ",", "const", "char", "", "xasm", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "", "thunk_name", ";", "char", "push_buf", ...	[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...	[ "i386", "32", "64", "1", "\"push{%c}\\t%s\"", "\"\\tjmp\\t%s\\n\"", "32", "32", "\"\\tjmp\\t\"", "0", "\"\\tjmp\\t%s\\n\"", "\"\\tcall\\t\"" ]	i3868	ix86_output_indirect_branch_via_push	i386	CPU	GCC	9,643	407	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "("...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::RETL", "\"Can only put epilog before 'retl' instruction!\"", "SP::RESTORErr", "SP::G0", "SP::G0", "SP::G0", "0", "SP", "SP::ADDrr", "SP::ADDri" ]	SparcFrameLowering26	emitEpilogue	Sparc	CPU	LLVM	9,644	195	1	[]
[ "<s>", "static", "ds_t", "ia64_get_insn_spec_ds", "(", "rtx_insn", "*", "insn", ")", "{", "int", "code", "=", "get_insn_spec_code", "(", "insn", ")", ";", "switch", "(", "code", ")", "{", "case", "UNSPEC_LDA", ":", "return", "BEGIN_DATA", ";", "case", "UNS...	[ "If", "INSN", "is", "a", "speculative", "load", ",", "return", "a", "ds", "with", "the", "speculation", "types", ".", "Otherwise", "[", "if", "INSN", "is", "a", "normal", "instruction", "]", "return", "0", "." ]	[ "ia64", "0" ]	ia64	ia64_get_insn_spec_ds	ia64	CPU	GCC	9,645	52	1	[]
[ "<s>", "void", "WebAssemblyCFGStackify", "::", "releaseMemory", "(", ")", "{", "ScopeTops", ".", "clear", "(", ")", ";", "BeginToEnd", ".", "clear", "(", ")", ";", "EndToBegin", ".", "clear", "(", ")", ";", "TryToEHPad", ".", "clear", "(", ")", ";", "E...	[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyCFGStackify16	releaseMemory	WebAssembly	Virtual ISA	LLVM	9,646	38	1	[]
[ "<s>", "bool", "mips_unsigned_immediate_p", "(", "unsigned", "HOST_WIDE_INT", "x", ",", "int", "bits", ",", "int", "shift", "=", "0", ")", "{", "return", "(", "x", "&", "(", "(", "1", "<<", "shift", ")", "-", "1", ")", ")", "==", "0", "&&", "x", ...	[ "Return", "true", "if", "X", "fits", "within", "an", "unsigned", "field", "of", "BITS", "bits", "that", "is", "shifted", "left", "SHIFT", "bits", "before", "being", "used", "." ]	[ "mips", "0", "1", "1", "0", "1" ]	mips	mips_unsigned_immediate_p	mips	CPU	GCC	9,647	49	1	[]
[ "<s>", "static", "void", "csky_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "", "reg", "=", "&", ...	[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]	[ "csky" ]	csky	csky_function_arg_advance	csky	CPU	GCC	9,648	105	1	[]
[ "<s>", "bool", "ARMAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "0x46c0", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "0xbf00", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "ARM", "ARM", "0x46c0", "0xbf00", "ARM", "0xe1a00000", "ARM", "0xe320f000", "2", "0", "1", "0", "ARM", "ARM", "4", "0", "4", "1", "0", "2", "0", "3", "0", "0xa0" ]	ARMAsmBackend (2)	writeNopData	ARM	CPU	LLVM	9,649	201	1	[]
[ "<s>", "static", "rtx", "extract_sfunc_addr", "(", "rtx", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "const", "int", "len", "=", "XVECLEN", "(", "pattern", ",", "0", ")", ";", "for", "(", "int", "i", "=", "0", ";", ...	[ "INSN", "is", "an", "sfunc", ";", "return", "the", "rtx", "that", "describes", "the", "address", "used", "." ]	[ "sh", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	sh	extract_sfunc_addr	sh	CPU	GCC	9,650	132	1	[]
[ "<s>", "void", "rs6000_expand_vector_extract", "(", "rtx", "target", ",", "rtx", "vec", ",", "rtx", "elt", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vec", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", ...	[ "Extract", "field", "ELT", "from", "VEC", "into", "TARGET", "." ]	[ "rs6000", "0", "0", "0" ]	rs60007	rs6000_expand_vector_extract	rs6000	CPU	GCC	9,651	458	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode",...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"", "\"unknown operand type\"", "AMDGPU::getMCReg" ]	AMDGPUMCInstLower4	lower	AMDGPU	GPU	LLVM	9,652	364	1	[]
[ "<s>", "const", "PPCSubtarget", "*", "PPCTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "PowerPC", "PPC", "PPC", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "PPC" ]	PPCTargetMachine13	getSubtargetImpl	PowerPC	CPU	LLVM	9,653	188	1	[]
[ "<s>", "static", "void", "init_sched_state", "(", "c6x_sched_context_t", "sc", ")", "{", "sc", "->", "last_scheduled_insn", "=", "NULL", ";", "sc", "->", "last_scheduled_iter0", "=", "NULL", ";", "sc", "->", "issued_this_cycle", "=", "0", ";", "memset", "(", ...	[ "Initialize", "SC", ".", "Used", "by", "c6x_init_sched_context", "and", "c6x_sched_init", "." ]	[ "c6x", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	c6x	init_sched_state	c6x	VLIW	GCC	9,654	131	1	[]
[ "<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "machine_mode", "mode", ";", "bool", "is_min", ...	[ "Detect", "conditional", "moves", "that", "exactly", "match", "min/max", "operational", "semantics", ".", "Note", "that", "this", "is", "IEEE", "safe", ",", "as", "long", "as", "we", "do", "n't", "interchange", "the", "operands", ".", "Returns", "FALSE", "if...	[ "i386", "2" ]	i3864	ix86_expand_sse_fp_minmax	i386	CPU	GCC	9,655	205	1	[]
[ "<s>", "void", "TPCSchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "(", "void", ")", "MI", ";", "if", "(", "SU", "->", "isScheduled", ")", "{", "LLVM...	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "TPC", "TPC", "\"* release Bot - already scheduled: \"", "\"Scheduled SUnit must have instr\"", "\"* released Bot (ready = \"", "\"): \"" ]	TPCMachineScheduler	releaseBottomNode	TPC	Virtual ISA	LLVM	9,656	177	1	[]
[ "<s>", "bool", "TMS320C64XFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "TMS320C64X", "TMS320C64X", "0", "0", "0" ]	TMS320C64XFrameLowering	spillCalleeSavedRegisters	TMS320C64X	VLIW	LLVM	9,657	196	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "getStackAddress", "(", "unsigned", "StackWidth", ",", "unsigned", "ElemIdx", ",", "unsigned", "&", "Channel", ",", "unsigned", "&", "PtrIncr", ")", "const", "{", "switch", "(", "StackWidth", ")", "{", "default", ":",...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "R600", "1", "0", "0", "1", "0", "2", "2", "2", "1", "0", "4", "0" ]	R600ISelLowering	getStackAddress	R600	GPU	LLVM	9,658	101	1	[]
[ "<s>", "static", "int", "cris_address_cost", "(", "rtx", "x", ")", "{", "if", "(", "BASE_OR_AUTOINCR_P", "(", "x", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "return", "(", "2", "+", "4", ")", "/", "2", ...	[ "The", "ADDRESS_COST", "worker", "." ]	[ "cris", "0", "2", "4", "2", "2", "4", "2", "0", "1", "2", "2", "128", "128", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "10" ]	cris3	cris_address_cost	cris	MPU	GCC	9,659	199	1	[]
[ "<s>", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "...	[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]	[ "ARM" ]	ARMCallLowering21	buildLoad	ARM	CPU	LLVM	9,660	71	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "MBlaze", "4" ]	MBlazeAsmBackend1	getPointerSize	MBlaze	MPU	LLVM	9,661	10	1	[]
[ "<s>", "static", "inline", "int", "avr_lookup_function_attribute1", "(", "const_tree", "func", ",", "const", "char", "*", "name", ")", "{", "if", "(", "FUNCTION_DECL", "==", "TREE_CODE", "(", "func", ")", ")", "{", "if", "(", "NULL_TREE", "!=", "lookup_attri...	[ "A", "helper", "for", "the", "subsequent", "function", "attribute", "used", "to", "dig", "for", "attribute", "'name", "'", "in", "a", "FUNCTION_DECL", "or", "FUNCTION_TYPE" ]	[ "avr" ]	avr	avr_lookup_function_attribute1	avr	MPU	GCC	9,662	82	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "AMDGPUMCInstLower", "MCInstLowering", "(", "OutContext", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "TM", ".", "getInstrInfo", "(", ")", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "R600", "\"Warning: Illegal instruction detected: \"", "\"\\n\"", "1", "4", "16", "1", "0", "4", "\"%s%08X\"", "0", "\" \"", "\"\"" ]	AMDGPUMCInstLower28	EmitInstruction	R600	GPU	LLVM	9,663	390	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "HexagonTargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "....	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "Hexagon", "Hexagon", "8", "MVT::i1", "Hexagon::HvxQRRegClass", "1", "Hexagon::HvxVRRegClass", "1", "2", "Hexagon::HvxWRRegClass", "1" ]	HexagonISelLowering1	findRepresentativeClass	Hexagon	DSP	LLVM	9,664	134	1	[]
[ "<s>", "bool", "NVVMReflect", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "NVVMReflectEnabled", ")", "return", "false", ";", "setVarMap", "(", ")", ";", "ReflectFunction", "=", "M", ".", "getFunction", "(", "NVVM_REFLECT_FUNCTION"...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "NVPTX", "0", "\"_reflect function should not have a body\"", "\"_reflect's return type should be integer\"", "\"Only a call instruction can use _reflect\"", "2", "\"Only one operand expect for _reflect function\"", "0", "\"Expected a const-to-gen conversion\"", "0", "\"Format of _reflect functi...	NVVMReflect5	runOnModule	NVPTX	GPU	LLVM	9,665	437	1	[]
[ "<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "Function", "&", "F", ")", "const", "{", "switch", "(", "TargetTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "AMDHSA", ":", "case", "Triple", "::", "AMDPAL", ":", "case", ...	[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]	[ "AMDGPU", "0", "36", "\"invalid triple OS\"" ]	AMDGPUSubtarget25	getExplicitKernelArgOffset	AMDGPU	GPU	LLVM	9,666	54	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]	RISCVFrameLowering21	emitEpilogue	RISCV	CPU	LLVM	9,667	439	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "nullptr", ";", "uint8_t", "C...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "X86", "X86", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MVT::v8i3...	X86ISelLowering (2)4	findRepresentativeClass	X86	CPU	LLVM	9,668	188	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterato...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "AMDGPU", "R600", "\"code size not handled\"", "0", "0", "AMDGPU::JUMP_COND", "0", "AMDGPU::CF_ALU_PUSH_BEFORE", "AMDGPU::CF_ALU", "AMDGPU::JUMP", "1", "1", "AMDGPU::JUMP_COND", "0", "AMDGPU::CF_ALU_PUSH_BEFORE", "AMDGPU::CF_ALU", "AMDGPU::JUMP", "2" ]	R600InstrInfo21	removeBranch	AMDGPU	GPU	LLVM	9,669	304	1	[]
[ "<s>", "const", "char", "*", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDGPU Assembly Printer\"" ]	AMDGPUAsmPrinter45	getPassName	AMDGPU	GPU	LLVM	9,670	14	1	[]
[ "<s>", "static", "bool", "ix86_dep_by_shift_count_body", "(", "const_rtx", "set_body", ",", "const_rtx", "use_body", ")", "{", "rtx", "set_dest", ";", "rtx", "shift_rtx", ";", "int", "i", ";", "switch", "(", "GET_CODE", "(", "set_body", ")", ")", "{", "case"...	[ "Return", "true", "if", "destination", "reg", "of", "SET_BODY", "is", "shift", "count", "of", "USE_BODY", "." ]	[ "i386", "0", "1", "0", "0", "1", "0", "1", "0", "0", "1" ]	i386	ix86_dep_by_shift_count_body	i386	CPU	GCC	9,671	271	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"GCN DPP Combine\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"GCN DPP Combine\"" ]	GCNDPPCombine (2)	getPassName	AMDGPU	GPU	LLVM	9,672	11	1	[]
[ "<s>", "unsigned", "reset", "(", "unsigned", "NewTop", ")", "{", "List", ".", "resize", "(", "NewTop", "+", "1", ")", ";", "return", "NewTop", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "Hexagon", "1" ]	HexagonISelDAGToDAGHVX	reset	Hexagon	DSP	LLVM	9,673	20	1	[]
[ "<s>", "DecodeStatus", "AArch64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Commen...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AArch64", "AArch64", "0", "4", "4", "3", "24", "2", "16", "1", "8", "0", "0", "0", "AArch64::MPRRegClassID", "AArch64::ZA", "AArch64::MPR8RegClassID", "AArch64::ZAB0", "AArch64::OPERAND_IMPLICIT_IMM_0", "0", "AArch64::LDR_ZA", "AArch64::STR_ZA", "2", "\"Unexpected oper...	AArch64Disassembler33	getInstruction	AArch64	CPU	LLVM	9,674	370	1	[]
[ "<s>", "static", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_s...	[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...	[ "rs6000", "0", "0", "16", "8", "16", "8", "0", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility guarantee\"" ]	rs60005	rs6000_return_in_memory	rs6000	CPU	GCC	9,675	241	1	[]
[ "<s>", "void", "M68kInstrInfo", "::", "AddSExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "if", "(", "Fr...	[ "Add", "appropriate", "SExt", "nodes", "." ]	[ "M68k", "M68k", "MVT::i8", "MVT::i32", "M68k::MxSubRegIndex16Lo", "\"No viable SUB register available\"", "M68k::EXT16", "MVT::i32", "M68k::EXT32" ]	M68kInstrInfo (2)	AddSExt	M68k	MPU	LLVM	9,676	128	1	[]
[ "<s>", "bool", "AArch64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "AArch64", "AArch64", "\"unexpected asm memory constraint\"" ]	AArch64ISelDAGToDAG2	SelectInlineAsmMemoryOperand	AArch64	CPU	LLVM	9,677	43	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Hexagon", "Hexagon", "Hexagon::L2_loadrb_io", "Hexagon::L2_loadrub_io", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadruh_io", "Hexagon::L2_loadri_io", "Hexagon::L2_loadrd_io", "Hexagon::V6_vL32b_ai", "Hexagon::V6_vL32b_ai_128B", "Hexagon::V6_vL32Ub_ai", "Hexagon::V6_vL32Ub_ai_128B", "Hexagon::...	HexagonInstrInfo72	isLoadFromStackSlot	Hexagon	DSP	LLVM	9,678	326	1	[]
[ "<s>", "static", "void", "expand_block_set_1", "(", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__byt_memset\"", ")", ";", "value_rtx", "=", "convert_to_m...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "at", "address", "DST_REG", "to", "VALUE_RTX", "in", "1-byte", "chunks", "." ]	[ "visium", "\"__byt_memset\"", "1", "3" ]	visium2	expand_block_set_1	visium	Virtual ISA	GCC	9,679	76	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "{", "assert", "(", "getSubtarget", "(", ")", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \...	ARMBaseInstrInfo (2)2	expandPostRAPseudo	ARM	CPU	LLVM	9,680	419	1	[]
[ "<s>", "int", "neon_immediate_valid_for_logic", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "rtx", "", "modconst", ",", "int", "", "elementwidth", ")", "{", "rtx", "tmpconst", ";", "int", "tmpwidth", ";", "int", "retval", "...	[ "Return", "TRUE", "if", "rtx", "X", "is", "legal", "for", "use", "in", "a", "VORR", "or", "VBIC", "instruction", ".", "If", "the", "immediate", "is", "valid", ",", "write", "a", "constant", "suitable", "for", "using", "as", "an", "operand", "to", "VORR...	[ "arm", "0", "5", "0", "1" ]	arm4	neon_immediate_valid_for_logic	arm	CPU	GCC	9,681	80	1	[]
[ "<s>", "static", "rtx", "epiphany_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "PASS_IN_REG_P", "(", "cum"...	[ "On", "the", "EPIPHANY", "the", "first", "MAX_EPIPHANY_PARM_REGS", "args", "are", "normally", "in", "registers", "and", "the", "rest", "are", "pushed", "." ]	[ "epiphany", "0" ]	epiphany	epiphany_function_arg	epiphany	MPU	GCC	9,682	62	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser13	ParseInstruction	AMDGPU	GPU	LLVM	9,683	222	1	[]
[ "<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "WebAssemblyFrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "DwarfFrameBase", "Loc", ";", "Loc", ".", "Kind", "=", "DwarfFrameBase", "::", "WasmFrameBase", ...	[ "Return", "the", "frame", "base", "information", "to", "be", "encoded", "in", "the", "DWARF", "subprogram", "debug", "info", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL", "WebAssembly::TI_GLOBAL_RELOC", "0" ]	WebAssemblyFrameLowering11	getDwarfFrameBase	WebAssembly	Virtual ISA	LLVM	9,684	99	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "RISCV" ]	RISCVAsmParser (2)	isReg	RISCV	CPU	LLVM	9,685	15	1	[]
[ "<s>", "unsigned", "HexagonAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "HexagonOperand", "", "Op", "=", "static_cast", "<", "HexagonOperand", "", ">", "(", "&", "AsmOp", ")", ";", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "1", "Hexagon", "\"Unmatched Operand:\"", "\"\\n\"" ]	HexagonAsmParser	validateTargetOperandClass	Hexagon	DSP	LLVM	9,686	204	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "M88kRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "M88k", "::", "GPRRCRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "M88k", "M88k", "M88k::GPRRCRegClass" ]	M88kRegisterInfo	getPointerRegClass	M88k	MPU	LLVM	9,687	24	1	[]
[ "<s>", "void", "TOYInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "TOY", "TOY" ]	TOYInstPrinter	printInst	TOY	CPU	LLVM	9,688	26	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X0", ")", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV::X0", "RISCV::X1", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8" ]	RISCVRegisterInfo	getReservedRegs	RISCV	CPU	LLVM	9,689	86	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", ...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::CallJG", "SystemZ::CallBR" ]	SystemZInstrInfo49	isPredicable	SystemZ	CPU	LLVM	9,690	63	1	[]
[ "<s>", "bool", "AArch64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "LocalChange", "=", "false", ";", "SmallPtrSet", "<", "Constant", "*", ",", "8", ">", "AlreadyChecked", ";", "for", "(", "Instruction", "&", "I", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AArch64", "AArch64", "8" ]	AArch64PromoteConstant3	runOnFunction	AArch64	CPU	LLVM	9,691	106	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "schedule", "(", ")", "{", "buildSchedGraph", "(", "AA", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "{", "unsigned", "Broken", "=", "AntiDepBreak", "->", "BreakAntiDependencies", "(", "SUnits", ",", "Reg...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Patmos", "0", "8", "\"******** List Scheduling ******\\n\"", "0", "\"Nonempty unscheduled zone.\"", "\"* Final schedule for BB#\"", "\" ***\\n\"" ]	PatmosPostRAScheduler	schedule	Patmos	VLIW	LLVM	9,692	334	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...	ARMBaseRegisterInfo37	needsFrameBaseReg	ARM	CPU	LLVM	9,693	323	1	[]
[ "<s>", "const", "char", "", "pa_output_millicode_call", "(", "rtx_insn", "", "insn", ",", "rtx", "call_dest", ")", "{", "int", "attr_length", "=", "get_attr_length", "(", "insn", ")", ";", "int", "seq_length", "=", "dbr_sequence_length", "(", ")", ";", "rt...	[ "INSN", "is", "a", "function", "call", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]	[ "pa", "4", "0", "8", "28", "1", "2", "31", "\"{bl\|b,l} %0,%1\"", "1", "1", "2", "1", "\"bve,l (%%r1),%%r2\"", "\"ldil L'%0,%%r1\"", "\"ldo R'%0(%%r1),%%r1\"", "\"{bl\|b,l} .+8,%%r31\"", "\"addi 8,%%r31,%%r31\"", "\"bv %%r0(%%r1)\"", "\"ldil L'%0,%%r1\"", "\"be,l R'%0(%%sr4,%%r...	pa	pa_output_millicode_call	pa	CPU	GCC	9,694	272	1	[]
[ "<s>", "bool", "M68kCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "cons...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "M68k", "M68k", "M68k", "8", "0" ]	M68kCallLowering	lowerFormalArguments	M68k	MPU	LLVM	9,695	215	1	[]
[ "<s>", "const", "unsigned", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "static", "const", "unsigned", "Ca...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...	MSP430RegisterInfo10	getCalleeSavedRegs	MSP430	MPU	LLVM	9,696	265	1	[]
[ "<s>", "static", "tree", "aarch64_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", ")", "{", "unsigned", "int", "subcode", "=", "code", ">>", "AARCH64_BUILTIN_SHIFT", ";", "switch", "(", "code", "&", "AARCH64_BUILTIN_CLASS", ")", "{", ...	[ "Implement", "TARGET_BUILTIN_DECL", "." ]	[ "aarch64", "aarch64_sve::builtin_decl" ]	aarch64	aarch64_builtin_decl	aarch64	CPU	GCC	9,697	57	1	[]
[ "<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "NULL_RTX", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "gen_frame_mem", ...	[ "Handle", "the", "TARGET_STRUCT_VALUE", "target", "hook", ".", "Return", "where", "to", "find", "the", "structure", "return", "value", "address", "." ]	[ "sparc", "2", "0xfff", "0", "8", "4", "0", "4", "0" ]	sparc	sparc_struct_value_rtx	sparc	CPU	GCC	9,698	244	1	[]
[ "<s>", "bool", "AArch64ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64ExpandPseudoInsts	runOnMachineFunction	AArch64	CPU	LLVM	9,699	54	1	[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine103

addPreEmitPass

ARM

CPU

LLVM

9,600

63

1

[]

[ "<s>", "CSKYSubtarget", "&", "CSKYSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPUName", ",", "StringRef", "TuneCPUName", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUName", ".", "empty", "(", "...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "CSKY", "CSKY", "CSKY", "\"generic\"" ]

CSKYSubtarget2

initializeSubtargetDependencies

CSKY

CPU

LLVM

9,601

147

1

[]

[ "<s>", "const", "MCExpr", "*", "PPCTargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", "...

[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCISelLowering135

getPICJumpTableRelocBaseExpr

PowerPC

CPU

LLVM

9,602

98

1

[]

[ "<s>", "static", "bool", "mips_int_order_operand_ok_p", "(", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ")", "{", "switch", "(", "code", ")", "{", "case", "GT", ":", "case", "GTU", ":", "return", "reg_or_0_operand", "(", "cmp1", ",", "VOIDmode", ")", ...

[ "Return", "true", "if", "CMP1", "is", "a", "suitable", "second", "operand", "for", "integer", "ordering", "test", "CODE", ".", "See", "also", "the", "*", "sCC", "patterns", "in", "mips.md", "." ]

[ "mips" ]

mips

mips_int_order_operand_ok_p

mips

CPU

GCC

9,603

89

1

[]

[ "<s>", "const", "WebAssemblyRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyInstrInfo (2)

getRegisterInfo

WebAssembly

Virtual ISA

LLVM

9,604

12

1

[]

[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "AArch64" ]

AArch64ISelLowering (2)

isCheapToSpeculateCtlz

AArch64

CPU

LLVM

9,605

11

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "unsigned", "AS", "=", "RMW", "->", "getPointerAddressSpace", "(", ")", ";", "if", "(", "AS", "==", ...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AMDGPU", "SI", "AMDGPU", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AM...

SIISelLowering62

shouldExpandAtomicRMWInIR

AMDGPU

GPU

LLVM

9,606

482

1

[]

[ "<s>", "unsigned", "getEUsPerCU", "(", ")", "const", "{", "return", "AMDGPU", "::", "IsaInfo", "::", "getEUsPerCU", "(", "MCSubtargetInfo", "::", "getFeatureBits", "(", ")", ")", ";", "}", "</s>" ]

[ "Number", "of", "SIMDs/EUs", "(", "execution", "units", ")", "per", "``", "CU", "''", "(", "``", "compute", "unit", "''", ")", ",", "where", "the", "``", "CU", "''", "is", "the", "unit", "onto", "which", "workgroups", "are", "mapped", "." ]

[ "AMDGPU", "AMDGPU::IsaInfo" ]

AMDGPUSubtarget

getEUsPerCU

AMDGPU

GPU

LLVM

9,607

21

1

[]

[ "<s>", "bool", "M68kTargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "return", "VT", ".", "bitsLE", "(", "MVT", "::", "i32", ")", "||", "Subtarget", ".", "atLeast...

[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]

[ "M68k", "M68k", "MVT::i32" ]

M68kISelLowering

decomposeMulByConstant

M68k

MPU

LLVM

9,608

34

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "X86", "X86", "X86::TILERegClassID", "4", "\"Hints for virtual register \"", "8", "\"\\n\"", "\"tmm\"", "\",\"", "\"\\n\"" ]

X86RegisterInfo (2)1

getRegAllocationHints

X86

CPU

LLVM

9,609

336

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget72

classifyGlobalFunctionReference

X86

CPU

LLVM

9,610

210

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "lowerBRCOND"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART", "ISD::VAARG", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::EH_RETURN", ...

MipsISelLowering (2)4

LowerOperation

Mips

CPU

LLVM

9,611

333

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", "...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::BuildPairF64", "Mips::ExtractElementF64" ]

MipsInstrInfo20

expandPostRAPseudo

Mips

CPU

LLVM

9,612

81

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "VReg", ")", "||", "(", "!", "Val", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "8", "X86" ]

X86CallLowering20

lowerReturn

X86

CPU

LLVM

9,613

215

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "TargetInstrInfo", "*", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "mbb",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AVR", "\"\\n\"", "\">>>\"", "\"\\n\"" ]

AVRTargetMachine17

runOnMachineFunction

AVR

MPU

LLVM

9,614

70

1

[]

[ "<s>", "bool", "PPCDispatchGroupSBHazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "*", "SU", ")", "{", "const", "MCInstrDesc", "*", "MCID", "=", "DAG", "->", "getInstrDesc", "(", "SU", ")", ";", "unsigned", "NSlots", ";", "if", "(", "MCID", "&&...

[ "ShouldPreferAnother", "-", "This", "callback", "may", "be", "invoked", "if", "getHazardType", "returns", "NoHazard", "." ]

[ "PowerPC", "PPC" ]

PPCHazardRecognizers

ShouldPreferAnother

PowerPC

CPU

LLVM

9,615

50

1

[]

[ "<s>", "unsigned", "MipsFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", ...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "Mips", "Mips", "0", "0", "0" ]

MipsFastISel11

fastMaterializeConstant

Mips

CPU

LLVM

9,616

124

1

[]

[ "<s>", "void", "s390_register_target_pragmas", "(", "void", ")", "{", "targetm", ".", "resolve_overloaded_builtin", "=", "s390_resolve_overloaded_builtin", ";", "targetm", ".", "target_option", ".", "pragma_parse", "=", "s390_pragma_target_parse", ";", "}", "</s>" ]

[ "This", "is", "used", "to", "define", "the", "REGISTER_TARGET_PRAGMAS", "macro", "in", "s390.h", "." ]

[ "s390" ]

s390-c

s390_register_target_pragmas

s390

MPU

GCC

9,617

21

1

[]

[ "<s>", "void", "pdp10_build_machine_types", "(", ")", "{", "static", "int", "done", "=", "0", ";", "if", "(", "done", ")", "return", ";", "char6_signed_type_node", "=", "make_node", "(", "INTEGER_TYPE", ")", ";", "make_byte_type", "(", "char6_signed_type_node", ...

[ "Build", "all", "PDP-10", "byte", "types", "." ]

[ "pdp10", "0", "6", "0", "1", "6", "1", "1", "7", "0", "1", "7", "1", "1", "8", "0", "1", "8", "1", "1", "1", "1", "9", "6", "7", "8", "9", "\"Bad value for -mchar-bytesize: %s\\n\"", "1", "9", "0", "1", "16", "0", "1", "16", "1", "1", "32",...

pdp10

pdp10_build_machine_types

pdp10

MPU

GCC

9,618

395

1

[]

[ "<s>", "static", "bool", "indexable_address_p", "(", "rtx", "xfoo0", ",", "rtx", "xfoo1", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "if", "(", "!", "CONSTANT_ADDRESS_P", "(", "xfoo0", ")", ")", "return", "false", ";", "if", "(", "BASE...

[ "Return", "true", "if", "xfoo0", "and", "xfoo1", "constitute", "a", "valid", "indexed", "address", "." ]

[ "vax" ]

vax

indexable_address_p

vax

CPU

GCC

9,619

70

1

[]

[ "<s>", "static", "void", "run", "(", "void", "*", "kernargs", ")", "{", "hsa_signal_t", "signal", ";", "XHSA", "(", "hsa_fns", ".", "hsa_signal_create_fn", "(", "1", ",", "0", ",", "NULL", ",", "&", "signal", ")", ",", "\"Create signal\"", ")", ";", "u...

[ "Execute", "an", "already-loaded", "kernel", "on", "the", "device", "." ]

[ "gcn", "1", "0", "\"Create signal\"", "1", "3", "1", "64", "1", "1", "64", "1", "0", "16", "\"Launch kernel\\n\"", "1", "1", "1000000", "0", "10000", "\"Kernel exited\\n\"", "\"Clean up signal\"" ]

gcn-run2

run

gcn

GPU

GCC

9,620

303

1

[]

[ "<s>", "virtual", "void", "initializePass", "(", ")", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "PowerPC" ]

PPCTargetTransformInfo58

initializePass

PowerPC

CPU

LLVM

9,621

12

1

[]

[ "<s>", "void", "LC3MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "LC3", "LC3", "2", "\"Unexpected instruction size!\"" ]

LC3MCCodeEmitter

encodeInstruction

LC3

CPU

LLVM

9,622

91

1

[]

[ "<s>", "bool", "quad_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "16", ")", "return", "false", ";", "if", "(", "legit...

[ "Return", "true", "if", "the", "ADDR", "is", "an", "acceptable", "address", "for", "a", "quad", "memory", "operation", "of", "mode", "MODE", "(", "either", "LQ/STQ", "for", "general", "purpose", "registers", ",", "or", "LXV/STXV", "for", "vector", "registers...

[ "rs6000", "16", "0", "1" ]

rs60006

quad_address_p

rs6000

CPU

GCC

9,623

128

1

[]

[ "<s>", "unsigned", "AMDGPUPALMetadata", "::", "getType", "(", ")", "const", "{", "return", "BlobType", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPALMetadata

getType

AMDGPU

GPU

LLVM

9,624

12

1

[]

[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_KNL", ":", "case", "PROCESSOR_INTEL"...

[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]

[ "i386", "2", "3", "4", "1" ]

i3864

ix86_issue_rate

i386

CPU

GCC

9,625

97

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "DisableX86LEAOpt", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86" ]

X86OptimizeLEAs4

runOnMachineFunction

X86

CPU

LLVM

9,626

136

1

[]

[ "<s>", "void", "RV16KAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RV16K", "RV16K", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

RV16KAsmBackend

applyFixup

RV16K

Virtual ISA

LLVM

9,627

166

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Fix Irreducible Control Flow\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Fix Irreducible Control Flow\"" ]

WebAssemblyFixIrreducibleControlFlow2

getPassName

WebAssembly

Virtual ISA

LLVM

9,628

13

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "64", "\"Unsupported value size\"", "64", "\"Unsupported location size\"", "\"Extensions not supported\"" ]

ARMCallLowering1

assignValueToReg

ARM

CPU

LLVM

9,629

151

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "X86", "X86" ]

X86TargetMachine101

addGlobalInstructionSelect

X86

CPU

LLVM

9,630

19

1

[]

[ "<s>", "uint64_t", "VESubtarget", "::", "getAdjustedFrameSize", "(", "uint64_t", "FrameSize", ")", "const", "{", "const", "VEFrameLowering", "*", "TFL", "=", "getFrameLowering", "(", ")", ";", "FrameSize", "+=", "getRsaSize", "(", ")", ";", "FrameSize", "=", "...

[ "Given", "a", "actual", "stack", "size", "as", "determined", "by", "FrameInfo", ",", "this", "function", "returns", "adjusted", "framesize", "which", "includes", "space", "for", "RSA", ",", "return", "address", ",", "and", "frame", "poitner", "." ]

[ "VE", "VE", "VE" ]

VESubtarget2

getAdjustedFrameSize

VE

CPU

LLVM

9,631

42

1

[]

[ "<s>", "Value", "*", "HexagonTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "BasicBlock", "*", "BB", "=", "Bui...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "Hexagon", "Hexagon", "32", "64", "\"Only 32/64-bit atomic stores supported\"", "Intrinsic::ID", "32", "Intrinsic::hexagon_S2_storew_locked", "Intrinsic::hexagon_S4_stored_locked", "Intrinsic::getDeclaration", "\"stcx\"", "0", "\"\"" ]

HexagonISelLowering100

emitStoreConditional

Hexagon

DSP

LLVM

9,632

231

1

[]

[ "<s>", "void", "aarch64_print_hint_for_extensions", "(", "const", "std", "::", "string", "&", "str", ")", "{", "auto_vec", "<", "const", "char", "*", ">", "candidates", ";", "aarch64_get_all_extension_candidates", "(", "&", "candidates", ")", ";", "char", "*", ...

[ "Print", "a", "hint", "with", "a", "suggestion", "for", "an", "extension", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", "." ]

[ "aarch64", "\"valid arguments are: %s;\"", "\" did you mean %qs?\"", "\"valid arguments are: %s;\"" ]

aarch64

aarch64_print_hint_for_extensions

aarch64

CPU

GCC

9,633

79

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "MOSRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "MOS", "::", "Imag8RegClass", ")", "return", "&", "MOS", "::", "GPRRegCl...

[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]

[ "MOS", "MOS", "MOS::Imag8RegClass", "MOS::GPRRegClass", "MOS::YcRegClass", "MOS::XYRegClass", "MOS::AImag8RegClass" ]

MOSRegisterInfo

getCrossCopyRegClass

MOS

MPU

LLVM

9,634

55

1

[]

[ "<s>", "static", "tree", "resolve_vec_splats", "(", "resolution", "*", "res", ",", "rs6000_gen_builtins", "fcode", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ",", "unsigned", "nargs", ")", "{", "const", "char", "*", "name", ";", "name", ...

[ "Resolve", "an", "overloaded", "vec_splats", "or", "vec_promote", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "NARGS", "is", "the", "number", "of", "arguments", "to", "the", "call", ".", "ARG...

[ "rs6000", "\"vec_splats\"", "\"vec_promote\"", "1", "\"builtin %qs only accepts 1 argument\"", "2", "\"builtin %qs only accepts 2 arguments\"", "1", "0", "1", "2", "4", "8", "16", "4", "2", "0" ]

rs6000-c

resolve_vec_splats

rs6000

CPU

GCC

9,635

385

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CF", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "CF", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "0", ";", "unsign...

[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]

[ "X86", "X86", "0", "0", "0", "MVT::f32", "X86", "X86::FsFLD0SS", "X86::FR32RegClass", "X86::LD_Fp032", "X86::RFP32RegClass", "MVT::f64", "X86", "X86::FsFLD0SD", "X86::FR64RegClass", "X86::LD_Fp064", "X86::RFP64RegClass", "MVT::f80", "0" ]

X86FastISel (2)6

fastMaterializeFloatZero

X86

CPU

LLVM

9,636

183

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::LDriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexago...

HexagonInstrInfo47

loadRegFromStackSlot

Hexagon

DSP

LLVM

9,637

441

1

[]

[ "<s>", "int", "m32c_eh_return_data_regno", "(", "int", "n", ")", "{", "switch", "(", "n", ")", "{", "case", "0", ":", "return", "MEM0_REGNO", ";", "case", "1", ":", "return", "MEM0_REGNO", "+", "4", ";", "default", ":", "return", "INVALID_REGNUM", ";", ...

[ "Implements", "EH_RETURN_DATA_REGNO", ".", "Choose", "registers", "able", "to", "hold", "pointers", "." ]

[ "m32c", "0", "1", "4" ]

m32c

m32c_eh_return_data_regno

m32c

MPU

GCC

9,638

33

1

[]

[ "<s>", "bool", "IA64AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "IA64", "IA64", "\"\\n\\n// br.call targets referenced (and not defined) above: \\n\"", "\"\\t.global \"", "\"\\n\\t.type \"", "\", @function\\n\"", "\"\\n\\n\"", "\"\\n\\n// (external) symbols referenced (and not defined) above: \\n\"", "\"\\t.global \"", "\"\\n\\t.type \"", "\", @object\\n\"",...

IA64AsmPrinter

doFinalization

IA64

CPU

LLVM

9,639

170

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "SystemZ", "SystemZ", "SystemZII::Branch", "SystemZII::BranchNormal", "SystemZ::CCMASK_ANY", "2", "\"Should have seen a conditional branch\"", "0", "1" ]

SystemZInstrInfo15

analyzeBranch

SystemZ

CPU

LLVM

9,640

376

1

[]

[ "<s>", "bool", "HexagonOptimizeSZextends", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "1", ";", "for", "(", "auto", "&", "Arg", ":", "F", ".", "args", "(", ")", ")", "{", "if", "(", "F", ".", "getAttributes", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Hexagon", "Hexagon", "1", "1", "16", "0", "0", "1", "16" ]

HexagonOptimizeSZextends5

runOnFunction

Hexagon

DSP

LLVM

9,641

483

1

[]

[ "<s>", "rtx", "legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "constant_term", "=", "const0_rtx", ";", "if", "(", "TLS_SYMBOLIC_CONST", "(", "x", ")", ")",...

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...

[ "s390", "0", "0", "1", "0", "0xfff", "0", "1", "0", "1", "0", "1" ]

s3903

legitimize_address

s390

MPU

GCC

9,642

411

1

[]

[ "<s>", "static", "void", "ix86_output_indirect_branch_via_push", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "*", "thunk_name", ";", "char", "push_buf", ...

[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...

[ "i386", "32", "64", "1", "\"push{%c}\\t%s\"", "\"\\tjmp\\t%s\\n\"", "32", "32", "\"\\tjmp\\t\"", "0", "\"\\tjmp\\t%s\\n\"", "\"\\tcall\\t\"" ]

i3868

ix86_output_indirect_branch_via_push

i386

CPU

GCC

9,643

407

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "("...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::RETL", "\"Can only put epilog before 'retl' instruction!\"", "SP::RESTORErr", "SP::G0", "SP::G0", "SP::G0", "0", "SP", "SP::ADDrr", "SP::ADDri" ]

SparcFrameLowering26

emitEpilogue

Sparc

CPU

LLVM

9,644

195

1

[]

[ "<s>", "static", "ds_t", "ia64_get_insn_spec_ds", "(", "rtx_insn", "*", "insn", ")", "{", "int", "code", "=", "get_insn_spec_code", "(", "insn", ")", ";", "switch", "(", "code", ")", "{", "case", "UNSPEC_LDA", ":", "return", "BEGIN_DATA", ";", "case", "UNS...

[ "If", "INSN", "is", "a", "speculative", "load", ",", "return", "a", "ds", "with", "the", "speculation", "types", ".", "Otherwise", "[", "if", "INSN", "is", "a", "normal", "instruction", "]", "return", "0", "." ]

[ "ia64", "0" ]

ia64

ia64_get_insn_spec_ds

ia64

CPU

GCC

9,645

52

1

[]

[ "<s>", "void", "WebAssemblyCFGStackify", "::", "releaseMemory", "(", ")", "{", "ScopeTops", ".", "clear", "(", ")", ";", "BeginToEnd", ".", "clear", "(", ")", ";", "EndToBegin", ".", "clear", "(", ")", ";", "TryToEHPad", ".", "clear", "(", ")", ";", "E...

[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyCFGStackify16

releaseMemory

WebAssembly

Virtual ISA

LLVM

9,646

38

1

[]

[ "<s>", "bool", "mips_unsigned_immediate_p", "(", "unsigned", "HOST_WIDE_INT", "x", ",", "int", "bits", ",", "int", "shift", "=", "0", ")", "{", "return", "(", "x", "&", "(", "(", "1", "<<", "shift", ")", "-", "1", ")", ")", "==", "0", "&&", "x", ...

[ "Return", "true", "if", "X", "fits", "within", "an", "unsigned", "field", "of", "BITS", "bits", "that", "is", "shifted", "left", "SHIFT", "bits", "before", "being", "used", "." ]

[ "mips", "0", "1", "1", "0", "1" ]

mips

mips_unsigned_immediate_p

mips

CPU

GCC

9,647

49

1

[]

[ "<s>", "static", "void", "csky_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "*", "reg", "=", "&", ...

[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]

[ "csky" ]

csky

csky_function_arg_advance

csky

CPU

GCC

9,648

105

1

[]

[ "<s>", "bool", "ARMAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "const", "uint16_t", "Thumb1_16bitNopEncoding", "=", "0x46c0", ";", "const", "uint16_t", "Thumb2_16bitNopEncoding", "=", "0xbf00", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "ARM", "ARM", "0x46c0", "0xbf00", "ARM", "0xe1a00000", "ARM", "0xe320f000", "2", "0", "1", "0", "ARM", "ARM", "4", "0", "4", "1", "0", "2", "0", "3", "0", "0xa0" ]

ARMAsmBackend (2)

writeNopData

ARM

CPU

LLVM

9,649

201

1

[]

[ "<s>", "static", "rtx", "extract_sfunc_addr", "(", "rtx", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "const", "int", "len", "=", "XVECLEN", "(", "pattern", ",", "0", ")", ";", "for", "(", "int", "i", "=", "0", ";", ...

[ "INSN", "is", "an", "sfunc", ";", "return", "the", "rtx", "that", "describes", "the", "address", "used", "." ]

[ "sh", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

sh

extract_sfunc_addr

sh

CPU

GCC

9,650

132

1

[]

[ "<s>", "void", "rs6000_expand_vector_extract", "(", "rtx", "target", ",", "rtx", "vec", ",", "rtx", "elt", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vec", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", ...

[ "Extract", "field", "ELT", "from", "VEC", "into", "TARGET", "." ]

[ "rs6000", "0", "0", "0" ]

rs60007

rs6000_expand_vector_extract

rs6000

CPU

GCC

9,651

458

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode",...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"", "\"unknown operand type\"", "AMDGPU::getMCReg" ]

AMDGPUMCInstLower4

lower

AMDGPU

GPU

LLVM

9,652

364

1

[]

[ "<s>", "const", "PPCSubtarget", "*", "PPCTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "PowerPC", "PPC", "PPC", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "PPC" ]

PPCTargetMachine13

getSubtargetImpl

PowerPC

CPU

LLVM

9,653

188

1

[]

[ "<s>", "static", "void", "init_sched_state", "(", "c6x_sched_context_t", "sc", ")", "{", "sc", "->", "last_scheduled_insn", "=", "NULL", ";", "sc", "->", "last_scheduled_iter0", "=", "NULL", ";", "sc", "->", "issued_this_cycle", "=", "0", ";", "memset", "(", ...

[ "Initialize", "SC", ".", "Used", "by", "c6x_init_sched_context", "and", "c6x_sched_init", "." ]

[ "c6x", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

c6x

init_sched_state

c6x

VLIW

GCC

9,654

131

1

[]

[ "<s>", "static", "bool", "ix86_expand_sse_fp_minmax", "(", "rtx", "dest", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp_op0", ",", "rtx", "cmp_op1", ",", "rtx", "if_true", ",", "rtx", "if_false", ")", "{", "machine_mode", "mode", ";", "bool", "is_min", ...

[ "Detect", "conditional", "moves", "that", "exactly", "match", "min/max", "operational", "semantics", ".", "Note", "that", "this", "is", "IEEE", "safe", ",", "as", "long", "as", "we", "do", "n't", "interchange", "the", "operands", ".", "Returns", "FALSE", "if...

[ "i386", "2" ]

i3864

ix86_expand_sse_fp_minmax

i386

CPU

GCC

9,655

205

1

[]

[ "<s>", "void", "TPCSchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "(", "void", ")", "MI", ";", "if", "(", "SU", "->", "isScheduled", ")", "{", "LLVM...

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "TPC", "TPC", "\"*** release Bot - already scheduled: \"", "\"Scheduled SUnit must have instr\"", "\"*** released Bot (ready = \"", "\"): \"" ]

TPCMachineScheduler

releaseBottomNode

TPC

Virtual ISA

LLVM

9,656

177

1

[]

[ "<s>", "bool", "TMS320C64XFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "TMS320C64X", "TMS320C64X", "0", "0", "0" ]

TMS320C64XFrameLowering

spillCalleeSavedRegisters

TMS320C64X

VLIW

LLVM

9,657

196

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "getStackAddress", "(", "unsigned", "StackWidth", ",", "unsigned", "ElemIdx", ",", "unsigned", "&", "Channel", ",", "unsigned", "&", "PtrIncr", ")", "const", "{", "switch", "(", "StackWidth", ")", "{", "default", ":",...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "R600", "1", "0", "0", "1", "0", "2", "2", "2", "1", "0", "4", "0" ]

R600ISelLowering

getStackAddress

R600

GPU

LLVM

9,658

101

1

[]

[ "<s>", "static", "int", "cris_address_cost", "(", "rtx", "x", ")", "{", "if", "(", "BASE_OR_AUTOINCR_P", "(", "x", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", ")", "return", "(", "2", "+", "4", ")", "/", "2", ...

[ "The", "ADDRESS_COST", "worker", "." ]

[ "cris", "0", "2", "4", "2", "2", "4", "2", "0", "1", "2", "2", "128", "128", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "2", "10" ]

cris3

cris_address_cost

cris

MPU

GCC

9,659

199

1

[]

[ "<s>", "MachineInstrBuilder", "buildLoad", "(", "const", "DstOp", "&", "Res", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "...

[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]

[ "ARM" ]

ARMCallLowering21

buildLoad

ARM

CPU

LLVM

9,660

71

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "MBlaze", "4" ]

MBlazeAsmBackend1

getPointerSize

MBlaze

MPU

LLVM

9,661

10

1

[]

[ "<s>", "static", "inline", "int", "avr_lookup_function_attribute1", "(", "const_tree", "func", ",", "const", "char", "*", "name", ")", "{", "if", "(", "FUNCTION_DECL", "==", "TREE_CODE", "(", "func", ")", ")", "{", "if", "(", "NULL_TREE", "!=", "lookup_attri...

[ "A", "helper", "for", "the", "subsequent", "function", "attribute", "used", "to", "dig", "for", "attribute", "'name", "'", "in", "a", "FUNCTION_DECL", "or", "FUNCTION_TYPE" ]

[ "avr" ]

avr

avr_lookup_function_attribute1

avr

MPU

GCC

9,662

82

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "AMDGPUMCInstLower", "MCInstLowering", "(", "OutContext", ")", ";", "StringRef", "Err", ";", "if", "(", "!", "TM", ".", "getInstrInfo", "(", ")", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "R600", "\"Warning: Illegal instruction detected: \"", "\"\\n\"", "1", "4", "16", "1", "0", "4", "\"%s%08X\"", "0", "\" \"", "\"\"" ]

AMDGPUMCInstLower28

EmitInstruction

R600

GPU

LLVM

9,663

390

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "HexagonTargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Subtarget", "....

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "Hexagon", "Hexagon", "8", "MVT::i1", "Hexagon::HvxQRRegClass", "1", "Hexagon::HvxVRRegClass", "1", "2", "Hexagon::HvxWRRegClass", "1" ]

HexagonISelLowering1

findRepresentativeClass

Hexagon

DSP

LLVM

9,664

134

1

[]

[ "<s>", "bool", "NVVMReflect", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "NVVMReflectEnabled", ")", "return", "false", ";", "setVarMap", "(", ")", ";", "ReflectFunction", "=", "M", ".", "getFunction", "(", "NVVM_REFLECT_FUNCTION"...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "NVPTX", "0", "\"_reflect function should not have a body\"", "\"_reflect's return type should be integer\"", "\"Only a call instruction can use _reflect\"", "2", "\"Only one operand expect for _reflect function\"", "0", "\"Expected a const-to-gen conversion\"", "0", "\"Format of _reflect functi...

NVVMReflect5

runOnModule

NVPTX

GPU

LLVM

9,665

437

1

[]

[ "<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "Function", "&", "F", ")", "const", "{", "switch", "(", "TargetTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", "AMDHSA", ":", "case", "Triple", "::", "AMDPAL", ":", "case", ...

[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]

[ "AMDGPU", "0", "36", "\"invalid triple OS\"" ]

AMDGPUSubtarget25

getExplicitKernelArgOffset

AMDGPU

GPU

LLVM

9,666

54

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]

RISCVFrameLowering21

emitEpilogue

RISCV

CPU

LLVM

9,667

439

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "X86TargetLowering", "::", "findRepresentativeClass", "(", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "nullptr", ";", "uint8_t", "C...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "X86", "X86", "1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::x86mmx", "X86::VR64RegClass", "MVT::f32", "MVT::f64", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "MVT::v32i8", "MVT::v8i3...

X86ISelLowering (2)4

findRepresentativeClass

X86

CPU

LLVM

9,668

188

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterato...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "AMDGPU", "R600", "\"code size not handled\"", "0", "0", "AMDGPU::JUMP_COND", "0", "AMDGPU::CF_ALU_PUSH_BEFORE", "AMDGPU::CF_ALU", "AMDGPU::JUMP", "1", "1", "AMDGPU::JUMP_COND", "0", "AMDGPU::CF_ALU_PUSH_BEFORE", "AMDGPU::CF_ALU", "AMDGPU::JUMP", "2" ]

R600InstrInfo21

removeBranch

AMDGPU

GPU

LLVM

9,669

304

1

[]

[ "<s>", "const", "char", "*", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDGPU Assembly Printer\"" ]

AMDGPUAsmPrinter45

getPassName

AMDGPU

GPU

LLVM

9,670

14

1

[]

[ "<s>", "static", "bool", "ix86_dep_by_shift_count_body", "(", "const_rtx", "set_body", ",", "const_rtx", "use_body", ")", "{", "rtx", "set_dest", ";", "rtx", "shift_rtx", ";", "int", "i", ";", "switch", "(", "GET_CODE", "(", "set_body", ")", ")", "{", "case"...

[ "Return", "true", "if", "destination", "reg", "of", "SET_BODY", "is", "shift", "count", "of", "USE_BODY", "." ]

[ "i386", "0", "1", "0", "0", "1", "0", "1", "0", "0", "1" ]

i386

ix86_dep_by_shift_count_body

i386

CPU

GCC

9,671

271

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"GCN DPP Combine\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"GCN DPP Combine\"" ]

GCNDPPCombine (2)

getPassName

AMDGPU

GPU

LLVM

9,672

11

1

[]

[ "<s>", "unsigned", "reset", "(", "unsigned", "NewTop", ")", "{", "List", ".", "resize", "(", "NewTop", "+", "1", ")", ";", "return", "NewTop", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "Hexagon", "1" ]

HexagonISelDAGToDAGHVX

reset

Hexagon

DSP

LLVM

9,673

20

1

[]

[ "<s>", "DecodeStatus", "AArch64Disassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Commen...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AArch64", "AArch64", "0", "4", "4", "3", "24", "2", "16", "1", "8", "0", "0", "0", "AArch64::MPRRegClassID", "AArch64::ZA", "AArch64::MPR8RegClassID", "AArch64::ZAB0", "AArch64::OPERAND_IMPLICIT_IMM_0", "0", "AArch64::LDR_ZA", "AArch64::STR_ZA", "2", "\"Unexpected oper...

AArch64Disassembler33

getInstruction

AArch64

CPU

LLVM

9,674

370

1

[]

[ "<s>", "static", "bool", "rs6000_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_MACHO", "&&", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_s...

[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...

[ "rs6000", "0", "0", "16", "8", "16", "8", "0", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility guarantee\"" ]

rs60005

rs6000_return_in_memory

rs6000

CPU

GCC

9,675

241

1

[]

[ "<s>", "void", "M68kInstrInfo", "::", "AddSExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "if", "(", "Fr...

[ "Add", "appropriate", "SExt", "nodes", "." ]

[ "M68k", "M68k", "MVT::i8", "MVT::i32", "M68k::MxSubRegIndex16Lo", "\"No viable SUB register available\"", "M68k::EXT16", "MVT::i32", "M68k::EXT32" ]

M68kInstrInfo (2)

AddSExt

M68k

MPU

LLVM

9,676

128

1

[]

[ "<s>", "bool", "AArch64DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "AArch64", "AArch64", "\"unexpected asm memory constraint\"" ]

AArch64ISelDAGToDAG2

SelectInlineAsmMemoryOperand

AArch64

CPU

LLVM

9,677

43

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Hexagon", "Hexagon", "Hexagon::L2_loadrb_io", "Hexagon::L2_loadrub_io", "Hexagon::L2_loadrh_io", "Hexagon::L2_loadruh_io", "Hexagon::L2_loadri_io", "Hexagon::L2_loadrd_io", "Hexagon::V6_vL32b_ai", "Hexagon::V6_vL32b_ai_128B", "Hexagon::V6_vL32Ub_ai", "Hexagon::V6_vL32Ub_ai_128B", "Hexagon::...

HexagonInstrInfo72

isLoadFromStackSlot

Hexagon

DSP

LLVM

9,678

326

1

[]

[ "<s>", "static", "void", "expand_block_set_1", "(", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "const", "rtx", "sym", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"__byt_memset\"", ")", ";", "value_rtx", "=", "convert_to_m...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "at", "address", "DST_REG", "to", "VALUE_RTX", "in", "1-byte", "chunks", "." ]

[ "visium", "\"__byt_memset\"", "1", "3" ]

visium2

expand_block_set_1

visium

Virtual ISA

GCC

9,679

76

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "LOAD_STACK_GUARD", ")", "{", "assert", "(", "getSubtarget", "(", ")", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "ARM", "ARM", "\"LOAD_STACK_GUARD currently supported only for MachO.\"", "ARM::MEMCPY", "0", "1", "ARM::SPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "ARM::ssub_0", "ARM::DPRRegClass", "0", "\"widening: \"", "1", "ARM::VMOVD", "0", "1", "1", "1", "1", "\"replaced by: \...

ARMBaseInstrInfo (2)2

expandPostRAPseudo

ARM

CPU

LLVM

9,680

419

1

[]

[ "<s>", "int", "neon_immediate_valid_for_logic", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "inverse", ",", "rtx", "*", "modconst", ",", "int", "*", "elementwidth", ")", "{", "rtx", "tmpconst", ";", "int", "tmpwidth", ";", "int", "retval", "...

[ "Return", "TRUE", "if", "rtx", "X", "is", "legal", "for", "use", "in", "a", "VORR", "or", "VBIC", "instruction", ".", "If", "the", "immediate", "is", "valid", ",", "write", "a", "constant", "suitable", "for", "using", "as", "an", "operand", "to", "VORR...

[ "arm", "0", "5", "0", "1" ]

arm4

neon_immediate_valid_for_logic

arm

CPU

GCC

9,681

80

1

[]

[ "<s>", "static", "rtx", "epiphany_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "cum", "=", "*", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "PASS_IN_REG_P", "(", "cum"...

[ "On", "the", "EPIPHANY", "the", "first", "MAX_EPIPHANY_PARM_REGS", "args", "are", "normally", "in", "registers", "and", "the", "rest", "are", "pushed", "." ]

[ "epiphany", "0" ]

epiphany

epiphany_function_arg

epiphany

MPU

GCC

9,682

62

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser13

ParseInstruction

AMDGPU

GPU

LLVM

9,683

222

1

[]

[ "<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "WebAssemblyFrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "DwarfFrameBase", "Loc", ";", "Loc", ".", "Kind", "=", "DwarfFrameBase", "::", "WasmFrameBase", ...

[ "Return", "the", "frame", "base", "information", "to", "be", "encoded", "in", "the", "DWARF", "subprogram", "debug", "info", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL", "WebAssembly::TI_GLOBAL_RELOC", "0" ]

WebAssemblyFrameLowering11

getDwarfFrameBase

WebAssembly

Virtual ISA

LLVM

9,684

99

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "RISCV" ]

RISCVAsmParser (2)

isReg

RISCV

CPU

LLVM

9,685

15

1

[]

[ "<s>", "unsigned", "HexagonAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "HexagonOperand", "*", "Op", "=", "static_cast", "<", "HexagonOperand", "*", ">", "(", "&", "AsmOp", ")", ";", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "1", "Hexagon", "\"Unmatched Operand:\"", "\"\\n\"" ]

HexagonAsmParser

validateTargetOperandClass

Hexagon

DSP

LLVM

9,686

204

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "M88kRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "M88k", "::", "GPRRCRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "M88k", "M88k", "M88k::GPRRCRegClass" ]

M88kRegisterInfo

getPointerRegClass

M88k

MPU

LLVM

9,687

24

1

[]

[ "<s>", "void", "TOYInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "TOY", "TOY" ]

TOYInstPrinter

printInst

TOY

CPU

LLVM

9,688

26

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X0", ")", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV::X0", "RISCV::X1", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8" ]

RISCVRegisterInfo

getReservedRegs

RISCV

CPU

LLVM

9,689

86

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "STI", ".", "hasLoadStoreOnCond", "(", ")", "&&", "getConditionalMove", ...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::CallJG", "SystemZ::CallBR" ]

SystemZInstrInfo49

isPredicable

SystemZ

CPU

LLVM

9,690

63

1

[]

[ "<s>", "bool", "AArch64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "LocalChange", "=", "false", ";", "SmallPtrSet", "<", "Constant", "*", ",", "8", ">", "AlreadyChecked", ";", "for", "(", "Instruction", "&", "I", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AArch64", "AArch64", "8" ]

AArch64PromoteConstant3

runOnFunction

AArch64

CPU

LLVM

9,691

106

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "schedule", "(", ")", "{", "buildSchedGraph", "(", "AA", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "{", "unsigned", "Broken", "=", "AntiDepBreak", "->", "BreakAntiDependencies", "(", "SUnits", ",", "Reg...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Patmos", "0", "8", "\"********** List Scheduling **********\\n\"", "0", "\"Nonempty unscheduled zone.\"", "\"*** Final schedule for BB#\"", "\" ***\\n\"" ]

PatmosPostRAScheduler

schedule

Patmos

VLIW

LLVM

9,692

334

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "ARM::LDRi12", "ARM::LDRH", "ARM::LDRBi12", "ARM::STRi12", "ARM::STRH", "ARM::STRBi12", "ARM::t2LDRi12", "ARM::t2LDRi8", "ARM::t2STRi12", "ARM::t2STRi8", "ARM::VLDRS", "ARM::VLDRD", "ARM::VSTRS", "ARM::VSTRD", "ARM:...

ARMBaseRegisterInfo37

needsFrameBaseReg

ARM

CPU

LLVM

9,693

323

1

[]

[ "<s>", "const", "char", "*", "pa_output_millicode_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "call_dest", ")", "{", "int", "attr_length", "=", "get_attr_length", "(", "insn", ")", ";", "int", "seq_length", "=", "dbr_sequence_length", "(", ")", ";", "rt...

[ "INSN", "is", "a", "function", "call", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

[ "pa", "4", "0", "8", "28", "1", "2", "31", "\"{bl|b,l} %0,%1\"", "1", "1", "2", "1", "\"bve,l (%%r1),%%r2\"", "\"ldil L'%0,%%r1\"", "\"ldo R'%0(%%r1),%%r1\"", "\"{bl|b,l} .+8,%%r31\"", "\"addi 8,%%r31,%%r31\"", "\"bv %%r0(%%r1)\"", "\"ldil L'%0,%%r1\"", "\"be,l R'%0(%%sr4,%%r...

pa

pa_output_millicode_call

pa

CPU

GCC

9,694

272

1

[]

[ "<s>", "bool", "M68kCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "cons...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "M68k", "M68k", "M68k", "8", "0" ]

M68kCallLowering

lowerFormalArguments

M68k

MPU

LLVM

9,695

215

1

[]

[ "<s>", "const", "unsigned", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "Function", "*", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "static", "const", "unsigned", "Ca...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...

MSP430RegisterInfo10

getCalleeSavedRegs

MSP430

MPU

LLVM

9,696

265

1

[]

[ "<s>", "static", "tree", "aarch64_builtin_decl", "(", "unsigned", "int", "code", ",", "bool", "initialize_p", ")", "{", "unsigned", "int", "subcode", "=", "code", ">>", "AARCH64_BUILTIN_SHIFT", ";", "switch", "(", "code", "&", "AARCH64_BUILTIN_CLASS", ")", "{", ...

[ "Implement", "TARGET_BUILTIN_DECL", "." ]

[ "aarch64", "aarch64_sve::builtin_decl" ]

aarch64

aarch64_builtin_decl

aarch64

CPU

GCC

9,697

57

1

[]

[ "<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "NULL_RTX", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "gen_frame_mem", ...

[ "Handle", "the", "TARGET_STRUCT_VALUE", "target", "hook", ".", "Return", "where", "to", "find", "the", "structure", "return", "value", "address", "." ]

[ "sparc", "2", "0xfff", "0", "8", "4", "0", "4", "0" ]

sparc

sparc_struct_value_rtx

sparc

CPU

GCC

9,698

244

1

[]

[ "<s>", "bool", "AArch64ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64ExpandPseudoInsts

runOnMachineFunction

AArch64

CPU

LLVM

9,699

54

1

[]