Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
mips
MD
stmt_completion
CPU
10,000
[ "(", "DI", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_mode_attr", "si8_di5", "[", "(", "SI", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,001
[ "+", "MI", ".", "getDesc", "(", ")", ".", "implicit_defs", "(", ")", ".", "size", "(", ")", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getMF", "(", ")", ";", "for", "(", "unsigned", "i", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "+", "MI", ".", "getDesc", "(", ")", ".", "implicit_uses", "(", ")", "."...
LLVM
Hexagon
TD
next_suggestion
DSP
10,002
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_max", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "Enc_5ab2be", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
10,003
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "dest", ";", "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,004
[ "opr_n", ",", "nTy", ",", "<STR_LIT>", "__ytou", "<STR_LIT>", ")", ";" ]
[ "needlog", "=", "true", ";", "needcopysign", "=", "needabs", "=", "FInfo", ".", "getId", "(", ")", "!=", "AMDGPULibFunc", "::", "EI_POWR", ";", "}", "else", "{", "assert", "(", "(", "int", ")", "CDV", "->", "getNumElements", "(", ")", "==", "getVecSize...
LLVM
X86
CPP
next_suggestion
CPU
10,005
[ "SDValue", "Vector64", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "DL", ",", "MVT", "::", "v2f64", ",", "OnesOrZeroesF", ")", ";" ]
[ "SDValue", "CMP01", "=", "CMP0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "VT", "=", "CMP00", ".", "getValueType", "(", ")", ";", "if", "(", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", "||", "(", "VT", "=="...
GCC
arm
MD
next_suggestion
CPU
10,006
[ "}", ")" ]
[ "(", "sign_extract", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{" ]
LLVM
X86
CPP
next_suggestion
CPU
10,007
[ "}" ]
[ "unsigned", "ScaleVal", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrScaleAmt", ")", ".", "getImm", "(", ")", ";", "const", "MachineOperand", "&", "IndexReg", "=", "MI", "->", "getOperand", "(", "Op", "+", "X86", "::", "AddrIndexReg",...
LLVM
Hexagon
TD
next_suggestion
DSP
10,008
[ "}" ]
[ "let", "CextOpcode", "=", "mnemonic", ";", "let", "isCommutable", "=", "IsComm", ";", "bits", "<", "<NUM_LIT>", ">", "Rs", ";", "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "let", "IClass", "=", "<NUM_LIT>", ";", ...
GCC
sh
MD
stmt_completion
CPU
10,009
[ "|", "|", "satisfies_constraint_M", "(", "op", ")" ]
[ "return", "arith_reg_or_0_operand", "(", "op", ",", "mode", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
10,010
[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "Other", ",", "Chain", ",", "Addr", ",", "JTI", ")", ";" ]
[ "SDValue", "Table", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Index", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PTy", "=", "getPointerTy", "(", "DAG", ".", "getDa...
GCC
bfin
CPP
code_generation
DSP
10,011
[ "static", "void", "do_link", "(", "rtx", "spreg", ",", "HOST_WIDE_INT", "frame_size", ",", "bool", "all", ")", "{", "frame_size", "+=", "arg_area_size", "(", ")", ";", "if", "(", "all", "||", "stack_frame_needed_p", "(", ")", "||", "(", "must_save_fp_p", "...
[ "Save", "RETS", "and", "FP", ",", "and", "allocate", "a", "stack", "frame", ".", "ALL", "is", "true", "if", "the", "function", "must", "save", "all", "its", "registers", "(", "true", "only", "for", "certain", "interrupt", "handlers", ")", "." ]
LLVM
X86
CPP
program_repair
CPU
10,012
[ "<FIXS>", "Register", "FalseReg", "=", "<FIXE>" ]
[ "if", "(", "!", "MI", ".", "mayLoad", "(", ")", ")", "{", "<BUGS>", "unsigned", "FalseReg", "=", "<BUGE>", "MI", ".", "getOperand", "(", "X86", "::", "getCondFromCMov", "(", "MI", ")", "==", "CC", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ".", "getReg...
GCC
aarch64
CPP
stmt_completion
CPU
10,013
[ "_", "b", ")", "{" ]
[ "vbicq_s16", "(", "int16x8_t", "_", "_", "a", ",", "int16x8_t", "_" ]
GCC
sparc
MD
next_suggestion
CPU
10,014
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "UNSPEC_TLSLDO", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
MD
next_suggestion
CPU
10,015
[ "(", "match_operand", ":", "SWI12", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI" ]
LLVM
Mips
TD
stmt_completion
CPU
10,016
[ "instr_asm", ";" ]
[ "dag", "InOperandList", "=", "(", "ins", "ACC64DSPOpnd", ":", "$", "ac", ",", "GPR32Opnd", ":", "$", "shift_rs", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "instr_asm", ",", "<STR_LIT>", ")", ";", "InstrItinClass", "Itinerary", "=", "itin...
LLVM
AArch64
TD
stmt_completion
CPU
10,017
[ "uxtw_opnd", ">", ";" ]
[ "def", "_UXTW_SCALED", ":", "sve_mem_sst_sv", "<", "opc", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "asm", ",", "listty", "," ]
LLVM
Mips
CPP
next_suggestion
CPU
10,018
[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "createReg", "(", "Reg", ")", ")", ";" ]
[ "static", "DecodeStatus", "DecodeAFGR64RegisterClass", "(", "MCInst", "&", "Inst", ",", "unsigned", "RegNo", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "<NUM_LIT>", "||", "RegNo", "%", "<NUM_L...
LLVM
Hexagon
TD
stmt_completion
DSP
10,019
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>" ]
GCC
mips
MD
stmt_completion
CPU
10,020
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
mips
CPP
next_suggestion
CPU
10,021
[ "}" ]
[ "psllh_u", "(", "uint16x4_t", "s", ",", "uint8_t", "amount", ")", "{", "return", "_", "_", "builtin_loongson_psllh_u", "(", "s", ",", "amount", ")", ";" ]
GCC
loongarch
MD
stmt_completion
CPU
10,022
[ ")", ")" ]
[ "<STR_LIT>", "(", "const_string", "<STR_LIT>" ]
GCC
aarch64
CPP
stmt_completion
CPU
10,023
[ "result", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "uaddlv %s0,%1.8h", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "w", "<STR_LIT>", "(", "a", ")", ":", ")", ";", "return" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,024
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let",...
LLVM
Hexagon
TD
next_suggestion
DSP
10,025
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
pdp11
CPP
stmt_completion
MPU
10,026
[ ";" ]
[ "static", "section", "*", "pdp11_function_section", "(", "tree", "decl", "ATTRIBUTE_UNUSED", ",", "enum", "node_frequency", "freq", "ATTRIBUTE_UNUSED", ",", "bool", "startup", "ATTRIBUTE_UNUSED", ",", "bool", "exit", "ATTRIBUTE_UNUSED", ")", "{", "return", "NULL" ]
GCC
xtensa
CPP
code_generation
MPU
10,027
[ "static", "unsigned", "int", "xtensa_multibss_section_type_flags", "(", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "reloc", ")", "{", "unsigned", "int", "flags", "=", "default_section_type_flags", "(", "decl", ",", "name", ",", "reloc", ")"...
[ "Some", "Xtensa", "targets", "support", "multiple", "bss", "sections", ".", "If", "the", "section", "name", "ends", "with", "``", ".bss", "''", ",", "add", "SECTION_BSS", "to", "the", "flags", "." ]
LLVM
CellSPU
CPP
program_repair
MPU
10,028
[ "<FIXS>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "vecVT", ",", "N", ",", "N", ")", ";", "SDValue", "CNTB", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ","...
[ "SDValue", "N", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "Elt0", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";", "<BUGS>", "SDValue", "Promote", "=", "DAG", ".", "getNode", "(", "<STR_LIT...
LLVM
Hexagon
TD
stmt_completion
DSP
10,029
[ "<NUM_LIT>", ";" ]
[ "def", "L2_loadrub_pci", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ",", "ModRegs", ":", "$", "Mu2", ")", ","...
GCC
fr30
CPP
code_generation
DSP
10,030
[ "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "arg_regs_used_so_fa...
[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from...
GCC
vax
CPP
stmt_completion
CPU
10,031
[ "total", "=", "<NUM_LIT>", ";" ]
[ "*", "total", "=", "<NUM_LIT>", ";", "break", ";", "case", "DIV", ":", "if", "(", "mode", "==", "DImode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", ")", "*", "total", "=", "<NUM_LIT>", ";", "else", "*", ...
LLVM
R600
TD
stmt_completion
GPU
10,032
[ "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", ">", ";" ]
[ "def", "isEGorCayman", ":", "Predicate", "<", "<STR_LIT>" ]
GCC
mmix
MD
stmt_completion
CPU
10,033
[ "<STR_LIT>", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code" ]
GCC
aarch64
CPP
program_repair
CPU
10,034
[ "<FIXS>", "if", "(", "f", ".", "type_suffix", "(", "<NUM_LIT>", ")", ".", "tclass", "==", "TYPE_bool", ")", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "return", "nullptr", ";", "<FIXE>" ]
[ "gimple", "*", "fold", "(", "gimple_folder", "&", "f", ")", "const", "override", "{", "<BUGS>", "return", "f", ".", "fold_to_pfalse", "(", ")", ";", "<BUGE>", "}", "rtx" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
10,035
[ "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addMBB", "(", "LoopMBB", ...
[ "unsigned", "Tmp", "=", "MRI", ".", "createVirtualRegister", "(", "RC", ")", ";", "BuildMI", "(", "MBB", ",", "DL", ",", "TII", "->", "get", "(", "BinOpcode", ")", ",", "Tmp", ")", ".", "addReg", "(", "RotatedOldVal", ")", ".", "add", "(", "Src2", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,036
[ "}" ]
[ "if", "(", "MI", "->", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "return", "!", "Register", "::", "isVirtualRegister", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "...
LLVM
ARM
TD
stmt_completion
CPU
10,037
[ "<STR_LIT>", ";" ]
[ "let", "PrintMethod", "=" ]
LLVM
SystemZ
CPP
program_repair
CPU
10,038
[ "<FIXS>", "case", "FK_Data_2", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", ...
[ "static", "unsigned", "getPCRelReloc", "(", "MCContext", "&", "Ctx", ",", "SMLoc", "Loc", ",", "unsigned", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "<BUGS>", "case", "FK_Data_2", ":", "return", "ELF", "::", "R_390_PC16", ";", "case", "FK_Data_4",...
GCC
aarch64
CPP
stmt_completion
CPU
10,039
[ "{" ]
[ "bool", "aarch64_can_tag_addresses", "(", ")" ]
LLVM
X86
TD
stmt_completion
CPU
10,040
[ ">", "{" ]
[ "def", "BWWriteResGroup4", ":", "SchedWriteRes", "<", "[", "BWPort6", "]" ]
LLVM
MBlaze
CPP
next_suggestion
MPU
10,041
[ "return", "DAG", ".", "getNode", "(", "Ret", ",", "dl", ",", "MVT", "::", "Other", ",", "&", "RetOps", "[", "<NUM_LIT>", "]", ",", "RetOps", ".", "size", "(", ")", ")", ";" ]
[ "unsigned", "Reg", "=", "(", "CallConv", "==", "CallingConv", "::", "MBLAZE_INTR", ")", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";", "RetOps", ".", "push_back", "(", "DAG", ".", "getRegister", "(", "Reg", ",", "MVT", "::",...
GCC
rs6000
MD
stmt_completion
CPU
10,042
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,043
[ "{" ]
[ "MVT", "VT", ";", "if", "(", "!", "isTypeLegal", "(", "Val", "->", "getType", "(", ")", ",", "VT", ")", "&&", "!", "(", "VT", "==", "MVT", "::", "i1", "||", "VT", "==", "MVT", "::", "i8", "||", "VT", "==", "MVT", "::", "i16", ")", ")", "ret...
LLVM
ARM
TD
stmt_completion
CPU
10,044
[ ">", ",", "SchedVar", "<", "NoSchedPred", ",", "[", "SwiftWriteP0OneCycle", "]", ">", "]", ">", ";" ]
[ "def", "SwiftPredP0OneOrTwoCycle", ":", "SchedWriteVariant", "<", "[", "SchedVar", "<", "IsPredicatedPred", ",", "[", "SwiftWriteP0TwoCyleTwoUops", "]" ]
LLVM
PowerPC
TD
stmt_completion
CPU
10,045
[ "]", ">", ";" ]
[ "def", "PPCprobedalloca", ":", "SDNode", "<", "<STR_LIT>", ",", "SDTDynOp", ",", "[", "SDNPHasChain" ]
LLVM
Lanai
CPP
code_generation
CPU
10,046
[ "bool", "LanaiInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TrueBlock", ",", "MachineBasicBlock", "*", "&", "FalseBlock", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Condition", ",", "bo...
[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]
LLVM
X86
CPP
next_suggestion
CPU
10,047
[ "LHS", "=", "DAG", ".", "getBitcast", "(", "SrcVT", ",", "LHS", ")", ";" ]
[ "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "SDValue", "N0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "N1", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "EVT", "SrcVT", "=", "N0", ...
GCC
ia64
MD
stmt_completion
CPU
10,048
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
10,049
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
10,050
[ "Ty", ")", "{" ]
[ "static", "OpRef", "undef", "(", "MVT" ]
LLVM
TPC
TD
next_suggestion
Virtual ISA
10,051
[ "let", "HasImm", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "S...
GCC
moxie
MD
stmt_completion
CPU
10,052
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")", ")" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
10,053
[ ":", "$", "src0", ",", "RC", ":", "$", "src1", ",", "ImmTy", ":", "$", "src2", ",", "bt", ")", ">", ";" ]
[ "def", "_rri", ":", "Pat", "<", "(", "op1", "(", "op2", "RC", ":", "$", "src0", ",", "RC", ":", "$", "src1", ")", ",", "(", "Ty", "ImmTy", ":", "$", "src2", ")", ")", ",", "(", "inst", "RC" ]
LLVM
ARM
TD
next_suggestion
CPU
10,054
[ "}" ]
[ "let", "ParserMatchClass", "=", "VecListFourQWordIndexAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "DPR", ":", "$", "Vd", ",", "i32imm", ":", "$", "idx", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,055
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_cround_rr", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeS_3op", ">", ",", "Enc_5ab2b...
LLVM
SystemZ
CPP
next_suggestion
CPU
10,056
[ "assert", "(", "(", "NumBytes", "-", "EncodedBytes", ")", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid number of NOP bytes requested!", "<STR_LIT>", ")", ";" ]
[ "EmitToStreamer", "(", "*", "OutStreamer", ",", "MCInstBuilder", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addImm", "(", "CallTarget", ">>", "<NUM_LIT>", ")", ")", ";", "EncodedBytes", "+=", "<NUM_LIT>", ";", "}",...
LLVM
AArch64
TD
stmt_completion
CPU
10,057
[ ">", ";" ]
[ "def", "DestructiveBinaryShImmUnpred", ":", "DestructiveInstTypeEnum", "<", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,058
[ "InVals", ".", "push_back", "(", "Arg", ")", ";" ]
[ "CCInfo", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CCAssignFnForCall", "(", "CallConv", ",", "isVarArg", ")", ")", ";", "}", "else", "{", "analyzeFormalArgumentsCompute", "(", "CCInfo", ",", "Ins", ")", ";", "}", "for", "(", "unsigned", "i", "=", "...
GCC
rs6000
CPP
code_generation
CPU
10,059
[ "static", "void", "rs6000_init_sched_context", "(", "void", "*", "_", "sc", ",", "bool", "clean_p", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_", "sc", ";", "if", "(", "clean_p", ")", "{", "sc", "->", "cached_can_iss...
[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]
LLVM
UPT
CPP
next_suggestion
CPU
10,060
[ "}" ]
[ "static", "MCRegisterInfo", "*", "createUPTMCRegisterInfo", "(", "const", "Triple", "&", "TT", ")", "{", "auto", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitUPTMCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "return"...
LLVM
ARM
CPP
next_suggestion
CPU
10,061
[ "bool", "IsV4PopReturn", "=", "false", ";" ]
[ "bool", "Thumb1FrameLowering", "::", "needPopSpecialFixUp", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "ARMFunctionInfo", "*", "AFI", "=", "const_cast", "<", "MachineFunction", "*", ">", "(", "&", "MF", ")", "->", "getInfo", "<", "ARMFuncti...
LLVM
VE
TD
stmt_completion
CPU
10,062
[ "strconcat", "(", "opcStr", ",", "argStr", ")", ">", ";" ]
[ "def", "L", ":", "RVM", "<", "opc", ",", "(", "outs", ")", ",", "!", "con", "(", "dag_in", ",", "(", "ins", "VLS", ":", "$", "vl", ")", ")", ",", "!" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,063
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rs16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs16", "{", "<NUM_LIT>", "-", "...
LLVM
FISC
CPP
next_suggestion
CPU
10,064
[ "}" ]
[ "uint32_t", "Insn", ";", "DecodeStatus", "Result", "=", "readInstruction32", "(", "Bytes", ",", "Address", ",", "Size", ",", "Insn", ")", ";", "if", "(", "Result", "==", "MCDisassembler", "::", "Fail", ")", "return", "Result", ";", "Result", "=", "decodeIn...
LLVM
Hexagon
TD
stmt_completion
DSP
10,065
[ "=", "<NUM_LIT>", ";" ]
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "R29", "]", ";", "let", "Defs", "=", "[", "PC", ",", ...
LLVM
X86
TD
program_repair
CPU
10,066
[ "<FIXS>", "EVEX", ",", "VVVV", ",", "EVEX_B", ",", "EVEX_CD8", "_Src", ".", "EltSize", ",", "CD8VF", ">", ",", "<FIXE>" ]
[ "<STR_LIT>", "#", "_Src", ".", "BroadcastStr", ",", "(", "_Dst", ".", "VT", "(", "OpNode", "(", "_Src", ".", "VT", "_Src", ".", "RC", ":", "$", "src1", ")", ",", "(", "bitconvert", "(", "_Src", ".", "VT", "(", "_Src", ".", "BroadcastLdFrag", "addr"...
LLVM
X86
CPP
next_suggestion
CPU
10,067
[ "}" ]
[ "for", "(", "Use", "&", "U", ":", "PHI", "->", "uses", "(", ")", ")", "replaceWithTileLoad", "(", "U", ",", "StorePtr", ",", "true", ")", ";", "PHI", "->", "eraseFromParent", "(", ")", ";" ]
LLVM
MOS
CPP
code_generation
MPU
10,068
[ "bool", "MOSInstructionSelector", "::", "select", "(", "MachineInstr", "&", "MI", ")", "{", "if", "(", "!", "MI", ".", "isPreISelOpcode", "(", ")", ")", "{", "constrainGenericOp", "(", "MI", ")", ";", "return", "true", ";", "}", "switch", "(", "MI", "....
[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]
LLVM
PowerPC
CPP
code_generation
CPU
10,069
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "PPC Generate Scalar MASS Entries", "<STR_LIT>", ";", "}" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
LLVM
Mips
CPP
next_suggestion
CPU
10,070
[ "(", "IsN64", "?", "Mips", "::", "SP_64", ":", "Mips", "::", "SP", ")", ";" ]
[ "bool", "IsN64", "=", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "MF", ".", "getTarget", "(", ")", ")", ".", "getABI", "(", ")", ".", "IsN64", "(", ")", ";", "if", "(", "Subtarget", ".", "inMips16Mode", "(", ")", ")", "return", ...
LLVM
ARM
TD
next_suggestion
CPU
10,071
[ "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
X86
CPP
stmt_completion
CPU
10,072
[ "<STR_LIT>", ":" ]
[ "case", "ISD", "::", "FADD", ":", "case", "ISD", "::", "FSUB", ":", "return", "combineFaddFsub", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "ISD", "::", "FNEG", ":", "return", "combineFneg", "(", "N", ",", "DAG", ",", "Subtarget", ")",...
GCC
sparc
CPP
code_generation
CPU
10,073
[ "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", ";", "if", "(", "reload_in_progress", "||", "reload...
[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]
GCC
avr
MD
stmt_completion
MPU
10,074
[ ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
mips
MD
program_repair
CPU
10,075
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "]", ")", "(", "define_insn", "<STR_LIT>" ]
LLVM
PowerPC
CPP
program_repair
CPU
10,076
[ "<FIXS>", "unsigned", "VReg", "=", "MF", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "&", "PPC", "::", "VRRCRegClass", ")", ";", "<FIXE>" ]
[ "if", "(", "VR_idx", "!=", "Num_VR_Regs", ")", "{", "<BUGS>", "unsigned", "VReg", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "PPC", "::", "VRRCRegClass", ")", ";", "RegInfo", ".", "addLiveIn", "(", "VR", "[", "VR_idx", "]", ",", "VReg", ")",...
GCC
rs6000
CPP
program_repair
CPU
10,077
[ "<FIXS>", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "<FIXE>", "<FIXS>", "machine_mode", "imode", ";", "<FIXE>" ]
[ "static", "voidrs6000_do_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "<BUGS>", "enum", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "<BUGE>", "{", "<BUGS>", "enum", "machine_mode"...
GCC
frv
CPP
code_generation
VLIW
10,078
[ "static", "bool", "frv_registers_conflict_p", "(", "rtx", "x", ")", "{", "regstate_t", "flags", ";", "flags", "=", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "COND_EXEC", ")", "{", "if", "(", "frv_registers_conflict_p_1", "(", "XEXP", "(...
[ "Return", "true", "if", "something", "in", "X", "might", "depend", "on", "an", "instruction", "in", "the", "current", "packet", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,079
[ "bits", "<", "<NUM_LIT>", ">", "Pd4", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
microblaze
CPP
next_suggestion
MPU
10,080
[ "}" ]
[ "break", ";", "case", "E_SFmode", ":", "cum", "->", "arg_words", "++", ";", "if", "(", "!", "cum", "->", "gp_reg_found", "&&", "cum", "->", "arg_number", "<=", "<NUM_LIT>", ")", "cum", "->", "fp_code", "+=", "<NUM_LIT>", "<<", "(", "(", "cum", "->", ...
GCC
pa
MD
stmt_completion
CPU
10,081
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr" ]
GCC
arm
MD
next_suggestion
CPU
10,082
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
alpha
MD
next_suggestion
MPU
10,083
[ "(", "unspec_volatile", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_PLDGP2", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec_volatile", ":", "DI", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPECV_LDGP1", ")", ")", "(", "set", "(", "match_...
LLVM
Hexagon
TD
next_suggestion
DSP
10,084
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "s10", "=", "<NUM_LIT>", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
10,085
[ "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", "OperandType", "=", "optype", ";", "let", "Switches", "=", "sw", ";", "let", "PredAddress", ...
GCC
rs6000
MD
stmt_completion
CPU
10,086
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
CPP
next_suggestion
CPU
10,087
[ "return", "_", "_", "rv", ".", "_", "_", "i", ";" ]
[ "union", "{", "poly16x8x4_t", "_", "_", "i", ";", "_", "_", "builtin_neon_xi", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld4v8hi", "(", "(", "const", "_", "_", "builtin_neon_hi...
GCC
aarch64
CPP
next_suggestion
CPU
10,088
[ "changed", "|=", "replace_regs", "(", "insn", ",", "DF_INSN_EQ_USES", "(", "insn", ")", ")", ";" ]
[ "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "continue", ";", "bool", "changed", "=", "maybe_convert_to_strided_access", "(", "insn", ")", ";", "changed", "|=", "replace_regs", "(", "insn", ",", "DF_INSN_DEFS", "(", "insn", ")", ")", ";", "changed", ...
LLVM
ARM
CPP
stmt_completion
CPU
10,089
[ "return", "NULL", ";" ]
[ "Value", "*", "ARMIREmitter", "::", "visitUMLAL", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitUMLAL unimplemented ARM visit...", "<STR_LIT>", ")", ";" ]
GCC
msp430
CPP
stmt_completion
MPU
10,090
[ "mcu_name", ";" ]
[ "else", "if", "(", "strncasecmp", "(", "line", ",", "mcu_name", ",", "strlen", "(", "mcu_name", ")", ")", "==", "<NUM_LIT>", "&&", "*", "(", "line", "+", "strlen", "(", "mcu_name", ")", ")", "==", "'", ",", "'", ")", "{", "if", "(", "!", "found_h...
GCC
aarch64
MD
next_suggestion
CPU
10,091
[ ")" ]
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SISD_SSHL", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
X86
CPP
next_suggestion
CPU
10,092
[ "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "MaxIntSize", ")", ";" ]
[ "bool", "NoFloat", "=", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "Attribute", "::", "NoImplicitFloat", ")", ";", "if", "(", "NoFloat", ")", "{", "unsigned", "MaxIntSize", "=", "Subtarget", ".", ...
GCC
ia64
MD
stmt_completion
CPU
10,093
[ "gen_reg_rtx", "(", "CCImode", ")" ]
[ "(", "div", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "rtx", "y", "=", "gen_reg_rtx", "(", "RFmode",...
LLVM
Mips
CPP
program_repair
CPU
10,094
[ "<FIXS>", "static", "unsigned", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "MCContext", "*", "Ctx", "=", "NULL", ")", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ";", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "llvm/MC/MCSubtargetInfo.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/ErrorHandling.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/Support/raw_ostream.h", "<STR_LIT>", "using", "namespace", "llvm", ";", "<BUGS>", "static", "u...
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
10,095
[ "else", "Args", ".", "push_back", "(", "Op", ")", ";" ]
[ "Instruction", "*", "SPIRVEmitIntrinsics", "::", "visitInsertValueInst", "(", "InsertValueInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "B", "(", "I", ".", "getParent", "(", ")", ")", ";", "B", ".", "SetInsertPoint", "(", "&", "I", ")", ";", "SmallVe...
GCC
arm
CPP
next_suggestion
CPU
10,096
[ "}" ]
[ "_", "_", "arm_vrshrq_m_n_s8", "(", "int8x16_t", "_", "_", "inactive", ",", "int8x16_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vrshrq_m_n_sv16qi", "(", "_", "...
GCC
aarch64
CPP
next_suggestion
CPU
10,097
[ "}" ]
[ "else", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", ";", "if", "(", "size", "<", "<NUM_LIT>", "*", "UNITS_PER_WORD", ")", "return", "true", ";" ]
GCC
rs6000
MD
stmt_completion
CPU
10,098
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "match_operand", ":", "AINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "AINT", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "AINT" ]
GCC
spu
MD
stmt_completion
MPU
10,099
[ ")" ]
[ "(", "define_mode_iterator", "VSDF", "[", "SF", "V4SF", "DF", "V2DF", "]" ]