Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
i386
CPP
stmt_completion
CPU
10,100
[ "_", "_", "m512i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_packs_epi16", "(", "_", "_", "m512i", "_", "_", "A", ...
LLVM
SystemZ
TD
stmt_completion
CPU
10,101
[ "=", "CCValues", ";" ]
[ "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "DispKey", "=", "<STR_LIT>", ";", "string", "DispSize", "=", "<STR_LIT>", ";", "string", "OpKey", "=", "<STR_LIT>", ";", "string", "OpType", "=", "<STR_LIT>", ";", ...
LLVM
X86
CPP
next_suggestion
CPU
10,102
[ "if", "(", "!", "EFLAGSLive", ")", "{" ]
[ "}", "else", "{", "assert", "(", "BaseMO", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "Only allowed to have a frame index or register base.", "<STR_LIT>", ")", ";", "HardenOpRegs", ".", "push_back", "(", "&", "BaseMO", ")", ";", "}", "if", "(", "IndexMO", ".",...
LLVM
AArch64
CPP
code_generation
CPU
10,103
[ "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", ...
[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]
GCC
i386
CPP
stmt_completion
CPU
10,104
[ "_", "B", ")", "{" ]
[ "_", "ktestc_mask16_u8", "(", "_", "_", "mmask16", "_", "_", "A", ",", "_", "_", "mmask16", "_" ]
LLVM
AArch64
TD
stmt_completion
CPU
10,105
[ "Imm1_64Operand", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=" ]
LLVM
ARM
CPP
stmt_completion
CPU
10,106
[ "return", "false", ";" ]
[ "default", ":", "return", "false", ";", "case", "Intrinsic", "::", "memcpy", ":", "case", "Intrinsic", "::", "memmove", ":", "{", "const", "MemTransferInst", "&", "MTI", "=", "cast", "<", "MemTransferInst", ">", "(", "I", ")", ";", "if", "(", "MTI", "....
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
10,107
[ "Chain", "=", "DAG", ".", "getCALLSEQ_END", "(", "Chain", ",", "NB", ",", "Unused", ",", "SDValue", "(", ")", ",", "DL", ")", ";" ]
[ "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", "=", "CLI", ".", "Ins", ";", "if", "(", "Ins", ".", "size", "(", ")", ">", "<NUM_LIT>", ")", "fail", "(", "DL", ",", "DAG", ",", "<STR_LIT>", "WebAssembly doesn't support more than 1 returne...
LLVM
X86
CPP
program_repair
CPU
10,108
[ "<FIXS>", "MachinePointerInfo", "::", "getFixedStack", "(", "NewReturnAddrFI", ")", ",", "<FIXE>" ]
[ "EVT", "VT", "=", "Is64Bit", "?", "MVT", "::", "i64", ":", "MVT", "::", "i32", ";", "SDValue", "NewRetAddrFrIdx", "=", "DAG", ".", "getFrameIndex", "(", "NewReturnAddrFI", ",", "VT", ")", ";", "Chain", "=", "DAG", ".", "getStore", "(", "Chain", ",", ...
GCC
rs6000
CPP
next_suggestion
CPU
10,109
[ "if", "(", "step", "==", "<NUM_LIT>", ")", "copies", "<<=", "<NUM_LIT>", ";" ]
[ "unsigned", "copies", "=", "<NUM_LIT>", ";", "if", "(", "vspltis_constant", "(", "op", ",", "step", ",", "copies", ")", ")", "return", "gen_rtx_VEC_DUPLICATE", "(", "V4SImode", ",", "gen_lowpart", "(", "SImode", ",", "val", ")", ")", ";", "if", "(", "ste...
GCC
cris
CPP
next_suggestion
MPU
10,110
[ "if", "(", "GET_CODE", "(", "elt", ")", "!=", "SET", "||", "!", "REG_P", "(", "SET_DEST", "(", "elt", ")", ")", "||", "GET_MODE", "(", "SET_DEST", "(", "elt", ")", ")", "!=", "SImode", "||", "REGNO", "(", "SET_DEST", "(", "elt", ")", ")", "!=", ...
[ "regno", "=", "reg_count", "-", "<NUM_LIT>", ";", "elt", "=", "XVECEXP", "(", "op", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "src_addr", "=", "XEXP", "(", "SET_SRC", "(", "elt", ")", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "elt",...
LLVM
X86
CPP
stmt_completion
CPU
10,111
[ "(", "X86CC", ",", "dl", ",", "MVT", "::", "i8", ")", ",", "EFLAGS", ")", ";" ]
[ "return", "SetCC", ";", "}", "}", "if", "(", "(", "Op0", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", ")", "&&", "isOneConstant", "(", "Op1", ")", "&&", "(", "CC", "==", "ISD", "::", "SETEQ", "||", "CC", "==", "ISD", "::", "SETNE", "...
LLVM
ARM
TD
next_suggestion
CPU
10,112
[ "def", "SSubReg_f32_reg", ":", "SDNodeXForm", "<", "imm", ",", "[", "{" ]
[ "assert", "(", "ARM", ":", ":", "dsub_7", "=", "=", "ARM", ":", ":", "dsub_0", "+", "<NUM_LIT>", "&", "&", "<STR_LIT>", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "ARM", ":", ":", "dsub_0", "+", "N", "-", ">", "getZExtValue", ...
LLVM
ARM
TD
next_suggestion
CPU
10,113
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "VLD2", "<", "bits", "<", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "RegisterOperand", "VdTy", ",", "InstrItinClass", "itin", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>",...
LLVM
PowerPC
TD
stmt_completion
CPU
10,114
[ "<NUM_LIT>", ">", "PPC970_Cracked", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_MicroCode", ";" ]
[ "class", "PPC970_DGroup_First", "{", "bits", "<", "<NUM_LIT>", ">", "PPC970_First", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_DGroup_Single", "{", "bits", "<", "<NUM_LIT>", ">", "PPC970_Single", "=", "<NUM_LIT>", ";", "}", "class", "PPC970_DGroup_Cracked", "{",...
LLVM
Mips
TD
stmt_completion
CPU
10,115
[ "=", "sel", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_L...
LLVM
Hexagon
TD
stmt_completion
DSP
10,116
[ "Vxx32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Vuu32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Vuu32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT...
LLVM
TPC
TD
stmt_completion
Virtual ISA
10,117
[ "<NUM_LIT>", ";" ]
[ "int", "RM_DEFAULT", "=", "<NUM_LIT>", ";", "int", "RM_G1_RHNE", "=", "<NUM_LIT>", ";", "int", "RM_G1_RD", "=", "<NUM_LIT>", ";", "int", "RM_G1_RU", "=", "<NUM_LIT>", ";", "int", "RM_G1_SR", "=", "<NUM_LIT>", ";", "int", "CVT_G1_RZ", "=", "<NUM_LIT>", ";", ...
LLVM
Hexagon
TD
next_suggestion
DSP
10,118
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
10,119
[ "}" ]
[ "Value", "*", "X86IREmitter", "::", "visitVFPROUND", "(", "const", "SDNode", "*", "N", ")", "{", "llvm_unreachable", "(", "<STR_LIT>", "visitVFPROUND Unimplemented X86 visit...", "<STR_LIT>", ")", ";", "return", "NULL", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,120
[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
10,121
[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "E", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "E", ";", "++", "I", ")", "{" ]
[ "Reference", "SystemZElimCompare", "::", "getRegReferences", "(", "MachineInstr", "&", "MI", ",", "unsigned", "Reg", ")", "{", "Reference", "Ref", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")", "return", "Ref", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
10,122
[ "MVT", "::", "v16i32", ",", "Ops", ")", ";" ]
[ "if", "(", "Subtarget", "->", "hasInt256", "(", ")", ")", "{", "SDValue", "Cst", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Cst", ",", "Cst", ",", "Cst", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
10,123
[ "getPassRegistry", "(", ")", ")", ";" ]
[ "PPCCTRLoopsVerify", "(", ")", ":", "MachineFunctionPass", "(", "ID", ")", "{", "initializePPCCTRLoopsVerifyPass", "(", "*", "PassRegistry", "::" ]
GCC
i386
CPP
stmt_completion
CPU
10,124
[ "B", ")", ";" ]
[ "_", "ktest_mask8_u8", "(", "_", "_", "mmask8", "_", "_", "A", ",", "_", "_", "mmask8", "_", "_", "B", ",", "unsigned", "char", "*", "_", "_", "CF", ")", "{", "*", "_", "_", "CF", "=", "(", "unsigned", "char", ")", "_", "_", "builtin_ia32_ktest...
GCC
s390
CPP
next_suggestion
MPU
10,125
[ "case", "PROCESSOR_2964_Z13", ":" ]
[ "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2094_Z9_EC", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2097_Z10", ":", "return", "<NUM_LIT>", ";", "case", "PROCESSOR_2064_Z900", ":", "case", "PROCESSOR_2827_ZEC12", ...
GCC
mips
MD
program_repair
CPU
10,126
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operan...
GCC
powerpcspe
CPP
code_generation
CPU
10,127
[ "static", "rtx", "alignment_mask", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", "||", "GET_CODE", "(", "SET_SRC", "(", "body", ")", ")", "!=", "A...
[ "Check", "whether", "an", "rtx", "is", "an", "alignment", "mask", ",", "and", "if", "so", ",", "return", "a", "fully-expanded", "rtx", "for", "the", "masking", "operation", "." ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,128
[ ";" ]
[ "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false", ";", "const", "TargetMachine", "&", "TM", "=", "TPC", "->", "getTM", "<", "TargetMachine", ">", "(", ")", ";"...
GCC
avr
MD
next_suggestion
MPU
10,129
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "udiv", ":", "SI", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "reg", ":", "SI", "<...
LLVM
Hexagon
CPP
stmt_completion
DSP
10,130
[ "<NUM_LIT>", ")", ";" ]
[ "if", "(", "Dep", ".", "getReg", "(", ")", "!=", "DstInst", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "return", ";", "}", "else", "if", "(", "QII", "->", "isPostIncrement", "(", "*", "DstInst", ")", "&&", "DstInst", "...
LLVM
PowerPC
TD
stmt_completion
CPU
10,131
[ "let", "PredicateMethod", "=", "<STR_LIT>", ";" ]
[ "def", "PPCCondBrAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC
aarch64
CPP
program_repair
CPU
10,132
[ "<FIXS>", "unsigned", "int", "high", ";", "poly_uint64", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "<FIXE>" ]
[ "static", "boolaarch64_evpc_zip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "<BUGS>", "unsigned", "int", "high", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "<BUGE>", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ...
GCC
c6x
CPP
stmt_completion
VLIW
10,133
[ ";" ]
[ "nops", "-=", "<NUM_LIT>", ";", "}", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "nops", ";", "i", "++", ")", "{", "rtx", "op", "=", "recog_data", ".", "operand", "[", "i", "]", ";", "if", "(", "recog_data", ".", "operand_type", "[", "i", ...
LLVM
Teak
CPP
program_repair
DSP
10,134
[ "<FIXS>", "return", "ExpandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "<FIXE>" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown SELECT_CC!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "return", "ExpandSelectCC", "(", "MI", ",", "BB", ",", "<STR_LIT>", "::", "<STR...
LLVM
Mips
CPP
program_repair
CPU
10,135
[ "<FIXS>", "<FIXE>", "<FIXS>", "case", "Mips", "::", "fixup_Mips_GOT_Local", ":", "Value", "=", "(", "Value", ">>", "<NUM_LIT>", ")", "+", "(", "(", "Value", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", ";", "<FIXE>" ]
[ "Value", ">>=", "<NUM_LIT>", ";", "break", ";", "<BUGS>", "}", "switch", "(", "Kind", ")", "{", "default", ":", "break", ";", "case", "FK_GPRel_4", ":", "case", "FK_Data_4", ":", "Value", "&=", "<NUM_LIT>", ";", "break", ";", "case", "Mips", "::", "fix...
GCC
arm
CPP
program_repair
CPU
10,136
[ "<FIXS>", "case", "E_CCmode", ":", "<FIXE>" ]
[ "default", ":", "return", "ARM_NV", ";", "}", "<BUGS>", "case", "CCmode", ":", "<BUGE>", "switch", "(", "comp_code", ")", "{", "case", "NE", ":", "return", "ARM_NE", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,137
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
10,138
[ "}" ]
[ "SDLoc", "dl", "(", "Op", ")", ";", "assert", "(", "ST", "->", "hasMVEIntegerOps", "(", ")", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT_i1 called without MVE!", "<STR_LIT>", ")", ";", "SDValue", "Conv", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR...
LLVM
AArch64
TD
next_suggestion
CPU
10,139
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", ...
LLVM
Hexagon
TD
stmt_completion
DSP
10,140
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-" ]
LLVM
ARM
CPP
stmt_completion
CPU
10,141
[ "ShAmt", ";" ]
[ "assert", "(", "MO2", ".", "getReg", "(", ")", "&&", "<STR_LIT>", "Invalid so_reg load / store address!", "<STR_LIT>", ")", ";", "O", "<<", "<STR_LIT>", ", ", "<STR_LIT>", "<<", "getRegisterName", "(", "MO2", ".", "getReg", "(", ")", ")", ";", "unsigned", "S...
GCC
nios2
MD
next_suggestion
MPU
10,142
[ "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "-", "<NUM_LIT>", ")", ")", ")", ")", "]", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", ...
GCC
moxie
CPP
next_suggestion
CPU
10,143
[ "output_address", "(", "GET_MODE", "(", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", ",", "XEXP", "(", "operand", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "case", "REG", ":", "if", "(", "REGNO", "(", "operand", ")", ">", "MOXIE_R13", ")", "internal_error", "(", "<STR_LIT>", "internal error: bad register: %d", "<STR_LIT>", ",", "REGNO", "(", "operand", ")", ")", ";", "fprintf", "(", "file", ",", "<STR_LIT>", "%...
LLVM
AArch64
CPP
next_suggestion
CPU
10,144
[ "assert", "(", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", "&&", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", "&&", "<STR_LIT>", "invalid ORRv16i8 operands", "<STR_LIT>", ")", ";" ]
[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "==", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ")", "{" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,145
[ "}" ]
[ "let", "addrMode", "=", "Absolute", ";", "let", "accessSize", "=", "ByteAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
program_repair
GPU
10,146
[ "<FIXS>", "if", "(", "!", "Ty", ".", "isVector", "(", ")", "||", "!", "IsD16", ")", "<FIXE>" ]
[ "if", "(", "BaseOpcode", "->", "Store", ")", "{", "<BUGS>", "Register", "VData", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "LLT", "Ty", "=", "MRI", "->", "getType", "(", "VData", ")", ";", "if", "(", "!", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
10,147
[ "if", "(", "!", "Ins", ".", "empty", "(", ")", ")", "InFlag", "=", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ";" ]
[ "if", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "needsTOCRestore", "=", "true", ";", "}", "else", "if", "(", "(", "CallOpc", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "(", "!", "isLocalCall", "(", "Callee", ")", "||", "DAG"...
GCC
frv
CPP
code_generation
VLIW
10,148
[ "static", "void", "frv_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.picptr\\ttlsmoff(", "<STR_LIT>", ",", "file", ")", ...
[ "This", "is", "called", "from", "dwarf2out.cc", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,149
[ ";" ]
[ "bool", "hasSwiftAsyncContext", "(", ")", "const", "{", "return", "HasSwiftAsyncContext" ]
GCC
i386
MD
next_suggestion
CPU
10,150
[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "op", ")" ]
[ "(", "match_code", "<STR_LIT>", ")", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
10,151
[ ";" ]
[ "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_LOWER_HOMOGENEOUS_PROLOG_EPILOG_NAME" ]
LLVM
Hexagon
TD
next_suggestion
DSP
10,152
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", ...
GCC
arm
MD
stmt_completion
CPU
10,153
[ "<STR_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", ...
LLVM
SIC
CPP
stmt_completion
CPU
10,154
[ "MachineFunction", "&", "MF", ")", "const", "{" ]
[ "bool", "SICRegisterInfo", "::", "requiresRegisterScavenging", "(", "const" ]
GCC
bfin
CPP
code_generation
DSP
10,155
[ "static", "int", "n_dregs_to_save", "(", "bool", "is_inthandler", ",", "bool", "consecutive", ")", "{", "int", "count", "=", "<NUM_LIT>", ";", "unsigned", "i", ";", "for", "(", "i", "=", "REG_R7", "+", "<NUM_LIT>", ";", "i", "--", "!=", "REG_R0", ";", ...
[ "Compute", "the", "number", "of", "DREGS", "to", "save", "with", "a", "push_multiple", "operation", ".", "This", "could", "include", "registers", "that", "are", "n't", "modified", "in", "the", "function", ",", "since", "push_multiple", "only", "takes", "a", ...
LLVM
AArch64
CPP
next_suggestion
CPU
10,156
[ "Register", "OffsetReg", "=", "MRI", ".", "createGenericVirtualRegister", "(", "s64", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "LLT", "s64", "=", "LLT", "::", "scalar", "(", "<NUM_LIT>", ")", ";", "if", "(", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,157
[ "::", "AGPRRegBank", ")", ";" ]
[ "(", "void", ")", "RBSGPR", ";", "assert", "(", "&", "RBSGPR", "==", "&", "AMDGPU", "::", "SGPRRegBank", ")", ";", "const", "RegisterBank", "&", "RBVGPR", "=", "getRegBank", "(", "AMDGPU", "::", "VGPRRegBankID", ")", ";", "(", "void", ")", "RBVGPR", ";...
LLVM
ARM64
TD
next_suggestion
CPU
10,158
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_...
GCC
rs6000
MD
stmt_completion
CPU
10,159
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM64
TD
next_suggestion
CPU
10,160
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "V", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", ...
GCC
epiphany
MD
next_suggestion
MPU
10,161
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,162
[ ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "InputType", "=", "<STR_LIT>", ";", ...
LLVM
Mips
CPP
stmt_completion
CPU
10,163
[ ")", "return", "Out", ";" ]
[ "Chain", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "DL", ",", "Mips", "::", "HI", ",", "InHi", ",", "Chain", ".", "getValue", "(", "<NUM_LIT>", ")", ")", ";", "Ops", ".", "push_back", "(", "Chain", ")", ";", "Ops", ".", "append", "(", "...
LLVM
ARM
CPP
next_suggestion
CPU
10,164
[ "return", "(", "StackSizeInBytes", ">=", "StackProbeSize", ")", "&&", "!", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "no-stack-arg-probe", "<STR_LIT>", ")", ";" ]
[ "static", "bool", "WindowsRequiresStackProbe", "(", "const", "MachineFunction", "&", "MF", ",", "size_t", "StackSizeInBytes", ")", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "Function", "&", "F", "=", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
10,165
[ "for", "(", "std", "::", "pair", "<", "RegisterRef", ",", "unsigned", ">", "P", ":", "ImpUses", ")", "{" ]
[ "if", "(", "!", "Seg", ".", "start", ".", "isRegister", "(", ")", ")", "continue", ";", "MachineInstr", "*", "DefI", "=", "LIS", "->", "getInstructionFromIndex", "(", "Seg", ".", "start", ")", ";", "for", "(", "auto", "&", "Op", ":", "DefI", "->", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
10,166
[ "Register", "ScaledReg", "=", "ResultReg", ";" ]
[ "case", "AMDGPU", "::", "SI_SPILL_A512_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A128_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A64_SAVE", ":", "case", "AMDGPU", "::", "SI_SPILL_A32_SAVE", ":", "{", "const", "MachineOperand", "*", "VData", "=", "TII", "-...
LLVM
ARM
CPP
next_suggestion
CPU
10,167
[ "return", "Reductions", ";" ]
[ "for", "(", "PHINode", "&", "Phi", ":", "Header", "->", "phis", "(", ")", ")", "{", "const", "auto", "*", "Ty", "=", "Phi", ".", "getType", "(", ")", ";", "if", "(", "!", "Ty", "->", "isIntegerTy", "(", "<NUM_LIT>", ")", ")", "continue", ";", "...
LLVM
TVM
CPP
stmt_completion
Virtual ISA
10,168
[ "return", "false", ";" ]
[ "MachineBasicBlock", "*", "Succ0", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "MachineBasicBlock", "*", "Succ1", "=", "Head", "->", "succ_begin", "(", ")", "[", "<NUM_LIT>", "]", ";", "if", "(", "Succ0", "->", "pred_size", "("...
LLVM
Patmos
CPP
stmt_completion
VLIW
10,169
[ ")", ")", "{" ]
[ "MCGNode", "*", "MCGN", "=", "*", "WL", ".", "begin", "(", ")", ";", "WL", ".", "erase", "(", "MCGN", ")", ";", "if", "(", "MCGN", "->", "isDead", "(", ")", ")", "continue", ";", "MCGN", "->", "IsInSCC", "=", "true", ";", "const", "MCGSites", "...
LLVM
ARM
CPP
stmt_completion
CPU
10,170
[ "Memory", ".", "OffsetRegNum", ")", ")", ";" ]
[ "if", "(", "!", "isMem", "(", ")", "||", "!", "Memory", ".", "OffsetRegNum", "||", "Memory", ".", "isNegative", "||", "Memory", ".", "ShiftType", "!=", "<STR_LIT>", "::", "<STR_LIT>", "||", "Memory", ".", "Alignment", "!=", "<NUM_LIT>", ")", "return", "f...
LLVM
ARM
TD
stmt_completion
CPU
10,171
[ ">", ",", "Requires", "<", "[", "HasVFP4", "]", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4f32", "(", "fma", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", "Vm", ",", "QPR", ":", "$", "src1", ")", ")", ",", "(", "VFMAfq", "QPR", ":", "$", "src1", ",", "QPR", ":", "$", "Vn", ",", "QPR", ":", "$", ...
LLVM
AMDGPU
TD
stmt_completion
GPU
10,172
[ "=", "index_mode", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "src1", ";", "bits", "<", "<NUM_LIT>", ">", "src1_rel", ";", "bits", "<", "<NUM_LIT>", ">", "index_mode", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "pred_sel", ";", "bits", "<", "<NUM_LIT>", ">", "last", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
10,173
[ ";" ]
[ "def", "L2_ploadrbtnew_io", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pt4", ",", "IntRegs", ":", "$", "Rs32", ",", "u32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", ...
LLVM
Hexagon
TD
next_suggestion
DSP
10,174
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "let", "isReMaterializable", "=", "<NUM_LIT>", ";", "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
10,175
[ ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvreplgr2vr_h", "(", "int", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__" ]
GCC
gcn
MD
stmt_completion
GPU
10,176
[ "<STR_LIT>", ")" ]
[ "(", "UNSPEC_UMAX_DPP_SHR", "<STR_LIT>", ")", "(", "UNSPEC_PLUS_DPP_SHR", "<STR_LIT>", ")", "(", "UNSPEC_AND_DPP_SHR" ]
LLVM
ARM
TD
stmt_completion
CPU
10,177
[ "=", "<NUM_LIT>", ";" ]
[ "def", "_fixed", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListOneDAllLanes", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ")", ",", "IIC...
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,178
[ ")", ";" ]
[ "auto", "*", "IntTy", "=", "Type", "::", "getInt32Ty", "(", "CV", "->", "getContext", "(", ")", ")", ";", "return", "AsmPrinter", "::", "lowerConstant", "(", "ConstantInt", "::", "get", "(", "IntTy", ",", "*", "Address", ")", ")", ";", "}", "}", "if"...
GCC
arm
CPP
stmt_completion
CPU
10,179
[ ",", "_", "_", "count", ")", ";" ]
[ "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wslld", "(", "_", "_", "m" ]
LLVM
Hexagon
TD
stmt_completion
DSP
10,180
[ "<NUM_LIT>", ";" ]
[ "def", "F2_conv_sf2ud_chop", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_3a3d62", "{", "let", "Inst", "{...
LLVM
Mips
TD
program_repair
CPU
10,181
[ "<FIXS>", "let", "Predicates", "=", "[", "HasSEInReg", ",", "HasStandardEncoding", "]", ";", "<FIXE>" ]
[ "[", "(", "set", "RC", ":", "$", "rd", ",", "(", "sext_inreg", "RC", ":", "$", "rt", ",", "vt", ")", ")", "]", ",", "NoItinerary", ">", "{", "let", "rs", "=", "<NUM_LIT>", ";", "let", "shamt", "=", "sa", ";", "<BUGS>", "let", "Predicates", "=",...
LLVM
AArch64
TD
stmt_completion
CPU
10,182
[ ";" ]
[ "def", "pstatefield1_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SystemPStateFieldWithImm0_1Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
10,183
[ "}" ]
[ "def", "imm0_127", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "Imm0_127Operand", ";", "let", ...
GCC
ft32
MD
stmt_completion
MPU
10,184
[ ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "BLK", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "use", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ...
GCC
rs6000
CPP
stmt_completion
CPU
10,185
[ "lwz", "<STR_LIT>", ";" ]
[ "if", "(", "mode", "==", "SFmode", ")", "load_string", "=", "<STR_LIT>", "lfs", "<STR_LIT>", ";", "else", "if", "(", "mode", "==", "DFmode", "||", "mode", "==", "DImode", ")", "load_string", "=", "<STR_LIT>", "lfd", "<STR_LIT>", ";", "else", "gcc_unreachab...
GCC
rl78
CPP
next_suggestion
MPU
10,186
[ "}" ]
[ "else", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "PLUS", ":", "*", "total", "=", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "return", "true", ";", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "...
LLVM
AArch64
TD
stmt_completion
CPU
10,187
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
[ "let", "Latency", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
stmt_completion
CPU
10,188
[ ";" ]
[ "Changed", "=", "true", ";", "}", "while", "(", "I", "!=", "MFI", "->", "end", "(", ")", ")", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "!=", "Mips", "::", "JALR", ")", "{", "++", "I", ";", "continue", ";", "}", "DebugLoc", "dl", "=",...
LLVM
Hexagon
TD
next_suggestion
DSP
10,189
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM
WebAssembly
CPP
code_generation
Virtual ISA
10,190
[ "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", ...
[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM
X86
CPP
next_suggestion
CPU
10,191
[ "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "*************** NaCl Rewrite DONE ***************\\n", "<STR_LIT>", ")", ";" ]
[ "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "Subtarget", "=", ...
LLVM
Lanai
CPP
stmt_completion
CPU
10,192
[ "MF", ")", "override", "{" ]
[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
10,193
[ "getLoc", "(", ")", ";" ]
[ "case", "Match_Success", ":", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "return", "false", ";", "case", "Match_MissingFeature", ":", "return", "Error", "(", "IDLoc", ",",...
LLVM
X86
CPP
next_suggestion
CPU
10,194
[ "}" ]
[ "RegSizes", "[", "X86", "::", "IP", "]", "=", "<NUM_LIT>", ";", "RegSizes", "[", "X86", "::", "EIP", "]", "=", "<NUM_LIT>", ";", "RegSizes", "[", "X86", "::", "RIP", "]", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
10,195
[ ")", "_", "mm512_abs_epi32", "(", "_", "_", "m512i", "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
GCC
aarch64
CPP
next_suggestion
CPU
10,196
[ "}" ]
[ "vaba_u8", "(", "uint8x8_t", "a", ",", "uint8x8_t", "b", ",", "uint8x8_t", "c", ")", "{", "uint8x8_t", "result", ";", "_", "_", "asm__", "(", "<STR_LIT>", "uaba %0.8b,%2.8b,%3.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
10,197
[ "PrefSlot3Inst", "->", "Core", ".", "setUnits", "(", "saveUnits", ")", ";" ]
[ "return", "(", "I", ".", "Core", ".", "getUnits", "(", ")", "==", "Slot3Mask", ")", ";", "}", ")", ";", "const", "bool", "NeedsPrefSlot3Shuffle", "=", "Summary", ".", "branchInsts", ".", "size", "(", ")", "<=", "<NUM_LIT>", "&&", "!", "HasOnlySlot3", "...
LLVM
X86
CPP
stmt_completion
CPU
10,198
[ ";" ]
[ "AM", ".", "Scale", "=", "ScaleOp", "->", "getAsZExtVal", "(", ")", ";", "if", "(", "IndexOp", ".", "getScalarValueSizeInBits", "(", ")", "==", "BasePtr", ".", "getScalarValueSizeInBits", "(", ")", ")", "AM", ".", "IndexReg", "=", "matchIndexRecursively", "(...
LLVM
ARM64
TD
next_suggestion
CPU
10,199
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...