Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
ARM64
TD
stmt_completion
CPU
12,100
[ ",", "asm", "#", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "v8i16_v16i8", ":", "BaseSIMDDifferentThreeVectorTied", "<", "U", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V128", ",", "V128" ]
GCC
arm
MD
stmt_completion
CPU
12,101
[ "(", "return", "<STR_LIT>", ")" ]
[ "(", "define_code_attr", "return_str", "[", "(", "return", "<STR_LIT>", ")", "(", "simple_return", "<STR_LIT>", ")", "]", ")", "(", "define_code_attr", "return_simple_p", "[", "(", "return", "<STR_LIT>", ")", "(", "simple_return", "<STR_LIT>", ")", "]", ")", "...
GCC
rs6000
MD
next_suggestion
CPU
12,102
[ "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mod", ":", "TI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
MSP430
CPP
next_suggestion
MPU
12,103
[ "return", "DAG", ".", "getLoad", "(", "PtrVT", ",", "dl", ",", "DAG", ".", "getEntryNode", "(", ")", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "FrameAddr", ",", "Offset", ")", ",", "MachinePointerInfo", "(", ...
[ "SDLoc", "dl", "(", "Op", ")", ";", "EVT", "PtrVT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "Depth", ">", "<NUM_LIT>", ")", "{", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", ...
LLVM
X86
CPP
stmt_completion
CPU
12,104
[ "::", "<STR_LIT>", ";" ]
[ "if", "(", "is64Bit", "(", ")", ")", "{", "if", "(", "isTargetELF", "(", ")", ")", "{", "switch", "(", "TM", ".", "getCodeModel", "(", ")", ")", "{", "case", "CodeModel", "::", "Tiny", ":", "llvm_unreachable", "(", "<STR_LIT>", "Tiny codesize model not s...
GCC
s390
MD
next_suggestion
MPU
12,105
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
arm
CPP
stmt_completion
CPU
12,106
[ ")", ";" ]
[ "return", "(", "float32x2_t", ")", "_", "_", "builtin_neon_vrintnv2sf", "(", "_", "_", "a" ]
GCC
nds32
MD
stmt_completion
CPU
12,107
[ "match_code", "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,108
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
GCC
rs6000
CPP
stmt_completion
CPU
12,109
[ "<STR_LIT>", ";" ]
[ "if", "(", "!", "REG_P", "(", "reg", ")", ")", "fatal_insn", "(", "<STR_LIT>", "emit_fusion_p9_load, bad reg #1", "<STR_LIT>", ",", "reg", ")", ";", "r", "=", "REGNO", "(", "reg", ")", ";", "if", "(", "FP_REGNO_P", "(", "r", ")", ")", "{", "if", "(",...
LLVM
ARM64
TD
next_suggestion
CPU
12,110
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,111
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
nds32
MD
next_suggestion
CPU
12,112
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "ior", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
aarch64
MD
next_suggestion
CPU
12,113
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "unspec", ":", "BLK", "[", "(", "reg", ":", "DI", "SP_REGNUM", ")" ]
GCC
arm
CPP
next_suggestion
CPU
12,114
[ "}" ]
[ "_", "_", "crc32ch", "(", "uint32_t", "_", "_", "a", ",", "uint16_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_arm_crc32ch", "(", "_", "_", "a", ",", "_", "_", "b", ")", ";" ]
GCC
i386
CPP
stmt_completion
CPU
12,115
[ "_", "_", "W", ",", "_", "_", "mmask8", "_", "_", "U", ",", "_", "_", "m256", "_", "_", "A", ",", "_", "_", "m256", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_add_ps", "(", "_", "_", "m256" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,116
[ "return", "true", ";" ]
[ "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "MI", ".", "getNumOperands", "(", ")", ";", "I", "!=", "N", ";", "I", "+=", "<NUM_LIT>", ")", "{", "unsigned", "SrcReg", "=", "MI", ".", "getOperand", "(", "I", ")", ".", "getReg", "("...
LLVM
X86
CPP
next_suggestion
CPU
12,117
[ "}" ]
[ "void", "FPS", "::", "shuffleStackTop", "(", "const", "unsigned", "char", "*", "FixStack", ",", "unsigned", "FixCount", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "{", "while", "(", "FixCount", "--", ")", "{", "unsigned", "OldReg", "=", "getStackE...
GCC
m68k
MD
stmt_completion
MPU
12,118
[ ")", "]", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,119
[ ";" ]
[ "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "&", "TII", "->", "getRegisterInfo", "(", ")", ";", "MRI", "=", "&", "MF"...
GCC
aarch64
MD
stmt_completion
CPU
12,120
[ "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VDQF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQF", "[", "(", "match_operand", ":", "VDQF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FRECPE...
LLVM
AArch64
TD
next_suggestion
CPU
12,121
[ "}" ]
[ "def", "KryoWrite_1cyc_XY_noRSV_49ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM
AMDGPU
CPP
code_generation
GPU
12,122
[ "bool", "AMDGPUOpenCLEnqueuedBlockLowering", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DenseSet", "<", "Function", "*", ">", "Callers", ";", "auto", "&", "C", "=", "M", ".", "getContext", "(", ")", ";", "bool", "Changed", "=", "false", ";"...
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
GCC
i386
MD
stmt_completion
CPU
12,123
[ ")", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
frv
CPP
next_suggestion
VLIW
12,124
[ "last", "=", "emit_insn_after", "(", "PATTERN", "(", "frv_nops", "[", "nop", "]", ")", ",", "last", ")", ";" ]
[ "target", "=", "(", "frv_packet_address", "+", "alignment", "-", "<NUM_LIT>", ")", "&", "-", "alignment", ";", "if", "(", "barrier", "==", "<NUM_LIT>", ")", "{", "for", "(", "nop", "=", "<NUM_LIT>", ";", "nop", "<", "frv_num_nops", ";", "nop", "++", ")...
LLVM
ARM
CPP
next_suggestion
CPU
12,125
[ "ARMConstantPoolValue", "*", "ACPV1", "=", "static_cast", "<", "ARMConstantPoolValue", "*", ">", "(", "MCPE1", ".", "Val", ".", "MachineCPVal", ")", ";" ]
[ "if", "(", "MI0", "->", "getNumOperands", "(", ")", "!=", "MI1", "->", "getNumOperands", "(", ")", ")", "return", "false", ";", "const", "MachineOperand", "&", "MO0", "=", "MI0", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "const", "MachineOperand", ...
GCC
rs6000
CPP
code_generation
CPU
12,126
[ "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "<NUM_LIT>", ";", "first_reg", "<=", "<NUM_LIT>", ";", "first_reg", "++", ")", "if", "(", "regs_ever_live", "[", "first_reg", "]", "&&", "(", "!", "...
[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]
LLVM
PowerPC
TD
next_suggestion
CPU
12,127
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rS", ";" ]
[ "class", "XFXForm_5", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "xo", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ">", ":", "I", "<", "opcode", ",", "OOL", ",",...
LLVM
VE
TD
stmt_completion
CPU
12,128
[ "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vstl2dncot_vssml", "v256f64", ":", "$", "vx", ",", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSTL2DNCOTirvml", "(", "LO7"...
LLVM
PowerPC
TD
stmt_completion
CPU
12,129
[ "i32imm", ":", "$", "BROPC", ")", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "SELECT_CC_F8", ":", "PPCCustomInserterPseudo", "<", "(", "outs", "f8rc", ":", "$", "dst", ")", ",", "(", "ins", "crrc", ":", "$", "cond", ",", "f8rc", ":", "$", "T", ",", "f8rc", ":", "$", "F", "," ]
GCC
pa
MD
stmt_completion
CPU
12,130
[ "]", ")" ]
[ "(", "use", "(", "reg", ":", "SI", "<NUM_LIT>", ")", ")", "(", "use", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "cond", ...
LLVM
ARM
TD
next_suggestion
CPU
12,131
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ...
GCC
s390
MD
next_suggestion
MPU
12,132
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
ARM64
TD
next_suggestion
CPU
12,133
[ "let", "Pattern", "=", "pattern", ";" ]
[ "class", "Pseudo", "<", "dag", "oops", ",", "dag", "iops", ",", "list", "<", "dag", ">", "pattern", ",", "string", "cstr", "=", "<STR_LIT>", ">", ":", "ARM64Inst", "<", "PseudoFrm", ",", "cstr", ">", "{", "dag", "OutOperandList", "=", "oops", ";", "d...
LLVM
AArch64
TD
next_suggestion
CPU
12,134
[ "bits", "<", "<NUM_LIT>", ">", "Rn", ";" ]
[ "class", "BaseLoadStorePairNoAlloc", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "V", ",", "bit", "L", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", "...
LLVM
X86
CPP
next_suggestion
CPU
12,135
[ "}" ]
[ "void", "setHasPreallocatedCall", "(", "bool", "v", ")", "{", "HasPreallocatedCall", "=", "v", ";" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,136
[ "nullptr", ")", "{" ]
[ "MachineFunctionPass", "(", "ID", ")", ",", "TII", "(", "nullptr", ")", ",", "TRI", "(" ]
LLVM
AArch64
TD
stmt_completion
CPU
12,137
[ "instregex", "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_X_X_155ln", "]", ",", "(" ]
LLVM
Xtensa
CPP
stmt_completion
MPU
12,138
[ ";" ]
[ "return", "<STR_LIT>", "Xtensa Assembly Printer", "<STR_LIT>" ]
LLVM
CellSPU
CPP
stmt_completion
MPU
12,139
[ "PtrVT", ",", "CPI", ",", "Zero", ")", ";" ]
[ "SDValue", "CPI", "=", "DAG", ".", "getTargetConstantPool", "(", "C", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ")", ")", ";", "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "PtrVT", ")", ";", "const", "TargetMachine"...
LLVM
ARM
TD
next_suggestion
CPU
12,140
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":", "$", "Rm", ",", "VecListThreeD", ":",...
LLVM
Hexagon
TD
next_suggestion
DSP
12,141
[ "}" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3", ",", "SA0", ",", "USR", "]", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";...
GCC
i386
MD
next_suggestion
CPU
12,142
[ "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", ")", "]", ")" ]
[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "use", "(", "match_operand...
LLVM
AArch64
TD
stmt_completion
CPU
12,143
[ "<STR_LIT>", ";" ]
[ "def", "CondCode", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=" ]
LLVM
AMDGPU
CPP
program_repair
GPU
12,144
[ "<FIXS>", "std", "::", "string", "Type", ";", "<FIXE>", "<FIXS>", "Type", "=", "<STR_LIT>", "v", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "Type", "=", "<STR_LIT>", "s", "<STR_LIT>", ";", "<FIXE>", "<FIXS>", "Type", "=", "<STR_LIT>", "v", "<STR_LIT>", ";", "Nu...
[ "break", ";", "}", "<BUGS>", "char", "Type", ";", "<BUGE>", "unsigned", "NumRegs", ";", "if", "(", "MRI", ".", "getRegClass", "(", "AMDGPU", "::", "VGPR_32RegClassID", ")", ".", "contains", "(", "reg", ")", ")", "{", "<BUGS>", "Type", "=", "'", "v", ...
LLVM
AArch64
TD
next_suggestion
CPU
12,145
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR32", ",", "arith_extend", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
12,146
[ "if", "(", "!", "isUIntN", "(", "HalfSize", ",", "C", "->", "getZExtValue", "(", ")", ")", ")", "return", "false", ";" ]
[ "ConstantSDNode", "*", "Lo1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOperand", "(", "LoElt", "+", "<NUM_LIT>", ")", ")", ";", "ConstantSDNode", "*", "Hi1", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "BVN", "->", "getOpera...
LLVM
Mips
CPP
code_generation
CPU
12,147
[ "void", "MipsSEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", "uns...
[ "}", "Branch", "Analysis", "&", "Modification" ]
LLVM
ARM
CPP
next_suggestion
CPU
12,148
[ "}" ]
[ "if", "(", "UseSet", "&&", "isNew", ")", "{", "O", "<<", "<STR_LIT>", "\\t.set\\t", "<STR_LIT>", "<<", "*", "GetARMSetPICJumpTableLabel2", "(", "JTI", ",", "MO2", ".", "getImm", "(", ")", ",", "MBB", ")", "<<", "'", ",", "'", "<<", "*", "MBB", "->", ...
LLVM
ARM
CPP
program_repair
CPU
12,149
[ "<FIXS>", "StoreLo", "=", "tmpRegLo", ";", "StoreHi", "=", "tmpRegHi", ";", "<FIXE>", "<FIXS>", "StoreLo", "=", "vallo", ";", "StoreHi", "=", "valhi", ";", "<FIXE>", "<FIXS>", "<FIXE>" ]
[ ".", "addReg", "(", "desthi", ")", ".", "addReg", "(", "valhi", ")", ")", ".", "addReg", "(", "IsMinMax", "?", "ARM", "::", "CPSR", ":", "<NUM_LIT>", ",", "getDefRegState", "(", "IsMinMax", ")", ")", ";", "<BUGS>", "unsigned", "UndefPair", "=", "MRI", ...
LLVM
SystemZ
CPP
next_suggestion
CPU
12,150
[ "}" ]
[ "bool", "isFP32", "(", ")", "const", "{", "return", "isReg", "(", "FP32Reg", ")", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
12,151
[ "I", "=", "static_cast", "<", "MachineBasicBlock", "::", "iterator", ">", "(", "NewMI", ")", ";" ]
[ "if", "(", "isLEASimpleIncOrDec", "(", "MI", ")", "&&", "TII", "->", "isSafeToClobberEFLAGS", "(", "*", "MFI", ",", "I", ")", ")", "{", "int", "NewOpcode", ";", "bool", "isINC", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getImm", "(", ...
LLVM
X86
TD
stmt_completion
CPU
12,152
[ "addr", ":", "$", "dst", ")", ",", "(", "i8", "<NUM_LIT>", ")", ")", ",", "addr", ":", "$", "dst", ")", "]", ">", ",", "Requires", "<", "[", "In64BitMode", "]", ">", ";" ]
[ "def", "SHL64m1", ":", "RI", "<", "<NUM_LIT>", ",", "MRM4m", ",", "(", "outs", ")", ",", "(", "ins", "i64mem", ":", "$", "dst", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "shl", "(", "loadi64" ]
LLVM
ARM
CPP
next_suggestion
CPU
12,153
[ "}" ]
[ "case", "Match_Success", ":", "if", "(", "validateInstruction", "(", "Inst", ",", "Operands", ")", ")", "{", "forwardITPosition", "(", ")", ";", "return", "true", ";", "}", "{", "bool", "wasInITBlock", "=", "inITBlock", "(", ")", ";", "while", "(", "proc...
LLVM
AArch64
TD
next_suggestion
CPU
12,154
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "BaseSIMDDifferentThreeVector", "<", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "outtype", ",", "RegisterOperand", "intype1", ",", "RegisterOperand", "intype2", ",", "str...
LLVM
Hexagon
TD
next_suggestion
DSP
12,155
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
SHUXI
CPP
next_suggestion
CPU
12,156
[ "}" ]
[ "void", "setCalleeSavedFrameSize", "(", "unsigned", "bytes", ")", "{", "CalleeSavedFrameSize", "=", "bytes", ";" ]
GCC
i386
CPP
stmt_completion
CPU
12,157
[ ")", "_", "mm_comle_epi16", "(", "_", "_", "m128i", "_", "_", "A", ",", "_", "_", "m128i", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,158
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "accessSize", "=", "WordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "DecoderNamespace", "=", "<STR_LIT>...
GCC
c6x
MD
stmt_completion
VLIW
12,159
[ "V4QI", "]", ")" ]
[ "(", "define_mode_iterator", "QIHIM", "[", "QI", "HI", "]", ")", "(", "define_mode_iterator", "SIDIM", "[", "SI", "DI", "]", ")", "(", "define_mode_iterator", "SIDIVM", "[", "SI", "DI", "V2HI", "V4QI", "]", ")", "(", "define_mode_iterator", "VEC4M", "[", "...
LLVM
X86
CPP
next_suggestion
CPU
12,160
[ "bumpMBB", "->", "addSuccessor", "(", "continueMBB", ")", ";" ]
[ "++", "MBBIter", ";", "MF", "->", "insert", "(", "MBBIter", ",", "bumpMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "mallocMBB", ")", ";", "MF", "->", "insert", "(", "MBBIter", ",", "continueMBB", ")", ";", "continueMBB", "->", "splice", ...
LLVM
HSAIL
TD
next_suggestion
Virtual ISA
12,161
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "InstImage", ";" ]
[ "dag", "OutOperandList", "=", "outs", ";", "dag", "InOperandList", "=", "ins", ";", "let", "AsmString", "=", "!", "if", "(", "appendSemicolon", ",", "!", "strconcat", "(", "asmstr", ",", "<STR_LIT>", ")", ",", "asmstr", ")", ";", "let", "Pattern", "=", ...
LLVM
X86
CPP
next_suggestion
CPU
12,162
[ "mcInst", ".", "addOperand", "(", "scaleAmount", ")", ";" ]
[ "baseReg", "=", "MCOperand", "::", "createReg", "(", "X86", "::", "NoRegister", ")", ";", "}", "if", "(", "insn", ".", "sibIndex", "!=", "SIB_INDEX_NONE", ")", "{", "switch", "(", "insn", ".", "sibIndex", ")", "{", "default", ":", "debug", "(", "<STR_L...
GCC
i386
CPP
stmt_completion
CPU
12,163
[ "_", "_", "v4si", ")", "_", "_", "O", ",", "_", "_", "M", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cvtusepi64_epi32", "(", "_", "_", "m128i", "_", "_...
GCC
s390
MD
stmt_completion
MPU
12,164
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
rs6000
MD
stmt_completion
CPU
12,165
[ "]", ",", "false", ")" ]
[ "rs6000_expand_float128_convert", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
12,166
[ "BuildMI", "(", "EntryBB", ",", "DebugLoc", "(", ")", ",", "HII", "->", "get", "(", "Hexagon", "::", "PS_aligna", ")", ",", "AR", ")", ".", "addImm", "(", "EntryMaxA", ".", "value", "(", ")", ")", ";" ]
[ "MachineBasicBlock", "*", "EntryBB", "=", "&", "MF", "->", "front", "(", ")", ";", "unsigned", "AR", "=", "FuncInfo", "->", "CreateReg", "(", "MVT", "::", "i32", ")", ";", "Align", "EntryMaxA", "=", "MFI", ".", "getMaxAlign", "(", ")", ";" ]
LLVM
AMDGPU
CPP
code_generation
GPU
12,167
[ "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")...
[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]
LLVM
M68k
CPP
stmt_completion
MPU
12,168
[ "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "const", "M68kSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "M68kSubtarget", ">", "(", ")", ";", "M68kMachineFunctionInfo", "*", "MxFI", "=", "MF", ".", "getInfo", "<", "M68kMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", ...
LLVM
Lanai
CPP
next_suggestion
CPU
12,169
[ "}" ]
[ "LanaiTargetMachine", "::", "LanaiTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "Cpu", ",", "StringRef", "FeatureString", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::...
LLVM
BPF
CPP
program_repair
Virtual ISA
12,170
[ "<FIXS>", "processDeclAnnotations", "(", "CTy", "->", "getAnnotations", "(", ")", ",", "TypeId", ",", "-", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "processDeclAnnotations", "(", "Elem", "->", "getAnnotations", "(", ")", ",", "TypeId", ",", "FieldNo", ")", ...
[ "TypeId", "=", "addType", "(", "std", "::", "move", "(", "TypeEntry", ")", ",", "CTy", ")", ";", "<BUGS>", "processAnnotations", "(", "CTy", "->", "getAnnotations", "(", ")", ",", "TypeId", ",", "-", "<NUM_LIT>", ")", ";", "<BUGE>", "int", "FieldNo", "...
LLVM
XCore
CPP
stmt_completion
MPU
12,171
[ ",", "<STR_LIT>", ".jmptable32", "<STR_LIT>", ")", ";" ]
[ "printInlineJT", "(", "MI", ",", "opNum" ]
LLVM
AArch64
CPP
next_suggestion
CPU
12,172
[ "}" ]
[ "bool", "shouldExpandCmpUsingSelects", "(", ")", "const", "override", "{", "return", "true", ";" ]
LLVM
PowerPC
TD
stmt_completion
CPU
12,173
[ ",", "[", "]", ">", ";" ]
[ "def", "BCLR", ":", "XLForm_2_br2", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", ")", ",", "(", "ins", "crbitrc", ":", "$", "bi", ")", ",", "<STR_LIT>", ",", "IIC_BrB" ]
LLVM
ARM
TD
stmt_completion
CPU
12,174
[ "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM
TOY
CPP
stmt_completion
CPU
12,175
[ "const", "{" ]
[ "const", "char", "*", "getPassName", "(", ")" ]
GCC
m68k
MD
stmt_completion
MPU
12,176
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "XF", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "XF", "<NUM_LIT>", "<STR_LIT>", "<ST...
LLVM
AArch64
CPP
next_suggestion
CPU
12,177
[ "St", "=", "DAG", ".", "getMachineNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Chain", ")", ";" ]
[ "SDNodeFlags", "Flags", ";", "Flags", ".", "setNoUnsignedWrap", "(", "true", ")", ";", "SDValue", "FrameAddr", "=", "LowerFRAMEADDR", "(", "Op", ",", "DAG", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "DL", ",", ...
LLVM
ARM64
TD
stmt_completion
CPU
12,178
[ "=", "Imm1_8Operand", ";" ]
[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...
LLVM
Hexagon
TD
next_suggestion
DSP
12,179
[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "i...
GCC
arm
MD
program_repair
CPU
12,180
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<...
GCC
bfin
CPP
next_suggestion
DSP
12,181
[ "emit_move_insn", "(", "gen_rtx_REG", "(", "SImode", ",", "REG_ASTAT", ")", ",", "postinc", ")", ";" ]
[ "}", "if", "(", "!", "current_function_is_leaf", ")", "all", "=", "true", ";", "for", "(", "i", "=", "REG_CC", "-", "<NUM_LIT>", ";", "i", ">", "REG_P7", ";", "i", "--", ")", "if", "(", "all", "||", "regs_ever_live", "[", "i", "]", "||", "(", "!"...
LLVM
ARM64
TD
next_suggestion
CPU
12,182
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "L", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "offset", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NU...
GCC
rl78
CPP
code_generation
MPU
12,183
[ "static", "void", "rl78_start_function", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "hwi_local", "ATTRIBUTE_UNUSED", ")", "{", "int", "i", ";", "if", "(", "cfun", "->", "machine", "->", "framesize", "==", "<NUM_LIT>", ")", "return", ";", "fprintf", "(",...
[ "We", "do", "n't", "use", "this", "to", "actually", "emit", "the", "function", "prologue", ".", "We", "use", "this", "to", "insert", "a", "comment", "in", "the", "asm", "file", "describing", "the", "function", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
12,184
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
Mips
CPP
stmt_completion
CPU
12,185
[ "MO", ".", "getExpr", "(", ")", ";" ]
[ "if", "(", "MO", ".", "isImm", "(", ")", ")", "return", "MO", ".", "getImm", "(", ")", ">>", "<NUM_LIT>", ";", "assert", "(", "MO", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "getBranchTargetOpValueMM expects only expressions or immediates", "<STR_LIT>", ")",...
LLVM
TPC
CPP
stmt_completion
Virtual ISA
12,186
[ ")", "-", "<NUM_LIT>", ")", ".", "getImm", "(", ")", ";" ]
[ "if", "(", "TPCII", "::", "is_st_tnsr", "(", "BMI", ".", "getDesc", "(", ")", ")", ")", "{", "isImm", "=", "BMI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isImm", "(", ")", ";", "if", "(", "isImm", ")", "{", "tensorId", "=", "BMI", ".", ...
LLVM
AArch64
CPP
code_generation
CPU
12,187
[ "void", "AArch64InstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "...
[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
12,188
[ "(", "MergeInstr", ")", ";" ]
[ "unsigned", "PredReg", "=", "<NUM_LIT>", ";", "<STR_LIT>", "::", "<STR_LIT>", "Pred", "=", "getInstrPredicate", "(", "*", "MI", ",", "PredReg", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "DL", "=", "MI", "->"...
LLVM
Sparc
CPP
next_suggestion
CPU
12,189
[ "SDValue", "DstReg64", "=", "SDValue", "(", "DAG", ".", "getMachineNode", "(", "TargetOpcode", "::", "IMPLICIT_DEF", ",", "dl", ",", "MVT", "::", "f64", ")", ",", "<NUM_LIT>", ")", ";" ]
[ "assert", "(", "opcode", "==", "ISD", "::", "FNEG", "||", "opcode", "==", "ISD", "::", "FABS", ")", ";", "SDValue", "Hi32", "=", "DAG", ".", "getTargetExtractSubreg", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "MVT", "::", "f32", ",", "SrcReg...
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,190
[ "return", "nullptr", ";" ]
[ "MachineInstr", "*", "MI", "=", "&", "*", "It", ";", "if", "(", "MI", "&&", "(", "isCondBranch", "(", "MI", ")", "||", "isUncondBranch", "(", "MI", ")", ")", ")", "return", "MI", ";" ]
GCC
mips
MD
stmt_completion
CPU
12,191
[ ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
X86
CPP
next_suggestion
CPU
12,192
[ "FudgePtr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "FudgePtr", ",", "Offset", ")", ";" ]
[ "return", "Fild", ";", "}", "assert", "(", "SrcVT", "==", "MVT", "::", "i64", "&&", "<STR_LIT>", "Unexpected type in UINT_TO_FP", "<STR_LIT>", ")", ";", "SDValue", "Store", "=", "DAG", ".", "getStore", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "dl", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
12,193
[ "}" ]
[ "for", "(", "const", "auto", "&", "G", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "!", "G", ".", "hasInitializer", "(", ")", "&&", "G", ".", "hasExternalLinkage", "(", ")", ")", "{", "if", "(", "G", ".", "getValueType", "(", ")", ...
LLVM
BPF
CPP
code_generation
Virtual ISA
12,194
[ "uint32_t", "getSize", "(", ")", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", "(", ")", "+", "<STR_LIT>", "::", "<STR_LIT>", "*", "Vars", ".", "size", "(", ")", ";", "}" ]
[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]
LLVM
PowerPC
CPP
next_suggestion
CPU
12,195
[ "initializePPCVSXFMAMutatePass", "(", "PR", ")", ";" ]
[ "RegisterTargetMachine", "<", "PPCTargetMachine", ">", "A", "(", "getThePPC32Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "PPCTargetMachine", ">", "B", "(", "getThePPC64Target", "(", ")", ")", ";", "RegisterTargetMachine", "<", "PPCTargetMachine", ">",...
GCC
sh
MD
stmt_completion
CPU
12,196
[ ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
xtensa
MD
program_repair
MPU
12,197
[ "<FIXS>", "rtx", "fn", ",", "arg", ",", "a_io", "<FIXE>", "<FIXS>", "a_io", "=", "gen_rtx_REG", "(", "Pmode", ",", "WINDOW_SIZE", "+", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "emit_move_insn", "(", "a_io", ",", "arg", ")", "call_insn", "=", "emit_call_insn", ...
[ "static", "rtx_insn", "*", "xtensa_call_tls_desc", "(", "rtx", "sym", ",", "rtx", "*", "retp", ")", "{", "<BUGS>", "rtx", "fn", ",", "arg", ",", "a10", "<BUGE>", "rtx_insn", "*", "call_insn", ",", "*", "insnsstart_sequence", "(", ")", "fn", "=", "gen_reg...
GCC
i386
MD
stmt_completion
CPU
12,198
[ "operands", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "{", "rtx", "copy", "=", "gen_reg_rtx", "(", "XFmode", ")", "emit_move_insn", "(", "copy", ",", "operands", "[", "<NUM_LIT>", "]", ")", "emit_insn", "(", "gen_atan2xf3_1", "(", "operands", "[", "<NUM_LIT>", "]", ",", "copy", "," ]
GCC
bfin
MD
next_suggestion
DSP
12,199
[ "emit_insn", "(", "gen_movbisi", "(", "xops", "[", "<NUM_LIT>", "]", ",", "xops", "[", "<NUM_LIT>", "]", ")", ")" ]
[ "xops", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", "xops", "[", "<NUM_LIT>", "]", "=", "gen_lowpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]"...