Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
microblaze
CPP
program_repair
MPU
12,000
[ "<FIXS>", "expand_pic_symbol_ref", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "op", ")", "<FIXE>" ]
[ "}", "static", "rtx", "<BUGS>", "expand_pic_symbol_ref", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "op", ")", "<BUGE>", "{", "rtx", "result", ";", "result", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ","...
LLVM
NPEngine
CPP
next_suggestion
Virtual ISA
12,001
[ "return", "X", ";" ]
[ "MCSubtargetInfo", "*", "X", "=", "new", "MCSubtargetInfo", "(", ")", ";", "InitNPEngineMCSubtargetInfo", "(", "X", ",", "TT", ",", "CPU", ",", "FS", ")", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,002
[ "case", "ImmTyOModSI", ":", "OS", "<<", "<STR_LIT>", "OModSI", "<STR_LIT>", ";", "break", ";" ]
[ "case", "ImmTyLDS", ":", "OS", "<<", "<STR_LIT>", "LDS", "<STR_LIT>", ";", "break", ";", "case", "ImmTyOffen", ":", "OS", "<<", "<STR_LIT>", "Offen", "<STR_LIT>", ";", "break", ";", "case", "ImmTyIdxen", ":", "OS", "<<", "<STR_LIT>", "Idxen", "<STR_LIT>", ...
LLVM
PowerPC
CPP
stmt_completion
CPU
12,003
[ "getParent", "(", ")", ";" ]
[ "const", "MachineOperand", "&", "BaseOp2", "=", "*", "BaseOps2", ".", "front", "(", ")", ";", "assert", "(", "(", "BaseOp1", ".", "isReg", "(", ")", "||", "BaseOp1", ".", "isFI", "(", ")", ")", "&&", "<STR_LIT>", "Only base registers and frame indices are su...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
12,004
[ "int", "*", "BytesRemoved", ")", "const", "{" ]
[ "unsigned", "SPIRVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", "," ]
GCC
arm
MD
stmt_completion
CPU
12,005
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
VE
TD
next_suggestion
CPU
12,006
[ "let", "ParserMatchClass", "=", "RDOpAsmOperand", ";" ]
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC
ia64
MD
stmt_completion
CPU
12,007
[ "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DF", "[", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
LLVM
ARM
CPP
code_generation
CPU
12,008
[ "void", "Thumb1FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "assert", "(",...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
12,009
[ ";" ]
[ "static", "DecodeStatus", "DecodeT2Adr", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "uint32_t", "Insn", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "unsigned", "sign1", "=", "fieldFromInstruction32", "(", "Insn", ",", "<NU...
LLVM
Sparc
TD
next_suggestion
CPU
12,010
[ "let", "ParserMatchClass", "=", "SparcCallTargetAsmOperand", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
GCC
h8300
MD
program_repair
MPU
12,011
[ "<FIXS>", "<STR_LIT>", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "clobber", "(", "reg", ":", "CC", "CC_REG", ")", ")", "]", ")", "]", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>", "<FIXS>", "(", "define_insn", "<STR_LIT>...
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "and", ":", "QI", "(", ...
GCC
xtensa
CPP
stmt_completion
MPU
12,012
[ ":" ]
[ "if", "(", "speed", ")", "{", "int", "n", "=", "(", "len", "+", "<NUM_LIT>", ")", "/", "<NUM_LIT>", ";", "if", "(", "xtensa_is_insn_L32R_p", "(", "insn", ")", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", "+", "xtensa_extra_l32r_costs", ")", ";", "sw...
LLVM
PowerPC
TD
program_repair
CPU
12,013
[ "<FIXS>", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "P9_DFU_12C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_1C", "]", ",", "<FIXE>" ]
[ ")", ">", ";", "<BUGS>", "<BUGE>", "<BUGS>", "def", ":", "InstRW", "[", "P9_DFU_12C", ",", "IP_EXECE_1C", ",", "IP_EXECO_1C", ",", "DISP_1C", ",", "DISP_1C", ",", "DISP_1C", "]", ",", "<BUGE>", "(", "instrsBCDSRo", ",", "XSADDQP", "," ]
GCC
ia64
MD
program_repair
CPU
12,014
[ "<FIXS>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<FIXE>" ]
[ "}", "<STR_LIT>", "fetch_and_sub_si", "<STR_LIT>", "register_operand", "<STR_LIT>", "r", "<STR_LIT>", "memory_operand", "<STR_LIT>", "m", "<STR_LIT>", "register_operand", "<STR_LIT>", "r", "<STR_LIT>", "<STR_LIT>", "{" ]
LLVM
AArch64
CPP
stmt_completion
CPU
12,015
[ "::", "None", ";" ]
[ "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "Size", "=", "AI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", ...
GCC
ia64
MD
next_suggestion
CPU
12,016
[ "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float_truncate", ":", "SF", "(", "fma", ":", "DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
avr
CPP
next_suggestion
MPU
12,017
[ "*", "no_add_attrs", "=", "false", ";" ]
[ "tree", "attr", "=", "tree_cons", "(", "name", ",", "args", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "tree", "new", "type", "=", "build_type_attribute_variant", "(", "type", ",", "attr", ")", ";", "TYPE_MAIN_VARIANT", "(", "new", "type", ")", ...
LLVM
AArch64
TD
stmt_completion
CPU
12,018
[ "GPR64", ":", "$", "src2", ",", "arith_shift64", ":", "$", "sh", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "cmp", "#", "<STR_LIT>", ",", "(", "!", "cast", "<", "Instruction", ">", "(", "NAME", "#", "<STR_LIT>", ")", "XZR", ",", "GPR64", ":", "$", "src1", "," ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,019
[ "<", "ComponentsInElt", ";", "++", "I", ")", "{" ]
[ "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Src", ")", ";", "unsigned", "AS", "=", "Load", "->", "getAddressSpace", "(", ")", ";", "unsigned", "Align", "=", "Load", "->", "getAlignment", "(", ")", ";", "Type", "*", "Ty", "="...
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
12,020
[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "WebAssembly", "::", "LOCAL_GET_I32", ";", "<FIXE>", "<FIXS>", "return", "WebAssembly", "::", "LOCAL_GET_I64", ";", "<FIXE>", "<FIXS>", "return", "WebAssembly", "::", "LOCAL_GET_F32", ";", "<FIXE>", "<FIXS>", "return", "WebAss...
[ "llvm_unreachable", "(", "<STR_LIT>", "Unexpected register class", "<STR_LIT>", ")", ";", "}", "<BUGS>", "<BUGE>", "static", "unsigned", "getGetLocalOpcode", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::",...
GCC
i386
MD
next_suggestion
CPU
12,021
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")", "(", "const_int", "<NUM_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "not", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", ...
LLVM
AArch64
TD
next_suggestion
CPU
12,022
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
[ "def", "v4i16_shift", ":", "BaseSIMDVectorShiftTied", "<", "<NUM_LIT>", ",", "U", ",", "opc", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", ",", "?", ",", "?", ",", "?", "}", ",", "V64", ",", "V64", ",", "vecshiftR16", ",", "as...
LLVM
AArch64
TD
stmt_completion
CPU
12,023
[ "<STR_LIT>", ",", "<STR_LIT>", ">", ";" ]
[ "def", "HasFPARMv8", ":", "Predicate", "<", "<STR_LIT>", ">", ",", "AssemblerPredicate", "<" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,024
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
X86
CPP
next_suggestion
CPU
12,025
[ "}" ]
[ "bool", "X86InstructionSelector", "::", "selectConstant", "(", "MachineInstr", "&", "I", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "(", "I", ".", "getOpcode", "(", ")", "==", "TargetOpcode", ...
LLVM
AArch64
TD
stmt_completion
CPU
12,026
[ "STRWui", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "A64FXWrite_STUR", "]", ",", "(", "instrs" ]
LLVM
TGSI
CPP
next_suggestion
Virtual ISA
12,027
[ "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ";" ]
[ "}", "}", "if", "(", "FalseMBB", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", ", false = BB", "<STR_LIT>", "<<", "FalseMBB", "->", "getNumber", "(", ")", "<<", "<STR_LIT>", " size = ", "<STR_LIT>", "<<", "FalseMBB", "->", "size", "(", ")", "<<", "<STR_...
GCC
microblaze
CPP
next_suggestion
MPU
12,028
[ "}" ]
[ "if", "(", "fsiz", ">", "<NUM_LIT>", ")", "{", "if", "(", "!", "crtl", "->", "is_leaf", "||", "interrupt_handler", ")", "{", "mem_rtx", "=", "gen_rtx_MEM", "(", "SImode", ",", "gen_rtx_PLUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "const0_rtx", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
12,029
[ "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
ARM
CPP
next_suggestion
CPU
12,030
[ "}" ]
[ "llvm_unreachable", "(", "<STR_LIT>", "unexpected number of lanes", "<STR_LIT>", ")", ";", "case", "<NUM_LIT>", ":", "VCTPID", "=", "Intrinsic", "::", "arm_vctp64", ";", "break", ";", "case", "<NUM_LIT>", ":", "VCTPID", "=", "Intrinsic", "::", "arm_vctp32", ";", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,031
[ "break", ";" ]
[ "if", "(", "!", "IsMFMAFn", "(", "*", "MI", ")", ")", "return", "WaitStatesNeeded", ";", "const", "int", "VALUWritesExecWaitStates", "=", "<NUM_LIT>", ";", "int", "WaitStatesNeededForUse", "=", "VALUWritesExecWaitStates", "-", "getWaitStatesSinceDef", "(", "AMDGPU",...
LLVM
ARM
TD
next_suggestion
CPU
12,032
[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]
[ "class", "MemRegQOffsetAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]
GCC
aarch64
CPP
stmt_completion
CPU
12,033
[ "+", "<NUM_LIT>", ")", "&", "~", "<NUM_LIT>", ";" ]
[ "HOST_WIDE_INT", "base", "=", "offset", "&", "~", "(", "GET_MODE_SIZE", "(", "mode", ")", "<", "<NUM_LIT>", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "TFmode", "||", "(", "offset", "&", "(", ...
LLVM
Mips
CPP
next_suggestion
CPU
12,034
[ "BuildMI", "(", "*", "FBB", ",", "FBB", "->", "end", "(", ")", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "B", ")", ")", ".", "addMBB", "(", "Sink", ")", ";" ]
[ "const", "BasicBlock", "*", "LLVM_BB", "=", "BB", "->", "getBasicBlock", "(", ")", ";", "MachineFunction", "::", "iterator", "It", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "BB", ")", ")", ";", "MachineFunction", "*", "F", ...
LLVM
Hexagon
TD
next_suggestion
DSP
12,035
[ "}" ]
[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";", "let", "opExtentAlign", "=", "<...
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,036
[ "(", "NewElement", ")", ";" ]
[ "PHIInfoElementT", "*", "NewElement", "=", "new", "PHIInfoElementT", "(", ")", ";", "NewElement", "->", "DestReg", "=", "DestReg", ";", "NewElement", "->", "DL", "=", "DL", ";", "NewElement", "->", "Sources", "=", "EmptySet", ";", "PHIInfo", ".", "insert" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,037
[ ")", ";" ]
[ "void", "AMDGPUAsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCInst", "Res", ";", "unsigned", "RelaxedOpcode", "=", "AMDGPU", "::", "getSOPPWithRelaxation", "(", "Inst", ".", ...
GCC
i386
MD
stmt_completion
CPU
12,038
[ "CC", "FLAGS_REG", ")", ")", "]" ]
[ "(", "plus", ":", "SI", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "reg", "FLAGS_REG", ")", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")...
LLVM
AArch64
CPP
next_suggestion
CPU
12,039
[ "if", "(", "SrcVT", ".", "SimpleTy", "<=", "MVT", "::", "i32", "&&", "RetVT", "==", "MVT", "::", "i64", ")", "{" ]
[ "unsigned", "AArch64FastISel", "::", "emitLSR_ri", "(", "MVT", "RetVT", ",", "MVT", "SrcVT", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ",", "uint64_t", "Shift", ",", "bool", "IsZExt", ")", "{", "assert", "(", "RetVT", ".", "SimpleTy", ">=", "SrcVT"...
LLVM
AArch64
CPP
program_repair
CPU
12,040
[ "<FIXS>", "MachineBasicBlock", "::", "iterator", "NextI", "=", "next_nodbg", "(", "LoadI", ",", "LoadI", "->", "getParent", "(", ")", "->", "end", "(", ")", ")", ";", "<FIXE>" ]
[ "MachineBasicBlock", "::", "iteratorAArch64LoadStoreOpt", "::", "promoteLoadFromStore", "(", "MachineBasicBlock", "::", "iterator", "LoadI", ",", "MachineBasicBlock", "::", "iterator", "StoreI", ")", "{", "<BUGS>", "MachineBasicBlock", "::", "iterator", "NextI", "=", "L...
LLVM
Hexagon
CPP
code_generation
DSP
12,041
[ "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", "(", "...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
GCC
rs6000
MD
program_repair
CPU
12,042
[ "<FIXS>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "[", "(", "set", "(", "pc", ")", "(", "if_then_else", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<BUGS>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "const_int", "<NUM_LIT>", ")", "]", ")", "(", "pc", ")", ...
LLVM
X86
CPP
next_suggestion
CPU
12,043
[ "}" ]
[ "HiOpc", "=", "X86", "::", "AND32rr", ";", "return", "X86", "::", "AND32rr", ";", "}", "llvm_unreachable", "(", "<STR_LIT>", "Unhandled atomic-load-op opcode!", "<STR_LIT>", ")", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,044
[ "}" ]
[ "let", "isCompare", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
12,045
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
X86
CPP
program_repair
CPU
12,046
[ "<FIXS>", "Subtarget", "->", "hasXMM", "(", ")", ")", ";", "<FIXE>" ]
[ "assert", "(", "!", "UseSoftFloat", "&&", "!", "(", "DAG", ".", "getMachineFunction", "(", ")", ".", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "NoImplicitFloat", ")", ")", "&&", "<BUGS>", "Subtarget", "->", "hasSSE1", "(", ")", ...
GCC
bfin
CPP
program_repair
DSP
12,047
[ "<FIXS>", "if", "(", "bfin_valid_reg_p", "(", "REGNO", "(", "x", ")", ",", "strict", ",", "mode", ",", "MEM", ")", ")", "<FIXE>", "<FIXS>", "&&", "bfin_valid_reg_p", "(", "REGNO", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ",", "strict", ",",...
[ "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "<BUGS>", "if", "(", "bfin_valid_reg_p", "(", "REGNO", "(", "x", ")", ",", "strict", ")", ")", "<BUGE>", "return", "true", ";", "break", ";", "case", "PLUS", ":", "if", ...
LLVM
AArch64
TD
stmt_completion
CPU
12,048
[ "V128", ":", "$", "src1", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "CMGTv2i64", "V128", ":", "$", "dst", ",", "V128", ":", "$", "src2", "," ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,049
[ "}" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Args", ";", "unsigned", "Start", "=", "cast", "<", "ConstantSDNode", ">", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".",...
LLVM
ARM
TD
next_suggestion
CPU
12,050
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
12,051
[ ",", "InTyList", ",", "Ops", ")", ";" ]
[ "for", "(", "unsigned", "I", "=", "NumFixedArgs", ";", "I", "<", "Outs", ".", "size", "(", ")", ";", "++", "I", ")", "{", "const", "ISD", "::", "OutputArg", "&", "Out", "=", "Outs", "[", "I", "]", ";", "SDValue", "&", "Arg", "=", "OutVals", "["...
LLVM
X86
CPP
program_repair
CPU
12,052
[ "<FIXS>", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getFixedSizeInBits", "(", ")", ">", "Arg", ".", "getValueSizeInBits", "(", ")", ".", "getFixedSize", "(", ")", ")", "{", "<FIXE>" ]
[ "if", "(", "!", "Flags", ".", "isByVal", "(", ")", "&&", "!", "MFI", ".", "isImmutableObjectIndex", "(", "FI", ")", ")", "return", "false", ";", "<BUGS>", "if", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ">", "Arg", ".", ...
LLVM
Hexagon
TD
stmt_completion
DSP
12,053
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
X86
TD
stmt_completion
CPU
12,054
[ "<", "<NUM_LIT>", ">", ";" ]
[ "def", "MRM6m", ":", "Format", "<", "<NUM_LIT>", ">", ";", "def", "MRM7m", ":", "Format" ]
GCC
i386
CPP
next_suggestion
CPU
12,055
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpge_epi64_mask", "(", "_", "_", "m128i", "_", "_", "X...
GCC
s390
MD
stmt_completion
MPU
12,056
[ "<STR_LIT>", ")" ]
[ "(", "define_subst_attr", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
CPP
next_suggestion
CPU
12,057
[ "return", "result", ";" ]
[ "if", "(", "!", "advance_line", "(", "ovld_file", ")", ")", "return", "PC_OK", ";", "while", "(", "result", "==", "PC_OK", ")", "result", "=", "parse_ovld_stanza", "(", ")", ";", "if", "(", "result", "==", "PC_EOFILE", ")", "return", "PC_OK", ";" ]
GCC
csky
MD
stmt_completion
CPU
12,058
[ ")" ]
[ "(", "and", "(", "match_test", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,059
[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
Mips
TD
program_repair
CPU
12,060
[ "<FIXS>", "AdditionalRequires", "[", "NotFP64bit", "]", ">", ";", "<FIXE>", "<FIXS>", "AdditionalRequires", "[", "IsFP64bit", "]", ">", ";", "<FIXE>" ]
[ "[", "(", "set", "GPR32Opnd", ":", "$", "dst", ",", "(", "MipsExtractElementF64", "RO", ":", "$", "src", ",", "imm", ":", "$", "n", ")", ")", "]", ">", ";", "def", "ExtractElementF64", ":", "ExtractElementF64Base", "AFGR64Opnd", ">", ",", "<BUGS>", "Re...
GCC
i386
CPP
stmt_completion
CPU
12,061
[ "v8di", ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cmpeq_epi64_mask", "(", "_", "_", "m512i", "_", "_", ...
LLVM
VE
TD
stmt_completion
CPU
12,062
[ "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vsrawzx_vvsvl", "v256f64", ":", "$", "vz", ",", "uimm6", ":", "$", "N", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSRAWZXvil_v", "v256f64", ":", "$", "vz", ",", "(", "ULO7"...
GCC
i386
CPP
stmt_completion
CPU
12,063
[ "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cvtepi32_epi8", "(", "_", "_", "m256i", "_", "_", "A"...
GCC
sh
CPP
stmt_completion
CPU
12,064
[ "return", "error_mark_node", ";" ]
[ "if", "(", "code", ">=", "ARRAY_SIZE", "(", "bdesc", ")", ")", "return", "error_mark_node", ";", "if", "(", "!", "bdesc", "[", "code", "]", ".", "is_enabled", "(", ")", ")" ]
GCC
aarch64
CPP
stmt_completion
CPU
12,065
[ "(", ")", ")", "if", "(", "rtx", "other_set", "=", "optimizable_set", "(", "other_def", "->", "insn", "(", ")", ")", ")", "{" ]
[ "for", "(", "use_info", "*", "other_use", ":", "cc_def", "->", "insn", "(", ")", "->", "uses", "(", ")", ")", "if", "(", "def_info", "*", "other_def", "=", "other_use", "->", "def", "(", ")", ")", "if", "(", "other_use", "->", "regno", "(", ")", ...
GCC
v850
MD
next_suggestion
MPU
12,066
[ "<STR_LIT>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "("...
LLVM
SystemZ
TD
stmt_completion
CPU
12,067
[ "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,068
[ "unsigned", "SubRegIndex", "=", "AMDGPURegisterInfo", "::", "getSubRegFromChannel", "(", "Chan", ")", ";" ]
[ "bool", "Mask", "=", "(", "Chan", "!=", "TRI", ".", "getHWRegChan", "(", "DstReg", ")", ")", ";", "unsigned", "SubDstReg", "=", "<STR_LIT>", "::", "<STR_LIT>", ".", "getRegister", "(", "(", "DstBase", "*", "<NUM_LIT>", ")", "+", "Chan", ")", ";", "Mach...
GCC
rs6000
MD
next_suggestion
CPU
12,069
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,070
[ "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
[ "def", "vecshiftR16", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>",...
GCC
loongarch
CPP
stmt_completion
CPU
12,071
[ ")", "_", "_", "m256i", "_", "_", "lasx_xvsubwod_d_w", "(", "_", "_", "m256i", "_", "<NUM_LIT>", ",", "_", "_", "m256i", "_", "<NUM_LIT>", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")" ]
LLVM
R600
CPP
code_generation
GPU
12,072
[ "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "bool", "ForceVOP3", ")", "{", "auto", "Op", "=", "llvm", "::", ...
[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,073
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicateLate", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "LC0", ",", "P3...
LLVM
Hexagon
CPP
next_suggestion
DSP
12,074
[ "S", "->", "setMemRefs", "(", "MemOp", ",", "MemOp", "+", "<NUM_LIT>", ")", ";" ]
[ "case", "MVT", "::", "v32i32", ":", "case", "MVT", "::", "v16i64", ":", "if", "(", "isAlignedMemNode", "(", "ST", ")", ")", "Opcode", "=", "IsValidInc", "?", "Hexagon", "::", "V6_vS32b_pi_128B", ":", "Hexagon", "::", "V6_vS32b_ai_128B", ";", "else", "Opcod...
LLVM
SystemZ
CPP
stmt_completion
CPU
12,075
[ "<NUM_LIT>", ")", ";" ]
[ "DEBUG", "(", "errs", "(", ")", "<<", "<STR_LIT>", "== ", "<STR_LIT>", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "return", "<NUM_LIT>", ";", "}", "unsigned", "Opcode", "=", ...
LLVM
AArch64
CPP
stmt_completion
CPU
12,076
[ ")", ";" ]
[ "static", "unsigned", "RegClassIDs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "::", "<STR_LIT>", "}", ";", "static", "unsigned", "SubRegs", "[", "]", "=", "{", "<STR_LIT>", "::", "<STR_LIT>", ...
LLVM
AArch64
TD
next_suggestion
CPU
12,077
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rt", ";", "let", "mayLoad", "=", "Load", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,078
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "b13", ";" ]
[ "class", "BaseSIMDThreeSameVectorFML", "<", "bit", "Q", ",", "bit", "U", ",", "bit", "b13", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "string", "asm", ",", "string", "kind1", ",", "string", "kind2", ",", "RegisterOperand", "RegType", ",", "ValueType...
LLVM
X86
CPP
stmt_completion
CPU
12,079
[ ",", "SlicedVec", ")", ";" ]
[ "}", "assert", "(", "Load", "->", "getNumValues", "(", ")", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Loads must carry a chain!", "<STR_LIT>", ")", ";", "DAG", ".", "ReplaceAllUsesOfValueWith", "(", "SDValue", "(", "Ld", ",", "<NUM_LIT>", ")", ",", "Load", ".", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
12,080
[ "}" ]
[ "return", "true", ";", "}", "}", "else", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "A2_addi", ")", "{", "const", "MachineOperand", "&", "AddOp", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "AddOp", ...
LLVM
Hexagon
CPP
next_suggestion
DSP
12,081
[ "Hexagon", "::", "R0", ",", "Hexagon", "::", "R1", ",", "Hexagon", "::", "R2", ",", "Hexagon", "::", "R3", ",", "Hexagon", "::", "R16", ",", "Hexagon", "::", "R17", ",", "Hexagon", "::", "R18", ",", "Hexagon", "::", "R19", ",", "Hexagon", "::", "R2...
[ "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", "::", "R17", ",", "Hexagon", "::", "R18", ",", "Hexagon", "::", "R19", ",", "Hexagon", "::", "R20", ",", "Hexagon", "::", "R21", ",", "Hexa...
LLVM
ARM
TD
stmt_completion
CPU
12,082
[ ";" ]
[ "def", "_register", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", "VecListThreeD", ":", "$", "Vd", ",", "GPR", ":", "$", "wb", ")", ",", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "rGPR", ":",...
LLVM
SystemZ
CPP
stmt_completion
CPU
12,083
[ "::", "<STR_LIT>", ")", ";" ]
[ "inline", "bool", "CC_XPLINK64_Allocate128BitVararg", "(", "unsigned", "&", "ValNo", ",", "MVT", "&", "ValVT", ",", "MVT", "&", "LocVT", ",", "CCValAssign", "::", "LocInfo", "&", "LocInfo", ",", "ISD", "::", "ArgFlagsTy", "&", "ArgFlags", ",", "CCState", "&"...
GCC
msp430
MD
next_suggestion
MPU
12,084
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "PSI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "PSI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT...
LLVM
PowerPC
CPP
next_suggestion
CPU
12,085
[ "return", "Changed", ";" ]
[ "bool", "Changed", "=", "false", ";", "if", "(", "MF", ".", "size", "(", ")", "<", "<NUM_LIT>", ")", "return", "Changed", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ",", "E", "=", "MF", ".", "end...
LLVM
AArch64
CPP
program_repair
CPU
12,086
[ "<FIXS>", "unsigned", "Width", ";", "return", "getMemOpBaseRegImmOfsWidth", "(", "LdSt", ",", "BaseReg", ",", "Offset", ",", "Width", ",", "TRI", ")", ";", "<FIXE>" ]
[ "bool", "AArch64InstrInfo", "::", "getMemOpBaseRegImmOfs", "(", "MachineInstr", "&", "LdSt", ",", "unsigned", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "<BUGS>", "switch", "(", "LdSt", "."...
LLVM
TPC
TD
next_suggestion
Virtual ISA
12,087
[ "let", "VectorPred", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "mask", ";", "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", ...
GCC
rs6000
CPP
stmt_completion
CPU
12,088
[ "_", "_", "A", ")", "[", "<NUM_LIT>", "]", ";" ]
[ "*", "_", "_", "P", "=", "(", "(", "_", "_", "v4sf", ")" ]
LLVM
DLX
CPP
stmt_completion
CPU
12,089
[ ";", "FI", "!=", "FE", ";" ]
[ "const", "DLXSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "DLXSubtarget", ">", "(", ")", ";", "TII", "=", "Subtarget", ".", "getInstrInfo", "(", ")", ";", "TRI", "=", "Subtarget", ".", "getRegisterInfo", "(", ")", ";", "bool", "Chan...
LLVM
PowerPC
CPP
stmt_completion
CPU
12,090
[ ")", ";" ]
[ "return", "TargetTriple", ".", "isOSAIX", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,091
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
12,092
[ ",", "DAG", ")", ";" ]
[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "dl", ",", "VT", ")", ";", "SDValue", "T1", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "dl", ",", "VT", ",", "DAG", ".", "getSetCC", "(", "dl", ",", "VT", ...
LLVM
Mips
TD
stmt_completion
CPU
12,093
[ ",", "<NUM_LIT>", ">", ";" ]
[ "class", "CACHEE_MMR6_ENC", ":", "POOL32C_ST_EVA_FM_MMR6", "<", "<NUM_LIT>" ]
LLVM
ARM
CPP
stmt_completion
CPU
12,094
[ ")", "return", "MCDisassembler", "::", "Fail", ";" ]
[ "static", "DecodeStatus", "DecodeT2AddrModeSOReg", "(", "MCInst", "&", "Inst", ",", "unsigned", "Val", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "DecodeStatus", "S", "=", "MCDisassembler", "::", "Success", ";", "unsigned", "Rn...
GCC
rs6000
MD
next_suggestion
CPU
12,095
[ "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
12,096
[ "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";" ]
[ "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", "MFC1", ";", "else", "if", "(", "Mips", "::", "HI32RegClass", ".", "contains", "(", "SrcReg", ")", ")", "Opc", "=", "Mips", "::", ...
LLVM
ARM
CPP
next_suggestion
CPU
12,097
[ "}" ]
[ "const", "char", "*", "ARMTargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP2Base", "(", ")", ")", "return", "<STR_LIT>", "r", "<STR_LIT>", ";", "if", "(", "ConstraintVT", ".",...
GCC
m32c
MD
next_suggestion
MPU
12,098
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
GCC
aarch64
MD
stmt_completion
CPU
12,099
[ "]" ]
[ "(", "unspec", ":", "VHSDF", "[", "(", "match_operand", ":", "VHSDF", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FRINTZ", ")", ")" ]