Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
code_generation
CPU
12,500
[ "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
GCC
i386
CPP
next_suggestion
CPU
12,501
[ "rtx", "t1", "=", "gen_reg_rtx", "(", "SImode", ")", ";" ]
[ "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", ")", ";", "rtx", "op0", "=", "*", "pop0", ",", "op1", "=", "*", "pop1", ";", "machine_mode", "op_mode", "=", "GET_MODE", "(", "op0", ")", ";", "bool", "is_sse", "=", "SSE_FLOAT_MOD...
LLVM
Hexagon
CPP
next_suggestion
DSP
12,502
[ "for", "(", "const", "auto", "&", "I", ":", "IFMap", ")", "pruneUsesTooFar", "(", "I", ".", "first", ",", "RPO", ",", "Memo", ")", ";" ]
[ "for", "(", "const", "auto", "&", "I", ":", "IFMap", ")", "pruneCoveredSets", "(", "I", ".", "first", ")", ";", "UnsignedMap", "RPO", ";", "using", "RPOTType", "=", "ReversePostOrderTraversal", "<", "const", "MachineFunction", "*", ">", ";", "RPOTType", "R...
LLVM
ARM
CPP
stmt_completion
CPU
12,503
[ "::", "VMOVRRD", ")", "return", "false", ";" ]
[ "if", "(", "TID", ".", "mayStore", "(", ")", ")", "return", "false", ";", "unsigned", "Opcode", "=", "TID", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "ARM", "::", "VMOVRS", "||", "Opcode", "==", "ARM" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
12,504
[ "<NUM_LIT>", ",", "<STR_LIT>", "lo", "<STR_LIT>", ")", ";" ]
[ "Value", "*", "CmpLo", "=", "Builder", ".", "CreateTrunc", "(", "CmpVal", ",", "Int64Ty", ",", "<STR_LIT>", "cmp_lo", "<STR_LIT>", ")", ";", "Value", "*", "CmpHi", "=", "Builder", ".", "CreateTrunc", "(", "Builder", ".", "CreateLShr", "(", "CmpVal", ",", ...
LLVM
ARM64
TD
next_suggestion
CPU
12,505
[ "let", "ParserMatchClass", "=", "Imm1_32Operand", ";" ]
[ "class", "fixedpoint_i32", "<", "ValueType", "FloatVT", ">", ":", "Operand", "<", "FloatVT", ">", ",", "ComplexPattern", "<", "FloatVT", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "fpimm", ",", "ld", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT...
GCC
gcn
MD
stmt_completion
GPU
12,506
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "V_FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "neg", ":", "V_FP", "(", "match_operand", ":", "V_FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_...
GCC
i386
MD
program_repair
CPU
12,507
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "output_asm_insn", "(", "buf", ",", "operands", ")", "return", "<STR_LIT>", "}", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then...
GCC
i386
CPP
next_suggestion
CPU
12,508
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmpnlt_pd", "(", "_", "_", "m128d", "_", "_", "A", ","...
LLVM
AArch64
TD
next_suggestion
CPU
12,509
[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "def", "neon_uimm0", ":", "Operand", "<", "i32", ">", ",", "ImmLeaf", "<", "i32", ",", "[", "{", "return", "Imm", "=", "=", "<NUM_LIT>", ";", "}", "]", ">", "{", "let", "ParserMatchClass", "=", "neon_uimm0_asmoperand", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
12,510
[ "=", "<NUM_LIT>", ";" ]
[ "static", "const", "CostTblEntry", "AVX1CostTblNoPairWise", "[", "]", "=", "{", "{", "ISD", "::", "FADD", ",", "MVT", "::", "v4f64", ",", "<NUM_LIT>", "}", ",", "{", "ISD", "::", "FADD", ",", "MVT", "::", "v4f32", ",", "<NUM_LIT>", "}", ",", "{", "IS...
LLVM
AVR
CPP
next_suggestion
MPU
12,511
[ "MIBLO", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setIsDead", "(", ")", ";" ]
[ "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "get...
LLVM
X86
CPP
next_suggestion
CPU
12,512
[ "if", "(", "TLI", ".", "SimplifyDemandedBits", "(", "Mask", ",", "DemandedMask", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "Mask", "=", "cast", "<", "X86MaskedGatherScatterSDNode", ">", "(", "N", ")", "->", "getMask", "(", ")", ";", "if", "(", "Mask", ".", "getScalarValueSizeInBits", "(", ")", "!=", "<NUM_LIT>", ")", "{", "const", "TargetLowering", "&", "TLI", "=", ...
GCC
i386
MD
stmt_completion
CPU
12,513
[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", "FLAGS_REG", ")", "(", "compare", "(", "ior", ":", "SI", "(", "match_operand", ":" ]
LLVM
ARM
CPP
next_suggestion
CPU
12,514
[ "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ";" ]
[ "}", "}", "else", "if", "(", "Reg0", "!=", "Reg1", ")", "{", "unsigned", "CommOpIdx1", ",", "CommOpIdx2", ";", "if", "(", "!", "TII", "->", "findCommutedOpIndices", "(", "MI", ",", "CommOpIdx1", ",", "CommOpIdx2", ")", "||", "CommOpIdx1", "!=", "<NUM_LIT...
GCC
i386
MD
next_suggestion
CPU
12,515
[ "else" ]
[ "(", "vec_concat", ":", "V4SI", "(", "fix", ":", "V2SI", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_vector", ":", "V2SI", "[", "(", "const_int", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", "]",...
LLVM
AArch64
TD
next_suggestion
CPU
12,516
[ "let", "ParserMatchClass", "=", "BranchTarget26Operand", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
12,517
[ "a", ",", "_", "_", "b", ")", ";" ]
[ "_", "_", "arm_vmulq_f16", "(", "float16x8_t", "_", "_", "a", ",", "float16x8_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vmulq_fv8hf", "(", "_", "_" ]
GCC
avr
CPP
program_repair
MPU
12,518
[ "<FIXS>", "fold", "=", "build_function_call_vec", "(", "loc", ",", "vNULL", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "<FIXE>" ]
[ "fold", "=", "targetm", ".", "builtin_decl", "(", "id", ",", "true", ")", ";", "if", "(", "fold", "!=", "error_mark_node", ")", "<BUGS>", "fold", "=", "build_function_call_vec", "(", "loc", ",", "fold", ",", "&", "args", ",", "NULL", ")", ";", "<BUGE>"...
LLVM
AArch64
TD
next_suggestion
CPU
12,519
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm", ";" ]
[ "def", "_B", ":", "sme_mem_st_ss_inst", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "mnemonic", "#", "<STR_LIT>", ",", "!", "if", "(", "is_col", ",", "TileVectorOpV8", ",", "TileVectorOpH8", ")", ",", "is_col", ",", "sme_elm_idx0_15", ",", "GPR64shifted8", ">", ...
LLVM
Hexagon
TD
next_suggestion
DSP
12,520
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
arm
MD
stmt_completion
CPU
12,521
[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
GCC
sparc
MD
next_suggestion
CPU
12,522
[ "(", "sign_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "truncate", ":", "SI", "(", "lshiftrt", ":", "DI", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "match_oper...
GCC
i386
MD
program_repair
CPU
12,523
[ "<FIXS>", "emit_insn", "(", "gen_rtx_SET", "(", "scratch", ",", "cond", ")", ")", "<FIXE>" ]
[ "cond", "=", "gen_rtx_fmt_ee", "(", "ORDERED", ",", "QImode", ",", "gen_rtx_REG", "(", "CCmode", ",", "FLAGS_REG", ")", ",", "const0_rtx", ")", "<BUGS>", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "scratch", ",", "cond", ")", ")", "<BUGE>", "em...
LLVM
SIC
TD
stmt_completion
CPU
12,524
[ ",", "GPROut", ",", "uimm20", ",", "ImmediateAddressUse", ">", ";" ]
[ "def", "LDi4", ":", "LoadImmediate4", "<", "<NUM_LIT>", ",", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
12,525
[ "const", "override", "{" ]
[ "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,526
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "extend", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "extend", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "sz", ";", "let...
LLVM
PowerPC
CPP
code_generation
CPU
12,527
[ "bool", "PPCInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo", "*", "...
[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]
LLVM
Mips
CPP
stmt_completion
CPU
12,528
[ "::", "ELF", "::", "PF_R", ")", ";" ]
[ "if", "(", "sit", "==", "elfSegmentTable", "(", ")", ".", "end", "(", ")", ")", "sit", "=", "elfSegmentTable", "(", ")", ".", "find", "(", "llvm", "::", "ELF", "::", "PT_PHDR", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "if", "(", "sit", "==", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
12,529
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "dst", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "src", ";", "let", "SrcB", "=", "{", "<NUM_LIT>", ",", ...
LLVM
AArch64
TD
next_suggestion
CPU
12,530
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", ";" ]
[ "class", "BaseSIMDTwoSameVectorTied", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "size", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "bits", "<", "<NUM_LIT>", ">", "size2", ",", "RegisterOperand", "regtype", ",", "string",...
LLVM
Hexagon
CPP
stmt_completion
DSP
12,531
[ "TmpR1", ")", ";" ]
[ "HII", ".", "loadRegFromStackSlot", "(", "B", ",", "It", ",", "TmpR1", ",", "FI", ",", "RC", ",", "HRI", ",", "Register", "(", ")", ")", ";", "expandLoadVec", "(", "B", ",", "std", "::", "prev", "(", "It", ")", ",", "MRI", ",", "HII", ",", "New...
GCC
visium
MD
program_repair
Virtual ISA
12,532
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "truncate", ":", "SI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(...
LLVM
X86
CPP
stmt_completion
CPU
12,533
[ "CC", "==", "CallingConv", "::", "Tail", "||", "CC", "==", "CallingConv", "::", "SwiftTail", ")", ";" ]
[ "return", "(", "CC", "==", "CallingConv", "::", "Fast", "||", "CC", "==", "CallingConv", "::", "GHC", "||", "CC", "==", "CallingConv", "::", "X86_RegCall", "||", "CC", "==", "CallingConv", "::", "HiPE", "||", "CC", "==", "CallingConv", "::", "HHVM", "||"...
LLVM
X86
CPP
stmt_completion
CPU
12,534
[ "DAG", ",", "SDLoc", "(", "V", ")", ")", ";" ]
[ "static", "SDValue", "getNullFPConstForNullVal", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ",", "const", "X86Subtarget", "&", "Subtarget", ")", "{", "if", "(", "!", "isNullFPScalarOrVectorConst", "(", "V", ")", ")", "return", "SDValue", "(", ")", ...
GCC
s390
MD
stmt_completion
MPU
12,535
[ "<STR_LIT>" ]
[ "(", "define_bypass", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,536
[ "ImmTyR128", ")", ";" ]
[ "AMDGPUAsmParser", "::", "OperandMatchResultTy", "AMDGPUAsmParser", "::", "parseR128", "(", "OperandVector", "&", "Operands", ")", "{", "return", "parseNamedBit", "(", "<STR_LIT>", "r128", "<STR_LIT>", ",", "Operands", ",", "AMDGPUOperand", "::" ]
LLVM
AMDGPU
CPP
program_repair
GPU
12,537
[ "<FIXS>", "IsGdsHardcoded", "=", "true", ";", "<FIXE>" ]
[ "}", "if", "(", "Op", ".", "isToken", "(", ")", "&&", "Op", ".", "getToken", "(", ")", "==", "<STR_LIT>", "gds", "<STR_LIT>", ")", "{", "<BUGS>", "GDSOnly", "=", "true", ";", "<BUGE>", "continue", ";", "}" ]
GCC
i386
MD
program_repair
CPU
12,538
[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_L...
LLVM
TL45
CPP
stmt_completion
MPU
12,539
[ "FalseType", ")", "{" ]
[ "SDValue", "TrueValue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "FalseValue", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode", "CC", "=", "cast", "<", "CondCodeSDNode", ">", "(", "Op", ".", ...
LLVM
M68k
CPP
next_suggestion
MPU
12,540
[ "return", "DAG", ".", "getFrameIndex", "(", "ReturnAddrIndex", ",", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ")", ";" ]
[ "unsigned", "SlotSize", "=", "Subtarget", ".", "getSlotSize", "(", ")", ";", "ReturnAddrIndex", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateFixedObject", "(", "SlotSize", ",", "-", "(", "int64_t", ")", "SlotSize", ",", "false", ")", ";", "FuncInf...
GCC
i386
MD
program_repair
CPU
12,541
[ "<FIXS>", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "V2DF", "(", "vec_select", ":", "V2SI", "<BUGS>", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", ...
LLVM
ARM
TD
stmt_completion
CPU
12,542
[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "bit_17", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
12,543
[ ";" ]
[ "def", "A2_svavghs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_d08ee0f4", ",", "TypeALU32_3op", ">", ",", "Enc_5ab...
LLVM
MSP430
CPP
stmt_completion
MPU
12,544
[ ".", "ChangeToImmediate", "(", "Offset", ")", ";" ]
[ "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Unexpected", "<STR...
LLVM
TPC
TD
stmt_completion
Virtual ISA
12,545
[ "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "dt", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op1", ";", "let", "Sr...
LLVM
Mips
CPP
stmt_completion
CPU
12,546
[ ")", ",", "getTargetNode", "(", "N", ",", "Ty", ",", "DAG", ",", "Flag", ")", ")", ";" ]
[ "SDValue", "Tgt", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "Ty", ",", "getGlobalReg", "(", "DAG", ",", "Ty" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
12,547
[ "}" ]
[ "bool", "hasNoSdstCMPX", "(", ")", "const", "{", "return", "HasNoSdstCMPX", ";" ]
LLVM
M68k
TD
program_repair
MPU
12,548
[ "<FIXS>", "def", "NAME", "#", "<STR_LIT>", ":", "MxBiArOp_RFRR_xEA", "MN", ",", "NODE", ",", "MxType8d", ",", "MxType8d", ",", "CMD", ",", "MxBeadDReg", "<NUM_LIT>", ">", ">", ";", "def", "NAME", "#", "<STR_LIT>", ":", "MxBiArOp_RFRR_xEA", "MN", ",", "NODE...
[ "def", "NAME", "#", "<STR_LIT>", ":", "MxBiArOp_FMI", "MN", ",", "NODE", ",", "MxType32", ",", "MxType32", ".", "JOp", ",", "MxType32", ".", "JPat", ",", "CMDI", ",", "MxEncEAj_0", ",", "MxExtEmpty", ">", ";", "let", "isCommutable", "=", "isComm", "in", ...
GCC
sh
CPP
stmt_completion
CPU
12,549
[ "PR_REG", ")", ";" ]
[ "rtx", "sh_get_pr_initial_val", "(", "void", ")", "{", "rtx", "val", "=", "get_hard_reg_initial_val", "(", "Pmode", "," ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,550
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "MajOp", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{",...
LLVM
Mips
CPP
stmt_completion
CPU
12,551
[ "return", "CSR_N64_SaveList", ";" ]
[ "const", "Function", "&", "F", "=", "MF", "->", "getFunction", "(", ")", ";", "if", "(", "F", ".", "hasFnAttribute", "(", "<STR_LIT>", "interrupt", "<STR_LIT>", ")", ")", "{", "if", "(", "Subtarget", ".", "hasMips64", "(", ")", ")", "return", "Subtarge...
LLVM
AArch64
TD
next_suggestion
CPU
12,552
[ "let", "ParserMatchClass", "=", "LogicalImm64Operand", ";" ]
[ "return", "AArch64_AM", ":", ":", "isLogicalImmediate", "(", "Imm", ".", "getZExtValue", "(", ")", ",", "<NUM_LIT>", ")", ";", "}", "]", ",", "logical_imm64_XFORM", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
GCC
arm
CPP
stmt_completion
CPU
12,553
[ "a", ",", "float16x4_t", "_", "_", "b", ")", "{" ]
[ "vfmlsl_low_f16", "(", "float32x2_t", "_", "_", "r", ",", "float16x4_t", "_", "_" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,554
[ ".", "Type", "==", "ImmT", ";" ]
[ "return", "isImm", "(", ")", "&&", "Imm" ]
LLVM
Hexagon
TD
next_suggestion
DSP
12,555
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_vcmphgtui", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "u7_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_643b4717", ",", "TypeALU64", ">", ",", "Enc_368...
GCC
i386
MD
stmt_completion
CPU
12,556
[ ")", "]" ]
[ "[", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_SHA1NEXTE", ")" ]
LLVM
TVM
CPP
stmt_completion
Virtual ISA
12,557
[ "MachineBlockFrequencyInfo", ">", "(", ")", ";" ]
[ "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<" ]
LLVM
PowerPC
TD
stmt_completion
CPU
12,558
[ ")", ",", "(", "SELECT_VSRC", "(", "CRORC", "$", "rhs", ",", "$", "lhs", ")", ",", "$", "tval", ",", "$", "fval", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v2f64", "(", "selectcc", "i1", ":", "$", "lhs", ",", "i1", ":", "$", "rhs", ",", "v2f64", ":", "$", "tval", ",", "v2f64", ":", "$", "fval", ",", "SETGE", ")" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
12,559
[ "<STR_LIT>", "hexagonv62", "<STR_LIT>", ";" ]
[ "if", "(", "MV55", ")", "return", "<STR_LIT>", "hexagonv55", "<STR_LIT>", ";", "if", "(", "MV60", ")", "return", "<STR_LIT>", "hexagonv60", "<STR_LIT>", ";", "if", "(", "MV62", ")", "return" ]
LLVM
AMDGPU
TD
stmt_completion
GPU
12,560
[ "<NUM_LIT>", ";" ]
[ "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";", "let", "Size", "=", "<NUM_LIT>", ";", "let", "UseNamedOperandTable", "=", "<NUM_LIT>", ";", "string", "Mnemonic", "=", "opName", ";", "string", "AsmOperands", "=", "asmOps...
LLVM
Mips
CPP
next_suggestion
CPU
12,561
[ "if", "(", "IsUnsigned", ")", "{" ]
[ "break", ";", "case", "Mips", "::", "BGE", ":", "case", "Mips", "::", "BGEU", ":", "AcceptsEquality", "=", "true", ";", "ReverseOrderSLT", "=", "false", ";", "IsUnsigned", "=", "(", "PseudoOpcode", "==", "Mips", "::", "BGEU", ")", ";", "ZeroSrcOpcode", "...
GCC
aarch64
MD
stmt_completion
CPU
12,562
[ "ss_plus", "ss_minus", "]", ")" ]
[ "(", "define_code_iterator", "SBINQOPS", "[" ]
GCC
aarch64
CPP
next_suggestion
CPU
12,563
[ "return", "NO_REGS", ";" ]
[ "if", "(", "FP_REGNUM_P", "(", "regno", ")", ")", "return", "FP_LO_REGNUM_P", "(", "regno", ")", "?", "FP_LO_REGS", ":", "FP_REGS", ";", "if", "(", "PR_REGNUM_P", "(", "regno", ")", ")", "return", "PR_LO_REGNUM_P", "(", "regno", ")", "?", "PR_LO_REGS", "...
LLVM
Mips
TD
stmt_completion
CPU
12,564
[ "MSA128DOpnd", ">", ";" ]
[ "class", "CLEI_S_D_DESC", ":", "MSA_I5_DESC_BASE", "<", "<STR_LIT>", ",", "vsetle_v2i64", ",", "vsplati64_simm5", "," ]
GCC
sparc
CPP
next_suggestion
CPU
12,565
[ "}" ]
[ "gcc_assert", "(", "sparc_leaf_function_p", "==", "current_function_uses_only_leaf_regs", ")", ";", "sparc_output_scratch_registers", "(", "file", ")", ";" ]
GCC
ia64
MD
stmt_completion
CPU
12,566
[ ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "BI", "(", "ne", ":", "BI", "(", "zero_extract", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<ST...
LLVM
Mips
CPP
program_repair
CPU
12,567
[ "<FIXS>", "const", "FeatureBitset", "&", "Features", "=", "STI", ".", "getFeatureBits", "(", ")", ";", "<FIXE>" ]
[ "DataSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "DataSectionData", ".", "getAlignment", "(", ")", ")", ")", ";", "BSSSectionData", ".", "setAlignment", "(", "std", "::", "max", "(", "<NUM_LIT>", "u", ",", "BSSSe...
LLVM
ARM
CPP
next_suggestion
CPU
12,568
[ "if", "(", "SetFlags", ")", "{" ]
[ "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "MBB", ",", "MI", ",", "MI", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "ARM", "::", "t2SUBri", ")", ")", ";", "MIB", ".", "add", "(", "MI", "->", "getOperand", "(", "<NUM_LI...
LLVM
AArch64
CPP
stmt_completion
CPU
12,569
[ ")", ";" ]
[ "case", "ISD", "::", "FSQRT", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "ISD", "::", "FABS", ":", "return", "LowerToPredicatedOp", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<...
LLVM
Hexagon
CPP
stmt_completion
DSP
12,570
[ ";" ]
[ "const", "TargetRegisterClass", "*", "IntRC", "=", "&", "Hexagon", "::", "IntRegsRegClass", ";", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Splitting partition: ", "<STR_LIT>", ";", "dump_partition", "(", "dbgs", ...
GCC
epiphany
MD
stmt_completion
MPU
12,571
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit" ]
LLVM
AArch64
CPP
stmt_completion
CPU
12,572
[ "const", "void", "*", "Decoder", ")", "{" ]
[ "static", "DecodeStatus", "DecodeVecShiftL16Imm", "(", "llvm", "::", "MCInst", "&", "Inst", ",", "unsigned", "Imm", ",", "uint64_t", "Addr", "," ]
GCC
arm
CPP
stmt_completion
CPU
12,573
[ "_", "a", ";" ]
[ "vreinterpret_u16_s32", "(", "int32x2_t", "_", "_", "a", ")", "{", "return", "(", "uint16x4_t", ")", "_" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,574
[ ",", "SL", ",", "VT", ",", "RHS", ")", ";" ]
[ "if", "(", "RHS", ".", "getOpcode", "(", ")", "==", "ISD", "::", "FSQRT", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "SL", ",", "VT", ",", "RHS", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "return", "DA...
GCC
mn10300
CPP
stmt_completion
MPU
12,575
[ ")", "==", "MEM", "&&", "!", "OK_FOR_Q", "(", "in", ")", ")", "{" ]
[ "if", "(", "class", "!=", "SP_REGS", "&&", "class", "!=", "ADDRESS_REGS", "&&", "class", "!=", "SP_OR_ADDRESS_REGS", "&&", "class", "!=", "SP_OR_EXTENDED_REGS", "&&", "class", "!=", "ADDRESS_OR_EXTENDED_REGS", "&&", "class", "!=", "SP_OR_ADDRESS_OR_EXTENDED_REGS", "...
GCC
s390
CPP
next_suggestion
MPU
12,576
[ "if", "(", "in_p", "&&", "SYMBOLIC_CONST", "(", "x", ")", "&&", "flag_pic", "==", "<NUM_LIT>", "&&", "rclass", "!=", "ADDR_REGS", ")", "sri", "->", "icode", "=", "(", "TARGET_64BIT", "?", "CODE_FOR_reloaddi_PIC_addr", ":" ]
[ "if", "(", "in_p", "&&", "s390_loadrelative_operand_p", "(", "x", ",", "&", "symref", ",", "&", "offset", ")", "&&", "mode", "==", "Pmode", "&&", "!", "SYMBOL_FLAG_NOTALIGN2_P", "(", "symref", ")", "&&", "(", "offset", "&", "<NUM_LIT>", ")", "==", "<NUM_...
GCC
s390
MD
program_repair
MPU
12,577
[ "<FIXS>", "emit_insn", "(", "gen_fix_trunc", "BFP", ":", "mode", ">", "GPR", ":", "mode", ">", "<NUM_LIT>", "(", "operands", "[", "<NUM_LIT>", "]", ",", "temp", ",", "<FIXE>", "<FIXS>", "emit_insn", "(", "gen_fix_trunc", "BFP", ":", "mode", ">", "GPR", "...
[ "emit_jump_insn", "(", "gen_blt", "(", "label1", ")", ")", "emit_insn", "(", "gen_sub", "BFP", ":", "mode", ">", "<NUM_LIT>", "(", "temp", ",", "operands", "[", "<NUM_LIT>", "]", ",", "CONST_DOUBLE_FROM_REAL_VALUE", "(", "sub", ",", "BFP", ":", "MODE", ">"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
12,578
[ "}" ]
[ "Not", "=", "ICmp", "->", "isTrueWhenEqual", "(", ")", ";", "return", "getRegForValue", "(", "ICmp", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "}", "Not", "=", "false", ";", "Register", "Reg", "=", "getRegForValue", "(", "V", ")", ";", "if",...
LLVM
AArch64
CPP
stmt_completion
CPU
12,579
[ "true", ";" ]
[ "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedulingBounda...
LLVM
AArch64
CPP
program_repair
CPU
12,580
[ "<FIXS>", "~", "AArch64ELFObjectWriter", "(", ")", "override", "=", "default", ";", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "MCTargetDesc/AArch64MCTargetDesc.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCContext.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCELFObjectWriter.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/MC/MCValue.h", "<STR_LIT>...
LLVM
PowerPC
CPP
next_suggestion
CPU
12,581
[ "if", "(", "Arg", ".", "getValueType", "(", ")", "==", "MVT", "::", "i1", ")", "Arg", "=", "DAG", ".", "getNode", "(", "Flags", ".", "isSExt", "(", ")", "?", "ISD", "::", "SIGN_EXTEND", ":", "ISD", "::", "ZERO_EXTEND", ",", "dl", ",", "MVT", "::"...
[ "if", "(", "Result", ")", "{", "errs", "(", ")", "<<", "<STR_LIT>", "Call operand #", "<STR_LIT>", "<<", "i", "<<", "<STR_LIT>", " has unhandled type ", "<STR_LIT>", "<<", "EVT", "(", "ArgVT", ")", ".", "getEVTString", "(", ")", "<<", "<STR_LIT>", "\\n", "...
GCC
i386
MD
stmt_completion
CPU
12,582
[ "HI", "<STR_LIT>", ")" ]
[ "(", "define_mode_iterator", "SWI1248_AVX512BWDQ2_64", "[", "(", "QI", "<STR_LIT>", ")", "(" ]
GCC
frv
MD
next_suggestion
VLIW
12,583
[ "UNSPEC_MQLCLRHS", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>...
GCC
s390
MD
next_suggestion
MPU
12,584
[ "(", "unspec", ":", "SI", "[", "(", "reg", ":", "CCRAW", "CC_REGNUM", ")", "]", "UNSPEC_CC_TO_INT", ")", ")", "]" ]
[ "(", "set", "(", "reg", ":", "CCRAW", "CC_REGNUM", ")", "(", "unspec", ":", "CCRAW", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "const_int", "VSTRING_FLAG_CS", ")", "]", "UNSPEC_VEC_VFENECC", ")", ")", "]", ")", "("...
LLVM
Hexagon
CPP
stmt_completion
DSP
12,585
[ ":" ]
[ "return", "true", ";", "case", "S2_storerh_io", ":", "case", "S2_storerhnew_io", ":", "case", "S2_pstorerht_io", ":", "case", "S2_pstorerhf_io", ":", "case", "S4_pstorerhtnew_io", ":", "case", "S4_pstorerhfnew_io", ":", "case", "S2_pstorerhnewt_io", ":", "case", "S2...
GCC
frv
CPP
code_generation
VLIW
12,586
[ "int", "frv_emit_movsi", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "int", "base_regno", "=", "-", "<NUM_LIT>", ";", "int", "unspec", "=", "<NUM_LIT>", ";", "rtx", "sym", "=", "src", ";", "struct", "frv_unspec", "old_unspec", ";", "if", "(", "!",...
[ "Emit", "code", "to", "handle", "a", "MOVSI", ",", "adding", "in", "the", "small", "data", "register", "or", "pic", "register", "if", "needed", "to", "load", "up", "addresses", ".", "Return", "TRUE", "if", "the", "appropriate", "instructions", "are", "emit...
GCC
cris
CPP
code_generation
MPU
12,587
[ "bool", "cris_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "const_rtx", "x1", ",", "x2", ";", "if", "(", "cris_base_or_autoincr_p", "(", "x", ",", "strict", ")", ")", "return", "true", ";", "else", ...
[ "Worker", "function", "for", "TARGET_LEGITIMATE_ADDRESS_P", "." ]
LLVM
X86
CPP
stmt_completion
CPU
12,588
[ "Relocation", "::", "Type", "pType", ")", "const", "{" ]
[ "const", "char", "*", "X86_64Relocator", "::", "getName", "(" ]
GCC
mips
CPP
next_suggestion
CPU
12,589
[ "return", "data_section", ";" ]
[ "else", "if", "(", "flag_function_sections", "&&", "flag_data_sections", "&&", "strncmp", "(", "name", ",", "<STR_LIT>", ".text.", "<STR_LIT>", ",", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", "{", "char", "*", "rname", "=", "ASTRDUP", "(", "name", ")", ";", ...
LLVM
ARM
CPP
stmt_completion
CPU
12,590
[ "getInt32", "(", "Increment", ")", ",", "Mask", "}", ")", ";" ]
[ "if", "(", "match", "(", "Mask", ",", "m_One", "(", ")", ")", ")", "return", "Builder", ".", "CreateIntrinsic", "(", "Intrinsic", "::", "arm_mve_vldr_gather_base_wb", ",", "{", "Ty", ",", "Ptr", "->", "getType", "(", ")", "}", ",", "{", "Ptr", ",", "...
LLVM
AMDGPU
CPP
program_repair
GPU
12,591
[ "<FIXS>", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Opc", ")", ".", "TSFlags", ";", "if", "(", "isGFX940", "(", ")", "&&", "(", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<FIXE>" ]
[ "return", "false", ";", "}", "<BUGS>", "if", "(", "isGFX940", "(", ")", "&&", "(", "MII", ".", "get", "(", "Opc", ")", ".", "TSFlags", "&", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", "{", "<BUGE>", "int", "OpSelIdx", "=", "AMDGPU", "::", "getNamedOper...
GCC
h8300
CPP
next_suggestion
MPU
12,592
[ "}" ]
[ "if", "(", "BINARY_P", "(", "SET_SRC", "(", "set", ")", ")", ")", "return", "h8300_length_from_table", "(", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "XEXP", "(", "SET_SRC", "(", "set", ")", ",", "<NUM_LIT>", ")", ",", "tab...
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,593
[ ";" ]
[ "MachineInstr", "*", "GCNDPPCombine", "::", "createDPPInst", "(", "MachineInstr", "&", "OrigMI", ",", "MachineInstr", "&", "MovMI", ",", "RegSubRegPair", "CombOldVGPR", ",", "MachineOperand", "*", "OldOpndValue", ",", "bool", "CombBCZ", ")", "const", "{", "assert"...
LLVM
X86
CPP
stmt_completion
CPU
12,594
[ "false", ";" ]
[ "if", "(", "checkInFPOPrologue", "(", "L", ")", ")", "return", "true", ";", "FPOInstruction", "Inst", ";", "Inst", ".", "Label", "=", "emitFPOLabel", "(", ")", ";", "Inst", ".", "Op", "=", "FPOInstruction", "::", "PushReg", ";", "Inst", ".", "RegOrOffset...
GCC
i386
CPP
stmt_completion
CPU
12,595
[ ")", "_", "_", "Y", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pmuldq256", "(", "(", "_", "_", "v8si", ")", "_", "_", "X", ",", "(", "_", "_", "v8si" ]
LLVM
Blackfin
CPP
next_suggestion
DSP
12,596
[ "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DstReg", "=", "MI", ".", "getOpe...
LLVM
AMDGPU
CPP
stmt_completion
GPU
12,597
[ "->", "hasOneMemOperand", "(", ")", ")", ";" ]
[ "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "SubRegIdx", "=", "getSubRegIdxs", "(", "CI", ",", "Paired", ")", ";", "const", "unsigned", "SubRegIdx0", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "...
GCC
iq2000
CPP
next_suggestion
CPU
12,598
[ "}" ]
[ "emit_insn", "(", "gen_addsi3", "(", "reg", ",", "reg", ",", "stack_pointer_rtx", ")", ")", ";", "return", "reg", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
12,599
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]
[ "class", "BaseMulAccum", "<", "bit", "isSub", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "multype", ",", "RegisterClass", "addtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "(", "outs", "...