Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
code_generation
CPU
20,300
[ "TargetLoweringBase", "::", "LegalizeTypeAction", "AArch64TargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "MVT", "SVT", "=", "VT", ".", "getSimpleVT", "(", ")", ";", "if", "(", "SVT", "==", "MVT", "::", "v1i8", "||", "...
[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]
GCC
arm
MD
stmt_completion
CPU
20,301
[ "<STR_LIT>", ")", "]" ]
[ "(", "minus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operator", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_oper...
LLVM
AArch64
TD
next_suggestion
CPU
20,302
[ "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
[ "def", "MovImm64ShifterOperand", ":", "AsmOperandClass", "{", "let", "SuperClasses", "=", "[", "ShifterOperand", "]", ";", "let", "Name", "=", "<STR_LIT>", ";", "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
20,303
[ "O", "<<", "<STR_LIT>", "\\t.indirect_symbol ", "<STR_LIT>", "<<", "*", "Stubs", "[", "i", "]", ".", "second", "<<", "'", "\\n", "'", ";" ]
[ "TargetLoweringObjectFileMachO", "&", "TLOFMacho", "=", "static_cast", "<", "TargetLoweringObjectFileMachO", "&", ">", "(", "getObjFileLowering", "(", ")", ")", ";", "MachineModuleInfoMachO", "&", "MMIMacho", "=", "MMI", "->", "getObjFileInfo", "<", "MachineModuleInfoMa...
GCC
arm
MD
program_repair
CPU
20,304
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "mult", ":", "VH", "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", "set_attr...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,305
[ "CodeSourceRegister", ")", ";" ]
[ "}", "DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Merge PHI (", "<STR_LIT>", "<<", "printMBBReference", "(", "*", "MergeBB", ")", "<<", "<STR_LIT>", "): ", "<STR_LIT>", "<<", "printReg", "(", "DestRegister", ",", "TRI", ")", "<<", "<STR_LIT>", " = PHI...
LLVM
XCore
CPP
next_suggestion
MPU
20,306
[ "SDValue", "Zero", "=", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ";" ]
[ "SDValue", "LHSH", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_ELEMENT", ",", "dl", ",", "MVT", "::", "i32", ",", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")...
LLVM
R600
TD
stmt_completion
GPU
20,307
[ ">", ";" ]
[ "def", "MULHI_UINT_cm", ":", "MULHI_UINT_Common", "<", "<NUM_LIT>" ]
LLVM
Hexagon
TD
stmt_completion
DSP
20,308
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
GCC
i386
CPP
stmt_completion
CPU
20,309
[ ")", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_rot_epi16", "(", "_", "_", "m128i", "_", "_", "A", ","...
LLVM
Mips
CPP
next_suggestion
CPU
20,310
[ "LookupHelper", "=", "false", ";" ]
[ "bool", "LookupHelper", "=", "true", ";", "if", "(", "ExternalSymbolSDNode", "*", "S", "=", "dyn_cast", "<", "ExternalSymbolSDNode", ">", "(", "CLI", ".", "Callee", ")", ")", "{", "Mips16Libcall", "Find", "=", "{", "RTLIB", "::", "UNKNOWN_LIBCALL", ",", "S...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,311
[ "second", "|=", "Mask", ";" ]
[ "LaneBitmask", "Mask", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Reg", ")", "?", "TRI", "->", "getSubRegIndexLaneMask", "(", "MO", ".", "getSubReg", "(", ")", ")", ":", "LaneBitmask", "::", "getAll", "(", ")", ";", "RegUse", "&", "Map", "...
GCC
alpha
MD
stmt_completion
MPU
20,312
[ "<STR_LIT>", ")", ")" ]
[ "<STR_LIT>", "(", "match_operand", "<NUM_LIT>" ]
LLVM
X86
CPP
program_repair
CPU
20,313
[ "<FIXS>", ".", "Case", "(", "<STR_LIT>", "esp", "<STR_LIT>", ",", "X86", "::", "ESP", ")", ".", "Case", "(", "<STR_LIT>", "rsp", "<STR_LIT>", ",", "X86", "::", "RSP", ")", ".", "Case", "(", "<STR_LIT>", "ebp", "<STR_LIT>", ",", "X86", "::", "EBP", ")...
[ "const", "TargetFrameLowering", "&", "TFI", "=", "*", "Subtarget", ".", "getFrameLowering", "(", ")", ";", "Register", "Reg", "=", "StringSwitch", "unsigned", ">", "(", "RegName", ")", "<BUGS>", ".", "Case", "(", "<STR_LIT>", "esp", "<STR_LIT>", ",", "X86", ...
LLVM
ARM
TD
stmt_completion
CPU
20,314
[ "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "lane", "{", "<NUM_LIT>" ]
GCC
i386
MD
next_suggestion
CPU
20,315
[ "<STR_LIT>" ]
[ "(", "unspec", ":", "DI", "[", "(", "label_ref", "(", "match_operand", "<NUM_LIT>", ")", ")", "]", "UNSPEC_SET_RIP", ")", ")", "]", "<STR_LIT>" ]
LLVM
AVR
TD
stmt_completion
MPU
20,316
[ "Requires", "<", "[", "HasSRAM", "]", ">", ";" ]
[ "def", "LDDWRdPtrQ", ":", "Pseudo", "<", "(", "outs", "DREGS_WITHOUT_Z_WORKAROUND", ":", "$", "dst", ")", ",", "(", "ins", "memri", ":", "$", "memri", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "i16", ":", "$", "dst", ",", "(", "load", "addr", ":...
LLVM
Hexagon
TD
next_suggestion
DSP
20,317
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", "...
LLVM
VE
CPP
next_suggestion
CPU
20,318
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "bool", "isPackingSupportOpcode", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
LLVM
ARM
CPP
stmt_completion
CPU
20,319
[ "GPRRegClass", ";" ]
[ "if", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i16", "&&", "VT", "!=", "MVT", "::", "i8", "&&", "VT", "!=", "MVT", "::", "i1", ")", "return", "<NUM_LIT>", ";", "const", "ConstantInt", "*", "CI", "=", "cast", "<", "Co...
GCC
arm
MD
next_suggestion
CPU
20,320
[ "<STR_LIT>" ]
[ "(", "set", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "mem", ":", "SI", "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
20,321
[ "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";" ]
[ "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervalsWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineBlockFrequencyInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineBlock...
LLVM
AMDGPU
CPP
program_repair
GPU
20,322
[ "<FIXS>", "getDWordFromOffset", "(", "DAG", ",", "SL", ",", "FirstElt", "->", "SrcOp", ",", "FirstElt", "->", "DWordOffset", ")", ";", "<FIXE>", "<FIXS>", "getDWordFromOffset", "(", "DAG", ",", "SL", ",", "SecondElt", "->", "SrcOp", ",", "SecondElt", "->", ...
[ "auto", "PermMask", "=", "addPermMasks", "(", "FirstMask", ",", "SecondMask", ")", ";", "auto", "FirstVal", "=", "<BUGS>", "DAG", ".", "getBitcastedAnyExtOrTrunc", "(", "FirstElt", "->", "first", ",", "SL", ",", "MVT", "::", "i32", ")", ";", "<BUGE>", "aut...
LLVM
AArch64
CPP
stmt_completion
CPU
20,323
[ "->", "getTypeLegalizationCost", "(", "Ty", ")", ";" ]
[ "unsigned", "AArch64TTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "MVT", ">", "LT...
GCC
i386
CPP
stmt_completion
CPU
20,324
[ "_", "_", "v8di", ")", "_", "mm512_setzero_si512", "(", ")", ",", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_permvardi512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "Y", ",", "(", "_", "_", "v8di", ")", "_", "_", "X", ",", "(" ]
GCC
arm
MD
program_repair
CPU
20,325
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VH", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<BUGS>", "<ST...
LLVM
ARM
CPP
stmt_completion
CPU
20,326
[ "optimise barriers pass", "<STR_LIT>", ";" ]
[ "return", "<STR_LIT>" ]
GCC
rs6000
CPP
program_repair
CPU
20,327
[ "<FIXS>", "if", "(", "!", "CONST_INT_P", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "||", "!", "CONST_INT_P", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]
[ "else", "if", "(", "mode", "==", "V2DImode", ")", "{", "<BUGS>", "if", "(", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", "!=", "CONST_INT", "||", "GET_CODE", "(", "CONST_VECTOR_ELT", "(", "op", ",", "<NUM_LIT>", ")", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
20,328
[ "isUnsigned", ";" ]
[ "class", "T_M2_mpyd", "<", "bits", "<", "<NUM_LIT>", ">", "LHbits", ",", "bit", "isRnd", ",", "bit", "hasShift", ",", "bit", "isUnsigned", ">", ":", "MInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd", ")", ",", "(", "ins", "IntRegs", ":", "$", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
20,329
[ "Fast", "=", "<NUM_LIT>", ";" ]
[ "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "unsigned", "*", "Fast", ")", "const", "{", "MVT", "SVT", "...
LLVM
Mips
CPP
next_suggestion
CPU
20,330
[ "default", ":" ]
[ "unsigned", "index", "=", "MCP", "->", "getConstantPoolIndex", "(", "C", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "ChangeToImmediate", "(", "index", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")",...
GCC
i386
CPP
stmt_completion
CPU
20,331
[ "X", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "~", "_", "_", "X", "|", "(", "_", "_" ]
GCC
i386
CPP
stmt_completion
CPU
20,332
[ ")", "_", "_", "B", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di" ]
LLVM
ARM
TD
next_suggestion
CPU
20,333
[ "let", "validForTailPredication", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NU...
LLVM
X86
CPP
stmt_completion
CPU
20,334
[ "::", "EFLAGS", ")", ";" ]
[ "assert", "(", "OldFlagDef1", "->", "isDead", "(", ")", "&&", "OldFlagDef2", "->", "isDead", "(", ")", "&&", "<STR_LIT>", "Must have dead EFLAGS operand in reassociable instruction", "<STR_LIT>", ")", ";", "MachineOperand", "*", "NewFlagDef1", "=", "NewMI1", ".", "f...
LLVM
Hexagon
CPP
code_generation
DSP
20,335
[ "bool", "HexagonGenInsert", "::", "isConstant", "(", "unsigned", "VR", ")", "const", "{", "const", "BitTracker", "::", "RegisterCell", "&", "RC", "=", "CMS", "->", "lookup", "(", "VR", ")", ";", "uint16_t", "W", "=", "RC", ".", "width", "(", ")", ";", ...
[ "Returns", "true", "if", "we", "know", "the", "value", "of", "all", "bits", "." ]
GCC
aarch64
MD
next_suggestion
CPU
20,336
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
nds32
MD
stmt_completion
CPU
20,337
[ ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
arm
CPP
next_suggestion
CPU
20,338
[ "if", "(", "(", "!", "df_regs_ever_live_p", "(", "regno", ")", "||", "call_used_regs", "[", "regno", "]", ")", "&&", "(", "!", "df_regs_ever_live_p", "(", "regno", "+", "<NUM_LIT>", ")", "||", "call_used_regs", "[", "regno", "+", "<NUM_LIT>", "]", ")", "...
[ "for", "(", "regno", "=", "FIRST_VFP_REGNUM", ";", "regno", "<", "LAST_VFP_REGNUM", ";", "regno", "+=", "<NUM_LIT>", ")", "{" ]
GCC
xtensa
CPP
next_suggestion
MPU
20,339
[ "}" ]
[ "if", "(", "CONST_INT_P", "(", "x", ")", ")", "return", "TARGET_AUTO_LITPOOLS", "||", "TARGET_CONST16", "||", "xtensa_simm12b", "(", "INTVAL", "(", "x", ")", ")", ";", "return", "!", "xtensa_tls_referenced_p", "(", "x", ")", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
20,340
[ "=", "<STR_LIT>", ";" ]
[ "def", "exact12_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=", "<STR_LIT>", ";", "let", "RenderMethod" ]
GCC
arm
MD
stmt_completion
CPU
20,341
[ "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "abs", ":", "DF", "(", "match_operand", ":" ]
GCC
rs6000
MD
stmt_completion
CPU
20,342
[ ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC
rs6000
CPP
program_repair
CPU
20,343
[ "<FIXS>", "<FIXE>", "<FIXS>", "rtx", "argreg", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "elseemit_library_call_value", "(", "tga", ",", "dest", ",", "LCT_CONST", ",", "Pmode", ")", ";", "<FIXE>", "<FIXS>", "<FIXE>", "...
[ "{", "rtx", "arg", "=", "gen_rtx_UNSPEC", "(", "Pmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", "addr", ",", "got", ")", ",", "UNSPEC_TLSGD", ")", ";", "global_tlsarg", "=", "arg", ";", "<BUGS>", "rtx", "argreg", "=", "const0_rtx", ";", "<BUGE>", "if", ...
GCC
alpha
CPP
next_suggestion
MPU
20,344
[ "break", ";" ]
[ "case", "'", "h", "'", ":", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "output_operand_lossage", "(", "<STR_LIT>", "invalid %%h value", "<STR_LIT>", ")", ";", "fprintf", "(", "file", ",", "HOST_WIDE_INT_PRINT_DEC", ",", "INTVAL", "(", "x", ")", ">>...
LLVM
AArch64
TD
next_suggestion
CPU
20,345
[ "code", "Requires", "=", "[", "{", "{", "}", "}", "]", ";" ]
[ "let", "SearchableFields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";", "let", "EnumValueField", "=", "<STR_LIT>", ";", "string", "Name", "=", "name", ";", "bits", "<", "<NUM_LIT>", ">", "Encoding", ";", "let", "Encoding", "{", "<NUM_LIT>", "-", "<NU...
GCC
sh
CPP
stmt_completion
CPU
20,346
[ ";" ]
[ "call_used_regs", "[", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", "]", "=", "call_used_regs", "[", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", "]", "=", "<NUM_LIT>", ";", "call_really_used_regs", "[", "FIRST_GENERAL_REG", "+", "<NUM_LIT>", "]", "=", "call_really_used_regs", "[...
GCC
sh
CPP
stmt_completion
CPU
20,347
[ "(", "V8QI", ")", ")", ")", ";" ]
[ "static", "_", "_", "inline", "unsigned", "long", "long", "sh_media_BYTEREV", "(", "unsigned", "long", "long", "mm", ")", "{", "typedef", "float", "v8qi", "_", "_", "attribute__", "(", "(", "mode" ]
GCC
aarch64
CPP
stmt_completion
CPU
20,348
[ ",", "ymode", ")", ";" ]
[ "rtx", "r", "=", "simplify_const_unary_operation", "(", "ZERO_EXTEND", ",", "xmode", ",", "y" ]
GCC
i386
CPP
stmt_completion
CPU
20,349
[ ";" ]
[ "FOR_BB_INSNS", "(", "bb", ",", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", "&&", "ANY_RETURN_P", "(", "PATTERN", "(", "insn", ")", ")", ")", "break", ";", "if", "(", "NONDEBUG_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN",...
GCC
tilegx
MD
stmt_completion
VLIW
20,350
[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "ashift", ":", "SI", "(", "truncate", ":", "SI", "(", "match_operand" ]
LLVM
ARM64
TD
next_suggestion
CPU
20,351
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM...
LLVM
Hexagon
TD
next_suggestion
DSP
20,352
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_cmpbgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeS_3op", ">", ",", "Enc_c2b48e",...
GCC
arm
MD
stmt_completion
CPU
20,353
[ "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "match_operand", ":", "VDQIW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "VHADD", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr" ]
GCC
arm
MD
stmt_completion
CPU
20,354
[ ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
LLVM
ARM
CPP
next_suggestion
CPU
20,355
[ "if", "(", "Num", "==", "-", "<NUM_LIT>", ")", "return", "MatchOperand_NoMatch", ";" ]
[ "ARMAsmParser", "::", "OperandMatchResultTy", "ARMAsmParser", "::", "tryParseCoprocNumOperand", "(", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "SMLoc", "S", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")",...
LLVM
ARM
TD
stmt_completion
CPU
20,356
[ ",", "<NUM_LIT>", ",", "<NUM_LIT>", ">", ";" ]
[ "def", "MVE_VADD_qr_f32", ":", "MVE_VxADDSUB_qr", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "<NUM_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,357
[ "CondReg", ".", "setIsKill", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isKill", "(", ")", ")", ";" ]
[ "CondReg", ".", "setIsUndef", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isUndef", "(", ")", ")", ";", "CondReg", ".", "setIsKill", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "isKill", "(", ")", ")", ";", "if", "(", "BytesAdded", ")", "*", "BytesAdded",...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,358
[ "MachineFrameInfo", "&", "MFI", ")", "{" ]
[ "void", "SIMachineFunctionInfo", "::", "removeSGPRToVGPRFrameIndices", "(" ]
GCC
rs6000
MD
next_suggestion
CPU
20,359
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR...
LLVM
X86
CPP
stmt_completion
CPU
20,360
[ "B", ")", ";" ]
[ "return", "DAG", "->", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "VT", ",", "A", "," ]
LLVM
AArch64
TD
next_suggestion
CPU
20,361
[ "}" ]
[ "def", "Wi", ":", "BaseInsertImmediate", "<", "opc", ",", "GPR32", ",", "movimm32_shift", ",", "asm", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
or1k
CPP
code_generation
CPU
20,362
[ "static", "void", "or", "<NUM_LIT>", "k_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "...
[ "Worker", "for", "TARGET_FUNCTION_ARG_ADVANCE", ".", "Update", "the", "cumulative", "args", "descriptor", "CUM_V", "to", "advance", "past", "the", "next", "function", "argument", ".", "Note", ",", "this", "is", "not", "called", "for", "arguments", "passed", "on"...
LLVM
X86
CPP
stmt_completion
CPU
20,363
[ "X86", "::", "RAX", ")", ";" ]
[ "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "CC", "!=", "CallingConv", "::", "C", "&&", "CC", "!=", "CallingConv", "::", "Fast", "&&", "CC", "!=", "CallingConv", "::", "X86_FastCall", ")", "return", "fals...
GCC
mn10300
MD
next_suggestion
MPU
20,364
[ "<STR_LIT>" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ior", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM
ARM64
TD
stmt_completion
CPU
20,365
[ ",", "<STR_LIT>", ">", ";" ]
[ "def", "STXPW", ":", "StoreExclusivePair", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "GPR32" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
20,366
[ "V6_vL32b_cur_ai", ":" ]
[ "bool", "HexagonInstrInfo", "::", "isDotCurInst", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", "::", "V6_vL32b_cur_pi", ":", "case", "Hexagon", "::" ]
LLVM
TPC
TD
stmt_completion
Virtual ISA
20,367
[ ":", "$", "movdgunpack", ")", ";" ]
[ "let", "ParserMatchClass", "=", "MovDGUnpackAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm" ]
LLVM
X86
CPP
program_repair
CPU
20,368
[ "<FIXS>", "{", "X86", "::", "MOV8mr", ",", "X86", "::", "MOV16mr", ",", "X86", "::", "MOV32mr", ",", "X86", "::", "FST64m", ",", "X86", "::", "FSTP80m", "}", ";", "<FIXE>" ]
[ "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "int", "FrameIdx", ")", "const", "{", "static", "const", "unsigned", "Opcode", "[", "]", "=", "<BUGS>", "{", "X86", "::", "MOV8mr", ",", "X86", "::", "MOV16mr", ",", "X86", "::"...
GCC
sparc
MD
stmt_completion
CPU
20,369
[ "]", ")" ]
[ "(", "ior", ":", "VL", "(", "not", ":", "VL", "(", "match_operand", ":", "VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "not", ":", "VL", "(", "match_operand", ":", "VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<...
GCC
arm
CPP
stmt_completion
CPU
20,370
[ "_", "_", "a", ")", ";" ]
[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vrecpev2si", "(", "(", "int32x2_t", ")" ]
GCC
arm
CPP
stmt_completion
CPU
20,371
[ ")", ";" ]
[ "vreinterpret_u16_u64", "(", "uint64x1_t", "_", "_", "a", ")", "{", "return", "(", "uint16x4_t", ")", "_", "_", "builtin_neon_vreinterpretv4hidi", "(", "(", "int64x1_t", ")", "_", "_", "a" ]
GCC
microblaze
MD
next_suggestion
MPU
20,372
[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
h8300
CPP
next_suggestion
MPU
20,373
[ "return", "par", ";" ]
[ "int", "len", "=", "XVECLEN", "(", "par", ",", "<NUM_LIT>", ")", ";", "int", "i", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "len", ";", "i", "++", ")", "RTX_FRAME_RELATED_P", "(", "XVECEXP", "(", "par", ",", "<NUM_LIT>", ",", "i", ")...
GCC
aarch64
CPP
program_repair
CPU
20,374
[ "<FIXS>", "allocno", "->", "is_strong_copy_src", "=", "false", ";", "allocno", "->", "related_allocno", "=", "INVALID_ALLOCNO", ";", "allocno", "->", "is_equiv", "=", "false", ";", "<FIXE>" ]
[ "voidearly_ra", "::", "record_allocno_use", "(", "allocno_info", "*", "allocno", ")", "{", "bitmap_set_bit", "(", "m_live_allocnos", ",", "allocno", "->", "id", ")", ";", "if", "(", "allocno", "->", "end_point", ">", "m_current_point", ")", "{", "allocno", "->...
LLVM
MMIX
CPP
next_suggestion
CPU
20,375
[ "unsigned", "Reg", "=", "GPRDecoderTable", "[", "RegNo", "]", ";" ]
[ "static", "DecodeStatus", "DecodeGPRRegisterClass", "(", "MCInst", "&", "Inst", ",", "uint64_t", "RegNo", ",", "uint64_t", "Address", ",", "const", "void", "*", "Decoder", ")", "{", "if", "(", "RegNo", ">", "sizeof", "(", "GPRDecoderTable", ")", ")", "return...
GCC
h8300
MD
stmt_completion
MPU
20,376
[ ")" ]
[ "(", "plus", ":", "SI", "(", "mult", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM
R600
TD
next_suggestion
GPU
20,377
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Word1", ";" ]
[ "let", "VALID_PIXEL_MODE", "=", "<NUM_LIT>", ";", "let", "COND", "=", "<NUM_LIT>", ";", "let", "COUNT", "=", "CNT", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "CALL_COUNT", "=", "<NUM_LIT>", ";", "let", "COUNT_3", "=", "CNT", "{", "<NUM_LIT>", ...
LLVM
ARM
TD
next_suggestion
CPU
20,378
[ "let", "Unpredictable", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op27_20", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op11_4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";", "let", "Inst", "{", "<NUM...
LLVM
AArch64
CPP
stmt_completion
CPU
20,379
[ ")", ";" ]
[ "MCAsmBackend", "*", "llvm", "::", "createAArch64beAsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "StringRef", "TT", ",", "StringRef", "CPU", ")", "{", "Triple", "TheTriple", "(", "TT" ]
LLVM
Hexagon
TD
stmt_completion
DSP
20,380
[ "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
X86
CPP
next_suggestion
CPU
20,381
[ "}" ]
[ "if", "(", "MI", ".", "getOperand", "(", "Op", ")", ".", "isFI", "(", ")", ")", "return", "true", ";", "return", "Op", "+", "X86", "::", "AddrNumOperands", "<=", "MI", ".", "getNumOperands", "(", ")", "&&", "MI", ".", "getOperand", "(", "Op", "+", ...
LLVM
X86
TD
program_repair
CPU
20,382
[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup95", ",", "ReadAfterVecXLd", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<FIXE>" ]
[ "}", "def", ":", "InstRW", "[", "SKXWriteResGroup95", "]", ",", "(", "instrs", "VMOVNTDQAZ128rm", ",", "VPBLENDDrmi", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup95", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<BUGE>", "<STR_LIT>...
GCC
ft32
MD
next_suggestion
MPU
20,383
[ "(", "mem", ":", "SI", "(", "post_inc", ":", "SI", "(", "reg", ":", "SI", "SP_REG", ")", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
i386
CPP
stmt_completion
CPU
20,384
[ "_", "_", "v4di", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_cmpq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "X", ",", "(" ]
LLVM
Mips
CPP
stmt_completion
CPU
20,385
[ "Str", ".", "size", "(", ")", ";" ]
[ "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateToken", "(", "StringRef", "Str", ",", "SMLoc", "S", ",", "MipsAsmParser", "&", "Parser", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "MipsOperand", ">", "(", "k_Token", ...
GCC
aarch64
MD
stmt_completion
CPU
20,386
[ ")", ">", "=", "<NUM_LIT>" ]
[ "{", "if", "(", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "!", "=", "const0_rtx", ")", "return", "false", "rtx", "op0", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", "if", "(", "!", "REG_P", "(", "op0", ")", "|", "|", "REGNO", "(", "op0", ")",...
LLVM
R600
CPP
stmt_completion
GPU
20,387
[ ",", "SwizzleRemap", ")", ";" ]
[ "assert", "(", "BuildVector", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BUILD_VECTOR", ")", ";", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "SwizzleRemap", ";", "BuildVector", "=", "CompactSwizzlableVector", "(", "DAG", ",", "BuildVector", ",", ...
LLVM
DirectX
CPP
next_suggestion
Virtual ISA
20,388
[ "}" ]
[ "const", "std", "::", "vector", "<", "const", "BasicBlock", "*", ">", "&", "getBasicBlocks", "(", ")", "const", "{", "return", "BasicBlocks", ";" ]
LLVM
Hexagon
TD
program_repair
DSP
20,389
[ "<FIXS>", "let", "isNVStorable", "=", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "isHalf", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "<FIXE>" ]
[ "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ",", "!", "if", "(", "!", "eq", "(", "ImmOpStr", ",", "<STR_LIT>", ")", ",", "offset", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}...
LLVM
Videocore
CPP
stmt_completion
DSP
20,390
[ "<STR_LIT>", ")", ";" ]
[ "static", "MCRegisterInfo", "*", "createVideocoreMCRegisterInfo", "(", "StringRef", "TT", ")", "{", "MCRegisterInfo", "*", "X", "=", "new", "MCRegisterInfo", "(", ")", ";", "InitVideocoreMCRegisterInfo", "(", "X", ",", "<STR_LIT>", "::" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,391
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Os8", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Mu2", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Os8", ";" ]
LLVM
AArch64
TD
stmt_completion
CPU
20,392
[ ">", ",", "GIComplexPatternEquiv", "<", "ro_Xindexed16", ">", ";" ]
[ "def", "gi_ro_Xindexed16", ":", "GIComplexOperandMatcher", "<", "s64", ",", "<STR_LIT>" ]
LLVM
SystemZ
TD
stmt_completion
CPU
20,393
[ "ins", "bdraddr12only", ":", "$", "RBD1", ",", "bdaddr12only", ":", "$", "BD2", ",", "cls", ":", "$", "R3", ")", ",", "mnemonic", "#", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "class", "MemoryBinarySSd", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterOperand", "cls", ">", ":", "InstSSd", "<", "opcode", ",", "(", "outs", ")", ",", "(" ]
LLVM
X86
TD
next_suggestion
CPU
20,394
[ "}" ]
[ "let", "ResourceCycles", "=", "Res", ";", "let", "NumMicroOps", "=", "UOps", ";" ]
GCC
rs6000
MD
next_suggestion
CPU
20,395
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
next_suggestion
CPU
20,396
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "iop", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Zm", ";", "bit", "iop", ";" ]
GCC
arm
CPP
code_generation
CPU
20,397
[ "int", "label_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "LABEL_REF_P", "(", "x", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", ...
[ "Return", "TRUE", "if", "X", "references", "a", "LABEL_REF", "." ]
LLVM
AMDGPU
CPP
code_generation
GPU
20,398
[ "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SITargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "c...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,399
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "DoubleWordA...