Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
CPP
program_repair
DSP
20,100
[ "<FIXS>", "Collapsed", ".", "erase", "(", "llvm", "::", "remove_if", "(", "Collapsed", ",", "isspace", ")", ",", "Collapsed", ".", "end", "(", ")", ")", ";", "<FIXE>" ]
[ "StringRef", "Raw", "(", "String", ".", "data", "(", ")", ",", "Third", ".", "getString", "(", ")", ".", "data", "(", ")", "-", "String", ".", "data", "(", ")", "+", "Third", ".", "getString", "(", ")", ".", "size", "(", ")", ")", ";", "std", ...
LLVM
ARM
TD
next_suggestion
CPU
20,101
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "src", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst",...
GCC
sh
MD
program_repair
CPU
20,102
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "...
GCC
aarch64
MD
stmt_completion
CPU
20,103
[ ")" ]
[ "(", "UNSPEC_AUTISP", "<STR_LIT>", ")", "(", "UNSPEC_PACI1716", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
20,104
[ "o", ",", "_", "_", "c", ")", ";" ]
[ "union", "{", "int16x8x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ci", "_", "_", "o", ";", "}", "_", "_", "bu", "=", "{", "_", "_", "b", "}", ";", "_", "_", "builtin_neon_vst3_lanev8hi", "(", "(", "_", "_", "builtin_neon_hi", "*", ")", "_"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
20,105
[ "BuildMI", "(", "*", "FuncInfo", ".", "MBB", ",", "FuncInfo", ".", "InsertPt", ",", "DbgLoc", ",", "TII", ".", "get", "(", "WebAssembly", "::", "COPY", ")", ",", "ResultReg", ")", ".", "addReg", "(", "Reg", ")", ";" ]
[ "unsigned", "WebAssemblyFastISel", "::", "copyValue", "(", "unsigned", "Reg", ")", "{", "unsigned", "ResultReg", "=", "createResultReg", "(", "MRI", ".", "getRegClass", "(", "Reg", ")", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
20,106
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "immr", ";" ]
[ "class", "BaseBitfieldImm", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "Operand", "imm_type", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "regtype", ":", "$", "Rd", ")", ",", "(", "ins", "regtype", ":", ...
LLVM
ARM64
TD
next_suggestion
CPU
20,107
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "systemreg", ";" ]
LLVM
ARM
TD
program_repair
CPU
20,108
[ "<FIXS>", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", "-", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i32", ")", ";", "<FIXE>" ]
[ "}", "def", "imm1_32_XFORM", ":", "SDNodeXForm", "imm", ",", "[", "{", "<BUGS>", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "(", "int", ")", "N", "-", ">", "getZExtValue", "(", ")", "-", "<NUM_LIT>", ",", "MVT", ":", ":", "i32", ")", ";"...
GCC
alpha
MD
stmt_completion
MPU
20,109
[ "<NUM_LIT>", ")", ")", "]", "UNSPECV_SETJMPR", ")", "]" ]
[ "[", "(", "unspec_volatile", "[", "(", "label_ref", "(", "match_operand" ]
GCC
mips
MD
next_suggestion
CPU
20,110
[ "<STR_LIT>" ]
[ "(", "fix", ":", "DI", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
ARM64
TD
next_suggestion
CPU
20,111
[ "}" ]
[ "def", "sys_cr_op", ":", "Operand", "<", "i32", ">", "{", "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "SysCRAsmOperand", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
20,112
[ "{" ]
[ "void", "Emitter", "<", "CodeEmitter", ">", "::", "emitDisplacementField", "(", "const", "MachineOperand", "*", "RelocOp", ",", "int", "DispVal", ",", "intptr_t", "PCAdj", ")", "{", "if", "(", "!", "RelocOp", ")", "{", "emitConstant", "(", "DispVal", ",", ...
LLVM
Hexagon
TD
next_suggestion
DSP
20,113
[ "}" ]
[ "def", "L4_isub_memopw_zomap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "u5_0Imm", ":", "$", "II", ")", ",", "<STR_LIT>", ",", "tc_096199d3", ",", "TypeMAPPING", ">", "{", "let", "isPseudo", "=", "<NUM_LIT...
LLVM
Mips
CPP
next_suggestion
CPU
20,114
[ "ReplaceADDiuSLLWithLUi", "(", "*", "S", ")", ";" ]
[ "void", "MipsAnalyzeImmediate", "::", "GetShortestSeq", "(", "InstSeqLs", "&", "SeqLs", ",", "InstSeq", "&", "Insts", ")", "{", "InstSeqLs", "::", "iterator", "ShortestSeq", "=", "SeqLs", ".", "end", "(", ")", ";", "unsigned", "ShortestLength", "=", "<NUM_LIT>...
LLVM
AMDGPU
TD
stmt_completion
GPU
20,115
[ "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "vt", ".", "Size", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "(", "vt", ".", "Size", ",", "<NUM_LIT>", ")", ",", "<NUM_LIT>", ",", "!", "if", "(", "!", "eq", "("...
[ "class", "getMUBUFElements", "<", "ValueType", "vt", ">", "{", "string", "vtAsStr", "=", "!", "cast", "<", "string", ">", "(", "vt", ")", ";", "int", "ret", "=", "!", "if", "(", "!", "eq", "(", "vtAsStr", ",", "<STR_LIT>", ")", ",", "<NUM_LIT>", ",...
LLVM
X86
CPP
program_repair
CPU
20,116
[ "<FIXS>", "(", "-", "<NUM_LIT>", "U", "*", "SlotSize", ")", "+", "TailCallReturnAddrDelta", ",", "true", ",", "false", ")", ";", "<FIXE>" ]
[ "MFI", "->", "CreateFixedObject", "(", "-", "TailCallReturnAddrDelta", ",", "<BUGS>", "(", "-", "<NUM_LIT>", "U", "*", "SlotSize", ")", "+", "TailCallReturnAddrDelta", ")", ";", "<BUGE>", "}", "if", "(", "hasFP", "(", "MF", ")", ")", "{" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
20,117
[ "}" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "Res: ", "<STR_LIT>", ";", "dump_registers", "(", "Reserved", ",", "*", "TRI", ")", ";", "dbgs", "(", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ...
LLVM
AArch64
CPP
next_suggestion
CPU
20,118
[ "return", "true", ";" ]
[ "if", "(", "Sym", "->", "getKind", "(", ")", "==", "MCSymbolRefExpr", "::", "VK_GOT", ")", "RelocType", "=", "unsigned", "(", "MachO", "::", "ARM64_RELOC_POINTER_TO_GOT", ")", ";", "return", "true", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", ...
LLVM
ARM
TD
stmt_completion
CPU
20,119
[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "def", "rsr", ":", "AI1", "<", "opcod", ",", "(", "outs", ")", ",", "(", "ins", "GPRnopc", ":", "$", "Rn", ",", "so_reg_reg", ":", "$", "shift", ")", ",", "DPSoRegRegFrm", ",", "iis", ",", "opc", ",", "<STR_LIT>", ",", "[", "(", "opnode", "GPRnop...
LLVM
Hexagon
TD
next_suggestion
DSP
20,120
[ "let", "isCommutable", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_svavghs", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_d08ee0f4", ",", "TypeALU32_3op", ">", ",", "Enc_5ab...
LLVM
AMDGPU
CPP
program_repair
GPU
20,121
[ "<FIXS>", "MachineInstr", "*", "RootI", "=", "getDefIgnoringCopies", "(", "Root", ",", "MRI", ")", ";", "<FIXE>" ]
[ "std", "::", "pair", "Register", ",", "int64_t", ">", "AMDGPUInstructionSelector", "::", "getPtrBaseWithConstantOffset", "(", "Register", "Root", ",", "const", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "<BUGS>", "MachineInstr", "*", "RootI", "=", "MRI"...
LLVM
AVR
CPP
stmt_completion
MPU
20,122
[ "setIsDead", "(", ")", ";" ]
[ "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", "(", ")", ";", "CallingConv", "::", "ID", "CallConv", "=", "MF", ".", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ";", "DebugLoc", "DL", "=", "(", "MBBI", "!=", "MB...
LLVM
ARM
CPP
stmt_completion
CPU
20,123
[ "Reg", ",", "<NUM_LIT>", ")", ")", ";" ]
[ "else", "if", "(", "TheTriple", ".", "isWindowsItaniumEnvironment", "(", ")", ")", "MAI", "=", "new", "ARMCOFFMCAsmInfoGNU", "(", ")", ";", "else", "if", "(", "TheTriple", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "MAI", "=", "new", "ARMCOFFMCAsmInfoMicr...
GCC
rs6000
CPP
code_generation
CPU
20,124
[ "static", "void", "rs6000_split_v4si_init_di_reg", "(", "rtx", "dest", ",", "rtx", "si1", ",", "rtx", "si2", ",", "rtx", "tmp", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "mask_32bit", "=", "HOST_WIDE_INT_C", "(", "<NUM_LIT>", ")", ";", "if", "(", "CONS...
[ "Helper", "function", "for", "rs6000_split_v4si_init", "to", "build", "up", "a", "DImode", "value", "from", "two", "SImode", "values", "." ]
LLVM
ARM64
TD
next_suggestion
CPU
20,125
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "dst2", ";" ]
[ "class", "BaseLoadStorePairPreIdx", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bit", "V", ",", "bit", "L", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ">", ":", "I", "<", "oops", ",", "iops", ",", "asm", ",", "<STR_LIT>", ",...
GCC
mcore
MD
next_suggestion
MPU
20,126
[ "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]" ]
[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
pa
CPP
code_generation
CPU
20,127
[ "static", "void", "pa_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "if", "(", "!", "TARGET_64BIT", ")", "{", "if", "(", "TARGET_PA_20", ")", "{", "fputs", "(", "<STR_LIT>", "\\tmfia\t%r20\\n", "<STR_LIT>", ",", "f", ")", ";", "fputs", "(", ...
[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts.\\", "The", "trampoline", "sets", "the", "static", "chain", "pointer", "to", "STATI...
LLVM
X86
CPP
stmt_completion
CPU
20,128
[ "(", "<NUM_LIT>", ",", "getContext", "(", ")", ")", ";" ]
[ "X86Operand", "*", "X86AsmParser", "::", "DefaultMemDIOperand", "(", "SMLoc", "Loc", ")", "{", "unsigned", "basereg", "=", "is64BitMode", "(", ")", "?", "X86", "::", "RDI", ":", "(", "is32BitMode", "(", ")", "?", "X86", "::", "EDI", ":", "X86", "::", "...
LLVM
Hexagon
TD
next_suggestion
DSP
20,129
[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_tfrsi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e87ce", ",", "PredNewRel", ",", "ImmRegRe...
LLVM
AArch64
TD
next_suggestion
CPU
20,130
[ "let", "PrintMethod", "=", "<STR_LIT>", ";" ]
[ "def", "simm7s4", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SImm7s4Operand", ";" ]
LLVM
PIC16
CPP
program_repair
MPU
20,131
[ "<FIXS>", "const", "std", "::", "string", "&", "FS", ")", ";", "<FIXE>" ]
[ "PIC16Subtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "<BUGS>", "const", "std", "::", "string", "&", "FS", ")", ";", "<BUGE>" ]
LLVM
Sparc
CPP
stmt_completion
CPU
20,132
[ "BB", ";" ]
[ "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", ".", "getI...
GCC
arm
CPP
stmt_completion
CPU
20,133
[ "_", "b", ")", ";" ]
[ "_", "_", "arm_vhaddq_u32", "(", "uint32x4_t", "_", "_", "a", ",", "uint32x4_t", "_", "_", "b", ")", "{", "return", "_", "_", "builtin_mve_vhaddq_uv4si", "(", "_", "_", "a", ",", "_" ]
LLVM
PowerPC
TD
stmt_completion
CPU
20,134
[ ",", "(", "PPCstrict_faddrtz", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", "]", ">", ";" ]
[ "def", "PPCany_faddrtz", ":", "PatFrags", "<", "(", "ops", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")", ",", "[", "(", "PPCfaddrtz", "node", ":", "$", "lhs", ",", "node", ":", "$", "rhs", ")" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
20,135
[ ")", "&&", "<STR_LIT>", "WebAssemblyII::VariableOpIsImmediate should be set for ", "<STR_LIT>", "<STR_LIT>", "variable_ops immediate ops", "<STR_LIT>", ")", ";" ]
[ "if", "(", "Op", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "OpNo", "<", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ".", "getNumOperands", "(", ")", "||", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", "...
LLVM
R600
CPP
stmt_completion
GPU
20,136
[ ";" ]
[ "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Chains", ";", "for", "(", "unsigned", "I", "=", "<NUM_LIT>", ",", "N", "=", "ST", "->", "getNumElements", "(", ")", ";", "I", "!=", "N", ";", "++", "I", ")", "{", "SDValue", "Offset", "=", "DAG...
GCC
i386
MD
stmt_completion
CPU
20,137
[ "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_concat", ":", "V2DF", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,138
[ "(", ")", ";" ]
[ "const", "unsigned", "SubRegIdx1", "=", "std", "::", "get", "<", "<NUM_LIT>", ">", "(", "SubRegIdx", ")", ";", "const", "MCInstrDesc", "&", "CopyDesc", "=", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ";", "const", "auto", "*", "Dest0", ...
GCC
arm
MD
stmt_completion
CPU
20,139
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit" ]
GCC
aarch64
CPP
stmt_completion
CPU
20,140
[ ")", "{" ]
[ "vclezh_f16", "(", "float16_t", "_", "_", "a" ]
LLVM
Z80old
CPP
next_suggestion
MPU
20,141
[ "}" ]
[ "return", "DAG", ".", "getTargetInsertSubreg", "(", "Z80old", "::", "sub_high", ",", "DL", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "ANY_EXTEND", ",", "DL", ",", "VT", ",", "Val", ")", ",", "DAG", ".", "getNode", "(", "<STR_LIT>", "::...
LLVM
X86
TD
stmt_completion
CPU
20,142
[ "SDTX86Wrapper", ">", ";" ]
[ "def", "X86WrapperRIP", ":", "SDNode", "<", "<STR_LIT>", "," ]
LLVM
X86
CPP
next_suggestion
CPU
20,143
[ "if", "(", "AsmPrinterCtor", ")", "PM", ".", "add", "(", "AsmPrinterCtor", "(", "Out", ",", "*", "this", ",", "Fast", ")", ")", ";" ]
[ "bool", "X86TargetMachine", "::", "addAssemblyEmitter", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ",", "raw_ostream", "&", "Out", ")", "{", "assert", "(", "AsmPrinterCtor", "&&", "<STR_LIT>", "AsmPrinter was not linked in", "<STR_LIT>", ")", ";" ]
LLVM
ARM64
TD
next_suggestion
CPU
20,144
[ "}" ]
[ "dag", "InOperandList", "=", "iops", ";", "let", "Pattern", "=", "pattern", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
code_generation
CPU
20,145
[ "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "(", "<NUM_LIT>", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", ";...
[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]
GCC
rx
CPP
next_suggestion
CPU
20,146
[ "}" ]
[ "rtx", "a", "=", "gen_pid_addr", "(", "gen_rtx_REG", "(", "SImode", ",", "rx_pid_base_regnum", "(", ")", ")", ",", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ")", ";", "op", "=", "replace_equiv_address", "(", "op", ",", "a", ")", ";", "}", "else", "{"...
GCC
pa
MD
next_suggestion
CPU
20,147
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "set", "(", "reg", ":", "SI", "<NUM_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ...
GCC
cris
MD
next_suggestion
MPU
20,148
[ "<STR_LIT>" ]
[ "[", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "mem", "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")",...
LLVM
Hexagon
TD
stmt_completion
DSP
20,149
[ "=", "<NUM_LIT>", ";" ]
[ "def", "J2_ploop2sr", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "b30_2Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_32779c6f", ",", "TypeCR", ">", ",", "Enc_864a5a", "{", "let", "Inst", "{", "<N...
LLVM
Hexagon
TD
stmt_completion
DSP
20,150
[ ";" ]
[ "def", "A2_tfrp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "PredNewRel", "{", "let", "BaseOpcode", ...
LLVM
ARM
CPP
next_suggestion
CPU
20,151
[ "if", "(", "isSpeculationBarrierEndBBOpcode", "(", "InstToDelete", ".", "getOpcode", "(", ")", ")", ")", "continue", ";" ]
[ "while", "(", "isPredicated", "(", "*", "I", ")", "||", "I", "->", "isTerminator", "(", ")", "||", "I", "->", "isDebugValue", "(", ")", ")", "{", "bool", "CantAnalyze", "=", "false", ";", "while", "(", "I", "->", "isDebugInstr", "(", ")", "||", "!"...
GCC
i386
CPP
stmt_completion
CPU
20,152
[ "_", "_", "v16qi", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_vpcomleub", "(", "(", "_", "_", "v16qi", ")", "_", "_", "A", ",", "(" ]
GCC
mips
MD
stmt_completion
CPU
20,153
[ "]", ",", "gen_umax", "<", "mode", ">", "<NUM_LIT>", ")" ]
[ "rtx", "tmp", "=", "gen_reg_rtx", "(", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", "mips_expand_vec_reduc", "(", "tmp", ",", "operands", "[", "<NUM_LIT>" ]
GCC
pru
CPP
stmt_completion
CPU
20,154
[ "operands", "[", "<NUM_LIT>", "]", ",", "tag", ")", ")", ";" ]
[ "if", "(", "is_end", ")", "emit_jump_insn", "(", "gen_doloop_end_internal", "(", "opmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "tag", ")", ")", ";", "else", "emit_insn", "(", "gen_doloop_begin_internal", "(", ...
GCC
arm
CPP
stmt_completion
CPU
20,155
[ "_", "imm", ")", ";" ]
[ "return", "_", "_", "builtin_mve_vsliq_n_sv16qi", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_" ]
LLVM
AArch64
TD
stmt_completion
CPU
20,156
[ ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "WriteISReg", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<...
GCC
aarch64
CPP
stmt_completion
CPU
20,157
[ "lane", ")", ")", ")", ";" ]
[ "return", "(", "_", "_", "a", "+", "(", "_", "_", "b", "*", "_", "_", "aarch64_vget_lane_any", "(", "_", "_", "c", ",", "_", "_" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
20,158
[ "case", "Hexagon", "::", "L4_ploadruhtnew_abs", ":" ]
[ "case", "Hexagon", "::", "L2_loadrub_io", ":", "case", "Hexagon", "::", "L4_loadrub_ur", ":", "case", "Hexagon", "::", "L4_loadrub_ap", ":", "case", "Hexagon", "::", "L2_loadrub_pr", ":", "case", "Hexagon", "::", "L2_loadrub_pbr", ":", "case", "Hexagon", "::", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
20,159
[ "let", "SrcA", "=", "src", ";" ]
[ "class", "VpuInst_MovIType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "Rdst", ",", "Operand", "Isrc", ",", "string", "asmstr", ",", "Operand", "Pred", ">", ":", "VectorInstShort", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOper...
LLVM
X86
CPP
next_suggestion
CPU
20,160
[ "int", "SplatMask", "[", "<NUM_LIT>", "]", "=", "{", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", "+", "<NUM_LIT>", ",", "EltNo", "+", "<NUM_LIT>", ",", "EltNo", "+", "<NUM_LIT>", ",", "EltNo", "+", "<NUM_LIT>", "}", ";" ]
[ "V", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "dl", ",", "MVT", "::", "v4f32", ",", "V", ")", ";", "int", "SplatMask", "[", "<NUM_LIT>", "]", "=", "{", "EltNo", ",", "EltNo", ",", "EltNo", ",", "EltNo", "}", ";", "V", "=", ...
LLVM
DLX
CPP
next_suggestion
CPU
20,161
[ "return", "Dis", "->", "tryAddingSymbolicOperand", "(", "MI", ",", "Value", ",", "Address", ",", "IsBranch", ",", "Offset", ",", "Width", ")", ";" ]
[ "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "IsBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const"...
LLVM
AMDGPU
CPP
next_suggestion
GPU
20,162
[ "}" ]
[ "AMDGPUTargetStreamer", "*", "AMDGPUAsmPrinter", "::", "getTargetStreamer", "(", ")", "const", "{", "if", "(", "!", "OutStreamer", ")", "return", "nullptr", ";", "return", "static_cast", "<", "AMDGPUTargetStreamer", "*", ">", "(", "OutStreamer", "->", "getTargetSt...
GCC
pa
MD
stmt_completion
CPU
20,163
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
GCC
stormy16
CPP
code_generation
CPU
20,164
[ "void", "xstormy16_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "address", ")", "{", "HOST_WIDE_INT", "offset", ";", "int", "pre_dec", ",", "post_inc", ";", "if", "(", "GET_CODE", "(", "address", ")", "==", "CONST_INT", ")", "{", "fprintf", ...
[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
20,165
[ "<NUM_LIT>", ";" ]
[ "def", "F2_sffma", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_a58fd5cc", ",",...
LLVM
ARM
TD
stmt_completion
CPU
20,166
[ "(", "v4i16", "(", "VQRDMLAHv4i16", "DPR", ":", "$", "src1", ",", "DPR", ":", "$", "Vn", ",", "DPR", ":", "$", "Vm", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "v4i16", "(", "int_arm_neon_vqadds", "(", "v4i16", "DPR", ":", "$", "src1", ")", ",", "(", "v4i16", "(", "int_arm_neon_vqrdmulh", "(", "v4i16", "DPR", ":", "$", "Vn", ")", ",", "(", "v4i16", "DPR", ":", "$", "Vm", ")", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,167
[ ",", "ResultVT", ",", "Result", ")", ";" ]
[ "if", "(", "CIdx", "->", "getZExtValue", "(", ")", "==", "<NUM_LIT>", ")", "{", "Result", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "SL", ",", "MVT", "::", "i32", ",", "Result", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",",...
GCC
ia64
CPP
next_suggestion
CPU
20,168
[ "sr", "->", "labeled_states", "=", "ls", ";" ]
[ "memcpy", "(", "&", "ls", "->", "saved_state", ",", "&", "sr", "->", "curr", ",", "sizeof", "(", "ls", "->", "saved_state", ")", ")", ";", "ls", "->", "saved_state", ".", "next", "=", "dup_state_stack", "(", "sr", "->", "curr", ".", "next", ")", ";...
LLVM
Mips
TD
stmt_completion
CPU
20,169
[ "InstrItinClass", ";" ]
[ "def", "II_B", ":" ]
LLVM
BPF
CPP
stmt_completion
Virtual ISA
20,170
[ ";" ]
[ "bool", "BPFRegisterInfo", "::", "hasBasePointer", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false" ]
LLVM
X86
CPP
stmt_completion
CPU
20,171
[ "getDebugLoc", "(", ")", ",", "true", ")", ";" ]
[ "++", "MI", ";", "int", "Offset", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "Current", "->", "getDesc", "(", ")", ".", "TSFlags", ")", ";", "if", "(", "Offset", "<", "<NUM_LIT>", ")", "continue", ";", "unsigned", "Bias", "=", "<STR_LIT>", "::", "<STR_L...
GCC
i386
MD
program_repair
CPU
20,172
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "<FIXE>", "<FIXS>", "(", "sqrt", ":", "VF", "(", "match_operand", ":", "VF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<FIXE>" ]
[ "}", "}", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "<BUGE>", "[", "(", "set", "(", "match_operand", ":", "VF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGS>", "(", "sqrt", ":", "VF", "(", "match_operand", ":", "VF", "<NUM_LIT>", "<STR_LIT>", "...
LLVM
AArch64
TD
stmt_completion
CPU
20,173
[ ",", "SDTFPUnaryOp", ">", ";" ]
[ "def", "AArch64frsqrte", ":", "SDNode", "<", "<STR_LIT>" ]
LLVM
SPIRV
CPP
next_suggestion
Virtual ISA
20,174
[ "const", "DebugLoc", "&", "DL", "=", "I", ".", "getDebugLoc", "(", ")", ";" ]
[ "SPIRVType", "*", "SrcPtrTy", "=", "GR", ".", "getSPIRVTypeForVReg", "(", "SrcPtr", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "::", "StorageClass", "SrcSC", "=", "GR", ".", "getPointerStorageClass", "(", "SrcPtr", ")", ";", "<STR_LIT>", "::", "<STR_LIT>", "::"...
GCC
m32c
MD
stmt_completion
MPU
20,175
[ "]", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")", ")", "(", "define_asm_attributes", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
VE
TD
stmt_completion
CPU
20,176
[ "IMPLICIT_DEF", ")", ")", ",", "$", "src", ",", "sub_i32", ")", ",", "!", "add", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ",", "$", "val", ")", ",", "sub_i32", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "i32", "(", "srl", "i32", ":", "$", "src", ",", "i32", ":", "$", "val", ")", ")", ",", "(", "EXTRACT_SUBREG", "(", "SRLrr", "(", "ANDrm", "(", "INSERT_SUBREG", "(", "i64", "(" ]
LLVM
AArch64
TD
stmt_completion
CPU
20,177
[ ",", "FPR32Op", ",", "simm7s4", ",", "<STR_LIT>", ">", ";" ]
[ "def", "LDPSpre", ":", "LoadPairPreIdx", "<", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
ARM
CPP
code_generation
CPU
20,178
[ "MachineInstr", "*", "ARMBaseInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", ...
[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
GCC
rx
MD
next_suggestion
CPU
20,179
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", ...
LLVM
R600
TD
program_repair
GPU
20,180
[ "<FIXS>", "(", "SIload_input", "i128", ":", "$", "tlst", ",", "IMM12bit", ":", "$", "attr_offset", ",", "i32", ":", "$", "buf_idx_vgpr", ")", ",", "<FIXE>" ]
[ "def", ":", "Pat", "<BUGS>", "(", "int_SI_vs_load_input", "v16i8", ":", "$", "tlst", ",", "IMM12bit", ":", "$", "attr_offset", ",", "i32", ":", "$", "buf_idx_vgpr", ")", ",", "<BUGE>", "(", "BUFFER_LOAD_FORMAT_XYZW_IDXEN", "$", "tlst", ",", "$", "buf_idx_vgp...
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,181
[ ")", ")", ";" ]
[ "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "if", "(", "getFeatureBits", "(", ")", ".", "none", "(", ")", ")", "{", "copySTI", "(", ")", ".", "ToggleFeature", "(", "<STR_LIT>", "southern-islands", "<STR_LIT>", ")", ";", "}", "setAv...
GCC
aarch64
CPP
stmt_completion
CPU
20,182
[ ",", "_", "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_aarch64_uqshl_nv2si_uus", "(", "_", "_", "a" ]
LLVM
ARM
TD
next_suggestion
CPU
20,183
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qn", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "sz", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "RdaDest", "{", "<NUM_...
GCC
arm
MD
stmt_completion
CPU
20,184
[ ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "xor", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI"...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
20,185
[ "return", "false", ";" ]
[ "case", "WebAssembly", "::", "CALL_S", ":", "case", "WebAssembly", "::", "RET_CALL", ":", "case", "WebAssembly", "::", "RET_CALL_S", ":", "return", "true", ";", "default", ":" ]
GCC
arm
CPP
stmt_completion
CPU
20,186
[ "_", "a", ",", "_", "_", "b", ")", ";" ]
[ "return", "(", "uint16_t", ")", "_", "_", "builtin_neon_vget_laneuv4hi", "(", "(", "int16x4_t", ")", "_" ]
GCC
rs6000
MD
stmt_completion
CPU
20,187
[ ")", ")", "]" ]
[ "(", "match_operator", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "[", "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "not", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<ST...
LLVM
SystemZ
TD
stmt_completion
CPU
20,188
[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "InstVRRf", "<", "bits", "<", "<NUM_LIT>", ">", "op", ",", "dag", "outs", ",", "dag", "ins", ",", "string", "asmstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", "InstSystemZ", "<", "<NUM_LIT>", ",", "outs", ",", "ins", ",", "asmstr",...
LLVM
ARM
CPP
next_suggestion
CPU
20,189
[ "O", "<<", "<STR_LIT>", "#", "<STR_LIT>", "<<", "<STR_LIT>", "::", "<STR_LIT>", "(", "MO3", ".", "getImm", "(", ")", ")", ";" ]
[ "const", "MachineOperand", "&", "MO1", "=", "MI", "->", "getOperand", "(", "Op", ")", ";", "const", "MachineOperand", "&", "MO2", "=", "MI", "->", "getOperand", "(", "Op", "+", "<NUM_LIT>", ")", ";", "const", "MachineOperand", "&", "MO3", "=", "MI", "-...
GCC
m68k
CPP
next_suggestion
MPU
20,190
[ "flags_operand1", "=", "flags_operand2", "=", "NULL_RTX", ";" ]
[ "else", "{", "flags_compare_op0", "=", "op0", ";", "flags_compare_op1", "=", "op1", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
20,191
[ "f64", ">", ";" ]
[ "def", "fixedpoint_f64_i64", ":", "fixedpoint_i64", "<" ]
LLVM
AArch64
CPP
code_generation
CPU
20,192
[ "void", "AArch64InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetR...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
20,193
[ "get", "(", ")", ";" ]
[ "const", "CallLowering", "*", "ARMSubtarget", "::", "getCallLowering", "(", ")", "const", "{", "return", "CallLoweringInfo", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,194
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_dfcmpgt", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc...
LLVM
ARM
CPP
program_repair
CPU
20,195
[ "<FIXS>", "#", "ifdef", "EXPENSIVE_CHECKS", "<FIXE>" ]
[ "PrevStackMBB", "->", "addSuccessor", "(", "McrMBB", ")", ";", "<BUGS>", "#", "ifdef", "XDEBUG", "<BUGE>", "MF", ".", "verify", "(", ")", ";", "#", "endif", "}" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
20,196
[ ")", ";" ]
[ "if", "(", "MemVT", ".", "getScalarSizeInBits", "(", ")", "!=", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "{", "Ext", "=", "ISD", "::", "SEXTLOAD", ";", "}", "unsigned", "ValBase", "=", "ArgLocs", "[", "In", ".", "getOrigArgIndex", "(", ")", "]"...
LLVM
Hexagon
TD
next_suggestion
DSP
20,197
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
20,198
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Sparc
CPP
program_repair
CPU
20,199
[ "<FIXS>", "StackPtr", "=", "DAG", ".", "getRegister", "(", "V8", "::", "O6", ",", "MVT", "::", "i32", ")", ";", "<FIXE>" ]
[ "if", "(", "ValToStore", ".", "Val", ")", "{", "if", "(", "!", "StackPtr", ".", "Val", ")", "{", "<BUGS>", "StackPtr", "=", "DAG", ".", "getCopyFromReg", "(", "DAG", ".", "getEntryNode", "(", ")", ",", "V8", "::", "O6", ",", "MVT", "::", "i32", "...