Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
AArch64
CPP
next_suggestion
CPU
24,200
[ "return", "IC", ".", "replaceInstUsesWith", "(", "II", ",", "EarliestReplacement", ")", ";" ]
[ "const", "auto", "*", "IVTy", "=", "cast", "<", "VectorType", ">", "(", "II", ".", "getType", "(", ")", ")", ";", "while", "(", "Cursor", ")", "{", "const", "auto", "*", "CursorVTy", "=", "cast", "<", "VectorType", ">", "(", "Cursor", "->", "getTyp...
LLVM
Hexagon
TD
stmt_completion
DSP
24,201
[ "=", "<NUM_LIT>", ";" ]
[ "def", "C2_pxfer_map", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "PredRegs", ":", "$", "Ps4", ")", ",", "<STR_LIT>", ",", "tc_640086b5", ",", "TypeMAPPING", ">", "{", "let", "isPseudo" ]
GCC
ia64
CPP
next_suggestion
CPU
24,202
[ "r", "->", "val", "=", "<NUM_LIT>", "*", "spoff", ";" ]
[ "r", "->", "where", "=", "UNW_WHERE_SPREL", ";", "r", "->", "when", "=", "sr", "->", "region_start", "+", "MIN", "(", "(", "int", ")", "t", ",", "sr", "->", "region_len", "-", "<NUM_LIT>", ")", ";" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
24,203
[ "}" ]
[ "if", "(", "MI", ".", "isPHI", "(", ")", ")", "visitPHI", "(", "MI", ")", ";", "else", "if", "(", "!", "MI", ".", "isBranch", "(", ")", ")", "visitNonBranch", "(", "MI", ")", ";", "else", "visitBranchesFrom", "(", "MI", ")", ";" ]
LLVM
AArch64
CPP
next_suggestion
CPU
24,204
[ "return", "new", "ELFAArch64AsmBackend", "(", "T", ",", "TheTriple", ".", "getOS", "(", ")", ",", "true", ")", ";" ]
[ "Triple", "TheTriple", "(", "TT", ")", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", ")", "return", "new", "DarwinAArch64AsmBackend", "(", "T", ",", "MRI", ")", ";", "assert", "(", "TheTriple", ".", "isOSBinFormatELF", "(", ")", "&&", "<STR_L...
LLVM
X86
CPP
stmt_completion
CPU
24,205
[ "setReg", "(", "RI", ".", "getSubReg", "(", "DstReg", ",", "X86", "::", "sub_32bit", ")", ")", ";" ]
[ "OpcodeTablePtr", "=", "&", "RegOp2MemOpTable2Addr", ";", "isTwoAddrFold", "=", "true", ";", "}", "else", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "MOV32r0", ")", "{", "NewMI", "=...
LLVM
AArch64
CPP
next_suggestion
CPU
24,206
[ "}" ]
[ "LiveRegUnits", "LRU", "(", "*", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ")", ";", "LRU", ".", "addLiveOuts", "(", "MBB", ")", ";", "bool", "NZCVDead", "=", "LRU", ".", "available", "(", "<...
GCC
i386
MD
program_repair
CPU
24,207
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
24,208
[ "}" ]
[ "}", "while", "(", "!", "Stack", ".", "empty", "(", ")", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Stack", ".", "pop_back_val", "(", ")", ";", "if", "(", "!", "ReachableMap", ".", "try_emplace", "(", "MBB", ",", "false", ")", ".", "second", ...
GCC
i386
CPP
stmt_completion
CPU
24,209
[ "==", "<NUM_LIT>", ")", "return", "true", ";" ]
[ "if", "(", "ix86_cmodel", "!=", "CM_MEDIUM", "&&", "ix86_cmodel", "!=", "CM_MEDIUM_PIC", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "=...
LLVM
X86
CPP
next_suggestion
CPU
24,210
[ "MachineBasicBlock", "&", "MBB", "=", "MIRBuilder", ".", "getMBB", "(", ")", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "DL", "=", "MF", ".", "getDataLayout", "(", ")", ";", "SmallVector", "<", "ArgInfo", ",", "<NUM_LIT>", ">", "SplitArgs", ";", "unsigned", "Idx", "=", "<NUM_LIT>", ";"...
LLVM
AArch64
TD
next_suggestion
CPU
24,211
[ "}" ]
[ "APFloat", "InVal", "=", "N", "-", ">", "getValueAPF", "(", ")", ";", "uint32_t", "enc", "=", "AArch64_AM", ":", ":", "getFP64Imm", "(", "InVal", ")", ";", "return", "CurDAG", "-", ">", "getTargetConstant", "(", "enc", ",", "SDLoc", "(", "N", ")", ",...
LLVM
VE
TD
stmt_completion
CPU
24,212
[ ":", "$", "vl", ",", "v256f64", ":", "$", "pt", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vdivsl_vvsmvl", "v256f64", ":", "$", "vy", ",", "i64", ":", "$", "sy", ",", "v256i1", ":", "$", "vm", ",", "v256f64", ":", "$", "pt", ",", "i32", ":", "$", "vl", ")", ",", "(", "VDIVSLvrml_v", "v256f64", ":...
LLVM
ARM64
TD
stmt_completion
CPU
24,213
[ "idx", ";" ]
[ "def", "v4i16_indexed", ":", "BaseSIMDIndexedTied", "<", "<NUM_LIT>", ",", "U", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "opc", ",", "V128", ",", "V64", ",", "V128_lo", ",", "VectorIndexH", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ...
LLVM
CSKY
CPP
stmt_completion
CPU
24,214
[ ")", "const", "{" ]
[ "bool", "enableStackSize", "(" ]
GCC
s390
CPP
stmt_completion
MPU
24,215
[ "(", "<NUM_LIT>", ")", ")", ")", ";" ]
[ "rtx_code_label", "*", "loop_end_label", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "end_label", "=", "gen_label_rtx", "(", ")", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "len", ")", ";", "if", "(", "mode", "==", "VOI...
LLVM
ARM
CPP
stmt_completion
CPU
24,216
[ "::", "t2STRi8", ":" ]
[ "case", "ARM", "::", "t2LDRs", ":", "return", "ARM", "::", "t2LDRi12", ";", "case", "ARM", "::", "t2LDRHs", ":", "return", "ARM", "::", "t2LDRHi12", ";", "case", "ARM", "::", "t2LDRBs", ":", "return", "ARM", "::", "t2LDRBi12", ";", "case", "ARM", "::",...
GCC
i386
CPP
next_suggestion
CPU
24,217
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_alignr_epi32", "(", "_", "_", "m128i", "_", "_", "W...
LLVM
LoongArch
CPP
next_suggestion
CPU
24,218
[ "}" ]
[ "bool", "LoongArchRegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
24,219
[ "<STR_LIT>", ";" ]
[ "def", "MemBarrierOptOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=" ]
LLVM
R600
TD
stmt_completion
GPU
24,220
[ ",", "[", "]", ">", ";" ]
[ "def", "S_NAND_SAVEEXEC_B64", ":", "SOP1_64", "<", "<NUM_LIT>", ",", "<STR_LIT>" ]
GCC
spu
MD
stmt_completion
MPU
24,221
[ "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "mem", ":", "TI", "(", "and", ":", "SI", "(", "plus", ":", "SI", "(" ]
LLVM
Hexagon
TD
stmt_completion
DSP
24,222
[ "<NUM_LIT>", ";" ]
[ "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";", "let", "isExt...
LLVM
VE
CPP
stmt_completion
CPU
24,223
[ "(", ")", "{" ]
[ "LLVM_EXTERNAL_VISIBILITY", "void", "LLVMInitializeVEDisassembler" ]
LLVM
Hexagon
TD
next_suggestion
DSP
24,224
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
LLVM
AMDGPU
CPP
next_suggestion
GPU
24,225
[ "S", ".", "emitInt32", "(", "NoteType", ")", ";" ]
[ "S", ".", "PushSection", "(", ")", ";", "S", ".", "SwitchSection", "(", "Context", ".", "getELFSection", "(", "ElfNote", "::", "SectionName", ",", "ELF", "::", "SHT_NOTE", ",", "ELF", "::", "SHF_ALLOC", ")", ")", ";", "S", ".", "emitInt32", "(", "NameS...
LLVM
Mips
TD
next_suggestion
CPU
24,226
[ "let", "ParserMatchClass", "=", "MipsMemSimm11AsmOperand", ";" ]
[ "def", "mem_simm11", ":", "mem_generic", "{", "let", "MIOperandInfo", "=", "(", "ops", "ptr_rc", ",", "simm11", ")", ";", "let", "EncoderMethod", "=", "<STR_LIT>", ";" ]
GCC
gcn
MD
next_suggestion
GPU
24,227
[ "{" ]
[ "(", "any_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "any_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "const_int", "<NUM_LIT>"...
GCC
i386
MD
stmt_completion
CPU
24,228
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", ":", "SWI124", "(", "match_operand", ":", "SWI124", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI124", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", "<STR_LIT>", ...
LLVM
X86
CPP
stmt_completion
CPU
24,229
[ "&", "DAG", ")", "{" ]
[ "static", "SDValue", "getV4X86ShuffleImm8ForMask", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "SDLoc", "DL", ",", "SelectionDAG" ]
LLVM
AArch64
TD
stmt_completion
CPU
24,230
[ "EXTRACT_SUBREG", "(", "LD1", "(", "SUBREG_TO_REG", "(", "i32", "<NUM_LIT>", ")", ",", "VecListOne64", ":", "$", "Rd", ",", "dsub", ")", ",", "VecIndex", ":", "$", "idx", ",", "GPR64sp", ":", "$", "Rn", ")", ",", "dsub", ")", ">", ";" ]
[ "class", "Ld1Lane64Pat", "<", "SDPatternOperator", "scalar_load", ",", "Operand", "VecIndex", ",", "ValueType", "VTy", ",", "ValueType", "STy", ",", "Instruction", "LD1", ">", ":", "Pat", "<", "(", "vector_insert", "(", "VTy", "VecListOne64", ":", "$", "Rd", ...
LLVM
PowerPC
TD
stmt_completion
CPU
24,231
[ "]", ",", "(", "instrs", "FDIVS", ",", "XSDIVSP", ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "P10W_BF_22C", ",", "P10W_DISP_ANY", ",", "P10BF_Read", ",", "P10BF_Read" ]
LLVM
ARM
CPP
stmt_completion
CPU
24,232
[ ",", "ResultReg", ")", ".", "addReg", "(", "Op", ")", ")", ";" ]
[ "unsigned", "Op", "=", "getRegForValue", "(", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ")", ";", "if", "(", "Op", "==", "<NUM_LIT>", ")", "return", "false", ";", "unsigned", "Opc", ";", "const", "Type", "*", "OpTy", "=", "I", "->", "getOperand",...
GCC
i386
CPP
code_generation
CPU
24,233
[ "static", "bool", "canonicalize_perm", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "int", "i", ",", "which", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "which", "=", "<NUM_LIT>", ";", "i", "<", "nelt", ";", "++", "i...
[ "If", "a", "permutation", "only", "uses", "one", "operand", ",", "make", "it", "clear", ".", "Returns", "true", "if", "the", "permutation", "references", "both", "operands", "." ]
LLVM
AArch64
CPP
next_suggestion
CPU
24,234
[ "MachineIRBuilder", "MIB", "(", "I", ")", ";" ]
[ "Register", "Src2Reg", "=", "I", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "if", "(", "!", "Ty", ".", "isVector", "(", ")", ")", "return", "false", ";", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "if", "(", "Ty", "==", ...
GCC
i386
CPP
stmt_completion
CPU
24,235
[ "B", ",", "(", "_", "_", "v8hi", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_pminuw128_mask", "(", "(", "_", "_", "v8hi", ")", "_", "_", "A", ",", "(", "_", "_", "v8hi", ")", "_", "_" ]
LLVM
PowerPC
CPP
program_repair
CPU
24,236
[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "STRICT_FRINT", ",", "MVT", "::", "v2f64", ",", "Legal", ")", ";", "<FIXE>" ]
[ "setOperationAction", "(", "ISD", "::", "STRICT_FSQRT", ",", "MVT", "::", "v2f64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "STRICT_FMAXNUM", ",", "MVT", "::", "v2f64", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", ...
GCC
arm
MD
stmt_completion
CPU
24,237
[ "<STR_LIT>", ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>" ]
LLVM
Mips
CPP
next_suggestion
CPU
24,238
[ "return", "BB", ";" ]
[ "unsigned", "COPYOpc", "=", "IsFGR64onMips64", "?", "Mips", "::", "COPY_S_D", ":", "Mips", "::", "COPY_S_W", ";", "unsigned", "Wtemp", "=", "RegInfo", ".", "createVirtualRegister", "(", "&", "Mips", "::", "MSA128WRegClass", ")", ";", "unsigned", "WPHI", "=", ...
LLVM
Mips
CPP
next_suggestion
CPU
24,239
[ "}" ]
[ "else", "if", "(", "Mips", "::", "CPU64RegsRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "IsN64", "?", "Mips", "::", "LD_P8", ":", "Mips", "::", "LD", ";", "else", "if", "(", "Mips", "::", "FGR32RegClass", ".", "hasSubClassEq", "(",...
LLVM
TPC
TD
next_suggestion
Virtual ISA
24,240
[ "let", "immOpNum", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "op", ";", "let", "OperandType", "=", "optype", ";", "let", "PredAddress", "=", "pred", "{", "<NUM_LIT>", "-", ...
LLVM
ARM
CPP
program_repair
CPU
24,241
[ "<FIXS>", "bool", "isExt", "=", "GV", "->", "isDeclaration", "(", ")", "||", "GV", "->", "isWeakForLinker", "(", ")", ";", "<FIXE>" ]
[ "if", "(", "GlobalAddressSDNode", "*", "G", "=", "dyn_cast", "GlobalAddressSDNode", ">", "(", "Callee", ")", ")", "{", "GlobalValue", "*", "GV", "=", "G", "->", "getGlobal", "(", ")", ";", "isDirect", "=", "true", ";", "<BUGS>", "bool", "isExt", "=", "...
LLVM
Hexagon
TD
next_suggestion
DSP
24,242
[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
AArch64
CPP
program_repair
CPU
24,243
[ "<FIXS>", "Register", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "if", "(", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", "{", "<BUGS>", "unsigned", "BaseReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<BUGE>", "const", "TargetRegisterInfo", "*...
GCC
i386
CPP
next_suggestion
CPU
24,244
[ "attrs_type_log", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ";" ]
[ "size_t", "i", ";", "tree", "decl", ";", "tree", "attrs_load", ",", "attrs_type_load", ",", "attrs_store", ",", "attrs_type_store", ";", "tree", "attrs_log", ",", "attrs_type_log", ";", "if", "(", "!", "flag_tm", ")", "return", ";", "if", "(", "!", "builti...
LLVM
ARM
CPP
stmt_completion
CPU
24,245
[ "FCmp", ":" ]
[ "if", "(", "!", "ST", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "false", ";", "switch", "(", "Opcode", ")", "{", "case", "Instruction", "::", "FAdd", ":", "case", "Instruction", "::", "FMul", ":", "case", "Instruction", "::", "And", ":", "case...
GCC
vax
MD
stmt_completion
CPU
24,246
[ ")", ")", ")" ]
[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>" ]
GCC
i386
MD
program_repair
CPU
24,247
[ "<FIXS>", "(", "unspec", ":", "BLK", "[", "(", "reg", ":", "DI", "<NUM_LIT>", ")", "(", "reg", ":", "DI", "<NUM_LIT>", ")", "<FIXE>", "<FIXS>", "(", "reg", ":", "DI", "<NUM_LIT>", ")", "]", "UNSPEC_SSE_PROLOGUE_SAVE", ")", ")", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "mem", ":", "BLK", "(", "plus", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")",...
LLVM
AArch64
TD
stmt_completion
CPU
24,248
[ ",", "GPR64NoXZRshifted32", ">", ";" ]
[ "def", "LD2W", ":", "sve_mem_eld_ss", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "ZZ_s", ",", "<STR_LIT>" ]
GCC
tilegx
MD
stmt_completion
VLIW
24,249
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
24,250
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "isRestrictNoSlot1Store", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_...
LLVM
Hexagon
TD
stmt_completion
DSP
24,251
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
LC3b
CPP
stmt_completion
CPU
24,252
[ ")", "{" ]
[ "void", "LC3bAsmPrinter", "::", "EmitEndOfAsmFile", "(", "Module", "&", "M" ]
LLVM
ARM
CPP
program_repair
CPU
24,253
[ "<FIXS>", "MI", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "getRegisterEnum", "(", "B", ",", "ARM", "::", "GPRRegClassID", ",", "<FIXE>" ]
[ "if", "(", "Opcode", "==", "ARM", "::", "BLXr9", "||", "Opcode", "==", "ARM", "::", "BRIND", ")", "{", "assert", "(", "NumOps", ">=", "<NUM_LIT>", "&&", "OpInfo", "[", "OpIdx", "]", ".", "RegClass", "==", "ARM", "::", "GPRRegClassID", "&&", "<STR_LIT>"...
GCC
pru
MD
stmt_completion
CPU
24,254
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_subst_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
arm
CPP
stmt_completion
CPU
24,255
[ "_", "builtin_neon_qi", ")", "_", "_", "a", ")", ";" ]
[ "return", "(", "poly8x8_t", ")", "_", "_", "builtin_neon_vdup_nv8qi", "(", "(", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
24,256
[ "<STR_LIT>", ")", ";" ]
[ "int", "Rotation", "=", "<NUM_LIT>", ";", "SDValue", "Lo", ",", "Hi", ";", "for", "(", "int", "l", "=", "<NUM_LIT>", ";", "l", "<", "NumElts", ";", "l", "+=", "NumLaneElts", ")", "{", "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "<", "NumL...
GCC
arm
CPP
stmt_completion
CPU
24,257
[ "_", "a", ")", "{" ]
[ "vrndxq_f32", "(", "float32x4_t", "_" ]
GCC
cr16
MD
stmt_completion
MPU
24,258
[ "match_code", "<STR_LIT>", ")" ]
[ "<STR_LIT>", "(", "and", "(" ]
LLVM
ARM
CPP
stmt_completion
CPU
24,259
[ "const", "{" ]
[ "bool", "hasNOP", "(", ")" ]
LLVM
MCS51
CPP
stmt_completion
MPU
24,260
[ "k_Register", ";" ]
[ "return", "Kind", "==" ]
LLVM
Hexagon
TD
next_suggestion
DSP
24,261
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_andir", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83...
LLVM
ARM
CPP
next_suggestion
CPU
24,262
[ "return", "SDValue", "(", ")", ";" ]
[ "bool", "operator", "==", "(", "SDValue", "OtherVec", ")", "{", "return", "Vec", "==", "OtherVec", ";", "}", "ShuffleSourceInfo", "(", "SDValue", "Vec", ")", ":", "Vec", "(", "Vec", ")", ",", "MinElt", "(", "UINT_MAX", ")", ",", "MaxElt", "(", "<NUM_LI...
GCC
alpha
MD
next_suggestion
MPU
24,263
[ "(", "and", "(", "match_test", "<STR_LIT>", ")" ]
[ "(", "if_then_else", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
24,264
[ ";" ]
[ "case", "AMDGPU", "::", "JUMP", ":", "return", "AMDGPU", "::", "IF_PREDICATE_SET", ";", "case", "AMDGPU", "::", "BRANCH_COND_i32", ":", "case", "AMDGPU", "::", "BRANCH_COND_f32", ":", "return", "AMDGPU", "::", "IF_LOGICALZ_f32", ";", "default", ":", "llvm_unreac...
LLVM
MBlaze
CPP
stmt_completion
MPU
24,265
[ "&&", "TBB", "&&", "<STR_LIT>", "Can only handle uncond branches!", "<STR_LIT>", ")", ";" ]
[ "InsertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "empty", ...
GCC
m32c
CPP
next_suggestion
MPU
24,266
[ "operands", "[", "<NUM_LIT>", "]", "=", "temp", ";" ]
[ "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "scale", "*", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ";", "return", "<NUM_LIT>", ";", "}", "if", "(", "scale", "<", "<NUM_LIT>", ")", "{", "temp", "=", "gen_reg_rtx", "(", "...
LLVM
Hexagon
TD
stmt_completion
DSP
24,267
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subri", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "s32_0Imm", ":", "$", "Ii", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_140c83...
GCC
arm
CPP
next_suggestion
CPU
24,268
[ "}" ]
[ "_", "_", "arm_vcvtpq_x_u16_f16", "(", "float16x8_t", "_", "_", "a", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vcvtpq_m_uv8hi", "(", "_", "_", "arm_vuninitializedq_u16", "(", ")", ",", "_", "_", "a", ",", "_", "_", ...
LLVM
Cpu0
CPP
stmt_completion
CPU
24,269
[ "(", "<NUM_LIT>", ")", ";" ]
[ "break", ";", "}", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "RegsToPass", ".", "push_back", "(", "std", "::", "make_pair", "(", "VA", ".", "getLocReg", "(", ")", ",", "Arg", ")", ")", ";", "continue", ";", "}", "assert", "(", "VA", ...
LLVM
Hexagon
TD
stmt_completion
DSP
24,270
[ "(", "C2_tfrrp", "(", "i32", "$", "Rs", ")", ")", ")", ">", ";" ]
[ "def", "I32toI1", ":", "OutPatFrag", "<", "(", "ops", "node", ":", "$", "Rs", ")", ",", "(", "i1" ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
24,271
[ ".", "getGlobal", "(", ")", ")", ";" ]
[ "if", "(", "MO", ".", "isSymbol", "(", ")", ")", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "if", "(", "strcmp", "(", "Name", ",", "<STR_LIT>", "memcpy", "<STR_LIT>", ")", "==", "<NUM_LIT>", "||", "strcmp", "...
GCC
i386
MD
program_repair
CPU
24,272
[ "<FIXS>", "<STR_LIT>", ")", "<FIXE>" ]
[ "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_operand", ":", "SWI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "]", "\t", "\t", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "m...
LLVM
ARM
CPP
stmt_completion
CPU
24,273
[ "::", "<STR_LIT>", ":" ]
[ "static", "bool", "isLegalOrConvertableAddressImm", "(", "unsigned", "Opcode", ",", "int", "Imm", ",", "const", "TargetInstrInfo", "*", "TII", ",", "int", "&", "CodesizeEstimate", ")", "{", "if", "(", "isLegalAddressImm", "(", "Opcode", ",", "Imm", ",", "TII",...
LLVM
M680x0
CPP
next_suggestion
MPU
24,274
[ "Result", "=", "DAG", ".", "getNode", "(", "WrapperKind", ",", "DL", ",", "PtrVT", ",", "Result", ")", ";" ]
[ "}", "auto", "PtrVT", "=", "getPointerTy", "(", "DAG", ".", "getDataLayout", "(", ")", ")", ";", "SDValue", "Result", "=", "DAG", ".", "getTargetConstantPool", "(", "CP", "->", "getConstVal", "(", ")", ",", "PtrVT", ",", "CP", "->", "getAlignment", "(", ...
LLVM
AArch64
CPP
next_suggestion
CPU
24,275
[ "}" ]
[ "if", "(", "RegNo", ">", "<NUM_LIT>", ")", "return", "Fail", ";", "unsigned", "Register", "=", "GPR32DecoderTable", "[", "RegNo", "]", ";", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateReg", "(", "Register", ")", ")", ";", "return", "Success",...
GCC
nds32
CPP
stmt_completion
CPU
24,276
[ "load_p", "?", "'", "l", "'", ":", "'", "s", "'", ")", ";" ]
[ "rtx", "addr", "=", "XEXP", "(", "operands", "[", "mem", "]", ",", "<NUM_LIT>", ")", ";", "otherops", "[", "<NUM_LIT>", "]", "=", "gen_rtx_REG", "(", "SImode", ",", "REGNO", "(", "operands", "[", "reg", "]", ")", ")", ";", "otherops", "[", "<NUM_LIT>...
LLVM
X86
CPP
stmt_completion
CPU
24,277
[ "case", "X86", "::", "CMOVBE32rm", ":" ]
[ "if", "(", "UI", ".", "getUse", "(", ")", ".", "getResNo", "(", ")", "!=", "Flags", ".", "getResNo", "(", ")", ")", "continue", ";", "if", "(", "UI", "->", "getOpcode", "(", ")", "!=", "ISD", "::", "CopyToReg", "||", "cast", "<", "RegisterSDNode", ...
LLVM
PowerPC
CPP
program_repair
CPU
24,278
[ "<FIXS>", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ",", "true", ")", ";", "<FIXE>" ]
[ "int", "FI", ";", "if", "(", "HasParameterArea", "||", "ArgSize", "+", "ArgOffset", ">", "LinkageSize", "+", "Num_GPR_Regs", "*", "PtrByteSize", ")", "<BUGS>", "FI", "=", "MFI", "->", "CreateFixedObject", "(", "ArgSize", ",", "ArgOffset", ",", "false", ")", ...
LLVM
X86
TD
stmt_completion
CPU
24,279
[ ")", ")", "]", ">", ",", "TB", ";" ]
[ "def", "BSR64rm", ":", "RI", "<", "<NUM_LIT>", ",", "MRMSrcMem", ",", "(", "outs", "GR64", ":", "$", "dst", ")", ",", "(", "ins", "i64mem", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "GR64", ":", "$", "dst", ",", "EFLAGS", ",...
GCC
aarch64
MD
program_repair
CPU
24,280
[ "<FIXS>", "[", "(", "set", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", ")", "<FIXE>", "<FIXS>", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "V_INT_EQUIV", ">", "<NUM_LIT>", "<STR_LIT>", ")", "...
[ "(", "define_insn", "<STR_LIT>", "<BUGS>", "[", "(", "set", "(", "match_operand", ":", "VDQ_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "xor", ":", "VDQ_I", "(", "and", ":", "VDQ_I", "(", "xor", ":", "VDQ_I", "<BUGS>", "(", "match_operan...
LLVM
Hexagon
TD
stmt_completion
DSP
24,281
[ "Rt32", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Mu2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "...
LLVM
AMDGPU
CPP
next_suggestion
GPU
24,282
[ "}" ]
[ "assert", "(", "SrcSize", "==", "<NUM_LIT>", "||", "SrcSize", "==", "<NUM_LIT>", "||", "SrcSize", "==", "<NUM_LIT>", ")", ";", "const", "APInt", "Mask", "=", "APInt", "::", "getHighBitsSet", "(", "SrcSize", ",", "SrcSize", "-", "<NUM_LIT>", ")", ";", "retu...
GCC
powerpcspe
MD
stmt_completion
CPU
24,283
[ ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
24,284
[ "getParent", "(", ")", ",", "IntID", ",", "Types", ")", ";" ]
[ "SmallVector", "<", "Type", "*", ",", "<NUM_LIT>", ">", "Types", "=", "{", "Ty", "}", ";", "SmallVector", "<", "Value", "*", ",", "<NUM_LIT>", ">", "Args", "{", "ConstantInt", "::", "getTrue", "(", "Ty", ")", ",", "Op1", ",", "Op2", "}", ";", "Intr...
GCC
ia64
CPP
stmt_completion
CPU
24,285
[ "init_one_libfunc", "(", "<STR_LIT>", "_mcount", "<STR_LIT>", ")", ";" ]
[ "static", "rtx", "gen_mcount_func_rtx", "(", "void", ")", "{", "if", "(", "!", "mcount_func_rtx", ")", "mcount_func_rtx", "=" ]
GCC
sh
CPP
code_generation
CPU
24,286
[ "bool", "sh_can_use_simple_return_p", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", ")", "return", "false", ";", "if", "(", "optimize_function_for_size_p", "(", "cfun", ")", ")", "return", "false", ";", "HARD_REG_SET", ...
[ "Return", "true", "if", "it", "is", "appropriate", "to", "emit", "`", "ret", "'", "instructions", "in", "the", "body", "of", "a", "function", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
24,287
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
X86
CPP
next_suggestion
CPU
24,288
[ "O", "<<", "'", ",", "'", ";" ]
[ "if", "(", "DispVal", "||", "(", "!", "IndexReg", ".", "getReg", "(", ")", "&&", "!", "BaseReg", ".", "getReg", "(", ")", ")", ")", "O", "<<", "formatImm", "(", "DispVal", ")", ";", "}", "else", "{", "assert", "(", "DispSpec", ".", "isExpr", "(",...
GCC
arm
CPP
stmt_completion
CPU
24,289
[ "_", "_", "c", ")", "{" ]
[ "vsra_n_s32", "(", "int32x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "const", "int" ]
LLVM
R600
TD
next_suggestion
GPU
24,290
[ "}" ]
[ "let", "TransOnly", "=", "<NUM_LIT>", ";", "let", "Itinerary", "=", "TransALU", ";" ]
GCC
rl78
MD
next_suggestion
MPU
24,291
[ ")" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNS_NONLOCAL_GOTO", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
m32r
MD
next_suggestion
MPU
24,292
[ "(", "plus", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")" ]
[ "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ne", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")" ...
LLVM
AArch64
TD
stmt_completion
CPU
24,293
[ ";" ]
[ "def", "pstatefield4_op", ":", "Operand", "<", "i32", ">", "{", "let", "ParserMatchClass", "=", "SystemPStateFieldWithImm0_15Operand", ";", "let", "PrintMethod", "=", "<STR_LIT>" ]
GCC
sparc
CPP
program_repair
CPU
24,294
[ "<FIXS>", "unsigned", "HOST_WIDE_INT", "trailing_bits", "=", "(", "~", "low_bits", ")", "&", "<NUM_LIT>", ";", "<FIXE>" ]
[ "if", "(", "const64_is_2insns", "(", "(", "~", "high_bits", ")", "&", "<NUM_LIT>", ",", "(", "~", "low_bits", ")", "&", "<NUM_LIT>", ")", ")", "{", "<BUGS>", "unsigned", "int", "trailing_bits", "=", "(", "~", "low_bits", ")", "&", "<NUM_LIT>", ";", "<B...
LLVM
AArch64
TD
next_suggestion
CPU
24,295
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pd", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", ...
LLVM
ARM
TD
next_suggestion
CPU
24,296
[ "}" ]
[ "def", "v4f16", ":", "N2V", "<", "op24_23", ",", "op21_20", ",", "<NUM_LIT>", ",", "op17_16", ",", "op11_7", ",", "<NUM_LIT>", ",", "op4", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "DPR", ":", "$", "Vm", ")", ",", "NoItinerar...
LLVM
Alpha
CPP
next_suggestion
MPU
24,297
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "rv", "=", "MO", ".", "getImm", "(", ")", ";", "}", "else", "if", "(", "MO", ".", "isGlobal", "(", ")", "||", "MO", ".", "isSymbol", "(", ")", "||", "MO", ".", "isCPI", "(", ")", ")", "{", "DOUT", "<<", "MO", "<<", "<STR_LIT>", " is a relocated...
GCC
i386
CPP
program_repair
CPU
24,298
[ "<FIXS>", "rtx_insn", "*", "seq", ",", "*", "insn", ";", "<FIXE>" ]
[ "unsigned", "int", "regno", "=", "find_drap_reg", "(", ")", ";", "rtx", "drap_vreg", ";", "rtx", "arg_ptr", ";", "<BUGS>", "rtx", "seq", ",", "insn", ";", "<BUGE>", "arg_ptr", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ";", "crtl", "->", "dra...
GCC
mips
MD
stmt_completion
CPU
24,299
[ ",", "<NUM_LIT>", ")" ]
[ "{", "return", "mips_const_vector_same_int_p", "(", "op", ",", "mode", ",", "<NUM_LIT>" ]