docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	Mips	TD	next_suggestion	CPU	3,500	[ "}" ]	[ "string", "AsmString", "=", "<STR_LIT>", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "MSA128BOpnd", ":", "$", "wd_in", ",", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":"...
GCC	arm	CPP	next_suggestion	CPU	3,501	[ "}" ]	[ "vsubw_u32", "(", "uint64x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vsubwuv2si", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")", "_", "_", "b", ...
GCC	ia64	MD	program_repair	CPU	3,502	[ "<FIXS>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "GET_CODE", "(", "op1", ")", "=", "=", "SUBREG", ")", "op1", "=", "SUBREG_REG", "(", "op1", ")", "elseop1", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op1", ")", ...	[ "\|", "\|", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", "&", "&", "GR_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImo...
LLVM	ARM	CPP	stmt_completion	CPU	3,503	[ "OP_VUZPR", ":" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shuffle opcode!", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", "\|\|", "VT", ".", "getVectorElementType", "(", ")",...
LLVM	AArch64	TD	stmt_completion	CPU	3,504	[ "timm", ":", "$", "Imm", ")", ",", "(", "i32", "imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{" ]	[ "def", "MOVIvi_8B", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "...
LLVM	ARM64	TD	next_suggestion	CPU	3,505	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "Xrri", ":", "BaseExtractImm", "<", "GPR64", ",", "imm0_63", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "imm0_63", ":", "$", "imm", ")", "...
GCC	h8300	CPP	stmt_completion	MPU	3,506	[ "GET_CODE", "(", "op", ")", "!=", "PRE_INC", ")", "return", "false", ";" ]	[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PRE_DEC", "&&" ]
LLVM	ARM	TD	next_suggestion	CPU	3,507	[ "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm", ")", ";" ]	[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";" ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	3,508	[ "if", "(", "Gen", ">=", "AMDGPUSubtarget", "::", "R700", ")", "return", "TrigVal", ";" ]	[ "case", "ISD", "::", "FSIN", ":", "TrigNode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wrong trig opcode", "<STR_LIT>", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "("...
GCC	i386	CPP	next_suggestion	CPU	3,509	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtph_epi16", "(", "_", "_", "m128i", "_", "_", "A"...
LLVM	ARM	CPP	program_repair	CPU	3,510	[ "<FIXS>", "const", "Triple", "&", "TheTriple", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "<FIXE>" ]	[ "}", "static", "MCAsmInfo", "", "createARMMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "<BUGS>", "const", "Triple", "&", "TheTriple", ")", "{", "<BUGE>", "MCAsmInfo", "", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "\|...
LLVM	MSP430	CPP	next_suggestion	MPU	3,511	[ "AM", ".", "Base", ".", "Reg", ";" ]	[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!",...
LLVM	AArch64	TD	stmt_completion	CPU	3,512	[ "SADDLVv4i16v", ",", "UADDLVv4i16v", ",", "ADDVv4i16v", ")", ">", ";" ]	[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_XY_noRSV_158ln", "]", ",", "(", "instrs" ]
LLVM	VE	TD	stmt_completion	CPU	3,513	[ "I", ")", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vld2d_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLD2Dirl", "(", "LO7", "$" ]
GCC	h8300	MD	program_repair	MPU	3,514	[ "<FIXS>", "(", "logicals", ":", "QHSI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "<BUGE>", "(", "clo...
LLVM	AArch64	TD	stmt_completion	CPU	3,515	[ "DwarfRegAlias", "<", "W17", ">", ";" ]	[ "def", "X17", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "W17", "]", ">", "," ]
LLVM	ARM	TD	stmt_completion	CPU	3,516	[ "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "i32", "(", "add", "(", "ARMVMLAVu", "(", "v16i8", "MQPR", ":", "$", "val1", ")", ",", "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ",", "tGPREven", ":", "$", "Rd", ")", ")", ",", "(", "i32", "(", "MVE_VMLADA...
LLVM	XCore	CPP	code_generation	MPU	3,517	[ "void", "XCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "Constant", ":", "{", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
LLVM	SystemZ	CPP	stmt_completion	CPU	3,518	[ "MCSymbolRefExpr", "::", "VK_TLSLDM", ";" ]	[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]
LLVM	Mips	CPP	stmt_completion	CPU	3,519	[ "UsefulSlots", ";" ]	[ "NoMemInstr", "NM", ";", "Iter", "Filler", ";", "RegDU", ".", "setCallerSaved", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "std", "::", "next", "(", "Slot", ")", ",", "MBB", ".", "end", "(", ")", ",", "RegDU", ","...
LLVM	PowerPC	TD	stmt_completion	CPU	3,520	[ "XSCVSPDPN", "$", "S", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "f32", "(", "vector_extract", "v4f32", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "f32", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,521	[ "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew" ]
GCC	cris	MD	next_suggestion	MPU	3,522	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	X86	CPP	next_suggestion	CPU	3,523	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";" ]	[ "SDValue", "Opnd2", ";", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ...
GCC	bfin	MD	next_suggestion	DSP	3,524	[ "emit_insn", "(", "gen_ashlsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]	[ "<STR_LIT>", "{", "if", "(", "highbits_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "exact_log2", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ...
GCC	nios2	CPP	next_suggestion	MPU	3,525	[ "return", "insn", ";" ]	[ "static", "rtx_insn", "", "nios2_emit_add_constant", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "immed", ")", "{", "rtx_insn", "", "insn", ";", "if", "(", "SMALL_INT", "(", "immed", ")", ")", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "reg", ",",...
LLVM	CSKY	CPP	stmt_completion	CPU	3,526	[ ";" ]	[ "CSKYTargetMachine", "::", "CSKYTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "std", "::", "optional", "<", "Reloc", ...
GCC	v850	CPP	code_generation	MPU	3,527	[ "void", "expand_epilogue", "(", "void", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "long", "reg_saved", "=", "<NUM_LIT>", ";", "int", "actual_fsize", "=", "compute_frame_size", "(", "size", ",", ...	[ "Expand", "the", "epilogue", "into", "RTL", "." ]
LLVM	PowerPC	CPP	stmt_completion	CPU	3,528	[ ")", ";" ]	[ "return", "Create", "(", "VK_PPC_HA", ",", "Expr", ",", "Ctx" ]
GCC	i386	MD	next_suggestion	CPU	3,529	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	tilegx	MD	next_suggestion	VLIW	3,530	[ "UNSPEC_INSN_V2ADIFFS", ")", ")", "]" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...
GCC	i386	CPP	stmt_completion	CPU	3,531	[ "A", ",", "_", "_", "imm", ",", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fpclass_ps_mask", "(", "_", "_", "mmask8", "_", "_",...
LLVM	R600	CPP	stmt_completion	GPU	3,532	[ ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";" ]	[ "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", ...
LLVM	X86	CPP	next_suggestion	CPU	3,533	[ "case", "FK_PCRel_4", ":" ]	[ "case", "FK_Data_8", ":", "return", "RT64_64", ";", "case", "X86", "::", "reloc_signed_4byte", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "!", "IsPCRel", ")", "return", "RT64_32S", ";", "return", "RT64_32", ";", "case", "X86"...
LLVM	Mips	CPP	stmt_completion	CPU	3,534	[ ";" ]	[ "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_MICROMIPS_PC10_S1", ")", ")", ")", ";", "...
LLVM	MINA32	CPP	next_suggestion	CPU	3,535	[ "}" ]	[ "void", "MINA32AsmBackend", "::", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "get...
LLVM	XCore	CPP	next_suggestion	MPU	3,536	[ "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]	[ "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",...
GCC	arm	MD	next_suggestion	CPU	3,537	[ ")" ]	[ "UNSPEC_VUZP1", ")", ")", "(", "set", "(", "match_operand", ":", "VDQWH", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQWH", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VUZP2", ")", ")", "]", ")", "]...
LLVM	X86	CPP	next_suggestion	CPU	3,538	[ "ReduxExtracted", "=", "true", ";" ]	[ "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "break", ";", "case", "Instruction", "::", "FAdd", ...
GCC	ns32k	MD	next_suggestion	MPU	3,539	[ "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,540	[ "Chain", ";" ]	[ "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "AMDGPU", "::", "SGPR0_SGPR1", ",", "MVT", "::", "i64", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(...
LLVM	PowerPC	TD	stmt_completion	CPU	3,541	[ "(", "int_ppc_vsx_xvcvspdp", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]	[ "def", "XVCVSPDP", ":", "XX2Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "v2f64", ":", "$", "XT",...
GCC	aarch64	MD	stmt_completion	CPU	3,542	[ ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	arm	MD	stmt_completion	CPU	3,543	[ "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "match_operand", ":" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,544	[ "let", "InputType", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	nds32	MD	next_suggestion	CPU	3,545	[ "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", "," ]	[ "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...
GCC	mmix	MD	next_suggestion	CPU	3,546	[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM	ARM	TD	program_repair	CPU	3,547	[ "<FIXS>", "(", "ins", "DPR", ":", "$", "src", ")", ",", "itin", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>" ]	[ "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "Intrinsic", "IntOp", ">", ":", "N2V", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "op6", ",", "op4", ",", "("...
GCC	iq2000	CPP	next_suggestion	CPU	3,548	[ "debug_rtx", "(", "insn", ")", ";" ]	[ "static", "void", "abort_with_insn", "(", "rtx", "insn", ",", "const", "char", "*", "reason", ")", "{", "error", "(", "reason", ")", ";" ]
GCC	ia64	CPP	stmt_completion	CPU	3,549	[ "regno", ")", "{" ]	[ "static", "machine_mode", "ia64_get_reg_raw_mode", "(", "int" ]
LLVM	R600	CPP	next_suggestion	GPU	3,550	[ "}" ]	[ "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")...
LLVM	SPIRV	CPP	stmt_completion	Virtual ISA	3,551	[ "MI", ",", "ST", ",", "TII", ",", "MAI", ".", "Reqs", ")", ";" ]	[ "static", "void", "addDecorations", "(", "const", "Module", "&", "M", ",", "const", "SPIRVInstrInfo", "&", "TII", ",", "MachineModuleInfo", "*", "MMI", ",", "const", "SPIRVSubtarget", "&", "ST", ",", "<STR_LIT>", "::", "<STR_LIT>", "&", "MAI", ")", "{", "f...
LLVM	ARM	CPP	stmt_completion	CPU	3,552	[ "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";" ]	[ "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "EltSize", "=", "VT", "....
GCC	rs6000	CPP	code_generation	CPU	3,553	[ "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "TARGET_EFFICIENT_UNALIGNED_VSX", ")...	[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	3,554	[ "<NUM_LIT>", ",", "iops", ",", "asm", ",", "operands", ">", "{" ]	[ "class", "PstateWriteSimple", "<", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ">", ":", "SimpleSystemI", "<" ]
LLVM	Mandarin	CPP	stmt_completion	CPU	3,555	[ "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{" ]	[ "bool", "MandarinTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&" ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,556	[ "}" ]	[ "def", "L2_loadbsw2_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ...
LLVM	AVR	TD	stmt_completion	MPU	3,557	[ "]", ">", ";" ]	[ "def", "AVRcallseq_start", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_AVRCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutGlue" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,558	[ ";" ]	[ "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", ...
LLVM	SystemZ	CPP	next_suggestion	CPU	3,559	[ "}" ]	[ "uint64_t", "Used", "=", "allOnes", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "\|", "InsertMask", ")", ")", "{", "KnownBits", "Known", ";", "CurDAG", "->", "computeKnownBits", "(", "Op", ".", "get...
LLVM	ARM	TD	stmt_completion	CPU	3,560	[ "<", "<STR_LIT>", ">", ";" ]	[ "def", "NoVFP", ":", "Predicate" ]
LLVM	CellSPU	TD	stmt_completion	MPU	3,561	[ "R32C", ">", ";" ]	[ "def", "r32", ":", "ROTRegInst", "<" ]
GCC	arm	CPP	stmt_completion	CPU	3,562	[ "_", "_", "b", ")", "{" ]	[ "vqshlq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "int8x16_t" ]
LLVM	ARM64	TD	next_suggestion	CPU	3,563	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]	[ "class", "BaseUnscaledConversion", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "dstType", ...
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,564	[ ";" ]	[ "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOptLevel", "Level", "=", "CodeGenOptLevel", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt...
LLVM	Hexagon	TD	stmt_completion	DSP	3,565	[ ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM	ARM	CPP	program_repair	CPU	3,566	[ "<FIXS>", "NumBits", "=", "(", "BaseReg", "==", "ARM", "::", "SP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]	[ "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "NumBits", "=", "<NUM_LIT>", ";", "<BUGE>", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";" ]
GCC	arm	MD	stmt_completion	CPU	3,567	[ "<STR_LIT>", ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]
LLVM	X86	CPP	stmt_completion	CPU	3,568	[ "StackSlot", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "SDValue", "X86TargetLowering", "::", "LowerFLT_ROUNDS_", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleVal...
GCC	arm	CPP	stmt_completion	CPU	3,569	[ ")", "_", "_", "b", ")", ";" ]	[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vqsubuv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t" ]
LLVM	ARM	CPP	code_generation	CPU	3,570	[ "SDValue", "ARMTargetLowering", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "Alwa...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	3,571	[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]	[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LI...
LLVM	M88k	TD	stmt_completion	MPU	3,572	[ "=", "<STR_LIT>", ";" ]	[ "def", "bfimm", ":", "ImmOpWithPattern", "<", "i32", ",", "<STR_LIT>", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "NOOP_SDNodeXForm", ">", "{", "let", "PrintMethod", "="...
GCC	i386	CPP	next_suggestion	CPU	3,573	[ "return", "false", ";" ]	[ "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "&&", "!", "QI_RE...
LLVM	PowerPC	CPP	program_repair	CPU	3,574	[ "<FIXS>", "PPC", "::", "R13", ",", "PPC", "::", "R14", ",", "PPC", "::", "R15", ",", "<FIXE>" ]	[ "const", "unsigned", "*", "PPCRegisterInfo", "::", "getCalleeSaveRegs", "(", ")", "const", "{", "static", "const", "unsigned", "Darwin32_CalleeSaveRegs", "[", "]", "=", "{", "<BUGS>", "PPC", "::", "R1", ",", "PPC", "::", "R13", ",", "PPC", "::", "R14", ","...
GCC	s390	MD	stmt_completion	MPU	3,575	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]
LLVM	ARM	CPP	stmt_completion	CPU	3,576	[ "+=", "<NUM_LIT>", ")", "{" ]	[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uns...
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,577	[ ")", ";" ]	[ "initializeSILowerI1CopiesPass", "(", "", "PR", ")", ";", "initializeSIFixSGPRCopiesPass", "(", "", "PR", ")", ";", "initializeSIFixVGPRCopiesPass", "(", "", "PR", ")", ";", "initializeSIFoldOperandsPass", "(", "", "PR", ")", ";", "initializeSIShrinkInstructionsPa...
LLVM	X86	CPP	next_suggestion	CPU	3,578	[ "}" ]	[ "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "MatchingIn...
LLVM	X86	CPP	stmt_completion	CPU	3,579	[ "(", ")", ";" ]	[ "addPass", "(", "createAtomicExpandPass", "(", "&", "getX86TargetMachine", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses" ]
GCC	microblaze	CPP	next_suggestion	MPU	3,580	[ "}" ]	[ "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", "&&", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", "<", "<NUM_LIT>", "&&", "reg_equiv_mem", "(", "REGNO", ...
GCC	epiphany	MD	stmt_completion	MPU	3,581	[ ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "WMODE2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operand...
LLVM	ARM	CPP	next_suggestion	CPU	3,582	[ "Intrinsic", "::", "ID", "Int", "=", "IsAcquire", "?", "Intrinsic", "::", "arm_ldaex", ":", "Intrinsic", "::", "arm_ldrex", ";" ]	[ "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")",...
LLVM	X86	TD	next_suggestion	CPU	3,583	[ "}" ]	[ "def", "ICXWriteResGroup163", ":", "SchedWriteRes", "<", "[", "ICXPort23", ",", "ICXPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>",...
LLVM	ARM64	TD	stmt_completion	CPU	3,584	[ "ARM64Prefetch", "imm", ":", "$", "Rt", ",", "am_indexed64", ":", "$", "addr", ")", "]", ">", ";" ]	[ "def", "PRFMui", ":", "PrefetchUI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(" ]
GCC	m68k	MD	next_suggestion	MPU	3,585	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "HI", "(", "ashiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...
GCC	clipper	CPP	program_repair	CPU	3,586	[ "<FIXS>", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]	[ "t", "=", "build1", "(", "NOP_EXPR", ",", "ptr_type_node", ",", "save_area", ")", ";", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "t", "=", "build", ...
LLVM	Patmos	CPP	stmt_completion	VLIW	3,587	[ ")", ";" ]	[ "const", "PatmosMachineFunctionInfo", "*", "PMFI", "=", "MF", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", ";", "return", "PMFI", "->", "isSinglePath", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	3,588	[ "<NUM_LIT>", ";" ]	[ "def", "A2_addh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6...
LLVM	Lanai	CPP	stmt_completion	CPU	3,589	[ ";" ]	[ "inline", "static", "unsigned", "encodeLanaiAluCode", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "OP_ENCODING_MASK", "=", "<NUM_LIT>", ";", "return", "AluOp", "&", "OP_ENCODING_MASK" ]
LLVM	Mips	CPP	next_suggestion	CPU	3,590	[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]	[ "setOperationAction", "(", "ISD", "::", "ADDC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ADDC", ","...
GCC	cris	MD	next_suggestion	MPU	3,591	[ "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")" ]	[ "\|", "\|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", "\|", "\|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "-", "<NUM_LIT>", "\|", "\|", "satisfies_constraint_N", "(", "operands", "[", "<NUM_LIT>", "]", ")", ...
GCC	rl78	CPP	next_suggestion	MPU	3,592	[ "return", "rclass", ";" ]	[ "static", "reg_class_t", "rl78_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "NO_REGS", ")", "rclass", "=", "V_REGS", ";" ]
GCC	rs6000	MD	next_suggestion	CPU	3,593	[ "HOST_WIDE_INT", "rest", "=", "trunc_int_for_mode", "(", "val", "-", "low", ",", "<", "MODE", ">", "mode", ")" ]	[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	3,594	[ "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]	[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epi8", "(", "_", "_", "m128i" ]
LLVM	Mips	CPP	next_suggestion	CPU	3,595	[ "}" ]	[ "OriginalArgWasFloatVector", ".", "clear", "(", ")", ";", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "Outs", ")", ";" ]
LLVM	TPC	TD	next_suggestion	Virtual ISA	3,596	[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]	[ "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "VRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":...
LLVM	AGC	CPP	next_suggestion	MPU	3,597	[ "}" ]	[ "bool", "isMem10", "(", ")", "const", "{", "return", "(", "isConstantImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ")", "\|\|", "isSymbolRef", "(", ")", ";" ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	3,598	[ "AMDGPUDisassembler", "::", "OPW16", ",", "Imm", ",", "true", ")", ")", ";" ]	[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::" ]
GCC	s390	CPP	program_repair	MPU	3,599	[ "<FIXS>", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "inner", ")", ")", "&", "~", "GET_MODE_MASK", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "<FIXE>" ]	[ "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "inner", ")", ")", ">=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "&&", "(", "(", "INTVAL", "(", "mask", ")", "<BUGS>", "&", "GET_MODE_MASK", "(", "GET_MODE...

LLVM

Mips

TD

next_suggestion

CPU

3,500

[ "}" ]

[ "string", "AsmString", "=", "<STR_LIT>", ";", "list", "<", "dag", ">", "Pattern", "=", "[", "(", "set", "MSA128BOpnd", ":", "$", "wd", ",", "(", "vselect", "MSA128BOpnd", ":", "$", "wd_in", ",", "vsplati8_uimm8", ":", "$", "u8", ",", "MSA128BOpnd", ":"...

GCC

arm

CPP

next_suggestion

CPU

3,501

[ "}" ]

[ "vsubw_u32", "(", "uint64x2_t", "_", "_", "a", ",", "uint32x2_t", "_", "_", "b", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vsubwuv2si", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t", ")", "_", "_", "b", ...

GCC

ia64

MD

program_repair

CPU

3,502

[ "<FIXS>", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]", "if", "(", "GET_CODE", "(", "op1", ")", "=", "=", "SUBREG", ")", "op1", "=", "SUBREG_REG", "(", "op1", ")", "elseop1", "=", "gen_rtx_REG", "(", "TImode", ",", "REGNO", "(", "op1", ")", ...

[ "|", "|", "(", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", "=", "=", "REG", "&", "&", "GR_REGNO_P", "(", "REGNO", "(", "operands", "[", "<NUM_LIT>", "]", ")", ")", ")", ")", "{", "<BUGS>", "emit_move_insn", "(", "gen_rtx_REG", "(", "TImo...

LLVM

ARM

CPP

stmt_completion

CPU

3,503

[ "OP_VUZPR", ":" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shuffle opcode!", "<STR_LIT>", ")", ";", "case", "OP_VREV", ":", "if", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", "||", "VT", ".", "getVectorElementType", "(", ")",...

LLVM

AArch64

TD

stmt_completion

CPU

3,504

[ "timm", ":", "$", "Imm", ")", ",", "(", "i32", "imm", ")", ")", ")", ")", "]", ",", "NoItinerary", ">", "{" ]

[ "def", "MOVIvi_8B", ":", "NeonI_1VModImm", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "VPR64", ":", "$", "Rd", ")", ",", "(", "ins", "neon_uimm8", ":", "$", "Imm", ")", ",", "<STR_LIT>", ",", "[", "(", "set", "(", "v8i8", "VPR64", ":", "...

LLVM

ARM64

TD

next_suggestion

CPU

3,505

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "Xrri", ":", "BaseExtractImm", "<", "GPR64", ",", "imm0_63", ",", "asm", ",", "[", "(", "set", "GPR64", ":", "$", "Rd", ",", "(", "ARM64Extr", "GPR64", ":", "$", "Rn", ",", "GPR64", ":", "$", "Rm", ",", "imm0_63", ":", "$", "imm", ")", "...

GCC

h8300

CPP

stmt_completion

MPU

3,506

[ "GET_CODE", "(", "op", ")", "!=", "PRE_INC", ")", "return", "false", ";" ]

[ "op", "=", "XEXP", "(", "op", ",", "<NUM_LIT>", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PRE_DEC", "&&" ]

LLVM

ARM

TD

next_suggestion

CPU

3,507

[ "let", "MIOperandInfo", "=", "(", "ops", "GPRnopc", ",", "i32imm", ")", ";" ]

[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "PostIdxRegAsmOperand", ";" ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

3,508

[ "if", "(", "Gen", ">=", "AMDGPUSubtarget", "::", "R700", ")", "return", "TrigVal", ";" ]

[ "case", "ISD", "::", "FSIN", ":", "TrigNode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Wrong trig opcode", "<STR_LIT>", ")", ";", "}", "SDValue", "TrigVal", "=", "DAG", ".", "getNode", "("...

GCC

i386

CPP

next_suggestion

CPU

3,509

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtph_epi16", "(", "_", "_", "m128i", "_", "_", "A"...

LLVM

ARM

CPP

program_repair

CPU

3,510

[ "<FIXS>", "const", "Triple", "&", "TheTriple", ",", "const", "MCTargetOptions", "&", "Options", ")", "{", "<FIXE>" ]

[ "}", "static", "MCAsmInfo", "*", "createARMMCAsmInfo", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "<BUGS>", "const", "Triple", "&", "TheTriple", ")", "{", "<BUGE>", "MCAsmInfo", "*", "MAI", ";", "if", "(", "TheTriple", ".", "isOSDarwin", "(", ")", "|...

LLVM

MSP430

CPP

next_suggestion

MPU

3,511

[ "AM", ".", "Base", ".", "Reg", ";" ]

[ "if", "(", "MatchAddress", "(", "N", ",", "AM", ")", ")", "return", "false", ";", "EVT", "VT", "=", "N", ".", "getValueType", "(", ")", ";", "if", "(", "AM", ".", "BaseType", "==", "MSP430ISelAddressMode", "::", "RegBase", ")", "{", "if", "(", "!",...

LLVM

AArch64

TD

stmt_completion

CPU

3,512

[ "SADDLVv4i16v", ",", "UADDLVv4i16v", ",", "ADDVv4i16v", ")", ">", ";" ]

[ "def", ":", "InstRW", "<", "[", "KryoWrite_3cyc_XY_noRSV_158ln", "]", ",", "(", "instrs" ]

LLVM

VE

TD

stmt_completion

CPU

3,513

[ "I", ")", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vld2d_vssl", "simm7", ":", "$", "I", ",", "i64", ":", "$", "sz", ",", "i32", ":", "$", "vl", ")", ",", "(", "VLD2Dirl", "(", "LO7", "$" ]

GCC

h8300

MD

program_repair

MPU

3,514

[ "<FIXS>", "(", "logicals", ":", "QHSI", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "<FIXE>" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "<BUGS>", "(", "match_op_dup", "<NUM_LIT>", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", ")", ")", "<BUGE>", "(", "clo...

LLVM

AArch64

TD

stmt_completion

CPU

3,515

[ "DwarfRegAlias", "<", "W17", ">", ";" ]

[ "def", "X17", ":", "AArch64Reg", "<", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "W17", "]", ">", "," ]

LLVM

ARM

TD

stmt_completion

CPU

3,516

[ "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "i32", "(", "add", "(", "ARMVMLAVu", "(", "v16i8", "MQPR", ":", "$", "val1", ")", ",", "(", "v16i8", "MQPR", ":", "$", "val2", ")", ")", ",", "tGPREven", ":", "$", "Rd", ")", ")", ",", "(", "i32", "(", "MVE_VMLADA...

LLVM

XCore

CPP

code_generation

MPU

3,517

[ "void", "XCoreDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::", "Constant", ":", "{", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

LLVM

SystemZ

CPP

stmt_completion

CPU

3,518

[ "MCSymbolRefExpr", "::", "VK_TLSLDM", ";" ]

[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "MCSymbolRefExpr", "::", "VK_TLSGD", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return" ]

LLVM

Mips

CPP

stmt_completion

CPU

3,519

[ "UsefulSlots", ";" ]

[ "NoMemInstr", "NM", ";", "Iter", "Filler", ";", "RegDU", ".", "setCallerSaved", "(", "*", "Slot", ")", ";", "if", "(", "!", "searchRange", "(", "MBB", ",", "std", "::", "next", "(", "Slot", ")", ",", "MBB", ".", "end", "(", ")", ",", "RegDU", ","...

LLVM

PowerPC

TD

stmt_completion

CPU

3,520

[ "XSCVSPDPN", "$", "S", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "f32", "(", "vector_extract", "v4f32", ":", "$", "S", ",", "<NUM_LIT>", ")", ")", ",", "(", "f32", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,521

[ "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew" ]

GCC

cris

MD

next_suggestion

MPU

3,522

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

X86

CPP

next_suggestion

CPU

3,523

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "Opnd0", ",", "Opnd1", ")", ";" ]

[ "SDValue", "Opnd2", ";", "if", "(", "isFMAddSubOrFMSubAdd", "(", "Subtarget", ",", "DAG", ",", "Opnd0", ",", "Opnd1", ",", "Opnd2", ",", "NumExtracts", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ...

GCC

bfin

MD

next_suggestion

DSP

3,524

[ "emit_insn", "(", "gen_ashlsi3", "(", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ",", "operands", "[", "<NUM_LIT>", "]", ")", ")" ]

[ "<STR_LIT>", "{", "if", "(", "highbits_operand", "(", "operands", "[", "<NUM_LIT>", "]", ",", "SImode", ")", ")", "{", "operands", "[", "<NUM_LIT>", "]", "=", "GEN_INT", "(", "exact_log2", "(", "-", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ...

GCC

nios2

CPP

next_suggestion

MPU

3,525

[ "return", "insn", ";" ]

[ "static", "rtx_insn", "*", "nios2_emit_add_constant", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "immed", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "SMALL_INT", "(", "immed", ")", ")", "insn", "=", "emit_insn", "(", "gen_add2_insn", "(", "reg", ",",...

LLVM

CSKY

CPP

stmt_completion

CPU

3,526

[ ";" ]

[ "CSKYTargetMachine", "::", "CSKYTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "std", "::", "optional", "<", "Reloc", ...

GCC

v850

CPP

code_generation

MPU

3,527

[ "void", "expand_epilogue", "(", "void", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "size", "=", "get_frame_size", "(", ")", ";", "long", "reg_saved", "=", "<NUM_LIT>", ";", "int", "actual_fsize", "=", "compute_frame_size", "(", "size", ",", ...

[ "Expand", "the", "epilogue", "into", "RTL", "." ]

LLVM

PowerPC

CPP

stmt_completion

CPU

3,528

[ ")", ";" ]

[ "return", "Create", "(", "VK_PPC_HA", ",", "Expr", ",", "Ctx" ]

GCC

i386

MD

next_suggestion

CPU

3,529

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

tilegx

MD

next_suggestion

VLIW

3,530

[ "UNSPEC_INSN_V2ADIFFS", ")", ")", "]" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", "...

GCC

i386

CPP

stmt_completion

CPU

3,531

[ "A", ",", "_", "_", "imm", ",", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fpclass_ps_mask", "(", "_", "_", "mmask8", "_", "_",...

LLVM

R600

CPP

stmt_completion

GPU

3,532

[ ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ")", ";" ]

[ "Value", "*", "Ret", "=", "CallInst", "::", "Create", "(", "If", ",", "Term", "->", "getCondition", "(", ")", ",", "<STR_LIT>", "<STR_LIT>", ",", "Term", ")", ";", "Term", "->", "setCondition", "(", "ExtractValueInst", "::", "Create", "(", "Ret", ",", ...

LLVM

X86

CPP

next_suggestion

CPU

3,533

[ "case", "FK_PCRel_4", ":" ]

[ "case", "FK_Data_8", ":", "return", "RT64_64", ";", "case", "X86", "::", "reloc_signed_4byte", ":", "if", "(", "Modifier", "==", "MCSymbolRefExpr", "::", "VK_None", "&&", "!", "IsPCRel", ")", "return", "RT64_32S", ";", "return", "RT64_32", ";", "case", "X86"...

LLVM

Mips

CPP

stmt_completion

CPU

3,534

[ ";" ]

[ "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "Fixups", ".", "push_back", "(", "MCFixup", "::", "Create", "(", "<NUM_LIT>", ",", "Expr", ",", "MCFixupKind", "(", "Mips", "::", "fixup_MICROMIPS_PC10_S1", ")", ")", ")", ";", "...

LLVM

MINA32

CPP

next_suggestion

CPU

3,535

[ "}" ]

[ "void", "MINA32AsmBackend", "::", "adjustFixupValue", "(", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "uint64_t", "&", "Value", ",", "MCContext", "*", "Ctx", ")", "const", "{", "unsigned", "Kind", "=", "Fixup", ".", "get...

LLVM

XCore

CPP

next_suggestion

MPU

3,536

[ "Addr", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "MVT", "::", "i32", ",", "Trmp", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ")", ";" ]

[ "OutChains", "[", "<NUM_LIT>", "]", "=", "DAG", ".", "getStore", "(", "Chain", ",", "dl", ",", "DAG", ".", "getConstant", "(", "<NUM_LIT>", ",", "MVT", "::", "i32", ")", ",", "Addr", ",", "MachinePointerInfo", "(", "TrmpAddr", ",", "<NUM_LIT>", ")", ",...

GCC

arm

MD

next_suggestion

CPU

3,537

[ ")" ]

[ "UNSPEC_VUZP1", ")", ")", "(", "set", "(", "match_operand", ":", "VDQWH", "<NUM_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VDQWH", "[", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_VUZP2", ")", ")", "]", ")", "]...

LLVM

X86

CPP

next_suggestion

CPU

3,538

[ "ReduxExtracted", "=", "true", ";" ]

[ "case", "Instruction", "::", "Add", ":", "case", "Instruction", "::", "Mul", ":", "case", "Instruction", "::", "And", ":", "case", "Instruction", "::", "Or", ":", "case", "Instruction", "::", "Xor", ":", "break", ";", "case", "Instruction", "::", "FAdd", ...

GCC

ns32k

MD

next_suggestion

MPU

3,539

[ "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "float", ":", "DF", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,540

[ "Chain", ";" ]

[ "SDValue", "SGPR01", "=", "DAG", ".", "getRegister", "(", "AMDGPU", "::", "SGPR0_SGPR1", ",", "MVT", "::", "i64", ")", ";", "SDValue", "ToReg", "=", "DAG", ".", "getCopyToReg", "(", "Chain", ",", "SL", ",", "SGPR01", ",", "QueuePtr", ",", "SDValue", "(...

LLVM

PowerPC

TD

stmt_completion

CPU

3,541

[ "(", "int_ppc_vsx_xvcvspdp", "v4f32", ":", "$", "XB", ")", ")", "]", ">", ";" ]

[ "def", "XVCVSPDP", ":", "XX2Form", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "vsrc", ":", "$", "XT", ")", ",", "(", "ins", "vsrc", ":", "$", "XB", ")", ",", "<STR_LIT>", ",", "IIC_VecFP", ",", "[", "(", "set", "v2f64", ":", "$", "XT",...

GCC

aarch64

MD

stmt_completion

CPU

3,542

[ ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

arm

MD

stmt_completion

CPU

3,543

[ "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "MVE_2", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "MVE_2", "[", "(", "match_operand", ":" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,544

[ "let", "InputType", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

nds32

MD

next_suggestion

CPU

3,545

[ "const", "char", "*", "pats", "[", "]", "=", "{", "<STR_LIT>", "," ]

[ "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ...

GCC

mmix

MD

next_suggestion

CPU

3,546

[ "(", "clobber", "(", "reg", ":", "DI", "MMIX_rR_REGNUM", ")", ")", "]", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR...

LLVM

ARM

TD

program_repair

CPU

3,547

[ "<FIXS>", "(", "ins", "DPR", ":", "$", "src", ")", ",", "itin", ",", "OpcodeStr", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>", "<FIXS>", "OpcodeStr", ",", "<STR_LIT>", ",", "<FIXE>" ]

[ "InstrItinClass", "itin", ",", "string", "OpcodeStr", ",", "ValueType", "TyQ", ",", "ValueType", "TyD", ",", "Intrinsic", "IntOp", ">", ":", "N2V", "op24_23", ",", "op21_20", ",", "op19_18", ",", "op17_16", ",", "op11_7", ",", "op6", ",", "op4", ",", "("...

GCC

iq2000

CPP

next_suggestion

CPU

3,548

[ "debug_rtx", "(", "insn", ")", ";" ]

[ "static", "void", "abort_with_insn", "(", "rtx", "insn", ",", "const", "char", "*", "reason", ")", "{", "error", "(", "reason", ")", ";" ]

GCC

ia64

CPP

stmt_completion

CPU

3,549

[ "regno", ")", "{" ]

[ "static", "machine_mode", "ia64_get_reg_raw_mode", "(", "int" ]

LLVM

R600

CPP

next_suggestion

GPU

3,550

[ "}" ]

[ "int", "Src0Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")", ",", "AMDGPU", "::", "OpName", "::", "src0", ")", ";", "int", "Src1Idx", "=", "AMDGPU", "::", "getNamedOperandIdx", "(", "MI", "->", "getOpcode", "(", ")...

LLVM

SPIRV

CPP

stmt_completion

Virtual ISA

3,551

[ "MI", ",", "ST", ",", "TII", ",", "MAI", ".", "Reqs", ")", ";" ]

[ "static", "void", "addDecorations", "(", "const", "Module", "&", "M", ",", "const", "SPIRVInstrInfo", "&", "TII", ",", "MachineModuleInfo", "*", "MMI", ",", "const", "SPIRVSubtarget", "&", "ST", ",", "<STR_LIT>", "::", "<STR_LIT>", "&", "MAI", ")", "{", "f...

LLVM

ARM

CPP

stmt_completion

CPU

3,552

[ "V2", ")", ".", "getValue", "(", "WhichResult", ")", ";" ]

[ "ShuffleVectorSDNode", "*", "SVN", "=", "cast", "<", "ShuffleVectorSDNode", ">", "(", "Op", ".", "getNode", "(", ")", ")", ";", "ArrayRef", "<", "int", ">", "ShuffleMask", "=", "SVN", "->", "getMask", "(", ")", ";", "unsigned", "EltSize", "=", "VT", "....

GCC

rs6000

CPP

code_generation

CPU

3,553

[ "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "TARGET_EFFICIENT_UNALIGNED_VSX", ")...

[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

3,554

[ "<NUM_LIT>", ",", "iops", ",", "asm", ",", "operands", ">", "{" ]

[ "class", "PstateWriteSimple", "<", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ">", ":", "SimpleSystemI", "<" ]

LLVM

Mandarin

CPP

stmt_completion

CPU

3,555

[ "PM", ",", "JITCodeEmitter", "&", "JCE", ")", "{" ]

[ "bool", "MandarinTargetMachine", "::", "addCodeEmitter", "(", "PassManagerBase", "&" ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,556

[ "}" ]

[ "def", "L2_loadbsw2_zomap", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_17e0d2cd", ",", "TypeMAPPING", ">", "{", "let", "hasNewValue", "=", "<NUM_LIT>", ...

LLVM

AVR

TD

stmt_completion

MPU

3,557

[ "]", ">", ";" ]

[ "def", "AVRcallseq_start", ":", "SDNode", "<", "<STR_LIT>", ",", "SDT_AVRCallSeqStart", ",", "[", "SDNPHasChain", ",", "SDNPOutGlue" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,558

[ ";" ]

[ "if", "(", "I", "->", "hasOneUse", "(", ")", "&&", "isSink", "(", "*", "I", "->", "use_begin", "(", ")", ")", ")", "return", "true", ";", "if", "(", "isa", "<", "OverflowingBinaryOperator", ">", "(", "I", ")", ")", "return", "isSafeOverflow", "(", ...

LLVM

SystemZ

CPP

next_suggestion

CPU

3,559

[ "}" ]

[ "uint64_t", "Used", "=", "allOnes", "(", "Op", ".", "getValueSizeInBits", "(", ")", ")", ";", "if", "(", "Used", "!=", "(", "AndMask", "|", "InsertMask", ")", ")", "{", "KnownBits", "Known", ";", "CurDAG", "->", "computeKnownBits", "(", "Op", ".", "get...

LLVM

ARM

TD

stmt_completion

CPU

3,560

[ "<", "<STR_LIT>", ">", ";" ]

[ "def", "NoVFP", ":", "Predicate" ]

LLVM

CellSPU

TD

stmt_completion

MPU

3,561

[ "R32C", ">", ";" ]

[ "def", "r32", ":", "ROTRegInst", "<" ]

GCC

arm

CPP

stmt_completion

CPU

3,562

[ "_", "_", "b", ")", "{" ]

[ "vqshlq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "int8x16_t" ]

LLVM

ARM64

TD

next_suggestion

CPU

3,563

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "rmode", ";" ]

[ "class", "BaseUnscaledConversion", "<", "bits", "<", "<NUM_LIT>", ">", "rmode", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", "dstType", ...

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,564

[ ";" ]

[ "bool", "isPassEnabled", "(", "const", "cl", "::", "opt", "<", "bool", ">", "&", "Opt", ",", "CodeGenOptLevel", "Level", "=", "CodeGenOptLevel", "::", "Default", ")", "const", "{", "if", "(", "Opt", ".", "getNumOccurrences", "(", ")", ")", "return", "Opt...

LLVM

Hexagon

TD

stmt_completion

DSP

3,565

[ ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isIndirectBranch", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...

LLVM

ARM

CPP

program_repair

CPU

3,566

[ "<FIXS>", "NumBits", "=", "(", "BaseReg", "==", "ARM", "::", "SP", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";", "<FIXE>" ]

[ "NumBits", "=", "<NUM_LIT>", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "<BUGS>", "NumBits", "=", "<NUM_LIT>", ";", "<BUGE>", "Scale", "=", "<NUM_LIT>", ";", "isSigned", "=", "false", ";", "break", ";" ]

GCC

arm

MD

stmt_completion

CPU

3,567

[ "<STR_LIT>", ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>" ]

LLVM

X86

CPP

stmt_completion

CPU

3,568

[ "StackSlot", ",", "MPI", ",", "Align", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "SDValue", "X86TargetLowering", "::", "LowerFLT_ROUNDS_", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "MVT", "VT", "=", "Op", ".", "getSimpleVal...

GCC

arm

CPP

stmt_completion

CPU

3,569

[ ")", "_", "_", "b", ")", ";" ]

[ "return", "(", "uint32x2_t", ")", "_", "_", "builtin_neon_vqsubuv2si", "(", "(", "int32x2_t", ")", "_", "_", "a", ",", "(", "int32x2_t" ]

LLVM

ARM

CPP

code_generation

CPU

3,570

[ "SDValue", "ARMTargetLowering", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool", "Alwa...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

3,571

[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

[ "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LI...

LLVM

M88k

TD

stmt_completion

MPU

3,572

[ "=", "<STR_LIT>", ";" ]

[ "def", "bfimm", ":", "ImmOpWithPattern", "<", "i32", ",", "<STR_LIT>", ",", "[", "{", "return", "isUInt", "<", "<NUM_LIT>", ">", "(", "Imm", ".", "getZExtValue", "(", ")", ")", ";", "}", "]", ",", "NOOP_SDNodeXForm", ">", "{", "let", "PrintMethod", "="...

GCC

i386

CPP

next_suggestion

CPU

3,573

[ "return", "false", ";" ]

[ "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "<NUM_LIT>", ";", "i", "<", "recog_data", ".", "n_operands", ";", "i", "++", ")", "if", "(", "GENERAL_REG_P", "(", "recog_data", ".", "operand", "[", "i", "]", ")", "&&", "!", "QI_RE...

LLVM

PowerPC

CPP

program_repair

CPU

3,574

[ "<FIXS>", "PPC", "::", "R13", ",", "PPC", "::", "R14", ",", "PPC", "::", "R15", ",", "<FIXE>" ]

[ "const", "unsigned", "*", "PPCRegisterInfo", "::", "getCalleeSaveRegs", "(", ")", "const", "{", "static", "const", "unsigned", "Darwin32_CalleeSaveRegs", "[", "]", "=", "{", "<BUGS>", "PPC", "::", "R1", ",", "PPC", "::", "R13", ",", "PPC", "::", "R14", ","...

GCC

s390

MD

stmt_completion

MPU

3,575

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(" ]

LLVM

ARM

CPP

stmt_completion

CPU

3,576

[ "+=", "<NUM_LIT>", ")", "{" ]

[ "unsigned", "NumElts", "=", "VT", ".", "getVectorNumElements", "(", ")", ";", "if", "(", "M", ".", "size", "(", ")", "!=", "NumElts", "&&", "M", ".", "size", "(", ")", "!=", "NumElts", "*", "<NUM_LIT>", ")", "return", "false", ";", "for", "(", "uns...

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,577

[ ")", ";" ]

[ "initializeSILowerI1CopiesPass", "(", "*", "PR", ")", ";", "initializeSIFixSGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeSIFixVGPRCopiesPass", "(", "*", "PR", ")", ";", "initializeSIFoldOperandsPass", "(", "*", "PR", ")", ";", "initializeSIShrinkInstructionsPa...

LLVM

X86

CPP

next_suggestion

CPU

3,578

[ "}" ]

[ "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "SMRange", "Range", "=", "None", ",", "bool", "MatchingInlineAsm", "=", "false", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "if", "(", "MatchingIn...

LLVM

X86

CPP

stmt_completion

CPU

3,579

[ "(", ")", ";" ]

[ "addPass", "(", "createAtomicExpandPass", "(", "&", "getX86TargetMachine", "(", ")", ")", ")", ";", "TargetPassConfig", "::", "addIRPasses" ]

GCC

microblaze

CPP

next_suggestion

MPU

3,580

[ "}" ]

[ "if", "(", "reload_in_progress", "&&", "GET_CODE", "(", "op", ")", "==", "REG", "&&", "REGNO", "(", "op", ")", ">=", "FIRST_PSEUDO_REGISTER", "&&", "reg_renumber", "[", "REGNO", "(", "op", ")", "]", "<", "<NUM_LIT>", "&&", "reg_equiv_mem", "(", "REGNO", ...

GCC

epiphany

MD

stmt_completion

MPU

3,581

[ ",", "operands", "[", "<NUM_LIT>", "]", ",", "true", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "if_then_else", ":", "WMODE2", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "]", "{", "operand...

LLVM

ARM

CPP

next_suggestion

CPU

3,582

[ "Intrinsic", "::", "ID", "Int", "=", "IsAcquire", "?", "Intrinsic", "::", "arm_ldaex", ":", "Intrinsic", "::", "arm_ldrex", ";" ]

[ "Value", "*", "Hi", "=", "Builder", ".", "CreateExtractValue", "(", "LoHi", ",", "<NUM_LIT>", ",", "<STR_LIT>", "hi", "<STR_LIT>", ")", ";", "if", "(", "!", "Subtarget", "->", "isLittle", "(", ")", ")", "std", "::", "swap", "(", "Lo", ",", "Hi", ")",...

LLVM

X86

TD

next_suggestion

CPU

3,583

[ "}" ]

[ "def", "ICXWriteResGroup163", ":", "SchedWriteRes", "<", "[", "ICXPort23", ",", "ICXPort015", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>",...

LLVM

ARM64

TD

stmt_completion

CPU

3,584

[ "ARM64Prefetch", "imm", ":", "$", "Rt", ",", "am_indexed64", ":", "$", "addr", ")", "]", ">", ";" ]

[ "def", "PRFMui", ":", "PrefetchUI", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "[", "(" ]

GCC

m68k

MD

next_suggestion

MPU

3,585

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "subreg", ":", "HI", "(", "ashiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ...

GCC

clipper

CPP

program_repair

CPU

3,586

[ "<FIXS>", "TREE_SIDE_EFFECTS", "(", "t", ")", "=", "<NUM_LIT>", ";", "<FIXE>" ]

[ "t", "=", "build1", "(", "NOP_EXPR", ",", "ptr_type_node", ",", "save_area", ")", ";", "u", "=", "build", "(", "ARRAY_REF", ",", "ptr_type_node", ",", "reg_field", ",", "build_int", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", ";", "t", "=", "build", ...

LLVM

Patmos

CPP

stmt_completion

VLIW

3,587

[ ")", ";" ]

[ "const", "PatmosMachineFunctionInfo", "*", "PMFI", "=", "MF", ".", "getInfo", "<", "PatmosMachineFunctionInfo", ">", "(", ")", ";", "return", "PMFI", "->", "isSinglePath", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

3,588

[ "<NUM_LIT>", ";" ]

[ "def", "A2_addh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6...

LLVM

Lanai

CPP

stmt_completion

CPU

3,589

[ ";" ]

[ "inline", "static", "unsigned", "encodeLanaiAluCode", "(", "unsigned", "AluOp", ")", "{", "unsigned", "const", "OP_ENCODING_MASK", "=", "<NUM_LIT>", ";", "return", "AluOp", "&", "OP_ENCODING_MASK" ]

LLVM

Mips

CPP

next_suggestion

CPU

3,590

[ "setLoadExtAction", "(", "ISD", "::", "EXTLOAD", ",", "MVT", "::", "i64", ",", "MVT", "::", "i32", ",", "Custom", ")", ";" ]

[ "setOperationAction", "(", "ISD", "::", "ADDC", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "setOperationAction", "(", "ISD", "::", "ADDE", ",", "MVT", "::", "i32", ",", "Expand", ")", ";", "}", "setOperationAction", "(", "ISD", "::", "ADDC", ","...

GCC

cris

MD

next_suggestion

MPU

3,591

[ "if", "(", "which_alternative", "=", "=", "<NUM_LIT>", ")" ]

[ "|", "|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", ">", "<NUM_LIT>", "|", "|", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "<", "-", "<NUM_LIT>", "|", "|", "satisfies_constraint_N", "(", "operands", "[", "<NUM_LIT>", "]", ")", ...

GCC

rl78

CPP

next_suggestion

MPU

3,592

[ "return", "rclass", ";" ]

[ "static", "reg_class_t", "rl78_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "NO_REGS", ")", "rclass", "=", "V_REGS", ";" ]

GCC

rs6000

MD

next_suggestion

CPU

3,593

[ "HOST_WIDE_INT", "rest", "=", "trunc_int_for_mode", "(", "val", "-", "low", ",", "<", "MODE", ">", "mode", ")" ]

[ "HOST_WIDE_INT", "val", "=", "INTVAL", "(", "operands", "[", "<NUM_LIT>", "]", ")", "HOST_WIDE_INT", "low", "=", "(", "(", "val", "&", "<NUM_LIT>", ")", "^", "<NUM_LIT>", ")", "-", "<NUM_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

3,594

[ "_", "_", "X", ",", "_", "_", "m128i", "_", "_", "Y", ")", "{" ]

[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_max_epi8", "(", "_", "_", "m128i" ]

LLVM

Mips

CPP

next_suggestion

CPU

3,595

[ "}" ]

[ "OriginalArgWasFloatVector", ".", "clear", "(", ")", ";", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "Outs", ")", ";" ]

LLVM

TPC

TD

next_suggestion

Virtual ISA

3,596

[ "let", "PredPolarity", "=", "pred", "{", "<NUM_LIT>", "}", ";" ]

[ "let", "OutOperandList", "=", "(", "outs", "VRF", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "!", "if", "(", "hasImm", ",", "(", "ins", "VRF", ":", "$", "op1", ",", "TPCImm", "<", "i32imm", ">", ":", "$", "op2", ",", "SwitchSet", ":...

LLVM

AGC

CPP

next_suggestion

MPU

3,597

[ "}" ]

[ "bool", "isMem10", "(", ")", "const", "{", "return", "(", "isConstantImm", "(", ")", "&&", "isUInt", "<", "<NUM_LIT>", ">", "(", "getConstantImm", "(", ")", ")", ")", "||", "isSymbolRef", "(", ")", ";" ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

3,598

[ "AMDGPUDisassembler", "::", "OPW16", ",", "Imm", ",", "true", ")", ")", ";" ]

[ "return", "addOperand", "(", "Inst", ",", "DAsm", "->", "decodeSrcOp", "(", "llvm", "::" ]

GCC

s390

CPP

program_repair

MPU

3,599

[ "<FIXS>", "&", "GET_MODE_MASK", "(", "GET_MODE", "(", "inner", ")", ")", "&", "~", "GET_MODE_MASK", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "<FIXE>" ]

[ "&&", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "inner", ")", ")", ">=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "SUBREG_REG", "(", "inner", ")", ")", ")", ")", "&&", "(", "(", "INTVAL", "(", "mask", ")", "<BUGS>", "&", "GET_MODE_MASK", "(", "GET_MODE...