docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	4,100	[ "assert", "(", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "\|\|", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", ")", "&&", "<STR_LIT...	[ "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "", "AfterLoop", "=", "&", "", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "...
LLVM	ARM	TD	next_suggestion	CPU	4,101	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "halfword", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,102	[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...
GCC	pa	CPP	code_generation	CPU	4,103	[ "int", "fmpyaddoperands", "(", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "!=", "SFmode", "&&", "mode", "!=", "DFmode", ")", "return", "<NUM_LIT>...	[ "Returns", "1", "if", "the", "6", "operands", "specified", "in", "OPERANDS", "are", "suitable", "for", "use", "in", "fmpyadd", "instructions", "." ]
LLVM	Mips	CPP	next_suggestion	CPU	4,104	[ "return", "&", "MO", ";" ]	[ "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "\|\|", "!", "M...
LLVM	Lanai	CPP	next_suggestion	CPU	4,105	[ "}" ]	[ "}", "if", "(", "isPostIncrementForm", "(", "MI", ",", "AddOffset", ")", ")", "{", "OS", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "\\t[%", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>",...
LLVM	Hexagon	CPP	stmt_completion	DSP	4,106	[ "PredRegsRegClass", ".", "contains", "(", "DestReg", ")", ")", "{" ]	[ "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "C2_or", ")", ",", "DestReg", ")", ".", "addReg", "(", "Src...
LLVM	AArch64	TD	next_suggestion	CPU	4,107	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
GCC	i386	CPP	next_suggestion	CPU	4,108	[ "else", "{" ]	[ "v", "[", "<NUM_LIT>", "]", "=", "*", "op", ";", "vec_cst", "=", "gen_rtx_CONST_VECTOR", "(", "V1TImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "v", ")", ")", ";", "}", "if", "(", "!", "standard_sse_constant_p", "(", "vec_cst", ",", "V1TImode", ")",...
GCC	aarch64	MD	stmt_completion	CPU	4,109	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", "<NUM_LIT>" ]
GCC	i386	MD	next_suggestion	CPU	4,110	[ "gcc_assert", "(", "ok", ")" ]	[ "(", "match_operator", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", ...
GCC	mips	CPP	code_generation	CPU	4,111	[ "void", "mips_gen_conditional_trap", "(", "rtx", "*", "operands", ")", "{", "rtx", "op0", ",", "op1", ";", "enum", "rtx_code", "cmp_code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "...	[ "Emit", "a", "conditional", "trap", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional_trap", "expander", "." ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,112	[ "=", "<NUM_LIT>", ";" ]	[ "def", "A2_paddit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
LLVM	FISC	CPP	next_suggestion	CPU	4,113	[ "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "isOperandRegister", "(", "Parser", ".", "getTok", "(", ")", ")", ")", "return", "ParseRegisterOperand", "(", "&", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "token_str", "==", "<STR_LIT>", "lsl", "<STR_LIT>", ")", "Parser", ".", "Lex", ...
GCC	alpha	CPP	stmt_completion	MPU	4,114	[ ",", "<NUM_LIT>", ")", ")", ";" ]	[ "base", "=", "gimple_assign_rhs1", "(", "stmt", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "SSA_NAME", ")", "{", "base_stmt", "=", "va_list_skip_additions", "(", "base", ")", ";", "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_...
LLVM	X86	CPP	code_generation	CPU	4,115	[ "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
LLVM	SystemZ	CPP	stmt_completion	CPU	4,116	[ "true", ";" ]	[ "bool", "useLoadStackGuardNode", "(", ")", "const", "override", "{", "return" ]
LLVM	ARM	CPP	stmt_completion	CPU	4,117	[ "++", ")", "{" ]	[ "unsigned", "Vtmp", "=", "varEnd", ";", "if", "(", "(", "LoopSize", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "Vtmp", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", ...
LLVM	AArch64	TD	next_suggestion	CPU	4,118	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "class", "BaseBranchReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "as...
LLVM	X86	CPP	code_generation	CPU	4,119	[ "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "(", ")"...	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]
GCC	s390	MD	stmt_completion	MPU	4,120	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	mapip	CPP	next_suggestion	Virtual ISA	4,121	[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "reg_alloc_order", "[", "regno", "]", "=", "regno", ";" ]	[ "int", "i", ";", "rtx", "insn", ";", "int", "regno", ";" ]
GCC	tilegx	MD	stmt_completion	VLIW	4,122	[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand" ]
LLVM	PowerPC	CPP	stmt_completion	CPU	4,123	[ "<STR_LIT>", ",", "<STR_LIT>", "PPC", "<STR_LIT>", ")", ";" ]	[ "RegisterTarget", "<", "Triple", "::", "ppc64", ",", "true", ">", "Y", "(", "getThePPC64Target", "(", ")", ",", "<STR_LIT>", "ppc64", "<STR_LIT>", ",", "<STR_LIT>", "PowerPC 64" ]
GCC	arm	CPP	next_suggestion	CPU	4,124	[ "}" ]	[ "_", "_", "arm_vshlltq_m_n_u16", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vshlltq_m_n_uv8hi", "(", "_",...
LLVM	Hexagon	TD	stmt_completion	DSP	4,125	[ "P0", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
LLVM	SystemZ	CPP	stmt_completion	CPU	4,126	[ "Opcode", "==", "PCREL_OFFSET", ";" ]	[ "return", "Opcode", "==", "PCREL_WRAPPER", "\|\|" ]
LLVM	Hexagon	CPP	stmt_completion	DSP	4,127	[ ")", ";" ]	[ "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VEC...
LLVM	Hexagon	TD	next_suggestion	DSP	4,128	[ "let", "Uses", "=", "[", "USR", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", ...
GCC	i386	CPP	program_repair	CPU	4,129	[ "<FIXS>", "set_feature", "(", "FEATURE_CMOV", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_MMX", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE2", ")", ";", "<FIXE>", ...	[ "unsigned", "int", "ext_level", ";", "unsigned", "int", "features", "=", "<NUM_LIT>", ";", "if", "(", "edx", "&", "bit_CMOV", ")", "<BUGS>", "features", "\|=", "(", "<NUM_LIT>", "<<", "FEATURE_CMOV", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_MMX", "...
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,130	[ "IncludeLoopPHIs", ")", ";" ]	[ "void", "LinearizedRegion", "::", "replaceRegisterInsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "replaceRegister", "(", "Register", ",", "NewRegister", ",",...
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	4,131	[ "[", "IntrNoMem", "]", ">", ";" ]	[ "def", "int_HSAIL_cvt_s64_upi_f32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i64_ty", "]", ",", "[", "llvm_float_ty", "]", "," ]
LLVM	SystemZ	TD	stmt_completion	CPU	4,132	[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM...
GCC	arm	CPP	stmt_completion	CPU	4,133	[ ";" ]	[ "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", ...
LLVM	ARM	TD	next_suggestion	CPU	4,134	[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]	[ "def", "VecListThreeQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	4,135	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
GCC	i386	MD	program_repair	CPU	4,136	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_L...
GCC	visium	CPP	stmt_completion	Virtual ISA	4,137	[ "NULL_RTX", ";" ]	[ "XEXP", "(", "last", ",", "<NUM_LIT>", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "cfa_restores", "=" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,138	[ "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]	[ "if", "(", "GA", "->", "getGlobal", "(", ")", "->", "getThreadLocalMode", "(", ")", "!=", "GlobalValue", "::", "LocalExecTLSModel", "&&", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "report_fatal_error", "(...
LLVM	AArch64	CPP	next_suggestion	CPU	4,139	[ "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";" ]	[ "static", "SDValue", "tryCombineToEXTR", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", ...
GCC	lm32	MD	stmt_completion	MPU	4,140	[ ")", ")", ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>" ]
LLVM	WebAssembly	CPP	stmt_completion	Virtual ISA	4,141	[ "==", "MBB", ")", "return", "true", ";" ]	[ "static", "bool", "ExplicitlyBranchesTo", "(", "MachineBasicBlock", "", "Pred", ",", "MachineBasicBlock", "", "MBB", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "Pred", "->", "terminators", "(", ")", ")", "for", "(", "MachineOperand", "&", "MO", ...
LLVM	PowerPC	CPP	next_suggestion	CPU	4,142	[ "}" ]	[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "CC", "!=", "ISD", "::", "SETEQ", "&&", "CC", "!=", "ISD", ...
GCC	visium	MD	program_repair	Virtual ISA	4,143	[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]	[ "(", "truncate", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(...
LLVM	Hexagon	TD	stmt_completion	DSP	4,144	[ ";" ]	[ "def", "tc_f8e23f0b", ":", "InstrItinClass" ]
LLVM	AArch64	CPP	next_suggestion	CPU	4,145	[ "return", "SDValue", "(", ")", ";" ]	[ "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_urshl", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_sqshlu", ":", "Op...
LLVM	AArch64	TD	program_repair	CPU	4,146	[ "<FIXS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]	[ "def", ":", "WriteRes", "WriteFMul", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", ...
LLVM	AMDGPU	CPP	stmt_completion	GPU	4,147	[ "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";" ]	[ "const", "TargetOptions", "&", "Options", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ";", "return", "Options", ".", "NoSignedZerosFPMath", "\|\|", "MI", ".", "getFlag", "(" ]
GCC	m68k	CPP	program_repair	MPU	4,148	[ "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w $%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.l $%d,sp\\n", "<STR_LIT>", ",", "-", "(", ...	[ "{", "if", "(", "fsize", "+", "<NUM_LIT>", "<NUM_LIT>", ")", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w #%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "fprintf", "(", "stre...
GCC	s390	CPP	next_suggestion	MPU	4,149	[ "if", "(", "m2", "==", "CCZmode", ")", "return", "m1", ";" ]	[ "case", "E_CCZmode", ":", "if", "(", "m2", "==", "CCUmode", "\|\|", "m2", "==", "CCTmode", "\|\|", "m2", "==", "CCZ1mode", "\|\|", "m2", "==", "CCSmode", "\|\|", "m2", "==", "CCSRmode", "\|\|", "m2", "==", "CCURmode", ")", "return", "m2", ";", "return", "VOIDm...
GCC	sparc	MD	stmt_completion	CPU	4,150	[ "<STR_LIT>", ")" ]	[ "(", "define_automaton" ]
GCC	pa	CPP	code_generation	CPU	4,151	[ "const", "char", "", "pa_output_call", "(", "rtx_insn", "", "insn", ",", "rtx", "call_dest", ",", "int", "sibcall", ")", "{", "int", "seq_length", "=", "dbr_sequence_length", "(", ")", ";", "tree", "call_decl", "=", "SYMBOL_REF_DECL", "(", "call_dest", ")"...	[ "INSN", "is", "a", "function", "call", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]
GCC	rs6000	MD	stmt_completion	CPU	4,152	[ ")", ")" ]	[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op" ]
GCC	rs6000	CPP	stmt_completion	CPU	4,153	[ "a1", ",", "vector", "unsigned", "int", "a2", ")", "{" ]	[ "inline", "vector", "unsigned", "int", "vec_vmrglw", "(", "vector", "unsigned", "int" ]
LLVM	AArch64	TD	next_suggestion	CPU	4,154	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";...
LLVM	X86	CPP	stmt_completion	CPU	4,155	[ ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]	[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid code", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADDC", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ADDE", ":", "Opc", "=", "<STR_LIT>", "::", ...
LLVM	TPC	CPP	stmt_completion	Virtual ISA	4,156	[ "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";" ]	[ "ArrayType", "", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "", "GV0", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_func", "->", "getParent", "(", "...
LLVM	R600	CPP	stmt_completion	GPU	4,157	[ "SDValue", "Val", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ")", "{" ]	[ "SDNode", "*", "AMDGPUDAGToDAGISel", "::", "getS_BFE", "(", "unsigned", "Opcode", ",", "SDLoc", "DL", "," ]
LLVM	X86	CPP	stmt_completion	CPU	4,158	[ ";" ]	[ "initSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FS", ")", ";", "return", "*", "this" ]
LLVM	Cpu0	CPP	next_suggestion	CPU	4,159	[ "}" ]	[ "SDLoc", "DL", "=", "SDLoc", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value...
LLVM	AVR	CPP	code_generation	MPU	4,160	[ "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", "(", "...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
GCC	cr16	CPP	next_suggestion	MPU	4,161	[ "{" ]	[ "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", ...
LLVM	AArch64	TD	next_suggestion	CPU	4,162	[ "let", "ParserMatchClass", "=", "Imm1_8Operand", ";" ]	[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...
LLVM	X86	CPP	next_suggestion	CPU	4,163	[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";" ]	[ "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "\|\|", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", "\|\|", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", ")...
LLVM	PowerPC	CPP	program_repair	CPU	4,164	[ "<FIXS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<FIXE>" ]	[ "if", "(", "isVarArg", ")", "{", "BuildMI", "(", "BB", ",", "PPC", "::", "STFS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "ArgReg", ")", ".", "addSImm", "(", "ArgOffset", ")", "<BUGS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<BUGE>", ...
GCC	arm	CPP	program_repair	CPU	4,165	[ "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_...	[ "&&", "(", "!", "regs_ever_live", "[", "reg", "+", "<NUM_LIT>", "]", "\|\|", "call_used_regs", "[", "reg", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "<BUGS>", "{", "vfp_print_multi", "(", "f", ",", "<STR_LIT>", "fldm...
LLVM	X86	CPP	stmt_completion	CPU	4,166	[ "Row", ",", "Col", ",", "Ptr", ",", "Stride", "}", ";" ]	[ "IntrinsicInst", "", "II", "=", "nullptr", ";", "if", "(", "IsPHI", ")", "{", "Value", "", "PhiOp", "=", "cast", "<", "PHINode", ">", "(", "V", ")", "->", "getIncomingValue", "(", "<NUM_LIT>", ")", ";", "II", "=", "cast", "<", "IntrinsicInst", ">",...
LLVM	SystemZ	CPP	next_suggestion	CPU	4,167	[ "}" ]	[ "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", "Shrink-wrapping not yet supported", "<STR_LIT>", ")", ";", "MachineFrameInfo", "", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "", "ZII", "=", ...
LLVM	SystemZ	TD	stmt_completion	CPU	4,168	[ "<STR_LIT>", ";" ]	[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]
GCC	i386	CPP	stmt_completion	CPU	4,169	[ "pat", ")", ";" ]	[ "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V1TImode", ":", "case", "TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "d", ",", "pat", ";", "dstmode", "=", "mode_for_size", "(", "size", ",", "MODE_INT", ",", "<NUM_...
LLVM	SystemZ	TD	stmt_completion	CPU	4,170	[ "=", "RI2", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";", "let", "Inst", "{", "<NUM_...
LLVM	Hexagon	TD	stmt_completion	DSP	4,171	[ "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM	Hexagon	TD	next_suggestion	DSP	4,172	[ "let", "isSolo", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	4,173	[ "FPR128", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v2i64", "(", "bitconvert", "(", "f128", "FPR128", ":", "$", "src", ")", ")", ")", ",", "(", "v2i64" ]
GCC	spu	CPP	stmt_completion	MPU	4,174	[ "val", ",", "HImode", ")", ";" ]	[ "if", "(", "val", ">=", "-", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_ORI", ";", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_IOHL", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")"...
LLVM	X86	CPP	next_suggestion	CPU	4,175	[ "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";" ]	[ "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuff...
LLVM	X86	TD	next_suggestion	CPU	4,176	[ "}" ]	[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,177	[ "=", "I", ";" ]	[ "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip",...
GCC	i386	MD	next_suggestion	CPU	4,178	[ "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VI1_AVX512", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")" ]
LLVM	CJG	CPP	stmt_completion	CPU	4,179	[ ",", "Custom", ")", ";" ]	[ "CJGTargetLowering", "::", "CJGTargetLowering", "(", "const", "CJGTargetMachine", "&", "TM", ",", "const", "CJGSubtarget", "&", "STI", ")", ":", "TargetLowering", "(", "TM", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "<STR_LIT>", "::", ...
LLVM	X86	CPP	program_repair	CPU	4,180	[ "<FIXS>", "void", "printConstantPool", "(", "MachineConstantPool", "", "MCP", ")", ";", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", ";", "std", "::", "string", "ConstantExprToString", "(", "const", "ConstantExpr", "", "CE", ")", ";",...	[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineConstantPool.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "Support/Statistic.h", "<STR_LIT>", "namespace", "{", "struct", "Printer", ":", "public", "M...
LLVM	Hexagon	TD	stmt_completion	DSP	4,181	[ "<NUM_LIT>", ";" ]	[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...
GCC	i386	CPP	stmt_completion	CPU	4,182	[ ")", "_", "_", "i", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{"...
LLVM	PTX	CPP	stmt_completion	GPU	4,183	[ "Reg", ")", ";" ]	[ "bool", "PTXMFInfoExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF...
LLVM	Hexagon	TD	next_suggestion	DSP	4,184	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", ...
GCC	arm	CPP	code_generation	CPU	4,185	[ "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "val", "=", "NULL", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "bool...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...
GCC	avr	CPP	next_suggestion	MPU	4,186	[ "return", "avr_asm_len", "(", "<STR_LIT>", "ldd %0,%1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]	[ "rtx", "x", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_add...
GCC	i386	CPP	code_generation	CPU	4,187	[ "void", "ix86_expand_convert_uns_didf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "bias_lo_rvt", ",", "bias_hi_rvt", ";", "rtx", "int_xmm", ",", "fp_xmm", ";", "rtx", "biases", ",", "exponents", ";", "rtx", "x", ";", "int_xmm"...	[ "Convert", "an", "unsigned", "DImode", "value", "into", "a", "DFmode", ",", "using", "only", "SSE", ".", "Expects", "the", "64-bit", "DImode", "to", "be", "supplied", "in", "a", "pair", "of", "integral", "registers", ".", "Requires", "SSE2", ";", "will", ...
LLVM	X86	TD	stmt_completion	CPU	4,188	[ "VR256", ":", "$", "src", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "store", "(", "v8i32", "VR256", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVUPSYmr", "addr", ":", "$", "dst", "," ]
LLVM	Hexagon	TD	stmt_completion	DSP	4,189	[ "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
GCC	powerpcspe	CPP	stmt_completion	CPU	4,190	[ ";" ]	[ "static", "rtx", "rs6000_debug_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", ",", "int", "*", "win", ")", "{", "rtx", "ret", "=", "rs6000_legitimize_reload_address", ...
LLVM	X86	CPP	next_suggestion	CPU	4,191	[ "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "\|=", "<NUM_LIT>", ";" ]	[ "L", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "L", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "("...
LLVM	R600	CPP	next_suggestion	GPU	4,192	[ "}" ]	[ "bool", "isRegKind", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";" ]
GCC	stormy16	CPP	program_repair	CPU	4,193	[ "<FIXS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<FIXE>" ]	[ "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<BUGE>", "&&", "INTVAL", "(", "w_src1", ")", "==", "-", "(", "code", "==", "AND", ")", ")", "continue", ";", "insn"...
LLVM	X86	CPP	stmt_completion	CPU	4,194	[ "VRNDSCALESSm", ":" ]	[ "static", "bool", "hasUndefRegUpdate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "X86", "::", "VCVTSI2SSrr", ":", "case", "X86", "::", "VCVTSI2SSrm", ":", "case", "X86", "::", "Int_VCVTSI2SSrr", ":", "case", "X86", "::...
GCC	avr	MD	stmt_completion	MPU	4,195	[ ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR...
LLVM	Hexagon	TD	next_suggestion	DSP	4,196	[ "let", "isFP", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	X86	CPP	stmt_completion	CPU	4,197	[ ";" ]	[ "AM", ".", "SymbolFlags", "=", "GA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "AM", ".", "IndexReg", "=", "CurDAG", "->", ...
LLVM	ARM	CPP	program_repair	CPU	4,198	[ "<FIXS>", "Padding", "+", "ArgOffset", ",", "<FIXE>" ]	[ "if", "(", "ArgRegsSaveSize", ")", "{", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "<BUGS>", "ArgOffset", "+", "ArgRegsSaveSize", "-", "ArgRegsSize", ",", "<BUGE>", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ...
GCC	v850	MD	next_suggestion	MPU	4,199	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI"...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

4,100

[ "assert", "(", "(", "!", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "||", "ScopeTops", "[", "AfterLoop", "->", "getNumber", "(", ")", "]", "->", "getNumber", "(", ")", "<", "MBB", ".", "getNumber", "(", ")", ")", "&&", "<STR_LIT...

[ "Iter", "=", "std", "::", "next", "(", "MachineFunction", "::", "iterator", "(", "Bottom", ")", ")", ";", "}", "MachineBasicBlock", "*", "AfterLoop", "=", "&", "*", "Iter", ";", "auto", "InsertPos", "=", "MBB", ".", "begin", "(", ")", ";", "while", "...

LLVM

ARM

TD

next_suggestion

CPU

4,101

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "halfword", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "{", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "}", ";", "let", "Inst", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,102

[ "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let",...

GCC

pa

CPP

code_generation

CPU

4,103

[ "int", "fmpyaddoperands", "(", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "if", "(", "mode", "!=", "SFmode", "&&", "mode", "!=", "DFmode", ")", "return", "<NUM_LIT>...

[ "Returns", "1", "if", "the", "6", "operands", "specified", "in", "OPERANDS", "are", "suitable", "for", "use", "in", "fmpyadd", "instructions", "." ]

LLVM

Mips

CPP

next_suggestion

CPU

4,104

[ "return", "&", "MO", ";" ]

[ "if", "(", "MI", ".", "getNumOperands", "(", ")", "==", "<NUM_LIT>", ")", "return", "<NUM_LIT>", ";", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "MO", ".", "isReg", "(", ")", "||", "!", "M...

LLVM

Lanai

CPP

next_suggestion

CPU

4,105

[ "}" ]

[ "}", "if", "(", "isPostIncrementForm", "(", "MI", ",", "AddOffset", ")", ")", "{", "OS", "<<", "<STR_LIT>", "\\t", "<STR_LIT>", "<<", "Opcode", "<<", "<STR_LIT>", "\\t[%", "<STR_LIT>", "<<", "getRegisterName", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>",...

LLVM

Hexagon

CPP

stmt_completion

DSP

4,106

[ "PredRegsRegClass", ".", "contains", "(", "DestReg", ")", ")", "{" ]

[ "if", "(", "Hexagon", "::", "PredRegsRegClass", ".", "contains", "(", "SrcReg", ",", "DestReg", ")", ")", "{", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "get", "(", "Hexagon", "::", "C2_or", ")", ",", "DestReg", ")", ".", "addReg", "(", "Src...

LLVM

AArch64

TD

next_suggestion

CPU

4,107

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

GCC

i386

CPP

next_suggestion

CPU

4,108

[ "else", "{" ]

[ "v", "[", "<NUM_LIT>", "]", "=", "*", "op", ";", "vec_cst", "=", "gen_rtx_CONST_VECTOR", "(", "V1TImode", ",", "gen_rtvec_v", "(", "<NUM_LIT>", ",", "v", ")", ")", ";", "}", "if", "(", "!", "standard_sse_constant_p", "(", "vec_cst", ",", "V1TImode", ")",...

GCC

aarch64

MD

stmt_completion

CPU

4,109

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "call", "(", "match_operand", "<NUM_LIT>" ]

GCC

i386

MD

next_suggestion

CPU

4,110

[ "gcc_assert", "(", "ok", ")" ]

[ "(", "match_operator", ":", "<", "sseintvecmode", ">", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VI124_128", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")", ")", "]", "<STR_LIT>", ...

GCC

mips

CPP

code_generation

CPU

4,111

[ "void", "mips_gen_conditional_trap", "(", "rtx", "*", "operands", ")", "{", "rtx", "op0", ",", "op1", ";", "enum", "rtx_code", "cmp_code", "=", "GET_CODE", "(", "operands", "[", "<NUM_LIT>", "]", ")", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "...

[ "Emit", "a", "conditional", "trap", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional_trap", "expander", "." ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,112

[ "=", "<NUM_LIT>", ";" ]

[ "def", "A2_paddit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...

LLVM

FISC

CPP

next_suggestion

CPU

4,113

[ "SMLoc", "E", "=", "SMLoc", "::", "getFromPointer", "(", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ".", "getPointer", "(", ")", "-", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "isOperandRegister", "(", "Parser", ".", "getTok", "(", ")", ")", ")", "return", "ParseRegisterOperand", "(", "&", "Operands", ",", "Mnemonic", ")", ";", "if", "(", "token_str", "==", "<STR_LIT>", "lsl", "<STR_LIT>", ")", "Parser", ".", "Lex", ...

GCC

alpha

CPP

stmt_completion

MPU

4,114

[ ",", "<NUM_LIT>", ")", ")", ";" ]

[ "base", "=", "gimple_assign_rhs1", "(", "stmt", ")", ";", "if", "(", "TREE_CODE", "(", "base", ")", "==", "SSA_NAME", ")", "{", "base_stmt", "=", "va_list_skip_additions", "(", "base", ")", ";", "if", "(", "base_stmt", "&&", "is_gimple_assign", "(", "base_...

LLVM

X86

CPP

code_generation

CPU

4,115

[ "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

LLVM

SystemZ

CPP

stmt_completion

CPU

4,116

[ "true", ";" ]

[ "bool", "useLoadStackGuardNode", "(", ")", "const", "override", "{", "return" ]

LLVM

ARM

CPP

stmt_completion

CPU

4,117

[ "++", ")", "{" ]

[ "unsigned", "Vtmp", "=", "varEnd", ";", "if", "(", "(", "LoopSize", "&", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "Vtmp", "=", "MRI", ".", "createVirtualRegister", "(", "TRC", ")", ";", "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", ...

LLVM

AArch64

TD

next_suggestion

CPU

4,118

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "class", "BaseBranchReg", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "operands", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "oops", ",", "iops", ",", "as...

LLVM

X86

CPP

code_generation

CPU

4,119

[ "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "(", ")"...

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

GCC

s390

MD

stmt_completion

MPU

4,120

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

mapip

CPP

next_suggestion

Virtual ISA

4,121

[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "reg_alloc_order", "[", "regno", "]", "=", "regno", ";" ]

[ "int", "i", ";", "rtx", "insn", ";", "int", "regno", ";" ]

GCC

tilegx

MD

stmt_completion

VLIW

4,122

[ ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_operand" ]

LLVM

PowerPC

CPP

stmt_completion

CPU

4,123

[ "<STR_LIT>", ",", "<STR_LIT>", "PPC", "<STR_LIT>", ")", ";" ]

[ "RegisterTarget", "<", "Triple", "::", "ppc64", ",", "true", ">", "Y", "(", "getThePPC64Target", "(", ")", ",", "<STR_LIT>", "ppc64", "<STR_LIT>", ",", "<STR_LIT>", "PowerPC 64" ]

GCC

arm

CPP

next_suggestion

CPU

4,124

[ "}" ]

[ "_", "_", "arm_vshlltq_m_n_u16", "(", "uint32x4_t", "_", "_", "inactive", ",", "uint16x8_t", "_", "_", "a", ",", "const", "int", "_", "_", "imm", ",", "mve_pred16_t", "_", "_", "p", ")", "{", "return", "_", "_", "builtin_mve_vshlltq_m_n_uv8hi", "(", "_",...

LLVM

Hexagon

TD

stmt_completion

DSP

4,125

[ "P0", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...

LLVM

SystemZ

CPP

stmt_completion

CPU

4,126

[ "Opcode", "==", "PCREL_OFFSET", ";" ]

[ "return", "Opcode", "==", "PCREL_WRAPPER", "||" ]

LLVM

Hexagon

CPP

stmt_completion

DSP

4,127

[ ")", ";" ]

[ "case", "ISD", "::", "EXTRACT_SUBVECTOR", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "EXTRACT_VECTOR_ELT", ":", "return", "LowerEXTRACT_VECTOR", "(", "Op", ",", "DAG", ")", ";", "case", "ISD", "::", "BUILD_VEC...

LLVM

Hexagon

TD

next_suggestion

DSP

4,128

[ "let", "Uses", "=", "[", "USR", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isFP", ...

GCC

i386

CPP

program_repair

CPU

4,129

[ "<FIXS>", "set_feature", "(", "FEATURE_CMOV", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_MMX", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE", ")", ";", "<FIXE>", "<FIXS>", "set_feature", "(", "FEATURE_SSE2", ")", ";", "<FIXE>", ...

[ "unsigned", "int", "ext_level", ";", "unsigned", "int", "features", "=", "<NUM_LIT>", ";", "if", "(", "edx", "&", "bit_CMOV", ")", "<BUGS>", "features", "|=", "(", "<NUM_LIT>", "<<", "FEATURE_CMOV", ")", ";", "<BUGE>", "if", "(", "edx", "&", "bit_MMX", "...

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,130

[ "IncludeLoopPHIs", ")", ";" ]

[ "void", "LinearizedRegion", "::", "replaceRegisterInsideRegion", "(", "unsigned", "Register", ",", "unsigned", "NewRegister", ",", "bool", "IncludeLoopPHIs", ",", "MachineRegisterInfo", "*", "MRI", ")", "{", "replaceRegister", "(", "Register", ",", "NewRegister", ",",...

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

4,131

[ "[", "IntrNoMem", "]", ">", ";" ]

[ "def", "int_HSAIL_cvt_s64_upi_f32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i64_ty", "]", ",", "[", "llvm_float_ty", "]", "," ]

LLVM

SystemZ

TD

stmt_completion

CPU

4,132

[ "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "XBD2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "R1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM...

GCC

arm

CPP

stmt_completion

CPU

4,133

[ ";" ]

[ "if", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "INTVAL", "(", "x", ")", "<", "<NUM_LIT>", ")", "return", "COSTS_N_INSNS", "(", "<NUM_LIT>", ")", ";", "if", "(", "INTVAL", "(", "x", ")", ">=", "-", "<NUM_LIT>", "&&", "INTVAL", "(", "x", ")", "<=", ...

LLVM

ARM

TD

next_suggestion

CPU

4,134

[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]

[ "def", "VecListThreeQWordIndexAsmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

4,135

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

GCC

i386

MD

program_repair

CPU

4,136

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "clobber", "(", "reg", ":", "CC", "FLAGS_REG", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "ashiftrt", ":", "SI", "(", "match_dup", "<NUM_L...

GCC

visium

CPP

stmt_completion

Virtual ISA

4,137

[ "NULL_RTX", ";" ]

[ "XEXP", "(", "last", ",", "<NUM_LIT>", ")", "=", "REG_NOTES", "(", "insn", ")", ";", "REG_NOTES", "(", "insn", ")", "=", "cfa_restores", ";", "cfa_restores", "=" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,138

[ "getOperand", "(", "<NUM_LIT>", ")", ")", "->", "getZExtValue", "(", ")", ";" ]

[ "if", "(", "GA", "->", "getGlobal", "(", ")", "->", "getThreadLocalMode", "(", ")", "!=", "GlobalValue", "::", "LocalExecTLSModel", "&&", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isOSEmscripten", "(", ")", ")", "{", "report_fatal_error", "(...

LLVM

AArch64

CPP

next_suggestion

CPU

4,139

[ "std", "::", "swap", "(", "LHS", ",", "RHS", ")", ";" ]

[ "static", "SDValue", "tryCombineToEXTR", "(", "SDNode", "*", "N", ",", "TargetLowering", "::", "DAGCombinerInfo", "&", "DCI", ")", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=", "N", ...

GCC

lm32

MD

stmt_completion

MPU

4,140

[ ")", ")", ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_code", "<STR_LIT>" ]

LLVM

WebAssembly

CPP

stmt_completion

Virtual ISA

4,141

[ "==", "MBB", ")", "return", "true", ";" ]

[ "static", "bool", "ExplicitlyBranchesTo", "(", "MachineBasicBlock", "*", "Pred", ",", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "MachineInstr", "&", "MI", ":", "Pred", "->", "terminators", "(", ")", ")", "for", "(", "MachineOperand", "&", "MO", ...

LLVM

PowerPC

CPP

next_suggestion

CPU

4,142

[ "}" ]

[ "if", "(", "Op", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "LHS", ".", "getValueType", "(", ")", "==", "MVT", "::", "v2i64", ")", "{", "if", "(", "CC", "!=", "ISD", "::", "SETEQ", "&&", "CC", "!=", "ISD", ...

GCC

visium

MD

program_repair

Virtual ISA

4,143

[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]

[ "(", "truncate", ":", "QI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "parallel", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(...

LLVM

Hexagon

TD

stmt_completion

DSP

4,144

[ ";" ]

[ "def", "tc_f8e23f0b", ":", "InstrItinClass" ]

LLVM

AArch64

CPP

next_suggestion

CPU

4,145

[ "return", "SDValue", "(", ")", ";" ]

[ "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_urshl", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "IsRightShift", "=", "true", ";", "break", ";", "case", "Intrinsic", "::", "aarch64_neon_sqshlu", ":", "Op...

LLVM

AArch64

TD

program_repair

CPU

4,146

[ "<FIXS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "<FIXE>", "<FIXS>", "<FIXE>" ]

[ "def", ":", "WriteRes", "WriteFMul", ",", "[", "TSV110UnitF", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "}", "<BUGS>", "def", ":", "WriteRes", "WriteFDiv", ",", "[", "TSV110UnitFSU1", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", ...

LLVM

AMDGPU

CPP

stmt_completion

GPU

4,147

[ "MachineInstr", "::", "MIFlag", "::", "FmNsz", ")", ";" ]

[ "const", "TargetOptions", "&", "Options", "=", "MI", ".", "getMF", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ";", "return", "Options", ".", "NoSignedZerosFPMath", "||", "MI", ".", "getFlag", "(" ]

GCC

m68k

CPP

program_repair

MPU

4,148

[ "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w $%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<FIXE>", "<FIXS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.l $%d,sp\\n", "<STR_LIT>", ",", "-", "(", ...

[ "{", "if", "(", "fsize", "+", "<NUM_LIT>", "<NUM_LIT>", ")", "<BUGS>", "fprintf", "(", "stream", ",", "<STR_LIT>", "\\tadd.w #%d,sp\\n", "<STR_LIT>", ",", "-", "(", "fsize", "+", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "else", "<BUGS>", "fprintf", "(", "stre...

GCC

s390

CPP

next_suggestion

MPU

4,149

[ "if", "(", "m2", "==", "CCZmode", ")", "return", "m1", ";" ]

[ "case", "E_CCZmode", ":", "if", "(", "m2", "==", "CCUmode", "||", "m2", "==", "CCTmode", "||", "m2", "==", "CCZ1mode", "||", "m2", "==", "CCSmode", "||", "m2", "==", "CCSRmode", "||", "m2", "==", "CCURmode", ")", "return", "m2", ";", "return", "VOIDm...

GCC

sparc

MD

stmt_completion

CPU

4,150

[ "<STR_LIT>", ")" ]

[ "(", "define_automaton" ]

GCC

pa

CPP

code_generation

CPU

4,151

[ "const", "char", "*", "pa_output_call", "(", "rtx_insn", "*", "insn", ",", "rtx", "call_dest", ",", "int", "sibcall", ")", "{", "int", "seq_length", "=", "dbr_sequence_length", "(", ")", ";", "tree", "call_decl", "=", "SYMBOL_REF_DECL", "(", "call_dest", ")"...

[ "INSN", "is", "a", "function", "call", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

GCC

rs6000

MD

stmt_completion

CPU

4,152

[ ")", ")" ]

[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "{", "if", "(", "SUBREG_P", "(", "op" ]

GCC

rs6000

CPP

stmt_completion

CPU

4,153

[ "a1", ",", "vector", "unsigned", "int", "a2", ")", "{" ]

[ "inline", "vector", "unsigned", "int", "vec_vmrglw", "(", "vector", "unsigned", "int" ]

LLVM

AArch64

TD

next_suggestion

CPU

4,154

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rn", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "size", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";...

LLVM

X86

CPP

stmt_completion

CPU

4,155

[ ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ";" ]

[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Invalid code", "<STR_LIT>", ")", ";", "case", "ISD", "::", "ADDC", ":", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "ISD", "::", "ADDE", ":", "Opc", "=", "<STR_LIT>", "::", ...

LLVM

TPC

CPP

stmt_completion

Virtual ISA

4,156

[ "GlobalValue", "::", "ExternalLinkage", ",", "ConstantArray", "::", "get", "(", "ATy", ",", "Init", ")", ",", "Name", ")", ";" ]

[ "ArrayType", "*", "ATy", "=", "ArrayType", "::", "get", "(", "Int8Ty", ",", "Init", ".", "size", "(", ")", ")", ";", "llvm", "::", "GlobalVariable", "*", "GV0", "=", "new", "llvm", "::", "GlobalVariable", "(", "*", "p_func", "->", "getParent", "(", "...

LLVM

R600

CPP

stmt_completion

GPU

4,157

[ "SDValue", "Val", ",", "uint32_t", "Offset", ",", "uint32_t", "Width", ")", "{" ]

[ "SDNode", "*", "AMDGPUDAGToDAGISel", "::", "getS_BFE", "(", "unsigned", "Opcode", ",", "SDLoc", "DL", "," ]

LLVM

X86

CPP

stmt_completion

CPU

4,158

[ ";" ]

[ "initSubtargetFeatures", "(", "CPU", ",", "TuneCPU", ",", "FS", ")", ";", "return", "*", "this" ]

LLVM

Cpu0

CPP

next_suggestion

CPU

4,159

[ "}" ]

[ "SDLoc", "DL", "=", "SDLoc", "(", "Op", ")", ";", "SDValue", "FI", "=", "DAG", ".", "getFrameIndex", "(", "FuncInfo", "->", "getVarArgsFrameIndex", "(", ")", ",", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ")", ";", "const", "Value...

LLVM

AVR

CPP

code_generation

MPU

4,160

[ "void", "AVRTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "ProgmemDataSection", "=", "Ctx", ".", "getELFSection", "(", "...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

GCC

cr16

CPP

next_suggestion

MPU

4,161

[ "{" ]

[ "hi0_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "DImode", ",", "<NUM_LIT>", ")", ";", "hi1_op", "[", "<NUM_LIT>", "]", "=", "simplify_gen_subreg", "(", "HImode", ",", "operands", "[", ...

LLVM

AArch64

TD

next_suggestion

CPU

4,162

[ "let", "ParserMatchClass", "=", "Imm1_8Operand", ";" ]

[ "return", "(", "(", "(", "uint32_t", ")", "Imm", ")", ">", "<NUM_LIT>", ")", "&", "&", "(", "(", "(", "uint32_t", ")", "Imm", ")", "<", "<NUM_LIT>", ")", ";", "}", "]", ">", "{", "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod"...

LLVM

X86

CPP

next_suggestion

CPU

4,163

[ "return", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "VT", ",", "OpLo", ",", "OpHi", ")", ";" ]

[ "assert", "(", "(", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i8", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i16", "||", "InVT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i32", ")...

LLVM

PowerPC

CPP

program_repair

CPU

4,164

[ "<FIXS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<FIXE>" ]

[ "if", "(", "isVarArg", ")", "{", "BuildMI", "(", "BB", ",", "PPC", "::", "STFS", ",", "<NUM_LIT>", ")", ".", "addReg", "(", "ArgReg", ")", ".", "addSImm", "(", "ArgOffset", ")", "<BUGS>", ".", "addReg", "(", "PPC", "::", "R1", ")", ";", "<BUGE>", ...

GCC

arm

CPP

program_repair

CPU

4,165

[ "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_REGNUM", ",", "(", "start_reg", "-", "FIRST_VFP_REGNUM", ")", "/", "<NUM_LIT>", ",", "(", "reg", "-", "start_reg", ")", "/", "<NUM_LIT>", ")", ";", "<FIXE>", "<FIXS>", "arm_output_fldmx", "(", "f", ",", "IP_...

[ "&&", "(", "!", "regs_ever_live", "[", "reg", "+", "<NUM_LIT>", "]", "||", "call_used_regs", "[", "reg", "+", "<NUM_LIT>", "]", ")", ")", "{", "if", "(", "start_reg", "!=", "reg", ")", "<BUGS>", "{", "vfp_print_multi", "(", "f", ",", "<STR_LIT>", "fldm...

LLVM

X86

CPP

stmt_completion

CPU

4,166

[ "Row", ",", "Col", ",", "Ptr", ",", "Stride", "}", ";" ]

[ "IntrinsicInst", "*", "II", "=", "nullptr", ";", "if", "(", "IsPHI", ")", "{", "Value", "*", "PhiOp", "=", "cast", "<", "PHINode", ">", "(", "V", ")", "->", "getIncomingValue", "(", "<NUM_LIT>", ")", ";", "II", "=", "cast", "<", "IntrinsicInst", ">",...

LLVM

SystemZ

CPP

next_suggestion

CPU

4,167

[ "}" ]

[ "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "<STR_LIT>", "Shrink-wrapping not yet supported", "<STR_LIT>", ")", ";", "MachineFrameInfo", "*", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "*", "ZII", "=", ...

LLVM

SystemZ

TD

stmt_completion

CPU

4,168

[ "<STR_LIT>", ";" ]

[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=" ]

GCC

i386

CPP

stmt_completion

CPU

4,169

[ "pat", ")", ";" ]

[ "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V1TImode", ":", "case", "TImode", ":", "{", "machine_mode", "srcmode", ",", "dstmode", ";", "rtx", "d", ",", "pat", ";", "dstmode", "=", "mode_for_size", "(", "size", ",", "MODE_INT", ",", "<NUM_...

LLVM

SystemZ

TD

stmt_completion

CPU

4,170

[ "=", "RI2", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";", "let", "Inst", "{", "<NUM_...

LLVM

Hexagon

TD

stmt_completion

DSP

4,171

[ "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...

LLVM

Hexagon

TD

next_suggestion

DSP

4,172

[ "let", "isSolo", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

4,173

[ "FPR128", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v2i64", "(", "bitconvert", "(", "f128", "FPR128", ":", "$", "src", ")", ")", ")", ",", "(", "v2i64" ]

GCC

spu

CPP

stmt_completion

MPU

4,174

[ "val", ",", "HImode", ")", ";" ]

[ "if", "(", "val", ">=", "-", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_ORI", ";", "if", "(", "val", ">=", "<NUM_LIT>", "&&", "val", "<=", "<NUM_LIT>", ")", "return", "SPU_IOHL", ";", "if", "(", "(", "val", "&", "<NUM_LIT>", ")"...

LLVM

X86

CPP

next_suggestion

CPU

4,175

[ "if", "(", "SDValue", "Result", "=", "lowerVectorShuffleByMerging128BitLanes", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Result", ";" ]

[ "if", "(", "SDValue", "Rotate", "=", "lowerVectorShuffleAsByteRotate", "(", "DL", ",", "MVT", "::", "v32i8", ",", "V1", ",", "V2", ",", "Mask", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Rotate", ";", "if", "(", "SDValue", "V", "=", "lowerShuff...

LLVM

X86

TD

next_suggestion

CPU

4,176

[ "}" ]

[ "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,177

[ "=", "I", ";" ]

[ "DenseSet", "<", "unsigned", "int", ">", "UsedRegs", ";", "while", "(", "(", "Classification", "=", "classifyInstruction", "(", "MBB", ",", "I", ",", "RegInfo", ",", "UsedRegs", ")", ")", "!=", "Exit", ")", "{", "if", "(", "Classification", "==", "Skip",...

GCC

i386

MD

next_suggestion

CPU

4,178

[ "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "VI1_AVX512", "(", "match_operand", ":", "VI1_AVX512", "<NUM_LIT>", "<STR_LIT>", ")" ]

LLVM

CJG

CPP

stmt_completion

CPU

4,179

[ ",", "Custom", ")", ";" ]

[ "CJGTargetLowering", "::", "CJGTargetLowering", "(", "const", "CJGTargetMachine", "&", "TM", ",", "const", "CJGSubtarget", "&", "STI", ")", ":", "TargetLowering", "(", "TM", ")", "{", "addRegisterClass", "(", "MVT", "::", "i32", ",", "&", "<STR_LIT>", "::", ...

LLVM

X86

CPP

program_repair

CPU

4,180

[ "<FIXS>", "void", "printConstantPool", "(", "MachineConstantPool", "*", "MCP", ")", ";", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", ";", "std", "::", "string", "ConstantExprToString", "(", "const", "ConstantExpr", "*", "CE", ")", ";",...

[ "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineConstantPool.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "llvm/CodeGen/MachineInstr.h", "<STR_LIT>", "#", "include", "<STR_LIT>", "Support/Statistic.h", "<STR_LIT>", "namespace", "{", "struct", "Printer", ":", "public", "M...

LLVM

Hexagon

TD

stmt_completion

DSP

4,181

[ "<NUM_LIT>", ";" ]

[ "def", "A2_vavghcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...

GCC

i386

CPP

stmt_completion

CPU

4,182

[ ")", "_", "_", "i", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "m_from_int64", "(", "long", "long", "_", "_", "i", ")", "{"...

LLVM

PTX

CPP

stmt_completion

GPU

4,183

[ "Reg", ")", ";" ]

[ "bool", "PTXMFInfoExtract", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PTXMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "PTXMachineFunctionInfo", ">", "(", ")", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF...

LLVM

Hexagon

TD

next_suggestion

DSP

4,184

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", ...

GCC

arm

CPP

code_generation

CPU

4,185

[ "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "val", "=", "NULL", ";", "char", "buf", "[", "<NUM_LIT>", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "bool...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

GCC

avr

CPP

next_suggestion

MPU

4,186

[ "return", "avr_asm_len", "(", "<STR_LIT>", "ldd %0,%1", "<STR_LIT>", ",", "op", ",", "plen", ",", "-", "<NUM_LIT>", ")", ";" ]

[ "rtx", "x", "=", "XEXP", "(", "src", ",", "<NUM_LIT>", ")", ";", "if", "(", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "{", "int", "n_words", "=", "AVR_TINY", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "return", "optimize", ">", "<NUM_LIT>", "&&", "io_add...

GCC

i386

CPP

code_generation

CPU

4,187

[ "void", "ix86_expand_convert_uns_didf_sse", "(", "rtx", "target", ",", "rtx", "input", ")", "{", "REAL_VALUE_TYPE", "bias_lo_rvt", ",", "bias_hi_rvt", ";", "rtx", "int_xmm", ",", "fp_xmm", ";", "rtx", "biases", ",", "exponents", ";", "rtx", "x", ";", "int_xmm"...

[ "Convert", "an", "unsigned", "DImode", "value", "into", "a", "DFmode", ",", "using", "only", "SSE", ".", "Expects", "the", "64-bit", "DImode", "to", "be", "supplied", "in", "a", "pair", "of", "integral", "registers", ".", "Requires", "SSE2", ";", "will", ...

LLVM

X86

TD

stmt_completion

CPU

4,188

[ "VR256", ":", "$", "src", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "store", "(", "v8i32", "VR256", ":", "$", "src", ")", ",", "addr", ":", "$", "dst", ")", ",", "(", "VMOVUPSYmr", "addr", ":", "$", "dst", "," ]

LLVM

Hexagon

TD

stmt_completion

DSP

4,189

[ "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...

GCC

powerpcspe

CPP

stmt_completion

CPU

4,190

[ ";" ]

[ "static", "rtx", "rs6000_debug_legitimize_reload_address", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", ",", "int", "*", "win", ")", "{", "rtx", "ret", "=", "rs6000_legitimize_reload_address", ...

LLVM

X86

CPP

next_suggestion

CPU

4,191

[ "if", "(", "OldImm", "&", "<NUM_LIT>", ")", "Imm", "|=", "<NUM_LIT>", ";" ]

[ "L", "=", "L", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "if", "(", "L", ".", "getOpcode", "(", ")", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "auto", "*", "MemIntr", "=", "cast", "<", "MemIntrinsicSDNode", ">", "("...

LLVM

R600

CPP

next_suggestion

GPU

4,192

[ "}" ]

[ "bool", "isRegKind", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";" ]

GCC

stormy16

CPP

program_repair

CPU

4,193

[ "<FIXS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<FIXE>" ]

[ "case", "IOR", ":", "case", "XOR", ":", "case", "AND", ":", "<BUGS>", "if", "(", "GET_CODE", "(", "w_src1", ")", "==", "CONST_INT", "<BUGE>", "&&", "INTVAL", "(", "w_src1", ")", "==", "-", "(", "code", "==", "AND", ")", ")", "continue", ";", "insn"...

LLVM

X86

CPP

stmt_completion

CPU

4,194

[ "VRNDSCALESSm", ":" ]

[ "static", "bool", "hasUndefRegUpdate", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "X86", "::", "VCVTSI2SSrr", ":", "case", "X86", "::", "VCVTSI2SSrm", ":", "case", "X86", "::", "Int_VCVTSI2SSrr", ":", "case", "X86", "::...

GCC

avr

MD

stmt_completion

MPU

4,195

[ ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR...

LLVM

Hexagon

TD

next_suggestion

DSP

4,196

[ "let", "isFP", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

X86

CPP

stmt_completion

CPU

4,197

[ ";" ]

[ "AM", ".", "SymbolFlags", "=", "GA", "->", "getTargetFlags", "(", ")", ";", "if", "(", "N", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "AM", ".", "Scale", "=", "<NUM_LIT>", ";", "AM", ".", "IndexReg", "=", "CurDAG", "->", ...

LLVM

ARM

CPP

program_repair

CPU

4,198

[ "<FIXS>", "Padding", "+", "ArgOffset", ",", "<FIXE>" ]

[ "if", "(", "ArgRegsSaveSize", ")", "{", "int", "FrameIndex", "=", "MFI", "->", "CreateFixedObject", "(", "ArgRegsSaveSize", ",", "<BUGS>", "ArgOffset", "+", "ArgRegsSaveSize", "-", "ArgRegsSize", ",", "<BUGE>", "false", ")", ";", "SDValue", "FIN", "=", "DAG", ...

GCC

v850

MD

next_suggestion

MPU

4,199

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "div", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI"...