docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	CellSPU	TD	program_repair	MPU	5,900	[ "<FIXS>", "#", "ifndef", "NDEBUG", "<FIXE>" ]	[ "}", "}", "<BUGS>", "#", "ifdef", "NDEBUG", "<BUGE>", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "cerr", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "-", ">", "dump", "(", "&", "DAG", ")", ")", ";" ]
GCC	i386	CPP	next_suggestion	CPU	5,901	[ "}" ]	[ "static", "alias_set_type", "set", "=", "-", "<NUM_LIT>", ";", "if", "(", "set", "==", "-", "<NUM_LIT>", ")", "set", "=", "new", "_", "alias_set", "(", ")", ";", "return", "set", ";" ]
GCC	arm	CPP	stmt_completion	CPU	5,902	[ "type", ")", ";" ]	[ "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_function_arg_padding", "(", "mode", "," ]
GCC	i386	MD	stmt_completion	CPU	5,903	[ ")", "(", "V8BF", "<STR_LIT>", ")" ]	[ "(", "define_mode_attr", "avx512fmaskmode", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<S...
GCC	alpha	CPP	program_repair	MPU	5,904	[ "<FIXS>", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "diff", ")", ")", ")", ";", "<FIXE>" ]	[ "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "<BUGS>", "tmp", "=", "gen_rtx_MULT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "diff", ")", ")"...
LLVM	X86	CPP	program_repair	CPU	5,905	[ "<FIXS>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "ISD", "::", "CondCode", "CC", "=", "ISD", "::", "SETCC_INVALID", ";", "<FIXE>" ]	[ "case", "Intrinsic", "::", "x86_sse2_ucomigt_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomige_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomineq_sd", ":", "{", "<BUGS>", "unsigned", "Opc", ";", "ISD", "::", "CondCode", "CC", ";", "<BUGE>", "switch", "...
LLVM	AArch64	CPP	next_suggestion	CPU	5,906	[ "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";" ]	[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDVal...
LLVM	X86	CPP	stmt_completion	CPU	5,907	[ "StubAM", ")", ";" ]	[ "AM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "AM", ".", "GVOpFlags", "=", "GVFlags", ";", "return", "true", ";", "}", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "::", "iterator", "I", "=", "LocalValueMap", "....
GCC	i386	MD	next_suggestion	CPU	5,908	[ "(", "not", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	next_suggestion	CPU	5,909	[ "rtx", "tmp", "=", "(", "(", "can_create_pseudo_p", "(", ")", ")" ]	[ "int", "value", "=", "<NUM_LIT>", "int", "num_insns", "=", "-", "<NUM_LIT>", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]
GCC	i386	MD	stmt_completion	CPU	5,910	[ "<STR_LIT>", ")", "]", ")" ]	[ "(", "rotatert", ":", "VI_128", "(", "match_operand", ":", "VI_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", ...
LLVM	Hexagon	TD	next_suggestion	DSP	5,911	[ "}" ]	[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	CPP	code_generation	CPU	5,912	[ "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "", "MRI", ")", "const", "...	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...
LLVM	X86	CPP	next_suggestion	CPU	5,913	[ "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";" ]	[ "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "Opc...
LLVM	ARM64	TD	stmt_completion	CPU	5,914	[ "MovZSymbolG2AsmOperand", ";" ]	[ "let", "ParserMatchClass", "=" ]
GCC	ia64	MD	stmt_completion	CPU	5,915	[ ")" ]	[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,916	[ "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]	[ "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opc!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case"...
LLVM	Hexagon	CPP	code_generation	DSP	5,917	[ "bool", "RegisterAliasInfo", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "bool", "VirtA", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "VirtB", "=", "TargetRegisterInfo...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...
GCC	s390	MD	stmt_completion	MPU	5,918	[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "and", "(" ]
LLVM	MOS	CPP	next_suggestion	MPU	5,919	[ "}" ]	[ "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "Flags", "[", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "lo", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LI...
GCC	c6x	MD	stmt_completion	VLIW	5,920	[ ")", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM	X86	TD	program_repair	CPU	5,921	[ "<FIXS>", "PatFrag", "bcast_frag", ",", "SchedWrite", "Sched", ">", ":", "<FIXE>", "<FIXS>", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "bcast_frag", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]	[ "class", "avx_broadcast_rm", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "RegisterClass", "RC", ",", "X86MemOperand", "x86memop", ",", "ValueType", "VT", ",", "<BUGS>", "PatFrag", "ld_frag", ",", "SchedWrite", "Sched", ">", ":", "<BUGE>", ...
LLVM	ARM64	TD	stmt_completion	CPU	5,922	[ "pat", ">", ",", "Sched", "<", "[", "WriteSTIdx", ",", "ReadAdrBase", "]", ">", ";" ]	[ "class", "Store64RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "LoadStore64RO", "<", "s...
GCC	arm	MD	stmt_completion	CPU	5,923	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>" ]
LLVM	R600	CPP	program_repair	GPU	5,924	[ "<FIXS>", "const", "TargetRegisterClass", "*", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", ...	[ "int", "Lane", ")", "{", "SpilledRegisters", "[", "FrameIndex", "]", "=", "SpilledReg", "(", "Reg", ",", "Lane", ")", ";", "}", "<BUGS>", "const", "SIMachineFunctionInfo", "::", "SpilledReg", "&", "SIMachineFunctionInfo", "::", "RegSpillTracker", "::", "getSpill...
LLVM	PowerPC	CPP	next_suggestion	CPU	5,925	[ "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "isPPC64", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";" ]	[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "isPPC64", "=", ...
GCC	i386	CPP	next_suggestion	CPU	5,926	[ "}" ]	[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_storeu_epi64", "(", "void", "*", "_", "_", "P", ",", "_", "_",...
LLVM	X86	CPP	program_repair	CPU	5,927	[ "<FIXS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]	[ "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "<BUGS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false"...
LLVM	Xtensa	CPP	stmt_completion	MPU	5,928	[ "T", ",", "createXtensaMCRegisterInfo", ")", ";" ]	[ "for", "(", "Target", "", "T", ":", "{", "&", "getTheXtensaTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfo", "<", "XtensaMCAsmInfo", ">", "X", "(", "", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createXtensa...
LLVM	ARM64	TD	stmt_completion	CPU	5,929	[ ",", "GPR32", ",", "asm", ">", "{" ]	[ "def", "Wr", ":", "BaseCondSetFlagsReg", "<", "op" ]
LLVM	ARM64	TD	stmt_completion	CPU	5,930	[ ",", "ro_indexed128", ":", "$", "addr", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "store", "(", "v16i8", "FPR128", ":", "$", "Rn", ")", ",", "ro_indexed128", ":", "$", "addr", ")", ",", "(", "STRQro", "FPR128", ":", "$", "Rn" ]
GCC	aarch64	CPP	next_suggestion	CPU	5,931	[ "return", "false", ";" ]	[ "static", "bool", "aarch64_frame_pointer_required", "(", "void", ")", "{", "if", "(", "flag_omit_leaf_frame_pointer", "&&", "(", "!", "crtl", "->", "is_leaf", "\|\|", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ")", "return", "true", ";" ]
GCC	rs6000	CPP	program_repair	CPU	5,932	[ "<FIXS>", "if", "(", "TARGET_P8_VECTOR", "&&", "TARGET_DIRECT_MOVE_64BIT", ")", "<FIXE>" ]	[ "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_P8_VECTOR", ")", "<BUGE>", "{", "stmt", "=", "build_array_ref", "(", "loc", ",", "stmt", ",", "arg2", ")", ";", "stmt", "=", ...
LLVM	Hexagon	CPP	next_suggestion	DSP	5,933	[ "}", "else", "{" ]	[ "NeedsArgAlign", "\|=", "ArgAlign", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "case", "CCValAssign...
LLVM	Hexagon	TD	next_suggestion	DSP	5,934	[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM	AArch64	CPP	stmt_completion	CPU	5,935	[ "(", "<NUM_LIT>", ")", ";" ]	[ "}", "else", "continue", ";", "EVT", "VT", "=", "OrOpd1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "\|\|", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected OR operand", "<STR...
GCC	aarch64	MD	next_suggestion	CPU	5,936	[ "<STR_LIT>" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
LLVM	SystemZ	CPP	stmt_completion	CPU	5,937	[ "LHS", ",", "RHS", ",", "Carry", ")", ";" ]	[ "unsigned", "BaseOp", "=", "<NUM_LIT>", ";", "unsigned", "CCValid", "=", "<NUM_LIT>", ";", "unsigned", "CCMask", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown ...
LLVM	TPC	CPP	next_suggestion	Virtual ISA	5,938	[ "}" ]	[ "FunctionPass", "*", "llvm", "::", "createTPCTransformIntrinPass", "(", ")", "{", "return", "new", "TPCTransformIntrin", "(", ")", ";" ]
GCC	arm	CPP	next_suggestion	CPU	5,939	[ "}" ]	[ "if", "(", "aapcs_select_return_coproc", "(", "type", ",", "fntype", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "return", "(", "size", "<", "<NUM_LIT>", "\|\|", "size", ">", "(",...
LLVM	SystemZ	TD	next_suggestion	CPU	5,940	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...
GCC	mips	MD	stmt_completion	CPU	5,941	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC	arm	CPP	stmt_completion	CPU	5,942	[ "_", "_", "c", ")", ";" ]	[ "vbslq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ",", "uint64x2_t", "_", "_", "c", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vbslv2di", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "...
LLVM	AArch64	TD	stmt_completion	CPU	5,943	[ "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "v4i32", "(", "zext", "(", "v4i16", "(", "extract_subvector", "V128", ":", "$", "Rn", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ")", ")", ",", "(", "USHLLv8i16_shift", "V128", ":", "$", "Rn", "," ]
GCC	i386	MD	stmt_completion	CPU	5,944	[ "<NUM_LIT>", ")" ]	[ "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", ...
LLVM	TPC	TD	next_suggestion	Virtual ISA	5,945	[ "let", "SrcExtra", "=", "value", ";" ]	[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_StoreScalLocal", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "value", ";", "bits", "<", "<NUM_LIT>", ">", "...
LLVM	X86	CPP	next_suggestion	CPU	5,946	[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "In", ")", ";" ]	[ "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", ...
LLVM	AGC	CPP	next_suggestion	MPU	5,947	[ "}" ]	[ "if", "(", "Idx", "<", "Input", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Could not convert string to integer", "<STR_LIT>", ")", ";", "return", "Result", ";" ]
LLVM	Sparc	CPP	program_repair	CPU	5,948	[ "<FIXS>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "SrcOddReg", "=", "getS...	[ "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", "\|\|", "!", "Subtarget", ".", "hasHardQuad", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", ...
LLVM	X86	TD	stmt_completion	CPU	5,949	[ ",", "<NUM_LIT>", "]", ";" ]	[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM	Sparc	CPP	code_generation	CPU	5,950	[ "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<N...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
LLVM	AArch64	CPP	program_repair	CPU	5,951	[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM...	[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",...
LLVM	Hexagon	TD	next_suggestion	DSP	5,952	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,953	[ "getPointerTy", "(", ")", ")", ";" ]	[ "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "&", "Mips", "::", "CPURegsRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i64", ")", "RC", "=", "&", "Mips", "::", "CPU64...
LLVM	PowerPC	CPP	code_generation	CPU	5,954	[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "!", "RunPreEmitPeephole", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_L...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	PowerPC	CPP	next_suggestion	CPU	5,955	[ "}" ]	[ "assert", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", "&&", "<STR_LIT>", "LowerVACOPY is PPC32 only", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ",", "Op", ".", "getOperand...
LLVM	Alpha	CPP	stmt_completion	MPU	5,956	[ ";" ]	[ "MVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64" ]
GCC	i386	CPP	next_suggestion	CPU	5,957	[ "}" ]	[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fmul_sch", "(", "_", "_", "m128h", "_", "_", "A", ",",...
LLVM	Hexagon	CPP	next_suggestion	DSP	5,958	[ "}" ]	[ "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->",...
LLVM	Hexagon	TD	next_suggestion	DSP	5,959	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
GCC	arm	MD	stmt_completion	CPU	5,960	[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI" ]
LLVM	TPC	CPP	next_suggestion	Virtual ISA	5,961	[ "return", "false", ";" ]	[ "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "madd", "<STR_LIT>", ")", "&&", "Slot", "==", "SlotParser", "::", "Vector", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "mul", "<STR_LIT>", ")", "&&...
LLVM	Hexagon	TD	next_suggestion	DSP	5,962	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isAdd", "=", "<NUM_LIT>", ";"...
GCC	aarch64	CPP	stmt_completion	CPU	5,963	[ "_", "_", "b", ")", "{" ]	[ "vsubl_high_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t" ]
LLVM	PowerPC	CPP	code_generation	CPU	5,964	[ "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->"...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
LLVM	AArch64	TD	stmt_completion	CPU	5,965	[ ";" ]	[ "}", "]", ">", ";", "def", "fpimm_half", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_one", ":", "FPImmLeaf", "<", "fAny", ...
LLVM	Lanai	CPP	code_generation	CPU	5,966	[ "bool", "LanaiInstrInfo", "::", "getMemOperandsWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "*", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalable", ",", ...	[ "Get", "zero", "or", "more", "base", "operands", "and", "the", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,967	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	Alpha	TD	next_suggestion	MPU	5,968	[ "def", "zappat", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ")", ",", "(", "and", "node", ":", "$", "LHS", ",", "imm", ")", ",", "[", "{" ]	[ "return", "getI64Imm", "(", "get_lda16", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "LH16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "get_ldah16", "(", "N", "-", ">", ...
GCC	epiphany	MD	next_suggestion	MPU	5,969	[ "(", "match_test", "<STR_LIT>", ")" ]	[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
LLVM	AArch64	CPP	code_generation	CPU	5,970	[ "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "EmitA64MappingSymbol", "...	[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]
LLVM	R600	TD	program_repair	GPU	5,971	[ "<FIXS>", "class", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", ":", "Pat", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ",", "vt", ":", "$", "value", ")", ...	[ "(", "EXTRACT_SUBREG", "$", "value", ",", "sub1", ")", ",", "$", "offset0", ",", "$", "offset1", ")", ">", ";", "<BUGS>", "multiclass", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", "{", "def", ":", "Pat", "(", ...
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,972	[ "LISPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";" ]	[ "}", "auto", "LISPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LISLR", ")", ";", "if", "(", "LISPressure", "!=", "CurPressure", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "GCNUpwardRPTracker error: Pressure sets different\\nTracked: ", "<STR_LIT>", ...
LLVM	ARM	CPP	next_suggestion	CPU	5,973	[ "}" ]	[ "MachineConstantPool", "", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(",...
LLVM	Hexagon	TD	stmt_completion	DSP	5,974	[ "USR_OVF", "]", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...
GCC	aarch64	CPP	stmt_completion	CPU	5,975	[ "const", "int", "_", "_", "b", ")", "{" ]	[ "vdup_lane_p64", "(", "poly64x1_t", "_", "_", "a", "," ]
LLVM	AVR	CPP	code_generation	MPU	5,976	[ "unsigned", "AVRInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
GCC	epiphany	MD	next_suggestion	MPU	5,977	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_FP_UNEQ", "CC_REGNUM", ")", "(", "compare", ":", "CC_FP_UNEQ", "(", "reg", ":", "SF", "<NUM_LIT>", ")", "(", "reg", ":", "SF", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_...
LLVM	AAP	CPP	next_suggestion	MPU	5,978	[ "}" ]	[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")", ")", ")", ";", "MRI", "=", "Parser", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";" ]
LLVM	AArch64	TD	next_suggestion	CPU	5,979	[ "}" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]
LLVM	TPC	CPP	stmt_completion	Virtual ISA	5,980	[ "&", "TPCII", "::", "SecondImmOpMask", ";" ]	[ "return", "(", "MCInstD", ".", "TSFlags", ">>", "SecondImmOpStart", ")" ]
GCC	c6x	MD	next_suggestion	VLIW	5,981	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]	[ "(", "mult", ":", "DI", "(", "any_ext", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "any_ext", ":", "DI" ]
GCC	tilepro	MD	stmt_completion	VLIW	5,982	[ ":", "SI" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend" ]
LLVM	HSAIL	TD	stmt_completion	Virtual ISA	5,983	[ "llvm_ptr_ty", "]", ",", "[", "]", ">", ";" ]	[ "def", "int_HSAIL_gcn_atomic_consume_u32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i32_ty", "]", ",", "[" ]
GCC	sh	CPP	next_suggestion	CPU	5,984	[ "_", "_", "asm__", "(", "<STR_LIT>", "mcmv\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ",", "<STR_LIT>", "<NUM_LIT>...	[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MCMV", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ",", "unsigned", "long", "long", "mw", ")", "{", "unsigned", "long", "long", "res", ";" ]
LLVM	Mips	CPP	stmt_completion	CPU	5,985	[ "=", "Mips", "::", "DMFC1", ";" ]	[ "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips",...
GCC	s390	MD	program_repair	MPU	5,986	[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]	[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>...
LLVM	PowerPC	CPP	next_suggestion	CPU	5,987	[ "HasOnlyMSYNC", "=", "false", ";" ]	[ "UseCRBits", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "Ha...
LLVM	AArch64	TD	next_suggestion	CPU	5,988	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]	[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS16XForm", ":", "SDNodeXForm", "<...
LLVM	Hexagon	TD	next_suggestion	DSP	5,989	[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC	or1k	CPP	code_generation	CPU	5,990	[ "static", "void", "or", "<NUM_LIT>", "k_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputc", "(", ...	[ "Worker", "for", "TARGET_PRINT_OPERAND_ADDRESS", ".", "Prints", "the", "argument", "ADDR", ",", "an", "address", "RTX", ",", "to", "the", "file", "FILE", ".", "The", "output", "is", "formed", "as", "expected", "by", "the", "OpenRISC", "assembler", ".", "Exam...
LLVM	X86	CPP	next_suggestion	CPU	5,991	[ "case", "IES_LPAREN", ":" ]	[ "void", "onLParen", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":"...
LLVM	PowerPC	CPP	program_repair	CPU	5,992	[ "<FIXS>", "case", "ISD", "::", "SETUEQ", ":", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETONE", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid branch code: should be expanded by legalize", "<STR_...	[ "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETNE", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETO", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "<BUGS>", "case", "ISD", "::", "S...
LLVM	AArch64	CPP	next_suggestion	CPU	5,993	[ "}" ]	[ "int64_t", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "isAArch64FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "...
LLVM	Hexagon	TD	next_suggestion	DSP	5,994	[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]	[ "def", "A2_psubtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...
LLVM	ARM64	TD	stmt_completion	CPU	5,995	[ "<STR_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_...
LLVM	AArch64	TD	next_suggestion	CPU	5,996	[ "}" ]	[ "def", "KryoWrite_10cyc_XA_Y_noRSV_121ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]
LLVM	BPF	CPP	next_suggestion	Virtual ISA	5,997	[ "}" ]	[ "void", "BPFSubtarget", "::", "initializeEnvironment", "(", ")", "{", "HasJmpExt", "=", "false", ";", "HasJmp32", "=", "false", ";", "HasAlu32", "=", "false", ";", "UseDwarfRIS", "=", "false", ";" ]
LLVM	R600	CPP	code_generation	GPU	5,998	[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNa...	[ "Perform", "target-specific", "instruction", "verification", "." ]
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,999	[ "int", "OpIdx", ")", "const", "{" ]	[ "void", "AMDGPUInstructionSelector", "::", "renderTruncTImm1", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", "," ]

LLVM

CellSPU

TD

program_repair

MPU

5,900

[ "<FIXS>", "#", "ifndef", "NDEBUG", "<FIXE>" ]

[ "}", "}", "<BUGS>", "#", "ifdef", "NDEBUG", "<BUGE>", "if", "(", "Result", ".", "getNode", "(", ")", ")", "{", "DEBUG", "(", "cerr", "<STR_LIT>", ")", ";", "DEBUG", "(", "N", "-", ">", "dump", "(", "&", "DAG", ")", ")", ";" ]

GCC

i386

CPP

next_suggestion

CPU

5,901

[ "}" ]

[ "static", "alias_set_type", "set", "=", "-", "<NUM_LIT>", ";", "if", "(", "set", "==", "-", "<NUM_LIT>", ")", "set", "=", "new", "_", "alias_set", "(", ")", ";", "return", "set", ";" ]

GCC

arm

CPP

stmt_completion

CPU

5,902

[ "type", ")", ";" ]

[ "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_function_arg_padding", "(", "mode", "," ]

GCC

i386

MD

stmt_completion

CPU

5,903

[ ")", "(", "V8BF", "<STR_LIT>", ")" ]

[ "(", "define_mode_attr", "avx512fmaskmode", "[", "(", "V64QI", "<STR_LIT>", ")", "(", "V32QI", "<STR_LIT>", ")", "(", "V16QI", "<STR_LIT>", ")", "(", "V32HI", "<STR_LIT>", ")", "(", "V16HI", "<STR_LIT>", ")", "(", "V8HI", "<STR_LIT>", ")", "(", "V4HI", "<S...

GCC

alpha

CPP

program_repair

MPU

5,904

[ "<FIXS>", "tmp", "=", "gen_rtx_ASHIFT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "exact_log2", "(", "diff", ")", ")", ")", ";", "<FIXE>" ]

[ "add_op", "=", "GEN_INT", "(", "f", ")", ";", "if", "(", "sext_add_operand", "(", "add_op", ",", "mode", ")", ")", "{", "<BUGS>", "tmp", "=", "gen_rtx_MULT", "(", "DImode", ",", "copy_rtx", "(", "subtarget", ")", ",", "GEN_INT", "(", "diff", ")", ")"...

LLVM

X86

CPP

program_repair

CPU

5,905

[ "<FIXS>", "unsigned", "Opc", "=", "<NUM_LIT>", ";", "ISD", "::", "CondCode", "CC", "=", "ISD", "::", "SETCC_INVALID", ";", "<FIXE>" ]

[ "case", "Intrinsic", "::", "x86_sse2_ucomigt_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomige_sd", ":", "case", "Intrinsic", "::", "x86_sse2_ucomineq_sd", ":", "{", "<BUGS>", "unsigned", "Opc", ";", "ISD", "::", "CondCode", "CC", ";", "<BUGE>", "switch", "...

LLVM

AArch64

CPP

next_suggestion

CPU

5,906

[ "if", "(", "Res", ".", "getNode", "(", ")", ")", "return", "Res", ";" ]

[ "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "EVT", "VT", "=", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "VT", ")", ")", "return", "SDVal...

LLVM

X86

CPP

stmt_completion

CPU

5,907

[ "StubAM", ")", ";" ]

[ "AM", ".", "Base", ".", "Reg", "=", "X86", "::", "RIP", ";", "}", "AM", ".", "GVOpFlags", "=", "GVFlags", ";", "return", "true", ";", "}", "DenseMap", "<", "const", "Value", "*", ",", "unsigned", ">", "::", "iterator", "I", "=", "LocalValueMap", "....

GCC

i386

MD

next_suggestion

CPU

5,908

[ "(", "not", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

next_suggestion

CPU

5,909

[ "rtx", "tmp", "=", "(", "(", "can_create_pseudo_p", "(", ")", ")" ]

[ "int", "value", "=", "<NUM_LIT>", "int", "num_insns", "=", "-", "<NUM_LIT>", "rtx", "op0", "=", "operands", "[", "<NUM_LIT>", "]", "rtx", "op1", "=", "operands", "[", "<NUM_LIT>", "]" ]

GCC

i386

MD

stmt_completion

CPU

5,910

[ "<STR_LIT>", ")", "]", ")" ]

[ "(", "rotatert", ":", "VI_128", "(", "match_operand", ":", "VI_128", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "operands", "[", "<NUM_LIT>", "]", ...

LLVM

Hexagon

TD

next_suggestion

DSP

5,911

[ "}" ]

[ "let", "isAsCheapAsAMove", "=", "<NUM_LIT>", ";", "let", "isMoveImm", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

CPP

code_generation

CPU

5,912

[ "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "*", "CmpInstr", ",", "unsigned", "SrcReg", ",", "unsigned", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "...

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...

LLVM

X86

CPP

next_suggestion

CPU

5,913

[ "SDValue", "Op", "(", "N", ",", "<NUM_LIT>", ")", ";" ]

[ "if", "(", "ISD", "::", "isBuildVectorAllZeros", "(", "N0", ".", "getNode", "(", ")", ")", ")", "return", "getZeroVector", "(", "VT", ".", "getSimpleVT", "(", ")", ",", "Subtarget", ",", "DAG", ",", "SDLoc", "(", "N", ")", ")", ";", "if", "(", "Opc...

LLVM

ARM64

TD

stmt_completion

CPU

5,914

[ "MovZSymbolG2AsmOperand", ";" ]

[ "let", "ParserMatchClass", "=" ]

GCC

ia64

MD

stmt_completion

CPU

5,915

[ ")" ]

[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,916

[ "<<", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]

[ "if", "(", "Rs", ")", "{", "switch", "(", "SOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown shift opc!", "<STR_LIT>", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "SBits", "=", "<NUM_LIT>", ";", "break", ";", "case"...

LLVM

Hexagon

CPP

code_generation

DSP

5,917

[ "bool", "RegisterAliasInfo", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "bool", "VirtA", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "VirtB", "=", "TargetRegisterInfo...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

GCC

s390

MD

stmt_completion

MPU

5,918

[ "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "and", "(" ]

LLVM

MOS

CPP

next_suggestion

MPU

5,919

[ "}" ]

[ "static", "const", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">", "Flags", "[", "]", "=", "{", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LIT>", "lo", "<STR_LIT>", "}", ",", "{", "<STR_LIT>", "::", "<STR_LIT>", ",", "<STR_LI...

GCC

c6x

MD

stmt_completion

VLIW

5,920

[ ")", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

LLVM

X86

TD

program_repair

CPU

5,921

[ "<FIXS>", "PatFrag", "bcast_frag", ",", "SchedWrite", "Sched", ">", ":", "<FIXE>", "<FIXS>", "[", "(", "set", "RC", ":", "$", "dst", ",", "(", "VT", "(", "bcast_frag", "addr", ":", "$", "src", ")", ")", ")", "]", ">", ",", "<FIXE>" ]

[ "class", "avx_broadcast_rm", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "RegisterClass", "RC", ",", "X86MemOperand", "x86memop", ",", "ValueType", "VT", ",", "<BUGS>", "PatFrag", "ld_frag", ",", "SchedWrite", "Sched", ">", ":", "<BUGE>", ...

LLVM

ARM64

TD

stmt_completion

CPU

5,922

[ "pat", ">", ",", "Sched", "<", "[", "WriteSTIdx", ",", "ReadAdrBase", "]", ">", ";" ]

[ "class", "Store64RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "RegisterClass", "regtype", ",", "string", "asm", ",", "list", "<", "dag", ">", "pat", ">", ":", "LoadStore64RO", "<", "s...

GCC

arm

MD

stmt_completion

CPU

5,923

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_bypass", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_bypass", "<NUM_LIT>" ]

LLVM

R600

CPP

program_repair

GPU

5,924

[ "<FIXS>", "const", "TargetRegisterClass", "*", "RC", "=", "&", "AMDGPU", "::", "VGPR_32RegClass", ";", "for", "(", "TargetRegisterClass", "::", "iterator", "I", "=", "RC", "->", "begin", "(", ")", ",", "E", "=", "RC", "->", "end", "(", ")", ";", "I", ...

[ "int", "Lane", ")", "{", "SpilledRegisters", "[", "FrameIndex", "]", "=", "SpilledReg", "(", "Reg", ",", "Lane", ")", ";", "}", "<BUGS>", "const", "SIMachineFunctionInfo", "::", "SpilledReg", "&", "SIMachineFunctionInfo", "::", "RegSpillTracker", "::", "getSpill...

LLVM

PowerPC

CPP

next_suggestion

CPU

5,925

[ "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "Naked", ")", ")", "FrameReg", "=", "isPPC64", "?", "PPC", "::", "X1", ":", "PPC", "::", "R1", ";" ]

[ "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MFI", ".", "setFrameAddressIsTaken", "(", "true", ")", ";", "EVT", "PtrVT", "=", "getPointerTy", "(", "MF", ".", "getDataLayout", "(", ")", ")", ";", "bool", "isPPC64", "=", ...

GCC

i386

CPP

next_suggestion

CPU

5,926

[ "}" ]

[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_storeu_epi64", "(", "void", "*", "_", "_", "P", ",", "_", "_",...

LLVM

X86

CPP

program_repair

CPU

5,927

[ "<FIXS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ")", ";", "<FIXE>" ]

[ "if", "(", "StackSlot", ".", "getNode", "(", ")", ")", "<BUGS>", "return", "DAG", ".", "getLoad", "(", "Op", ".", "getValueType", "(", ")", ",", "SDLoc", "(", "Op", ")", ",", "FIST", ",", "StackSlot", ",", "MachinePointerInfo", "(", ")", ",", "false"...

LLVM

Xtensa

CPP

stmt_completion

MPU

5,928

[ "T", ",", "createXtensaMCRegisterInfo", ")", ";" ]

[ "for", "(", "Target", "*", "T", ":", "{", "&", "getTheXtensaTarget", "(", ")", "}", ")", "{", "RegisterMCAsmInfo", "<", "XtensaMCAsmInfo", ">", "X", "(", "*", "T", ")", ";", "TargetRegistry", "::", "RegisterMCInstrInfo", "(", "*", "T", ",", "createXtensa...

LLVM

ARM64

TD

stmt_completion

CPU

5,929

[ ",", "GPR32", ",", "asm", ">", "{" ]

[ "def", "Wr", ":", "BaseCondSetFlagsReg", "<", "op" ]

LLVM

ARM64

TD

stmt_completion

CPU

5,930

[ ",", "ro_indexed128", ":", "$", "addr", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "store", "(", "v16i8", "FPR128", ":", "$", "Rn", ")", ",", "ro_indexed128", ":", "$", "addr", ")", ",", "(", "STRQro", "FPR128", ":", "$", "Rn" ]

GCC

aarch64

CPP

next_suggestion

CPU

5,931

[ "return", "false", ";" ]

[ "static", "bool", "aarch64_frame_pointer_required", "(", "void", ")", "{", "if", "(", "flag_omit_leaf_frame_pointer", "&&", "(", "!", "crtl", "->", "is_leaf", "||", "df_regs_ever_live_p", "(", "LR_REGNUM", ")", ")", ")", "return", "true", ";" ]

GCC

rs6000

CPP

program_repair

CPU

5,932

[ "<FIXS>", "if", "(", "TARGET_P8_VECTOR", "&&", "TARGET_DIRECT_MOVE_64BIT", ")", "<FIXE>" ]

[ "stmt", "=", "build1", "(", "COMPOUND_LITERAL_EXPR", ",", "arg1_type", ",", "stmt", ")", ";", "}", "<BUGS>", "if", "(", "TARGET_P8_VECTOR", ")", "<BUGE>", "{", "stmt", "=", "build_array_ref", "(", "loc", ",", "stmt", ",", "arg2", ")", ";", "stmt", "=", ...

LLVM

Hexagon

CPP

next_suggestion

DSP

5,933

[ "}", "else", "{" ]

[ "NeedsArgAlign", "|=", "ArgAlign", ";", "switch", "(", "VA", ".", "getLocInfo", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";", "case", "CCValAssign", "::", "BCvt", ":", "case", "CCValAssign...

LLVM

Hexagon

TD

next_suggestion

DSP

5,934

[ "let", "isExtentSigned", "=", "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P0", "]", ";", "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...

LLVM

AArch64

CPP

stmt_completion

CPU

5,935

[ "(", "<NUM_LIT>", ")", ";" ]

[ "}", "else", "continue", ";", "EVT", "VT", "=", "OrOpd1", "->", "getValueType", "(", "<NUM_LIT>", ")", ";", "assert", "(", "(", "VT", "==", "MVT", "::", "i32", "||", "VT", "==", "MVT", "::", "i64", ")", "&&", "<STR_LIT>", "unexpected OR operand", "<STR...

GCC

aarch64

MD

next_suggestion

CPU

5,936

[ "<STR_LIT>" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "clobber", "(", "const_int", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

LLVM

SystemZ

CPP

stmt_completion

CPU

5,937

[ "LHS", ",", "RHS", ",", "Carry", ")", ";" ]

[ "unsigned", "BaseOp", "=", "<NUM_LIT>", ";", "unsigned", "CCValid", "=", "<NUM_LIT>", ";", "unsigned", "CCMask", "=", "<NUM_LIT>", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "Unknown ...

LLVM

TPC

CPP

next_suggestion

Virtual ISA

5,938

[ "}" ]

[ "FunctionPass", "*", "llvm", "::", "createTPCTransformIntrinPass", "(", ")", "{", "return", "new", "TPCTransformIntrin", "(", ")", ";" ]

GCC

arm

CPP

next_suggestion

CPU

5,939

[ "}" ]

[ "if", "(", "aapcs_select_return_coproc", "(", "type", ",", "fntype", ")", ">=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "return", "(", "size", "<", "<NUM_LIT>", "||", "size", ">", "(",...

LLVM

SystemZ

TD

next_suggestion

CPU

5,940

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M3", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", ...

GCC

mips

MD

stmt_completion

CPU

5,941

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]

GCC

arm

CPP

stmt_completion

CPU

5,942

[ "_", "_", "c", ")", ";" ]

[ "vbslq_u64", "(", "uint64x2_t", "_", "_", "a", ",", "uint64x2_t", "_", "_", "b", ",", "uint64x2_t", "_", "_", "c", ")", "{", "return", "(", "uint64x2_t", ")", "_", "_", "builtin_neon_vbslv2di", "(", "(", "int64x2_t", ")", "_", "_", "a", ",", "(", "...

LLVM

AArch64

TD

stmt_completion

CPU

5,943

[ "(", "i32", "<NUM_LIT>", ")", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "v4i32", "(", "zext", "(", "v4i16", "(", "extract_subvector", "V128", ":", "$", "Rn", ",", "(", "i64", "<NUM_LIT>", ")", ")", ")", ")", ")", ",", "(", "USHLLv8i16_shift", "V128", ":", "$", "Rn", "," ]

GCC

i386

MD

stmt_completion

CPU

5,944

[ "<NUM_LIT>", ")" ]

[ "(", "and", ":", "QI", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", ...

LLVM

TPC

TD

next_suggestion

Virtual ISA

5,945

[ "let", "SrcExtra", "=", "value", ";" ]

[ "let", "Pattern", "=", "pattern", ";", "let", "Itinerary", "=", "IIC_StoreScalLocal", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "value", ";", "bits", "<", "<NUM_LIT>", ">", "...

LLVM

X86

CPP

next_suggestion

CPU

5,946

[ "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "VT", ",", "In", ",", "In", ")", ";" ]

[ "assert", "(", "VT", ".", "getVectorElementType", "(", ")", "==", "MVT", "::", "i1", "&&", "<STR_LIT>", "Unexpected vector type.", "<STR_LIT>", ")", ";", "unsigned", "ShiftInx", "=", "InVT", ".", "getScalarSizeInBits", "(", ")", "-", "<NUM_LIT>", ";", "if", ...

LLVM

AGC

CPP

next_suggestion

MPU

5,947

[ "}" ]

[ "if", "(", "Idx", "<", "Input", ".", "size", "(", ")", "-", "<NUM_LIT>", ")", "report_fatal_error", "(", "<STR_LIT>", "Could not convert string to integer", "<STR_LIT>", ")", ";", "return", "Result", ";" ]

LLVM

Sparc

CPP

program_repair

CPU

5,948

[ "<FIXS>", "Register", "SrcReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "SrcEvenReg", "=", "getSubReg", "(", "SrcReg", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "Register", "SrcOddReg", "=", "getS...

[ "if", "(", "!", "Subtarget", ".", "isV9", "(", ")", "||", "!", "Subtarget", ".", "hasHardQuad", "(", ")", ")", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "{", "const", "TargetInstrInfo", "&", "TII", ...

LLVM

X86

TD

stmt_completion

CPU

5,949

[ ",", "<NUM_LIT>", "]", ";" ]

[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>" ]

LLVM

Sparc

CPP

code_generation

CPU

5,950

[ "SparcTargetLowering", "::", "ConstraintType", "SparcTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "<NUM_LIT>", ")", "{", "switch", "(", "Constraint", "[", "<N...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

LLVM

AArch64

CPP

program_repair

CPU

5,951

[ "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<FIXE>", "<FIXS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM...

[ "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<BUGE>", "<NUM_LIT>", "U", ",", "<BUGS>", "<NUM_LIT>", "U", ",", "<NUM_LIT>", "U", ",...

LLVM

Hexagon

TD

next_suggestion

DSP

5,952

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,953

[ "getPointerTy", "(", ")", ")", ";" ]

[ "const", "TargetRegisterClass", "*", "RC", ";", "if", "(", "RegVT", "==", "MVT", "::", "i32", ")", "RC", "=", "&", "Mips", "::", "CPURegsRegClass", ";", "else", "if", "(", "RegVT", "==", "MVT", "::", "i64", ")", "RC", "=", "&", "Mips", "::", "CPU64...

LLVM

PowerPC

CPP

code_generation

CPU

5,954

[ "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", "||", "!", "RunPreEmitPeephole", ")", "{", "SmallVector", "<", "MachineInstr", "*", ",", "<NUM_L...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

PowerPC

CPP

next_suggestion

CPU

5,955

[ "}" ]

[ "assert", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", "&&", "<STR_LIT>", "LowerVACOPY is PPC32 only", "<STR_LIT>", ")", ";", "return", "DAG", ".", "getMemcpy", "(", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ",", "Op", ".", "getOperand...

LLVM

Alpha

CPP

stmt_completion

MPU

5,956

[ ";" ]

[ "MVT", "AlphaTargetLowering", "::", "getSetCCResultType", "(", "MVT", "VT", ")", "const", "{", "return", "MVT", "::", "i64" ]

GCC

i386

CPP

next_suggestion

CPU

5,957

[ "}" ]

[ "extern", "_", "_", "inline", "_", "_", "m128h", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_fmul_sch", "(", "_", "_", "m128h", "_", "_", "A", ",",...

LLVM

Hexagon

CPP

next_suggestion

DSP

5,958

[ "}" ]

[ "SDValue", "Op", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "MVT", "OpTy", "=", "Op", ".", "getValueType", "(", ")", ".", "getSimpleVT", "(", ")", ";", "SDNode", "*", "T", "=", "CurDAG", "->", "MorphNodeTo", "(", "N", ",", "N", "->",...

LLVM

Hexagon

TD

next_suggestion

DSP

5,959

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...

GCC

arm

MD

stmt_completion

CPU

5,960

[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI" ]

LLVM

TPC

CPP

next_suggestion

Virtual ISA

5,961

[ "return", "false", ";" ]

[ "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "madd", "<STR_LIT>", ")", "&&", "Slot", "==", "SlotParser", "::", "Vector", ")", "return", "true", ";", "if", "(", "Mnemonic", ".", "equals_lower", "(", "<STR_LIT>", "mul", "<STR_LIT>", ")", "&&...

LLVM

Hexagon

TD

next_suggestion

DSP

5,962

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "isAdd", "=", "<NUM_LIT>", ";"...

GCC

aarch64

CPP

stmt_completion

CPU

5,963

[ "_", "_", "b", ")", "{" ]

[ "vsubl_high_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t" ]

LLVM

PowerPC

CPP

code_generation

CPU

5,964

[ "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N", "->"...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

LLVM

AArch64

TD

stmt_completion

CPU

5,965

[ ";" ]

[ "}", "]", ">", ";", "def", "fpimm_half", ":", "FPImmLeaf", "<", "fAny", ",", "[", "{", "return", "Imm", ".", "isExactlyValue", "(", "+", "<NUM_LIT>", ".", "<NUM_LIT>", ")", ";", "}", "]", ">", ";", "def", "fpimm_one", ":", "FPImmLeaf", "<", "fAny", ...

LLVM

Lanai

CPP

code_generation

CPU

5,966

[ "bool", "LanaiInstrInfo", "::", "getMemOperandsWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "*", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalable", ",", ...

[ "Get", "zero", "or", "more", "base", "operands", "and", "the", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,967

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

Alpha

TD

next_suggestion

MPU

5,968

[ "def", "zappat", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "LHS", ")", ",", "(", "and", "node", ":", "$", "LHS", ",", "imm", ")", ",", "[", "{" ]

[ "return", "getI64Imm", "(", "get_lda16", "(", "N", "-", ">", "getZExtValue", "(", ")", ")", ")", ";", "}", "]", ">", ";", "def", "LH16", ":", "SDNodeXForm", "<", "imm", ",", "[", "{", "return", "getI64Imm", "(", "get_ldah16", "(", "N", "-", ">", ...

GCC

epiphany

MD

next_suggestion

MPU

5,969

[ "(", "match_test", "<STR_LIT>", ")" ]

[ "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")" ]

LLVM

AArch64

CPP

code_generation

CPU

5,970

[ "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "<NUM_LIT>", "]", ";", "const", "bool", "LittleEndian", "=", "getContext", "(", ")", ".", "getAsmInfo", "(", ")", "->", "isLittleEndian", "(", ")", ";", "EmitA64MappingSymbol", "...

[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]

LLVM

R600

TD

program_repair

GPU

5,971

[ "<FIXS>", "class", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", ":", "Pat", "(", "frag", "(", "DS1Addr1Offset", "i32", ":", "$", "ptr", ",", "i32", ":", "$", "offset", ")", ",", "vt", ":", "$", "value", ")", ...

[ "(", "EXTRACT_SUBREG", "$", "value", ",", "sub1", ")", ",", "$", "offset0", ",", "$", "offset1", ")", ">", ";", "<BUGS>", "multiclass", "DSAtomicRetPat", "DS", "inst", ",", "ValueType", "vt", ",", "PatFrag", "frag", ">", "{", "def", ":", "Pat", "(", ...

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,972

[ "LISPressure", ".", "print", "(", "dbgs", "(", ")", ")", ";" ]

[ "}", "auto", "LISPressure", "=", "getRegPressure", "(", "*", "MRI", ",", "LISLR", ")", ";", "if", "(", "LISPressure", "!=", "CurPressure", ")", "{", "dbgs", "(", ")", "<<", "<STR_LIT>", "GCNUpwardRPTracker error: Pressure sets different\\nTracked: ", "<STR_LIT>", ...

LLVM

ARM

CPP

next_suggestion

CPU

5,973

[ "}" ]

[ "MachineConstantPool", "*", "ConstantPool", "=", "MF", ".", "getConstantPool", "(", ")", ";", "const", "Constant", "*", "C", "=", "ConstantInt", "::", "get", "(", "Type", "::", "getInt32Ty", "(", "MF", ".", "getFunction", "(", ")", "->", "getContext", "(",...

LLVM

Hexagon

TD

stmt_completion

DSP

5,974

[ "USR_OVF", "]", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSl...

GCC

aarch64

CPP

stmt_completion

CPU

5,975

[ "const", "int", "_", "_", "b", ")", "{" ]

[ "vdup_lane_p64", "(", "poly64x1_t", "_", "_", "a", "," ]

LLVM

AVR

CPP

code_generation

MPU

5,976

[ "unsigned", "AVRInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ",", "...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

GCC

epiphany

MD

next_suggestion

MPU

5,977

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "CC_FP_UNEQ", "CC_REGNUM", ")", "(", "compare", ":", "CC_FP_UNEQ", "(", "reg", ":", "SF", "<NUM_LIT>", ")", "(", "reg", ":", "SF", "<NUM_LIT>", ")", ")", ")", "(", "use", "(", "match_...

LLVM

AAP

CPP

next_suggestion

MPU

5,978

[ "}" ]

[ "setAvailableFeatures", "(", "ComputeAvailableFeatures", "(", "sti", ".", "getFeatureBits", "(", ")", ")", ")", ";", "MRI", "=", "Parser", ".", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", ";" ]

LLVM

AArch64

TD

next_suggestion

CPU

5,979

[ "}" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "idx", "{", "<NUM_LIT>", "}", ";" ]

LLVM

TPC

CPP

stmt_completion

Virtual ISA

5,980

[ "&", "TPCII", "::", "SecondImmOpMask", ";" ]

[ "return", "(", "MCInstD", ".", "TSFlags", ">>", "SecondImmOpStart", ")" ]

GCC

c6x

MD

next_suggestion

VLIW

5,981

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]" ]

[ "(", "mult", ":", "DI", "(", "any_ext", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "any_ext", ":", "DI" ]

GCC

tilepro

MD

stmt_completion

VLIW

5,982

[ ":", "SI" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend" ]

LLVM

HSAIL

TD

stmt_completion

Virtual ISA

5,983

[ "llvm_ptr_ty", "]", ",", "[", "]", ">", ";" ]

[ "def", "int_HSAIL_gcn_atomic_consume_u32", ":", "GCCBuiltin", "<", "<STR_LIT>", ">", ",", "Intrinsic", "<", "[", "llvm_i32_ty", "]", ",", "[" ]

GCC

sh

CPP

next_suggestion

CPU

5,984

[ "_", "_", "asm__", "(", "<STR_LIT>", "mcmv\t%1, %2, %0", "<STR_LIT>", ":", "<STR_LIT>", "=r", "<STR_LIT>", "(", "res", ")", ":", "<STR_LIT>", "r", "<STR_LIT>", "(", "mm", ")", ",", "<STR_LIT>", "r", "<STR_LIT>", "(", "mn", ")", ",", "<STR_LIT>", "<NUM_LIT>...

[ "_", "_", "inline__", "static", "unsigned", "long", "long", "sh_media_MCMV", "(", "unsigned", "long", "long", "mm", ",", "unsigned", "long", "long", "mn", ",", "unsigned", "long", "long", "mw", ")", "{", "unsigned", "long", "long", "res", ";" ]

LLVM

Mips

CPP

stmt_completion

CPU

5,985

[ "=", "Mips", "::", "DMFC1", ";" ]

[ "else", "if", "(", "Mips", "::", "HI32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips", "::", "MTHI_DSP", ";", "else", "if", "(", "Mips", "::", "LO32DSPRegClass", ".", "contains", "(", "DestReg", ")", ")", "Opc", "=", "Mips",...

GCC

s390

MD

program_repair

MPU

5,986

[ "<FIXS>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]

[ "[", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "<BUGS>", "(", "set_attr", "<STR_LIT>...

LLVM

PowerPC

CPP

next_suggestion

CPU

5,987

[ "HasOnlyMSYNC", "=", "false", ";" ]

[ "UseCRBits", "=", "false", ";", "HasAltivec", "=", "false", ";", "HasSPE", "=", "false", ";", "HasQPX", "=", "false", ";", "HasVSX", "=", "false", ";", "HasP8Vector", "=", "false", ";", "HasFCPSGN", "=", "false", ";", "HasFSQRT", "=", "false", ";", "Ha...

LLVM

AArch64

TD

next_suggestion

CPU

5,988

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";" ]

[ "return", "CurDAG", "-", ">", "getTargetConstant", "(", "N", "-", ">", "getSExtValue", "(", ")", "/", "<NUM_LIT>", ",", "SDLoc", "(", "N", ")", ",", "MVT", ":", ":", "i64", ")", ";", "}", "]", ">", ";", "def", "SImmS16XForm", ":", "SDNodeXForm", "<...

LLVM

Hexagon

TD

next_suggestion

DSP

5,989

[ "let", "CextOpcode", "=", "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

GCC

or1k

CPP

code_generation

CPU

5,990

[ "static", "void", "or", "<NUM_LIT>", "k_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputc", "(", ...

[ "Worker", "for", "TARGET_PRINT_OPERAND_ADDRESS", ".", "Prints", "the", "argument", "ADDR", ",", "an", "address", "RTX", ",", "to", "the", "file", "FILE", ".", "The", "output", "is", "formed", "as", "expected", "by", "the", "OpenRISC", "assembler", ".", "Exam...

LLVM

X86

CPP

next_suggestion

CPU

5,991

[ "case", "IES_LPAREN", ":" ]

[ "void", "onLParen", "(", ")", "{", "IntelExprState", "CurrState", "=", "State", ";", "switch", "(", "State", ")", "{", "default", ":", "State", "=", "IES_ERROR", ";", "break", ";", "case", "IES_PLUS", ":", "case", "IES_MINUS", ":", "case", "IES_NOT", ":"...

LLVM

PowerPC

CPP

program_repair

CPU

5,992

[ "<FIXS>", "case", "ISD", "::", "SETUEQ", ":", "case", "ISD", "::", "SETOGE", ":", "case", "ISD", "::", "SETOLE", ":", "case", "ISD", "::", "SETONE", ":", "assert", "(", "<NUM_LIT>", "&&", "<STR_LIT>", "Invalid branch code: should be expanded by legalize", "<STR_...

[ "case", "ISD", "::", "SETUNE", ":", "case", "ISD", "::", "SETNE", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "case", "ISD", "::", "SETO", ":", "Invert", "=", "true", ";", "return", "<NUM_LIT>", ";", "<BUGS>", "case", "ISD", "::", "S...

LLVM

AArch64

CPP

next_suggestion

CPU

5,993

[ "}" ]

[ "int64_t", "NewOffset", ";", "unsigned", "UnscaledOp", ";", "bool", "UseUnscaledOp", ";", "int", "Status", "=", "isAArch64FrameOffsetLegal", "(", "MI", ",", "Offset", ",", "&", "UseUnscaledOp", ",", "&", "UnscaledOp", ",", "&", "NewOffset", ")", ";", "if", "...

LLVM

Hexagon

TD

next_suggestion

DSP

5,994

[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]

[ "def", "A2_psubtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_05c070ec", ","...

LLVM

ARM64

TD

stmt_completion

CPU

5,995

[ "<STR_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rm", ";", "let", "Inst", "{", "<NUM_...

LLVM

AArch64

TD

next_suggestion

CPU

5,996

[ "}" ]

[ "def", "KryoWrite_10cyc_XA_Y_noRSV_121ln", ":", "SchedWriteRes", "<", "[", "KryoUnitXA", ",", "KryoUnitY", "]", ">", "{", "let", "Latency", "=", "<NUM_LIT>", ";", "let", "NumMicroOps", "=", "<NUM_LIT>", ";" ]

LLVM

BPF

CPP

next_suggestion

Virtual ISA

5,997

[ "}" ]

[ "void", "BPFSubtarget", "::", "initializeEnvironment", "(", ")", "{", "HasJmpExt", "=", "false", ";", "HasJmp32", "=", "false", ";", "HasAlu32", "=", "false", ";", "UseDwarfRIS", "=", "false", ";" ]

LLVM

R600

CPP

code_generation

GPU

5,998

[ "bool", "SIInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "*", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "uint16_t", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "int", "Src0Idx", "=", "AMDGPU", "::", "getNa...

[ "Perform", "target-specific", "instruction", "verification", "." ]

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,999

[ "int", "OpIdx", ")", "const", "{" ]

[ "void", "AMDGPUInstructionSelector", "::", "renderTruncTImm1", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MachineInstr", "&", "MI", "," ]