docz1105/ComBack_Plus_Plus · Datasets at Hugging Face

Compiler_Type stringclasses 2 values	Target stringclasses 176 values	Programming Language stringclasses 3 values	Task stringclasses 4 values	Target_Type stringclasses 7 values	Idx int64 0 636k	Ground_Truth listlengths 0 2.32k	Input listlengths 1 1.02k
LLVM	AMDGPU	CPP	program_repair	GPU	5,700	[ "<FIXS>", "MachineBasicBlock", "", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "legalizeGenericOperand", "(", "", "MBB", ",", "MI", ",", "DstRC", ",", "Op", ...	[ "const", "TargetRegisterClass", "", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ")", ";", "const", "TargetRegisterClass", "", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ")", ";", "if", "(", "DstRC", "!=", "Src0RC", ")", "{", "<BUGS...
LLVM	X86	CPP	code_generation	CPU	5,701	[ "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "F", "->...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,702	[ "}" ]	[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ...
LLVM	X86	CPP	next_suggestion	CPU	5,703	[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "HalfVT", ",", "Ops", ".", "slice", "(", "<NUM_LIT>", ",", "NumOperands", "/", "<NUM_LIT>", ")", ")", ";" ]	[ "if", "(", "NumNonZero", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "NumZero", "?", "getZeroVector", "(", "ResVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ":", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "if", "(", "!", "NumNonZero...
LLVM	TPC	CPP	next_suggestion	Virtual ISA	5,704	[ "return", "true", ";" ]	[ "bool", "TpcLoopOpt", "::", "unrollPragmaValue", "(", "const", "Loop", "*", "L", ")", "{", "if", "(", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>", "llvm.loop.unroll.disable", "<STR_LIT>", ")", "\|\|", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>"...
LLVM	VE	TD	stmt_completion	CPU	5,705	[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfnmsbd_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFNMSBDvvvl", "v256f64", ":", "$", "vy" ]
GCC	aarch64	MD	next_suggestion	CPU	5,706	[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	rs6000	MD	stmt_completion	CPU	5,707	[ "(", "DImode", ")" ]	[ "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "V16QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "uns...
LLVM	J2	CPP	next_suggestion	MPU	5,708	[ "}" ]	[ "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "N", ")", ")", ";" ]
LLVM	AArch64	TD	stmt_completion	CPU	5,709	[ ",", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ">", ";" ]	[ "def", ":", "Pat", "<", "(", "store", "(", "VecTy", "FPR", ":", "$", "Rt", ")", ",", "(", "ro", ".", "Wpat", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ")", ",", "(", "STRW", ...
GCC	arm	CPP	next_suggestion	CPU	5,710	[ "}" ]	[ "union", "{", "int64x1x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1_x3di", "(", "(", "const", "_", "_", "builtin_neon_di...
LLVM	Hexagon	TD	next_suggestion	DSP	5,711	[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]	[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
GCC	rs6000	MD	stmt_completion	CPU	5,712	[ ")", "]", ")" ]	[ "(", "define_mode_attr", "f64_av", "[", "(", "DF", "<STR_LIT>", ")", "(", "DD", "<STR_LIT>" ]
LLVM	AArch64	CPP	program_repair	CPU	5,713	[ "<FIXS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]	[ "imm", "\|=", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "<BUGS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOpe...
LLVM	Patmos	CPP	code_generation	VLIW	5,714	[ "bool", "PatmosInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>"...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]
GCC	mips	CPP	next_suggestion	CPU	5,715	[ "mips_emit_move", "(", "dest", ",", "temp", ")", ";" ]	[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_...
GCC	mcore	MD	stmt_completion	MPU	5,716	[ "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]	[ "(", "eq", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(" ]
LLVM	Hexagon	TD	stmt_completion	DSP	5,717	[ "<NUM_LIT>", ";" ]	[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM	AArch64	CPP	code_generation	CPU	5,718	[ "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ",", "bool", "HasMinSize", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")"...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
GCC	rs6000	CPP	next_suggestion	CPU	5,719	[ "}" ]	[ "_", "_", "m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "_", "_", "m1", ";", "m2", ".", "as_m64", "=", "_", "_", "m2", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", ...
GCC	tilepro	MD	next_suggestion	VLIW	5,720	[ "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "binop_with_imm", ":", "SI", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC	m68k	CPP	next_suggestion	MPU	5,721	[ "}" ]	[ "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", "@TLSLDO+0x8000", "<STR_LIT>", ",", "file",...
GCC	aarch64	MD	stmt_completion	CPU	5,722	[ ")", "]" ]	[ "(", "unspec", ":", "SVE_FULL_D", "[", "(", "match_operand", ":", "VNx2BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VNx2DI", "<NUM_LIT>", "<STR_LIT>", "<...
LLVM	AArch64	CPP	next_suggestion	CPU	5,723	[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divd", "<STR_LIT>", ",", "false", ",", "ExtraStepsD", ")", ";" ]	[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtf", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtd", "<STR_LIT>", ",", "U...
LLVM	ARM	CPP	stmt_completion	CPU	5,724	[ "->", "addAlignedMemoryOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]	[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,725	[ "}" ]	[ "bool", "AArch64FastISel", "::", "selectIntToFP", "(", "const", "Instruction", "*", "I", ",", "bool", "Signed", ")", "{", "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "\|\|", "DestVT", ".",...
LLVM	X86	CPP	next_suggestion	CPU	5,726	[ "}" ]	[ "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "int", "MaskUnpackCost", "=", "<NUM_LIT>", ";", "if", "(", "VariableMask", ")", "{", "VectorType", "*", "MaskTy", "=", "VectorType", "::", "get", "(", "Type", "::", "get...
GCC	fr30	MD	next_suggestion	DSP	5,727	[ "<STR_LIT>" ]	[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]
GCC	i386	CPP	stmt_completion	CPU	5,728	[ "_", "_", "A", ",", "_", "_", "B", ")", ";" ]	[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrawi128", "(", "(", "_", "_", "v8hi", ")" ]
GCC	rs6000	CPP	stmt_completion	CPU	5,729	[ ")", ";" ]	[ "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "base_align", ";", "return", "MIN", "(", "base_align", ",", "offset", "&", "-", "offset" ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,730	[ "case", "VK_GOT_LO12", ":", "return", "<STR_LIT>", ":got_lo12:", "<STR_LIT>", ";" ]	[ "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ":dtprel_g0_nc:", "<STR_LIT>", ";", "case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ":dtprel_hi12:", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12", ":", "return", "<STR_LIT>", ":dtprel_lo12:", "<STR_LIT>", ";", ...
GCC	powerpcspe	CPP	next_suggestion	CPU	5,731	[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{" ]	[ "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "!", ...
LLVM	AArch64	TD	next_suggestion	CPU	5,732	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...
LLVM	TMS320C64X	TD	stmt_completion	VLIW	5,733	[ "=", "<NUM_LIT>", ";" ]	[ "let", "InOperandList", "=", "!", "con", "(", "inops", ",", "(", "ins", "pred", ":", "$", "s", ")", ")", ";", "let", "Itinerary", "=", "Branch", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasDelaySlot" ]
LLVM	X86	CPP	next_suggestion	CPU	5,734	[ "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";" ]	[ "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVe...
LLVM	Hexagon	TD	next_suggestion	DSP	5,735	[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]	[ "def", "C2_cmpgtp", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_...
LLVM	X86	CPP	next_suggestion	CPU	5,736	[ "}" ]	[ "assert", "(", "NumBits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Only support byte sized shifts", "<STR_LIT>", ")", ";", "SDValue", "ShiftVal", "=", "DAG", ".", "getTargetConstant", "(", "NumBits", "/", "<NUM_LIT>", ",", "dl", ",", "MVT", "::",...
LLVM	AMDGPU	CPP	stmt_completion	GPU	5,737	[ ".", "getWavefrontSize", "(", ")", ")", ";" ]	[ "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", ...
LLVM	Mips	CPP	code_generation	CPU	5,738	[ "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", ...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]
LLVM	AArch64	CPP	next_suggestion	CPU	5,739	[ "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";" ]	[ "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", "...
LLVM	X86	CPP	next_suggestion	CPU	5,740	[ "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_xmm", ")", ";" ]	[ "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", ";", "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(...
GCC	s390	CPP	stmt_completion	MPU	5,741	[ "(", "symbol_ref", ")", ")", "return", "true", ";" ]	[ "tree", "decl", ";", "if", "(", "symbol_ref", "==", "s390_got_symbol", "(", ")", "\|\|", "CONSTANT_POOL_ADDRESS_P" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,742	[ "b", ")", "{" ]	[ "vtstq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,743	[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";" ]	[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ...
GCC	nds32	MD	stmt_completion	CPU	5,744	[ ")", ")" ]	[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "result0", "=", ...
LLVM	Hexagon	CPP	next_suggestion	DSP	5,745	[ "return", "(", "Offset", ">=", "Hexagon_MEMB_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMB_AUTOINC_MAX", ")", ";" ]	[ "return", "(", "Offset", ">=", "Hexagon_MEMW_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMW_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "return", "(", ...
LLVM	AArch64	CPP	next_suggestion	CPU	5,746	[ "}" ]	[ "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "-...
GCC	aarch64	MD	next_suggestion	CPU	5,747	[ "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "CONSTM1_RTX", "(", "VNx16BImode", ")" ]	[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "aarch64_output_sve_ptrues", "(", "operands", "[", "<NUM_LIT>", "]", ")", "}", "<STR_LIT>", "{" ]
GCC	aarch64	CPP	program_repair	CPU	5,748	[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", "\|\|", "(", "code", "==", "'", "y", "'", "&&", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "mode", "=", "DFmode", ";", "<FIXE>", "<FIXS>", "if", "("...	[ "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "<BUGE>", "{", "output_operand_lossage", "(", "<STR_LIT>", "invalid operand for '%%%c'", "<STR_LIT>", ",", "code", ")", ";", ...
LLVM	ARM	CPP	next_suggestion	CPU	5,749	[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "ARM", "::", "gsub_1", ")", ";" ]	[ "unsigned", "valhi", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineReg...
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,750	[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";" ]	[ "SDValue", "Val", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";"...
LLVM	X86	TD	program_repair	CPU	5,751	[ "<FIXS>", "(", "i32", "FROUND_CURRENT", ")", ")", ",", "itins", ".", "rr", ">", ",", "Sched", "[", "itins", ".", "Sched", "]", ">", ";", "<FIXE>" ]	[ "(", "_", ".", "VT", "_", ".", "RC", ":", "$", "src2", ")", ",", "(", "_src3VT", ".", "VT", "_src3VT", ".", "RC", ":", "$", "src3", ")", ",", "(", "i32", "imm", ":", "$", "src4", ")", ",", "<BUGS>", "(", "i32", "FROUND_CURRENT", ")", ")", "...
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,752	[ "}" ]	[ "for", "(", "Register", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_1_XEXECRegClass", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";", "return", "Changed", ";" ]
GCC	rs6000	CPP	program_repair	CPU	5,753	[ "<FIXS>", "if", "(", "(", "TARGET_SOFT_FLOAT", "\|\|", "!", "TARGET_FPRS", ")", "&&", "mode", "!=", "DImode", ")", "<FIXE>" ]	[ "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "TARGET_SOFT_FLOAT", "&&", "mode", "!=", "DImode", ")", "<BUGE>", "return", "<NUM_LIT>", ";" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,754	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]	[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM...
LLVM	ARM	CPP	program_repair	CPU	5,755	[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<FIXE>" ]	[ "#", "include", "<STR_LIT>", "ARMTargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "ARM.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>",...
LLVM	DLX	CPP	code_generation	CPU	5,756	[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
LLVM	VE	CPP	next_suggestion	CPU	5,757	[ "return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";" ]	[ "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", ...
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,758	[ "Overflow", "=", "High", "-", "Alignment", ".", "value", "(", ")", ";" ]	[ "const", "uint32_t", "MaxOffset", "=", "SIInstrInfo", "::", "getMaxMUBUFImmOffset", "(", "ST", ")", ";", "const", "uint32_t", "MaxImm", "=", "alignDown", "(", "MaxOffset", ",", "Alignment", ".", "value", "(", ")", ")", ";", "uint32_t", "Overflow", "=", "<NUM...
GCC	i386	MD	next_suggestion	CPU	5,759	[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]	[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merg...
GCC	sh	MD	next_suggestion	CPU	5,760	[ "}", ")" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(...
GCC	sh	CPP	stmt_completion	CPU	5,761	[ "<STR_LIT>", "brk", "<STR_LIT>", ")", ";" ]	[ "_", "_", "inline__", "static", "void", "sh_media_BRK", "(", "void", ")", "{", "_", "_", "asm__", "_", "_", "volatile__", "(" ]
GCC	aarch64	CPP	stmt_completion	CPU	5,762	[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]	[ "return", "_", "_", "builtin_aarch64_sqdmulh_lanev8hi", "(", "_", "_", "a", "," ]
LLVM	AMDGPU	CPP	next_suggestion	GPU	5,763	[ "return", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_FED_B32", ";" ]	[ "if", "(", "!", "Use", ".", "isReg", "(", ")", "\|\|", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "...
LLVM	ARM	TD	stmt_completion	CPU	5,764	[ "}", ",", "<STR_LIT>", ",", "v2i32", ",", "load", ",", "addrmode6dupalign32", ">", ";" ]	[ "def", "VLD1DUPd32", ":", "VLD1DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?" ]
LLVM	X86	TD	program_repair	CPU	5,765	[ "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", "]", ">", ";", "<FIXE>", "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", ".", "Folded", "]", ">", ";", "<FIXE>" ]	[ "let", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "def", "rr", ":", "I", "opc", ",", "FormReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT...
LLVM	ARM	CPP	stmt_completion	CPU	5,766	[ "else", "{" ]	[ "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ...
GCC	xtensa	MD	stmt_completion	MPU	5,767	[ "<STR_LIT>", ")", "]", ")" ]	[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]
GCC	nds32	MD	stmt_completion	CPU	5,768	[ "const_int", "<NUM_LIT>", ")", ")" ]	[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]
GCC	nds32	MD	stmt_completion	CPU	5,769	[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]	[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]
LLVM	Hexagon	TD	next_suggestion	DSP	5,770	[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]	[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
LLVM	AArch64	TD	program_repair	CPU	5,771	[ "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", ...	[ "def", ":", "Pat", "(", "nxv16i8", "(", "vector_splice", "(", "nxv16i8", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv16i8", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_255", "i32", ":", "$", "index", ")", ")", ")", ")", ",", ...
GCC	s390	MD	stmt_completion	MPU	5,772	[ ")", "]", ")" ]	[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr",...
LLVM	CellSPU	CPP	next_suggestion	MPU	5,773	[ "SDValue", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "ValOp", ")", ",", "VecOp", ",", "DAG", ".", "g...	[ "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "IdxOp", ")", ";", "assert", "(", "CN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT: Index is not constant!", "<STR_LIT>", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "...
LLVM	Hexagon	TD	next_suggestion	DSP	5,774	[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]	[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,775	[ ",", "MachineMemOperand", "::", "MOStore", ",", "useAM3", ")", ";" ]	[ "StrOpc", "=", "ARM", "::", "STRBi12", ";", "}", "break", ";", "case", "MVT", "::", "i16", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if"...
GCC	i386	MD	next_suggestion	CPU	5,776	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VEC_GATHER_MODE", "[", "(", "pc", ")", "(", "match_operator", ":", "<", "ssescalarmode", ">", "<NUM...
LLVM	WebAssembly	CPP	next_suggestion	Virtual ISA	5,777	[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "VReg ", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", " -> WAReg ", "<STR_LIT>", "<<", "(", "INT32_MIN", "\|", "NumStackRegs", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]	[ "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "<NUM_LIT>", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(...
LLVM	ARM	CPP	stmt_completion	CPU	5,778	[ "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{" ]	[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", "," ]
GCC	rx	CPP	stmt_completion	CPU	5,779	[ ";" ]	[ "if", "(", "reg", "&&", "!", "REG_P", "(", "arg", ")", ")", "arg", "=", "force_reg", "(", "SImode", ",", "arg", ")", ";", "emit_insn", "(", "gen_func", "(", "arg", ")", ")", ";", "return", "NULL_RTX" ]
GCC	i386	CPP	stmt_completion	CPU	5,780	[ "_", "_", "A", ")", ";" ]	[ "return", "_", "mm_set_epi32", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
GCC	i386	MD	next_suggestion	CPU	5,781	[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]	[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM	ARM	TD	next_suggestion	CPU	5,782	[ "}", "]", ">", ";" ]	[ "class", "releasing_store", "<", "PatFrag", "base", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "(", "base", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "[", "{", ...
GCC	rl78	MD	next_suggestion	MPU	5,783	[ "<STR_LIT>" ]	[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "QI", "ES_REG", ")", ")", "]", "<STR_LIT>" ]
GCC	powerpcspe	CPP	next_suggestion	CPU	5,784	[ "}" ]	[ "union", "{", "qword", "q", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "i", ";", "return", "(", "x", ".", "q", ")", ";" ]
GCC	i386	MD	stmt_completion	CPU	5,785	[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]	[ "[", "(", "set", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", ...
GCC	powerpcspe	MD	next_suggestion	CPU	5,786	[ "<STR_LIT>", ")" ]	[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC	i386	MD	next_suggestion	CPU	5,787	[ "{" ]	[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MFENCE", ")", ")", "]", "<STR_LIT>" ]
LLVM	ARM	TD	next_suggestion	CPU	5,788	[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]	[ "class", "MemRegRQOffsetAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]
GCC	i386	MD	next_suggestion	CPU	5,789	[ "<STR_LIT>" ]	[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]" ]
LLVM	ARM	CPP	stmt_completion	CPU	5,790	[ ";" ]	[ "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ...
GCC	mips	MD	stmt_completion	CPU	5,791	[ "<STR_LIT>", "<STR_LIT>", ")" ]	[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]
LLVM	Mips	CPP	next_suggestion	CPU	5,792	[ "}" ]	[ "FunctionPass", "*", "llvm", "::", "createMipsISelDag", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsDAGToDAGISel", "(", "TM", ")", ";" ]
LLVM	PowerPC	TD	stmt_completion	CPU	5,793	[ "fpextend", "f64", ":", "$", "vB", ")", ")", "]", ">", ";" ]	[ "def", "XSCVDPQP", ":", "X_VT5_XO5_VB5_TyVB", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vfrc", ",", "[", "(", "set", "f128", ":", "$", "vT", ",", "(" ]
GCC	i386	CPP	stmt_completion	CPU	5,794	[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]	[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_getmant_ps", "(", "_", "_", "m128", "_", "_", "W", ...
GCC	rs6000	CPP	code_generation	CPU	5,795	[ "static", "int", "redefine_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "prev_head_insn", ",", "rtx", "tail", ")", "{", "rtx", "insn", ",", "next_insn", ";", "int", "issue_rate", ";", "int", "can_issue_more", ";", "int", "slo...	[ "This", "function", "tries", "to", "synch", "the", "dispatch", "groups", "that", "the", "compiler", "``", "sees", "''", "with", "the", "dispatch", "groups", "that", "the", "processor", "dispatcher", "is", "expected", "to", "form", "in", "practice", ".", "It"...
LLVM	AMDGPU	TD	program_repair	GPU	5,796	[ "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ")", ",", "<FIXE>", "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":",...	[ "def", ":", "GCNPat", "(", "i64", "(", "bswap", "i64", ":", "$", "a", ")", ")", ",", "(", "REG_SEQUENCE", "VReg_64", ",", "<BUGS>", "(", "V_PERM_B32", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ...
LLVM	M68k	CPP	next_suggestion	MPU	5,797	[ "case", "M68k", "::", "SETj8ls", ":" ]	[ "case", "M68k", "::", "SETd8gt", ":", "case", "M68k", "::", "SETd8cs", ":", "case", "M68k", "::", "SETd8cc", ":", "case", "M68k", "::", "SETd8ls", ":", "case", "M68k", "::", "SETd8hi", ":", "case", "M68k", "::", "SETd8pl", ":", "case", "M68k", "::", ...
LLVM	TriCore	CPP	stmt_completion	MPU	5,798	[ "C", ";" ]	[ "void", "TriCoreMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=" ]
GCC	arm	MD	stmt_completion	CPU	5,799	[ "<STR_LIT>", ")", "]" ]	[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]

LLVM

AMDGPU

CPP

program_repair

GPU

5,700

[ "<FIXS>", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "(", ")", ";", "MachineOperand", "&", "Op", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "legalizeGenericOperand", "(", "*", "MBB", ",", "MI", ",", "DstRC", ",", "Op", ...

[ "const", "TargetRegisterClass", "*", "DstRC", "=", "MRI", ".", "getRegClass", "(", "Dst", ")", ";", "const", "TargetRegisterClass", "*", "Src0RC", "=", "MRI", ".", "getRegClass", "(", "Src0", ")", ";", "if", "(", "DstRC", "!=", "Src0RC", ")", "{", "<BUGS...

LLVM

X86

CPP

code_generation

CPU

5,701

[ "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "F", "->...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,702

[ "}" ]

[ "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "PostInc", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "CS", "]", ";", "let", "Constraints", "=", "<STR_LIT>", ...

LLVM

X86

CPP

next_suggestion

CPU

5,703

[ "SDValue", "Lo", "=", "DAG", ".", "getNode", "(", "ISD", "::", "CONCAT_VECTORS", ",", "dl", ",", "HalfVT", ",", "Ops", ".", "slice", "(", "<NUM_LIT>", ",", "NumOperands", "/", "<NUM_LIT>", ")", ")", ";" ]

[ "if", "(", "NumNonZero", "<=", "<NUM_LIT>", ")", "{", "SDValue", "Vec", "=", "NumZero", "?", "getZeroVector", "(", "ResVT", ",", "Subtarget", ",", "DAG", ",", "dl", ")", ":", "DAG", ".", "getUNDEF", "(", "ResVT", ")", ";", "if", "(", "!", "NumNonZero...

LLVM

TPC

CPP

next_suggestion

Virtual ISA

5,704

[ "return", "true", ";" ]

[ "bool", "TpcLoopOpt", "::", "unrollPragmaValue", "(", "const", "Loop", "*", "L", ")", "{", "if", "(", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>", "llvm.loop.unroll.disable", "<STR_LIT>", ")", "||", "GetUnrollMetadataForLoop", "(", "L", ",", "<STR_LIT>"...

LLVM

VE

TD

stmt_completion

CPU

5,705

[ ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "int_ve_vl_vfnmsbd_vvvvl", "v256f64", ":", "$", "vy", ",", "v256f64", ":", "$", "vz", ",", "v256f64", ":", "$", "vw", ",", "i32", ":", "$", "vl", ")", ",", "(", "VFNMSBDvvvl", "v256f64", ":", "$", "vy" ]

GCC

aarch64

MD

next_suggestion

CPU

5,706

[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

rs6000

MD

stmt_completion

CPU

5,707

[ "(", "DImode", ")" ]

[ "(", "ashift", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "mem", ":", "V16QI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "uns...

LLVM

J2

CPP

next_suggestion

MPU

5,708

[ "}" ]

[ "void", "addImmOperands", "(", "MCInst", "&", "Inst", ",", "unsigned", "N", ")", "const", "{", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "N", ")", ")", ";" ]

LLVM

AArch64

TD

stmt_completion

CPU

5,709

[ ",", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ">", ";" ]

[ "def", ":", "Pat", "<", "(", "store", "(", "VecTy", "FPR", ":", "$", "Rt", ")", ",", "(", "ro", ".", "Wpat", "GPR64sp", ":", "$", "Rn", ",", "GPR32", ":", "$", "Rm", ",", "ro", ".", "Wext", ":", "$", "extend", ")", ")", ",", "(", "STRW", ...

GCC

arm

CPP

next_suggestion

CPU

5,710

[ "}" ]

[ "union", "{", "int64x1x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld1_x3di", "(", "(", "const", "_", "_", "builtin_neon_di...

LLVM

Hexagon

TD

next_suggestion

DSP

5,711

[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]

[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...

GCC

rs6000

MD

stmt_completion

CPU

5,712

[ ")", "]", ")" ]

[ "(", "define_mode_attr", "f64_av", "[", "(", "DF", "<STR_LIT>", ")", "(", "DD", "<STR_LIT>" ]

LLVM

AArch64

CPP

program_repair

CPU

5,713

[ "<FIXS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOperand", "(", "Inst", ",", "imm", ",", "Addr", ",", "Fail", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ")", "<FIXE>" ]

[ "imm", "|=", "~", "(", "(", "<NUM_LIT>", "LL", "<<", "<NUM_LIT>", ")", "-", "<NUM_LIT>", ")", ";", "DecodeGPR64RegisterClass", "(", "Inst", ",", "Rd", ",", "Addr", ",", "Decoder", ")", ";", "<BUGS>", "if", "(", "!", "Decoder", "->", "tryAddingSymbolicOpe...

LLVM

Patmos

CPP

code_generation

VLIW

5,714

[ "bool", "PatmosInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "<STR_LIT>"...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

GCC

mips

CPP

next_suggestion

CPU

5,715

[ "mips_emit_move", "(", "dest", ",", "temp", ")", ";" ]

[ "if", "(", "TARGET_64BIT", ")", "emit_insn", "(", "gen_mfhidi_ti", "(", "temp", ",", "gen_rtx_REG", "(", "TImode", ",", "MD_REG_FIRST", ")", ")", ")", ";", "else", "emit_insn", "(", "gen_mfhisi_di", "(", "temp", ",", "gen_rtx_REG", "(", "DImode", ",", "MD_...

GCC

mcore

MD

stmt_completion

MPU

5,716

[ "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]

[ "(", "eq", ":", "SI", "(", "reg", ":", "CC", "<NUM_LIT>", ")", "(" ]

LLVM

Hexagon

TD

stmt_completion

DSP

5,717

[ "<NUM_LIT>", ";" ]

[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...

LLVM

AArch64

CPP

code_generation

CPU

5,718

[ "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ",", "bool", "HasMinSize", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")"...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

GCC

rs6000

CPP

next_suggestion

CPU

5,719

[ "}" ]

[ "_", "_", "m64_union", "m1", ",", "m2", ",", "res", ";", "m1", ".", "as_m64", "=", "_", "_", "m1", ";", "m2", ".", "as_m64", "=", "_", "_", "m2", ";", "res", ".", "as_short", "[", "<NUM_LIT>", "]", "=", "m1", ".", "as_short", "[", "<NUM_LIT>", ...

GCC

tilepro

MD

next_suggestion

VLIW

5,720

[ "(", "reg", ":", "SI", "TILEPRO_NETORDER_REG", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "binop_with_imm", ":", "SI", "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]

GCC

m68k

CPP

next_suggestion

MPU

5,721

[ "}" ]

[ "gcc_assert", "(", "size", "==", "<NUM_LIT>", ")", ";", "fputs", "(", "<STR_LIT>", "\\t.long\\t", "<STR_LIT>", ",", "file", ")", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "fputs", "(", "<STR_LIT>", "@TLSLDO+0x8000", "<STR_LIT>", ",", "file",...

GCC

aarch64

MD

stmt_completion

CPU

5,722

[ ")", "]" ]

[ "(", "unspec", ":", "SVE_FULL_D", "[", "(", "match_operand", ":", "VNx2BI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VNx2DI", "<NUM_LIT>", "<STR_LIT>", "<...

LLVM

AArch64

CPP

next_suggestion

CPU

5,723

[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "vec-divd", "<STR_LIT>", ",", "false", ",", "ExtraStepsD", ")", ";" ]

[ "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtf", "<STR_LIT>", ",", "UseRsqrt", ",", "ExtraStepsF", ")", ";", "TM", ".", "Options", ".", "Reciprocals", ".", "setDefaults", "(", "<STR_LIT>", "sqrtd", "<STR_LIT>", ",", "U...

LLVM

ARM

CPP

stmt_completion

CPU

5,724

[ "->", "addAlignedMemoryOperands", "(", "Inst", ",", "<NUM_LIT>", ")", ";" ]

[ "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "<NUM_LIT>", ")", ")", ";", "(", "(", "ARMOperand", "*", ")", "Operands", "[", "<NUM_LIT>", "]", ")" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,725

[ "}" ]

[ "bool", "AArch64FastISel", "::", "selectIntToFP", "(", "const", "Instruction", "*", "I", ",", "bool", "Signed", ")", "{", "MVT", "DestVT", ";", "if", "(", "!", "isTypeLegal", "(", "I", "->", "getType", "(", ")", ",", "DestVT", ")", "||", "DestVT", ".",...

LLVM

X86

CPP

next_suggestion

CPU

5,726

[ "}" ]

[ "TTI", "::", "TargetCostKind", "CostKind", "=", "TTI", "::", "TCK_RecipThroughput", ";", "int", "MaskUnpackCost", "=", "<NUM_LIT>", ";", "if", "(", "VariableMask", ")", "{", "VectorType", "*", "MaskTy", "=", "VectorType", "::", "get", "(", "Type", "::", "get...

GCC

fr30

MD

next_suggestion

DSP

5,727

[ "<STR_LIT>" ]

[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>" ]

GCC

i386

CPP

stmt_completion

CPU

5,728

[ "_", "_", "A", ",", "_", "_", "B", ")", ";" ]

[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_psrawi128", "(", "(", "_", "_", "v8hi", ")" ]

GCC

rs6000

CPP

stmt_completion

CPU

5,729

[ ")", ";" ]

[ "if", "(", "offset", "==", "<NUM_LIT>", ")", "return", "base_align", ";", "return", "MIN", "(", "base_align", ",", "offset", "&", "-", "offset" ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,730

[ "case", "VK_GOT_LO12", ":", "return", "<STR_LIT>", ":got_lo12:", "<STR_LIT>", ";" ]

[ "case", "VK_DTPREL_G0_NC", ":", "return", "<STR_LIT>", ":dtprel_g0_nc:", "<STR_LIT>", ";", "case", "VK_DTPREL_HI12", ":", "return", "<STR_LIT>", ":dtprel_hi12:", "<STR_LIT>", ";", "case", "VK_DTPREL_LO12", ":", "return", "<STR_LIT>", ":dtprel_lo12:", "<STR_LIT>", ";", ...

GCC

powerpcspe

CPP

next_suggestion

CPU

5,731

[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{" ]

[ "bool", "fusion_p9_p", "(", "rtx", "addis_reg", ",", "rtx", "addis_value", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "rtx", "addr", ",", "mem", ",", "offset", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "!", ...

LLVM

AArch64

TD

next_suggestion

CPU

5,732

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zt", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "imm4", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", ...

LLVM

TMS320C64X

TD

stmt_completion

VLIW

5,733

[ "=", "<NUM_LIT>", ";" ]

[ "let", "InOperandList", "=", "!", "con", "(", "inops", ",", "(", "ins", "pred", ":", "$", "s", ")", ")", ";", "let", "Itinerary", "=", "Branch", ";", "let", "isPredicable", "=", "<NUM_LIT>", ";", "let", "hasDelaySlot" ]

LLVM

X86

CPP

next_suggestion

CPU

5,734

[ "if", "(", "SDValue", "Blend", "=", "lowerVectorShuffleAsBlend", "(", "DL", ",", "MVT", "::", "v8i64", ",", "V1", ",", "V2", ",", "Mask", ",", "Zeroable", ",", "Subtarget", ",", "DAG", ")", ")", "return", "Blend", ";" ]

[ "if", "(", "SDValue", "Shuf128", "=", "lowerV4X128VectorShuffle", "(", "DL", ",", "MVT", "::", "v8i64", ",", "Mask", ",", "V1", ",", "V2", ",", "DAG", ")", ")", "return", "Shuf128", ";", "if", "(", "V2", ".", "isUndef", "(", ")", ")", "{", "SmallVe...

LLVM

Hexagon

TD

next_suggestion

DSP

5,735

[ "let", "isCompare", "=", "<NUM_LIT>", ";" ]

[ "def", "C2_cmpgtp", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc_...

LLVM

X86

CPP

next_suggestion

CPU

5,736

[ "}" ]

[ "assert", "(", "NumBits", "%", "<NUM_LIT>", "==", "<NUM_LIT>", "&&", "<STR_LIT>", "Only support byte sized shifts", "<STR_LIT>", ")", ";", "SDValue", "ShiftVal", "=", "DAG", ".", "getTargetConstant", "(", "NumBits", "/", "<NUM_LIT>", ",", "dl", ",", "MVT", "::",...

LLVM

AMDGPU

CPP

stmt_completion

GPU

5,737

[ ".", "getWavefrontSize", "(", ")", ")", ";" ]

[ "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "const", "DebugLoc", "&", "DL", "=", "I", "->", "getDebugLoc", "(", ")", ";", "unsigned", "Opc", "=", "I", "->", "getOpcode", "(", ")", ";", "bool", "IsDestroy", "=", ...

LLVM

Mips

CPP

code_generation

CPU

5,738

[ "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ";", ...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

LLVM

AArch64

CPP

next_suggestion

CPU

5,739

[ "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";" ]

[ "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", "...

LLVM

X86

CPP

next_suggestion

CPU

5,740

[ "unsigned", "XReg", "=", "TRI", "->", "getSubReg", "(", "Reg", ",", "X86", "::", "sub_xmm", ")", ";" ]

[ "unsigned", "Reg", "=", "MI", "->", "getOperand", "(", "OpNum", ")", ".", "getReg", "(", ")", ";", "if", "(", "MI", "->", "killsRegister", "(", "Reg", ",", "TRI", ")", ")", "return", ";", "if", "(", "X86", "::", "VR128RegClass", ".", "contains", "(...

GCC

s390

CPP

stmt_completion

MPU

5,741

[ "(", "symbol_ref", ")", ")", "return", "true", ";" ]

[ "tree", "decl", ";", "if", "(", "symbol_ref", "==", "s390_got_symbol", "(", ")", "||", "CONSTANT_POOL_ADDRESS_P" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,742

[ "b", ")", "{" ]

[ "vtstq_u16", "(", "uint16x8_t", "_", "_", "a", ",", "uint16x8_t", "_", "_" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,743

[ "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", "<STR_LIT>", "mips32", "<STR_LIT>", ";" ]

[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsGenSubtargetInfo", "(", "TT", ...

GCC

nds32

MD

stmt_completion

CPU

5,744

[ ")", ")" ]

[ "(", "parallel", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", ")", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "rtx", "result0", "=", ...

LLVM

Hexagon

CPP

next_suggestion

DSP

5,745

[ "return", "(", "Offset", ">=", "Hexagon_MEMB_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMB_AUTOINC_MAX", ")", ";" ]

[ "return", "(", "Offset", ">=", "Hexagon_MEMW_AUTOINC_MIN", "&&", "Offset", "<=", "Hexagon_MEMW_AUTOINC_MAX", "&&", "(", "Offset", "&", "<NUM_LIT>", ")", "==", "<NUM_LIT>", ")", ";", "}", "if", "(", "VT", "==", "MVT", "::", "i16", ")", "{", "return", "(", ...

LLVM

AArch64

CPP

next_suggestion

CPU

5,746

[ "}" ]

[ "SDValue", "RegSeq", "=", "Is128Bit", "?", "createQTuple", "(", "Regs", ")", ":", "createDTuple", "(", "Regs", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "RegSeq", ",", "N", "->", "getOperand", "(", "NumVecs", "+", "<NUM_LIT>", ")", ",", "N", "-...

GCC

aarch64

MD

next_suggestion

CPU

5,747

[ "operands", "[", "<NUM_LIT>", "]", "=", "operands", "[", "<NUM_LIT>", "]", "=", "CONSTM1_RTX", "(", "VNx16BImode", ")" ]

[ "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "<STR_LIT>", "{", "return", "aarch64_output_sve_ptrues", "(", "operands", "[", "<NUM_LIT>", "]", ")", "}", "<STR_LIT>", "{" ]

GCC

aarch64

CPP

program_repair

CPU

5,748

[ "<FIXS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", "||", "(", "code", "==", "'", "y", "'", "&&", "GET_MODE_SIZE", "(", "mode", ")", "!=", "<NUM_LIT>", ")", ")", "<FIXE>", "<FIXS>", "mode", "=", "DFmode", ";", "<FIXE>", "<FIXS>", "if", "("...

[ "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "<BUGS>", "if", "(", "GET_CODE", "(", "x", ")", "!=", "MEM", ")", "<BUGE>", "{", "output_operand_lossage", "(", "<STR_LIT>", "invalid operand for '%%%c'", "<STR_LIT>", ",", "code", ")", ";", ...

LLVM

ARM

CPP

next_suggestion

CPU

5,749

[ "BuildMI", "(", "BB", ",", "dl", ",", "TII", "->", "get", "(", "TargetOpcode", "::", "COPY", ")", ",", "desthi", ")", ".", "addReg", "(", "GPRPair0", ",", "<NUM_LIT>", ",", "ARM", "::", "gsub_1", ")", ";" ]

[ "unsigned", "valhi", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "bool", "isThumb2", "=", "Subtarget", "->", "isThumb2", "(", ")", ";", "MachineReg...

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,750

[ "llvm_unreachable", "(", "<STR_LIT>", "Unknown loc info!", "<STR_LIT>", ")", ";" ]

[ "SDValue", "Val", ";", "if", "(", "VA", ".", "isRegLoc", "(", ")", ")", "{", "Val", "=", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "VA", ".", "getLocReg", "(", ")", ",", "VA", ".", "getLocVT", "(", ")", ",", "InGlue", ")", ";"...

LLVM

X86

TD

program_repair

CPU

5,751

[ "<FIXS>", "(", "i32", "FROUND_CURRENT", ")", ")", ",", "itins", ".", "rr", ">", ",", "Sched", "[", "itins", ".", "Sched", "]", ">", ";", "<FIXE>" ]

[ "(", "_", ".", "VT", "_", ".", "RC", ":", "$", "src2", ")", ",", "(", "_src3VT", ".", "VT", "_src3VT", ".", "RC", ":", "$", "src3", ")", ",", "(", "i32", "imm", ":", "$", "src4", ")", ",", "<BUGS>", "(", "i32", "FROUND_CURRENT", ")", ")", "...

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,752

[ "}" ]

[ "for", "(", "Register", "Reg", ":", "ConstrainRegs", ")", "MRI", "->", "constrainRegClass", "(", "Reg", ",", "&", "AMDGPU", "::", "SReg_1_XEXECRegClass", ")", ";", "ConstrainRegs", ".", "clear", "(", ")", ";", "return", "Changed", ";" ]

GCC

rs6000

CPP

program_repair

CPU

5,753

[ "<FIXS>", "if", "(", "(", "TARGET_SOFT_FLOAT", "||", "!", "TARGET_FPRS", ")", "&&", "mode", "!=", "DImode", ")", "<FIXE>" ]

[ "return", "<NUM_LIT>", ";", "<BUGS>", "if", "(", "TARGET_SOFT_FLOAT", "&&", "mode", "!=", "DImode", ")", "<BUGE>", "return", "<NUM_LIT>", ";" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,754

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

[ "def", "F2_conv_sf2w", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_3a867367", ",", "TypeS_2op", ">", ",", "Enc_5e2823", "{", "let", "Inst", "{", "<NUM...

LLVM

ARM

CPP

program_repair

CPU

5,755

[ "<FIXS>", "<FIXE>", "<FIXS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<FIXE>" ]

[ "#", "include", "<STR_LIT>", "ARMTargetMachine.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "ARMFrameLowering.h", "<STR_LIT>", "<BUGE>", "#", "include", "<STR_LIT>", "ARM.h", "<STR_LIT>", "<BUGS>", "#", "include", "<STR_LIT>", "llvm/PassManager.h", "<STR_LIT>",...

LLVM

DLX

CPP

code_generation

CPU

5,756

[ "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "}" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

LLVM

VE

CPP

next_suggestion

CPU

5,757

[ "return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";" ]

[ "if", "(", "!", "isImm", "(", ")", ")", "return", "false", ";", "if", "(", "const", "auto", "*", "ConstExpr", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Imm", ".", "Val", ")", ")", "{", "int64_t", "Value", "=", "ConstExpr", "->", "getValue", ...

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,758

[ "Overflow", "=", "High", "-", "Alignment", ".", "value", "(", ")", ";" ]

[ "const", "uint32_t", "MaxOffset", "=", "SIInstrInfo", "::", "getMaxMUBUFImmOffset", "(", "ST", ")", ";", "const", "uint32_t", "MaxImm", "=", "alignDown", "(", "MaxOffset", ",", "Alignment", ".", "value", "(", ")", ")", ";", "uint32_t", "Overflow", "=", "<NUM...

GCC

i386

MD

next_suggestion

CPU

5,759

[ "operands", "[", "<NUM_LIT>", "]", "=", "gen_highpart", "(", "SImode", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]

[ "(", "define_split", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "vec_merg...

GCC

sh

MD

next_suggestion

CPU

5,760

[ "}", ")" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "parallel", "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "lshiftrt", ":", "DI", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(...

GCC

sh

CPP

stmt_completion

CPU

5,761

[ "<STR_LIT>", "brk", "<STR_LIT>", ")", ";" ]

[ "_", "_", "inline__", "static", "void", "sh_media_BRK", "(", "void", ")", "{", "_", "_", "asm__", "_", "_", "volatile__", "(" ]

GCC

aarch64

CPP

stmt_completion

CPU

5,762

[ "_", "_", "b", ",", "_", "_", "c", ")", ";" ]

[ "return", "_", "_", "builtin_aarch64_sqdmulh_lanev8hi", "(", "_", "_", "a", "," ]

LLVM

AMDGPU

CPP

next_suggestion

GPU

5,763

[ "return", "MI", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "S_MOV_FED_B32", ";" ]

[ "if", "(", "!", "Use", ".", "isReg", "(", ")", "||", "TRI", "->", "isVGPR", "(", "MF", ".", "getRegInfo", "(", ")", ",", "Use", ".", "getReg", "(", ")", ")", ")", "continue", ";", "auto", "IsHazardFn", "=", "[", "]", "(", "MachineInstr", "*", "...

LLVM

ARM

TD

stmt_completion

CPU

5,764

[ "}", ",", "<STR_LIT>", ",", "v2i32", ",", "load", ",", "addrmode6dupalign32", ">", ";" ]

[ "def", "VLD1DUPd32", ":", "VLD1DUP", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?" ]

LLVM

X86

TD

program_repair

CPU

5,765

[ "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", "]", ">", ";", "<FIXE>", "<FIXS>", "XOP", ",", "VVVV", ",", "XOP9", ",", "Sched", "[", "Sched", ".", "Folded", "]", ">", ";", "<FIXE>" ]

[ "let", "hasSideEffects", "=", "<NUM_LIT>", "in", "{", "def", "rr", ":", "I", "opc", ",", "FormReg", ",", "(", "outs", "RC", ":", "$", "dst", ")", ",", "(", "ins", "RC", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT...

LLVM

ARM

CPP

stmt_completion

CPU

5,766

[ "else", "{" ]

[ "}", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "Create", "(", "MCSym", ",", "getModifierVariantKind", "(", "ACPV", "->", "getModifier", "(", ")", ")", ",", "OutContext", ")", ";", "if", "(", "ACPV", "->", "getPCAdjustment", "(", ")", ...

GCC

xtensa

MD

stmt_completion

MPU

5,767

[ "<STR_LIT>", ")", "]", ")" ]

[ "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "\t" ]

GCC

nds32

MD

stmt_completion

CPU

5,768

[ "const_int", "<NUM_LIT>", ")", ")" ]

[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(" ]

GCC

nds32

MD

stmt_completion

CPU

5,769

[ "<STR_LIT>", "<STR_LIT>", ")", ")" ]

[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", ":", "SI", "(", "not", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>" ]

LLVM

Hexagon

TD

next_suggestion

DSP

5,770

[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]

[ "let", "InputType", "=", "<STR_LIT>", ";", "let", "isExtendable", "=", "<NUM_LIT>", ";", "let", "opExtendable", "=", "<NUM_LIT>", ";", "let", "isExtentSigned", "=", "<NUM_LIT>", ";", "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]

LLVM

AArch64

TD

program_repair

CPU

5,771

[ "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", "index", ")", ">", ";", "<FIXE>", "<FIXS>", "(", "EXT_ZZI", "ZPR", ":", "$", "Z1", ",", "ZPR", ":", "$", "Z2", ",", "imm0_255", ":", "$", ...

[ "def", ":", "Pat", "(", "nxv16i8", "(", "vector_splice", "(", "nxv16i8", "ZPR", ":", "$", "Z1", ")", ",", "(", "nxv16i8", "ZPR", ":", "$", "Z2", ")", ",", "(", "i64", "(", "sve_ext_imm_0_255", "i32", ":", "$", "index", ")", ")", ")", ")", ",", ...

GCC

s390

MD

stmt_completion

MPU

5,772

[ ")", "]", ")" ]

[ "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr",...

LLVM

CellSPU

CPP

next_suggestion

MPU

5,773

[ "SDValue", "result", "=", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "dl", ",", "VT", ",", "DAG", ".", "getNode", "(", "ISD", "::", "SCALAR_TO_VECTOR", ",", "dl", ",", "VT", ",", "ValOp", ")", ",", "VecOp", ",", "DAG", ".", "g...

[ "ConstantSDNode", "*", "CN", "=", "cast", "<", "ConstantSDNode", ">", "(", "IdxOp", ")", ";", "assert", "(", "CN", "!=", "<NUM_LIT>", "&&", "<STR_LIT>", "LowerINSERT_VECTOR_ELT: Index is not constant!", "<STR_LIT>", ")", ";", "MVT", "PtrVT", "=", "DAG", ".", "...

LLVM

Hexagon

TD

next_suggestion

DSP

5,774

[ "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]

[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,775

[ ",", "MachineMemOperand", "::", "MOStore", ",", "useAM3", ")", ";" ]

[ "StrOpc", "=", "ARM", "::", "STRBi12", ";", "}", "break", ";", "case", "MVT", "::", "i16", ":", "if", "(", "Alignment", "&&", "Alignment", "<", "<NUM_LIT>", "&&", "!", "Subtarget", "->", "allowsUnalignedMem", "(", ")", ")", "return", "false", ";", "if"...

GCC

i386

MD

next_suggestion

CPU

5,776

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VEC_GATHER_MODE", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VEC_GATHER_MODE", "[", "(", "pc", ")", "(", "match_operator", ":", "<", "ssescalarmode", ">", "<NUM...

LLVM

WebAssembly

CPP

next_suggestion

Virtual ISA

5,777

[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "VReg ", "<STR_LIT>", "<<", "VReg", "<<", "<STR_LIT>", " -> WAReg ", "<STR_LIT>", "<<", "(", "INT32_MIN", "|", "NumStackRegs", ")", "<<", "<STR_LIT>", "\\n", "<STR_LIT>", ")", ";" ]

[ "unsigned", "NumVRegs", "=", "MF", ".", "getRegInfo", "(", ")", ".", "getNumVirtRegs", "(", ")", ";", "unsigned", "NumStackRegs", "=", "<NUM_LIT>", ";", "unsigned", "CurReg", "=", "MFI", ".", "getParams", "(", ")", ".", "size", "(", ")", ";", "for", "(...

LLVM

ARM

CPP

stmt_completion

CPU

5,778

[ "TT", ")", ",", "Subtarget", "(", "TT", ",", "FS", ",", "isThumb", ")", ",", "JITInfo", "(", ")", ",", "InstrItins", "(", "Subtarget", ".", "getInstrItineraryData", "(", ")", ")", "{" ]

[ "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "isThumb", ")", ":", "LLVMTargetMachine", "(", "T", "," ]

GCC

rx

CPP

stmt_completion

CPU

5,779

[ ";" ]

[ "if", "(", "reg", "&&", "!", "REG_P", "(", "arg", ")", ")", "arg", "=", "force_reg", "(", "SImode", ",", "arg", ")", ";", "emit_insn", "(", "gen_func", "(", "arg", ")", ")", ";", "return", "NULL_RTX" ]

GCC

i386

CPP

stmt_completion

CPU

5,780

[ "_", "_", "A", ")", ";" ]

[ "return", "_", "mm_set_epi32", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]

GCC

i386

MD

next_suggestion

CPU

5,781

[ "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]

[ "(", "match_test", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", "(", "const_string", "<STR_LIT>", ")", ")", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]

LLVM

ARM

TD

next_suggestion

CPU

5,782

[ "}", "]", ">", ";" ]

[ "class", "releasing_store", "<", "PatFrag", "base", ">", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "(", "base", "node", ":", "$", "ptr", ",", "node", ":", "$", "val", ")", ",", "[", "{", ...

GCC

rl78

MD

next_suggestion

MPU

5,783

[ "<STR_LIT>" ]

[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "QI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "reg", ":", "QI", "ES_REG", ")", ")", "]", "<STR_LIT>" ]

GCC

powerpcspe

CPP

next_suggestion

CPU

5,784

[ "}" ]

[ "union", "{", "qword", "q", ";", "int", "i", "[", "<NUM_LIT>", "]", ";", "}", "x", ";", "x", ".", "i", "[", "<NUM_LIT>", "]", "=", "i", ";", "return", "(", "x", ".", "q", ")", ";" ]

GCC

i386

MD

stmt_completion

CPU

5,785

[ "match_dup", "<NUM_LIT>", ")", ")", "]" ]

[ "[", "(", "set", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SWI48DWI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "[", "(", "set", "(", "reg", ":", "P", "SP_REG", ")", "(", "plus", ":", ...

GCC

powerpcspe

MD

next_suggestion

CPU

5,786

[ "<STR_LIT>", ")" ]

[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]

GCC

i386

MD

next_suggestion

CPU

5,787

[ "{" ]

[ "(", "define_expand", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "unspec", ":", "BLK", "[", "(", "match_dup", "<NUM_LIT>", ")", "]", "UNSPEC_MFENCE", ")", ")", "]", "<STR_LIT>" ]

LLVM

ARM

TD

next_suggestion

CPU

5,788

[ "let", "PredicateMethod", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]

[ "class", "MemRegRQOffsetAsmOperand", "<", "int", "shift", ">", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", "#", "shift", "#", "<STR_LIT>", ";" ]

GCC

i386

MD

next_suggestion

CPU

5,789

[ "<STR_LIT>" ]

[ "[", "(", "set", "(", "match_operand", ":", "V4SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "V4SI", "[", "(", "match_operand", ":", "V4DF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_FIX_NOTRUNC", ")", ")", "]" ]

LLVM

ARM

CPP

stmt_completion

CPU

5,790

[ ";" ]

[ "if", "(", "isVShiftLImm", "(", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ",", "VT", ",", "false", ",", "Cnt", ")", ")", "return", "DAG", ".", "getNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "N", "->", "getDebugLoc", "(", ")", ",", "VT", ...

GCC

mips

MD

stmt_completion

CPU

5,791

[ "<STR_LIT>", "<STR_LIT>", ")" ]

[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit" ]

LLVM

Mips

CPP

next_suggestion

CPU

5,792

[ "}" ]

[ "FunctionPass", "*", "llvm", "::", "createMipsISelDag", "(", "MipsTargetMachine", "&", "TM", ")", "{", "return", "new", "MipsDAGToDAGISel", "(", "TM", ")", ";" ]

LLVM

PowerPC

TD

stmt_completion

CPU

5,793

[ "fpextend", "f64", ":", "$", "vB", ")", ")", "]", ">", ";" ]

[ "def", "XSCVDPQP", ":", "X_VT5_XO5_VB5_TyVB", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<STR_LIT>", ",", "vfrc", ",", "[", "(", "set", "f128", ":", "$", "vT", ",", "(" ]

GCC

i386

CPP

stmt_completion

CPU

5,794

[ "_", "mmask8", ")", "_", "_", "U", ")", ";" ]

[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_getmant_ps", "(", "_", "_", "m128", "_", "_", "W", ...

GCC

rs6000

CPP

code_generation

CPU

5,795

[ "static", "int", "redefine_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "prev_head_insn", ",", "rtx", "tail", ")", "{", "rtx", "insn", ",", "next_insn", ";", "int", "issue_rate", ";", "int", "can_issue_more", ";", "int", "slo...

[ "This", "function", "tries", "to", "synch", "the", "dispatch", "groups", "that", "the", "compiler", "``", "sees", "''", "with", "the", "dispatch", "groups", "that", "the", "processor", "dispatcher", "is", "expected", "to", "form", "in", "practice", ".", "It"...

LLVM

AMDGPU

TD

program_repair

GPU

5,796

[ "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ")", ",", "<FIXE>", "<FIXS>", "(", "V_PERM_B32_e64", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":",...

[ "def", ":", "GCNPat", "(", "i64", "(", "bswap", "i64", ":", "$", "a", ")", ")", ",", "(", "REG_SEQUENCE", "VReg_64", ",", "<BUGS>", "(", "V_PERM_B32", "(", "i32", "<NUM_LIT>", ")", ",", "(", "EXTRACT_SUBREG", "VReg_64", ":", "$", "a", ",", "sub1", ...

LLVM

M68k

CPP

next_suggestion

MPU

5,797

[ "case", "M68k", "::", "SETj8ls", ":" ]

[ "case", "M68k", "::", "SETd8gt", ":", "case", "M68k", "::", "SETd8cs", ":", "case", "M68k", "::", "SETd8cc", ":", "case", "M68k", "::", "SETd8ls", ":", "case", "M68k", "::", "SETd8hi", ":", "case", "M68k", "::", "SETd8pl", ":", "case", "M68k", "::", ...

LLVM

TriCore

CPP

stmt_completion

MPU

5,798

[ "C", ";" ]

[ "void", "TriCoreMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=" ]

GCC

arm

MD

stmt_completion

CPU

5,799

[ "<STR_LIT>", ")", "]" ]

[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>" ]