Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
aarch64
MD
stmt_completion
CPU
625,100
[ ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>" ]
GCC
s390
CPP
next_suggestion
MPU
625,101
[ "emit_move_insn", "(", "reg", ",", "target", ")", ";" ]
[ "void", "s390_emit_tpf_eh_return", "(", "rtx", "target", ")", "{", "rtx", "insn", ",", "reg", ";", "if", "(", "!", "s390_tpf_eh_return_symbol", ")", "s390_tpf_eh_return_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "<STR_LIT>", "__tpf_eh_return", "<STR_LIT>...
LLVM
R600
CPP
next_suggestion
GPU
625,102
[ "}" ]
[ "if", "(", "tmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENDLOOP", "||", "tmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ENDIF", "||", "tmp", "->", "getOpcode", "(", ")", "==", "AMDGPU", "::", "ELSE", ")", "{", "if", "(", ...
LLVM
ARM
TD
stmt_completion
CPU
625,103
[ ",", "(", "VLDRH", "addrmode5fp16", ":", "$", "addr", ")", ">", ";" ]
[ "def", ":", "FPRegs16Pat", "<", "(", "f16", "(", "alignedload16", "addrmode5fp16", ":", "$", "addr", ")", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,104
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
GCC
pdp11
MD
next_suggestion
MPU
625,105
[ "<STR_LIT>" ]
[ "(", "match_operand", ":", "PDPint", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,106
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "F2_dfcmpuo", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rss32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_85d5d03f", ",", "TypeALU64", ">", ",", "Enc...
GCC
mips
MD
stmt_completion
CPU
625,107
[ "<NUM_LIT>", "]", ",", "SYMBOL_GOTOFF_PAGE", ")" ]
[ "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", "]", "{", "operands", "[", "<NUM_LIT>", "]", "=", "mips_got_load", "(", "NULL", ",", "operands", "[" ]
LLVM
HSAIL
TD
stmt_completion
Virtual ISA
625,108
[ "CoordTy", "GPR32", ":", "$", "coordDepth", ")", ",", "(", "CoordTy", "GPR32", ":", "$", "src9", ")", ")", "]", ">", ";" ]
[ "class", "StImage3d", "<", "Intrinsic", "intr", ",", "string", "asm", ",", "ValueType", "ValTy", ",", "ValueType", "CoordTy", ">", ":", "HSAILInst", "<", "(", "outs", ")", ",", "(", "ins", "GPR32", ":", "$", "srcR", ",", "GPR32", ":", "$", "srcG", ",...
LLVM
AArch64
CPP
next_suggestion
CPU
625,109
[ "if", "(", "isXReg", ")", "{" ]
[ "Error", "(", "S", ",", "<STR_LIT>", "expected register", "<STR_LIT>", ")", ";", "return", "MatchOperand_ParseFail", ";", "}", "int", "FirstReg", "=", "tryParseRegister", "(", ")", ";", "if", "(", "FirstReg", "==", "-", "<NUM_LIT>", ")", "{", "return", "Matc...
GCC
rs6000
MD
stmt_completion
CPU
625,110
[ ")" ]
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
625,111
[ "return", "LDepth", "<", "RDepth", "?", "<NUM_LIT>", ":", "-", "<NUM_LIT>", ";" ]
[ "static", "int", "BUCompareLatency", "(", "const", "SUnit", "*", "left", ",", "const", "SUnit", "*", "right", ")", "{", "int", "LHeight", "=", "(", "int", ")", "left", "->", "getHeight", "(", ")", ";", "int", "RHeight", "=", "(", "int", ")", "right",...
LLVM
X86
TD
program_repair
CPU
625,112
[ "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS>", "def", ":", "InstRW", "[", "SKLWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<FIXE>", "<FIXS...
[ "let", "ResourceCycles", "=", "[", "<NUM_LIT>", "]", ";", "}", "def", ":", "InstRW", "[", "SKLWriteResGroup10", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "<BUGS>", "def", ":", "InstRW", "[", "SKLWriteResGroup10", "]", ",", "(", "instregex", ...
GCC
aarch64
CPP
code_generation
CPU
625,113
[ "rtx", "function_expander", "::", "use_vcond_mask_insn", "(", "insn_code", "icode", ",", "unsigned", "int", "merge_argno", ")", "{", "machine_mode", "mode", "=", "vector_mode", "(", "<NUM_LIT>", ")", ";", "unsigned", "int", "opno", "=", "<NUM_LIT>", ";", "rtx", ...
[ "Implement", "the", "call", "using", "instruction", "ICODE", ",", "which", "is", "a", "select-like", "operation", "with", "the", "following", "operands", ":", "0", ":", "output", "1", ":", "true", "value", "2", ":", "false", "value", "3", ":", "predicate",...
LLVM
TPC
TD
next_suggestion
Virtual ISA
625,114
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "op2", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "SrcA", "=", "op1", ";", "let", "SrcB", "=", "op2", ";", "let", "Switches", "=", "<NUM_LIT>", ";", "let", "Dest", "=", "dst", ";", "let", "HasImm", "=", ...
GCC
vax
MD
stmt_completion
CPU
625,115
[ "match_code", "<STR_LIT>", ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "and", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
625,116
[ "amdgcn_image_sample_c_b_cl_o", ":" ]
[ "case", "Intrinsic", "::", "amdgcn_tbuffer_load", ":", "{", "SDValue", "Ops", "[", "]", "=", "{", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ",", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ...
GCC
aarch64
CPP
next_suggestion
CPU
625,117
[ "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x1_t", ")", "{", "_", "_", "builtin_aarch64_get_dregxidf", "(", "_", "_", "o", ",", "<NUM_LIT>", ")", "}", ";" ]
[ "_", "_", "o", "=", "_", "_", "builtin_aarch64_ld4rdf", "(", "(", "const", "_", "_", "builtin_aarch64_simd_df", "*", ")", "_", "_", "a", ")", ";", "ret", ".", "val", "[", "<NUM_LIT>", "]", "=", "(", "float64x1_t", ")", "{", "_", "_", "builtin_aarch64...
LLVM
Hexagon
CPP
next_suggestion
DSP
625,118
[ "}", "else", "if", "(", "CPUString", "==", "<STR_LIT>", "hexagonv5", "<STR_LIT>", ")", "{" ]
[ "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "<STR_LIT>", "hexagonv4", "<STR_LIT>", ";", "i...
GCC
avr
MD
stmt_completion
MPU
625,119
[ "]", ")" ]
[ "(", "define_mode_iterator", "QISI", "[", "QI", "HI", "PSI", "SI", "]", ")", "(", "define_mode_iterator", "QIDI", "[", "QI", "HI", "PSI", "SI", "DI" ]
LLVM
AArch64
CPP
stmt_completion
CPU
625,120
[ "(", "Reg", ")", ";" ]
[ "auto", "IsHFPR", "=", "[", "&", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "return", "false", ";", "auto", "Reg", "=", "Op", ".", "getReg", "(", ")", ";", "if", "(", "Reg", "....
LLVM
MSP430
CPP
next_suggestion
MPU
625,121
[ "if", "(", "uint64_t", "CalleeAmt", "=", "TII", ".", "getFramePoppedByCallee", "(", "*", "I", ")", ")", "{" ]
[ "New", "=", "BuildMI", "(", "MF", ",", "Old", ".", "getDebugLoc", "(", ")", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "add...
LLVM
AMDGPU
CPP
code_generation
GPU
625,122
[ "bool", "SIInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "assert", "(", "(", "MIa", ".", "mayLoad", "(", ")", "||",...
[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]
LLVM
Mips
TD
stmt_completion
CPU
625,123
[ ";" ]
[ "def", "MADDV_H", ":", "MADDV_H_ENC", ",", "MADDV_H_DESC" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
625,124
[ "LIS", "->", "removeInterval", "(", "SaveExecReg", ")", ";" ]
[ "MachineInstr", "*", "Xor", "=", "nullptr", ";", "if", "(", "!", "SimpleIf", ")", "{", "Xor", "=", "BuildMI", "(", "MBB", ",", "I", ",", "DL", ",", "TII", "->", "get", "(", "XorOpc", ")", ",", "SaveExecReg", ")", ".", "addReg", "(", "Tmp", ")", ...
GCC
pru
CPP
code_generation
CPU
625,125
[ "void", "pru_register_abicheck_pass", "(", "void", ")", "{", "opt_pass", "*", "tiabi_check", "=", "make_pass_tiabi_check", "(", "g", ")", ";", "struct", "register_pass_info", "tiabi_check_info", "=", "{", "tiabi_check", ",", "<STR_LIT>", "*warn_unused_result", "<STR_L...
[ "Register", "as", "early", "as", "possible", "." ]
LLVM
LoongArch
CPP
next_suggestion
CPU
625,126
[ "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "ScratchReg", ")", ".", "addReg", "(", "AddrReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ";" ]
[ "BuildMI", "(", "LoopMBB", ",", "DL", ",", "TII", "->", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "ScratchReg", ")", ".", "addReg", "(", "DestReg", ")", ".", "addReg", "(", "IncrReg", ")", ";", "break", ";", "case", "AtomicRMWInst", "::", ...
LLVM
ARM
TD
next_suggestion
CPU
625,127
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "class", "MVE_bit_cmode", "<", "string", "iname", ",", "string", "suffix", ",", "bit", "halfword", ",", "dag", "inOps", ">", ":", "MVE_p", "<", "(", "outs", "MQPR", ":", "$", "Qd", ")", ",", "inOps", ",", "NoItinerary", ",", "iname", ",", "suffix", "...
GCC
m68k
MD
next_suggestion
MPU
625,128
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "FP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "FP", "(", "float", ":", "FP", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")"...
LLVM
Hexagon
TD
next_suggestion
DSP
625,129
[ "let", "isBranch", "=", "<NUM_LIT>", ";" ]
[ "def", "J4_cmpgtui_t_jumpnv_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "IntRegs", ":", "$", "Ns8", ",", "u5_0Imm", ":", "$", "II", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_bd8382d1", ",", "TypeNCJ", ">", ",", ...
GCC
arm
CPP
next_suggestion
CPU
625,130
[ "}" ]
[ "vreinterpret_s64_p8", "(", "poly8x8_t", "_", "_", "a", ")", "{", "return", "(", "int64x1_t", ")", "_", "_", "a", ";" ]
GCC
i386
CPP
stmt_completion
CPU
625,131
[ "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "mmask8", ")", "_", "_", "builtin_ia32_pcmpeqq128_mask", "(", "(", "_", "_", "v2di", ")", "_", "_", "A", ",", "(", "_", "_", "v2di", ")", "_", "_", "B", "," ]
LLVM
ARM
TD
stmt_completion
CPU
625,132
[ "}", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "shift", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", "...
LLVM
Hexagon
TD
stmt_completion
DSP
625,133
[ "<NUM_LIT>", ";" ]
[ "def", "A2_vnavgwcr", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_002cb246", ",", "TypeALU64", ">", ",", ...
LLVM
AArch64
TD
stmt_completion
CPU
625,134
[ ",", "[", "]", ">", ";" ]
[ "def", "v8i16", ":", "BaseSIMDModifiedImmVectorShiftHalf", "<", "<NUM_LIT>", ",", "op", ",", "hw_cmode", ",", "V128", ",", "asm", ",", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,135
[ "let", "isTaken", "=", "Inst", "{", "<NUM_LIT>", "}", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", ...
GCC
arm
CPP
program_repair
CPU
625,136
[ "<FIXS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "mode", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<FIXE>" ]
[ "if", "(", "CONST_INT_P", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ")", ")", "{", "<BUGS>", "*", "cost", "+=", "rtx_cost", "(", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ",", "code", ",", "<NUM_LIT>", ",", "speed_p", ")", ";", "<BUGE>", "return...
LLVM
SIC
CPP
next_suggestion
CPU
625,137
[ "case", "CEK_TP_HI", ":" ]
[ "break", ";", "case", "CEK_CALL_HI16", ":", "OS", "<<", "<STR_LIT>", "%call_hi", "<STR_LIT>", ";", "break", ";", "case", "CEK_CALL_LO16", ":", "OS", "<<", "<STR_LIT>", "%call_lo", "<STR_LIT>", ";", "break", ";", "case", "CEK_DTP_HI", ":", "OS", "<<", "<STR_L...
GCC
c6x
MD
stmt_completion
VLIW
625,138
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
GCC
arm
CPP
next_suggestion
CPU
625,139
[ "}" ]
[ "vbfdot_lane_f32", "(", "float32x2_t", "_", "_", "r", ",", "bfloat16x4_t", "_", "_", "a", ",", "bfloat16x4_t", "_", "_", "b", ",", "const", "int", "_", "_", "index", ")", "{", "return", "_", "_", "builtin_neon_vbfdot_lanev4bfv2sf", "(", "_", "_", "r", ...
LLVM
Sparc
CPP
next_suggestion
CPU
625,140
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", ...
[ "const", "SparcInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "SparcInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ";", "DebugLoc", "dl", "=", "MBBI", "->", "getDebugLoc", "(", ")", ";",...
LLVM
Hexagon
TD
stmt_completion
DSP
625,141
[ "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isNewValue", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LI...
LLVM
X86
CPP
stmt_completion
CPU
625,142
[ "DL", ",", "SrcVT", ",", "Mask", ",", "MinPos", ")", ";" ]
[ "if", "(", "ExtractVT", "!=", "MVT", "::", "i16", ")", "return", "SDValue", "(", ")", ";", "unsigned", "BinOp", ";", "SDValue", "Src", "=", "matchBinOpReduction", "(", "Extract", ",", "BinOp", ",", "{", "ISD", "::", "SMAX", ",", "ISD", "::", "SMIN", ...
LLVM
Hexagon
TD
next_suggestion
DSP
625,143
[ "let", "isExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
X86
CPP
program_repair
CPU
625,144
[ "<FIXS>", "Register", "AmountReg", "=", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "<FIXE>" ]
[ "MI", "->", "getOpcode", "(", ")", "==", "X86", "::", "WIN_ALLOCA_64", ")", ";", "assert", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "isReg", "(", ")", ")", ";", "<BUGS>", "unsigned", "AmountReg", "=", "MI", "->", "getOperand", "(", ...
LLVM
Mips
CPP
stmt_completion
CPU
625,145
[ "<STR_LIT>", ")", ";" ]
[ "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "Intrinsic", "::", "mips_extr_r_w", ":", "return", "lowerDSPIntr", "(", "Op", ",", "DAG", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "case", "Intrin...
LLVM
Hexagon
TD
next_suggestion
DSP
625,146
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseImmOffset", ";", "let", "accessSize", "=", "HalfWordAccess", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NU...
LLVM
AArch64
TD
stmt_completion
CPU
625,147
[ "STRWui", "(", "EXTRACT_SUBREG", "GPR64", ":", "$", "Rt", ",", "sub_32", ")", ",", "GPR64sp", ":", "$", "Rn", ",", "uimm12s4", ":", "$", "offset", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "truncstorei32", "GPR64", ":", "$", "Rt", ",", "(", "am_indexed32", "GPR64sp", ":", "$", "Rn", ",", "uimm12s4", ":", "$", "offset", ")", ")", ",", "(" ]
LLVM
SystemZ
CPP
stmt_completion
CPU
625,148
[ ")", ";" ]
[ "if", "(", "Value", ".", "getOpcode", "(", ")", "==", "ISD", "::", "Constant", "||", "Value", ".", "getOpcode", "(", ")", "==", "ISD", "::", "ConstantFP", ")", "{", "SmallVector", "<", "SDValue", ",", "<NUM_LIT>", ">", "Ops", "(", "VT", ".", "getVect...
LLVM
Hexagon
TD
next_suggestion
DSP
625,149
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd16", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd16", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
625,150
[ "return", ";" ]
[ "int64_t", "Offset", "=", "MFI", ".", "getObjectOffset", "(", "FI", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", "->", "getMachineMemOperand", "(", "MachinePointerInfo", "::", "getFixedStack", "(", "*", "MF", ",", "FI", ")", ",", "MachineMemOperand", ...
GCC
sh
MD
stmt_completion
CPU
625,151
[ "gen_reg_rtx", "(", "<", "MODE", ">", "mode", ")", "," ]
[ "(", "clobber", "(", "reg", ":", "SI", "R0_REG", ")", ")", "(", "clobber", "(", "reg", ":", "SI", "R1_REG", ")", ")", "]", "<STR_LIT>", "{", "return", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", "\t", "\t", "\t", "<STR_LIT>", "<STR_LIT>", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
625,152
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "ComparisonAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "i8imm", ":", "$", "cmp", ")", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AMDGPU
CPP
program_repair
GPU
625,153
[ "<FIXS>", "Register", "DestSub0", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "<FIXE>", "<FIXS>", "Register", "DestSub1", "=", "MRI", ".", "createVirtualRegister", "(", "NewDestSubRC", ")", ";", "<FIXE>", "<FIXS>", "Register", "FullDes...
[ "const", "TargetRegisterClass", "*", "NewDestRC", "=", "RI", ".", "getEquivalentVGPRClass", "(", "DestRC", ")", ";", "const", "TargetRegisterClass", "*", "NewDestSubRC", "=", "RI", ".", "getSubRegClass", "(", "NewDestRC", ",", "AMDGPU", "::", "sub0", ")", ";", ...
LLVM
Hexagon
TD
stmt_completion
DSP
625,154
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ...
LLVM
AMDGPU
TD
program_repair
GPU
625,155
[ "<FIXS>", "<FIXE>", "<FIXS>", "<FIXE>", "<FIXS>", "def", "STRICT_WWM", ":", "PseudoInstSI", "(", "outs", "unknown", ":", "$", "vdst", ")", ",", "(", "ins", "unknown", ":", "$", "src0", ")", ">", ";", "<FIXE>", "<FIXS>", "def", "ENTER_STRICT_WWM", ":", "S...
[ "def", "SOFT_WQM", ":", "PseudoInstSI", "(", "outs", "unknown", ":", "$", "vdst", ")", ",", "(", "ins", "unknown", ":", "$", "src0", ")", ">", ";", "<BUGS>", "<BUGE>", "<BUGS>", "<BUGE>", "let", "Constraints", "=", "<STR_LIT>", "in", "{", "<BUGS>", "de...
GCC
arm
CPP
stmt_completion
CPU
625,156
[ ",", "uint64_t", "_", "_", "b", ")", "{" ]
[ "_", "_", "arm_vcreateq_u32", "(", "uint64_t", "_", "_", "a" ]
LLVM
Xtensa
CPP
stmt_completion
MPU
625,157
[ "i", ",", "SPOffset", "-", "StackSize", "+", "PrevStackSize", ")", ";" ]
[ "IsStoreInst", "=", "(", "Info", ".", "getDstReg", "(", ")", "==", "DstReg", ")", "&&", "(", "Info", ".", "getReg", "(", ")", "==", "Reg", ")", ";", "}", "else", "{", "Register", "Reg", "=", "TII", ".", "isStoreToStackSlot", "(", "*", "MBBI", ",", ...
LLVM
ARM
CPP
next_suggestion
CPU
625,158
[ "}" ]
[ "int64_t", "Value", "=", "CE", "->", "getValue", "(", ")", ";", "return", "Value", ">=", "<NUM_LIT>", "&&", "Value", "<", "<NUM_LIT>", ";" ]
LLVM
WebAssembly
CPP
program_repair
Virtual ISA
625,159
[ "<FIXS>", "Result", "=", "DAG", ".", "getMemIntrinsicNode", "(", "<STR_LIT>", "::", "<STR_LIT>", ",", "DL", ",", "DAG", ".", "getVTList", "(", "VecT", ")", ",", "{", "SplattedLoad", "->", "getChain", "(", ")", ",", "SplattedLoad", "->", "getBasePtr", "(", ...
[ "if", "(", "Subtarget", "->", "hasUnimplementedSIMD128", "(", ")", "&&", "(", "SplattedLoad", "=", "dyn_cast", "LoadSDNode", ">", "(", "SplatValue", ")", ")", "&&", "SplattedLoad", "->", "getMemoryVT", "(", ")", "==", "VecT", ".", "getVectorElementType", "(", ...
GCC
i386
MD
stmt_completion
CPU
625,160
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr" ]
LLVM
ARM
CPP
next_suggestion
CPU
625,161
[ "}" ]
[ "KnownZero", "=", "KnownOne", "=", "APInt", "(", "BitWidth", ",", "<NUM_LIT>", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<...
GCC
i386
CPP
stmt_completion
CPU
625,162
[ "-", "<NUM_LIT>", ",", "_", "_", "B", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtt_roundph_epu64", "(", "_", "_", "m128h", "_", "_", ...
LLVM
ARM
CPP
next_suggestion
CPU
625,163
[ "}" ]
[ "State", ".", "addLoc", "(", "CCValAssign", "::", "getCustomMem", "(", "ValNo", ",", "ValVT", ",", "State", ".", "AllocateStack", "(", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ",", "LocVT", ",", "LocInfo", ")", ")", ";", "return", "true", ";", "}", "if", "(...
GCC
i386
CPP
stmt_completion
CPU
625,164
[ "always_inline__", ")", ")", "_", "mm_castps_pd", "(", "_", "_", "m128", "_", "_", "A", ")", "{" ]
[ "static", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_" ]
LLVM
PowerPC
CPP
code_generation
CPU
625,165
[ "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", ".", "getSubtarget", "<", "PPC...
[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]
GCC
aarch64
CPP
stmt_completion
CPU
625,166
[ ";" ]
[ "if", "(", "ch", "==", "'", "q", "'", ")", "{", "type_suffix_index", "suffix", "=", "parse_element_type", "(", "instance", ",", "format", ")", ";", "return", "find_type_suffix", "(", "type_suffixes", "[", "suffix", "]", ".", "tclass", ",", "type_suffixes", ...
GCC
i386
CPP
stmt_completion
CPU
625,167
[ "_", "_", "A", ")", ";" ]
[ "return", "_", "_", "builtin_ia32_reduceph128_mask", "(", "_", "_", "B", ",", "_", "_", "C", ",", "_", "mm_setzero_ph", "(", ")", "," ]
LLVM
ARM
TD
next_suggestion
CPU
625,168
[ "}", "]", ">", ";" ]
[ "}", "]", ">", ";", "def", "NEONimmAllOnesV", ":", "PatLeaf", "<", "(", "NEONvmovImm", "(", "i32", "timm", ")", ")", ",", "[", "{", "ConstantSDNode", "*", "ConstVal", "=", "cast", "<", "ConstantSDNode", ">", "(", "N", "-", ">", "getOperand", "(", "<N...
GCC
xtensa
CPP
next_suggestion
MPU
625,169
[ "return", "alignment", ";" ]
[ "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "alignment", "<", "PARM_BOUNDARY", ")", "alignment", "=", "PARM_BOUNDARY", ";", "if", "(", "ali...
LLVM
ARM
TD
stmt_completion
CPU
625,170
[ "extloadi8", ">", ";" ]
[ "def", "VLD1LNq8Pseudo", ":", "VLD1QLNPseudo", "<", "v16i8", "," ]
LLVM
Hexagon
TD
stmt_completion
DSP
625,171
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
ARM
TD
program_repair
CPU
625,172
[ "<FIXS>", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "(", "set", "GPR", ":", "$", "dst", ",", "so_imm", ":", "$", "src", ")", "]", ">", ",", "UnaryDP", "{", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "}", "<FIXE>" ]
[ "let", "isReMaterializable", "=", "<NUM_LIT>", ",", "isAsCheapAsAMove", "=", "<NUM_LIT>", "indef", "MOVi", ":", "AsI1", "<NUM_LIT>", ",", "(", "outs", "GPR", ":", "$", "dst", ")", ",", "(", "ins", "so_imm", ":", "$", "src", ")", ",", "DPFrm", ",", "IIC...
GCC
aarch64
MD
stmt_completion
CPU
625,173
[ ")", ")" ]
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
M88k
CPP
program_repair
MPU
625,174
[ "<FIXS>", "return", "Ctx", ".", "getRegisterInfo", "(", ")", "->", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")", ";", "<FIXE>" ]
[ "SmallVectorImpl", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "<BUGS>", "return", "MRI", ".", "getEncodingValue", "(", "MO", ".", "getReg", "(", ")", ")",...
GCC
aarch64
MD
next_suggestion
CPU
625,175
[ "(", "set", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "GPI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
GCC
mmix
CPP
next_suggestion
CPU
625,176
[ "}" ]
[ "static", "bool", "mmix_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";" ]
GCC
loongarch
CPP
stmt_completion
CPU
625,177
[ "_", "<NUM_LIT>", ",", "(", "v4u64", ")", "_", "<NUM_LIT>", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "_", "m256i", "_", "_", "lasx_xvbitrev_d", "(", "_", "_", "m256i", "_", "<NUM_L...
LLVM
TMS320C64X
CPP
stmt_completion
VLIW
625,178
[ "<", "<NUM_LIT>", ")", "return", "true", ";" ]
[ "bool", "isUnitBusy", "(", "unsigned", "unit", ")", "{", "assert", "(", "unit", "<", "UNITS", "*", "SIDES", ")", ";", "unsigned", "side", "=", "unit", "&", "<NUM_LIT>", ";", "if", "(", "Active", "[", "side", "]", ".", "count", "(", "unit", ")", ")"...
LLVM
AArch64
TD
next_suggestion
CPU
625,179
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "Q", ";" ]
[ "class", "BaseSIMDModifiedImm", "<", "bit", "Q", ",", "bit", "op", ",", "bit", "op2", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "op_string", ",", "string", "cstr", ",", "list", "<", "dag", ">", "pattern", ">", ":", ...
GCC
arm
MD
program_repair
CPU
625,180
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "VCVTTQ_F16_F32", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", "<BUGE>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
625,181
[ "return", "NumBytes", ";" ]
[ "unsigned", "AlignMask", "=", "TargetAlign", "-", "<NUM_LIT>", ";", "NumBytes", "=", "(", "NumBytes", "+", "AlignMask", ")", "&", "~", "AlignMask", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,182
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
program_repair
CPU
625,183
[ "<FIXS>", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v16i8", ",", "Promote", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v16i16", ",", "Promote", ")", ";", "<FIXE>" ]
[ "setOperationAction", "(", "ISD", "::", "FP_TO_SINT", ",", "MVT", "::", "v16i32", ",", "Legal", ")", ";", "setOperationAction", "(", "ISD", "::", "FP_TO_UINT", ",", "MVT", "::", "v16i32", ",", "Legal", ")", ";", "<BUGS>", "setOperationAction", "(", "ISD", ...
LLVM
AMDGPU
CPP
program_repair
GPU
625,184
[ "<FIXS>", "unsigned", "Idx", "=", "AMDGPUSubtarget", "::", "FIXED_SGPR_COUNT_FOR_INIT_BUG", "-", "<NUM_LIT>", "-", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "return", "AMDGPU", "::", "SGPR91", ";", "<FIXE>" ]
[ "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "hasSGPRInitBug", "(", ")", ")", "{", "<BUGS>", "unsigned", "Idx...
LLVM
X86
TD
stmt_completion
CPU
625,185
[ "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "," ]
LLVM
ECLair
CPP
next_suggestion
MPU
625,186
[ "}" ]
[ "break", ";", "case", "Token", ":", "OS", "<<", "<STR_LIT>", "'", "<STR_LIT>", "<<", "getToken", "(", ")", "<<", "<STR_LIT>", "'", "<STR_LIT>", ";", "break", ";", "}" ]
LLVM
VE
CPP
next_suggestion
CPU
625,187
[ "}" ]
[ "if", "(", "IsVarArg", ")", "return", "CC_VE2", ";", "switch", "(", "CallConv", ")", "{", "default", ":", "return", "CC_VE_C", ";", "case", "CallingConv", "::", "Fast", ":", "return", "CC_VE_Fast", ";", "}" ]
LLVM
ARM64
CPP
next_suggestion
CPU
625,188
[ "}" ]
[ "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "I", "->", "getParent", "(", ")", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "TII", "->", "get", "(", "NewOpc", ")", ")", ".", "addOperand", "(", "I", "->", "getOperand", "(", "<N...
GCC
alpha
MD
next_suggestion
MPU
625,189
[ "operands", "[", "<NUM_LIT>", "]", "=", "alpha_emit_conditional_move", "(", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", "mode", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", ")", "(", "if_then_else", ":", "I48MODE", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "I48MODE", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_opera...
LLVM
AArch64
CPP
next_suggestion
CPU
625,190
[ "int", "immr", "=", "SrlImm", "-", "ShlImm", ";" ]
[ "Opd0", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "}", "else", "if", "(", "VT", "==", "MVT", "::", "i32", "&&", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SRL", "&&", "N", "->",...
LLVM
AArch64
TD
stmt_completion
CPU
625,191
[ ")", ">", ";" ]
[ "def", ":", "InstRW", "<", "[", "KryoWrite_4cyc_LS_X_X_296ln", "]", ",", "(", "instregex", "<STR_LIT>" ]
GCC
aarch64
MD
stmt_completion
CPU
625,192
[ "ss_plus", "<STR_LIT>", ")" ]
[ "(", "define_code_attr", "addsub", "[", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
625,193
[ "(", ")", ")", ";" ]
[ "initializeFineIBTHashesSectionPass", "(", "*", "PassRegistry", "::", "getPassRegistry" ]
GCC
pa
CPP
code_generation
CPU
625,194
[ "static", "void", "pa_combine_instructions", "(", "void", ")", "{", "rtx_insn", "*", "anchor", ";", "if", "(", "optimize", "<", "<NUM_LIT>", ")", "return", ";", "rtx", "par", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "<NUM_LIT>", ",", ...
[ "The", "PA", "has", "a", "number", "of", "odd", "instructions", "which", "can", "perform", "multiple", "tasks", "at", "once", ".", "On", "first", "generation", "PA", "machines", "(", "PA1.0", "and", "PA1.1", ")", "it", "may", "be", "profitable", "to", "c...
LLVM
ARM
CPP
next_suggestion
CPU
625,195
[ "if", "(", "EltSize", ">", "VT", ".", "getScalarSizeInBits", "(", ")", ")", "return", "SDValue", "(", ")", ";" ]
[ "if", "(", "CombineVLDDUP", "(", "N", ",", "DCI", ")", ")", "return", "SDValue", "(", "N", ",", "<NUM_LIT>", ")", ";", "while", "(", "Op", ".", "getOpcode", "(", ")", "==", "ISD", "::", "BITCAST", ")", "Op", "=", "Op", ".", "getOperand", "(", "<N...
LLVM
Mips
TD
stmt_completion
CPU
625,196
[ ")", ";" ]
[ "dag", "InOperandList", "=", "(", "ins", "GPR32Opnd", ":", "$", "rs", ",", "uimm2", ":", "$", "bp", ",", "GPR32Opnd", ":", "$", "src", ")", ";", "string", "AsmString", "=", "!", "strconcat", "(", "<STR_LIT>", ",", "<STR_LIT>" ]
LLVM
VE
CPP
next_suggestion
CPU
625,197
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ...
[ "BuildMI", "(", "MBB", ",", "MBBI", ",", "dl", ",", "TII", ".", "get", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addReg", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ...
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
625,198
[ "unsigned", "FromReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";" ]
[ "StringRef", "Name", "(", "Op1", ".", "getSymbolName", "(", ")", ")", ";", "bool", "CallReturnsInput", "=", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::", "MEMCPY", ")", "||", "Name", "==", "TLI", ".", "getLibcallName", "(", "RTLIB", "::...
GCC
s390
MD
next_suggestion
MPU
625,199
[ "UNSPEC_VEC_UNPACKH_L", ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "<", "vec_double", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "<", "vec_double", ">", "[", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]