Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
mips
CPP
program_repair
CPU
625,300
[ "<FIXS>", "if", "(", "TARGET_SINGLE_FLOAT", "&&", "TARGET_FLOAT64", ")", "<FIXE>" ]
[ "if", "(", "(", "target_flags_explicit", "&", "MASK_FLOAT64", ")", "!=", "<NUM_LIT>", ")", "{", "<BUGS>", "if", "(", "TARGET_64BIT", "&&", "TARGET_DOUBLE_FLOAT", "&&", "!", "TARGET_FLOAT64", ")", "error", "(", "<STR_LIT>", "unsupported combination: %s", "<STR_LIT>",...
LLVM
AArch64
CPP
stmt_completion
CPU
625,301
[ ")", "{" ]
[ "static", "bool", "isLDSTSIMDSPI", "(", "InsnType", "insn" ]
GCC
epiphany
MD
next_suggestion
MPU
625,302
[ "<STR_LIT>" ]
[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_ope...
LLVM
AArch64
CPP
stmt_completion
CPU
625,303
[ ";" ]
[ "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "if", "(", "!", "getLdStOffsetOp", "(", "MI", ")", ".", "isImm", "(", ")", ")", "return", "false", ";", "MachineBasicBlock", "::", "iterator", "StoreI", ";", "if", "("...
LLVM
Hexagon
CPP
stmt_completion
DSP
625,304
[ "createHexagonGenInsert", "(", ")", ",", "false", ")", ";" ]
[ "if", "(", "!", "DisableHSDR", ")", "addPass", "(", "createHexagonSplitDoubleRegs", "(", ")", ")", ";", "if", "(", "EnableBitSimplify", ")", "addPass", "(", "createHexagonBitSimplify", "(", ")", ",", "false", ")", ";", "addPass", "(", "createHexagonPeephole", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
625,305
[ "<", "<NUM_LIT>", ")", "return", "true", ";" ]
[ "const", "MCRegisterInfo", "*", "MRI", "=", "getMRI", "(", ")", ";", "int", "DstAreg", "=", "IsAGPROperand", "(", "Inst", ",", "AMDGPU", "::", "OpName", "::", "vdst", ",", "MRI", ")", ";", "int", "DataAreg", "=", "IsAGPROperand", "(", "Inst", ",", "Dat...
GCC
vax
MD
stmt_completion
CPU
625,306
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "SI", "(", "match_operand", ":", "HI" ]
GCC
rs6000
MD
program_repair
CPU
625,307
[ "<FIXS>", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "P", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>" ]
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<BUGS>", "(", "define_insn", "<STR_LIT>", "[", "(", "call", "(", "mem", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<...
GCC
i386
CPP
stmt_completion
CPU
625,308
[ "v4si", ")", "_", "mm_setzero_si128", "(", ")", ",", "(", "_", "_", "mmask8", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "m128i", ")", "_", "_", "builtin_ia32_prorvd128_mask", "(", "(", "_", "_", "v4si", ")", "_", "_", "A", ",", "(", "_", "_", "v4si", ")", "_", "_", "B", ",", "(", "_", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
625,309
[ "ExceptionsType", "=", "ExceptionHandling", "::", "DwarfCFI", ";" ]
[ "PointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", "&&", "!", "isNaCl", ")", "?", "<NUM_LIT>", ":", "<NUM_LIT>", ";", "if", "(", "NaClDontBreakABI", ")", "{", "PointerSize", "=", "(", "is64Bit", "&&", "!", "isX32", ")", "?", "<NUM_LIT>", ":", "<NU...
LLVM
Mips
CPP
next_suggestion
CPU
625,310
[ "}" ]
[ "void", "MipsSEInstrInfo", "::", "expandExtractElementF64", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "bool", "FP64", ")", "const", "{", "unsigned", "DstReg", "=", "I", "->", "getOperand", "(", "<NUM_LIT>", ")", ...
GCC
aarch64
MD
stmt_completion
CPU
625,311
[ ")" ]
[ "UNSPEC_SHSUB", "UNSPEC_UHSUB", "UNSPEC_SRHSUB", "UNSPEC_URHSUB", "]" ]
GCC
s390
MD
next_suggestion
MPU
625,312
[ "<STR_LIT>" ]
[ "(", "div", ":", "VF_HW", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "VF_HW", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
GCC
i386
CPP
stmt_completion
CPU
625,313
[ "A", "/", "(", "_", "_", "v8sf", ")", "_", "_", "B", ")", ";" ]
[ "return", "(", "_", "_", "m256", ")", "(", "(", "_", "_", "v8sf", ")", "_", "_" ]
GCC
sh
CPP
next_suggestion
CPU
625,314
[ "output_addr_const", "(", "stream", ",", "x", ")", ";" ]
[ "case", "REG", ":", "case", "SUBREG", ":", "{", "int", "base_num", "=", "true_regnum", "(", "base", ")", ";", "int", "index_num", "=", "true_regnum", "(", "index", ")", ";", "fprintf", "(", "stream", ",", "<STR_LIT>", "@(r0,%s)", "<STR_LIT>", ",", "reg_n...
LLVM
ARM
CPP
stmt_completion
CPU
625,315
[ ",", "NULL", ",", "<NUM_LIT>", ",", "NULL", ",", "<NUM_LIT>", ")", ";" ]
[ "return", "DAG", ".", "getMemcpy", "(", "Chain", ",", "dl", ",", "Dst", ",", "Src", ",", "SizeNode", ",", "Flags", ".", "getByValAlign", "(", ")", ",", "false" ]
LLVM
TPC
CPP
stmt_completion
Virtual ISA
625,316
[ "TPCII", "::", "HasCompositeImmMask", ";" ]
[ "return", "(", "MCInstD", ".", "TSFlags", ">>", "HasCompositeImmStart", ")", "&" ]
GCC
i386
CPP
stmt_completion
CPU
625,317
[ "mm_sub_pd", "(", "_", "_", "m128d", "_", "_", "A", ",", "_", "_", "m128d", "_", "_", "B", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_" ]
LLVM
X86
CPP
next_suggestion
CPU
625,318
[ "return", "DAG", ".", "getCopyFromReg", "(", "Chain", ",", "DL", ",", "Reg", ",", "getPointerTy", "(", ")", ")", ";" ]
[ "case", "TLSModel", "::", "GeneralDynamic", ":", "case", "TLSModel", "::", "LocalDynamic", ":", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "LowerToTLSGeneralDynamicModel64", "(", "GA", ",", "DAG", ",", "getPointerTy", "(", ")", ")", ";...
GCC
powerpcspe
CPP
code_generation
CPU
625,319
[ "static", "rtx", "rs6000_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "extra", ";", "if", "(", "!", "reg_offset_addressing_ok_p", "(", "mode", ")", "||", "mode_supports_vs...
[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "This", "is", "used", "from", "only", "one", "place...
LLVM
SNES
CPP
next_suggestion
DSP
625,320
[ "if", "(", "!", "isRelocatable", ")", "return", "false", ";" ]
[ "MCValue", "Value", ";", "bool", "isRelocatable", "=", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr", ")", ";" ]
LLVM
X86
CPP
stmt_completion
CPU
625,321
[ ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "true" ]
LLVM
AArch64
TD
stmt_completion
CPU
625,322
[ "NAME", "#", "<STR_LIT>", ")", ",", "GPR64", ">", ";" ]
[ "def", ":", "LogicalRegAlias", "<", "mnemonic", ",", "!", "cast", "<", "Instruction", ">", "(" ]
GCC
i386
CPP
code_generation
CPU
625,323
[ "static", "void", "ix86_emit_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "FIRST_PSEUDO_REGISTER", ";", "regno", "--", ">", "<NUM_LIT>", ";", ")", "if", "(", "ix86_save_reg", "(", "regno"...
[ "Emit", "code", "to", "save", "registers", "in", "the", "prologue", "." ]
GCC
mips
MD
next_suggestion
CPU
625,324
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
625,325
[ ".", "addImm", "(", "AMDGPU", "::", "sub0", ")", ".", "addReg", "(", "DestSub1", ")", ".", "addImm", "(", "AMDGPU", "::", "sub1", ")", ";" ]
[ "const", "TargetRegisterClass", "*", "Src1SubRC", "=", "RI", ".", "getSubRegClass", "(", "Src1RC", ",", "AMDGPU", "::", "sub0", ")", ";", "MachineOperand", "SrcReg0Sub0", "=", "buildExtractSubRegOrImm", "(", "MII", ",", "MRI", ",", "Src0", ",", "Src0RC", ",", ...
LLVM
AMDGPU
CPP
program_repair
GPU
625,326
[ "<FIXS>", "const", "GCNSubtarget", "&", "STI", ")", "{", "<FIXE>" ]
[ "static", "unsigned", "getBufferFormatWithCompCount", "(", "unsigned", "OldFormat", ",", "unsigned", "ComponentCount", ",", "<BUGS>", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "<BUGE>", "if", "(", "ComponentCount", ">", "<NUM_LIT>", ")", "return", "<NUM_LIT>...
LLVM
PowerPC
CPP
stmt_completion
CPU
625,327
[ ")", ")", ";" ]
[ "if", "(", "DCI", ".", "isAfterLegalizeVectorOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "(", "VT", "==", "MVT", "::", "f32", "&&", "PPCSubTarget", ".", "hasFRES", ...
GCC
pdp11
CPP
stmt_completion
MPU
625,328
[ ")", ";" ]
[ "return", "true", ";", "case", "<NUM_LIT>", ":", "fprintf", "(", "asm_out_file", ",", "TARGET_UNIX_ASM", "?", "<STR_LIT>", "\\t", "<STR_LIT>", ":", "<STR_LIT>", "\\t.word\\t", "<STR_LIT>", ")", ";", "output_addr_const_pdp11", "(", "asm_out_file", ",", "x", ")", ...
LLVM
Hexagon
TD
stmt_completion
DSP
625,329
[ ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
X86
CPP
stmt_completion
CPU
625,330
[ "override", "{" ]
[ "bool", "isMemUseUpRegs", "(", ")", "const" ]
GCC
rs6000
CPP
program_repair
CPU
625,331
[ "<FIXS>", "unsigned", "subreg", "=", "WORDS_BIG_ENDIAN", "?", "i", ":", "(", "nregs", "-", "reg_mode_nregs", "-", "i", ")", ";", "<FIXE>" ]
[ "for", "(", "int", "i", "=", "<NUM_LIT>", ";", "i", "nregs", ";", "i", "+=", "reg_mode_nregs", ")", "{", "<BUGS>", "unsigned", "subreg", "=", "(", "WORDS_BIG_ENDIAN", ")", "?", "i", ":", "(", "nregs", "-", "reg_mode_nregs", "-", "i", ")", ";", "<BUGE...
LLVM
TPC
TD
stmt_completion
Virtual ISA
625,332
[ ";" ]
[ "let", "OutOperandList", "=", "(", "outs", "Rdst", ":", "$", "dest", ")", ";", "let", "InOperandList", "=", "(", "ins", "Rsrc", ":", "$", "op1", ",", "TPCImm", "<", "Isrc", ">", ":", "$", "op2", ",", "DataType", ":", "$", "optype", ",", "SwitchSet"...
LLVM
Hexagon
CPP
stmt_completion
DSP
625,333
[ "abs", "(", "Stride", ")", ")", ")", "return", "false", ";" ]
[ "uint64_t", "SizeInBits", "=", "DL", "->", "getTypeSizeInBits", "(", "StoredVal", "->", "getType", "(", ")", ")", ";", "if", "(", "(", "SizeInBits", "&", "<NUM_LIT>", ")", "||", "(", "SizeInBits", ">>", "<NUM_LIT>", ")", "!=", "<NUM_LIT>", ")", "return", ...
LLVM
Hexagon
TD
next_suggestion
DSP
625,334
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "...
GCC
aarch64
CPP
code_generation
CPU
625,335
[ "bool", "aarch64_bti_enabled", "(", "void", ")", "{", "return", "(", "aarch64_enable_bti", "==", "<NUM_LIT>", ")", ";", "}" ]
[ "Return", "TRUE", "if", "Branch", "Target", "Identification", "Mechanism", "is", "enabled", "." ]
GCC
mips
MD
program_repair
CPU
625,336
[ "<FIXS>", "emit_move_insn", "(", "reg3", ",", "GEN_INT", "(", "<NUM_LIT>", ")", ")", "<FIXE>" ]
[ "emit_label", "(", "label1", ")", "emit_move_insn", "(", "reg2", ",", "gen_rtx", "(", "MINUS", ",", "SFmode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "reg1", ")", ")", "<BUGS>", "emit_move_insn", "(", "reg3", ",", "gen_rtx", "(", "CONST_INT", ",", "...
GCC
i386
CPP
stmt_completion
CPU
625,337
[ ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128d", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_cvtps_pd", "(", "_", "_", "m128d", "_", "_", "W", ...
LLVM
AArch64
CPP
stmt_completion
CPU
625,338
[ "Val", ";" ]
[ "unsigned", "getSysCR", "(", ")", "const", "{", "assert", "(", "Kind", "==", "k_SysCR", "&&", "<STR_LIT>", "Invalid access!", "<STR_LIT>", ")", ";", "return", "SysCRImm", "." ]
LLVM
X86
CPP
stmt_completion
CPU
625,339
[ ",", "Srl", ")", ";" ]
[ "SDValue", "Srl", "=", "DAG", ".", "getNode", "(", "ISD", "::", "SRL", ",", "DL", ",", "XVT", ",", "X", ",", "Eight", ")", ";", "SDValue", "And", "=", "DAG", ".", "getNode", "(", "ISD", "::", "AND", ",", "DL", ",", "XVT", ",", "Srl", ",", "Ne...
GCC
i386
CPP
next_suggestion
CPU
625,340
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_cmple_ss", "(", "_", "_", "m128", "_", "_", "A", ",", ...
GCC
i386
CPP
stmt_completion
CPU
625,341
[ "_", "A", ",", "(", "const", "_", "_", "v2sf", "*", ")", "_", "_", "P", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_loadh_pi", "(", "_", "_", "m128", "_", "_", "A", ",", ...
LLVM
AArch64
TD
stmt_completion
CPU
625,342
[ "=", "<NUM_LIT>", ";" ]
[ "def", "_4S", ":", "N2VShiftIns", "<", "<NUM_LIT>", ",", "u", ",", "opcode", ",", "asmop", ",", "<STR_LIT>", ",", "VPR128", ",", "v4i32", ",", "shr_imm32", ",", "int_aarch64_neon_vsri", ">", "{", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,343
[ "let", "opExtentBits", "=", "<NUM_LIT>", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
LLVM
AArch64
TD
next_suggestion
CPU
625,344
[ "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
[ "def", "FPImmOperand", ":", "AsmOperandClass", "{", "let", "Name", "=", "<STR_LIT>", ";" ]
GCC
i386
CPP
stmt_completion
CPU
625,345
[ "_", "v16si", ")", "_", "mm512_undefined_epi32", "(", ")", ",", "(", "_", "_", "mmask16", ")", "-", "<NUM_LIT>", ",", "_", "_", "R", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_cvtt_roundps_epu32", "(", "_", "_", "m512", "_", "_", ...
LLVM
ARM64
TD
next_suggestion
CPU
625,346
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "fixed_imm", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "let", "Inst", "{", ...
GCC
ia64
CPP
next_suggestion
CPU
625,347
[ "}" ]
[ "write_count", "=", "rws_sum", "[", "regno", "]", ".", "write_count", ";", "switch", "(", "write_count", ")", "{", "case", "<NUM_LIT>", ":", "if", "(", "!", "in_safe_group_barrier", ")", "rws_update", "(", "regno", ",", "flags", ",", "pred", ")", ";", "b...
GCC
powerpcspe
CPP
next_suggestion
CPU
625,348
[ "if", "(", "rclass", "==", "GENERAL_REGS", "||", "rclass", "==", "BASE_REGS", "||", "(", "regno", ">=", "<NUM_LIT>", "&&", "INT_REGNO_P", "(", "regno", ")", ")", ")", "return", "NO_REGS", ";" ]
[ "if", "(", "TARGET_ELF", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "MACHOPIC_INDIRECT", ")", ")", "{", "if", "(", "rclass", "!=", "BASE_REGS", "&&", "(", "GET_CODE", "(", "in", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "in", ")", "==", ...
LLVM
VE
TD
stmt_completion
CPU
625,349
[ "$", "vm", ",", "i32", ":", "$", "vl", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "int_ve_vl_vstu2dnc_vssml", "v256f64", ":", "$", "vx", ",", "i64", ":", "$", "sy", ",", "i64", ":", "$", "sz", ",", "v256i1", ":", "$", "vm", ",", "i32", ":", "$", "vl", ")", ",", "(", "VSTU2DNCrrvml", "i64", ":", "...
GCC
frv
MD
stmt_completion
VLIW
625,350
[ ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "symbol_ref", "<STR_LIT>", ")" ]
GCC
mips
MD
stmt_completion
CPU
625,351
[ ")" ]
[ "(", "ior", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")" ]
GCC
i386
MD
next_suggestion
CPU
625,352
[ "(", "match_operand", ":", "<", "avx512fmaskmode", ">", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
[ "(", "vec_merge", ":", "V48_AVX512VL", "(", "match_operand", ":", "V48_AVX512VL", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_dup", "<NUM_LIT>", ")" ]
LLVM
VE
TD
next_suggestion
CPU
625,353
[ "let", "ParserMatchClass", "=", "VEMEMzriAsmOperand", ";" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "MIOperandInfo", "=", "(", "ops", "i32imm", ",", "ptr_rc", ",", "i32imm", ")", ";" ]
LLVM
ARM
TD
next_suggestion
CPU
625,354
[ "}" ]
[ "class", "VST1D4", "<", "bits", "<", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "Operand", "AddrMode", ">", ":", "NLdSt", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "op7_4", ",", "(", "outs", ")", ",", "(", "ins", "AddrMode", ...
LLVM
SystemZ
CPP
stmt_completion
CPU
625,355
[ ")", ")", "{" ]
[ "bool", "BackChain", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "<STR_LIT>", "backchain", "<STR_LIT>", ")", ";", "bool", "SoftFloat", "=", "MF", ".", "getSubtarget", "<", "SystemZSubtarget", ">", "(", ")", ".", "hasSoftFloat", "(", ...
GCC
aarch64
MD
program_repair
CPU
625,356
[ "<FIXS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<FIXE>" ]
[ "<STR_LIT>", "<BUGS>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "<BUGE>", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
GCC
loongarch
CPP
code_generation
CPU
625,357
[ "static", "bool", "loongarch_hard_regno_mode_ok_uncached", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", ";", "enum", "mode_class", "mclass", ";", "if", "(", "mode", "==", "FCCmode", ")", "return", "FCC_REG_P"...
[ "Return", "true", "if", "register", "REGNO", "can", "store", "a", "value", "of", "mode", "MODE", ".", "The", "result", "of", "this", "function", "is", "cached", "in", "loongarch_hard_regno_mode_ok", "." ]
GCC
i386
CPP
stmt_completion
CPU
625,358
[ ",", "_", "_", "m128", "_", "_", "B", ",", "const", "int", "_", "_", "R", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_max_round_ss", "(", "_", "_", "mmask8", "_", "_", "...
LLVM
X86
TD
program_repair
CPU
625,359
[ "<FIXS>", "def", ":", "InstRW", "[", "SKXWriteResGroup229", "]", ",", "(", "instregex", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ")", ">", ";", "<FIXE>" ]
[ "let", "NumMicroOps", "=", "<NUM_LIT>", ";", "let", "ResourceCycles", "=", "[", "<NUM_LIT>", ",", "<NUM_LIT>", "]", ";", "}", "<BUGS>", "def", ":", "InstRW", "[", "SKXWriteResGroup229", "]", ",", "(", "instregex", "<STR_LIT>", ")", ">", ";", "def", ":", ...
GCC
arm
CPP
next_suggestion
CPU
625,360
[ "}" ]
[ "vreinterpretq_s64_s32", "(", "int32x4_t", "_", "_", "a", ")", "{", "return", "(", "int64x2_t", ")", "_", "_", "a", ";" ]
GCC
i386
MD
next_suggestion
CPU
625,361
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "ior", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
GCC
aarch64
CPP
stmt_completion
CPU
625,362
[ "c", ")", ";" ]
[ "vqdmlsl_s32", "(", "int64x2_t", "_", "_", "a", ",", "int32x2_t", "_", "_", "b", ",", "int32x2_t", "_", "_", "c", ")", "{", "return", "_", "_", "builtin_aarch64_sqdmlslv2si", "(", "_", "_", "a", ",", "_", "_", "b", ",", "_", "_" ]
GCC
aarch64
CPP
stmt_completion
CPU
625,363
[ "c", ")", ":", ")", ";" ]
[ "_", "_", "asm__", "(", "<STR_LIT>", "sabal %0.8h,%2.8b,%3.8b", "<STR_LIT>", ":", "<STR_LIT>", "=w", "<STR_LIT>", "(", "result", ")", ":", "<STR_LIT>", "<NUM_LIT>", "<STR_LIT>", "(", "a", ")", ",", "<STR_LIT>", "w", "<STR_LIT>", "(", "b", ")", ",", "<STR_LIT...
GCC
h8300
MD
next_suggestion
MPU
625,364
[ "<STR_LIT>" ]
[ "(", "plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]" ]
LLVM
Hexagon
TD
stmt_completion
DSP
625,365
[ "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_aslh", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_57890846", ",", "TypeALU32_2op", ">", ",", "Enc_5e2823", ",", "PredNewRel", "{", "let", ...
GCC
mips
CPP
program_repair
CPU
625,366
[ "<FIXS>", "readonly_data_section", "(", ")", ";", "<FIXE>" ]
[ "&&", "(", "TREE_CODE", "(", "decl", ")", "!=", "STRING_CST", "||", "!", "flag_writable_strings", ")", ")", ")", "&&", "!", "(", "flag_pic", "&&", "reloc", ")", ")", "<BUGS>", "READONLY_DATA_SECTION", "(", ")", ";", "<BUGE>", "else", "if", "(", "size", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
625,367
[ ";" ]
[ "case", "AMDGPU", "::", "SReg_1_XEXECRegClassID", ":", "return", "isWave32", "?", "&", "AMDGPU", "::", "SReg_32_XM0_XEXECRegClass", ":", "&", "AMDGPU", "::", "SReg_64_XEXECRegClass", ";", "case", "-", "<NUM_LIT>", ":", "return", "nullptr" ]
GCC
sh
MD
next_suggestion
CPU
625,368
[ "<STR_LIT>" ]
[ "(", "rotate", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,369
[ "let", "Defs", "=", "[", "P0", ",", "PC", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
aarch64
CPP
next_suggestion
CPU
625,370
[ "}" ]
[ "vaddq_u8", "(", "uint8x16_t", "_", "_", "a", ",", "uint8x16_t", "_", "_", "b", ")", "{", "return", "_", "_", "a", "+", "_", "_", "b", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,371
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A4_pzxthtnew", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_1ae57e39", ",", "TypeALU32_2op", ">", ",", "Enc_f...
LLVM
R600
CPP
stmt_completion
GPU
625,372
[ ";" ]
[ "MachineOperand", "*", "Data", "=", "TII", "->", "getNamedOperand", "(", "MI", ",", "AMDGPU", "::", "OpName", "::", "data", ")", ";", "if", "(", "Data", "&&", "Op", ".", "isIdenticalTo", "(", "*", "Data", ")", ")", "return", "true", ";", "MachineOperan...
LLVM
ARM64
TD
next_suggestion
CPU
625,373
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]
[ "class", "BaseSIMDVectorShiftTied", "<", "bit", "Q", ",", "bit", "U", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "bits", "<", "<NUM_LIT>", ">", "fixed_imm", ",", "RegisterOperand", "vectype1", ",", "RegisterOperand", "vectype2", ",", "Operand", "immtype",...
LLVM
Kudeyar
CPP
stmt_completion
CPU
625,374
[ "return", "false", ";" ]
[ "bool", "KudeyarTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "KudeyarSubtarget", "&", "Subtarget", "=", "TM", ".", "ge...
LLVM
Hexagon
CPP
next_suggestion
DSP
625,375
[ "if", "(", "isUndef", "(", "Ops", "[", "<NUM_LIT>", "]", ")", ")", "return", "Ops", "[", "<NUM_LIT>", "]", ";" ]
[ "}", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "Ops", "[", "<NUM_LIT>", "]", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SPLAT_VECTOR", ")", "{", "if", "(", "const", "auto", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "("...
LLVM
X86
CPP
next_suggestion
CPU
625,376
[ "}" ]
[ "bool", "HasAVX", "=", "Subtarget", ".", "hasAVX", "(", ")", ";", "unsigned", "Opc", "=", "HasAVX", "?", "X86", "::", "VXORPSrr", ":", "X86", "::", "XORPSrr", ";", "BuildMI", "(", "*", "MI", "->", "getParent", "(", ")", ",", "MI", ",", "MI", "->", ...
LLVM
Mips
TD
next_suggestion
CPU
625,377
[ "dag", "InOperandList", "=", "(", "ins", "ROWS", ":", "$", "ws", ",", "vsplat_uimm5", ":", "$", "m", ")", ";" ]
[ "class", "MSA_BIT_W_DESC_BASE", "<", "string", "instr_asm", ",", "SDPatternOperator", "OpNode", ",", "ComplexPattern", "Imm", ",", "RegisterOperand", "ROWD", ",", "RegisterOperand", "ROWS", "=", "ROWD", ",", "InstrItinClass", "itin", "=", "NoItinerary", ">", "{", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
625,378
[ ";" ]
[ "return", "new", "HexagonRemoveExtendArgs", "(", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
625,379
[ "asmop", ",", "<STR_LIT>", ")", ",", "[", "]", ",", "NoItinerary", ">", ";" ]
[ "class", "NeonI_Scalar2SameMisc_cmpz_D_size", "<", "bit", "u", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "asmop", ">", ":", "NeonI_Scalar2SameMisc", "<", "u", ",", "<NUM_LIT>", ",", "opcode", ",", "(", "outs", "FPR64", ":", "$", "Rd", ")...
GCC
stormy16
MD
next_suggestion
CPU
625,380
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "cond", "[", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "if_then_else", "(", "and", "(", "ge", "(", "minus", "(", "match_dup", "<NUM_LIT>", ")", "(", "pc", ")", ")", "(", "const_int", "-", "<NUM...
GCC
rs6000
MD
stmt_completion
CPU
625,381
[ "DD", "]", ")" ]
[ "(", "define_mode_iterator", "DIFD", "[", "DI", "(", "DF", "<STR_LIT>", ")" ]
LLVM
AArch64
TD
stmt_completion
CPU
625,382
[ "<STR_LIT>", ";" ]
[ "class", "addsub_shifted_imm_neg", "<", "ValueType", "Ty", ">", ":", "Operand", "<", "Ty", ">", "{", "let", "EncoderMethod", "=" ]
GCC
mips
MD
stmt_completion
CPU
625,383
[ ")", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DSPV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "minus", ":", "DSPV", "(", "match_operand", ":", "DSPV", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "DSPV", "<NUM_LIT>", "<STR_LIT>...
GCC
avr
CPP
program_repair
MPU
625,384
[ "<FIXS>", "const", "int", "*", "or", "der", "=", "(", "TARGET_ORDER_1", "?", "(", "AVR_TINY", "?", "tiny_order_1", ":", "or", "der_1", ")", ":", "TARGET_ORDER_2", "?", "(", "AVR_TINY", "?", "tiny_order_0", ":", "or", "der_2", ")", ":", "(", "AVR_TINY", ...
[ "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "<BUGS>", "const", "int", "*", "or", "der", "=", "(", "TARGET_ORDER_1", "?", "or", "der_1", ":", "TARGET_ORDER_2", "?", "or", "der_2", ":", "or", "der_0", ")", ";", "<BUGE>", ...
LLVM
Lanai
CPP
stmt_completion
CPU
625,385
[ "ALU_MASK", ";" ]
[ "unsigned", "const", "ALU_MASK", "=", "<NUM_LIT>", ";", "return", "AluOp", "&" ]
GCC
i386
MD
stmt_completion
CPU
625,386
[ ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "V2DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "plus", ":", "V2DI", "(", "any_extend", ":", "V2DI", "(", "vec_select", ":", "V2SI", "(", "match_operand", ":", "V4SI", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
625,387
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_subh_l16_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_4414d8b1", ",", "TypeALU64", ">", ",", "Enc_bd6...
GCC
arm
CPP
next_suggestion
CPU
625,388
[ "}" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "mm_unpackel_pi32", "(", "_", "_", "m64", "_", "_", "m1", ")", "{", "return", "(", "_", "_", "m64", ")", "_", "_", "builtin_arm_wunpckelsw", "(", "(", "_", "_", "v2si", ")", "_", "_", "m1", ")...
GCC
c6x
MD
next_suggestion
VLIW
625,389
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
sh
MD
stmt_completion
CPU
625,390
[ "<NUM_LIT>", ")" ]
[ "(", "MACH_REG", "\t", "<NUM_LIT>", ")", "(", "MACL_REG", "\t", "<NUM_LIT>", ")", "(", "FPUL_REG", "\t", "<NUM_LIT>", ")", "(", "RAP_REG", "\t" ]
LLVM
X86
CPP
next_suggestion
CPU
625,391
[ "}" ]
[ "}", "else", "if", "(", "Subtarget", ".", "isTargetDarwin", "(", ")", ")", "{", "if", "(", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "Subtarget", ".", "setPICStyle", "(", "PICStyles", "::", "StubPIC", ")", ";", "else", "{", "ass...
LLVM
AMDGPU
TD
next_suggestion
GPU
625,392
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "!", "if", "(", "ps", ".", "has_sdst", ",", "sdst", ",", "?", ")", ";" ]
[ "let", "SchedRW", "=", "ps", ".", "SchedRW", ";", "let", "mayLoad", "=", "ps", ".", "mayLoad", ";", "let", "mayStore", "=", "ps", ".", "mayStore", ";", "bits", "<", "<NUM_LIT>", ">", "sdst", ";", "bits", "<", "<NUM_LIT>", ">", "src0", ";", "let", "...
LLVM
AArch64
CPP
next_suggestion
CPU
625,393
[ "SDValue", "Add", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "DL", ",", "VT", ",", "N0", ",", "Pow2MinusOne", ")", ";" ]
[ "if", "(", "(", "VT", "!=", "MVT", "::", "i32", "&&", "VT", "!=", "MVT", "::", "i64", ")", "||", "!", "(", "Divisor", ".", "isPowerOf2", "(", ")", "||", "(", "-", "Divisor", ")", ".", "isPowerOf2", "(", ")", ")", ")", "return", "SDValue", "(", ...
GCC
frv
CPP
next_suggestion
VLIW
625,394
[ "}" ]
[ "}", "else", "{", "rtx", "reguse", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "emit_insn", "(", "gen_tlsoff_hilo", "(", "reguse", ",", "addr", ",", "GEN_INT", "(", "R_FRV_GOTTLSDESCHI", ")", ")", ")", ";", "emit_insn", "(", "gen_tls_tlsdesc_ldd", "(", "de...
GCC
avr
MD
stmt_completion
MPU
625,395
[ "<STR_LIT>", ")", ")", ")", "]" ]
[ "[", "(", "set", "(", "cc0", ")", "(", "compare", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "ALL1", "<NUM_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
625,396
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
AMDGPU
CPP
code_generation
GPU
625,397
[ "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", "MF", ...
[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]
GCC
mips
CPP
stmt_completion
CPU
625,398
[ "->", "index", ")", "||", "(", "e", "->", "flags", "&", "EDGE_COMPLEX", ")", "!=", "<NUM_LIT>", ")", "return", "false", ";" ]
[ "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "bb", "->", "preds", ")", "if", "(", "!", "single_succ_p", "(", "e", "->", "src", ")", "||", "!", "bitmap_bit_p", "(", "protected_bbs", ",", "e", "->", "src" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
625,399
[ "RegInterval", "Interval", "=", "ScoreBrackets", "->", "getRegInterval", "(", "&", "MI", ",", "TII", ",", "MRI", ",", "TRI", ",", "I", ",", "true", ")", ";" ]
[ "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "RETURN", "||", "MI", ".", "getOpcode", "(", ")", "==", "AMDGPU", "::", "SI_RETURN_TO_EPILOG", ")", "{", "for", "(", "enum", "InstCounterType", "T", "=", "VM_CNT", ";", "T", "<", "NUM...