Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
Hexagon
TD
next_suggestion
DSP
628,200
[ "}" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rx32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rx32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
GCC
s390
CPP
code_generation
MPU
628,201
[ "static", "bool", "s390_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "machine_mode", "inner", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", "||", "!", "TARGET_VX", "||", "GET_MODE_SIZE", "(", "mode", ")", ">", "<NUM_LIT>", ")", ...
[ "Return", "true", "if", "the", "back", "end", "supports", "vector", "mode", "MODE", "." ]
GCC
arm
CPP
code_generation
CPU
628,202
[ "static", "bool", "aapcs_vfp_is_call_or_return_candidate", "(", "enum", "arm_pcs", "pcs_variant", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "machine_mode", "*", "base_mode", ",", "int", "*", "count", ")", "{", "machine_mode", "new", "_", "mode",...
[ "Return", "true", "if", "an", "argument", "whose", "type", "is", "TYPE", ",", "or", "mode", "is", "MODE", ",", "is", "suitable", "for", "passing", "or", "returning", "in", "VFP", "registers", "for", "the", "PCS", "variant", "selected", ".", "If", "it", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
628,203
[ ")", ";" ]
[ "return", "true", ";", "}", "MI", "->", "setDesc", "(", "TII", "->", "get", "(", "Opc", ")", ")", ";", "}", "if", "(", "Opc", "==", "AMDGPU", "::", "S_SETREG_B32", "&&", "OpToFold", "->", "isImm", "(", ")", ")", "{", "MI", "->", "setDesc", "(", ...
LLVM
Mips
CPP
next_suggestion
CPU
628,204
[ "return", "BB", ";" ]
[ "BuildMI", "(", "BB", ",", "DL", ",", "TII", "->", "get", "(", "Mips", "::", "SEB", ")", ",", "DstReg", ")", ".", "addReg", "(", "SrcReg", ")", ";", "return", "BB", ";", "}", "if", "(", "Subtarget", "->", "hasMips32r2", "(", ")", "&&", "Size", ...
GCC
cris
CPP
stmt_completion
MPU
628,205
[ "(", "machine_mode", "mode", ")", "{" ]
[ "static", "unsigned", "int", "cris_atomic_align_for_mode" ]
GCC
s390
MD
stmt_completion
MPU
628,206
[ ":", "DFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "[", "(", "set", "(", "match_operand", ":", "DFP", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "DFP", "[", "(", "match_operand" ]
GCC
arm
CPP
code_generation
CPU
628,207
[ "static", "bool", "arm_evpc_neon_vrev", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "j", ",", "diff", ",", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "rtx", "(", "*", "gen", ")", "(", "mac...
[ "Recognize", "patterns", "for", "the", "VREV", "insns", "." ]
LLVM
ARM
CPP
stmt_completion
CPU
628,208
[ ")", ";" ]
[ "bool", "ARMAsmParser", "::", "parseDirectiveArch", "(", "SMLoc", "L", ")", "{", "StringRef", "Arch", "=", "getParser", "(", ")", ".", "parseStringToEndOfStatement", "(", ")", ".", "trim", "(", ")", ";", "unsigned", "ID", "=", "ARM", "::", "parseArch", "("...
GCC
alpha
CPP
next_suggestion
MPU
628,209
[ "return", "<STR_LIT>", "sui", "<STR_LIT>", ";" ]
[ "break", ";", "case", "TRAP_SUFFIX_V_SV_SVI", ":", "switch", "(", "alpha_fptm", ")", "{", "case", "ALPHA_FPTM_N", ":", "return", "NULL", ";", "case", "ALPHA_FPTM_U", ":", "return", "<STR_LIT>", "v", "<STR_LIT>", ";", "case", "ALPHA_FPTM_SU", ":", "return", "<S...
LLVM
Hexagon
TD
next_suggestion
DSP
628,210
[ "let", "opExtendable", "=", "<NUM_LIT>", ";" ]
[ "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<...
LLVM
AArch64
CPP
stmt_completion
CPU
628,211
[ ")", ",", "<STR_LIT>", "::", "<STR_LIT>", ")", ";" ]
[ "case", "Intrinsic", "::", "aarch64_sve_index", ":", "return", "LowerSVEIntrinsicIndex", "(", "N", ",", "DAG", ")", ";", "case", "Intrinsic", "::", "aarch64_sve_dup", ":", "return", "LowerSVEIntrinsicDUP", "(", "N", ",", "DAG", ")", ";", "case", "Intrinsic", "...
LLVM
Patmos
CPP
next_suggestion
VLIW
628,212
[ "}" ]
[ "const", "MachineOperand", "&", "MO", "=", "MI", ".", "getOperand", "(", "i", ")", ";", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "isDef", "(", ")", "&&", "<STR_LIT>", "::", "<STR_LIT>", ".", "contains", "(", "MO", ".", "getReg", ...
GCC
pa
MD
stmt_completion
CPU
628,213
[ "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr",...
LLVM
ARM
CPP
next_suggestion
CPU
628,214
[ "TargetRegistry", "::", "RegisterMCAsmBackend", "(", "getTheThumbBETarget", "(", ")", ",", "createThumbBEAsmBackend", ")", ";" ]
[ "TargetRegistry", "::", "RegisterMCInstPrinter", "(", "*", "T", ",", "createARMMCInstPrinter", ")", ";", "TargetRegistry", "::", "RegisterMCRelocationInfo", "(", "*", "T", ",", "createARMMCRelocationInfo", ")", ";", "}", "for", "(", "Target", "*", "T", ":", "{",...
LLVM
SystemZ
TD
next_suggestion
CPU
628,215
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "BD3", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "M1", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Z80
CPP
next_suggestion
MPU
628,216
[ "}" ]
[ "MVT", "::", "SimpleValueType", "Z80TargetLowering", "::", "getCmpLibcallReturnType", "(", ")", "const", "{", "return", "MVT", "::", "Other", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
628,217
[ "<NUM_LIT>", ";" ]
[ "def", "A2_addsp", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "DoubleRegs", ":", "$", "Rtt32", ")", ",", "<STR_LIT>", ",", "tc_679309b8", ",", "TypeALU64", ">", "{", "let",...
LLVM
SystemZ
TD
stmt_completion
CPU
628,218
[ ":", "$", "R1", ",", "bdxaddr12only", ":", "$", "XBD2", ")", ")", "]", ">", "{" ]
[ "class", "TestRXE", "<", "string", "mnemonic", ",", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "SDPatternOperator", "operator", ",", "RegisterOperand", "cls", ">", ":", "InstRXE", "<", "opcode", ",", "(", "outs", ")", ",", "(", "ins", "cls", ":", "$",...
LLVM
Hexagon
TD
stmt_completion
DSP
628,219
[ ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
X86
CPP
stmt_completion
CPU
628,220
[ "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "combineFOr", "(", "N", ",", "DAG", ",", "Subtarget", ")", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "r...
LLVM
PowerPC
CPP
next_suggestion
CPU
628,221
[ "break", ";" ]
[ "default", ":", "llvm_unreachable", "(", "<STR_LIT>", "invalid fixup kind!", "<STR_LIT>", ")", ";", "case", "PPC", "::", "fixup_ppc_br24", ":", "Type", "=", "ELF", "::", "R_PPC_ADDR24", ";", "break", ";", "case", "PPC", "::", "fixup_ppc_brcond14", ":", "Type", ...
LLVM
Hexagon
TD
next_suggestion
DSP
628,222
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
628,223
[ ")", ";" ]
[ "void", "ARMPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createARMConstantIslandPass", "(", ")", ")", ";", "addPass", "(", "createARMLowOverheadLoopsPass", "(", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,224
[ "}" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT...
GCC
i386
CPP
stmt_completion
CPU
628,225
[ ",", "_", "_", "m256", "_", "_", "Y", ",", "const", "int", "_", "_", "P", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_cmp_ps_mask", "(", "_", "_", "mmask8", "_", "_", ...
LLVM
X86
CPP
stmt_completion
CPU
628,226
[ ".", "isPowerOf2", "(", ")", "||", "(", "-", "(", "MulC", "+", "<NUM_LIT>", ")", ")", ".", "isPowerOf2", "(", ")", ";" ]
[ "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "getNode", "(", ")", ",", "MulC", ")", ")", "return", "false", ";", "if", "(", "isOperationLegal", "(", "ISD", "::", "MUL", ",", "VT", ")", ")", "return", "false", ";", "return", ...
LLVM
TPC
TD
next_suggestion
Virtual ISA
628,227
[ "let", "Constraints", "=", "<STR_LIT>", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "src", ";", "bits", "<", "<NUM_LIT>", ">", "optype", ";", "bits", "<", "<NUM_LIT>", ">", "sw", ";", "bits", "<", "<NUM_LIT>", ">", "pred", ";", "let", "Dest", "=", "dest", ";", "let", "SrcA", "=", "src", ";", "let", ...
LLVM
AArch64
CPP
code_generation
CPU
628,228
[ "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", ...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
LLVM
X86
CPP
program_repair
CPU
628,229
[ "<FIXS>", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI", "->", "CreateFixedObject", "(", "<NUM_LIT>", ",", "StackSize", ",", "true", ")", ")", ";", "<FIXE>" ]
[ "if", "(", "isVarArg", ")", "{", "if", "(", "Is64Bit", "||", "(", "CallConv", "!=", "CallingConv", "::", "X86_FastCall", "&&", "CallConv", "!=", "CallingConv", "::", "X86_ThisCall", ")", ")", "{", "<BUGS>", "FuncInfo", "->", "setVarArgsFrameIndex", "(", "MFI...
LLVM
AMDGPU
CPP
next_suggestion
GPU
628,230
[ "return", "Waitcnt", ";" ]
[ "Waitcnt", "=", "encodeExpcnt", "(", "Version", ",", "Waitcnt", ",", "Expcnt", ")", ";", "Waitcnt", "=", "encodeLgkmcnt", "(", "Version", ",", "Waitcnt", ",", "Lgkmcnt", ")", ";" ]
LLVM
XCore
CPP
stmt_completion
MPU
628,231
[ ")", ")", ";" ]
[ "setLoadExtAction", "(", "ISD", "::", "ZEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD", "::", "SEXTLOAD", ",", "VT", ",", "MVT", "::", "i1", ",", "Promote", ")", ";", "setLoadExtAction", "(", "ISD"...
GCC
arm
MD
stmt_completion
CPU
628,232
[ "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>" ]
GCC
nds32
CPP
stmt_completion
CPU
628,233
[ "consumer", ",", "def_reg2", ")", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "PATTERN", "(", "producer", ")", ")", "==", "SET", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "PATTERN", "(", "producer", ")", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "PATTERN", "(", "producer", ")", ")", ";", ...
LLVM
Mips
CPP
next_suggestion
CPU
628,234
[ "TmpInst0", ".", "addOperand", "(", "MCOp", ")", ";" ]
[ "TmpInst0", ".", "setOpcode", "(", "Mips", "::", "JALR64", ")", ";", "HasLinkReg", "=", "true", ";", "}", "else", "if", "(", "Subtarget", "->", "hasMips32r6", "(", ")", ")", "{", "TmpInst0", ".", "setOpcode", "(", "Mips", "::", "JALR", ")", ";", "Has...
GCC
nds32
MD
next_suggestion
CPU
628,235
[ "(", "const_int", "<NUM_LIT>", ")", ")", ")", "]", ")" ]
[ "}", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "(", "if_then_else", "(", "match_test", "<STR_LIT>", ")", "(", "const_int", "<NUM_LIT>", ")" ]
LLVM
AArch64
CPP
program_repair
CPU
628,236
[ "<FIXS>", ".", "legalForCartesianProduct", "(", "{", "s8", ",", "s16", ",", "s32", ",", "s64", "}", ",", "{", "s1", ",", "s8", ",", "s16", ",", "s32", "}", ")", ";", "<FIXE>" ]
[ "getActionDefinitionsBuilder", "(", "{", "G_ZEXT", ",", "G_SEXT", ",", "G_ANYEXT", "}", ")", "<BUGS>", ".", "legalFor", "(", "{", "s1", ",", "s8", ",", "s16", ",", "s32", ",", "s64", "}", ")", ".", "maxScalar", "(", "<NUM_LIT>", ",", "s64", ")", ".",...
LLVM
Hexagon
TD
next_suggestion
DSP
628,237
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";" ]
LLVM
MSP430
CPP
stmt_completion
MPU
628,238
[ "const", "override", "{" ]
[ "MachineFunctionProperties", "getRequiredProperties", "(", ")" ]
LLVM
ARM
CPP
next_suggestion
CPU
628,239
[ "SDValue", "CCR", "=", "DAG", ".", "getRegister", "(", "ARM", "::", "CPSR", ",", "MVT", "::", "i32", ")", ";" ]
[ "SDValue", "Chain", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "LHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "SDValue", "RHS", "=", "Op", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "ISD", "::", "CondCode...
GCC
arm
CPP
stmt_completion
CPU
628,240
[ "<STR_LIT>", "__tls_get_addr", "<STR_LIT>", ")", ";" ]
[ "if", "(", "!", "tls_get_addr_libfunc", ")", "tls_get_addr_libfunc", "=", "init_one_libfunc", "(" ]
LLVM
AMDGPU
CPP
code_generation
GPU
628,241
[ "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", ...
[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,242
[ "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
LLVM
X86
CPP
next_suggestion
CPU
628,243
[ "Result", "=", "DAG", ".", "getLoad", "(", "DstVT", ",", "DL", ",", "Chain", ",", "StackSlot", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "SSFI", ")", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "DAG", ".", "getMachineFunction", "(", ")", ";", "unsigned", "SSFISize", "=", "DstVT", ".", "getStoreSize", "(", ")", ";", "int", "SSFI", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "CreateStackObject", "(", "SSFISize"...
LLVM
AArch64
CPP
next_suggestion
CPU
628,244
[ "if", "(", "Sel", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "SELECT_CC", ")", "std", "::", "swap", "(", "Sel", ",", "Other", ")", ";" ]
[ "if", "(", "isOneConstant", "(", "Other", ")", "&&", "ISD", "::", "isOverflowIntrOpRes", "(", "Sel", ")", ")", "{", "if", "(", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isTypeLegal", "(", "Sel", "->", "getValueType", "(", "<NUM_LIT>", ")"...
LLVM
Hexagon
TD
stmt_completion
DSP
628,245
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
GCC
avr
CPP
code_generation
MPU
628,246
[ "bool", "avr_has_nibble_0xf", "(", "rtx", "ival", ")", "{", "unsigned", "int", "map", "=", "UINTVAL", "(", "ival", ")", "&", "GET_MODE_MASK", "(", "SImode", ")", ";", "return", "avr_map_metric", "(", "map", ",", "MAP_MASK_PREIMAGE_F", ")", "!=", "<NUM_LIT>",...
[ "Return", "true", "if", "IVAL", "has", "a", "0xf", "in", "its", "hexadecimal", "representation", "and", "false", ",", "otherwise", ".", "Only", "nibbles", "0", "..", "7", "are", "taken", "into", "account", ".", "Used", "as", "constraint", "helper", "for", ...
LLVM
Hexagon
TD
stmt_completion
DSP
628,247
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
628,248
[ ")", ";" ]
[ "using", "RPOTType", "=", "ReversePostOrderTraversal", "<", "const", "MachineFunction", "*", ">", ";", "RPOTType", "RPOT", "(", "MFN", ")", ";", "unsigned", "RPON", "=", "<NUM_LIT>", ";", "for", "(", "const", "auto", "&", "I", ":", "RPOT", ")", "RPO", "[...
LLVM
PowerPC
CPP
next_suggestion
CPU
628,249
[ "break", ";" ]
[ "PtrOff", "=", "DAG", ".", "getNode", "(", "ISD", "::", "ADD", ",", "dl", ",", "PtrVT", ",", "StackPtr", ",", "PtrOff", ")", ";", "if", "(", "isPPC64", "&&", "Arg", ".", "getValueType", "(", ")", "==", "MVT", "::", "i32", ")", "{", "unsigned", "E...
LLVM
AArch64
CPP
stmt_completion
CPU
628,250
[ "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR_LIT>", ";" ]
[ "if", "(", "!", "isTypeLegal", "(", "CFP", "->", "getType", "(", ")", ",", "VT", ")", ")", "return", "<NUM_LIT>", ";", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "<NUM_LIT>", ";", "bool", "Is64...
GCC
rs6000
CPP
stmt_completion
CPU
628,251
[ "cached_can_issue_more", ";" ]
[ "if", "(", "rs6000_tune", "==", "PROCESSOR_POWER6", "&&", "last_scheduled_insn", ")", "return", "power6_sched_reorder2", "(", "ready", ",", "*", "pn_ready", "-", "<NUM_LIT>", ")", ";", "if", "(", "rs6000_tune", "==", "PROCESSOR_POWER9", "&&", "last_scheduled_insn", ...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
628,252
[ ")", ";" ]
[ "ConstantFP", "*", "Val", "=", "cast", "<", "ConstantFP", ">", "(", "Constant", "::", "getNullValue", "(", "Type", "::", "getDoubleTy", "(", "MF", ".", "getFunction", "(", ")", ".", "getContext", "(", ")", ")", ")", ")", ";", "MI", "->", "addOperand", ...
LLVM
Mips
TD
next_suggestion
CPU
628,253
[ "bits", "<", "<NUM_LIT>", ">", "Inst", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "rs", ";", "bits", "<", "<NUM_LIT>", ">", "offset", ";" ]
LLVM
SystemZ
TD
next_suggestion
CPU
628,254
[ "let", "TSFlags", "{", "<NUM_LIT>", "}", "=", "HasIndex", ";" ]
[ "let", "Size", "=", "size", ";", "let", "Pattern", "=", "pattern", ";", "let", "AsmString", "=", "asmstr", ";", "let", "hasSideEffects", "=", "<NUM_LIT>", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "mayStore", "=", "<NUM_LIT>", ";", "string", "...
GCC
sparc
CPP
code_generation
CPU
628,255
[ "static", "int", "check_constant_argument", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "opval", ")", "{", "if", "(", "GET_CODE", "(", "opval", ")", "!=", "CONST_INT", ")", "{", "error", "(", "<STR_LIT>", "%qs expects a constant argumen...
[ "Return", "true", "if", "OPVAL", "can", "be", "used", "for", "operand", "OPNUM", "of", "instruction", "ICODE", ".", "The", "instruction", "should", "require", "a", "constant", "operand", "of", "some", "sort", ".", "The", "function", "prints", "an", "error", ...
GCC
i386
MD
stmt_completion
CPU
628,256
[ "<STR_LIT>", ")", "]", ")" ]
[ "(", "define_code_iterator", "any_div", "[", "div", "udiv", "]", ")", "(", "define_code_attr", "paired_mod", "[", "(", "div", "<STR_LIT>", ")", "(", "udiv" ]
LLVM
Mips
CPP
stmt_completion
CPU
628,257
[ "getReturnType", "(", ")", ";" ]
[ "static", "bool", "needsFPReturnHelper", "(", "Function", "&", "F", ")", "{", "Type", "*", "RetType", "=", "F", "." ]
LLVM
X86
CPP
stmt_completion
CPU
628,258
[ ";" ]
[ "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ",", "MemBytes", ")", ")", "if", "(", "MI", ".", "getOperand", "(", "X86", "::", "AddrNumOperands", ")", ".", "getSubReg", "(", ")", "==", "<NUM_LIT>", "&&", "isFrameOperand", "(", ...
LLVM
PowerPC
CPP
next_suggestion
CPU
628,259
[ "}", "else", "if", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "DynamicNoPIC", ")", "{" ]
[ "assert", "(", "Directive", "<=", "PPC", "::", "DIR_64", "&&", "<STR_LIT>", "Directive out of range.", "<STR_LIT>", ")", ";", "OutStreamer", ".", "EmitRawText", "(", "<STR_LIT>", "\\t.machine ", "<STR_LIT>", "+", "Twine", "(", "CPUDirectives", "[", "Directive", "]...
GCC
rs6000
MD
stmt_completion
CPU
628,260
[ "]", ")" ]
[ "(", "V4SF", "\t", "<STR_LIT>", ")", "(", "V2DF", "\t", "<STR_LIT>", ")" ]
GCC
i386
CPP
code_generation
CPU
628,261
[ "static", "bool", "ix86_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "mode1", "==", "mode2", ")", "return", "true", ";", "if", "(", "ix86_tieable_integer_mode_p", "(", "mode1", ")", "&&", "ix86_tieable_intege...
[ "Return", "true", "if", "MODE1", "is", "accessible", "in", "a", "register", "that", "can", "hold", "MODE2", "without", "copying", ".", "That", "is", ",", "all", "register", "classes", "that", "can", "hold", "MODE2", "can", "also", "hold", "MODE1", "." ]
LLVM
ARM
TD
stmt_completion
CPU
628,262
[ ",", "<STR_LIT>", ",", "v2i64", ",", "NEONvsri", ">", ";" ]
[ "def", "v2i64", ":", "N2VQShIns", "<", "op24", ",", "op23", ",", "op11_8", ",", "<NUM_LIT>", ",", "op4", ",", "shr_imm64", ",", "N2RegVShRFrm", ",", "OpcodeStr" ]
GCC
arm
MD
next_suggestion
CPU
628,263
[ ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "sign_extend", ":", "DI", "(", "vec_select", ":", "SI", "(", "match_operand", ":", "V2SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "parallel", ...
LLVM
AMDGPU
CPP
program_repair
GPU
628,264
[ "<FIXS>", "Type", "*", "Ty", "=", "MemVT", ".", "getTypeForEVT", "(", "*", "DCI", ".", "DAG", ".", "getContext", "(", ")", ")", ";", "AddrMode", "AM", ";", "AM", ".", "HasBaseReg", "=", "true", ";", "AM", ".", "BaseOffs", "=", "Offset", ".", "getSE...
[ "APInt", "Offset", "=", "CAdd", "->", "getAPIntValue", "(", ")", "<<", "CN1", "->", "getAPIntValue", "(", ")", ";", "<BUGS>", "if", "(", "!", "canFoldOffset", "(", "Offset", ".", "getZExtValue", "(", ")", ",", "AddrSpace", ",", "*", "getSubtarget", "(", ...
LLVM
ARM
TD
next_suggestion
CPU
628,265
[ "}" ]
[ "let", "PrintMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";", "let", "ParserMatchClass", "=", "MemRegOffsetAsmOperand", ";", "let", "MIOperandInfo", "=", "(", "ops", "GPR", ":", "$", "base", ",", "GPRnopc", ":", "$", "offsreg", ...
LLVM
AArch64
TD
stmt_completion
CPU
628,266
[ "<STR_LIT>", ",", "SDTA64EXTR", ">", ";" ]
[ "def", "AArch64Extr", ":", "SDNode", "<" ]
GCC
mips
MD
next_suggestion
CPU
628,267
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "clobber", "(", "match_scratch", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "set", "(", "match_dup", "<NUM_LIT>", ")", "(", "neg", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "("...
LLVM
PowerPC
CPP
next_suggestion
CPU
628,268
[ "}" ]
[ "if", "(", "!", "Root", ".", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getTarget", "(", ")", ".", "Options", ".", "UnsafeFPMath", ")", "return", "false", ";", "bool", "Commute", ";", "if", "(", "isReassocCandidate", "(", "Root", ",", ...
LLVM
AArch64
CPP
next_suggestion
CPU
628,269
[ "if", "(", "isMatchingUpdateInsn", "(", "MI", ",", "BaseReg", ",", "RegSize", ")", ")", "return", "MBBI", ";" ]
[ "const", "MachineFunction", "&", "MF", "=", "*", "MemMI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "unsigned", "DestReg", "=", "getLdStRegOp", "(", "MemMI", ")", ".", "getReg", "(", ")", ";", "unsigned", "BaseReg", "=", "getLdStBase...
LLVM
XCore
CPP
program_repair
MPU
628,270
[ "<FIXS>", "unsigned", "OptLevel", ",", "bool", "Verbose", ")", ";", "<FIXE>" ]
[ "FunctionPass", "*", "createXCoreISelDag", "(", "XCoreTargetMachine", "&", "TM", ")", ";", "FunctionPass", "*", "createXCoreCodePrinterPass", "(", "raw_ostream", "&", "OS", ",", "XCoreTargetMachine", "&", "TM", ",", "<BUGS>", "bool", "Fast", ",", "bool", "Verbose"...
LLVM
Lanai
CPP
next_suggestion
CPU
628,271
[ "}" ]
[ "bool", "LanaiTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "return", "(", "isGlobalInSmallSectionImpl", "(", "GV", ",", "TM", "...
LLVM
Mips
CPP
program_repair
CPU
628,272
[ "<FIXS>", "MachineBasicBlock", "*", "Mips16TargetLowering", "::", "emitSeliT16", "(", "unsigned", "Opc1", ",", "unsigned", "Opc2", ",", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "<FIXE>", "<FIXS>", "const", "TargetInstrInfo...
[ "}", "<BUGS>", "MachineBasicBlock", "*", "Mips16TargetLowering", "::", "emitSeliT16", "(", "unsigned", "Opc1", ",", "unsigned", "Opc2", ",", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "<BUGE>", "if", "(", "DontExpandCondPs...
LLVM
TPC
TD
next_suggestion
Virtual ISA
628,273
[ "let", "Dest", "=", "dest", ";" ]
[ "class", "SpuInstConvertIntGen2", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bit", "hasImm", ">", ":", "ScalarInstBase", "<", "opc", ",", "asmstr", ">", "{", "let", "OutOperandList", "=", "(", "outs", "SRF", ":", "$", "dest...
LLVM
ARM
CPP
code_generation
CPU
628,274
[ "SDValue", "ARMTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ","...
[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
628,275
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
X86
CPP
stmt_completion
CPU
628,276
[ ";" ]
[ "PointerType", "*", "VecPtrTy", "=", "PointerType", "::", "get", "(", "Vec", "->", "getType", "(", ")", ",", "AddrSpace", ")", ";", "Value", "*", "PtrCast", "=", "IC", ".", "Builder", ".", "CreateBitCast", "(", "Ptr", ",", "VecPtrTy", ",", "<STR_LIT>", ...
GCC
spu
MD
next_suggestion
MPU
628,277
[ "(", "unspec_volatile", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_MFSPR", ")", ")", "]" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
Hexagon
TD
next_suggestion
DSP
628,278
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
628,279
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", ...
LLVM
Hexagon
TD
stmt_completion
DSP
628,280
[ "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
AArch64
TD
next_suggestion
CPU
628,281
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "b15_b12", "{", "<NUM_LIT>", "}", ";" ]
[ "class", "BaseSIMDModifiedImmVectorShift", "<", "bit", "Q", ",", "bit", "op", ",", "bits", "<", "<NUM_LIT>", ">", "b15_b12", ",", "RegisterOperand", "vectype", ",", "string", "asm", ",", "string", "kind", ",", "list", "<", "dag", ">", "pattern", ">", ":", ...
GCC
rs6000
MD
stmt_completion
CPU
628,282
[ ")", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AArch64
CPP
stmt_completion
CPU
628,283
[ "getReg", "(", "<NUM_LIT>", ")", ":", "LHS", ";" ]
[ "if", "(", "SCVMinus1", ".", "isPowerOf2", "(", ")", ")", "{", "ShiftAmt", "=", "SCVMinus1", ".", "logBase2", "(", ")", ";", "AddSubOpc", "=", "TargetOpcode", "::", "G_ADD", ";", "}", "else", "if", "(", "CVPlus1", ".", "isPowerOf2", "(", ")", ")", "{...
LLVM
AMDGPU
CPP
next_suggestion
GPU
628,284
[ "return", "DstReg", ";" ]
[ "SRegs", ".", "push_back", "(", "SGPR", ")", ";", "}", "MachineInstrBuilder", "MIB", "=", "BuildMI", "(", "*", "UseMI", ".", "getParent", "(", ")", ",", "UseMI", ",", "UseMI", ".", "getDebugLoc", "(", ")", ",", "get", "(", "AMDGPU", "::", "REG_SEQUENCE...
LLVM
X86
CPP
stmt_completion
CPU
628,285
[ ")", ";" ]
[ "FunctionType", "*", "TrampolineTy", "=", "FunctionType", "::", "get", "(", "Int32Ty", ",", "makeArrayRef", "(", "&", "ArgTys", "[", "<NUM_LIT>", "]", ",", "<NUM_LIT>", ")", ",", "false", ")", ";", "FunctionType", "*", "TargetFuncTy", "=", "FunctionType", ":...
GCC
avr
CPP
stmt_completion
MPU
628,286
[ "<NUM_LIT>", "-", "offs", ")", ";" ]
[ "else", "if", "(", "offs", ">", "GET_MODE_SIZE", "(", "SImode", ")", "&&", "offs", "<", "GET_MODE_SIZE", "(", "DImode", ")", ")", "offs", "=", "GET_MODE_SIZE", "(", "DImode", ")", ";", "return", "gen_rtx_REG", "(", "BLKmode", ",", "avr_ret_register", "(", ...
GCC
visium
CPP
next_suggestion
Virtual ISA
628,287
[ "insn", "=", "emit_frame_insn", "(", "gen_movsf", "(", "mem", ",", "tmp", ")", ")", ";" ]
[ "{", "rtx", "mem", "=", "gen_frame_mem", "(", "SImode", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset", ")", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "volatile_p", ";", "emit_frame_insn", "(", "gen_movsi", "(", "mem", ...
GCC
aarch64
CPP
code_generation
CPU
628,288
[ "inline", "tree", "function_instance", "::", "displacement_vector_type", "(", ")", "const", "{", "return", "acle_vector_types", "[", "<NUM_LIT>", "]", "[", "mode_suffix", "(", ")", ".", "displacement_vector_type", "]", ";", "}" ]
[ "Return", "the", "type", "of", "the", "function", "'s", "vector", "index", "or", "offset", "argument", ",", "or", "null", "if", "does", "n't", "have", "a", "vector", "index", "or", "offset", "argument", "." ]
LLVM
XCore
CPP
code_generation
MPU
628,289
[ "void", "XCoreRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "iterator", ...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
628,290
[ "true", ";" ]
[ "for", "(", "auto", "&", "GV", ":", "M", ".", "globals", "(", ")", ")", "{", "if", "(", "GV", ".", "isThreadLocal", "(", ")", ")", "{", "Stripped", "=" ]
LLVM
AArch64
CPP
next_suggestion
CPU
628,291
[ "Op", "->", "EndLoc", "=", "S", ";" ]
[ "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreatePrefetch", "(", "unsigned", "Val", ",", "StringRef", "Str", ",", "SMLoc", "S", ",", "MCContext", "&", "Ctx", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "AArch64Opera...
LLVM
AArch64
TD
stmt_completion
CPU
628,292
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", ...
GCC
sh
CPP
code_generation
CPU
628,293
[ "static", "void", "symbian_add_attribute", "(", "tree", "node", ",", "const", "char", "*", "attr_name", ")", "{", "tree", "attrs", ";", "tree", "attr", ";", "attrs", "=", "DECL_P", "(", "node", ")", "?", "DECL_ATTRIBUTES", "(", "node", ")", ":", "TYPE_AT...
[ "Add", "the", "named", "attribute", "to", "the", "given", "node", ".", "Copes", "with", "both", "DECLs", "and", "TYPEs", ".", "Will", "only", "add", "the", "attribute", "if", "it", "is", "not", "already", "present", "." ]
GCC
tilepro
MD
next_suggestion
VLIW
628,294
[ "(", "popcount", "<STR_LIT>", ")", "]", ")" ]
[ "(", "smin", "<STR_LIT>", ")", "(", "umax", "<STR_LIT>", ")", "(", "umin", "<STR_LIT>", ")", "(", "ss_minus", "<STR_LIT>", ")", "(", "ss_plus", "<STR_LIT>", ")", "(", "us_minus", "<STR_LIT>", ")", "(", "us_plus", "<STR_LIT>", ")", "(", "and", "<STR_LIT>", ...
LLVM
Hexagon
TD
stmt_completion
DSP
628,295
[ ";" ]
[ "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ";", "let", "Defs", "=", "[", "P1", ",", "PC", "]", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";", "let", "isTaken", "=", "Ins...
LLVM
SystemZ
CPP
next_suggestion
CPU
628,296
[ "}" ]
[ "void", "SystemZCopyPhysRegs", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";" ]
GCC
i386
MD
next_suggestion
CPU
628,297
[ "UNSPEC_VPDPBUUDS", "]", ")" ]
[ "UNSPEC_VPDPBSUD", "UNSPEC_VPDPBSUDS", "UNSPEC_VPDPBUUD" ]
LLVM
Tile64
CPP
stmt_completion
VLIW
628,298
[ ")", ";" ]
[ "if", "(", "MF", ".", "getRegInfo", "(", ")", ".", "liveout_empty", "(", ")", ")", "{", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "RVLocs", ".", "size", "(", ")", ";", "++", "i", ")", "if", "(", "RVLocs", "[", "i", "]", "...
GCC
i386
MD
stmt_completion
CPU
628,299
[ ")", "]", ")" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_VSIBADDR", ")", "]", ")", "(", "mem", ":", "BLK", "(", "scratch", ")", ")", "(", "match_operand", ":", "<", "VEC_GATHER_SRCDI", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]...