Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
SystemZ
TD
next_suggestion
CPU
630,000
[ "}" ]
[ "let", "KeyCol", "=", "[", "<STR_LIT>", "]", ";", "let", "ValueCols", "=", "[", "[", "<STR_LIT>", "]", "]", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,001
[ "Data", "=", "DAG", ".", "getNode", "(", "ISD", "::", "BITCAST", ",", "DL", ",", "LegalReqRetVT", ",", "Data", ")", ";" ]
[ "if", "(", "MaskPopVT", ".", "isVector", "(", ")", ")", "{", "Data", "=", "DAG", ".", "getNode", "(", "ISD", "::", "EXTRACT_SUBVECTOR", ",", "DL", ",", "MaskPopVT", ",", "SDValue", "(", "Result", ",", "<NUM_LIT>", ")", ",", "ZeroIdx", ")", ";", "}", ...
LLVM
SPIRV
CPP
stmt_completion
Virtual ISA
630,002
[ ",", "<NUM_LIT>", ")", ";" ]
[ "bool", "SPIRVSubtarget", "::", "canDirectlyComparePointers", "(", ")", "const", "{", "return", "isAtLeastVer", "(", "SPIRVVersion" ]
GCC
mips
MD
stmt_completion
CPU
630,003
[ ")" ]
[ "[", "(", "unspec_volatile", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CONSTTABLE", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
tilegx
MD
next_suggestion
VLIW
630,004
[ "(", "umax", "<STR_LIT>", ")" ]
[ "(", "minus", "<STR_LIT>", ")", "(", "plus", "<STR_LIT>", ")", "(", "mult", "<STR_LIT>", ")", "(", "smin", "<STR_LIT>", ")", "(", "umin", "<STR_LIT>", ")", "(", "smax", "<STR_LIT>", ")" ]
GCC
m32c
MD
stmt_completion
MPU
630,005
[ ")", "]" ]
[ "(", "abs", ":", "HI", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,006
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "S8", "{", "<NUM_LIT>", "}", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Pu", ";", "bits", "<", "<NUM_LIT>", ">", "s8", ";", "bits", "<", "<NUM_LIT>", ">", "S8", ";", "let", "IClass", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let"...
LLVM
ARM64
TD
stmt_completion
CPU
630,007
[ ":", "$", "src1", ")", ",", "<NUM_LIT>", ">", ";" ]
[ "def", ":", "InstAlias", "<", "<STR_LIT>", "#", "<STR_LIT>", ",", "(", "FCMGEv2f32", "V64", ":", "$", "dst", ",", "V64", ":", "$", "src2", ",", "V64" ]
LLVM
X86
CPP
next_suggestion
CPU
630,008
[ "unsigned", "MOVOpc", "=", "Subtarget", ".", "hasAVX", "(", ")", "?", "X86", "::", "VMOVAPSmr", ":", "X86", "::", "MOVAPSmr", ";" ]
[ "MachineFunction", "*", "F", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineFunction", "::", "iterator", "MBBIter", "=", "++", "MBB", "->", "getIterator", "(", ")", ";", "MachineBasicBlock", "*", "XMMSaveMBB", "=", "F", "->", "CreateMachineBasicBlock", ...
GCC
arm
CPP
stmt_completion
CPU
630,009
[ "buffer", ")", ";" ]
[ "static", "void", "arm_set_fixed_conv_libfunc", "(", "convert_optab", "optable", ",", "machine_mode", "to", ",", "machine_mode", "from", ",", "const", "char", "*", "funcname", ",", "const", "char", "*", "toname", ",", "const", "char", "*", "fromname", ")", "{"...
LLVM
TPC
TD
stmt_completion
Virtual ISA
630,010
[ "<NUM_LIT>", ";" ]
[ "class", "StoreInst_GEN_ADDR", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asmstr", ",", "bit", "TnsrReg", ",", "list", "<", "dag", ">", "pattern", "=", "[", "]", ">", ":", "StoreInstGenericSrcB", "<", "opc", ",", "asmstr", ">", "{", "le...
LLVM
NMX
CPP
next_suggestion
VLIW
630,011
[ "}" ]
[ "void", "NMXSEInstrInfo", "::", "expandRetLR", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "BuildMI", "(", "MBB", ",", "I", ",", "I", "->", "getDebugLoc", "(", ")", ",", "get", "(", "NMX", "::...
GCC
rs6000
MD
stmt_completion
CPU
630,012
[ ")", ")", ")", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "DI", "(", "zero_extend", ":", "DI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "zero_extend", ":", ...
GCC
arm
CPP
stmt_completion
CPU
630,013
[ ";" ]
[ "void", "arm_pr_no_long_calls", "(", "struct", "cpp_reader", "*", "pfile", "ATTRIBUTE_UNUSED", ")", "{", "arm_pragma_long_calls", "=", "SHORT" ]
LLVM
ARM
CPP
code_generation
CPU
630,014
[ "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", ...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
GCC
spu
MD
stmt_completion
MPU
630,015
[ "ALL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")" ]
[ "(", "ior", ":", "ALL", "(", "not", ":", "ALL", "(", "match_operand", ":" ]
GCC
arm
CPP
stmt_completion
CPU
630,016
[ "_", "b", ")", ";" ]
[ "return", "_", "_", "builtin_arm_qsub8", "(", "_", "_", "a", ",", "_" ]
LLVM
ARM
TD
stmt_completion
CPU
630,017
[ ",", "?", ",", "?", "}", ",", "<STR_LIT>", ">", ";" ]
[ "def", "VLD4d16", ":", "VLD4D", "<", "<NUM_LIT>", ",", "{", "<NUM_LIT>", ",", "<NUM_LIT>" ]
LLVM
Hexagon
CPP
stmt_completion
DSP
630,018
[ ")", ";" ]
[ "return", "(", "(", "F", ">>", "<STR_LIT>", "::", "<STR_LIT>", ")", "&", "<STR_LIT>", "::", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
program_repair
GPU
630,019
[ "<FIXS>", "void", "initializeAMDGPUDAGToDAGISelLegacyPass", "(", "PassRegistry", "&", ")", ";", "<FIXE>" ]
[ "PreservedAnalyses", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", ";", "}", ";", "<BUGS>", "void", "initializeAMDGPUDAGToDAGISelPass", "(", "PassRegistry", "&", ")", ";", "<BUGE>", "void", "initializeAMDGPUMachineCFGStructurizerPas...
LLVM
Hexagon
TD
next_suggestion
DSP
630,020
[ "let", "opExtentAlign", "=", "<NUM_LIT>", ";" ]
[ "def", "C2_cmoveit", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_2op", ">", ",", "Enc_cda0...
LLVM
ARM
TD
next_suggestion
CPU
630,021
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Qd", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";" ]
[ "class", "MVE_VMOV_lane", "<", "string", "suffix", ",", "bit", "U", ",", "dag", "indexop", ",", "MVE_VMOV_lane_direction", "dir", ">", ":", "MVE_VMOV_lane_base", "<", "dir", ".", "oops", ",", "!", "con", "(", "dir", ".", "iops", ",", "indexop", ")", ",",...
LLVM
ARM64
TD
next_suggestion
CPU
630,022
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "base", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "addr", ";", "bits", "<", "<NUM_LIT>", ">", "base", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "offset", "=", "addr", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "...
GCC
rs6000
CPP
code_generation
CPU
630,023
[ "static", "void", "rs6000_output_function_epilogue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "macho_branch_islands", "(", ")", ";", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "rtx_insn", "*", ...
[ "Write", "function", "epilogue", "." ]
LLVM
Hexagon
TD
stmt_completion
DSP
630,024
[ "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";", "let", "Defs", "=", "[" ]
LLVM
Mips
CPP
stmt_completion
CPU
630,025
[ ";" ]
[ "static", "DecodeStatus", "DecodeBranchTarget26MM", "(", "MCInst", "&", "Inst", ",", "unsigned", "Offset", ",", "uint64_t", "Address", ",", "const", "MCDisassembler", "*", "Decoder", ")", "{", "int32_t", "BranchOffset", "=", "SignExtend32", "<", "<NUM_LIT>", ">", ...
GCC
stormy16
CPP
next_suggestion
CPU
630,026
[ "}" ]
[ "void", "xstormy16_function_profiler", "(", "void", ")", "{", "sorry", "(", "<STR_LIT>", "%<function_profiler%> support", "<STR_LIT>", ")", ";" ]
LLVM
AArch64
TD
next_suggestion
CPU
630,027
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "class", "BaseAddSubImm", "<", "bit", "isSub", ",", "bit", "setFlags", ",", "RegisterClass", "dstRegtype", ",", "string", "asm_inst", ",", "string", "asm_ops", ",", "dag", "inputs", ",", "dag", "pattern", ">", ":", "I", "<", "(", "outs", "dstRegtype", ":",...
LLVM
Hexagon
CPP
next_suggestion
DSP
630,028
[ "return", "isInt", "<", "<NUM_LIT>", ">", "(", "v", ")", ";" ]
[ "static", "bool", "IsS11_0_Offset", "(", "SDNode", "*", "S", ")", "{", "ConstantSDNode", "*", "N", "=", "cast", "<", "ConstantSDNode", ">", "(", "S", ")", ";", "int64_t", "v", "=", "(", "int64_t", ")", "N", "->", "getSExtValue", "(", ")", ";" ]
LLVM
Mips
TD
program_repair
CPU
630,029
[ "<FIXS>", "return", "selectVSplat", "(", "N", ",", "Imm", ",", "EltTy", ".", "getSizeInBits", "(", ")", ")", "&", "&", "<FIXE>" ]
[ "APInt", "Imm", ";", "EVT", "EltTy", "=", "N", "-", ">", "getValueType", "(", "<NUM_LIT>", ")", ".", "getVectorElementType", "(", ")", ";", "<BUGS>", "return", "selectVSplat", "(", "N", ",", "Imm", ")", "&", "&", "<BUGE>", "Imm", ".", "getBitWidth", "(...
LLVM
TVM
CPP
next_suggestion
Virtual ISA
630,030
[ "Rv", "(", "StackFixup", "::", "xc2pu", "(", "i", ",", "j", ",", "k", ")", ")", ";" ]
[ "XchgPairCorrector", "CorrectI", "(", "i", ",", "<NUM_LIT>", ")", ";", "CorrectI", "(", "j", ")", "(", "k", ")", ";", "XchgPairCorrector", "CorrectJ", "(", "j", ",", "<NUM_LIT>", ")", ";", "CorrectJ", "(", "k", ")", ";" ]
LLVM
R600
CPP
next_suggestion
GPU
630,031
[ "}" ]
[ "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", "dump", ...
LLVM
Hexagon
TD
stmt_completion
DSP
630,032
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "addrMode", "=", "BaseLongOffset", ";", "let", "accessSize", "=", "DoubleWordAccess", ";", "let", "mayLoad", "=", "<NUM_LIT>", ";", "let", "isExtended", "=", "<NUM_LIT>", "...
LLVM
ARM
CPP
code_generation
CPU
630,033
[ "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "...
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
GCC
avr
CPP
code_generation
MPU
630,034
[ "bool", "avr_popcount_each_byte", "(", "rtx", "xval", ",", "int", "n_bytes", ",", "int", "pop_mask", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "xval", ")", ";", "if", "(", "VOIDmode", "==", "mode", ")", "mode", "=", "SImode", ";", "for", ...
[ "Constraint", "helper", "function", ".", "XVAL", "is", "a", "CONST_INT", "or", "a", "CONST_DOUBLE", ".", "Return", "true", "if", "the", "least", "significant", "N_BYTES", "bytes", "of", "XVAL", "all", "have", "a", "popcount", "in", "POP_MASK", "and", "false"...
LLVM
AArch64
CPP
next_suggestion
CPU
630,035
[ "return", "printSymbolicAddress", "(", "MI", "->", "getOperand", "(", "OpNum", ")", ",", "true", ",", "<STR_LIT>", "hi12", "<STR_LIT>", ",", "O", ")", ";" ]
[ "break", ";", "case", "MachineOperand", "::", "MO_Immediate", ":", "O", "<<", "'", "#", "'", "<<", "MO", ".", "getImm", "(", ")", ";", "break", ";", "case", "MachineOperand", "::", "MO_FPImmediate", ":", "assert", "(", "MO", ".", "getFPImm", "(", ")", ...
LLVM
ARM
CPP
next_suggestion
CPU
630,036
[ "}" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", "(", "OffVal", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "return", "false", ";", "OffVal", "=", "<STR_LIT>", "::", "<STR_LIT>", "(", "OffVal", ")", ";", "NumBits"...
GCC
mips
CPP
next_suggestion
CPU
630,037
[ "SYMBOL_REF_FLAGS", "(", "local", ")", "=", "SYMBOL_REF_FLAGS", "(", "func", ")", "|", "SYMBOL_FLAG_LOCAL", ";" ]
[ "gcc_assert", "(", "slot", "!=", "NULL", ")", ";", "if", "(", "!", "existed", ")", "{", "rtx", "local", ";", "func_name", "=", "targetm", ".", "strip_name_encoding", "(", "XSTR", "(", "func", ",", "<NUM_LIT>", ")", ")", ";", "const", "char", "*", "lo...
LLVM
AArch64
TD
next_suggestion
CPU
630,038
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "op2", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "op1", ";", "bits", "<", "<NUM_LIT>", ">", "Cn", ";", "bits", "<", "<NUM_LIT>", ">", "Cm", ";", "bits", "<", "<NUM_LIT>", ">", "op2", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", ...
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,039
[ "const", "{" ]
[ "bool", "hasScalarPackInsts", "(", ")" ]
LLVM
Mips
CPP
next_suggestion
CPU
630,040
[ "return", "false", ";" ]
[ "bool", "MipsDAGToDAGISel", "::", "selectVSplatUimm8", "(", "SDValue", "N", ",", "SDValue", "&", "Imm", ")", "const", "{", "llvm_unreachable", "(", "<STR_LIT>", "Unimplemented function.", "<STR_LIT>", ")", ";" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
630,041
[ "SU", ")", ";" ]
[ "unsigned", "NSlots", ";", "if", "(", "MCID", "&&", "mustComeFirst", "(", "MCID", ",", "NSlots", ")", "&&", "CurSlots", ")", "return", "true", ";", "return", "ScoreboardHazardRecognizer", "::", "ShouldPreferAnother", "(" ]
LLVM
Z80
CPP
stmt_completion
MPU
630,042
[ "TheTriple", ",", "StringRef", "CPU", ",", "const", "MCTargetOptions", "&", "Options", ")", "{" ]
[ "MCAsmBackend", "*", "llvm", "::", "createZ80AsmBackend", "(", "const", "Target", "&", "T", ",", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "Triple", "&" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,043
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "let", "isPredicated", "=", "<NUM_LIT>", ";", "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";", "let", "BaseOpcode", "=", "<STR_LIT>", ";" ]
LLVM
PowerPC
TD
program_repair
CPU
630,044
[ "<FIXS>", "def", "LDgotTprelL", ":", "PPCEmitTimePseudo", "(", "outs", "g8rc_nox0", ":", "$", "rD", ")", ",", "(", "ins", "s16imm64", ":", "$", "disp", ",", "g8rc_nox0", ":", "$", "reg", ")", ",", "<FIXE>" ]
[ "(", "PPCaddisGotTprelHA", "i64", ":", "$", "reg", ",", "tglobaltlsaddr", ":", "$", "disp", ")", ")", "]", ">", ",", "isPPC64", ";", "<BUGS>", "def", "LDgotTprelL", ":", "PPCEmitTimePseudo", "(", "outs", "g8rc", ":", "$", "rD", ")", ",", "(", "ins", ...
LLVM
Mips
CPP
stmt_completion
CPU
630,045
[ ";" ]
[ "}", "unsigned", "Opc", "=", "GetCondBranchFromCond", "(", "(", "Mips", "::", "CondCode", ")", "Cond", "[", "<NUM_LIT>", "]", ".", "getImm", "(", ")", ")", ";", "const", "TargetInstrDesc", "&", "TID", "=", "get", "(", "Opc", ")", ";", "if", "(", "TID...
LLVM
Hexagon
CPP
next_suggestion
DSP
630,046
[ "if", "(", "StOp", ".", "isReg", "(", ")", "&&", "StOp", ".", "getReg", "(", ")", "==", "TfrDefR", ")", "return", "false", ";" ]
[ "bool", "HexagonOptAddrMode", "::", "hasRepForm", "(", "MachineInstr", "&", "MI", ",", "unsigned", "TfrDefR", ")", "{", "const", "MCInstrDesc", "&", "MID", "=", "MI", ".", "getDesc", "(", ")", ";", "if", "(", "(", "!", "MID", ".", "mayStore", "(", ")",...
GCC
h8300
MD
stmt_completion
MPU
630,047
[ "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]" ]
[ "(", "unspec", ":", "HI", "[", "(", "match_operand", ":", "HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "HI" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,048
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "def", "L2_loadrub_pi", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ",", "IntRegs", ":", "$", "Rx32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rx32in", ",", "s4_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_44d3da28", "...
GCC
nios2
MD
stmt_completion
MPU
630,049
[ "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mem", ":", "SI", "(", "match_dup", "<NUM_LIT>", ")", ")", ")", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "m...
LLVM
AArch64
CPP
next_suggestion
CPU
630,050
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::SUNPKHI", "<STR_LIT>", ";" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::UZP2", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "AArch64ISD::TRN1", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return",...
LLVM
Hexagon
CPP
stmt_completion
DSP
630,051
[ ",", "Fixup", ")", ";" ]
[ "bool", "HexagonNoExtendOperand", "::", "evaluateAsRelocatableImpl", "(", "MCValue", "&", "Res", ",", "MCAsmLayout", "const", "*", "Layout", ",", "MCFixup", "const", "*", "Fixup", ")", "const", "{", "return", "Expr", "->", "evaluateAsRelocatable", "(", "Res", ",...
LLVM
AArch64
CPP
next_suggestion
CPU
630,052
[ "if", "(", "(", "BW", "<", "<NUM_LIT>", ")", "&&", "!", "IsBitTest", ")", "SrcReg", "=", "emitIntExt", "(", "VT", ",", "SrcReg", ",", "MVT", "::", "i32", ",", "true", ")", ";" ]
[ "case", "CmpInst", "::", "ICMP_SLT", ":", "case", "CmpInst", "::", "ICMP_SGE", ":", "if", "(", "!", "isa", "<", "Constant", ">", "(", "RHS", ")", "||", "!", "cast", "<", "Constant", ">", "(", "RHS", ")", "->", "isNullValue", "(", ")", ")", "return"...
GCC
i386
MD
stmt_completion
CPU
630,053
[ "<STR_LIT>", ")" ]
[ "(", "parallel", "[", "(", "const_int", "<NUM_LIT>", ")", "]", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set", "(", "attr", "<STR_LIT>", ")", "...
GCC
mips
MD
stmt_completion
CPU
630,054
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM
PowerPC
CPP
next_suggestion
CPU
630,055
[ "bool", "ValidLDType", "=", "MemoryType", "==", "MVT", "::", "i8", "||", "MemoryType", "==", "MVT", "::", "i16", "||", "MemoryType", "==", "MVT", "::", "i32", "||", "MemoryType", "==", "MVT", "::", "i64", ";" ]
[ "if", "(", "N", "->", "getValueType", "(", "<NUM_LIT>", ")", "!=", "MVT", "::", "v1i128", ")", "return", "SDValue", "(", ")", ";", "SDValue", "Operand", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "Operand", ".", "getOpcode", ...
LLVM
AArch64
TD
stmt_completion
CPU
630,056
[ "}", "=", "<NUM_LIT>", ";" ]
[ "class", "LoadStore32RO", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ",", "dag", "ins", ",", "dag", "outs", ",", "list", "<", "dag", ">", "pat", ">", ":", "I", "<", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
630,057
[ "VT", ",", "N", ")", ";" ]
[ "uint64_t", "X", "=", "CI", "->", "getZExtValue", "(", ")", ";", "SDValue", "Offset", "=", "DAG", ".", "getConstant", "(", "X", "*", "EltSize", ",", "dl", ",", "MVT", "::", "i32", ")", ";", "const", "SDValue", "Ops", "[", "]", "=", "{", "Vec", ",...
GCC
i386
CPP
next_suggestion
CPU
630,058
[ "}" ]
[ "static", "_", "_", "inline", "_", "_", "m64", "_", "_", "attribute__", "(", "(", "_", "_", "always_inline__", ")", ")", "_", "mm_sll_pi32", "(", "_", "_", "m64", "_", "_", "m", ",", "_", "_", "m64", "_", "_", "count", ")", "{", "return", "(", ...
LLVM
Sparc
CPP
code_generation
CPU
630,059
[ "StackOffset", "SparcFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "...
[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]
LLVM
PowerPC
CPP
code_generation
CPU
630,060
[ "bool", "PPCInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "const", "TargetRegisterClass", "*", "RCs", "[", "]", "=", "...
[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...
LLVM
AArch64
TD
next_suggestion
CPU
630,061
[ "}" ]
[ "class", "UDFType", "<", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "string", "asm", ">", ":", "I", "<", "(", "outs", ")", ",", "(", "ins", "uimm16", ":", "$", "imm", ")", ",", "asm", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ",",...
LLVM
PowerPC
CPP
next_suggestion
CPU
630,062
[ "UI", "!=", "UE", ";", "++", "UI", ")", "{" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "<", "<NUM_LIT>", ";", "++", "i", ")", "{", "if", "(", "(", "(", "N", "->", "getOperand", "(", "i", ")", ".", "getOpcode", "(", ")", "==", "ISD", "::", "SIGN_EXTEND", "||", "N", "->", "ge...
LLVM
X86
TD
program_repair
CPU
630,063
[ "<FIXS>", "VEX", ",", "PS", ";", "<FIXE>" ]
[ "multiclass", "avx512_mask_testop_w", "bits", "<NUM_LIT>", ">", "opc", ",", "string", "OpcodeStr", ",", "SDNode", "OpNode", ">", "{", "defm", "W", ":", "avx512_mask_testop", "opc", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "VK16", ...
LLVM
AVR
CPP
stmt_completion
MPU
630,064
[ "(", ")", ";" ]
[ "Register", "DstReg", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "bool", "DstIsDead", "=", "MI", ".", "getOperand", "(", "<NUM_LIT>", ")", ".", "isDead", "(", ")", ";", "bool", "DstIsKill", "=", "MI", ".", "get...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
630,065
[ ")", ";" ]
[ "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "<STR_LIT>", "********** Optimize returned Attributes **********\\n", "<STR_LIT>", "<STR_LIT>", "********** Function: ", "<STR_LIT>", "<<", "F", ".", "getName", "(", ")", "<<", "'", "\\n", "'", ")", ";", "DT", "=", "&", ...
GCC
i386
MD
program_repair
CPU
630,066
[ "<FIXS>", "(", "match_operand", ":", "FMA4MODEF4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMA4MODEF4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "<FIXE>", "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "unspec", ":", "FMA4MODEF4", "[", "(", "minus", ":", "FMA4MODEF4", "(", "mult", ":", "FMA4MODEF4", "<BUGS>", "(", "match_operand", ":", "FMA4MODEF4", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "FMA4MODEF4", "<NUM_LIT>", "<STR_LIT...
LLVM
ARM
TD
stmt_completion
CPU
630,067
[ "v2i32", ",", "v8i8", ",", "int_arm_neon_sdot", ">", ";" ]
[ "def", "VSDOTD", ":", "VDOT", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "DPR", ",", "<STR_LIT>", ",", "<STR_LIT>", "," ]
GCC
powerpcspe
CPP
next_suggestion
CPU
630,068
[ "biteq", "=", "vec_and", "(", "biteq", ",", "(", "vec_uint4", ")", "vec_slo", "(", "(", "vec_uchar16", ")", "biteq", ",", "x", ".", "v", ")", ")", ";" ]
[ "vec_uint4", "nan_mask", "=", "(", "vec_uint4", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", "}", ";", "vec_uchar16", "hihi_promote", "=", "(", "vec_uchar16", ")", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<N...
GCC
avr
MD
stmt_completion
MPU
630,069
[ ")", ")" ]
[ "(", "usdiv", ":", "ALL1Q", "(", "reg", ":", "ALL1Q", "<NUM_LIT>", ")", "(", "reg", ":", "ALL1Q", "<NUM_LIT>", ")" ]
LLVM
ARM
CPP
stmt_completion
CPU
630,070
[ ",", "RV", "->", "getType", "(", ")", ")", ";" ]
[ "CallingConv", "::", "ID", "CC", "=", "F", ".", "getCallingConv", "(", ")", ";", "if", "(", "Ret", "->", "getNumOperands", "(", ")", ">", "<NUM_LIT>", ")", "{", "SmallVector", "<", "ISD", "::", "OutputArg", ",", "<NUM_LIT>", ">", "Outs", ";", "GetRetur...
LLVM
Mips
CPP
stmt_completion
CPU
630,071
[ ";" ]
[ "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate" ]
LLVM
ARM
CPP
next_suggestion
CPU
630,072
[ "if", "(", "isa", "<", "ConstantSDNode", ">", "(", "BV", ".", "getOperand", "(", "<NUM_LIT>", ")", ")", ")", "{" ]
[ "SDValue", "InDouble", "=", "N", "->", "getOperand", "(", "<NUM_LIT>", ")", ";", "if", "(", "InDouble", ".", "getOpcode", "(", ")", "==", "<STR_LIT>", "::", "<STR_LIT>", "&&", "Subtarget", "->", "hasFP64", "(", ")", ")", "return", "DCI", ".", "CombineTo"...
LLVM
VE
CPP
stmt_completion
CPU
630,073
[ ";" ]
[ "const", "MCExpr", "*", "Expr", "=", "MO", ".", "getExpr", "(", ")", ";", "if", "(", "const", "VEMCExpr", "*", "SExpr", "=", "dyn_cast", "<", "VEMCExpr", ">", "(", "Expr", ")", ")", "{", "MCFixupKind", "Kind", "=", "(", "MCFixupKind", ")", "SExpr", ...
LLVM
ARM
TD
stmt_completion
CPU
630,074
[ "=", "RdHi", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "RdLo", ";", "bits", "<", "<NUM_LIT>", ">", "RdHi", ";", "bits", "<", "<NUM_LIT>", ">", "Rm", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}" ]
GCC
mn10300
MD
stmt_completion
MPU
630,075
[ "SI", "]", ")" ]
[ "(", "define_mode_iterator", "INT", "[", "QI", "HI" ]
GCC
tilegx
CPP
code_generation
VLIW
630,076
[ "static", "void", "replace_mov_pcrel_step1", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "<NUM_LIT>", "]", ";", "rtx_insn", "*", "new", "_", "insns", ";", "...
[ "Do", "the", "first", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]
GCC
i386
CPP
next_suggestion
CPU
630,077
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_cmp_ps_mask", "(", "_", "_", "m256", "_", "_", "X", ...
LLVM
AArch64
CPP
code_generation
CPU
630,078
[ "void", "A57ChainingConstraint", "::", "apply", "(", "PBQPRAGraph", "&", "G", ")", "{", "const", "MachineFunction", "&", "MF", "=", "G", ".", "getMetadata", "(", ")", ".", "MF", ";", "LiveIntervals", "&", "LIs", "=", "G", ".", "getMetadata", "(", ")", ...
[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]
LLVM
Hexagon
CPP
next_suggestion
DSP
630,079
[ "}" ]
[ "bool", "atInsnStart", "=", "true", ";", "unsigned", "Length", "=", "<NUM_LIT>", ";", "const", "unsigned", "MaxInstLength", "=", "MAI", ".", "getMaxInstLength", "(", "STI", ")", ";", "for", "(", ";", "*", "Str", ";", "++", "Str", ")", "{", "if", "(", ...
GCC
i386
CPP
stmt_completion
CPU
630,080
[ "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_blend_epi64", "(", "_", "_", "mmask8", "_", "_", "U...
LLVM
AArch64
CPP
next_suggestion
CPU
630,081
[ "if", "(", "MI", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", "!=", "ZeroReg", ")", "return", "false", ";" ]
[ "if", "(", "!", "MI", "||", "MI", "->", "getParent", "(", ")", "!=", "&", "MBB", "||", "(", "unsigned", ")", "MI", "->", "getOpcode", "(", ")", "!=", "MulOpc", ")", "return", "false", ";", "assert", "(", "MI", "->", "getNumOperands", "(", ")", ">...
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,082
[ "AlignInBits", ",", "Query", ".", "Types", "[", "<NUM_LIT>", "]", ".", "getAddressSpace", "(", ")", ",", "Opcode", ")", ";" ]
[ "return", "shouldWidenLoad", "(", "ST", ",", "Query", ".", "MMODescrs", "[", "<NUM_LIT>", "]", ".", "SizeInBits", ",", "Query", ".", "MMODescrs", "[", "<NUM_LIT>", "]", "." ]
LLVM
X86
CPP
next_suggestion
CPU
630,083
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":" ]
[ "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DecodeUNPCKHMask", "(", "VT", ",", "Mask", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "DecodeUNPCKLMask", "(", "VT", ",", "Mask", ")", ";", "break", ";", "case", "<STR_LIT>", "::", "...
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,084
[ "getDefault", "(", ")", ";" ]
[ "llvm", "::", "call_once", "(", "InitializeDefaultVGPRRegisterAllocatorFlag", ",", "initializeDefaultVGPRRegisterAllocatorOnce", ")", ";", "RegisterRegAlloc", "::", "FunctionPassCtor", "Ctor", "=", "VGPRRegisterRegAlloc", "::" ]
LLVM
Hexagon
TD
stmt_completion
DSP
630,085
[ "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", ...
LLVM
AArch64
TD
next_suggestion
CPU
630,086
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Zn", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "imm5", ";", "bits", "<", "<NUM_LIT>", ">", "Zn", ";", "bits", "<", "<NUM_LIT>", ">", "Zt", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM...
GCC
arm
MD
next_suggestion
CPU
630,087
[ "DONE" ]
[ "(", "match_operand", ":", "<", "V_HALF", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "<STR_LIT>", "{", "emit_move_insn", "(", "simplify_gen_subreg", "(", "<", "V_HALF", ">", "mode", ",", "operands", "[", "<NUM_LIT>", "]", ",", "<", "MODE", ">", ...
LLVM
ARM
CPP
stmt_completion
CPU
630,088
[ ")", ";" ]
[ "if", "(", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>", ")", ")", "return", "true", ";", "return", "isMemNoOffset", "(", "false", ",", "<NUM_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,089
[ "let", "isPredicatedFalse", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_porf", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ",", "IntRegs", ":", "$", "Rt32", ")", ",", "<STR_LIT>", ",", "tc_4c5ba658", ",", ...
GCC
rs6000
CPP
next_suggestion
CPU
630,090
[ "rs6000_secondary_reload_fail", "(", "_", "_", "LINE__", ",", "reg", ",", "mem", ",", "scratch", ",", "store_p", ")", ";" ]
[ "if", "(", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", "delta", "=", "-", "delta", ";", "emit_insn", "(", "gen_add2_insn", "(", "op_reg", ",", "GEN_INT", "(", "delta", ")", ")", ")", ";", "new", "_", "addr", "=", "op_reg", ";", "}", "break"...
GCC
mips
CPP
code_generation
CPU
630,091
[ "static", "rtx", "mips_expand_builtin_bposge", "(", "enum", "mips_builtin_type", "builtin_type", ",", "rtx", "target", ")", "{", "rtx", "condition", ",", "cmp_result", ";", "int", "cmp_value", ";", "if", "(", "target", "==", "<NUM_LIT>", "||", "GET_MODE", "(", ...
[ "Expand", "a", "bposge", "builtin", "of", "type", "BUILTIN_TYPE", ".", "TARGET", ",", "if", "nonnull", ",", "suggests", "a", "good", "place", "to", "put", "the", "boolean", "result", ".", "The", "sequence", "we", "want", "is", "li", "target", ",", "0", ...
GCC
i386
CPP
next_suggestion
CPU
630,092
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_mask_rcp14_ps", "(", "_", "_", "m256", "_", "_", "W", ...
LLVM
R600
CPP
code_generation
GPU
630,093
[ "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ...
[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,094
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isFP", "=", "<NUM_LIT>", ";" ]
GCC
i386
CPP
next_suggestion
CPU
630,095
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m256", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm256_maskz_cvtph_ps", "(", "_", "_", "mmask8", "_", "_", "U...
LLVM
Mips
CPP
next_suggestion
CPU
630,096
[ "}" ]
[ "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "O", "<<", "Op", ".", "getImm", "(", ")", ";", "return", ";", "}", "assert", "(", "Op", ".", "isExpr", "(", ")", "&&", "<STR_LIT>", "unknown operand kind in printOperand", "<STR_LIT>", ")", ";", "pri...
LLVM
IA64
CPP
code_generation
CPU
630,097
[ "bool", "IA64AsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "!=", "...
[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]
LLVM
PowerPC
TD
next_suggestion
CPU
630,098
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "A", ";" ]
[ "class", "DForm_4", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "dag", "OOL", ",", "dag", "IOL", ",", "string", "asmstr", ",", "InstrItinClass", "itin", ",", "list", "<", "dag", ">", "pattern", ">", ":", "I", "<", "opcode", ",", "OOL", ",", ...
LLVM
Hexagon
CPP
code_generation
DSP
630,099
[ "StackOffset", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto...
[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]