Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
GCC
arm
CPP
stmt_completion
CPU
630,200
[ ".", "_", "_", "i", ";" ]
[ "union", "{", "int64x1x3_t", "_", "_", "i", ";", "_", "_", "builtin_neon_ei", "_", "_", "o", ";", "}", "_", "_", "rv", ";", "_", "_", "rv", ".", "_", "_", "o", "=", "_", "_", "builtin_neon_vld3_dupdi", "(", "(", "const", "_", "_", "builtin_neon_d...
LLVM
ARM
CPP
stmt_completion
CPU
630,201
[ "TM", ")", ")", ";" ]
[ "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "addPass", "(", "createGlobalMergePass", "(" ]
LLVM
X86
CPP
stmt_completion
CPU
630,202
[ ",", "true", ",", "false", ")", ";" ]
[ "if", "(", "LastLoadedElt", "==", "NumElems", "-", "<NUM_LIT>", ")", "{", "if", "(", "isAfterLegalize", "&&", "!", "DAG", ".", "getTargetLoweringInfo", "(", ")", ".", "isOperationLegal", "(", "ISD", "::", "LOAD", ",", "VT", ")", ")", "return", "SDValue", ...
LLVM
AArch64
CPP
stmt_completion
CPU
630,203
[ "::", "<STR_LIT>", ";" ]
[ "inline", "static", "unsigned", "getXRegFromWReg", "(", "unsigned", "Reg", ")", "{", "switch", "(", "Reg", ")", "{", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "return", "<STR_LIT>", "::", "<STR_LIT>", ";", "case", "<STR_LIT>", "::", "<STR_LIT>", ":", "ret...
LLVM
Hexagon
TD
stmt_completion
DSP
630,204
[ "}", ";" ]
[ "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ";", "let", "Uses", "=", "[", "P1", "]", ...
LLVM
Hexagon
TD
next_suggestion
DSP
630,205
[ "}" ]
[ "class", "Enc_5ccba9", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Ii", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Ii", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "II", ";", "let"...
LLVM
AMDGPU
CPP
program_repair
GPU
630,206
[ "<FIXS>", "LiveMask", "|=", "getDefRegMask", "(", "MO", ",", "*", "MRI", ")", ";", "<FIXE>" ]
[ "continue", ";", "auto", "&", "LiveMask", "=", "LiveRegs", "[", "Reg", "]", ";", "auto", "PrevMask", "=", "LiveMask", ";", "<BUGS>", "LiveMask", "|=", "getDefRegMask", "(", "MO", ")", ";", "<BUGE>", "CurPressure", ".", "inc", "(", "Reg", ",", "PrevMask",...
GCC
frv
CPP
code_generation
VLIW
630,207
[ "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "<NUM_LIT>", "]", ";", "rtx", "src", "=", "operands", "[", "<NUM_LIT>", "]", ";", "if", "(", "GET_CODE"...
[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]
GCC
i386
CPP
program_repair
CPU
630,208
[ "<FIXS>", "unsigned", "int", "mask", ";", "<FIXE>" ]
[ "{", "char", "*", "p", "=", "ASTRDUP", "(", "opts", "->", "x_ix86_recip_name", ")", ";", "char", "*", "q", ";", "<BUGS>", "unsigned", "int", "mask", ",", "i", ";", "<BUGE>", "bool", "invert", ";", "while", "(", "(", "q", "=", "strtok", "(", "p", ...
GCC
sh
MD
stmt_completion
CPU
630,209
[ ")" ]
[ "(", "define_reservation", "<STR_LIT>", "<STR_LIT>" ]
LLVM
MOS
TD
next_suggestion
MPU
630,210
[ "let", "PrimaryKey", "=", "[", "<STR_LIT>", "]", ";" ]
[ "class", "MOSRelaxationTable", ":", "GenericTable", "{", "let", "FilterClass", "=", "NAME", "#", "<STR_LIT>", ";", "let", "CppTypeName", "=", "<STR_LIT>", ";", "let", "Fields", "=", "[", "<STR_LIT>", ",", "<STR_LIT>", "]", ";" ]
LLVM
ARM
TD
stmt_completion
CPU
630,211
[ "Inst", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "in", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "sh", ")", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "int_arm_mve_vshl_vector", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "in", ")", ",", "(", "VTI", ".", "Vec", "MQPR", ":", "$", "sh", ")", ",", "(", "i32", "q", ")", ",", "(", "i32", "r", ...
GCC
tilepro
MD
next_suggestion
VLIW
630,212
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "ss_plus", ":", "SI", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "...
GCC
i386
MD
stmt_completion
CPU
630,213
[ "=", "<NUM_LIT>", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "<", "ssescalarmode", ">", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "vec_select", ":", "<", "ssescalarmode", ">", "(", "match_operand", ":", "V48_256_512_AVX512VL", "<NUM_LIT>", ...
LLVM
Mips
TD
next_suggestion
CPU
630,214
[ "let", "ParserMatchClass", "=", "MipsUimm5Lsl2AsmOperand", ";" ]
[ "let", "EncoderMethod", "=", "<STR_LIT>", ";", "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
LLVM
AArch64
CPP
stmt_completion
CPU
630,215
[ "&", "MF", ")", "{" ]
[ "static", "bool", "isTargetDarwin", "(", "const", "MachineFunction" ]
LLVM
X86
TD
stmt_completion
CPU
630,216
[ "[", "(", "set", "EFLAGS", ",", "(", "opnode", "typeinfo", ".", "RegClass", ":", "$", "src1", ",", "typeinfo", ".", "Imm8Operator", ":", "$", "src2", ")", ")", "]", ">", ";" ]
[ "class", "BinOpRI8_F", "<", "bits", "<", "<NUM_LIT>", ">", "opcode", ",", "string", "mnemonic", ",", "X86TypeInfo", "typeinfo", ",", "SDPatternOperator", "opnode", ",", "Format", "f", ">", ":", "BinOpRI8", "<", "opcode", ",", "mnemonic", ",", "typeinfo", ","...
GCC
i386
MD
next_suggestion
CPU
630,217
[ "UNSPEC_ROUND", ")", ")", "]" ]
[ "(", "unspec", ":", "VFH_AVX512VL", "[", "(", "match_operand", ":", "VFH_AVX512VL", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", ")", "]" ]
LLVM
AArch64
CPP
stmt_completion
CPU
630,218
[ ")", ";" ]
[ "unsigned", "LogBase", "=", "Scale", "->", "getValue", "(", ")", ".", "logBase2", "(", ")", ";", "auto", "*", "ShiftAmount", "=", "ConstantInt", "::", "get", "(", "Start", "->", "getType", "(", ")", ",", "LogBase", ",", "false", ")", ";", "auto", "*"...
GCC
s390
MD
stmt_completion
MPU
630,219
[ "(", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "VI_HW_QHS", "[", "(", "match_operand", ":", "VI_HW_QHS", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,220
[ "}" ]
[ "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "if", "(", "unsigned", "SubReg", "=", "MO", ".", "getSubReg", "(", ")", ")", "{", "return", "RI", ".", "getSubRegIdxSize", "(", "SubReg", ")", "/", "<NUM_LIT>", ";", "}", "}", "return", "RI", "."...
LLVM
X86
CPP
next_suggestion
CPU
630,221
[ "Amount", "-=", "InternalAmt", ";" ]
[ "uint64_t", "Amount", "=", "!", "reserveCallFrame", "?", "TII", ".", "getFrameSize", "(", "*", "I", ")", ":", "<NUM_LIT>", ";", "uint64_t", "InternalAmt", "=", "(", "isDestroy", "||", "Amount", ")", "?", "TII", ".", "getFrameAdjustment", "(", "*", "I", "...
GCC
i386
CPP
stmt_completion
CPU
630,222
[ "(", "_", "_", "v8di", ")", "_", "_", "W", ",", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_pminuq512_mask", "(", "(", "_", "_", "v8di", ")", "_", "_", "A", ",", "(", "_", "_", "v8di", ")", "_", "_", "B", "," ]
GCC
mmix
MD
next_suggestion
CPU
630,223
[ "(", "and", "(", "match_code", "<STR_LIT>", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
code_generation
GPU
630,224
[ "Register", "AMDGPULegalizerInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ",", "bool", "ImageStore", ")", "const", "{", "const", "LLT", "S16", "=", "LLT", "::", "scalar", "(", ...
[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]
GCC
mips
CPP
next_suggestion
CPU
630,225
[ "return", "true", ";" ]
[ "int", "i", ",", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "rtx", "first", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_VECTOR", "||", "GET_MODE", "(", "op", ")", "!=", "mode", ")", "return", "false", ";", "first", "=", "...
GCC
rx
CPP
program_repair
CPU
630,226
[ "<FIXS>", "gen_safe_add", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ",", "NULL_RTX", ",", "true", ")", ";", "<FIXE>" ]
[ "gen_safe_add", "(", "stack_pointer_rtx", ",", "stack_pointer_rtx", ",", "GEN_INT", "(", "-", "(", "HOST_WIDE_INT", ")", "frame_size", ")", ",", "true", ")", ";", "else", "<BUGS>", "gen_safe_add", "(", "stack_pointer_rtx", ",", "frame_pointer_rtx", ",", "NULL_RTX"...
LLVM
AArch64
TD
next_suggestion
CPU
630,227
[ "bits", "<", "<NUM_LIT>", ">", "Rt", ";" ]
[ "class", "StoreExclusivePair", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "o2", ",", "bit", "L", ",", "bit", "o1", ",", "bit", "o0", ",", "RegisterClass", "regtype", ",", "string", "asm", ">", ":", "BaseLoadStoreExclusive", "<", "sz", ",", "...
LLVM
X86
CPP
stmt_completion
CPU
630,228
[ ")", "NewImm", "=", "Imm", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ";", "i", "!=", "NumLaneElts", "/", "<NUM_LIT>", ";", "++", "i", ")", "{", "ShuffleMask", ".", "push_back", "(", "NewImm", "%", "NumLaneElts", "+", "NumElts", "+", "l", ")", ";", "NewImm", "/", "=", "Num...
GCC
arm
MD
stmt_completion
CPU
630,229
[ ")", ")", "]" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "(", "clobber", "(", "reg", ":", "CC", "CC_REGNUM" ]
LLVM
Hexagon
TD
stmt_completion
DSP
630,230
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
LC3
CPP
code_generation
CPU
630,231
[ "SDValue", "LC3TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SDLoc", "...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]
GCC
aarch64
MD
next_suggestion
CPU
630,232
[ "<STR_LIT>" ]
[ "(", "plus", ":", "SVE_I", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SVE_I", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
630,233
[ ")", "nregs", "++", ";" ]
[ "for", "(", "regno", "=", "<NUM_LIT>", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", "&&", "ix86_save_reg", "(", "regno", ",", "true", ",", "true", ")" ]
GCC
i386
CPP
stmt_completion
CPU
630,234
[ ")", "_", "_", "B", ",", "(", "_", "_", "v4di", ")", "_", "mm256_avx512_setzero_si256", "(", ")", ",", "_", "_", "M", ")", ";" ]
[ "return", "(", "_", "_", "m256i", ")", "_", "_", "builtin_ia32_pminuq256_mask", "(", "(", "_", "_", "v4di", ")", "_", "_", "A", ",", "(", "_", "_", "v4di" ]
GCC
i386
CPP
next_suggestion
CPU
630,235
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m512i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvttps_epi64", "(", "_", "_", "m512i", "_", "_", ...
LLVM
Hexagon
TD
next_suggestion
DSP
630,236
[ "let", "isPseudo", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_trap1_noregmap", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "u8_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_b9e09e03", ",", "TypeMAPPING", ">", "{", "let", "hasSideEffects", "=", "<NUM_LIT>", ";" ]
LLVM
ARM64
TD
stmt_completion
CPU
630,237
[ ";" ]
[ "let", "DiagnosticType", "=", "<STR_LIT>" ]
LLVM
AArch64
TD
next_suggestion
CPU
630,238
[ "}" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,239
[ "Info", ".", "writeMem", "=", "true", ";" ]
[ "Info", ".", "ptrVal", "=", "CI", ".", "getOperand", "(", "<NUM_LIT>", ")", ";", "Info", ".", "align", "=", "<NUM_LIT>", ";", "const", "ConstantInt", "*", "Vol", "=", "dyn_cast", "<", "ConstantInt", ">", "(", "CI", ".", "getOperand", "(", "<NUM_LIT>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
630,240
[ "let", "isPredicable", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "CextOpcode", "=", "<STR_LIT>", ";", "let", "InputType", "=", "<STR_LIT>", ";", "...
LLVM
X86
CPP
next_suggestion
CPU
630,241
[ "SDValue", "Val", "=", "DAG", ".", "getLoad", "(", "ValVT", ",", "dl", ",", "Chain", ",", "FIN", ",", "MachinePointerInfo", "::", "getFixedStack", "(", "DAG", ".", "getMachineFunction", "(", ")", ",", "FI", ")", ",", "false", ",", "false", ",", "false"...
[ "ISD", "::", "ArgFlagsTy", "Flags", "=", "Ins", "[", "i", "]", ".", "Flags", ";", "bool", "AlwaysUseMutable", "=", "shouldGuaranteeTCO", "(", "CallConv", ",", "DAG", ".", "getTarget", "(", ")", ".", "Options", ".", "GuaranteedTailCallOpt", ")", ";", "bool"...
LLVM
AArch64
CPP
stmt_completion
CPU
630,242
[ ":" ]
[ "case", "CallingConv", "::", "Fast", ":", "case", "CallingConv", "::", "PreserveMost", ":", "case", "CallingConv", "::", "CXX_FAST_TLS", ":", "case", "CallingConv", "::", "Swift", ":", "if", "(", "Subtarget", "->", "isTargetWindows", "(", ")", "&&", "IsVarArg"...
GCC
i386
MD
next_suggestion
CPU
630,243
[ "(", "const_string", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "SWI48", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "set_attr", "<STR_LIT>", "<STR_LIT>...
LLVM
X86
CPP
next_suggestion
CPU
630,244
[ "break", ";" ]
[ "if", "(", "Offset", "<=", "<NUM_LIT>", ")", "return", "false", ";", "if", "(", "Offset", "%", "SlotSize", ")", "return", "false", ";", "int", "NumPops", "=", "Offset", "/", "SlotSize", ";", "if", "(", "NumPops", "!=", "<NUM_LIT>", "&&", "NumPops", "!=...
GCC
nds32
CPP
stmt_completion
CPU
630,245
[ "=", "<NUM_LIT>", ";" ]
[ "machine", "->", "naked_p", "=", "<NUM_LIT>", ";", "machine", "->", "fp_as_gp_p" ]
GCC
arm
CPP
next_suggestion
CPU
630,246
[ "}" ]
[ "int", "j", ";", "rtx_insn", "*", "label", ";", "for", "(", "j", "=", "GET_NUM_ELEM", "(", "vec", ")", "-", "<NUM_LIT>", ";", "j", ">=", "<NUM_LIT>", ";", "--", "j", ")", "{", "label", "=", "as_a", "<", "rtx_insn", "*", ">", "(", "XEXP", "(", "...
LLVM
ARM
TD
program_repair
CPU
630,247
[ "<FIXS>", "PatFrag", "StoreOp", ",", "SDNode", "ExtractOp", ",", "Operand", "AddrMode", ">", "<FIXE>", "<FIXS>", "(", "ins", "AddrMode", ":", "$", "Rn", ",", "DPR", ":", "$", "Vd", ",", "nohash_imm", ":", "$", "lane", ")", ",", "<FIXE>", "<FIXS>", "[",...
[ "class", "VST1LN", "bits", "<NUM_LIT>", ">", "op11_8", ",", "bits", "<NUM_LIT>", ">", "op7_4", ",", "string", "Dt", ",", "ValueType", "Ty", ",", "<BUGS>", "PatFrag", "StoreOp", ",", "SDNode", "ExtractOp", ">", "<BUGE>", ":", "NLdStLn", "<NUM_LIT>", ",", "<...
LLVM
Hexagon
TD
next_suggestion
DSP
630,248
[ "let", "Defs", "=", "[", "USR_OVF", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "prefersSlot3", "=", "<NUM_LIT>", ";" ]
GCC
c6x
MD
next_suggestion
VLIW
630,249
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,250
[ "I", "=", "std", "::", "make_unique", "<", "R600Subtarget", ">", "(", "TargetTriple", ",", "GPU", ",", "FS", ",", "*", "this", ")", ";" ]
[ "SmallString", "<", "<NUM_LIT>", ">", "SubtargetKey", "(", "GPU", ")", ";", "SubtargetKey", ".", "append", "(", "FS", ")", ";", "auto", "&", "I", "=", "SubtargetMap", "[", "SubtargetKey", "]", ";", "if", "(", "!", "I", ")", "{", "resetTargetOptions", "...
GCC
arm
CPP
code_generation
CPU
630,251
[ "static", "bool", "arm_valid_target_attribute_rec", "(", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "bool", "ret", "=", "true", ";", "for", "(", ";", "args",...
[ "Inner", "function", "to", "process", "the", "attribute", "(", "(", "target", "(", "...", ")", ")", ")", ",", "take", "an", "argument", "and", "set", "the", "current", "options", "from", "the", "argument", ".", "If", "we", "have", "a", "list", ",", "...
LLVM
Mips
CPP
next_suggestion
CPU
630,252
[ "case", "Mips", "::", "LoadImmDoubleGPR", ":" ]
[ "case", "Mips", "::", "LoadImm32", ":", "return", "expandLoadImm", "(", "Inst", ",", "true", ",", "IDLoc", ",", "Out", ",", "STI", ")", "?", "MER_Fail", ":", "MER_Success", ";", "case", "Mips", "::", "LoadImm64", ":", "return", "expandLoadImm", "(", "Ins...
LLVM
X86
CPP
stmt_completion
CPU
630,253
[ ",", "MI", ",", "Context", ")", ";" ]
[ "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TFL", "=", "STI", "->", "getFrameLowering", "(", ")", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "X86RegisterInfo", "&", "RegInfo", "=", "*", "static_cast", "<", "co...
LLVM
M88k
CPP
program_repair
MPU
630,254
[ "<FIXS>", "<FIXE>", "<FIXS>", "return", "new", "M88kMCCodeEmitter", "(", "MCII", ",", "Ctx", ")", ";", "<FIXE>" ]
[ "#", "include", "<STR_LIT>", "M88kGenMCCodeEmitter.inc", "<STR_LIT>", "MCCodeEmitter", "*", "llvm", "::", "createM88kMCCodeEmitter", "(", "const", "MCInstrInfo", "&", "MCII", ",", "<BUGS>", "const", "MCRegisterInfo", "&", "MRI", ",", "<BUGE>", "MCContext", "&", "Ctx...
GCC
i386
MD
stmt_completion
CPU
630,255
[ ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string", "<STR_LIT>", ")" ]
GCC
rs6000
CPP
stmt_completion
CPU
630,256
[ "b", ")", ";" ]
[ "_", "_", "vector", "unsigned", "char", "a", ",", "b", ",", "c", ";", "a", "=", "(", "_", "_", "vector", "unsigned", "char", ")", "vec_splats", "(", "_", "_", "m1", ")", ";", "b", "=", "(", "_", "_", "vector", "unsigned", "char", ")", "vec_spla...
LLVM
Hexagon
TD
stmt_completion
DSP
630,257
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=" ]
LLVM
Mips
CPP
stmt_completion
CPU
630,258
[ "kt0", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "kt1", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Default", "(", "-", "<NUM_LIT>", ")", ";" ]
[ "CC", "=", "StringSwitch", "<", "unsigned", ">", "(", "Name", ")", ".", "Case", "(", "<STR_LIT>", "zero", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "at", "<STR_LIT>", ",", "<NUM_LIT>", ")", ".", "Case", "(", "<STR_LIT>", "a0", ...
LLVM
Hexagon
CPP
stmt_completion
DSP
630,259
[ "->", "allocateMemRefsArray", "(", "<NUM_LIT>", ")", ";" ]
[ "SDValue", "CPTmpN1_1", ";", "const", "HexagonInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "*", ">", "(", "TM", ".", "getInstrInfo", "(", ")", ")", ";", "if", "(", "SelectADDRriS11_2", "(", "N1", ",", "CPTmpN1_0", ",", "CPT...
GCC
bfin
MD
next_suggestion
DSP
630,260
[ "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "mult", ":", "SI", "(", "sign_extend", ":", "SI", "(", "vec_select", ":", "HI", "(", "match_operand", ":", "V2HI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")"...
LLVM
AArch64
TD
stmt_completion
CPU
630,261
[ "<STR_LIT>", ";" ]
[ "def", "fpzero_izero_asmoperand", ":", "AsmOperandClass", "{", "let", "Name", "=" ]
LLVM
SystemZ
CPP
next_suggestion
CPU
630,262
[ "default", ":" ]
[ "case", "Intrinsic", "::", "s390_vstrchs", ":", "case", "Intrinsic", "::", "s390_vstrcfs", ":", "Opcode", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "CCValid", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "return", "true", ";", "case", "Intrinsic", "::", "s390_vst...
GCC
arm
MD
stmt_completion
CPU
630,263
[ ")", "]" ]
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CDE", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
tilepro
MD
next_suggestion
VLIW
630,264
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "unspec", ":", "SI", "[", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>...
LLVM
X86
TD
program_repair
CPU
630,265
[ "<FIXS>", "(", "bc_v8i64", "(", "v16i32", "(", "X86SubVBroadcast", "(", "loadv8i32", "addr", ":", "$", "src", ")", ")", ")", ")", ",", "<FIXE>", "<FIXS>", "(", "bc_v8i64", "(", "v16i32", "(", "X86SubVBroadcast", "(", "loadv8i32", "addr", ":", "$", "src",...
[ "VR512", ":", "$", "src0", ")", ",", "(", "VBROADCASTF64X4rmk", "VR512", ":", "$", "src0", ",", "VK8WM", ":", "$", "mask", ",", "addr", ":", "$", "src", ")", ">", ";", "def", ":", "Pat", "(", "vselect", "VK8WM", ":", "$", "mask", ",", "<BUGS>", ...
LLVM
Hexagon
TD
next_suggestion
DSP
630,266
[ "let", "cofMax1", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
GCC
rs6000
MD
stmt_completion
CPU
630,267
[ ")" ]
[ "V2DF", "V1TI", "(", "KF", "\t", "<STR_LIT>", ")", "(", "TF", "\t", "<STR_LIT>", ")", "TI", "]" ]
GCC
bfin
MD
stmt_completion
DSP
630,268
[ ")", ")" ]
[ "(", "define_constraint", "<STR_LIT>", "<STR_LIT>", "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
ARM
CPP
program_repair
CPU
630,269
[ "<FIXS>", "uint64_t", "StackSize", "=", "<NUM_LIT>", ";", "<FIXE>", "<FIXS>", "}", "<FIXE>" ]
[ "}", "MachineInstrBuilder", "&", "MIB", ";", "<BUGS>", "uint64_t", "StackSize", ";", "<BUGE>", "}", ";", "<BUGS>", "}", "<BUGE>", "void", "ARMCallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "ArgInfo", ">...
LLVM
Mips
CPP
stmt_completion
CPU
630,270
[ "i32", ")", ";" ]
[ "inline", "SDValue", "getI32Imm", "(", "unsigned", "Imm", ")", "{", "return", "CurDAG", "->", "getTargetConstant", "(", "Imm", ",", "MVT", "::" ]
LLVM
ARM64
TD
next_suggestion
CPU
630,271
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "isUnsigned", ";" ]
[ "class", "BaseIntegerToFPUnscaled", "<", "bit", "isUnsigned", ",", "RegisterClass", "srcType", ",", "RegisterClass", "dstType", ",", "ValueType", "dvt", ",", "string", "asm", ",", "SDNode", "node", ">", ":", "I", "<", "(", "outs", "dstType", ":", "$", "Rd", ...
LLVM
Hexagon
TD
next_suggestion
DSP
630,272
[ "bits", "<", "<NUM_LIT>", ">", "Pe4", ";" ]
[ "class", "Enc_a94f3b", ":", "OpcodeHexagon", "{", "bits", "<", "<NUM_LIT>", ">", "Rs32", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rs32", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "bits", "<", "<NUM_LIT>", ">", "Rt32", ";", ...
LLVM
AArch64
TD
next_suggestion
CPU
630,273
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "setFlags", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "...
LLVM
Hexagon
TD
next_suggestion
DSP
630,274
[ "}" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
GCC
rs6000
CPP
code_generation
CPU
630,275
[ "void", "\\", "toc_section", "(", ")", "\\", "{", "\\", "if", "(", "TARGET_MINIMAL_TOC", ")", "\\", "{", "\\", "\\", "if", "(", "!", "toc_initialized", ")", "\\", "{", "\\", "fputs", "(", "<STR_LIT>", "\\t.toc\\nLCTOC..1:\\n", "<STR_LIT>", ",", "asm_out_fi...
[ "This", "is", "just", "a", "placeholder", "to", "make", "linking", "work", "without", "having", "to", "add", "this", "to", "the", "generic", "Darwin", "EXTRA_SECTIONS", ".", "If", "-mcall-aix", "is", "ever", "needed", "for", "Darwin", "(", "not", "too", "l...
LLVM
Hexagon
TD
next_suggestion
DSP
630,276
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_combine_hl", ":", "HInst", "<", "(", "outs", "IntRegs", ":", "$", "Rd32", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rt32", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_5a2711e5", ",", "TypeALU32_3op", ">", ",", "Enc_...
LLVM
AArch64
CPP
stmt_completion
CPU
630,277
[ "(", "SrcReg", ")", ".", "addImm", "(", "<NUM_LIT>", ")", ".", "addImm", "(", "Imm", ")", ";" ]
[ "return", "Emiti1Ext", "(", "SrcReg", ",", "DestVT", ",", "isZExt", ")", ";", "case", "MVT", "::", "i8", ":", "if", "(", "DestVT", "==", "MVT", "::", "i64", ")", "Opc", "=", "isZExt", "?", "<STR_LIT>", "::", "<STR_LIT>", ":", "<STR_LIT>", "::", "<STR...
LLVM
Mips
CPP
next_suggestion
CPU
630,278
[ "}" ]
[ "unsigned", "Base", "=", "fieldFromInstruction", "(", "Insn", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ")", ";", "Reg", "=", "getReg", "(", "Decoder", ",", "Mips", "::", "COP2RegClassID", ",", "Reg", ")", ";", "Base", "=", "getReg", "(", "Decoder", ",", "Mips...
GCC
ia64
MD
next_suggestion
CPU
630,279
[ "rtx", "bsp", "=", "gen_rtx_REG", "(", "Pmode", ",", "<NUM_LIT>", ")" ]
[ "[", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", "(", "use", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR...
LLVM
Mips
CPP
next_suggestion
CPU
630,280
[ "updateValueMap", "(", "I", ",", "DestReg", ")", ";" ]
[ "if", "(", "!", "isTypeLegal", "(", "SrcTy", ",", "SrcVT", ")", ")", "return", "false", ";", "if", "(", "SrcVT", "!=", "MVT", "::", "f32", "&&", "SrcVT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "unsigned", "SrcReg", "=", "getRegForValu...
GCC
ia64
CPP
program_repair
CPU
630,281
[ "<FIXS>", "case", "E_QImode", ":", "case", "E_HImode", ":", "case", "E_SImode", ":", "case", "E_DImode", ":", "case", "E_TImode", ":", "<FIXE>", "<FIXS>", "case", "E_SFmode", ":", "case", "E_DFmode", ":", "case", "E_XFmode", ":", "case", "E_RFmode", ":", "...
[ "{", "switch", "(", "mode", ")", "{", "<BUGS>", "case", "QImode", ":", "case", "HImode", ":", "case", "SImode", ":", "case", "DImode", ":", "case", "TImode", ":", "<BUGE>", "return", "true", ";", "<BUGS>", "case", "SFmode", ":", "case", "DFmode", ":", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,282
[ "}" ]
[ "bool", "isTrapHandlerEnabled", "(", ")", "const", "{", "return", "TrapHandler", ";" ]
GCC
mep
MD
stmt_completion
CPU
630,283
[ ")" ]
[ "(", "define_predicate", "<STR_LIT>", "(", "match_test", "<STR_LIT>", ")" ]
GCC
arm
CPP
next_suggestion
CPU
630,284
[ "}" ]
[ "unsigned", "int", "count", "=", "<NUM_LIT>", ";", "unsigned", "int", "n", "=", "<NUM_LIT>", ";", "sbitmap_iterator", "sbi", ";", "EXECUTE_IF_SET_IN_BITMAP", "(", "bmap", ",", "<NUM_LIT>", ",", "n", ",", "sbi", ")", "count", "++", ";", "return", "count", "...
LLVM
Hexagon
TD
next_suggestion
DSP
630,285
[ "let", "isPredicated", "=", "<NUM_LIT>", ";" ]
[ "def", "J2_jumprfnew", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "PredRegs", ":", "$", "Pu4", ",", "IntRegs", ":", "$", "Rs32", ")", ",", "<STR_LIT>", ",", "tc_b51dc29a", ",", "TypeJ", ">", ",", "Enc_88d4d9", ",", "PredNewRel", "{", "let"...
LLVM
Mips
CPP
next_suggestion
CPU
630,286
[ "printOperand", "(", "MI", ",", "OpNum", ",", "O", ")", ";" ]
[ "break", ";", "case", "'", "D", "'", ":", "case", "'", "L", "'", ":", "case", "'", "M", "'", ":", "{", "if", "(", "OpNum", "==", "<NUM_LIT>", ")", "return", "true", ";", "const", "MachineOperand", "&", "FlagsOP", "=", "MI", "->", "getOperand", "(...
GCC
alpha
CPP
stmt_completion
MPU
630,287
[ "<NUM_LIT>", ":", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "alpha_cpu", "==", "PROCESSOR_EV4", "?" ]
LLVM
Hexagon
CPP
next_suggestion
DSP
630,288
[ "}" ]
[ "if", "(", "!", "IsPermitted", "&&", "HasReversePairs", ")", "{", "for", "(", "auto", "R", ":", "ReversePairs", ")", "reportError", "(", "<STR_LIT>", "register pair `", "<STR_LIT>", "+", "Twine", "(", "RI", ".", "getName", "(", "R", ")", ")", "+", "<STR_...
LLVM
AArch64
TD
next_suggestion
CPU
630,289
[ "}" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "DiagnosticType", "=", "<STR_LIT>", ";" ]
LLVM
Cpu0
CPP
next_suggestion
CPU
630,290
[ "case", "k_Register", ":" ]
[ "case", "k_Memory", ":", "OS", "<<", "<STR_LIT>", "Mem<", "<STR_LIT>", ";", "OS", "<<", "Mem", ".", "Base", ";", "OS", "<<", "<STR_LIT>", ", ", "<STR_LIT>", ";", "OS", "<<", "*", "Mem", ".", "Off", ";", "OS", "<<", "<STR_LIT>", ">", "<STR_LIT>", ";",...
GCC
i386
CPP
stmt_completion
CPU
630,291
[ "_", "_", "A", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_maskz_broadcastb_epi8", "(", "_", "_", "mmask16", "_", "_"...
LLVM
X86
CPP
next_suggestion
CPU
630,292
[ "break", ";" ]
[ "case", "X86", "::", "FsFLD0SD", ":", "case", "X86", "::", "FsFLD0SS", ":", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Small", "&&", "TM", ".", "getCodeModel", "(", ")", "!=", "CodeModel", "::", "Kernel", ")", "ret...
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,293
[ ")", ";" ]
[ "Ovr", ".", "schedule", "(", ")", ";", "const", "auto", "RP", "=", "getRegionPressure", "(", "*", "R", ")", ";", "LLVM_DEBUG", "(", "printSchedRP", "(", "dbgs", "(", ")", ",", "R", "->", "MaxPressure", ",", "RP", ")", ")", ";", "if", "(", "RP", "...
LLVM
ARM64
TD
stmt_completion
CPU
630,294
[ "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=" ]
LLVM
X86
TD
program_repair
CPU
630,295
[ "<FIXS>", "(", "IntId64", "(", "bitconvert", "(", "load_mmx", "addr", ":", "$", "src", ")", ")", ")", ")", "]", ",", "<FIXE>" ]
[ "def", "rm64", ":", "MMXSS38I", "opc", ",", "MRMSrcMem", ",", "(", "outs", "VR64", ":", "$", "dst", ")", ",", "(", "ins", "i64mem", ":", "$", "src", ")", ",", "!", "strconcat", "(", "OpcodeStr", ",", "<STR_LIT>", ")", ",", "[", "(", "set", "VR64"...
LLVM
X86
CPP
next_suggestion
CPU
630,296
[ "}" ]
[ "bool", "hasSSSE3orAVX", "(", ")", "const", "{", "return", "hasSSSE3", "(", ")", "||", "hasAVX", "(", ")", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
630,297
[ "StringMap", "<", "unsigned", ">", "::", "const_iterator", "Entry", "=", "RegisterReqs", ".", "find", "(", "lowerCase", ")", ";" ]
[ "unsigned", "RegNum", "=", "MatchRegisterName", "(", "lowerCase", ")", ";", "if", "(", "!", "RegNum", ")", "{", "RegNum", "=", "StringSwitch", "<", "unsigned", ">", "(", "lowerCase", ")", ".", "Case", "(", "<STR_LIT>", "r13", "<STR_LIT>", ",", "ARM", "::...
GCC
sh
MD
program_repair
CPU
630,298
[ "<FIXS>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")", "]", ")", "<FIXE>" ]
[ "(", "plus", ":", "SF", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "SF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<BUGS>", "<STR_LIT>", ")", "<BUGE>", "(", "define_i...
GCC
mips
MD
stmt_completion
CPU
630,299
[ ")", "]", ")" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "set", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "abs", ":", "ANYF", "(", "match_operand", ":", "ANYF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>...