Datasets:
docz1105
/
ComBack_Plus_Plus

Dataset card Data Studio Files
xet
Compiler_Type
stringclasses
2 values
Target
stringclasses
176 values
Programming Language
stringclasses
3 values
Task
stringclasses
4 values
Target_Type
stringclasses
7 values
Idx
int64
0
636k
Ground_Truth
listlengths
0
2.32k
Input
listlengths
1
1.02k
LLVM
X86
CPP
stmt_completion
CPU
630,700
[ "(", "MMOBegin", ",", "MMOEnd", ")", ";" ]
[ "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "Addr", ".", "size", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "MIB", ".", "addOperand", "(", "Addr", "[", "i", "]", ")", ";", "MIB", ".", "addReg", "(", "SrcReg", ",", ...
GCC
sparc
CPP
program_repair
CPU
630,701
[ "<FIXS>", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "<FIXE>" ]
[ "add_reg_note", "(", "insn", ",", "REG_CFA_ADJUST_CFA", ",", "gen_rtx_SET", "(", "VOIDmode", ",", "hard_frame_pointer_rtx", ",", "<BUGS>", "plus_constant", "(", "stack_pointer_rtx", ",", "<BUGE>", "size", ")", ")", ")", ";", "}" ]
GCC
i386
CPP
stmt_completion
CPU
630,702
[ ",", "insn", ")", ";" ]
[ "if", "(", "rgn", "==", "CONTAINING_RGN", "(", "e", "->", "src", "->", "index", ")", "&&", "BLOCK_TO_BB", "(", "bb", "->", "index", ")", ">", "BLOCK_TO_BB", "(", "e", "->", "src", "->", "index", ")", ")", "add_dependee_for_func_arg", "(", "first_arg", ...
LLVM
ARM
TD
stmt_completion
CPU
630,703
[ ",", "addrmode6align64", ">", ";" ]
[ "def", "VLD1d16T", ":", "VLD1D3", "<", "{", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "?", "}", ",", "<STR_LIT>" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,704
[ "}" ]
[ "let", "hasNewValue", "=", "<NUM_LIT>", ";", "let", "opNewValue", "=", "<NUM_LIT>", ";", "let", "isPseudo", "=", "<NUM_LIT>", ";", "let", "isCodeGenOnly", "=", "<NUM_LIT>", ";" ]
GCC
cris
MD
stmt_completion
MPU
630,705
[ "[", "<NUM_LIT>", "]", ")", ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "{", "if", "(", "TARGET_V32", "&", "&", "MEM_P", "(", "operands" ]
LLVM
ARM
CPP
next_suggestion
CPU
630,706
[ "}" ]
[ "if", "(", "TFI", "->", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", "ARM", "::", "SP", ";" ]
LLVM
ARM
CPP
stmt_completion
CPU
630,707
[ "New", ")", ";" ]
[ "SDValue", "Base", "=", "LD", "->", "getBasePtr", "(", ")", ";", "SDValue", "Ops", "[", "]", "=", "{", "Base", ",", "getAL", "(", "CurDAG", ",", "SDLoc", "(", "N", ")", ")", ",", "CurDAG", "->", "getRegister", "(", "<NUM_LIT>", ",", "MVT", "::", ...
LLVM
AArch64
TD
next_suggestion
CPU
630,708
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "Rd", ";" ]
[ "bits", "<", "<NUM_LIT>", ">", "Rd", ";", "bits", "<", "<NUM_LIT>", ">", "Rn", ";", "bits", "<", "<NUM_LIT>", ">", "immr", ";", "bits", "<", "<NUM_LIT>", ">", "imms", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";", "le...
GCC
s390
MD
stmt_completion
MPU
630,709
[ "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,710
[ ")", "{" ]
[ "static", "inline", "bool", "IsImageType", "(", "StringRef", "TypeString" ]
GCC
aarch64
MD
next_suggestion
CPU
630,711
[ "<STR_LIT>" ]
[ "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", ")", "(", "unspec", ":", "DI", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", "UNSPEC_CALLEE_ABI", ")", "(", "clobber", "(", "reg", ":", "DI", "LR_REGNUM", ")", ")", "]", ")", "]",...
GCC
alpha
MD
stmt_completion
MPU
630,712
[ "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_insn_reservation", "<STR_LIT>", "<NUM_LIT>", "(", "and", "(", "eq_attr" ]
LLVM
X86
TD
program_repair
CPU
630,713
[ "<FIXS>", "def", ":", "Pat", "(", "v2i64", "(", "InVecOp", "(", "loadv8i16", "addr", ":", "$", "src", ")", ")", ")", ",", "<FIXE>" ]
[ "(", "!", "cast", "I", ">", "(", "OpcPrefix", "#", "WQZ128rm", ")", "addr", ":", "$", "src", ")", ">", ";", "def", ":", "Pat", "(", "v2i64", "(", "InVecOp", "(", "v8i16", "(", "vzload_v2i64", "addr", ":", "$", "src", ")", ")", ")", ")", ",", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,714
[ "if", "(", "VT", "==", "MVT", "::", "i32", "||", "(", "VT", "==", "MVT", "::", "i16", "&&", "Subtarget", "->", "hasMed3_16", "(", ")", ")", ")", "return", "DAG", ".", "getNode", "(", "Med3Opc", ",", "SL", ",", "VT", ",", "Src", ",", "MaxVal", "...
[ "ConstantSDNode", "*", "MaxK", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "MaxVal", ")", ";", "if", "(", "!", "MinK", "||", "!", "MaxK", ")", "return", "SDValue", "(", ")", ";", "if", "(", "Signed", ")", "{", "if", "(", "MaxK", "->", "getAPI...
GCC
sh
CPP
next_suggestion
CPU
630,715
[ "}" ]
[ "static", "int", "sh_symbian_get_strip_length", "(", "int", "c", ")", "{", "return", "(", "c", "==", "SH_SYMBIAN_FLAG_CHAR", "[", "<NUM_LIT>", "]", ")", "?", "strlen", "(", "DLL_EXPORT_PREFIX", ")", ":", "<NUM_LIT>", ";" ]
LLVM
Mips
CPP
code_generation
CPU
630,716
[ "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "*", "_", ...
[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]
GCC
mips
MD
next_suggestion
CPU
630,717
[ "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
nds32
CPP
next_suggestion
CPU
630,718
[ "}" ]
[ "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\tmfusr\\t$r16,$pc\\n", "<STR_LIT>", ")", ";", "asm_fprintf", "(", "f", ",", "<STR_LIT>", "\\tlwi\\t$r15,[$r16 + 20] ", "<STR_LIT>", "<STR_LIT>", "! load nested function address\\n", "<STR_LIT>", ")", ";", "asm_fprintf", "(", ...
LLVM
Mips
TD
program_repair
CPU
630,719
[ "<FIXS>", "class", "MFHI_DESC", ":", "MFHI_DESC_BASE", "<STR_LIT>", ",", "ACC64DSPOpnd", ",", "MipsExtractHI", ",", "NoItinerary", ">", ";", "class", "MFLO_DESC", ":", "MFHI_DESC_BASE", "<STR_LIT>", ",", "ACC64DSPOpnd", ",", "MipsExtractLO", ",", "NoItinerary", ">",...
[ "Defs", "[", "DSPOutFlag16_19", "]", ">", ";", "<BUGS>", "class", "MFHI_DESC", ":", "MFHI_DESC_BASE", "<STR_LIT>", ",", "HI32DSPOpnd", ",", "NoItinerary", ">", ";", "class", "MFLO_DESC", ":", "MFHI_DESC_BASE", "<STR_LIT>", ",", "LO32DSPOpnd", ",", "NoItinerary", ...
LLVM
AArch64
CPP
next_suggestion
CPU
630,720
[ "assert", "(", "Opc", "&&", "<STR_LIT>", "Unknown register class", "<STR_LIT>", ")", ";" ]
[ "else", "assert", "(", "SrcReg", "!=", "<STR_LIT>", "::", "<STR_LIT>", ")", ";", "}", "else", "if", "(", "<STR_LIT>", "::", "<STR_LIT>", ".", "hasSubClassEq", "(", "RC", ")", ")", "Opc", "=", "<STR_LIT>", "::", "<STR_LIT>", ";", "break", ";", "case", "...
GCC
m68k
CPP
stmt_completion
MPU
630,721
[ ";" ]
[ "if", "(", "(", "i", "==", "-", "<NUM_LIT>", ")", "||", "(", "i", ">=", "<NUM_LIT>", "&&", "i", "<=", "<NUM_LIT>", ")", ")", "return", "<NUM_LIT>", ";", "}", "return", "<NUM_LIT>" ]
LLVM
X86
CPP
stmt_completion
CPU
630,722
[ "(", "NewMask", ")", ",", "NewOp2", ")", ")", ";" ]
[ "SDValue", "NewOp1", "=", "BITCAST", "(", "A", ",", "MVT", "::", "v4i32", ")", ";", "SDValue", "NewOp2", "=", "BITCAST", "(", "B", ",", "MVT", "::", "v4i32", ")", ";", "SDValue", "R", "=", "OR", "(", "AND", "(", "NewMask", ",", "NewOp1", ")", ","...
GCC
mn10300
CPP
program_repair
MPU
630,723
[ "<FIXS>", "return", "GENERAL_REGS", ";", "<FIXE>" ]
[ "addr", "=", "XEXP", "(", "x", ",", "<NUM_LIT>", ")", ";", "if", "(", "addr", "&&", "CONSTANT_ADDRESS_P", "(", "addr", ")", ")", "<BUGS>", "return", "DATA_OR_EXTENDED_REGS", ";", "<BUGE>", "}" ]
LLVM
AArch64
TD
next_suggestion
CPU
630,724
[ "let", "DecoderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "pstatefield", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "}", "=", "imm", "...
GCC
mips
CPP
program_repair
CPU
630,725
[ "<FIXS>", "{", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t%s\\t%s,", "<STR_LIT>", ",", "(", "TARGET_SINGLE_FLOAT", "?", "(", "store_p", "?", "<STR_LIT>", "s.s", "<STR_LIT>", ":", "<STR_LIT>", "l.s", "<STR_LIT>", ")", ":", "(", "store_p", "?", "<STR_LIT>", ...
[ "emit_move_insn", "(", "reg_rtx", ",", "mem_rtx", ")", ";", "}", "else", "<BUGS>", "fprintf", "(", "file", ",", "<STR_LIT>", "\\t%s\\t%s,%ld(%s)\\n", "<STR_LIT>", ",", "(", "TARGET_SINGLE_FLOAT", "?", "(", "store_p", "?", "<STR_LIT>", "s.s", "<STR_LIT>", ":", ...
LLVM
ARM
CPP
stmt_completion
CPU
630,726
[ ")", "const", "{" ]
[ "bool", "isVectorIndex64", "(" ]
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,727
[ "(", "this", ")", ";" ]
[ "return", "AMDGPU", "::", "IsaInfo", "::", "getMaxWavesPerEU" ]
LLVM
ARM
TD
next_suggestion
CPU
630,728
[ "let", "RenderMethod", "=", "<STR_LIT>", ";" ]
[ "let", "Name", "=", "<STR_LIT>", ";", "let", "ParserMethod", "=", "<STR_LIT>", ";" ]
LLVM
ARM
CPP
next_suggestion
CPU
630,729
[ "}" ]
[ "for", "(", "const", "auto", "&", "MO", ":", "MI", "->", "operands", "(", ")", ")", "if", "(", "MO", ".", "isReg", "(", ")", "&&", "MO", ".", "getReg", "(", ")", "==", "ARM", "::", "CPSR", "&&", "MO", ".", "isDef", "(", ")", ")", "return", ...
GCC
i386
CPP
next_suggestion
CPU
630,730
[ "}" ]
[ "extern", "_", "_", "inline", "void", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtusepi16_storeu_epi8", "(", "void", "*", "_", "_", "P", ",", ...
GCC
i386
CPP
program_repair
CPU
630,731
[ "<FIXS>", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "global_options_set", ",", "&", "cur_target", ")", ";", "<FIXE>" ]
[ "break", ";", "}", "<BUGS>", "cl_target_option_restore", "(", "&", "global_options", ",", "&", "cur_target", ")", ";", "<BUGE>", "if", "(", "predicate_list", "&&", "arg_str", "==", "NULL", ")", "{" ]
LLVM
Hexagon
TD
stmt_completion
DSP
630,732
[ "[", "P0", "]", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "isPredica...
LLVM
WebAssembly
CPP
stmt_completion
Virtual ISA
630,733
[ "Op", ".", "getFPImm", "(", ")", ")", ")", ")", ";" ]
[ "}", "else", "if", "(", "Op", ".", "isImm", "(", ")", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "assert", "(", "(", "OpNo", "<", "Desc", ".", "getNumOperands", "(", ...
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,734
[ "if", "(", "CntName", "==", "<STR_LIT>", "vmcnt", "<STR_LIT>", ")", "IntVal", "=", "encodeVmcnt", "(", "ISA", ",", "IntVal", ",", "CntVal", ")", ";" ]
[ "if", "(", "getLexer", "(", ")", ".", "isNot", "(", "AsmToken", "::", "Integer", ")", ")", "return", "true", ";", "if", "(", "getParser", "(", ")", ".", "parseAbsoluteExpression", "(", "CntVal", ")", ")", "return", "true", ";", "if", "(", "getLexer", ...
GCC
arm
CPP
next_suggestion
CPU
630,735
[ "case", "<NUM_LIT>", ":", "return", "V4BImode", ";" ]
[ "case", "<NUM_LIT>", ":", "return", "V16BImode", ";", "case", "<NUM_LIT>", ":", "return", "V8BImode", ";" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,736
[ "let", "opNewValue", "=", "<NUM_LIT>", ";" ]
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";", "let", "hasNewVal...
LLVM
AArch64
TD
next_suggestion
CPU
630,737
[ "let", "Inst", "{", "<NUM_LIT>", "-", "<NUM_LIT>", "}", "=", "opc", ";" ]
[ "class", "BaseLoadStorePreIdx", "<", "bits", "<", "<NUM_LIT>", ">", "sz", ",", "bit", "V", ",", "bits", "<", "<NUM_LIT>", ">", "opc", ",", "dag", "oops", ",", "dag", "iops", ",", "string", "asm", ",", "string", "cstr", ",", "list", "<", "dag", ">", ...
LLVM
AArch64
TD
stmt_completion
CPU
630,738
[ ",", "VPR128", ">", ";" ]
[ "def", "CMLSvvv_2D", ":", "NeonI_compare_aliases", "<", "<STR_LIT>", ",", "<STR_LIT>", ",", "CMHSvvv_2D" ]
LLVM
X86
TD
stmt_completion
CPU
630,739
[ "]", ">", ",", "VEX", ",", "VEX_WIG", ";" ]
[ "def", "VMOVLPSmr", ":", "VPSI", "<", "<NUM_LIT>", ",", "MRMDestMem", ",", "(", "outs", ")", ",", "(", "ins", "f64mem", ":", "$", "dst", ",", "VR128", ":", "$", "src", ")", ",", "<STR_LIT>", ",", "[", "(", "store", "(", "f64", "(", "extractelt", ...
GCC
i386
CPP
stmt_completion
CPU
630,740
[ "_", "_", "m128", "_", "_", "A", ",", "const", "int", "_", "_", "imm", ")", "{" ]
[ "extern", "_", "_", "inline", "_", "_", "mmask8", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm_mask_fpclass_ps_mask", "(", "_", "_", "mmask8", "_", "_",...
GCC
h8300
CPP
program_repair
MPU
630,741
[ "<FIXS>", "if", "(", "type", "==", "CLOBBER", ")", "return", "(", "a", "==", "SHIFT_LOOP", "||", "lr", "==", "SHIFT_LOOP", "||", "ar", "==", "SHIFT_LOOP", "||", "(", "TARGET_H8300H", "&&", "mode", "==", "SImode", "&&", "count", "==", "<NUM_LIT>", ")", ...
[ "}", "<BUGS>", "return", "(", "a", "==", "SHIFT_LOOP", "||", "lr", "==", "SHIFT_LOOP", "||", "ar", "==", "SHIFT_LOOP", "||", "(", "TARGET_H8300H", "&&", "mode", "==", "SImode", "&&", "count", "==", "<NUM_LIT>", ")", ")", ";", "<BUGE>", "}" ]
LLVM
ARM
TD
stmt_completion
CPU
630,742
[ ",", "NVTBLFrm", ",", "IIC_VTB3", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "<STR_LIT>", ",", "[", "]", ">", ";" ]
[ "def", "VTBL3", ":", "N3V", "<", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "<NUM_LIT>", ",", "(", "outs", "DPR", ":", "$", "Vd", ")", ",", "(", "ins", "VecListThreeD", ":", "$", "Vn", ",", "DPR", ":", ...
GCC
i386
CPP
next_suggestion
CPU
630,743
[ "}" ]
[ "extern", "_", "_", "inline", "_", "_", "m128i", "_", "_", "attribute__", "(", "(", "_", "_", "gnu_inline__", ",", "_", "_", "always_inline__", ",", "_", "_", "artificial__", ")", ")", "_", "mm512_mask_cvtepi64_epi16", "(", "_", "_", "m128i", "_", "_",...
GCC
sh
CPP
stmt_completion
CPU
630,744
[ "const", "{" ]
[ "basic_block", "bb", "(", "void", ")" ]
GCC
i386
MD
program_repair
CPU
630,745
[ "<FIXS>", "<STR_LIT>", "<FIXE>" ]
[ "(", "define_insn", "<STR_LIT>", "[", "(", "match_parallel", "<NUM_LIT>", "<STR_LIT>", "[", "(", "unspec_volatile", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "UNSPECV_VZEROUPPER", ")", "]", ")", "]", "<BUGS>", "<STR_LIT>", "<BUGE>", "<STR_LIT>", "[", "(", ...
LLVM
CellSPU
TD
stmt_completion
MPU
630,746
[ ",", "LoadNOP", ",", "pattern", ">", ";" ]
[ "class", "ILAInst", "<", "dag", "OOL", ",", "dag", "IOL", ",", "list", "<", "dag", ">", "pattern", ">", ":", "RI18Form", "<", "<NUM_LIT>", ",", "OOL", ",", "IOL", ",", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,747
[ "if", "(", "Info", "->", "getScratchWaveOffsetReg", "(", ")", "!=", "AMDGPU", "::", "SCRATCH_WAVE_OFFSET_REG", ")", "{" ]
[ "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", ...
GCC
spu
MD
stmt_completion
MPU
630,748
[ ")", "]", ")" ]
[ "(", "define_mode_attr", "v", "\t", "[", "(", "V8HI", "<STR_LIT>", ")", "(", "V4SI", "<STR_LIT>", ")", "(", "HI", "<STR_LIT>", ")", "(", "SI", "<STR_LIT>" ]
LLVM
WebAssembly
CPP
next_suggestion
Virtual ISA
630,749
[ "HeaderMBB", "->", "splice", "(", "HeaderMBB", "->", "end", "(", ")", ",", "MBB", ",", "MBB", "->", "begin", "(", ")", ",", "MBB", "->", "end", "(", ")", ")", ";" ]
[ "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "auto", "*", "RangeCheck", "=", "MRI", ".", "getVRegDef", "(", "Cond", "[", "<NUM_LIT>", "]", ".", "getReg", "(", ")", ")", ";", "assert", "(", "RangeCheck", "!=", "nullptr...
LLVM
TPC
TD
stmt_completion
Virtual ISA
630,750
[ "<STR_LIT>", ";" ]
[ "let", "RenderMethod", "=", "<STR_LIT>", ";", "let", "PredicateMethod", "=" ]
GCC
avr
CPP
stmt_completion
MPU
630,751
[ ")", ";" ]
[ "static", "tree", "avr_fold_absfx", "(", "tree", "tval", ")", "{", "if", "(", "FIXED_CST", "!=", "TREE_CODE", "(", "tval", ")", ")", "return", "NULL_TREE", ";", "FIXED_VALUE_TYPE", "fval", "=", "TREE_FIXED_CST", "(", "tval", ")", ";", "unsigned", "int", "b...
GCC
i386
MD
stmt_completion
CPU
630,752
[ "]", ")" ]
[ "(", "define_peephole2", "[", "(", "set", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operator", "<NUM_LIT>", "<STR_LIT>", "[", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", "]", ")",...
GCC
aarch64
MD
stmt_completion
CPU
630,753
[ ")", ")" ]
[ "(", "and", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>", ")", "(", "eq_attr", "<STR_LIT>", "<STR_LIT>" ]
GCC
cris
CPP
stmt_completion
MPU
630,754
[ "(", "whole_jump_insn", ")", ";" ]
[ "gcc_assert", "(", "whole_jump_insn", "!=", "NULL_RTX", "&&", "LABEL_P", "(", "whole_jump_insn", ")", ")", ";", "whole_jump_insn", "=", "prev_nonnote_nondebug_insn", "(", "whole_jump_insn", ")", ";", "gcc_assert", "(", "whole_jump_insn", "!=", "NULL_RTX", "&&", "JUM...
LLVM
X86
CPP
next_suggestion
CPU
630,755
[ "}" ]
[ "bool", "X86PassConfig", "::", "addPostFastRegAllocRewrite", "(", ")", "{", "addPass", "(", "createX86FastTileConfigPass", "(", ")", ")", ";", "return", "true", ";" ]
GCC
sparc
CPP
stmt_completion
CPU
630,756
[ "operands", ")", ";" ]
[ "if", "(", "TARGET_HARD_QUAD", ")", "emit_hard_tfmode_operation", "(", "code", "," ]
GCC
aarch64
CPP
program_repair
CPU
630,757
[ "<FIXS>", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate1", "==", "INVALID_REGNUM", ")", "<FIXE>", "<FIXS>", "else", "if", "(", "cfun", "->", "machine", "->", "frame", ".", "wb_candidate2", "==", "INVALID_REGNUM", "<FIXE>", "<FIXS>", "...
[ "if", "(", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", "==", "SLOT_REQUIRED", ")", "{", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", "=", "offset", ";", "<BUGS>", "if", "(", "cfun", "...
LLVM
Hexagon
TD
stmt_completion
DSP
630,758
[ "<NUM_LIT>", "}", "=", "<NUM_LIT>", ";" ]
[ "def", "A2_minup", ":", "HInst", "<", "(", "outs", "DoubleRegs", ":", "$", "Rdd32", ")", ",", "(", "ins", "DoubleRegs", ":", "$", "Rtt32", ",", "DoubleRegs", ":", "$", "Rss32", ")", ",", "<STR_LIT>", ",", "tc_779080bf", ",", "TypeALU64", ">", ",", "E...
LLVM
X86
CPP
program_repair
CPU
630,759
[ "<FIXS>", "int", "FIOffset", ";", "<FIXE>" ]
[ "int", "FrameIndex", "=", "MI", ".", "getOperand", "(", "FIOperandNum", ")", ".", "getIndex", "(", ")", ";", "<BUGS>", "int64_t", "FIOffset", ";", "<BUGE>", "Register", "BasePtr", ";", "if", "(", "MI", ".", "isReturn", "(", ")", ")", "{", "assert", "("...
GCC
h8300
CPP
next_suggestion
MPU
630,760
[ "}" ]
[ "static", "bool", "h8300_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "||", "(", "(", "mode1", "==", "QImode", "||", "mode1", "==", "HImode", "||", "mode1", "==", "SImode", "...
LLVM
ARM
CPP
stmt_completion
CPU
630,761
[ "<NUM_LIT>", ")", ";" ]
[ "const", "size_t", "TagHeaderSize", "=", "<NUM_LIT>", "+", "<NUM_LIT>", ";", "Streamer", ".", "EmitIntValue", "(", "VendorHeaderSize", "+", "TagHeaderSize", "+", "ContentsSize", ",", "<NUM_LIT>", ")", ";", "Streamer", ".", "EmitBytes", "(", "CurrentVendor", ",", ...
LLVM
NMX
CPP
stmt_completion
VLIW
630,762
[ "=", "FI", ";" ]
[ "InArgFIRange", ".", "second" ]
LLVM
ARM
CPP
stmt_completion
CPU
630,763
[ "(", "Regs", "[", "i", "]", ".", "second", ")", ")", ";" ]
[ "else", "{", "NewBase", "=", "Scratch", ";", "if", "(", "NewBase", "==", "<NUM_LIT>", ")", "return", "false", ";", "}", "int", "BaseOpc", "=", "!", "isThumb2", "?", "ARM", "::", "ADDri", ":", "(", "(", "Base", "==", "ARM", "::", "SP", ")", "?", "...
LLVM
SystemZ
TD
program_repair
CPU
630,764
[ "<FIXS>", "def", ":", "ProcessorModel", "<STR_LIT>", ",", "Z196Model", ",", "<FIXE>", "<FIXS>", "def", ":", "ProcessorModel", "<STR_LIT>", ",", "ZEC12Model", ",", "<FIXE>", "<FIXS>", "def", ":", "ProcessorModel", "<STR_LIT>", ",", "Z13Model", ",", "<FIXE>" ]
[ "def", ":", "Processor", "<STR_LIT>", ",", "NoItineraries", ",", "[", "]", ">", ";", "def", ":", "Processor", "<STR_LIT>", ",", "NoItineraries", ",", "[", "]", ">", ";", "<BUGS>", "def", ":", "Processor", "<STR_LIT>", ",", "NoItineraries", ",", "<BUGE>", ...
GCC
s390
MD
next_suggestion
MPU
630,765
[ "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>" ]
GCC
i386
CPP
stmt_completion
CPU
630,766
[ "_", "mmask16", ")", "-", "<NUM_LIT>", ")", ";" ]
[ "return", "(", "_", "_", "mmask16", ")", "_", "_", "builtin_ia32_cmpb128_mask", "(", "(", "_", "_", "v16qi", ")", "_", "_", "X", ",", "(", "_", "_", "v16qi", ")", "_", "_", "Y", ",", "<NUM_LIT>", ",", "(", "_" ]
GCC
msp430
MD
stmt_completion
MPU
630,767
[ "<STR_LIT>", ")", ")" ]
[ "(", "define_attr", "<STR_LIT>", "<STR_LIT>", "(", "const_string" ]
GCC
visium
MD
stmt_completion
Virtual ISA
630,768
[ "<NUM_LIT>", ")", ",", "operands", "[", "<NUM_LIT>", "]", ")" ]
[ "(", "label_ref", "(", "match_operand", "<NUM_LIT>", "<STR_LIT>", ")", ")", "(", "pc", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "<STR_LIT>", "[", "(", "const_int", "<NUM_LIT>", ")", "]", "{", "visium_split_cbranch", "(", "GET_CODE", "(", "operands", "["...
LLVM
AArch64
CPP
next_suggestion
CPU
630,769
[ "}" ]
[ "const", "AArch64GNULDBackend", "&", "getTarget", "(", ")", "const", "{", "return", "m_Target", ";" ]
GCC
aarch64
MD
stmt_completion
CPU
630,770
[ "(", "match_operand", ":", "SI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "[", "(", "set", "(", "match_operand", ":", "DI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "zero_extend", ":", "DI", "(", "not", ":", "SI", "(", "xor", ":", "SI" ]
GCC
pa
MD
next_suggestion
CPU
630,771
[ "<STR_LIT>" ]
[ "(", "plus", ":", "TI", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", "(", "match_operand", ":", "TI", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", "]", "<STR_LIT>" ]
GCC
v850
CPP
program_repair
MPU
630,772
[ "<FIXS>", "if", "(", "cfun", "->", "machine", "->", "ra_rtx", "==", "NULL", ")", "<FIXE>", "<FIXS>", "cfun", "->", "machine", "->", "ra_rtx", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "<FIXE>", "<FIXS>", "init", "=", "gen_rtx_SET", "(", "VOIDmode", ","...
[ "if", "(", "count", "!=", "<NUM_LIT>", ")", "return", "const0_rtx", ";", "<BUGS>", "if", "(", "ra_rtx", "==", "NULL", ")", "<BUGE>", "{", "rtx", "init", ";", "<BUGS>", "ra_rtx", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "<BUGE>", "init", "=", "gen_rt...
GCC
aarch64
CPP
stmt_completion
CPU
630,773
[ "b", ";" ]
[ "return", "_", "_", "a", "|", "~", "_", "_" ]
LLVM
X86
CPP
stmt_completion
CPU
630,774
[ "<STR_LIT>", ";" ]
[ "case", "X86", "::", "EAX", ":", "assert", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "<STR_LIT>", "Should not be using a 32-bit thunk!", "<STR_LIT>", ")", ";", "return", "<STR_LIT>", "__llvm_retpoline_eax", "<STR_LIT>", ";", "case", "X86", "::", "EC...
LLVM
X86
CPP
next_suggestion
CPU
630,775
[ "}" ]
[ "if", "(", "MemType", "->", "getPrimitiveSizeInBits", "(", ")", "==", "<NUM_LIT>", "&&", "!", "Subtarget", ".", "is64Bit", "(", ")", "&&", "!", "Subtarget", ".", "useSoftFloat", "(", ")", "&&", "!", "NoImplicitFloatOps", "&&", "(", "Subtarget", ".", "hasSS...
LLVM
ARM
CPP
stmt_completion
CPU
630,776
[ ")", "const", "{" ]
[ "bool", "hardenSlsNoComdat", "(" ]
LLVM
Hexagon
TD
next_suggestion
DSP
630,777
[ "let", "InputType", "=", "<STR_LIT>", ";" ]
[ "def", "C4_cmpneqi", ":", "HInst", "<", "(", "outs", "PredRegs", ":", "$", "Pd4", ")", ",", "(", "ins", "IntRegs", ":", "$", "Rs32", ",", "s32_0Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56f114f4", ",", "TypeALU32_2op", ">", ",", "Enc_bd0b...
LLVM
ARM
CPP
stmt_completion
CPU
630,778
[ "addImm", "(", "<NUM_LIT>", ")", ".", "addMemOperand", "(", "MMO", ")", ".", "add", "(", "predOps", "(", "<STR_LIT>", "::", "<STR_LIT>", ")", ")", ";" ]
[ "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", ";", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineMemOperand", "*", "MMO", "=", "MF", ".", "getMachineMemOperand", "(", "MachinePointerInfo",...
LLVM
Hexagon
TD
stmt_completion
DSP
630,779
[ "<NUM_LIT>", ";" ]
[ "let", "isTerminator", "=", "<NUM_LIT>", ";", "let", "isBranch", "=", "<NUM_LIT>", ";", "let", "isPredicatedNew", "=", "<NUM_LIT>", ";", "let", "cofRelax1", "=", "<NUM_LIT>", ";", "let", "cofRelax2", "=", "<NUM_LIT>", ";", "let", "cofMax1", "=", "<NUM_LIT>", ...
LLVM
ARM
CPP
stmt_completion
CPU
630,780
[ ".", "getOpcode", "(", ")", "==", "ARM", "::", "HLT", ";" ]
[ "static", "bool", "instIsBreakpoint", "(", "const", "MCInst", "&", "Inst", ")", "{", "return", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "tBKPT", "||", "Inst", ".", "getOpcode", "(", ")", "==", "ARM", "::", "BKPT", "||", "Inst", ".", "ge...
LLVM
ARM
CPP
next_suggestion
CPU
630,781
[ "LoopPhi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "setReg", "(", "DecReg", ")", ";" ]
[ "}", "}", "Register", "PhiReg", "=", "LoopPhi", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "DecReg", "=", "LoopDec", "->", "getOperand", "(", "<NUM_LIT>", ")", ".", "getReg", "(", ")", ";", "Register", "StartReg"...
LLVM
AMDGPU
CPP
stmt_completion
GPU
630,782
[ "GWSResource", ";" ]
[ "static", "bool", "classof", "(", "const", "PseudoSourceValue", "*", "V", ")", "{", "return", "V", "->", "kind", "(", ")", "==" ]
GCC
loongarch
CPP
next_suggestion
CPU
630,783
[ "}" ]
[ "rtx", "c", "=", "gen_int_mode", "(", "val", ",", "GET_MODE_INNER", "(", "mode", ")", ")", ";", "return", "gen_const_vec_duplicate", "(", "mode", ",", "c", ")", ";" ]
GCC
arm
MD
next_suggestion
CPU
630,784
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
[ "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")", "(", "define_cpu_unit", "<STR_LIT>", "<STR_LIT>", ")" ]
GCC
m68k
MD
stmt_completion
MPU
630,785
[ ")", ")" ]
[ "(", "and", "(", "match_code", "<STR_LIT>", ")", "(", "match_test", "<STR_LIT>", ")" ]
LLVM
PowerPC
TD
stmt_completion
CPU
630,786
[ "(", "f128", "(", "XSRQPI", "<NUM_LIT>", ",", "$", "vB", ",", "<NUM_LIT>", ")", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "f128", "(", "ftrunc", "f128", ":", "$", "vB", ")", ")", "," ]
GCC
i386
CPP
stmt_completion
CPU
630,787
[ "v8di", ")", "_", "_", "W", ",", "(", "_", "_", "mmask8", ")", "_", "_", "U", ")", ";" ]
[ "return", "(", "_", "_", "m512i", ")", "_", "_", "builtin_ia32_expandloaddi512_mask", "(", "(", "const", "_", "_", "v8di", "*", ")", "_", "_", "P", ",", "(", "_", "_" ]
GCC
spu
MD
stmt_completion
MPU
630,788
[ ")", "]", ")" ]
[ "(", "neg", ":", "VDF", "(", "match_operand", ":", "VDF", "<NUM_LIT>", "<STR_LIT>", "<STR_LIT>", ")", ")", ")", ")", "]", "<STR_LIT>", "<STR_LIT>", "[", "(", "set_attr", "<STR_LIT>", "<STR_LIT>" ]
LLVM
AMDGPU
CPP
next_suggestion
GPU
630,789
[ "}" ]
[ "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "Dst", ",", "const", "RegisterBank", "&", "Src", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "Dst", ".", "getID", "(", ")", "==", "AMDGPU", "::", "SGPRReg...
LLVM
AArch64
TD
stmt_completion
CPU
630,790
[ ">", ";" ]
[ "def", "SImm6Operand", ":", "SImmOperand", "<", "<NUM_LIT>" ]
LLVM
ARM
TD
stmt_completion
CPU
630,791
[ "-", ">", "getAlignment", "(", ")", "<", "<NUM_LIT>", ";" ]
[ "}", "]", ">", ";", "def", "hword_alignedstore", ":", "PatFrag", "<", "(", "ops", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "(", "store", "node", ":", "$", "val", ",", "node", ":", "$", "ptr", ")", ",", "[", "{", "retur...
LLVM
ARM
TD
stmt_completion
CPU
630,792
[ "m1", ",", "$", "m2", ",", "ARMVCCThen", ",", "$", "pred", ")", ">", ";" ]
[ "def", ":", "Pat", "<", "(", "VTI", ".", "Vec", "(", "pred_int", "m1", ",", "(", "fneg", "m2", ")", ",", "add", ",", "pred", ")", ")", ",", "(", "Inst", "$", "add", ",", "$" ]
LLVM
PowerPC
CPP
stmt_completion
CPU
630,793
[ ")", "const", "{" ]
[ "bool", "isU16Imm", "(" ]
GCC
rs6000
CPP
stmt_completion
CPU
630,794
[ "<NUM_LIT>", "_", "rtx", ")", ",", "const_true_rtx", ")", ";" ]
[ "break", ";", "case", "GT", ":", "case", "GE", ":", "switch", "(", "op_mode", ")", "{", "case", "SFmode", ":", "cmp", "=", "(", "flag_finite_math_only", "&&", "!", "flag_trapping_math", ")", "?", "gen_tstsfgt_gpr", "(", "compare_result", ",", "op0", ",", ...
LLVM
MMIX
CPP
next_suggestion
CPU
630,795
[ "}" ]
[ "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "TT", ".", "getOS", "(", ")", ")", ";", "return", "new", "MMIXAsmBackend", "(", "STI", ",", "OSABI", ")", ";" ]
LLVM
Hexagon
TD
stmt_completion
DSP
630,796
[ ";" ]
[ "def", "J4_cmpeq_fp0_jump_t", ":", "HInst", "<", "(", "outs", ")", ",", "(", "ins", "GeneralSubRegs", ":", "$", "Rs16", ",", "GeneralSubRegs", ":", "$", "Rt16", ",", "b30_2Imm", ":", "$", "Ii", ")", ",", "<STR_LIT>", ",", "tc_56336eb0", ",", "TypeCJ", ...
LLVM
ARM
CPP
program_repair
CPU
630,797
[ "<FIXS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "k_CondCode", ")", ";", "<FIXE>" ]
[ "}", "static", "ARMOperand", "*", "CreateCondCode", "(", "<STR_LIT>", "::", "<STR_LIT>", "CC", ",", "SMLoc", "S", ")", "{", "<BUGS>", "ARMOperand", "*", "Op", "=", "new", "ARMOperand", "(", "CondCode", ")", ";", "<BUGE>", "Op", "->", "CC", ".", "Val", ...
LLVM
ARM
CPP
next_suggestion
CPU
630,798
[ "}", "else", "if", "(", "(", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", "||", "Mode", "==", "<STR_LIT>", "::", "<STR_LIT>", ")", "&&", "isMatchingDecrement", "(", "NextMBBI", ",", "Base", ",", "Bytes", ",", "<NUM_LIT>", ",", "Pred", ",", "PredReg", ")...
[ "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "for", "(", "unsigned", "i", "=", "<NUM_LIT>", ",", "e", "=", "MI", "->", "getNumOperands", "(", ")", ";", "i", "!="...
LLVM
X86
CPP
stmt_completion
CPU
630,799
[ "TRI", ")", ";" ]
[ "const", "TargetRegisterClass", "*", "X86InstructionSelector", "::", "getRegClass", "(", "LLT", "Ty", ",", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "RegisterBank", "&", "RegBank", "=", "*", "RBI", ".", "getRegBank", ...