docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "mmix_init_expanders", "(", ")", "{", "init_machine_status", "=", "mmix_init_machine_status", ";", "}", "</s>" ]	[ "INIT_EXPANDERS", "." ]	[ "mmix" ]	mmix2	mmix_init_expanders	mmix	CPU	GCC	12,900	10	1	[]
[ "<s>", "void", "AMDGPUPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbac...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPreLegalizerCombiner	getAnalysisUsage	AMDGPU	GPU	LLVM	12,901	82	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "MMIX" ]	MMIXAsmParser	getStartLoc	MMIX	CPU	LLVM	12,902	11	1	[]
[ "<s>", "static", "bool", "mep_store_data_bypass_1", "(", "rtx_insn", "*", "prev", ",", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "XVECLEN",...	[ "Like", "mep_store_bypass_p", ",", "but", "takes", "a", "pattern", "as", "the", "second", "argument", ",", "not", "the", "containing", "insn", "." ]	[ "mep", "0", "0", "0", "1", "0", "0" ]	mep	mep_store_data_bypass_1	mep	CPU	GCC	12,903	175	1	[]
[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "", "CallSym", ")", "{", "const", "char", "", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...	[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]	[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...	MipsISelLowering (2)	isF128SoftLibCall	Mips	CPU	LLVM	12,904	180	1	[]
[ "<s>", "void", "MipsCallLowering", "::", "splitToValueTypes", "(", "const", "DataLayout", "&", "DL", ",", "const", "ArgInfo", "&", "OrigArg", ",", "unsigned", "OriginalIndex", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "SmallVectorImpl", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "Mips", "Mips", "4", "4", "Mips", "Mips", "0" ]	MipsCallLowering11	splitToValueTypes	Mips	CPU	LLVM	12,905	154	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]	ARMTargetTransformInfo29	getUnrollingPreferences	ARM	CPU	LLVM	12,906	364	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86::CATCHRET", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::Other", "X86::VK16RegClass", "MVT::v64i1", "MVT::v16i1", "X86::POP64r", "X86::POP32r", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86FrameLowering126	restoreCalleeSavedRegisters	X86	CPU	LLVM	12,907	335	1	[]
[ "<s>", "static", "void", "aarch64_print_hint_for_core_or_arch", "(", "const", "char", "", "str", ",", "bool", "arch", ")", "{", "auto_vec", "<", "const", "char", "", ">", "candidates", ";", "const", "struct", "processor", "*", "entry", "=", "arch", "?", ...	[ "Print", "a", "hint", "with", "a", "suggestion", "for", "a", "core", "or", "architecture", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", ".", "ARCH", "is", "true", "if", "the", "user", "is", "asking", "for"...	[ "aarch64", "\"native\"", "\"valid arguments are: %s;\"", "\" did you mean %qs?\"", "\"valid arguments are: %s\"" ]	aarch64	aarch64_print_hint_for_core_or_arch	aarch64	CPU	GCC	12,908	115	1	[]
[ "<s>", "MCSymbol", "*", "mprocMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target fl...	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "mproc", "mproc", "\"Unknown target flag on GV operand\"", "0" ]	mprocMCInstLower	GetBlockAddressSymbol	mproc	Virtual ISA	LLVM	12,909	48	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine (2)1	addIRPasses	NVPTX	GPU	LLVM	12,910	193	1	[]
[ "<s>", "static", "rtx", "zero_all_vector_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "if", "(", "!", "TARGET_AVX", ")", "return", "NULL", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...	[ "Generate", "a", "rtx", "to", "zero", "all", "vector", "registers", "together", "if", "possible", ",", "otherwise", ",", "return", "NULL", "." ]	[ "i386", "0" ]	i386	zero_all_vector_registers	i386	CPU	GCC	12,911	77	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo100	getCalleeSavedRegs	X86	CPU	LLVM	12,912	468	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "->", ...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "RI5CY", "RISCV", "MVT::i8", "MVT::i16", "MVT::i32", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]	RISCVISelLowering	isZExtFree	RI5CY	CPU	LLVM	12,913	104	1	[]
[ "<s>", "static", "bool", "ix86_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SSE", "&&", "VALID_SSE_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SSE2", "&&", "VALID_SSE2_REG_MODE", "(", "mode",...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "i386" ]	i3864	ix86_vector_mode_supported_p	i386	CPU	GCC	12,914	84	1	[]
[ "<s>", "static", "rtx", "gen_rx_store_vector", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "2", ";", "rtx", "vector", ";", "...	[ "Generate", "a", "PARALLEL", "that", "will", "pass", "the", "rx_store_multiple_vector", "predicate", "." ]	[ "rx", "2", "0", "0", "1", "0", "1", "0", "1", "1" ]	rx	gen_rx_store_vector	rx	CPU	GCC	12,915	141	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopPreIncPrepPass", "(", "getPPCTargetMachine", "(", ")", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine1	addPreISel	PowerPC	CPU	LLVM	12,916	54	1	[]
[ "<s>", "bool", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]	[ "RISCV" ]	RISCVISelLowering	shouldConvertConstantLoadToIntImm	RISCV	CPU	LLVM	12,917	19	1	[]
[ "<s>", "bool", "ThumbRegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::tMOVr", "ARM::R12", "ARMCC::AL", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12", "ARMCC::AL" ]	ThumbRegisterInfo (2)1	saveScavengerRegister	ARM	CPU	LLVM	12,918	348	1	[]
[ "<s>", "void", "xstormy16_expand_arith", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "int", "num_words", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "BITS_PER_WORD", ...	[ "Expander", "for", "arithmetic", "operations", ";", "emit", "insns", "to", "compute", "(", "set", "DEST", "(", "CODE", ":", "MODE", "SRC0", "SRC1", ")", ")", "using", "CARRY", "as", "a", "temporary", ".", "When", "CODE", "is", "COMPARE", ",", "a", "bra...	[ "stormy16", "1", "0", "0", "1", "3", "0", "0" ]	stormy16	xstormy16_expand_arith	stormy16	CPU	GCC	12,919	452	1	[]
[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo1	getIntrinsicInstrCost	PowerPC	CPU	LLVM	12,920	27	1	[]
[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "XCore", "XCore", "XCore::STWFI", "1", "2", "2", "1", "0", "0" ]	XCoreInstrInfo (2)	isStoreToStackSlot	XCore	MPU	LLVM	12,921	106	1	[]
[ "<s>", "void", "loongarch_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "target...	[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "TARGET", "(", "CODE", "OP0", "OP1", ")", ")", "." ]	[ "loongarch" ]	loongarch	loongarch_emit_binary	loongarch	CPU	GCC	12,922	40	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MSP430", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_32\"", ",", "0", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MSP430", "MSP430::NumTargetFixupKinds", "\"fixup_32\"", "0", "32", "0", "\"fixup_10_pcrel\"", "0", "10", "\"fixup_16\"", "0", "16", "0", "\"fixup_16_pcrel\"", "0", "16", "\"fixup_16_byte\"", "0", "16", "0", "\"fixup_16_pcrel_byte\"", "0", "16", "\"fixup_2x_pcrel\"", ...	MSP430AsmBackend	getFixupKindInfo	MSP430	MPU	LLVM	12,923	173	1	[]
[ "<s>", "unsigned", "VEInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "VE", "VE", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"VE branch conditions should have three component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "VE::BCRLa", "1", "0", "2", "\"not implemented\"", "2", "2", "0...	VEInstrInfo1	insertBranch	VE	CPU	LLVM	12,924	450	1	[]
[ "<s>", "static", "rtx", "aarch64_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";"...	[ "Implement", "TARGET_FUNCTION_VALUE", ".", "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]	[ "aarch64", "1", "0", "0", "1", "0", "0", "1" ]	aarch64	aarch64_function_value	aarch64	CPU	GCC	12,925	380	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"" ]	MipsAsmParser41	ParseDirective	Mips	CPU	LLVM	12,926	160	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "\"generic\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86", "X86::Mode64Bit", "\"S...	X86Subtarget50	X86Subtarget	X86	CPU	LLVM	12,927	478	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Promote Alloca\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"AMDGPU Promote Alloca\"" ]	AMDGPUPromoteAlloca	getPassName	R600	GPU	LLVM	12,928	13	1	[]
[ "<s>", "bool", "loongarch_12bit_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ...	[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "12-bit", "offset", "or", "addr.type", "is", "ADDRESS_LO_SUM", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]	[ "loongarch" ]	loongarch1	loongarch_12bit_offset_address_p	loongarch	CPU	GCC	12,929	63	1	[]
[ "<s>", "static", "bool", "must_save_p", "(", "bool", "is_inthandler", ",", "unsigned", "regno", ")", "{", "if", "(", "D_REGNO_P", "(", "regno", ")", ")", "{", "bool", "is_eh_return_reg", "=", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", ...	[ "For", "a", "given", "REGNO", ",", "determine", "whether", "it", "must", "be", "saved", "in", "the", "function", "prologue", ".", "IS_INTHANDLER", "specifies", "whether", "we", "'re", "generating", "a", "normal", "prologue", "or", "an", "interrupt/exception", ...	[ "bfin", "0" ]	bfin3	must_save_p	bfin	DSP	GCC	12,930	210	1	[]
[ "<s>", "static", "void", "sparc_asm_function_epilogue", "(", "FILE", "", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "rtx_insn", "", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "last_real_insn", "=", "prev_real_insn", "(", "insn...	[ "This", "function", "generates", "the", "assembly", "code", "for", "function", "exit", "." ]	[ "sparc", "0", "0", "\"\\tnop\\n\"" ]	sparc6	sparc_asm_function_epilogue	sparc	CPU	GCC	12,931	89	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f64", "\|\|", "VT", "==", "MVT", ...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AArch64", "AArch64", "MVT::f64", "MVT::f32", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1" ]	AArch64ISelLowering (2)	isFPImmLegal	AArch64	CPU	LLVM	12,932	83	1	[]
[ "<s>", "bool", "aarch64_move_imm", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_movw_imm", "(", "val", ",", "mode", ")", "\|\|", "aarch64_movw_imm", "(", "~", "val", ",", "mode", ")", ")", "return", "1", ";", "ret...	[ "Return", "true", "if", "val", "is", "an", "immediate", "that", "can", "be", "loaded", "into", "a", "register", "in", "a", "single", "instruction", "." ]	[ "aarch64", "1" ]	aarch642	aarch64_move_imm	aarch64	CPU	GCC	12,933	39	1	[]
[ "<s>", "static", "inline", "bool", "offset_6bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", "...	[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "6-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]	[ "aarch64", "0", "63" ]	aarch64	offset_6bit_unsigned_scaled_p	aarch64	CPU	GCC	12,934	41	1	[]
[ "<s>", "bool", "m68k_epilogue_uses", "(", "int", "regno", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "reload_completed", "&&", "(", "m68k_get_function_kind", "(", "current_function_decl", ")", "==", "m68k_fk_interrupt_handler", ")", ")", ";", "}", "</s>" ]	[ "Implements", "EPILOGUE_USES", ".", "All", "registers", "are", "live", "on", "exit", "from", "an", "interrupt", "routine", "." ]	[ "m68k" ]	m68k	m68k_epilogue_uses	m68k	MPU	GCC	12,935	23	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARM64RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "ARM64", "::", "GPR64RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "ARM64", "ARM64", "ARM64::GPR64RegClass" ]	ARM64RegisterInfo	getPointerRegClass	ARM64	CPU	LLVM	12,936	24	1	[]
[ "<s>", "const", "SchedDFSResult", "*", "getDFSResult", "(", ")", "const", "{", "return", "DFSResult", ";", "}", "</s>" ]	[ "Return", "a", "non-null", "DFS", "result", "if", "the", "scheduling", "strategy", "initialized", "it", "." ]	[ "Patmos" ]	PatmosPostRAScheduler	getDFSResult	Patmos	VLIW	LLVM	12,937	12	1	[]
[ "<s>", "void", "WebAssemblyAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "co...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"WebAssembly does not use MCFixupKindInfo flags\"", "8", "8", "0", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	WebAssemblyAsmBackend24	applyFixup	WebAssembly	Virtual ISA	LLVM	12,938	139	1	[]
[ "<s>", "static", "void", "tilegx_option_override", "(", "void", ")", "{", "if", "(", "OPTION_SET_P", "(", "tilegx_cmodel", ")", ")", "{", "switch", "(", "tilegx_cmodel", ")", "{", "case", "CM_SMALL", ":", "case", "CM_SMALL_PIC", ":", "if", "(", "flag_pic", ...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "tilegx", "1" ]	tilegx	tilegx_option_override	tilegx	VLIW	GCC	12,939	78	1	[]
[ "<s>", "void", "MOSAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "if", "(", "!", "InstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "llvm_unreachable", "(", "\"Fai...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "MOS", "MOS", "\"Failed to lower operand.\"" ]	MOSAsmPrinter	lowerOperand	MOS	MPU	LLVM	12,940	33	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...	[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIInstrInfo (2)	isLegalRegOperand	AMDGPU	GPU	LLVM	12,941	123	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "ARM", "ARM", "0", "\"FBB should have been null.\"", "0", "1", "2" ]	ARMBaseInstrInfo15	analyzeBranch	ARM	CPU	LLVM	12,942	469	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_r", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCIn...	[ "Emit", "a", "MachineInstr", "with", "one", "register", "operand", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "1", "0" ]	ARMFastISel24	fastEmitInst_r	ARM	CPU	LLVM	12,943	155	1	[]
[ "<s>", "Cpu0TargetLowering", "::", "ConstraintType", "Cpu0TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "1", "0" ]	Cpu0ISelLowering	getConstraintType	Cpu0	CPU	LLVM	12,944	58	1	[]
[ "<s>", "static", "rtx", "avr_addr_space_convert", "(", "rtx", "src", ",", "tree", "type_from", ",", "tree", "type_to", ")", "{", "addr_space_t", "as_from", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "type_from", ")", ")", ";", "addr_space_t", "as_to", "=",...	[ "Implement", "`", "TARGET_ADDR_SPACE_CONVERT", "'", "." ]	[ "avr", "\"\\n%!: op = %r\\nfrom = %t\\nto = %t\\n\"", "0", "0x80", "0", "0" ]	avr4	avr_addr_space_convert	avr	MPU	GCC	12,945	236	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", ...	X86ISelDAGToDAG108	PreprocessISelDAG	X86	CPU	LLVM	12,946	493	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "Subtarget", "->", "hasAggressiveFMA", "(", ")", "&&", "VT", ".", "isFloatingPoint", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)2	enableAggressiveFMAFusion	AArch64	CPU	LLVM	12,947	24	1	[]
[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "node_names", ".", "empty", "(", ")", ")", "{", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "RET_FLAG", "]", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "CellSPU", "SPU", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LDRESULT"...	SPUISelLowering11	getTargetNodeName	CellSPU	MPU	LLVM	12,948	351	1	[]
[ "<s>", "void", "rl78_split_movsi", "(", "rtx", "*", "operands", ",", "machine_mode", "omode", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "rl78_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "omode", ...	[ "Generate", "code", "to", "move", "an", "SImode", "value", "." ]	[ "rl78", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1", "2", "4", "3", "5", "2", "4", "3", "5" ]	rl78	rl78_split_movsi	rl78	MPU	GCC	12,949	261	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::isArgument", "1", "\"Arg VReg \"", "0", "\" -> WAReg \"", "\"\\n\"", "0", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", ...	WebAssemblyRegNumbering15	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	12,950	308	1	[]
[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "X86" ]	X86Subtarget (2)2	getStackAlignment	X86	CPU	LLVM	12,951	10	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Atom LEA Fixup\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Atom LEA Fixup\"" ]	X86FixupLEAs12	getPassName	X86	CPU	LLVM	12,952	13	1	[]
[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "enum", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "ROUND_ADVANCE", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", ...	[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...	[ "sparc", "0", "1", "1", "0", "0" ]	sparc3	function_arg_union_value	sparc	CPU	GCC	12,953	119	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "ARM", "ARM" ]	ARMISelLowering107	getSetCCResultType	ARM	CPU	LLVM	12,954	32	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPromoteAlloca11	runOnFunction	AMDGPU	GPU	LLVM	12,955	194	1	[]
[ "<s>", "rtx_insn", "", "s390_emit_call", "(", "rtx", "addr_location", ",", "rtx", "tls_call", ",", "rtx", "result_reg", ",", "rtx", "retaddr_reg", ")", "{", "bool", "plt_call", "=", "false", ";", "rtx_insn", "", "insn", ";", "rtx", "call", ";", "rtx", ...	[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "It", "emits", "the", "call", "insn", "itself", "together", "with", "the", "necessary", "operations", "to", "adjust", "the", "target", "address", ...	[ "s390", "1", "0", "3", "2", "12" ]	s3905	s390_emit_call	s390	MPU	GCC	12,956	325	1	[]
[ "<s>", "void", "TeeRISCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "TeeRISC", "TeeRISC", "TeeRISC::IntRegsRegClass", "TeeRISC::LD", "0", "\"Can't load this register from stack slot\"" ]	TeeRISCInstrInfo	loadRegFromStackSlot	TeeRISC	CPU	LLVM	12,957	97	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "4", "1", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430", "\"sret virtual register not created in entry block\"", "MSP430::R12", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MS...	MSP430ISelLowering19	LowerReturn	MSP430	MPU	LLVM	12,958	407	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx0", ",", "unsigned", "OpIdx1", ")", "const", "{", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "*", "...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "AMDGPU", "SI", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]	SIInstrInfo30	commuteInstructionImpl	AMDGPU	GPU	LLVM	12,959	429	1	[]
[ "<s>", "static", "rtx", "tilegx_got_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "got_rtx", ";", "}", "</s>" ]	[ "Return", "the", "register", "storing", "the", "value", "of", "the", "global", "offset", "table", "." ]	[ "tilegx" ]	tilegx	tilegx_got_rtx	tilegx	VLIW	GCC	12,960	15	1	[]
[ "<s>", "static", "inline", "bool", "is_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"interrupt\"", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "interrupt", "''", "attribute", "." ]	[ "rx", "\"interrupt\"" ]	rx2	is_interrupt_func	rx	CPU	GCC	12,961	18	1	[]
[ "<s>", "bool", "mprocFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "mproc", "mproc" ]	mprocFrameLowering	restoreCalleeSavedRegisters	mproc	Virtual ISA	LLVM	12,962	35	1	[]
[ "<s>", "bool", "Mips16TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips" ]	Mips16ISelLowering (2)	allowsMisalignedMemoryAccesses	Mips	CPU	LLVM	12,963	22	1	[]
[ "<s>", "bool", "arm_fusion_enabled_p", "(", "tune_params", "::", "fuse_ops", "op", ")", "{", "return", "current_tune", "->", "fusible_ops", "&", "op", ";", "}", "</s>" ]	[ "Return", "true", "iff", "the", "instruction", "fusion", "described", "by", "OP", "is", "enabled", "." ]	[ "arm" ]	arm	arm_fusion_enabled_p	arm	CPU	GCC	12,964	17	1	[]
[ "<s>", "int", "mips_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "HARD_REG_SET", "left", ";", "size", "=", "0x8000", ";", "COPY_HARD_REG_SET", "(", "left", ",", "reg_class_contents", "[", "(",...	[ "Implement", "CLASS_MAX_NREGS", ".", "Usually", "all", "registers", "are", "word-sized", ".", "The", "only", "supported", "exception", "is", "-mgp64", "-msingle-float", ",", "which", "has", "64-bit", "words", "but", "32-bit", "float", "registers", ".", "A", "wor...	[ "mips", "0x8000", "4", "1" ]	mips6	mips_class_max_nregs	mips	CPU	GCC	12,965	181	1	[]
[ "<s>", "int", "i386_pe_reloc_rw_mask", "(", "void", ")", "{", "return", "0", ";", "}", "</s>" ]	[ "Local", "and", "global", "relocs", "can", "be", "placed", "always", "into", "readonly", "memory", "for", "memory", "for", "PE-COFF", "targets", "." ]	[ "i386", "0" ]	winnt	i386_pe_reloc_rw_mask	i386	CPU	GCC	12,966	10	1	[]
[ "<s>", "void", "LC2200FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "bool", "hasFramePointer", "=", "hasFP", "(", "MF", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "LC2200", "LC2200", "LC2200", "LC2200", "LC2200::fp", "LC2200::sp", "\"frame pointer should not have been eliminated\"", "LC2200::ADD", "LC2200::sp", "LC2200::fp", "LC2200::zero", "LC2200::LW", "LC2200::fp", "LC2200::fp", "1", "0" ]	LC2200FrameLowering	emitEpilogue	LC2200	CPU	LLVM	12,967	379	1	[]
[ "<s>", "void", "SICMCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "SIC", "SIC" ]	SICMCInstLower	Initialize	SIC	CPU	LLVM	12,968	15	1	[]
[ "<s>", "static", "bool", "rs6000_use_blocks_for_constant_p", "(", "machine_mode", "mode", ",", "const_rtx", "x", ")", "{", "return", "!", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "x", ",", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_USE_BLOCKS_FOR_CONSTANT_P", "." ]	[ "rs6000" ]	rs6000	rs6000_use_blocks_for_constant_p	rs6000	CPU	GCC	12,969	21	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::READCYCLECOUNTER" ]	ARMISelLowering (2)	ReplaceNodeResults	ARM	CPU	LLVM	12,970	115	1	[]
[ "<s>", "static", "int", "rs6000_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "bool", ...	[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "passed", "in", "registers", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in",...	[ "rs6000", "0", "0", "0", "1", "1", "16", "0", "7", "3", "0", "0", "1", "1", "8", "4", "8", "4", "8", "0", "\"rs6000_arg_partial_bytes: %d\\n\"" ]	rs60005	rs6000_arg_partial_bytes	rs6000	CPU	GCC	12,971	352	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget24	classifyGlobalFunctionReference	X86	CPU	LLVM	12,972	130	1	[]
[ "<s>", "void", "riscv_expand_prologue", "(", "void", ")", "{", "struct", "riscv_frame_info", "*", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "poly_int64", "size", "=", "frame", "->", "total_size", ";", "unsigned", "mask", "=", "frame", ...	[ "Expand", "the", "``", "prologue", "''", "pattern", "." ]	[ "riscv", "0", "1", "0", "1", "1", "0", "0", "0", "0", "1", "0", "1" ]	riscv1	riscv_expand_prologue	riscv	CPU	GCC	12,973	420	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128RegClass", ")", ")", ";", "if",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86" ]	X86TargetMachine110	addPreEmitPass	X86	CPU	LLVM	12,974	66	1	[]
[ "<s>", "static", "rtx", "mips16_local_alias", "(", "rtx", "func", ")", "{", "if", "(", "mips16_local_aliases", "==", "NULL", ")", "mips16_local_aliases", "=", "hash_map", "<", "rtx", ",", "rtx", ",", "local_alias_traits", ">", "::", "create_ggc", "(", "37", ...	[ "FUNC", "is", "the", "symbol", "for", "a", "locally-defined", "hard-float", "MIPS16", "function", ".", "Return", "a", "local", "alias", "for", "it", ",", "creating", "a", "new", "one", "if", "necessary", "." ]	[ "mips", "37", "0", "\"__fn_local_\"" ]	mips4	mips16_local_alias	mips	CPU	GCC	12,975	134	1	[]
[ "<s>", "static", "rtx", "gen_rx_popm_vector", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "2", ";", "rtx", "vector", ";", "v...	[ "Generate", "a", "PARALLEL", "which", "will", "satisfy", "the", "rx_load_multiple_vector", "predicate", "." ]	[ "rx", "2", "0", "0", "1", "0", "1", "0", "1", "0" ]	rx	gen_rx_popm_vector	rx	CPU	GCC	12,976	137	1	[]
[ "<s>", "bool", "Nios2PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createNios2ISelDag", "(", "getNios2TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Nios2", "Nios2", "Nios2", "Nios2" ]	Nios2TargetMachine1	addInstSelector	Nios2	MPU	LLVM	12,977	25	1	[]
[ "<s>", "bool", "ARMAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", "!=", ...	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "ARM", "ARM" ]	ARMAsmBackend (2)2	mayNeedRelaxation	ARM	CPU	LLVM	12,978	43	1	[]
[ "<s>", "static", "void", "m32r_output_function_epilogue", "(", "FILE", "*", ")", "{", "current_frame_info", "=", "zero_frame_info", ";", "m32r_compute_function_type", "(", "NULL_TREE", ")", ";", "}", "</s>" ]	[ "Do", "any", "necessary", "cleanup", "after", "a", "function", "to", "restore", "stack", ",", "frame", ",", "and", "regs", "." ]	[ "m32r" ]	m32r	m32r_output_function_epilogue	m32r	MPU	GCC	12,979	18	1	[]
[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "if", "(", "tls_symbolic_operand", "(", "orig", ",", "Pmode", ")", "!=", "TLS_MODEL_NONE", ")", "return", "orig", ";", "...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "sh" ]	sh	legitimize_pic_address	sh	CPU	GCC	12,980	249	1	[]
[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler",...	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "ARM", "0" ]	ARMDisassembler (2)	tryAddingSymbolicOperand	ARM	CPU	LLVM	12,981	63	1	[]
[ "<s>", "unsigned", "M680x0InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL"...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "M680x0", "M680x0", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "0", "\"M680x0 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "M680x0::BRA8", "1", "0", "M680x0::CondCode", "M680x0::CondCode", ...	M680x0InstrInfo	insertBranch	M680x0	MPU	LLVM	12,982	207	1	[]
[ "<s>", "enum", "reg_class", "s390_secondary_output_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "out", ")", "{", "if", "(", "(", "TARGET_64BIT", "?", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "TFmo...	[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "store", "a", "register", "of", "class", "CLASS", "in", "MODE", "into", "OUT", ":", "We", "need", "a", "temporary", "when", "storing", "a", "double-word", "to", "a", ...	[ "s390", "0", "0", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "1" ]	s3903	s390_secondary_output_reload_class	s390	MPU	GCC	12,983	225	1	[]
[ "<s>", "bool", "SILowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "if", "(", "TheMF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Selected", ")", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU::EXEC_LO", "AMDGPU::S_MOV_B32", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_ANDN2_B32", "AMDGPU::S_ORN2_B32", "AMDGPU::EXEC", "AMDGPU::S_MOV_B64", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_ANDN2_B64", "...	SILowerI1Copies1	runOnMachineFunction	AMDGPU	GPU	LLVM	12,984	226	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "ARM64" ]	ARM64AsmParser	isImm	ARM64	CPU	LLVM	12,985	12	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "AMDGPU", "R600", "0", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "4", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalRegClass", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalR...	R600InstrInfo10	copyPhysReg	AMDGPU	GPU	LLVM	12,986	253	1	[]
[ "<s>", "bool", "ARCFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "int", "CurOffset",...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "ARC", "ARC", "4", "4", "\"Creating fixed object (\"", "\") for FP at \"", "\"\\n\"", "4", "ARC::R14", "4", "\"Creating fixed object (\"", "\") for BLINK at \"", "\"\\n\"", "4", "ARC::R12", "0", "4", "4", "ARC::R12", "0", "4", "\"Creating fixed object (\"", "\") for other...	ARCFrameLowering1	assignCalleeSavedSpillSlots	ARC	MPU	LLVM	12,987	373	1	[]
[ "<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "strict", "&&", "!", "(", "reload_in_progress", "\|\|", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", ...	[ "Return", "TRUE", "if", "OP", "is", "a", "memory", "operand", "which", "we", "can", "load", "or", "store", "a", "vector", "to/from", ".", "TYPE", "is", "one", "of", "the", "following", "values", ":", "0", "-", "Vector", "load/stor", "(", "vldr", ")", ...	[ "arm", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "2", "1", "1", "1", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1024", "1", "1016", "1024", "1", "3", "0" ]	arm	neon_vector_mem_operand	arm	CPU	GCC	12,988	399	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVFrameLowering16	determineFrameLayout	RISCV	CPU	LLVM	12,989	125	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "\" mods: \"", "<<", "Reg", ".", "Modifiers", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"<register \"", "\" mods: \"", "AMDGPU", "\" mods: \"", "\"<expr \"" ]	AMDGPUAsmParser9	print	AMDGPU	GPU	LLVM	12,990	105	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "if", "(", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">",...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "CSKY", "\"Expr shouldn't be null!\"" ]	CSKYAsmParser	addExpr	CSKY	CPU	LLVM	12,991	65	1	[]
[ "<s>", "void", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "override", "{", "}", "</s>" ]	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "AMDGPU" ]	GCNIterativeScheduler (2)	schedNode	AMDGPU	GPU	LLVM	12,992	13	1	[]
[ "<s>", "MCELFStreamer", "&", "CSKYTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "CSKY", "CSKY" ]	CSKYELFStreamer	getStreamer	CSKY	CPU	LLVM	12,993	19	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "Sparc" ]	SparcAsmParser	isImm	Sparc	CPU	LLVM	12,994	13	1	[]
[ "<s>", "void", "AMDGPUPostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallba...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPostLegalizerCombiner	getAnalysisUsage	AMDGPU	GPU	LLVM	12,995	82	1	[]
[ "<s>", "bool", "aarch64_reinterpret_float_as_int", "(", "rtx", "value", ",", "unsigned", "HOST_WIDE_INT", "", "intval", ")", "{", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "value", ")", ")", "{", "", "intval", "=", "0", ";", "return", "true", ";", ...	[ "Return", "the", "binary", "representation", "of", "floating", "point", "constant", "VALUE", "in", "INTVAL", ".", "If", "the", "value", "can", "not", "be", "converted", ",", "return", "false", "without", "setting", "INTVAL", ".", "The", "conversion", "is", "...	[ "aarch64", "0", "0", "2", "1", "0", "32", "1", "32", "32", "0", "32" ]	aarch64	aarch64_reinterpret_float_as_int	aarch64	CPU	GCC	12,996	172	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "SystemZ", "SystemZ", "2", "SystemZ::GRX32BitRegClass", "SystemZ::GR32BitRegClass", "SystemZ::GR64BitRegClass", "2", "2", "2" ]	SystemZInstrInfo42	canInsertSelect	SystemZ	CPU	LLVM	12,997	169	1	[]
[ "<s>", "const", "ARCRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARC", "ARC" ]	ARCInstrInfo	getRegisterInfo	ARC	MPU	LLVM	12,998	12	1	[]
[ "<s>", "const", "char", "*", "mips_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "tmp", "[", "64", "]", ";", "rtx", "xops", "[", "2", ...	[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]	[ "mips", "0", "32", "64", "2", "\"LPSRL\"", "0", "1", "\"daddiu\\t%0,%0,%1\"", "\"addiu\\t%0,%0,%1\"", "1", "\"%(%<bne\\t%0,%1,\"", "1", "\"sd\\t$0,0(%0)%)\"", "\"sw\\t$0,0(%0)%)\"", "\"\"" ]	mips	mips_output_probe_stack_range	mips	CPU	GCC	12,999	144	1	[]

[ "<s>", "void", "mmix_init_expanders", "(", ")", "{", "init_machine_status", "=", "mmix_init_machine_status", ";", "}", "</s>" ]

[ "INIT_EXPANDERS", "." ]

[ "mmix" ]

mmix2

mmix_init_expanders

mmix

CPU

GCC

12,900

10

1

[]

[ "<s>", "void", "AMDGPUPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbac...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPreLegalizerCombiner

getAnalysisUsage

AMDGPU

GPU

LLVM

12,901

82

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "MMIX" ]

MMIXAsmParser

getStartLoc

MMIX

CPU

LLVM

12,902

11

1

[]

[ "<s>", "static", "bool", "mep_store_data_bypass_1", "(", "rtx_insn", "*", "prev", ",", "rtx", "pat", ")", "{", "if", "(", "GET_CODE", "(", "pat", ")", "==", "PARALLEL", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "XVECLEN",...

[ "Like", "mep_store_bypass_p", ",", "but", "takes", "a", "pattern", "as", "the", "second", "argument", ",", "not", "the", "containing", "insn", "." ]

[ "mep", "0", "0", "0", "1", "0", "0" ]

mep

mep_store_data_bypass_1

mep

CPU

GCC

12,903

175

1

[]

[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "*", "CallSym", ")", "{", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...

[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]

[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...

MipsISelLowering (2)

isF128SoftLibCall

Mips

CPU

LLVM

12,904

180

1

[]

[ "<s>", "void", "MipsCallLowering", "::", "splitToValueTypes", "(", "const", "DataLayout", "&", "DL", ",", "const", "ArgInfo", "&", "OrigArg", ",", "unsigned", "OriginalIndex", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "SmallVectorImpl", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "Mips", "Mips", "4", "4", "Mips", "Mips", "0" ]

MipsCallLowering11

splitToValueTypes

Mips

CPU

LLVM

12,905

154

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]

ARMTargetTransformInfo29

getUnrollingPreferences

ARM

CPU

LLVM

12,906

364

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86::CATCHRET", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::Other", "X86::VK16RegClass", "MVT::v64i1", "MVT::v16i1", "X86::POP64r", "X86::POP32r", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86FrameLowering126

restoreCalleeSavedRegisters

X86

CPU

LLVM

12,907

335

1

[]

[ "<s>", "static", "void", "aarch64_print_hint_for_core_or_arch", "(", "const", "char", "*", "str", ",", "bool", "arch", ")", "{", "auto_vec", "<", "const", "char", "*", ">", "candidates", ";", "const", "struct", "processor", "*", "entry", "=", "arch", "?", ...

[ "Print", "a", "hint", "with", "a", "suggestion", "for", "a", "core", "or", "architecture", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", ".", "ARCH", "is", "true", "if", "the", "user", "is", "asking", "for"...

[ "aarch64", "\"native\"", "\"valid arguments are: %s;\"", "\" did you mean %qs?\"", "\"valid arguments are: %s\"" ]

aarch64

aarch64_print_hint_for_core_or_arch

aarch64

CPU

GCC

12,908

115

1

[]

[ "<s>", "MCSymbol", "*", "mprocMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target fl...

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "mproc", "mproc", "\"Unknown target flag on GV operand\"", "0" ]

mprocMCInstLower

GetBlockAddressSymbol

mproc

Virtual ISA

LLVM

12,909

48

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine (2)1

addIRPasses

NVPTX

GPU

LLVM

12,910

193

1

[]

[ "<s>", "static", "rtx", "zero_all_vector_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "if", "(", "!", "TARGET_AVX", ")", "return", "NULL", ";", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...

[ "Generate", "a", "rtx", "to", "zero", "all", "vector", "registers", "together", "if", "possible", ",", "otherwise", ",", "return", "NULL", "." ]

[ "i386", "0" ]

i386

zero_all_vector_registers

i386

CPU

GCC

12,911

77

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"MachineFunction required\"", ")", ";", "const", "X86Subtarget", "&", "Subtarget", "=", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "\"MachineFunction required\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo100

getCalleeSavedRegs

X86

CPU

LLVM

12,912

468

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "auto", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "->", ...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "RI5CY", "RISCV", "MVT::i8", "MVT::i16", "MVT::i32", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]

RISCVISelLowering

isZExtFree

RI5CY

CPU

LLVM

12,913

104

1

[]

[ "<s>", "static", "bool", "ix86_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SSE", "&&", "VALID_SSE_REG_MODE", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "TARGET_SSE2", "&&", "VALID_SSE2_REG_MODE", "(", "mode",...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "i386" ]

i3864

ix86_vector_mode_supported_p

i386

CPU

GCC

12,914

84

1

[]

[ "<s>", "static", "rtx", "gen_rx_store_vector", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "2", ";", "rtx", "vector", ";", "...

[ "Generate", "a", "PARALLEL", "that", "will", "pass", "the", "rx_store_multiple_vector", "predicate", "." ]

[ "rx", "2", "0", "0", "1", "0", "1", "0", "1", "1" ]

rx

gen_rx_store_vector

rx

CPU

GCC

12,915

141

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "!", "DisablePreIncPrep", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createPPCLoopPreIncPrepPass", "(", "getPPCTargetMachine", "(", ")", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine1

addPreISel

PowerPC

CPU

LLVM

12,916

54

1

[]

[ "<s>", "bool", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]

[ "RISCV" ]

RISCVISelLowering

shouldConvertConstantLoadToIntImm

RISCV

CPU

LLVM

12,917

19

1

[]

[ "<s>", "bool", "ThumbRegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::tMOVr", "ARM::R12", "ARMCC::AL", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12", "ARMCC::AL" ]

ThumbRegisterInfo (2)1

saveScavengerRegister

ARM

CPU

LLVM

12,918

348

1

[]

[ "<s>", "void", "xstormy16_expand_arith", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "int", "num_words", "=", "GET_MODE_BITSIZE", "(", "mode", ")", "/", "BITS_PER_WORD", ...

[ "Expander", "for", "arithmetic", "operations", ";", "emit", "insns", "to", "compute", "(", "set", "DEST", "(", "CODE", ":", "MODE", "SRC0", "SRC1", ")", ")", "using", "CARRY", "as", "a", "temporary", ".", "When", "CODE", "is", "COMPARE", ",", "a", "bra...

[ "stormy16", "1", "0", "0", "1", "3", "0", "0" ]

stormy16

xstormy16_expand_arith

stormy16

CPU

GCC

12,919

452

1

[]

[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "return", "BaseT", "::", "getIntrinsicInstrCost", "(", "ICA", ",", "CostKind", ")", ...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo1

getIntrinsicInstrCost

PowerPC

CPU

LLVM

12,920

27

1

[]

[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "XCore", "XCore", "XCore::STWFI", "1", "2", "2", "1", "0", "0" ]

XCoreInstrInfo (2)

isStoreToStackSlot

XCore

MPU

LLVM

12,921

106

1

[]

[ "<s>", "void", "loongarch_emit_binary", "(", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "emit_insn", "(", "gen_rtx_SET", "(", "target", ",", "gen_rtx_fmt_ee", "(", "code", ",", "GET_MODE", "(", "target...

[ "Emit", "an", "instruction", "of", "the", "form", "(", "set", "TARGET", "(", "CODE", "OP0", "OP1", ")", ")", "." ]

[ "loongarch" ]

loongarch

loongarch_emit_binary

loongarch

CPU

GCC

12,922

40

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MSP430", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_32\"", ",", "0", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MSP430", "MSP430::NumTargetFixupKinds", "\"fixup_32\"", "0", "32", "0", "\"fixup_10_pcrel\"", "0", "10", "\"fixup_16\"", "0", "16", "0", "\"fixup_16_pcrel\"", "0", "16", "\"fixup_16_byte\"", "0", "16", "0", "\"fixup_16_pcrel_byte\"", "0", "16", "\"fixup_2x_pcrel\"", ...

MSP430AsmBackend

getFixupKindInfo

MSP430

MPU

LLVM

12,923

173

1

[]

[ "<s>", "unsigned", "VEInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "VE", "VE", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"VE branch conditions should have three component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "VE::BCRLa", "1", "0", "2", "\"not implemented\"", "2", "2", "0...

VEInstrInfo1

insertBranch

VE

CPU

LLVM

12,924

450

1

[]

[ "<s>", "static", "rtx", "aarch64_function_value", "(", "const_tree", "type", ",", "const_tree", "func", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "int", "unsignedp", ";", "mode", "=", "TYPE_MODE", "(", "type", ")", ";"...

[ "Implement", "TARGET_FUNCTION_VALUE", ".", "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", "." ]

[ "aarch64", "1", "0", "0", "1", "0", "0", "1" ]

aarch64

aarch64_function_value

aarch64

CPU

GCC

12,925

380

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "if", "(", "DirectiveID", ".", "getString", "(", ")", "==", "\".ent\"", ")", "{", "Parser", ".", "Lex", "(", ")", ";", "return", "false", ";", "}", "if", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Mips", "Mips", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".gpword\"" ]

MipsAsmParser41

ParseDirective

Mips

CPU

LLVM

12,926

160

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "unsigned", "StackAlignOverride", ",", "bool", "is64Bit", "...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "4", "128", "\"generic\"", "\"+64bit,+sse2,\"", "\"+64bit,+sse2\"", "\"generic\"", "X86", "X86::Feature64Bit", "X86::FeatureCMOV", "X86", "X86", "X86::FeatureSSE1", "X86::FeatureSSE2", "X86", "X86::Mode64Bit", "\"S...

X86Subtarget50

X86Subtarget

X86

CPU

LLVM

12,927

478

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Promote Alloca\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"AMDGPU Promote Alloca\"" ]

AMDGPUPromoteAlloca

getPassName

R600

GPU

LLVM

12,928

13

1

[]

[ "<s>", "bool", "loongarch_12bit_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ...

[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "12-bit", "offset", "or", "addr.type", "is", "ADDRESS_LO_SUM", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]

[ "loongarch" ]

loongarch1

loongarch_12bit_offset_address_p

loongarch

CPU

GCC

12,929

63

1

[]

[ "<s>", "static", "bool", "must_save_p", "(", "bool", "is_inthandler", ",", "unsigned", "regno", ")", "{", "if", "(", "D_REGNO_P", "(", "regno", ")", ")", "{", "bool", "is_eh_return_reg", "=", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", ...

[ "For", "a", "given", "REGNO", ",", "determine", "whether", "it", "must", "be", "saved", "in", "the", "function", "prologue", ".", "IS_INTHANDLER", "specifies", "whether", "we", "'re", "generating", "a", "normal", "prologue", "or", "an", "interrupt/exception", ...

[ "bfin", "0" ]

bfin3

must_save_p

bfin

DSP

GCC

12,930

210

1

[]

[ "<s>", "static", "void", "sparc_asm_function_epilogue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "rtx_insn", "*", "insn", "=", "get_last_insn", "(", ")", ";", "rtx", "last_real_insn", "=", "prev_real_insn", "(", "insn...

[ "This", "function", "generates", "the", "assembly", "code", "for", "function", "exit", "." ]

[ "sparc", "0", "0", "\"\\tnop\\n\"" ]

sparc6

sparc_asm_function_epilogue

sparc

CPU

GCC

12,931

89

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Imm", ".", "isPosZero", "(", ")", "&&", "(", "VT", "==", "MVT", "::", "f64", "||", "VT", "==", "MVT", ...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AArch64", "AArch64", "MVT::f64", "MVT::f32", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1" ]

AArch64ISelLowering (2)

isFPImmLegal

AArch64

CPU

LLVM

12,932

83

1

[]

[ "<s>", "bool", "aarch64_move_imm", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_movw_imm", "(", "val", ",", "mode", ")", "||", "aarch64_movw_imm", "(", "~", "val", ",", "mode", ")", ")", "return", "1", ";", "ret...

[ "Return", "true", "if", "val", "is", "an", "immediate", "that", "can", "be", "loaded", "into", "a", "register", "in", "a", "single", "instruction", "." ]

[ "aarch64", "1" ]

aarch642

aarch64_move_imm

aarch64

CPU

GCC

12,933

39

1

[]

[ "<s>", "static", "inline", "bool", "offset_6bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", "...

[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "6-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]

[ "aarch64", "0", "63" ]

aarch64

offset_6bit_unsigned_scaled_p

aarch64

CPU

GCC

12,934

41

1

[]

[ "<s>", "bool", "m68k_epilogue_uses", "(", "int", "regno", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "reload_completed", "&&", "(", "m68k_get_function_kind", "(", "current_function_decl", ")", "==", "m68k_fk_interrupt_handler", ")", ")", ";", "}", "</s>" ]

[ "Implements", "EPILOGUE_USES", ".", "All", "registers", "are", "live", "on", "exit", "from", "an", "interrupt", "routine", "." ]

[ "m68k" ]

m68k

m68k_epilogue_uses

m68k

MPU

GCC

12,935

23

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARM64RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "ARM64", "::", "GPR64RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "ARM64", "ARM64", "ARM64::GPR64RegClass" ]

ARM64RegisterInfo

getPointerRegClass

ARM64

CPU

LLVM

12,936

24

1

[]

[ "<s>", "const", "SchedDFSResult", "*", "getDFSResult", "(", ")", "const", "{", "return", "DFSResult", ";", "}", "</s>" ]

[ "Return", "a", "non-null", "DFS", "result", "if", "the", "scheduling", "strategy", "initialized", "it", "." ]

[ "Patmos" ]

PatmosPostRAScheduler

getDFSResult

Patmos

VLIW

LLVM

12,937

12

1

[]

[ "<s>", "void", "WebAssemblyAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "co...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"WebAssembly does not use MCFixupKindInfo flags\"", "8", "8", "0", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

WebAssemblyAsmBackend24

applyFixup

WebAssembly

Virtual ISA

LLVM

12,938

139

1

[]

[ "<s>", "static", "void", "tilegx_option_override", "(", "void", ")", "{", "if", "(", "OPTION_SET_P", "(", "tilegx_cmodel", ")", ")", "{", "switch", "(", "tilegx_cmodel", ")", "{", "case", "CM_SMALL", ":", "case", "CM_SMALL_PIC", ":", "if", "(", "flag_pic", ...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "tilegx", "1" ]

tilegx

tilegx_option_override

tilegx

VLIW

GCC

12,939

78

1

[]

[ "<s>", "void", "MOSAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "if", "(", "!", "InstLowering", ".", "lowerOperand", "(", "MO", ",", "MCOp", ")", ")", "llvm_unreachable", "(", "\"Fai...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "MOS", "MOS", "\"Failed to lower operand.\"" ]

MOSAsmPrinter

lowerOperand

MOS

MPU

LLVM

12,940

33

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...

[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIInstrInfo (2)

isLegalRegOperand

AMDGPU

GPU

LLVM

12,941

123

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "ARM", "ARM", "0", "\"FBB should have been null.\"", "0", "1", "2" ]

ARMBaseInstrInfo15

analyzeBranch

ARM

CPU

LLVM

12,942

469

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_r", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ")", ";", "const", "MCIn...

[ "Emit", "a", "MachineInstr", "with", "one", "register", "operand", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "1", "0" ]

ARMFastISel24

fastEmitInst_r

ARM

CPU

LLVM

12,943

155

1

[]

[ "<s>", "Cpu0TargetLowering", "::", "ConstraintType", "Cpu0TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "1", "0" ]

Cpu0ISelLowering

getConstraintType

Cpu0

CPU

LLVM

12,944

58

1

[]

[ "<s>", "static", "rtx", "avr_addr_space_convert", "(", "rtx", "src", ",", "tree", "type_from", ",", "tree", "type_to", ")", "{", "addr_space_t", "as_from", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "type_from", ")", ")", ";", "addr_space_t", "as_to", "=",...

[ "Implement", "`", "TARGET_ADDR_SPACE_CONVERT", "'", "." ]

[ "avr", "\"\\n%!: op = %r\\nfrom = %t\\nto = %t\\n\"", "0", "0x80", "0", "0" ]

avr4

avr_addr_space_convert

avr

MPU

GCC

12,945

236

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", "->", "getFunction", "(", ")", "->", "optForMinSize", "(", ")...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "\"OptForMinSize implies OptForSize\"", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "X86", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", ...

X86ISelDAGToDAG108

PreprocessISelDAG

X86

CPU

LLVM

12,946

493

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "Subtarget", "->", "hasAggressiveFMA", "(", ")", "&&", "VT", ".", "isFloatingPoint", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)2

enableAggressiveFMAFusion

AArch64

CPU

LLVM

12,947

24

1

[]

[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "node_names", ".", "empty", "(", ")", ")", "{", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "RET_FLAG", "]", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "CellSPU", "SPU", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LDRESULT"...

SPUISelLowering11

getTargetNodeName

CellSPU

MPU

LLVM

12,948

351

1

[]

[ "<s>", "void", "rl78_split_movsi", "(", "rtx", "*", "operands", ",", "machine_mode", "omode", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "rl78_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "omode", ...

[ "Generate", "code", "to", "move", "an", "SImode", "value", "." ]

[ "rl78", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1", "2", "4", "3", "5", "2", "4", "3", "5" ]

rl78

rl78_split_movsi

rl78

MPU

GCC

12,949

261

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::isArgument", "1", "\"Arg VReg \"", "0", "\" -> WAReg \"", "\"\\n\"", "0", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", ...

WebAssemblyRegNumbering15

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

12,950

308

1

[]

[ "<s>", "Align", "getStackAlignment", "(", ")", "const", "{", "return", "stackAlignment", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "X86" ]

X86Subtarget (2)2

getStackAlignment

X86

CPU

LLVM

12,951

10

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Atom LEA Fixup\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Atom LEA Fixup\"" ]

X86FixupLEAs12

getPassName

X86

CPU

LLVM

12,952

13

1

[]

[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "enum", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "ROUND_ADVANCE", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", ...

[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...

[ "sparc", "0", "1", "1", "0", "0" ]

sparc3

function_arg_union_value

sparc

CPU

GCC

12,953

119

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "getPointerTy", "(", ")", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "ARM", "ARM" ]

ARMISelLowering107

getSetCCResultType

ARM

CPU

LLVM

12,954

32

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "if", "(", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPromoteAlloca11

runOnFunction

AMDGPU

GPU

LLVM

12,955

194

1

[]

[ "<s>", "rtx_insn", "*", "s390_emit_call", "(", "rtx", "addr_location", ",", "rtx", "tls_call", ",", "rtx", "result_reg", ",", "rtx", "retaddr_reg", ")", "{", "bool", "plt_call", "=", "false", ";", "rtx_insn", "*", "insn", ";", "rtx", "call", ";", "rtx", ...

[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "It", "emits", "the", "call", "insn", "itself", "together", "with", "the", "necessary", "operations", "to", "adjust", "the", "target", "address", ...

[ "s390", "1", "0", "3", "2", "12" ]

s3905

s390_emit_call

s390

MPU

GCC

12,956

325

1

[]

[ "<s>", "void", "TeeRISCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "TeeRISC", "TeeRISC", "TeeRISC::IntRegsRegClass", "TeeRISC::LD", "0", "\"Can't load this register from stack slot\"" ]

TeeRISCInstrInfo

loadRegFromStackSlot

TeeRISC

CPU

LLVM

12,957

97

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430", "\"ISRs cannot return any value\"", "4", "1", "0", "\"Can only return in registers!\"", "1", "MSP430", "MSP430", "\"sret virtual register not created in entry block\"", "MSP430::R12", "1", "MSP430", "MSP430ISD::RETI_FLAG", "MS...

MSP430ISelLowering19

LowerReturn

MSP430

MPU

LLVM

12,958

407

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx0", ",", "unsigned", "OpIdx1", ")", "const", "{", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "*", "...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "AMDGPU", "SI", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]

SIInstrInfo30

commuteInstructionImpl

AMDGPU

GPU

LLVM

12,959

429

1

[]

[ "<s>", "static", "rtx", "tilegx_got_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "got_rtx", ";", "}", "</s>" ]

[ "Return", "the", "register", "storing", "the", "value", "of", "the", "global", "offset", "table", "." ]

[ "tilegx" ]

tilegx

tilegx_got_rtx

tilegx

VLIW

GCC

12,960

15

1

[]

[ "<s>", "static", "inline", "bool", "is_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"interrupt\"", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "interrupt", "''", "attribute", "." ]

[ "rx", "\"interrupt\"" ]

rx2

is_interrupt_func

rx

CPU

GCC

12,961

18

1

[]

[ "<s>", "bool", "mprocFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "mproc", "mproc" ]

mprocFrameLowering

restoreCalleeSavedRegisters

mproc

Virtual ISA

LLVM

12,962

35

1

[]

[ "<s>", "bool", "Mips16TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips" ]

Mips16ISelLowering (2)

allowsMisalignedMemoryAccesses

Mips

CPU

LLVM

12,963

22

1

[]

[ "<s>", "bool", "arm_fusion_enabled_p", "(", "tune_params", "::", "fuse_ops", "op", ")", "{", "return", "current_tune", "->", "fusible_ops", "&", "op", ";", "}", "</s>" ]

[ "Return", "true", "iff", "the", "instruction", "fusion", "described", "by", "OP", "is", "enabled", "." ]

[ "arm" ]

arm

arm_fusion_enabled_p

arm

CPU

GCC

12,964

17

1

[]

[ "<s>", "int", "mips_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "HARD_REG_SET", "left", ";", "size", "=", "0x8000", ";", "COPY_HARD_REG_SET", "(", "left", ",", "reg_class_contents", "[", "(",...

[ "Implement", "CLASS_MAX_NREGS", ".", "Usually", "all", "registers", "are", "word-sized", ".", "The", "only", "supported", "exception", "is", "-mgp64", "-msingle-float", ",", "which", "has", "64-bit", "words", "but", "32-bit", "float", "registers", ".", "A", "wor...

[ "mips", "0x8000", "4", "1" ]

mips6

mips_class_max_nregs

mips

CPU

GCC

12,965

181

1

[]

[ "<s>", "int", "i386_pe_reloc_rw_mask", "(", "void", ")", "{", "return", "0", ";", "}", "</s>" ]

[ "Local", "and", "global", "relocs", "can", "be", "placed", "always", "into", "readonly", "memory", "for", "memory", "for", "PE-COFF", "targets", "." ]

[ "i386", "0" ]

winnt

i386_pe_reloc_rw_mask

i386

CPU

GCC

12,966

10

1

[]

[ "<s>", "void", "LC2200FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "bool", "hasFramePointer", "=", "hasFP", "(", "MF", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "LC2200", "LC2200", "LC2200", "LC2200", "LC2200::fp", "LC2200::sp", "\"frame pointer should not have been eliminated\"", "LC2200::ADD", "LC2200::sp", "LC2200::fp", "LC2200::zero", "LC2200::LW", "LC2200::fp", "LC2200::fp", "1", "0" ]

LC2200FrameLowering

emitEpilogue

LC2200

CPU

LLVM

12,967

379

1

[]

[ "<s>", "void", "SICMCInstLower", "::", "Initialize", "(", "MCContext", "*", "C", ")", "{", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "SIC", "SIC" ]

SICMCInstLower

Initialize

SIC

CPU

LLVM

12,968

15

1

[]

[ "<s>", "static", "bool", "rs6000_use_blocks_for_constant_p", "(", "machine_mode", "mode", ",", "const_rtx", "x", ")", "{", "return", "!", "ASM_OUTPUT_SPECIAL_POOL_ENTRY_P", "(", "x", ",", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_USE_BLOCKS_FOR_CONSTANT_P", "." ]

[ "rs6000" ]

rs6000

rs6000_use_blocks_for_constant_p

rs6000

CPU

GCC

12,969

21

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::READCYCLECOUNTER" ]

ARMISelLowering (2)

ReplaceNodeResults

ARM

CPU

LLVM

12,970

115

1

[]

[ "<s>", "static", "int", "rs6000_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "bool", ...

[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "passed", "in", "registers", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in",...

[ "rs6000", "0", "0", "0", "1", "1", "16", "0", "7", "3", "0", "0", "1", "1", "8", "4", "8", "4", "8", "0", "\"rs6000_arg_partial_bytes: %d\\n\"" ]

rs60005

rs6000_arg_partial_bytes

rs6000

CPU

GCC

12,971

352

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget24

classifyGlobalFunctionReference

X86

CPU

LLVM

12,972

130

1

[]

[ "<s>", "void", "riscv_expand_prologue", "(", "void", ")", "{", "struct", "riscv_frame_info", "*", "frame", "=", "&", "cfun", "->", "machine", "->", "frame", ";", "poly_int64", "size", "=", "frame", "->", "total_size", ";", "unsigned", "mask", "=", "frame", ...

[ "Expand", "the", "``", "prologue", "''", "pattern", "." ]

[ "riscv", "0", "1", "0", "1", "1", "0", "0", "0", "0", "1", "0", "1" ]

riscv1

riscv_expand_prologue

riscv

CPU

GCC

12,973

420

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128RegClass", ")", ")", ";", "if",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86" ]

X86TargetMachine110

addPreEmitPass

X86

CPU

LLVM

12,974

66

1

[]

[ "<s>", "static", "rtx", "mips16_local_alias", "(", "rtx", "func", ")", "{", "if", "(", "mips16_local_aliases", "==", "NULL", ")", "mips16_local_aliases", "=", "hash_map", "<", "rtx", ",", "rtx", ",", "local_alias_traits", ">", "::", "create_ggc", "(", "37", ...

[ "FUNC", "is", "the", "symbol", "for", "a", "locally-defined", "hard-float", "MIPS16", "function", ".", "Return", "a", "local", "alias", "for", "it", ",", "creating", "a", "new", "one", "if", "necessary", "." ]

[ "mips", "37", "0", "\"__fn_local_\"" ]

mips4

mips16_local_alias

mips

CPU

GCC

12,975

134

1

[]

[ "<s>", "static", "rtx", "gen_rx_popm_vector", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "2", ";", "rtx", "vector", ";", "v...

[ "Generate", "a", "PARALLEL", "which", "will", "satisfy", "the", "rx_load_multiple_vector", "predicate", "." ]

[ "rx", "2", "0", "0", "1", "0", "1", "0", "1", "0" ]

rx

gen_rx_popm_vector

rx

CPU

GCC

12,976

137

1

[]

[ "<s>", "bool", "Nios2PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createNios2ISelDag", "(", "getNios2TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Nios2", "Nios2", "Nios2", "Nios2" ]

Nios2TargetMachine1

addInstSelector

Nios2

MPU

LLVM

12,977

25

1

[]

[ "<s>", "bool", "ARMAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ",", "STI", ")", "!=", ...

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "ARM", "ARM" ]

ARMAsmBackend (2)2

mayNeedRelaxation

ARM

CPU

LLVM

12,978

43

1

[]

[ "<s>", "static", "void", "m32r_output_function_epilogue", "(", "FILE", "*", ")", "{", "current_frame_info", "=", "zero_frame_info", ";", "m32r_compute_function_type", "(", "NULL_TREE", ")", ";", "}", "</s>" ]

[ "Do", "any", "necessary", "cleanup", "after", "a", "function", "to", "restore", "stack", ",", "frame", ",", "and", "regs", "." ]

[ "m32r" ]

m32r

m32r_output_function_epilogue

m32r

MPU

GCC

12,979

18

1

[]

[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "reg", ")", "{", "if", "(", "tls_symbolic_operand", "(", "orig", ",", "Pmode", ")", "!=", "TLS_MODEL_NONE", ")", "return", "orig", ";", "...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "sh" ]

sh

legitimize_pic_address

sh

CPU

GCC

12,980

249

1

[]

[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "uint64_t", "Address", ",", "int32_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "InstSize", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", "const", "MCDisassembler",...

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "ARM", "0" ]

ARMDisassembler (2)

tryAddingSymbolicOperand

ARM

CPU

LLVM

12,981

63

1

[]

[ "<s>", "unsigned", "M680x0InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL"...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "M680x0", "M680x0", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "0", "\"M680x0 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "M680x0::BRA8", "1", "0", "M680x0::CondCode", "M680x0::CondCode", ...

M680x0InstrInfo

insertBranch

M680x0

MPU

LLVM

12,982

207

1

[]

[ "<s>", "enum", "reg_class", "s390_secondary_output_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "out", ")", "{", "if", "(", "(", "TARGET_64BIT", "?", "(", "mode", "==", "TImode", "||", "mode", "==", "TFmo...

[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "store", "a", "register", "of", "class", "CLASS", "in", "MODE", "into", "OUT", ":", "We", "need", "a", "temporary", "when", "storing", "a", "double-word", "to", "a", ...

[ "s390", "0", "0", "0", "0", "1", "0", "1", "1", "0", "0", "1", "0", "1", "1" ]

s3903

s390_secondary_output_reload_class

s390

MPU

GCC

12,983

225

1

[]

[ "<s>", "bool", "SILowerI1Copies", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "TheMF", ")", "{", "if", "(", "TheMF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "Selected", ")", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU::EXEC_LO", "AMDGPU::S_MOV_B32", "AMDGPU::S_AND_B32", "AMDGPU::S_OR_B32", "AMDGPU::S_XOR_B32", "AMDGPU::S_ANDN2_B32", "AMDGPU::S_ORN2_B32", "AMDGPU::EXEC", "AMDGPU::S_MOV_B64", "AMDGPU::S_AND_B64", "AMDGPU::S_OR_B64", "AMDGPU::S_XOR_B64", "AMDGPU::S_ANDN2_B64", "...

SILowerI1Copies1

runOnMachineFunction

AMDGPU

GPU

LLVM

12,984

226

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "ARM64" ]

ARM64AsmParser

isImm

ARM64

CPU

LLVM

12,985

12

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "AMDGPU", "R600", "0", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "4", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalRegClass", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalR...

R600InstrInfo10

copyPhysReg

AMDGPU

GPU

LLVM

12,986

253

1

[]

[ "<s>", "bool", "ARCFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "int", "CurOffset",...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "ARC", "ARC", "4", "4", "\"Creating fixed object (\"", "\") for FP at \"", "\"\\n\"", "4", "ARC::R14", "4", "\"Creating fixed object (\"", "\") for BLINK at \"", "\"\\n\"", "4", "ARC::R12", "0", "4", "4", "ARC::R12", "0", "4", "\"Creating fixed object (\"", "\") for other...

ARCFrameLowering1

assignCalleeSavedSpillSlots

ARC

MPU

LLVM

12,987

373

1

[]

[ "<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "strict", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", ...

[ "Return", "TRUE", "if", "OP", "is", "a", "memory", "operand", "which", "we", "can", "load", "or", "store", "a", "vector", "to/from", ".", "TYPE", "is", "one", "of", "the", "following", "values", ":", "0", "-", "Vector", "load/stor", "(", "vldr", ")", ...

[ "arm", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "2", "1", "1", "1", "0", "0", "1", "0", "0", "0", "0", "1", "1", "1024", "1", "1016", "1024", "1", "3", "0" ]

arm

neon_vector_mem_operand

arm

CPU

GCC

12,988

399

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVFrameLowering16

determineFrameLayout

RISCV

CPU

LLVM

12,989

125

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Register", ":", "OS", "<<", "\"<register \"", "<<", "getReg", "(", ")", "<<", "\" mods: \"", "<<", "Reg", ".", "Modifiers", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"<register \"", "\" mods: \"", "AMDGPU", "\" mods: \"", "\"<expr \"" ]

AMDGPUAsmParser9

print

AMDGPU

GPU

LLVM

12,990

105

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">",...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "CSKY", "\"Expr shouldn't be null!\"" ]

CSKYAsmParser

addExpr

CSKY

CPU

LLVM

12,991

65

1

[]

[ "<s>", "void", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "override", "{", "}", "</s>" ]

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "AMDGPU" ]

GCNIterativeScheduler (2)

schedNode

AMDGPU

GPU

LLVM

12,992

13

1

[]

[ "<s>", "MCELFStreamer", "&", "CSKYTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "CSKY", "CSKY" ]

CSKYELFStreamer

getStreamer

CSKY

CPU

LLVM

12,993

19

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "Sparc" ]

SparcAsmParser

isImm

Sparc

CPU

LLVM

12,994

13

1

[]

[ "<s>", "void", "AMDGPUPostLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallba...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPostLegalizerCombiner

getAnalysisUsage

AMDGPU

GPU

LLVM

12,995

82

1

[]

[ "<s>", "bool", "aarch64_reinterpret_float_as_int", "(", "rtx", "value", ",", "unsigned", "HOST_WIDE_INT", "*", "intval", ")", "{", "if", "(", "aarch64_float_const_zero_rtx_p", "(", "value", ")", ")", "{", "*", "intval", "=", "0", ";", "return", "true", ";", ...

[ "Return", "the", "binary", "representation", "of", "floating", "point", "constant", "VALUE", "in", "INTVAL", ".", "If", "the", "value", "can", "not", "be", "converted", ",", "return", "false", "without", "setting", "INTVAL", ".", "The", "conversion", "is", "...

[ "aarch64", "0", "0", "2", "1", "0", "32", "1", "32", "32", "0", "32" ]

aarch64

aarch64_reinterpret_float_as_int

aarch64

CPU

GCC

12,996

172

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "SystemZ", "SystemZ", "2", "SystemZ::GRX32BitRegClass", "SystemZ::GR32BitRegClass", "SystemZ::GR64BitRegClass", "2", "2", "2" ]

SystemZInstrInfo42

canInsertSelect

SystemZ

CPU

LLVM

12,997

169

1

[]

[ "<s>", "const", "ARCRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARC", "ARC" ]

ARCInstrInfo

getRegisterInfo

ARC

MPU

LLVM

12,998

12

1

[]

[ "<s>", "const", "char", "*", "mips_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "tmp", "[", "64", "]", ";", "rtx", "xops", "[", "2", ...

[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]

[ "mips", "0", "32", "64", "2", "\"LPSRL\"", "0", "1", "\"daddiu\\t%0,%0,%1\"", "\"addiu\\t%0,%0,%1\"", "1", "\"%(%<bne\\t%0,%1,\"", "1", "\"sd\\t$0,0(%0)%)\"", "\"sw\\t$0,0(%0)%)\"", "\"\"" ]

mips

mips_output_probe_stack_range

mips

CPU

GCC

12,999

144

1

[]