docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "SICMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "SIC", "SIC", "32" ]	SICMCCodeEmitter	getMachineOpValue	SIC	CPU	LLVM	13,100	153	1	[]
[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64DeadRegisterDefinitions ***\\n\"" ]	AArch64DeadRegisterDefinitionsPass (2)	runOnMachineFunction	AArch64	CPU	LLVM	13,101	59	1	[]
[ "<s>", "void", "NVPTXTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP",...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "NVPTX", "NVPTX", "4" ]	NVPTXTargetTransformInfo (2)	getUnrollingPreferences	NVPTX	GPU	LLVM	13,102	52	1	[]
[ "<s>", "static", "tree", "alpha_fold_builtin_extxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "long", "zap_const",...	[ "Fold", "the", "builtins", "for", "the", "EXT", "family", "of", "instructions", "." ]	[ "alpha", "2", "2", "1", "7", "0", "1", "0", "0", "3", "1" ]	alpha	alpha_fold_builtin_extxx	alpha	MPU	GCC	13,103	134	1	[]
[ "<s>", "static", "bool", "noncall_uses_reg", "(", "rtx", "reg", ",", "rtx_insn", "", "insn", ",", "rtx", "", "set", ")", "{", "*", "set", "=", "NULL_RTX", ";", "rtx", "reg2", "=", "sfunc_uses_reg", "(", "insn", ")", ";", "if", "(", "reg2", "&&", ...	[ "See", "if", "the", "only", "way", "in", "which", "INSN", "uses", "REG", "is", "by", "calling", "it", ",", "or", "by", "setting", "it", "while", "calling", "it", ".", "Set", "*", "SET", "to", "a", "SET", "rtx", "if", "the", "register", "is", "set",...	[ "sh", "0", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0" ]	sh	noncall_uses_reg	sh	CPU	GCC	13,104	405	1	[]
[ "<s>", "bool", "arm_const_double_by_parts", "(", "rtx", "val", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "part", ";", "if", "(", "optimize_size", "\|\|", "arm_ld_sched", ")", "return", "true", ";", "if", "(", "mode", "...	[ "Return", "true", "if", "it", "is", "worthwhile", "to", "split", "a", "64-bit", "constant", "into", "two", "32-bit", "operations", ".", "This", "is", "the", "case", "if", "optimizing", "for", "size", ",", "or", "if", "we", "have", "load", "delay", "slots...	[ "arm" ]	arm	arm_const_double_by_parts	arm	CPU	GCC	13,105	121	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "AVR", "AVR", "0", "0", "AVR::RJMPk", "AVRCC::COND_INVALID" ]	AVRInstrInfo20	removeBranch	AVR	MPU	LLVM	13,106	130	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RISCV", "RISCV", "4", "0", "0", "RISCV::CCMASK_ANY", "0", "0", "0", "4", "0", "0" ]	RISCVInstrInfo4	analyzeBranch	RISCV	CPU	LLVM	13,107	346	1	[]
[ "<s>", "bool", "NyuziAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Mnemonic", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "NyuziOperand", "::", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Nyuzi", "Nyuzi", "NyuziOperand::createToken" ]	NyuziAsmParser	ParseInstruction	Nyuzi	GPU	LLVM	13,108	96	1	[]
[ "<s>", "static", "rtx", "avr_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "C...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "avr", "0", "1", "0", "0", "\"%s expects a compile time integer constant\"", "0", "\"%s expects a compile time integer constant\"", "0", "\"%s expects a compile time long integer constant\"", "\" as first argument\"", "1", "1", "\"rounding to %d bits has no effect for \"", "\"fixed-point...	avr	avr_expand_builtin	avr	MPU	GCC	13,109	506	1	[]
[ "<s>", "static", "bool", "xtensa_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "(", "unsigned", ")", "(",...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "xtensa", "1" ]	xtensa1	xtensa_return_in_memory	xtensa	MPU	GCC	13,110	38	1	[]
[ "<s>", "unsigned", "constant_generates_xxspltiw", "(", "vec_const_128bit_type", "*", "vsx_const", ")", "{", "if", "(", "!", "TARGET_SPLAT_WORD_CONSTANT", "\|\|", "!", "TARGET_PREFIXED", "\|\|", "!", "TARGET_VSX", ")", "return", "0", ";", "if", "(", "!", "vsx_const", ...	[ "Determine", "if", "a", "vector", "constant", "can", "be", "loaded", "with", "XXSPLTIW", ".", "Return", "zero", "if", "the", "XXSPLTIW", "instruction", "can", "not", "be", "used", ".", "Otherwise", "return", "the", "immediate", "value", "to", "be", "used", ...	[ "rs6000", "0", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0", "0", "0xffffffff", "0x80000000", "0x80000000", "0", "0" ]	rs6000	constant_generates_xxspltiw	rs6000	CPU	GCC	13,111	130	1	[]
[ "<s>", "riscv_vector", "::", "vlmul_type", "get_vlmul", "(", ")", "const", "{", "return", "m_vlmul", ";", "}", "</s>" ]	[ "Helper", "function", "to", "get", "VLMUL", "operand", ".", "We", "always", "have", "VLMUL", "value", "for", "all", "RVV", "instructions", "that", "have", "VTYPE", "OP", "." ]	[ "riscv", "riscv_vector::vlmul_type" ]	riscv-vsetvl	get_vlmul	riscv	CPU	GCC	13,112	12	1	[]
[ "<s>", "const", "char", "", "output_a_rotate", "(", "enum", "rtx_code", "code", ",", "rtx", "", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "rotate_amount", "=", "operands", "[", "2", "]", ";", "enum", "shift_mode"...	[ "Output", "a", "rotate", "insn", "." ]	[ "h8300", "0", "2", "0", "0", "2", "5", "6", "8", "10", "13", "\"xor.b\\t%s0,%t0\\n\\txor.b\\t%t0,%s0\\n\\txor.b\\t%s0,%t0\"", "\"xor.w\\t%e0,%f0\\n\\txor.w\\t%f0,%e0\\n\\txor.w\\t%e0,%f0\"", "2", "2", "1", "0", "2", "2", "\"\"" ]	h83004	output_a_rotate	h8300	MPU	GCC	13,113	417	1	[]
[ "<s>", "unsigned", "MSP430InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "itera...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "MSP430", "MSP430", "\"code size not handled\"", "0", "MSP430::JMP", "MSP430::JCC", "MSP430::Br", "MSP430::Bm" ]	MSP430InstrInfo10	removeBranch	MSP430	MPU	LLVM	13,114	129	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeSet", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ...	[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)	isIntDivCheap	AArch64	CPU	LLVM	13,115	40	1	[]
[ "<s>", "bool", "isStore", "(", ")", "const", "{", "return", "Access", "==", "AccessTy", "::", "Store", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "recipe", "is", "a", "store", "." ]	[ "M68k" ]	M68kCollapseMOVEMPass	isStore	M68k	MPU	LLVM	13,116	14	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "DisablePPCUnaligned", ")", "return",...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "PowerPC", "PPC", "PPC", "MVT::v2f64", "MVT::v2i64", "MVT::v4f32", "MVT::v4i32", "MVT::ppcf128" ]	PPCISelLowering100	allowsMisalignedMemoryAccesses	PowerPC	CPU	LLVM	13,117	149	1	[]
[ "<s>", "int", "csky_get_movedouble_length", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "if", "(", "REG_P", "(", "dst", ")", ")", "{", "if", "("...	[ "Calculate", "the", "instruction", "'s", "length", "for", "moving", "double-word", "data", "." ]	[ "csky", "0", "1", "4", "8", "0", "0", "8", "4", "8", "2", "3", "2", "1", "3", "1", "0", "6", "4", "8", "0", "1", "4", "0", "0", "1", "1", "0", "6", "1020", "4", "7", "1024", "7", "1024", "6", "8", "0" ]	csky	csky_get_movedouble_length	csky	CPU	GCC	13,118	420	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "RV16K" ]	RV16KAsmParser	isImm	RV16K	Virtual ISA	LLVM	13,119	13	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSIWithSVE", ",", "const", "...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AArch64", "AArch64", "0", "8", "AArch64::LDPXi", "AArch64::LDRXui", "AArch64::LDPDi", "AArch64::LDRDui", "\"CSR restore: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]	AArch64FrameLowering62	restoreCalleeSavedRegisters	AArch64	CPU	LLVM	13,120	478	1	[]
[ "<s>", "int", "crx_interrupt_function_p", "(", "void", ")", "{", "tree", "attributes", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "lookup_attribute", "(", "\"interrupt\"", ",", "attributes", ...	[ "Return", "nonzero", "if", "the", "current", "function", "being", "compiled", "is", "an", "interrupt", "*", "function", "as", "specified", "by", "the", "``", "interrupt", "''", "attribute", "." ]	[ "crx", "\"interrupt\"" ]	crx	crx_interrupt_function_p	crx	CPU	GCC	13,121	30	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ";", "tree", "next_param", ";", "if", "(", "TA...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "iq2000", "\"\\ninit_cumulative_args, fntype = 0x%.8lx\"", "\", fntype code = %s, ret code = %s\\n\"", "0", "0", "0", "1" ]	iq2000	init_cumulative_args	iq2000	CPU	GCC	13,122	144	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "hasAndNotCompare", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "Subta...	[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...	[ "RISCV", "RISCV" ]	RISCVISelLowering80	hasAndNotCompare	RISCV	CPU	LLVM	13,123	47	1	[]
[ "<s>", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]	[ "AMDGPU" ]	SIMachineFunctionInfo (2)2	mayAlias	AMDGPU	GPU	LLVM	13,124	14	1	[]
[ "<s>", "bool", "WebAssemblyLowerRefTypesIntPtrConv", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Lower RefTypes IntPtr Convs ******\\n\"", "\"******** Function: \"", "<<", "F", ".", "getName", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Lower RefTypes IntPtr Convs ******\\n\"", "\"******** Function: \"", "Intrinsic::getDeclaration", "Intrinsic::debugtrap", "\"\"" ]	WebAssemblyLowerRefTypesIntPtrConv1	runOnFunction	WebAssembly	Virtual ISA	LLVM	13,125	216	1	[]
[ "<s>", "void", "emitBytes", "(", "const", "uint8_t", "*", "Opcode", ",", "size_t", "Size", ")", "{", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcode", ",", "Opcode", "+", "Size", ")", ";", "OpBegins", ".", "push_back", "(", "Op...	[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]	[ "ARM" ]	ARMUnwindOpAsm6	emitBytes	ARM	CPU	LLVM	13,126	43	1	[]
[ "<s>", "static", "MCSymbol", "", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "", "Mang", "=", "AP", ".", "Mang", ...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]	PPCMCInstLower43	GetSymbolFromOperand	PowerPC	CPU	LLVM	13,127	460	1	[]
[ "<s>", "virtual", "const", "PIC16RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "(", "InstrInfo", ".", "getRegisterInfo", "(", ")", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "PIC16", "PIC16" ]	PIC16TargetMachine	getRegisterInfo	PIC16	MPU	LLVM	13,128	20	1	[]
[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "\|\|", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...	[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	rs60004	small_data_operand	rs6000	CPU	GCC	13,129	188	1	[]
[ "<s>", "bool", "Cpu0PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createCpu0ISelDag", "(", "getCpu0TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0TargetMachine1	addInstSelector	Cpu0	CPU	LLVM	13,130	21	1	[]
[ "<s>", "static", "bool", "loongarch_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "loongarch_const_insns", "(", "x", ")", ">", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_legitimate_constant_p	loongarch	CPU	GCC	13,131	21	1	[]
[ "<s>", "void", "asm_conditional_branch", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "n_nops", ",", "int", "predict_taken", ")", "{", "int", "offset", "=", "branch_dest", "(", "insn", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn...	[ "Output", "INSN", ",", "which", "is", "a", "conditional", "branch", "instruction", "with", "operands", "OPERANDS", ".", "We", "deal", "with", "the", "various", "forms", "of", "conditional", "branches", "that", "can", "be", "generated", "by", "bfin_reorg", "to"...	[ "bfin", "1024", "1022", "0", "4094", "4096", "1", "2", "0", "1", "1", "0", "0", "0", "0", "\"nop;\"" ]	bfin2	asm_conditional_branch	bfin	DSP	GCC	13,132	147	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createSystemZExpandPseudoPass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPa...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine10	addPreSched2	SystemZ	CPU	LLVM	13,133	34	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "RI5CY" ]	RISCVAsmParser	getLoc	RI5CY	CPU	LLVM	13,134	20	1	[]
[ "<s>", "inline", "unsigned", "int", "function_instance", "::", "vectors_per_tuple", "(", ")", "const", "{", "return", "base", "->", "vectors_per_tuple", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "function", "operates", "on", "tuples", "of", "vectors", ",", "return", "the", "number", "of", "vectors", "in", "the", "tuples", ",", "otherwise", "return", "1", "." ]	[ "aarch64" ]	aarch64-sve-builtins	vectors_per_tuple	aarch64	CPU	GCC	13,135	18	1	[]
[ "<s>", "format_object", "<", "int64_t", ">", "formatImm", "(", "int64_t", "Value", ")", "const", "{", "return", "PrintImmHex", "?", "formatHex", "(", "Value", ")", ":", "formatDec", "(", "Value", ")", ";", "}", "</s>" ]	[ "Utility", "function", "to", "print", "immediates", "in", "decimal", "or", "hex", "." ]	[ "MOS" ]	MOSInstPrinter	formatImm	MOS	MPU	LLVM	13,136	25	1	[]
[ "<s>", "rtx", "m68hc11_gen_lowpart", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "m68hc11_auto_inc_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ")", "{", "return", "gen_rt...	[ "Low", "and", "High", "part", "extraction", "for", "68HC11", ".", "These", "routines", "are", "similar", "to", "gen_lowpart", "and", "gen_highpart", "but", "they", "have", "been", "fixed", "to", "work", "for", "constants", "and", "68HC11", "specific", "registe...	[ "m68hc11", "0", "0", "2", "0", "0", "0", "0", "0", "0", "0", "4", "2" ]	m68hc111	m68hc11_gen_lowpart	m68hc11	MPU	GCC	13,137	336	1	[]
[ "<s>", "bool", "ARMBlockPlacement", "::", "fixBackwardsWLS", "(", "MachineLoop", "", "ML", ")", "{", "MachineInstr", "", "WlsInstr", "=", "findWLS", "(", "ML", ")", ";", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "...	[ "Checks", "if", "loop", "has", "a", "backwards", "branching", "WLS", ",", "and", "if", "possible", ",", "fixes", "it", "." ]	[ "ARM", "ARM", "2", "\"Found a backwards WLS from \"", "\" to \"", "\"\\n\"", "ARM::t2WhileLoopStartLR", "2", "\"Can't move Predecessor\"", "\"block as it would convert a WLS from forward to a \"", "\"backwards branching WLS\\n\"" ]	ARMBlockPlacement6	fixBackwardsWLS	ARM	CPU	LLVM	13,138	214	1	[]
[ "<s>", "const", "uint16_t", "", "VideoCore4RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "("...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "VideoCore4", "VideoCore4" ]	VideoCore4RegisterInfo	getCalleeSavedRegs	VideoCore4	DSP	LLVM	13,139	45	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "setImmOperand", "(", "MachineInstr", "", "MI", ",", "R600Operands", "::", "Ops", "Op", ",", "int64_t", "Imm", ")", "const", "{", "int", "Idx", "=", "getOperandIdx", "(", "", "MI", ",", "Op", ")", ";", "assert", ...	[ "Helper", "function", "for", "setting", "instruction", "flag", "values", "." ]	[ "R600", "R600Operands::Ops", "1", "\"Operand not supported for this instruction.\"" ]	R600InstrInfo	setImmOperand	R600	GPU	LLVM	13,140	67	1	[]
[ "<s>", "StringRef", "CSKYMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_CSKY_None", ":", "case", "VK_CSKY_ADD...	[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]	[ "CSKY", "CSKY", "\"Invalid ELF symbol kind\"", "CSKY", "CSKY", "\"\"", "CSKY", "\"@HI16\"", "CSKY", "\"@LO16\"", "CSKY", "CSKY", "\"@GOT\"", "CSKY", "\"@GOTPC\"", "CSKY", "\"@GOTOFF\"", "CSKY", "CSKY", "\"@PLT\"", "CSKY", "\"@TPOFF\"", "CSKY", "\"@GOTTPOFF\"", "CSKY",...	CSKYMCExpr	getVariantKindName	CSKY	CPU	LLVM	13,141	104	1	[]
[ "<s>", "static", "bool", "mips_canonicalize_int_order_test", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "mips_int_order_operand_ok_p", "(", "*", "code", ",", ...	[ "Return", "true", "if", "", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...	[ "mips", "1", "1", "0" ]	mips	mips_canonicalize_int_order_test	mips	CPU	GCC	13,142	159	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "AMDGPU::NoRegister", "AMDGPU::SReg_64_XEXECRegClass", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC", "AMDGPU::S_SUB_U32" ]	SIFrameLowering53	emitEpilogue	AMDGPU	GPU	LLVM	13,143	354	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::RESTORE_CRBIT", "PPC::LVX", "PPC::LXVD2X", "PPC::QVLFDX", "PPC::QVLFSXs", "PPC::QVLFDXb", "PPC::RESTORE_VRSAVE", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo (3)	isLoadFromStackSlot	PowerPC	CPU	LLVM	13,144	159	1	[]
[ "<s>", "bool", "ARCInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "uint64_t", "F", "=", "MID", ".", "TSFlags", ";", ...	[ "Return", "true", "for", "post-incremented", "instructions", "." ]	[ "ARC", "ARC" ]	ARCInstrInfo1	isPostIncrement	ARC	MPU	LLVM	13,145	45	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "X86", "MVT::i8" ]	X86ISelLowering (2)1	getScalarShiftAmountTy	X86	CPU	LLVM	13,146	18	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine61	addIRPasses	NVPTX	GPU	LLVM	13,147	145	1	[]
[ "<s>", "int", "symbolic_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE",...	[ "Returns", "1", "if", "OP", "is", "a", "memory", "reference", "involving", "a", "symbolic", "constant", "that", "is", "not", "in", "the", "constant", "pool", "." ]	[ "arc", "0", "0" ]	arc3	symbolic_memory_operand	arc	MPU	GCC	13,148	74	1	[]
[ "<s>", "unsigned", "MipsOutgoingValueHandler", "::", "assignCustomValue", "(", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ",", "std", "::", "function", "<", "void", "(", ")", ">", "*", "Thunk", ")", "{", "...	[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]	[ "Mips", "Mips", "0", "1", "MVT::i32", "MVT::i32", "MVT::f64", "MVT::f64", "\"unexpected custom value\"", "32", "32", "0", "0", "1", "2", "2" ]	MipsCallLowering (2)	assignCustomValue	Mips	CPU	LLVM	13,149	272	1	[]
[ "<s>", "static", "MachineInstr", "*", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "unsigned", "BitSize", ",", "int", "FrameIdx", ",", "int", "Offset", ",", "const"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "8", "X86::sub_8bit", "X86::sub_16bit", "8", "X86::MOV8mr", "X86::MOV16mr", "0", "0" ]	X86TileConfig1	storeRegToStackSlot	X86	CPU	LLVM	13,150	134	1	[]
[ "<s>", "tree", "ix86_handle_selectany_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", "\|\|", "!", "TREE_PUBLIC...	[ "Handle", "a", "``", "selectany", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qE attribute applies only to initialized variables\"", "\" with external linkage\"" ]	winnt4	ix86_handle_selectany_attribute	i386	CPU	GCC	13,151	55	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "SIMachineFunctionInfo", "*", "MFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "SI...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "R600", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "2", "0", "SI", "1", "0", "SI", "SI", "SI", "SI", "0", "SI", "2", "0", "1" ]	SIInstrInfo65	expandPostRAPseudo	R600	GPU	LLVM	13,152	396	1	[]
[ "<s>", "bool", "ProtectJTSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "Func", ".", "protectJT", "(", ")", ")", "return", "false", ";", "bool", "modified", "=", "false", ";", "for", "(", "Machine...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86" ]	X86ProtectJTSupport	runOnMachineFunction	X86	CPU	LLVM	13,153	106	1	[]
[ "<s>", "bool", "MipsCCState", "::", "originalEVTTypeIsVectorFloat", "(", "EVT", "Ty", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "true", ";", "...	[ "Return", "true", "if", "the", "original", "type", "was", "vXfXX", "." ]	[ "Mips", "Mips" ]	MipsCCState9	originalEVTTypeIsVectorFloat	Mips	CPU	LLVM	13,154	34	1	[]
[ "<s>", "void", "sparc_expand_vcond", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ",", "int", "ccode", ",", "int", "fcode", ")", "{", "enum", "rtx_code", "code", "=", "signed_condition", "(", "GET_CODE", "(", "operands", "[", "3", "]", ")", ...	[ "Emit", "code", "to", "conditionally", "move", "a", "combination", "of", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ",", "depending", "on", "the", "outcome", "of", "the", "comparison", ...	[ "sparc", "3", "4", "5", "1", "2", "3", "1", "2", "0" ]	sparc1	sparc_expand_vcond	sparc	CPU	GCC	13,155	208	1	[]
[ "<s>", "bool", "ARMBlockPlacement", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "ST", "=", "M...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"Running on \"", "\"\\n\"", "ARM", "ARM", "ARM" ]	ARMBlockPlacement (2)	runOnMachineFunction	ARM	CPU	LLVM	13,156	181	1	[]
[ "<s>", "bool", "MipsLegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "using", "namespace", "TargetOpcode", ";", "MIRBuilder", ".", "setIns...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "Mips", "Mips", "0", "2", "2", "1", "0", "0", "2", "1", "2", "2", "2", "0" ]	MipsLegalizerInfo44	legalizeCustom	Mips	CPU	LLVM	13,157	482	1	[]
[ "<s>", "static", "void", "rs6000_darwin64_record_arg_advance_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "int", "final", ")", "{", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "i...	[ "Use", "this", "to", "flush", "pending", "int", "fields", "." ]	[ "powerpcspe", "1", "64", "0", "1", "0", "1", "1", "0", "0", "0" ]	powerpcspe	rs6000_darwin64_record_arg_advance_flush	powerpcspe	CPU	GCC	13,158	214	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "c...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine35	addPreEmitPass	ARM	CPU	LLVM	13,159	61	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MSP430", "MSP430", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "MSP430::FPW", "MSP430::SPW", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]	MSP430RegisterInfo11	eliminateFrameIndex	MSP430	MPU	LLVM	13,160	362	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", "...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "\"unimplemented operand\"" ]	MSP430ISelLowering39	LowerOperation	MSP430	MPU	LLVM	13,161	163	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubt...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "Hexagon::IntRegsRegClass", "1", "0" ]	HexagonFrameLowering45	determineCalleeSaves	Hexagon	DSP	LLVM	13,162	301	1	[]
[ "<s>", "bool", "inside_x_p", "(", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "lhs", "=", "XEXP", "(", "op", ",", "0", ")", ";", "rtx", "rhs", "=", "XEXP", "(", "op", ","...	[ "16", "bit", "register", "+", "pointer", "sized", "address" ]	[ "z8k", "0", "1" ]	z8k	inside_x_p	z8k	MPU	GCC	13,163	135	1	[]
[ "<s>", "static", "void", "nvptx_assemble_undefined_decl", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", ";", "const", "char", "...	[ "Implement", "TARGET_ASM_ASSEMBLE_UNDEFINED_DECL", ".", "Write", "an", "extern", "declaration", "only", "for", "variable", "DECL", "with", "NAME", "to", "FILE", "." ]	[ "nvptx", "\"// BEGIN%s VAR DECL: \"", "\" GLOBAL\"", "\"\"", "\"\\n\"", "\".extern %s .b8 \"", "0", "\"[\"", "\"]\"", "\";\\n\\n\"" ]	nvptx2	nvptx_assemble_undefined_decl	nvptx	GPU	GCC	13,164	120	1	[]
[ "<s>", "void", "function_builder", "::", "append_name", "(", "const", "char", "*", "name", ")", "{", "obstack_grow", "(", "&", "m_string_obstack", ",", "name", ",", "strlen", "(", "name", ")", ")", ";", "}", "</s>" ]	[ "Add", "NAME", "to", "the", "end", "of", "the", "function", "name", "being", "built", "." ]	[ "aarch64" ]	aarch64-sve-builtins	append_name	aarch64	CPU	GCC	13,165	25	1	[]
[ "<s>", "rtx_code", "m68k_output_compare_si", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "rtx_code", "tmp", "=", "m68k_find_flags_value", "(", "op0", ",", "op1", ",", "code", ")", ";", "if", "(", "tmp", "!=", "UNKNOWN", ")", ...	[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "CODE", "is", "the", "code", "of", "the", "comparison", ".", "It", "is", "returned", ",", "potentially", "modified", "if", "necessary", "." ]	[ "m68k", "2", "0", "1", "\"tst%.l %0\"", "\"cmpm%.l %1,%0\"", "\"cmp%.l %d0,%d1\"", "0x8000", "0x8000", "\"cmp%.w %1,%0\"", "\"cmp%.l %d1,%d0\"" ]	m68k	m68k_output_compare_si	m68k	MPU	GCC	13,166	209	1	[]
[ "<s>", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Cpu0", "0" ]	Cpu0InstrInfo	loadRegFromStackSlot	Cpu0	CPU	LLVM	13,167	49	1	[]
[ "<s>", "virtual", "const", "TargetRegisterClass", "*", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "Subtarget", "->", "hasDSP", "(", ")", "?", "&", "Mips", "::", "ACC64DSPRegClass"...	[ "Return", "the", "'representative", "'", "register", "class", "for", "the", "specified", "value", "type", "." ]	[ "Mips", "MVT::Untyped", "Mips::ACC64DSPRegClass", "Mips::ACC64RegClass" ]	MipsSEISelLowering20	getRepRegClassFor	Mips	CPU	LLVM	13,168	45	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AArch64", "0", "64", "64", "AArch64::SP" ]	AArch64CallLowering58	getStackAddress	AArch64	CPU	LLVM	13,169	187	1	[]
[ "<s>", "int", "sh_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", "&&", "!", "regs_ever_live", "[", "new_reg", "]", ")", "return", "0",...	[ "Return", "nonzero", "if", "register", "old_reg", "can", "be", "renamed", "to", "register", "new_reg", "." ]	[ "sh", "0", "1" ]	sh3	sh_hard_regno_rename_ok	sh	CPU	GCC	13,170	32	1	[]
[ "<s>", "static", "MipsOperand", "", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "MipsOperand", "", "Op", "=", "new", "MipsOperand", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNu...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsAsmParser102	CreateReg	Mips	CPU	LLVM	13,171	49	1	[]
[ "<s>", "unsigned", "getCommonDomains", "(", "unsigned", "mask", ")", "const", "{", "return", "AvailableDomains", "&", "mask", ";", "}", "</s>" ]	[ "Return", "bitmask", "of", "domains", "that", "are", "available", "and", "in", "mask", "." ]	[ "X86" ]	SSEDomainFix	getCommonDomains	X86	CPU	LLVM	13,172	14	1	[]
[ "<s>", "static", "enum", "mips_int_mask", "mips_interrupt_mask", "(", "tree", "type", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "tree", "args", ",", "cst", ";", "const", "char...	[ "Return", "the", "mask", "for", "the", "``", "interrupt", "''", "attribute", "." ]	[ "mips", "\"interrupt\"", "\"eic\"", "0", "\"vector=sw0\"", "7", "9", "9" ]	mips	mips_interrupt_mask	mips	CPU	GCC	13,173	147	1	[]
[ "<s>", "bool", "isBlockAddress", "(", ")", "const", "{", "return", "Kind", "==", "ARMCP", "::", "CPBlockAddress", ";", "}", "</s>" ]	[ "isBlockAddress", "-", "Tests", "if", "this", "is", "a", "MO_BlockAddress", "operand", "." ]	[ "ARM", "ARMCP::CPBlockAddress" ]	ARMConstantPoolValue	isBlockAddress	ARM	CPU	LLVM	13,174	14	1	[]
[ "<s>", "rtx", "rs6000_emit_eqne", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "scratch", ")", "{", "if", "(", "op2", "==", "const0_rtx", ")", "return", "op1", ";", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "...	[ "Emit", "RTL", "that", "sets", "a", "register", "to", "zero", "if", "OP1", "and", "OP2", "are", "equal", ".", "SCRATCH", "can", "be", "used", "as", "that", "dest", "register", ".", "Return", "the", "dest", "register", "." ]	[ "rs6000" ]	rs6000	rs6000_emit_eqne	rs6000	CPU	GCC	13,175	94	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsign...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "PowerPC", "PPC", "64", "32" ]	PPCISelLowering (2)2	isTruncateFree	PowerPC	CPU	LLVM	13,176	60	1	[]
[ "<s>", "void", "TPCMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", ...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "TPC", "TPC", "\"\\n\"", "\"\\n\"", "TPC" ]	TPCMCCodeEmitter	encodeInstruction	TPC	Virtual ISA	LLVM	13,177	124	1	[]
[ "<s>", "bool", "AlphaCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "II", "=", "(", "(", "AlphaTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "do", "{", "MCE"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Alpha", "Alpha", "Alpha" ]	AlphaCodeEmitter	runOnMachineFunction	Alpha	MPU	LLVM	13,178	86	1	[]
[ "<s>", "void", "PPCDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "bool", "MadeChange", "=",...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "PowerPC", "PPC", "ISD::OR", "\"PPC DAG preprocessing replacing:\\nOld: \"", "\"\\nNew: \"", "\"\\n\"", "0" ]	PPCISelDAGToDAG	PreprocessISelDAG	PowerPC	CPU	LLVM	13,179	189	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"PowerPC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"PowerPC DAG->DAG Pattern Instruction Selection\"" ]	PPCISelDAGToDAG (2)2	getPassName	PowerPC	CPU	LLVM	13,180	11	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "", ">", "*", "Created", ")", "const", "{", "EV...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "AArch64", "AArch64", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]	AArch64ISelLowering (2)1	BuildSDIVPow2	AArch64	CPU	LLVM	13,181	329	1	[]
[ "<s>", "static", "const", "char", "", "toString", "(", "const", "Type", "", "Ty", ",", "bool", "hasAddr64", ")", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Type", "::", "PointerTyID", ":"...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "WebAssembly", "\"i64\"", "\"i32\"", "\"f32\"", "\"f64\"", "8", "\"i8\"", "16", "\"i16\"", "32", "\"i32\"", "64", "\"i64\"", "\"Invalid type \"", "\"invalid type\"", "\"<invalid>\"" ]	WebAssemblyAsmPrinter44	toString	WebAssembly	Virtual ISA	LLVM	13,182	133	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOp...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInstructionSelector34	select	AMDGPU	GPU	LLVM	13,183	99	1	[]
[ "<s>", "bool", "SNESPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSNESISelDag", "(", "getSNESTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "SNES", "SNES", "SNES", "SNES" ]	SNESTargetMachine	addInstSelector	SNES	DSP	LLVM	13,184	25	1	[]
[ "<s>", "BitVector", "Z80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Z80FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Z80", "Z80", "Z80", "Z80::SPS", "Z80::SPL", "Z80::PC", "Z80::UIX" ]	Z80RegisterInfo2	getReservedRegs	Z80	MPU	LLVM	13,185	92	1	[]
[ "<s>", "outliner", "::", "OutlinedFunction", "RISCVInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "auto", "CannotInsertCall", "=", "[", "]", "(", ...	[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]	[ "RI5CY", "RISCV", "RISCV::X5", "2", "0", "0", "0", "8", "4", "0", "RISCV::FeatureStdExtC", "2" ]	RISCVInstrInfo	getOutliningCandidateInfo	RI5CY	CPU	LLVM	13,186	228	1	[]
[ "<s>", "bool", "expand_a_shift", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "switch", "(", "h8sx_classify_shift", "(", "mode", ",", "code", ",", "operands", "[", "2", "]", ")", ")", "{", "c...	[ "Called", "from", "the", ".md", "file", "to", "emit", "code", "to", "do", "shifts", ".", "Returns", "a", "boolean", "indicating", "success", "(", "currently", "this", "is", "always", "TRUE", ")", "." ]	[ "h8300", "2", "1", "1", "0", "1", "2", "0", "0", "2" ]	h83004	expand_a_shift	h8300	MPU	GCC	13,187	140	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "g...	[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]	AMDGPUSubtarget19	getWavesPerEU	AMDGPU	GPU	LLVM	13,188	178	1	[]
[ "<s>", "static", "inline", "bool", "pdp11_saved_regno", "(", "unsigned", "regno", ")", "{", "return", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ";", "}", "</s>" ]	[ "A", "helper", "function", "to", "determine", "if", "REGNO", "should", "be", "saved", "in", "the", "current", "function", "'s", "stack", "frame", "." ]	[ "pdp11" ]	pdp114	pdp11_saved_regno	pdp11	MPU	GCC	13,189	22	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "AArch64" ]	AArch64AsmParser13	getStartLoc	AArch64	CPU	LLVM	13,190	10	1	[]
[ "<s>", "virtual", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "Constr...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "CellSPU", "0", "\"InlineAsmMemoryOperand 'v' constraint not handled.\"" ]	SPUISelDAGToDAG5	SelectInlineAsmMemoryOperand	CellSPU	MPU	LLVM	13,191	163	1	[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"*** Machine Function before Domain Reassignment *\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"* Machine Function after Domain Reassignment ***\\n\"" ]	X86DomainReassignment13	runOnMachineFunction	X86	CPU	LLVM	13,192	315	1	[]
[ "<s>", "static", "rtx", "frv_legitimize_target", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "if", "(", "!", "t...	[ "Return", "a", "legitimate", "rtx", "for", "instruction", "ICODE", "'s", "return", "value", ".", "Use", "TARGET", "if", "it", "'s", "not", "null", ",", "has", "the", "right", "mode", ",", "and", "satisfies", "operand", "0", "'s", "predicate", "." ]	[ "frv", "0", "0" ]	frv2	frv_legitimize_target	frv	VLIW	GCC	13,193	72	1	[]
[ "<s>", "static", "void", "riscv_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.option %spic\\n\"", ",", "(", "flag_pic", "?", "\"\"", ":", "\"no\"", ")", ")", ";", "if", "(", "!", "riscv...	[ "Implement", "TARGET_ASM_FILE_START", "." ]	[ "riscv", "\"\\t.option %spic\\n\"", "\"\"", "\"no\"", "\"\\t.option norelax\\n\"" ]	riscv3	riscv_file_start	riscv	CPU	GCC	13,194	39	1	[]
[ "<s>", "rtx", "arm_gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ",", "rtx", "scratch", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "int", "dimode_comparison", "=", "GET_MODE", "(", "x", ")", "==", ...	[ "X", "and", "Y", "are", "two", "things", "to", "compare", "using", "CODE", ".", "Emit", "the", "compare", "insn", "and", "return", "the", "rtx", "for", "register", "0", "in", "the", "proper", "mode", ".", "FP", "means", "this", "is", "a", "floating", ...	[ "arm", "0", "2" ]	arm5	arm_gen_compare_reg	arm	CPU	GCC	13,195	222	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "LC2200Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "LC2200", "LC2200" ]	LC2200ISelDAGToDAG	runOnMachineFunction	LC2200	CPU	LLVM	13,196	30	1	[]
[ "<s>", "tree", "gcn_goacc_create_worker_broadcast_record", "(", "tree", "record_type", ",", "bool", "sender", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "tree", "type", "=", "build_qualified_type", "(", "record_type", ...	[ "Implement", "TARGET_GOACC_CREATE_WORKER_BROADCAST_RECORD", ".", "Create", "OpenACC", "worker", "state", "propagation", "record", "in", "shared", "memory", "." ]	[ "gcn", "1" ]	gcn-tree	gcn_goacc_create_worker_broadcast_record	gcn	GPU	GCC	13,197	87	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "MMIX" ]	MMIXAsmParser	isToken	MMIX	CPU	LLVM	13,198	13	1	[]
[ "<s>", "Value", "", "RISCVTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicRMWInst", "", "AI", ",", "Value", "", "AlignedAddr", ",", "Value", "", "Incr", ",", "Value", "*", "Mask", ",", "Value...	[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]	[ "RI5CY", "RISCV", "Intrinsic::getDeclaration", "64", "64" ]	RISCVISelLowering	emitMaskedAtomicRMWIntrinsic	RI5CY	CPU	LLVM	13,199	315	1	[]

[ "<s>", "unsigned", "SICMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "SIC", "SIC", "32" ]

SICMCCodeEmitter

getMachineOpValue

SIC

CPU

LLVM

13,100

153

1

[]

[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TRI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "bool", "Changed", "=", "false", ";", "DEBUG", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64DeadRegisterDefinitions *****\\n\"" ]

AArch64DeadRegisterDefinitionsPass (2)

runOnMachineFunction

AArch64

CPU

LLVM

13,101

59

1

[]

[ "<s>", "void", "NVPTXTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP",...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "NVPTX", "NVPTX", "4" ]

NVPTXTargetTransformInfo (2)

getUnrollingPreferences

NVPTX

GPU

LLVM

13,102

52

1

[]

[ "<s>", "static", "tree", "alpha_fold_builtin_extxx", "(", "tree", "op", "[", "]", ",", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ",", "unsigned", "HOST_WIDE_INT", "bytemask", ",", "bool", "is_high", ")", "{", "long", "zap_const",...

[ "Fold", "the", "builtins", "for", "the", "EXT", "family", "of", "instructions", "." ]

[ "alpha", "2", "2", "1", "7", "0", "1", "0", "0", "3", "1" ]

alpha

alpha_fold_builtin_extxx

alpha

MPU

GCC

13,103

134

1

[]

[ "<s>", "static", "bool", "noncall_uses_reg", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ",", "rtx", "*", "set", ")", "{", "*", "set", "=", "NULL_RTX", ";", "rtx", "reg2", "=", "sfunc_uses_reg", "(", "insn", ")", ";", "if", "(", "reg2", "&&", ...

[ "See", "if", "the", "only", "way", "in", "which", "INSN", "uses", "REG", "is", "by", "calling", "it", ",", "or", "by", "setting", "it", "while", "calling", "it", ".", "Set", "*", "SET", "to", "a", "SET", "rtx", "if", "the", "register", "is", "set",...

[ "sh", "0", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0" ]

sh

noncall_uses_reg

sh

CPU

GCC

13,104

405

1

[]

[ "<s>", "bool", "arm_const_double_by_parts", "(", "rtx", "val", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "rtx", "part", ";", "if", "(", "optimize_size", "||", "arm_ld_sched", ")", "return", "true", ";", "if", "(", "mode", "...

[ "Return", "true", "if", "it", "is", "worthwhile", "to", "split", "a", "64-bit", "constant", "into", "two", "32-bit", "operations", ".", "This", "is", "the", "case", "if", "optimizing", "for", "size", ",", "or", "if", "we", "have", "load", "delay", "slots...

[ "arm" ]

arm

arm_const_double_by_parts

arm

CPU

GCC

13,105

121

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "AVR", "AVR", "0", "0", "AVR::RJMPk", "AVRCC::COND_INVALID" ]

AVRInstrInfo20

removeBranch

AVR

MPU

LLVM

13,106

130

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RISCV", "RISCV", "4", "0", "0", "RISCV::CCMASK_ANY", "0", "0", "0", "4", "0", "0" ]

RISCVInstrInfo4

analyzeBranch

RISCV

CPU

LLVM

13,107

346

1

[]

[ "<s>", "bool", "NyuziAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Mnemonic", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "NyuziOperand", "::", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Nyuzi", "Nyuzi", "NyuziOperand::createToken" ]

NyuziAsmParser

ParseInstruction

Nyuzi

GPU

LLVM

13,108

96

1

[]

[ "<s>", "static", "rtx", "avr_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "C...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "avr", "0", "1", "0", "0", "\"%s expects a compile time integer constant\"", "0", "\"%s expects a compile time integer constant\"", "0", "\"%s expects a compile time long integer constant\"", "\" as first argument\"", "1", "1", "\"rounding to %d bits has no effect for \"", "\"fixed-point...

avr

avr_expand_builtin

avr

MPU

GCC

13,109

506

1

[]

[ "<s>", "static", "bool", "xtensa_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "int_size_in_bytes", "(", "type", ")", ">", "(", "unsigned", ")", "(",...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "xtensa", "1" ]

xtensa1

xtensa_return_in_memory

xtensa

MPU

GCC

13,110

38

1

[]

[ "<s>", "unsigned", "constant_generates_xxspltiw", "(", "vec_const_128bit_type", "*", "vsx_const", ")", "{", "if", "(", "!", "TARGET_SPLAT_WORD_CONSTANT", "||", "!", "TARGET_PREFIXED", "||", "!", "TARGET_VSX", ")", "return", "0", ";", "if", "(", "!", "vsx_const", ...

[ "Determine", "if", "a", "vector", "constant", "can", "be", "loaded", "with", "XXSPLTIW", ".", "Return", "zero", "if", "the", "XXSPLTIW", "instruction", "can", "not", "be", "used", ".", "Otherwise", "return", "the", "immediate", "value", "to", "be", "used", ...

[ "rs6000", "0", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0", "0", "0xffffffff", "0x80000000", "0x80000000", "0", "0" ]

rs6000

constant_generates_xxspltiw

rs6000

CPU

GCC

13,111

130

1

[]

[ "<s>", "riscv_vector", "::", "vlmul_type", "get_vlmul", "(", ")", "const", "{", "return", "m_vlmul", ";", "}", "</s>" ]

[ "Helper", "function", "to", "get", "VLMUL", "operand", ".", "We", "always", "have", "VLMUL", "value", "for", "all", "RVV", "instructions", "that", "have", "VTYPE", "OP", "." ]

[ "riscv", "riscv_vector::vlmul_type" ]

riscv-vsetvl

get_vlmul

riscv

CPU

GCC

13,112

12

1

[]

[ "<s>", "const", "char", "*", "output_a_rotate", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "rotate_amount", "=", "operands", "[", "2", "]", ";", "enum", "shift_mode"...

[ "Output", "a", "rotate", "insn", "." ]

[ "h8300", "0", "2", "0", "0", "2", "5", "6", "8", "10", "13", "\"xor.b\\t%s0,%t0\\n\\txor.b\\t%t0,%s0\\n\\txor.b\\t%s0,%t0\"", "\"xor.w\\t%e0,%f0\\n\\txor.w\\t%f0,%e0\\n\\txor.w\\t%e0,%f0\"", "2", "2", "1", "0", "2", "2", "\"\"" ]

h83004

output_a_rotate

h8300

MPU

GCC

13,113

417

1

[]

[ "<s>", "unsigned", "MSP430InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "itera...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "MSP430", "MSP430", "\"code size not handled\"", "0", "MSP430::JMP", "MSP430::JCC", "MSP430::Br", "MSP430::Bm" ]

MSP430InstrInfo10

removeBranch

MSP430

MPU

LLVM

13,114

129

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeSet", "Attr", ")", "const", "{", "bool", "OptSize", "=", "Attr", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "MinSize", ...

[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)

isIntDivCheap

AArch64

CPU

LLVM

13,115

40

1

[]

[ "<s>", "bool", "isStore", "(", ")", "const", "{", "return", "Access", "==", "AccessTy", "::", "Store", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "recipe", "is", "a", "store", "." ]

[ "M68k" ]

M68kCollapseMOVEMPass

isStore

M68k

MPU

LLVM

13,116

14

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "DisablePPCUnaligned", ")", "return",...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "PowerPC", "PPC", "PPC", "MVT::v2f64", "MVT::v2i64", "MVT::v4f32", "MVT::v4i32", "MVT::ppcf128" ]

PPCISelLowering100

allowsMisalignedMemoryAccesses

PowerPC

CPU

LLVM

13,117

149

1

[]

[ "<s>", "int", "csky_get_movedouble_length", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "if", "(", "REG_P", "(", "dst", ")", ")", "{", "if", "("...

[ "Calculate", "the", "instruction", "'s", "length", "for", "moving", "double-word", "data", "." ]

[ "csky", "0", "1", "4", "8", "0", "0", "8", "4", "8", "2", "3", "2", "1", "3", "1", "0", "6", "4", "8", "0", "1", "4", "0", "0", "1", "1", "0", "6", "1020", "4", "7", "1024", "7", "1024", "6", "8", "0" ]

csky

csky_get_movedouble_length

csky

CPU

GCC

13,118

420

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "RV16K" ]

RV16KAsmParser

isImm

RV16K

Virtual ISA

LLVM

13,119

13

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSIWithSVE", ",", "const", "...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AArch64", "AArch64", "0", "8", "AArch64::LDPXi", "AArch64::LDRXui", "AArch64::LDPDi", "AArch64::LDRDui", "\"CSR restore: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]

AArch64FrameLowering62

restoreCalleeSavedRegisters

AArch64

CPU

LLVM

13,120

478

1

[]

[ "<s>", "int", "crx_interrupt_function_p", "(", "void", ")", "{", "tree", "attributes", ";", "attributes", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "return", "lookup_attribute", "(", "\"interrupt\"", ",", "attributes", ...

[ "Return", "nonzero", "if", "the", "current", "function", "being", "compiled", "is", "an", "interrupt", "*", "function", "as", "specified", "by", "the", "``", "interrupt", "''", "attribute", "." ]

[ "crx", "\"interrupt\"" ]

crx

crx_interrupt_function_p

crx

CPU

GCC

13,121

30

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ";", "tree", "next_param", ";", "if", "(", "TA...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "iq2000", "\"\\ninit_cumulative_args, fntype = 0x%.8lx\"", "\", fntype code = %s, ret code = %s\\n\"", "0", "0", "0", "1" ]

iq2000

init_cumulative_args

iq2000

CPU

GCC

13,122

144

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "hasAndNotCompare", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "return", "Subta...

[ "Return", "true", "if", "the", "target", "should", "transform", ":", "(", "X", "&", "Y", ")", "==", "Y", "�", "?", "(", "~X", "&", "Y", ")", "==", "0", "(", "X", "&", "Y", ")", "!", "=", "Y", "�", "?", "(", "~X", "&", "Y", ")", "!", "="...

[ "RISCV", "RISCV" ]

RISCVISelLowering80

hasAndNotCompare

RISCV

CPU

LLVM

13,123

47

1

[]

[ "<s>", "bool", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]

[ "AMDGPU" ]

SIMachineFunctionInfo (2)2

mayAlias

AMDGPU

GPU

LLVM

13,124

14

1

[]

[ "<s>", "bool", "WebAssemblyLowerRefTypesIntPtrConv", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Lower RefTypes IntPtr Convs **********\\n\"", "\"********** Function: \"", "<<", "F", ".", "getName", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Lower RefTypes IntPtr Convs **********\\n\"", "\"********** Function: \"", "Intrinsic::getDeclaration", "Intrinsic::debugtrap", "\"\"" ]

WebAssemblyLowerRefTypesIntPtrConv1

runOnFunction

WebAssembly

Virtual ISA

LLVM

13,125

216

1

[]

[ "<s>", "void", "emitBytes", "(", "const", "uint8_t", "*", "Opcode", ",", "size_t", "Size", ")", "{", "Ops", ".", "insert", "(", "Ops", ".", "end", "(", ")", ",", "Opcode", ",", "Opcode", "+", "Size", ")", ";", "OpBegins", ".", "push_back", "(", "Op...

[ "Emit", "the", "bytes", "in", "Data", "into", "the", "output", "." ]

[ "ARM" ]

ARMUnwindOpAsm6

emitBytes

ARM

CPU

LLVM

13,126

43

1

[]

[ "<s>", "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]

PPCMCInstLower43

GetSymbolFromOperand

PowerPC

CPU

LLVM

13,127

460

1

[]

[ "<s>", "virtual", "const", "PIC16RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "(", "InstrInfo", ".", "getRegisterInfo", "(", ")", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "PIC16", "PIC16" ]

PIC16TargetMachine

getRegisterInfo

PIC16

MPU

LLVM

13,128

20

1

[]

[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "||", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...

[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

rs60004

small_data_operand

rs6000

CPU

GCC

13,129

188

1

[]

[ "<s>", "bool", "Cpu0PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createCpu0ISelDag", "(", "getCpu0TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0TargetMachine1

addInstSelector

Cpu0

CPU

LLVM

13,130

21

1

[]

[ "<s>", "static", "bool", "loongarch_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "loongarch_const_insns", "(", "x", ")", ">", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_legitimate_constant_p

loongarch

CPU

GCC

13,131

21

1

[]

[ "<s>", "void", "asm_conditional_branch", "(", "rtx", "insn", ",", "rtx", "*", "operands", ",", "int", "n_nops", ",", "int", "predict_taken", ")", "{", "int", "offset", "=", "branch_dest", "(", "insn", ")", "-", "INSN_ADDRESSES", "(", "INSN_UID", "(", "insn...

[ "Output", "INSN", ",", "which", "is", "a", "conditional", "branch", "instruction", "with", "operands", "OPERANDS", ".", "We", "deal", "with", "the", "various", "forms", "of", "conditional", "branches", "that", "can", "be", "generated", "by", "bfin_reorg", "to"...

[ "bfin", "1024", "1022", "0", "4094", "4096", "1", "2", "0", "1", "1", "0", "0", "0", "0", "\"nop;\"" ]

bfin2

asm_conditional_branch

bfin

DSP

GCC

13,132

147

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createSystemZExpandPseudoPass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPa...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine10

addPreSched2

SystemZ

CPU

LLVM

13,133

34

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "RI5CY" ]

RISCVAsmParser

getLoc

RI5CY

CPU

LLVM

13,134

20

1

[]

[ "<s>", "inline", "unsigned", "int", "function_instance", "::", "vectors_per_tuple", "(", ")", "const", "{", "return", "base", "->", "vectors_per_tuple", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "function", "operates", "on", "tuples", "of", "vectors", ",", "return", "the", "number", "of", "vectors", "in", "the", "tuples", ",", "otherwise", "return", "1", "." ]

[ "aarch64" ]

aarch64-sve-builtins

vectors_per_tuple

aarch64

CPU

GCC

13,135

18

1

[]

[ "<s>", "format_object", "<", "int64_t", ">", "formatImm", "(", "int64_t", "Value", ")", "const", "{", "return", "PrintImmHex", "?", "formatHex", "(", "Value", ")", ":", "formatDec", "(", "Value", ")", ";", "}", "</s>" ]

[ "Utility", "function", "to", "print", "immediates", "in", "decimal", "or", "hex", "." ]

[ "MOS" ]

MOSInstPrinter

formatImm

MOS

MPU

LLVM

13,136

25

1

[]

[ "<s>", "rtx", "m68hc11_gen_lowpart", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "MEM", "&&", "m68hc11_auto_inc_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ")", "{", "return", "gen_rt...

[ "Low", "and", "High", "part", "extraction", "for", "68HC11", ".", "These", "routines", "are", "similar", "to", "gen_lowpart", "and", "gen_highpart", "but", "they", "have", "been", "fixed", "to", "work", "for", "constants", "and", "68HC11", "specific", "registe...

[ "m68hc11", "0", "0", "2", "0", "0", "0", "0", "0", "0", "0", "4", "2" ]

m68hc111

m68hc11_gen_lowpart

m68hc11

MPU

GCC

13,137

336

1

[]

[ "<s>", "bool", "ARMBlockPlacement", "::", "fixBackwardsWLS", "(", "MachineLoop", "*", "ML", ")", "{", "MachineInstr", "*", "WlsInstr", "=", "findWLS", "(", "ML", ")", ";", "if", "(", "!", "WlsInstr", ")", "return", "false", ";", "MachineBasicBlock", "*", "...

[ "Checks", "if", "loop", "has", "a", "backwards", "branching", "WLS", ",", "and", "if", "possible", ",", "fixes", "it", "." ]

[ "ARM", "ARM", "2", "\"Found a backwards WLS from \"", "\" to \"", "\"\\n\"", "ARM::t2WhileLoopStartLR", "2", "\"Can't move Predecessor\"", "\"block as it would convert a WLS from forward to a \"", "\"backwards branching WLS\\n\"" ]

ARMBlockPlacement6

fixBackwardsWLS

ARM

CPU

LLVM

13,138

214

1

[]

[ "<s>", "const", "uint16_t", "*", "VideoCore4RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "("...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "VideoCore4", "VideoCore4" ]

VideoCore4RegisterInfo

getCalleeSavedRegs

VideoCore4

DSP

LLVM

13,139

45

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "setImmOperand", "(", "MachineInstr", "*", "MI", ",", "R600Operands", "::", "Ops", "Op", ",", "int64_t", "Imm", ")", "const", "{", "int", "Idx", "=", "getOperandIdx", "(", "*", "MI", ",", "Op", ")", ";", "assert", ...

[ "Helper", "function", "for", "setting", "instruction", "flag", "values", "." ]

[ "R600", "R600Operands::Ops", "1", "\"Operand not supported for this instruction.\"" ]

R600InstrInfo

setImmOperand

R600

GPU

LLVM

13,140

67

1

[]

[ "<s>", "StringRef", "CSKYMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "case", "VK_CSKY_None", ":", "case", "VK_CSKY_ADD...

[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]

[ "CSKY", "CSKY", "\"Invalid ELF symbol kind\"", "CSKY", "CSKY", "\"\"", "CSKY", "\"@HI16\"", "CSKY", "\"@LO16\"", "CSKY", "CSKY", "\"@GOT\"", "CSKY", "\"@GOTPC\"", "CSKY", "\"@GOTOFF\"", "CSKY", "CSKY", "\"@PLT\"", "CSKY", "\"@TPOFF\"", "CSKY", "\"@GOTTPOFF\"", "CSKY",...

CSKYMCExpr

getVariantKindName

CSKY

CPU

LLVM

13,141

104

1

[]

[ "<s>", "static", "bool", "mips_canonicalize_int_order_test", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "cmp1", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "plus_one", ";", "if", "(", "mips_int_order_operand_ok_p", "(", "*", "code", ",", ...

[ "Return", "true", "if", "*", "CMP1", "(", "of", "mode", "MODE", ")", "is", "a", "valid", "second", "operand", "for", "integer", "ordering", "test", "*", "CODE", ",", "or", "if", "an", "equivalent", "combination", "can", "be", "formed", "by", "adjusting",...

[ "mips", "1", "1", "0" ]

mips

mips_canonicalize_int_order_test

mips

CPU

GCC

13,142

159

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "AMDGPU::NoRegister", "AMDGPU::SReg_64_XEXECRegClass", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC", "AMDGPU::S_SUB_U32" ]

SIFrameLowering53

emitEpilogue

AMDGPU

GPU

LLVM

13,143

354

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PowerPC", "PPC", "PPC::LD", "PPC::LWZ", "PPC::LFS", "PPC::LFD", "PPC::RESTORE_CR", "PPC::RESTORE_CRBIT", "PPC::LVX", "PPC::LXVD2X", "PPC::QVLFDX", "PPC::QVLFSXs", "PPC::QVLFDXb", "PPC::RESTORE_VRSAVE", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo (3)

isLoadFromStackSlot

PowerPC

CPU

LLVM

13,144

159

1

[]

[ "<s>", "bool", "ARCInstrInfo", "::", "isPostIncrement", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "uint64_t", "F", "=", "MID", ".", "TSFlags", ";", ...

[ "Return", "true", "for", "post-incremented", "instructions", "." ]

[ "ARC", "ARC" ]

ARCInstrInfo1

isPostIncrement

ARC

MPU

LLVM

13,145

45

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "X86", "MVT::i8" ]

X86ISelLowering (2)1

getScalarShiftAmountTy

X86

CPU

LLVM

13,146

18

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine61

addIRPasses

NVPTX

GPU

LLVM

13,147

145

1

[]

[ "<s>", "int", "symbolic_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", ")", "op", "=", "SUBREG_REG", "(", "op", ")", ";", "if", "(", "GET_CODE",...

[ "Returns", "1", "if", "OP", "is", "a", "memory", "reference", "involving", "a", "symbolic", "constant", "that", "is", "not", "in", "the", "constant", "pool", "." ]

[ "arc", "0", "0" ]

arc3

symbolic_memory_operand

arc

MPU

GCC

13,148

74

1

[]

[ "<s>", "unsigned", "MipsOutgoingValueHandler", "::", "assignCustomValue", "(", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ",", "std", "::", "function", "<", "void", "(", ")", ">", "*", "Thunk", ")", "{", "...

[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]

[ "Mips", "Mips", "0", "1", "MVT::i32", "MVT::i32", "MVT::f64", "MVT::f64", "\"unexpected custom value\"", "32", "32", "0", "0", "1", "2", "2" ]

MipsCallLowering (2)

assignCustomValue

Mips

CPU

LLVM

13,149

272

1

[]

[ "<s>", "static", "MachineInstr", "*", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "unsigned", "BitSize", ",", "int", "FrameIdx", ",", "int", "Offset", ",", "const"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "8", "X86::sub_8bit", "X86::sub_16bit", "8", "X86::MOV8mr", "X86::MOV16mr", "0", "0" ]

X86TileConfig1

storeRegToStackSlot

X86

CPU

LLVM

13,150

134

1

[]

[ "<s>", "tree", "ix86_handle_selectany_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")", "!=", "VAR_DECL", "||", "!", "TREE_PUBLIC...

[ "Handle", "a", "``", "selectany", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qE attribute applies only to initialized variables\"", "\" with external linkage\"" ]

winnt4

ix86_handle_selectany_attribute

i386

CPU

GCC

13,151

55

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "SIMachineFunctionInfo", "*", "MFI", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getInfo", "<", "SI...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "R600", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "2", "0", "SI", "1", "0", "SI", "SI", "SI", "SI", "0", "SI", "2", "0", "1" ]

SIInstrInfo65

expandPostRAPseudo

R600

GPU

LLVM

13,152

396

1

[]

[ "<s>", "bool", "ProtectJTSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "Func", ".", "protectJT", "(", ")", ")", "return", "false", ";", "bool", "modified", "=", "false", ";", "for", "(", "Machine...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86" ]

X86ProtectJTSupport

runOnMachineFunction

X86

CPU

LLVM

13,153

106

1

[]

[ "<s>", "bool", "MipsCCState", "::", "originalEVTTypeIsVectorFloat", "(", "EVT", "Ty", ")", "{", "if", "(", "Ty", ".", "isVector", "(", ")", "&&", "Ty", ".", "getVectorElementType", "(", ")", ".", "isFloatingPoint", "(", ")", ")", "return", "true", ";", "...

[ "Return", "true", "if", "the", "original", "type", "was", "vXfXX", "." ]

[ "Mips", "Mips" ]

MipsCCState9

originalEVTTypeIsVectorFloat

Mips

CPU

LLVM

13,154

34

1

[]

[ "<s>", "void", "sparc_expand_vcond", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ",", "int", "ccode", ",", "int", "fcode", ")", "{", "enum", "rtx_code", "code", "=", "signed_condition", "(", "GET_CODE", "(", "operands", "[", "3", "]", ")", ...

[ "Emit", "code", "to", "conditionally", "move", "a", "combination", "of", "OPERANDS", "[", "1", "]", "and", "OPERANDS", "[", "2", "]", "into", "OPERANDS", "[", "0", "]", "in", "MODE", ",", "depending", "on", "the", "outcome", "of", "the", "comparison", ...

[ "sparc", "3", "4", "5", "1", "2", "3", "1", "2", "0" ]

sparc1

sparc_expand_vcond

sparc

CPU

GCC

13,155

208

1

[]

[ "<s>", "bool", "ARMBlockPlacement", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "ST", "=", "M...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"Running on \"", "\"\\n\"", "ARM", "ARM", "ARM" ]

ARMBlockPlacement (2)

runOnMachineFunction

ARM

CPU

LLVM

13,156

181

1

[]

[ "<s>", "bool", "MipsLegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ")", "const", "{", "using", "namespace", "TargetOpcode", ";", "MIRBuilder", ".", "setIns...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "Mips", "Mips", "0", "2", "2", "1", "0", "0", "2", "1", "2", "2", "2", "0" ]

MipsLegalizerInfo44

legalizeCustom

Mips

CPU

LLVM

13,157

482

1

[]

[ "<s>", "static", "void", "rs6000_darwin64_record_arg_advance_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "int", "final", ")", "{", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "i...

[ "Use", "this", "to", "flush", "pending", "int", "fields", "." ]

[ "powerpcspe", "1", "64", "0", "1", "0", "1", "1", "0", "0", "0" ]

powerpcspe

rs6000_darwin64_record_arg_advance_flush

powerpcspe

CPU

GCC

13,158

214

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isThumb2", "(", ")", ")", "{", "if", "(", "!", "getARMSubtarget", "(", ")", ".", "prefers32BitThumb", "(", ")", ")", "addPass", "(", "c...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine35

addPreEmitPass

ARM

CPU

LLVM

13,159

61

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MSP430", "MSP430", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "MSP430::FPW", "MSP430::SPW", "2", "2", "1", "MSP430::ADD16ri", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]

MSP430RegisterInfo11

eliminateFrameIndex

MSP430

MPU

LLVM

13,160

362

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "SRL", "...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "MSP430", "MSP430", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::SETCC", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "\"unimplemented operand\"" ]

MSP430ISelLowering39

LowerOperation

MSP430

MPU

LLVM

13,161

163

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubt...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "Hexagon::IntRegsRegClass", "1", "0" ]

HexagonFrameLowering45

determineCalleeSaves

Hexagon

DSP

LLVM

13,162

301

1

[]

[ "<s>", "bool", "inside_x_p", "(", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "PLUS", ")", "{", "rtx", "lhs", "=", "XEXP", "(", "op", ",", "0", ")", ";", "rtx", "rhs", "=", "XEXP", "(", "op", ","...

[ "16", "bit", "register", "+", "pointer", "sized", "address" ]

[ "z8k", "0", "1" ]

z8k

inside_x_p

z8k

MPU

GCC

13,163

135

1

[]

[ "<s>", "static", "void", "nvptx_assemble_undefined_decl", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", ";", "const", "char", "...

[ "Implement", "TARGET_ASM_ASSEMBLE_UNDEFINED_DECL", ".", "Write", "an", "extern", "declaration", "only", "for", "variable", "DECL", "with", "NAME", "to", "FILE", "." ]

[ "nvptx", "\"// BEGIN%s VAR DECL: \"", "\" GLOBAL\"", "\"\"", "\"\\n\"", "\".extern %s .b8 \"", "0", "\"[\"", "\"]\"", "\";\\n\\n\"" ]

nvptx2

nvptx_assemble_undefined_decl

nvptx

GPU

GCC

13,164

120

1

[]

[ "<s>", "void", "function_builder", "::", "append_name", "(", "const", "char", "*", "name", ")", "{", "obstack_grow", "(", "&", "m_string_obstack", ",", "name", ",", "strlen", "(", "name", ")", ")", ";", "}", "</s>" ]

[ "Add", "NAME", "to", "the", "end", "of", "the", "function", "name", "being", "built", "." ]

[ "aarch64" ]

aarch64-sve-builtins

append_name

aarch64

CPU

GCC

13,165

25

1

[]

[ "<s>", "rtx_code", "m68k_output_compare_si", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "rtx_code", "tmp", "=", "m68k_find_flags_value", "(", "op0", ",", "op1", ",", "code", ")", ";", "if", "(", "tmp", "!=", "UNKNOWN", ")", ...

[ "Emit", "a", "comparison", "between", "OP0", "and", "OP1", ".", "CODE", "is", "the", "code", "of", "the", "comparison", ".", "It", "is", "returned", ",", "potentially", "modified", "if", "necessary", "." ]

[ "m68k", "2", "0", "1", "\"tst%.l %0\"", "\"cmpm%.l %1,%0\"", "\"cmp%.l %d0,%d1\"", "0x8000", "0x8000", "\"cmp%.w %1,%0\"", "\"cmp%.l %d1,%d0\"" ]

m68k

m68k_output_compare_si

m68k

MPU

GCC

13,166

209

1

[]

[ "<s>", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Cpu0", "0" ]

Cpu0InstrInfo

loadRegFromStackSlot

Cpu0

CPU

LLVM

13,167

49

1

[]

[ "<s>", "virtual", "const", "TargetRegisterClass", "*", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "Subtarget", "->", "hasDSP", "(", ")", "?", "&", "Mips", "::", "ACC64DSPRegClass"...

[ "Return", "the", "'representative", "'", "register", "class", "for", "the", "specified", "value", "type", "." ]

[ "Mips", "MVT::Untyped", "Mips::ACC64DSPRegClass", "Mips::ACC64RegClass" ]

MipsSEISelLowering20

getRepRegClassFor

Mips

CPU

LLVM

13,168

45

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "LLT", "p0", "=", "LLT", "::...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AArch64", "0", "64", "64", "AArch64::SP" ]

AArch64CallLowering58

getStackAddress

AArch64

CPU

LLVM

13,169

187

1

[]

[ "<s>", "int", "sh_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", "ATTRIBUTE_UNUSED", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "sh_cfun_interrupt_handler_p", "(", ")", "&&", "!", "regs_ever_live", "[", "new_reg", "]", ")", "return", "0",...

[ "Return", "nonzero", "if", "register", "old_reg", "can", "be", "renamed", "to", "register", "new_reg", "." ]

[ "sh", "0", "1" ]

sh3

sh_hard_regno_rename_ok

sh

CPU

GCC

13,170

32

1

[]

[ "<s>", "static", "MipsOperand", "*", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "MipsOperand", "*", "Op", "=", "new", "MipsOperand", "(", "k_Register", ")", ";", "Op", "->", "Reg", ".", "RegNum", "=", "RegNu...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsAsmParser102

CreateReg

Mips

CPU

LLVM

13,171

49

1

[]

[ "<s>", "unsigned", "getCommonDomains", "(", "unsigned", "mask", ")", "const", "{", "return", "AvailableDomains", "&", "mask", ";", "}", "</s>" ]

[ "Return", "bitmask", "of", "domains", "that", "are", "available", "and", "in", "mask", "." ]

[ "X86" ]

SSEDomainFix

getCommonDomains

X86

CPU

LLVM

13,172

14

1

[]

[ "<s>", "static", "enum", "mips_int_mask", "mips_interrupt_mask", "(", "tree", "type", ")", "{", "tree", "attr", "=", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";", "tree", "args", ",", "cst", ";", "const", "char...

[ "Return", "the", "mask", "for", "the", "``", "interrupt", "''", "attribute", "." ]

[ "mips", "\"interrupt\"", "\"eic\"", "0", "\"vector=sw0\"", "7", "9", "9" ]

mips

mips_interrupt_mask

mips

CPU

GCC

13,173

147

1

[]

[ "<s>", "bool", "isBlockAddress", "(", ")", "const", "{", "return", "Kind", "==", "ARMCP", "::", "CPBlockAddress", ";", "}", "</s>" ]

[ "isBlockAddress", "-", "Tests", "if", "this", "is", "a", "MO_BlockAddress", "operand", "." ]

[ "ARM", "ARMCP::CPBlockAddress" ]

ARMConstantPoolValue

isBlockAddress

ARM

CPU

LLVM

13,174

14

1

[]

[ "<s>", "rtx", "rs6000_emit_eqne", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "scratch", ")", "{", "if", "(", "op2", "==", "const0_rtx", ")", "return", "op1", ";", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "...

[ "Emit", "RTL", "that", "sets", "a", "register", "to", "zero", "if", "OP1", "and", "OP2", "are", "equal", ".", "SCRATCH", "can", "be", "used", "as", "that", "dest", "register", ".", "Return", "the", "dest", "register", "." ]

[ "rs6000" ]

rs6000

rs6000_emit_eqne

rs6000

CPU

GCC

13,175

94

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsign...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "PowerPC", "PPC", "64", "32" ]

PPCISelLowering (2)2

isTruncateFree

PowerPC

CPU

LLVM

13,176

60

1

[]

[ "<s>", "void", "TPCMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", ...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "TPC", "TPC", "\"\\n\"", "\"\\n\"", "TPC" ]

TPCMCCodeEmitter

encodeInstruction

TPC

Virtual ISA

LLVM

13,177

124

1

[]

[ "<s>", "bool", "AlphaCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "II", "=", "(", "(", "AlphaTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getInstrInfo", "(", ")", ";", "do", "{", "MCE"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Alpha", "Alpha", "Alpha" ]

AlphaCodeEmitter

runOnMachineFunction

Alpha

MPU

LLVM

13,178

86

1

[]

[ "<s>", "void", "PPCDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "SelectionDAG", "::", "allnodes_iterator", "Position", "(", "CurDAG", "->", "getRoot", "(", ")", ".", "getNode", "(", ")", ")", ";", "++", "Position", ";", "bool", "MadeChange", "=",...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "PowerPC", "PPC", "ISD::OR", "\"PPC DAG preprocessing replacing:\\nOld: \"", "\"\\nNew: \"", "\"\\n\"", "0" ]

PPCISelDAGToDAG

PreprocessISelDAG

PowerPC

CPU

LLVM

13,179

189

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"PowerPC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"PowerPC DAG->DAG Pattern Instruction Selection\"" ]

PPCISelDAGToDAG (2)2

getPassName

PowerPC

CPU

LLVM

13,180

11

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "std", "::", "vector", "<", "SDNode", "*", ">", "*", "Created", ")", "const", "{", "EV...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "AArch64", "AArch64", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "AArch64", "ISD::SETLT", "ISD::ADD", "AArch64ISD::CSEL", "ISD::SRA", "MVT::i64", "ISD::SUB", "0" ]

AArch64ISelLowering (2)1

BuildSDIVPow2

AArch64

CPU

LLVM

13,181

329

1

[]

[ "<s>", "static", "const", "char", "*", "toString", "(", "const", "Type", "*", "Ty", ",", "bool", "hasAddr64", ")", "{", "switch", "(", "Ty", "->", "getTypeID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Type", "::", "PointerTyID", ":"...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "WebAssembly", "\"i64\"", "\"i32\"", "\"f32\"", "\"f64\"", "8", "\"i8\"", "16", "\"i16\"", "32", "\"i32\"", "64", "\"i64\"", "\"Invalid type \"", "\"invalid type\"", "\"<invalid>\"" ]

WebAssemblyAsmPrinter44

toString

WebAssembly

Virtual ISA

LLVM

13,182

133

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "return", "true", ";", "switch", "(", "I", ".", "getOp...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInstructionSelector34

select

AMDGPU

GPU

LLVM

13,183

99

1

[]

[ "<s>", "bool", "SNESPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createSNESISelDag", "(", "getSNESTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "SNES", "SNES", "SNES", "SNES" ]

SNESTargetMachine

addInstSelector

SNES

DSP

LLVM

13,184

25

1

[]

[ "<s>", "BitVector", "Z80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Z80FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Z80", "Z80", "Z80", "Z80::SPS", "Z80::SPL", "Z80::PC", "Z80::UIX" ]

Z80RegisterInfo2

getReservedRegs

Z80

MPU

LLVM

13,185

92

1

[]

[ "<s>", "outliner", "::", "OutlinedFunction", "RISCVInstrInfo", "::", "getOutliningCandidateInfo", "(", "std", "::", "vector", "<", "outliner", "::", "Candidate", ">", "&", "RepeatedSequenceLocs", ")", "const", "{", "auto", "CannotInsertCall", "=", "[", "]", "(", ...

[ "Returns", "a", "outliner", ":", ":OutlinedFunction", "struct", "containing", "target-specific", "information", "for", "a", "set", "of", "outlining", "candidates", "." ]

[ "RI5CY", "RISCV", "RISCV::X5", "2", "0", "0", "0", "8", "4", "0", "RISCV::FeatureStdExtC", "2" ]

RISCVInstrInfo

getOutliningCandidateInfo

RI5CY

CPU

LLVM

13,186

228

1

[]

[ "<s>", "bool", "expand_a_shift", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "switch", "(", "h8sx_classify_shift", "(", "mode", ",", "code", ",", "operands", "[", "2", "]", ")", ")", "{", "c...

[ "Called", "from", "the", ".md", "file", "to", "emit", "code", "to", "do", "shifts", ".", "Returns", "a", "boolean", "indicating", "success", "(", "currently", "this", "is", "always", "TRUE", ")", "." ]

[ "h8300", "2", "1", "1", "0", "1", "2", "0", "0", "2" ]

h83004

expand_a_shift

h8300

MPU

GCC

13,187

140

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "g...

[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]

AMDGPUSubtarget19

getWavesPerEU

AMDGPU

GPU

LLVM

13,188

178

1

[]

[ "<s>", "static", "inline", "bool", "pdp11_saved_regno", "(", "unsigned", "regno", ")", "{", "return", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ";", "}", "</s>" ]

[ "A", "helper", "function", "to", "determine", "if", "REGNO", "should", "be", "saved", "in", "the", "current", "function", "'s", "stack", "frame", "." ]

[ "pdp11" ]

pdp114

pdp11_saved_regno

pdp11

MPU

GCC

13,189

22

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "AArch64" ]

AArch64AsmParser13

getStartLoc

AArch64

CPU

LLVM

13,190

10

1

[]

[ "<s>", "virtual", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switch", "(", "Constr...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "CellSPU", "0", "\"InlineAsmMemoryOperand 'v' constraint not handled.\"" ]

SPUISelDAGToDAG5

SelectInlineAsmMemoryOperand

CellSPU

MPU

LLVM

13,191

163

1

[]

[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]

X86DomainReassignment13

runOnMachineFunction

X86

CPU

LLVM

13,192

315

1

[]

[ "<s>", "static", "rtx", "frv_legitimize_target", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "enum", "machine_mode", "mode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "if", "(", "!", "t...

[ "Return", "a", "legitimate", "rtx", "for", "instruction", "ICODE", "'s", "return", "value", ".", "Use", "TARGET", "if", "it", "'s", "not", "null", ",", "has", "the", "right", "mode", ",", "and", "satisfies", "operand", "0", "'s", "predicate", "." ]

[ "frv", "0", "0" ]

frv2

frv_legitimize_target

frv

VLIW

GCC

13,193

72

1

[]

[ "<s>", "static", "void", "riscv_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.option %spic\\n\"", ",", "(", "flag_pic", "?", "\"\"", ":", "\"no\"", ")", ")", ";", "if", "(", "!", "riscv...

[ "Implement", "TARGET_ASM_FILE_START", "." ]

[ "riscv", "\"\\t.option %spic\\n\"", "\"\"", "\"no\"", "\"\\t.option norelax\\n\"" ]

riscv3

riscv_file_start

riscv

CPU

GCC

13,194

39

1

[]

[ "<s>", "rtx", "arm_gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ",", "rtx", "scratch", ")", "{", "machine_mode", "mode", ";", "rtx", "cc_reg", ";", "int", "dimode_comparison", "=", "GET_MODE", "(", "x", ")", "==", ...

[ "X", "and", "Y", "are", "two", "things", "to", "compare", "using", "CODE", ".", "Emit", "the", "compare", "insn", "and", "return", "the", "rtx", "for", "register", "0", "in", "the", "proper", "mode", ".", "FP", "means", "this", "is", "a", "floating", ...

[ "arm", "0", "2" ]

arm5

arm_gen_compare_reg

arm

CPU

GCC

13,195

222

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "LC2200Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "LC2200", "LC2200" ]

LC2200ISelDAGToDAG

runOnMachineFunction

LC2200

CPU

LLVM

13,196

30

1

[]

[ "<s>", "tree", "gcn_goacc_create_worker_broadcast_record", "(", "tree", "record_type", ",", "bool", "sender", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "offset", ")", "{", "tree", "type", "=", "build_qualified_type", "(", "record_type", ...

[ "Implement", "TARGET_GOACC_CREATE_WORKER_BROADCAST_RECORD", ".", "Create", "OpenACC", "worker", "state", "propagation", "record", "in", "shared", "memory", "." ]

[ "gcn", "1" ]

gcn-tree

gcn_goacc_create_worker_broadcast_record

gcn

GPU

GCC

13,197

87

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "MMIX" ]

MMIXAsmParser

isToken

MMIX

CPU

LLVM

13,198

13

1

[]

[ "<s>", "Value", "*", "RISCVTargetLowering", "::", "emitMaskedAtomicRMWIntrinsic", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicRMWInst", "*", "AI", ",", "Value", "*", "AlignedAddr", ",", "Value", "*", "Incr", ",", "Value", "*", "Mask", ",", "Value...

[ "Perform", "a", "masked", "atomicrmw", "using", "a", "target-specific", "intrinsic", "." ]

[ "RI5CY", "RISCV", "Intrinsic::getDeclaration", "64", "64" ]

RISCVISelLowering

emitMaskedAtomicRMWIntrinsic

RI5CY

CPU

LLVM

13,199

315

1

[]