docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "int", "mips_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "struct", "mips_arg_info", "info", ";", "mips_arg_info", "(", "cum", ",", "mode", ...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]	[ "mips", "0", "0" ]	mips3	mips_arg_partial_bytes	mips	CPU	GCC	14,000	53	1	[]
[ "<s>", "PreservedAnalyses", "AMDGPUPrintfRuntimeBindingPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "FunctionAnalysisManager", "&", "FAM", "=", "AM", ".", "getResult", "<", "FunctionAnalysisManagerModuleProxy", ">", ...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPrintfRuntimeBinding	run	AMDGPU	GPU	LLVM	14,001	121	1	[]
[ "<s>", "bool", "GBZ80RegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const",...	[ "Subtarget", "Hooks", "." ]	[ "GBZ80", "GB" ]	GBZ80RegisterInfo	shouldCoalesce	GBZ80	MPU	LLVM	14,002	40	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "LC3b" ]	LC3bTargetMachine	getDataLayout	LC3b	CPU	LLVM	14,003	14	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]	SystemZFrameLowering (2)	determineCalleeSaves	SystemZ	CPU	LLVM	14,004	225	1	[]
[ "<s>", "void", "X86AsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "bool", "Is16BitMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ";...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "X86", "X86", "X86::Mode16Bit", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]	X86AsmBackend	relaxInstruction	X86	CPU	LLVM	14,005	94	1	[]
[ "<s>", "bool", "aarch64_mask_and_shift_for_ubfiz_p", "(", "scalar_int_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shft_amnt", ")", "{", "return", "CONST_INT_P", "(", "mask", ")", "&&", "CONST_INT_P", "(", "shft_amnt", ")", "&&", "INTVAL", "(", "shft_amnt", ...	[ "Return", "true", "if", "the", "mask", "and", "a", "shift", "amount", "from", "an", "RTX", "of", "the", "form", "(", "x", "<", "<", "SHFT_AMNT", ")", "&", "MASK", "are", "valid", "to", "combine", "into", "a", "UBFIZ", "instruction", "of", "mode", "MO...	[ "aarch64", "1", "0", "1", "0" ]	aarch64	aarch64_mask_and_shift_for_ubfiz_p	aarch64	CPU	GCC	14,006	76	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "ARMOperand", ">", "(", "k_Register", ")", ";", "Op", "->...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmParser (2)2	CreateReg	ARM	CPU	LLVM	14,007	54	1	[]
[ "<s>", "void", "PPCTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo1	getPeelingPreferences	PowerPC	CPU	LLVM	14,008	32	1	[]
[ "<s>", "bool", "HexagonRemoveExtendArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "1", ";", "for", "(", "Function", "::", "arg_iterator", "AI", "=", "F", ".", "arg_begin", "(", ")", ",", "AE", "=", "F", ".", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Hexagon", "Hexagon", "1" ]	HexagonRemoveSZExtArgs3	runOnFunction	Hexagon	DSP	LLVM	14,009	230	1	[]
[ "<s>", "machine_mode", "rs6000_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", ...	[ "On", "rs6000", ",", "function", "arguments", "are", "promoted", ",", "as", "are", "function", "return", "values", "." ]	[ "rs6000", "4", "8" ]	rs6000-call	rs6000_promote_function_mode	rs6000	CPU	GCC	14,010	56	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "bool", "flag", "=", "false", ";", "for", "(", "...	[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...	[ "Patmos", "Patmos", "0", "Patmos::PRegsRegClass" ]	PatmosInstrInfo1	ClobbersPredicate	Patmos	VLIW	LLVM	14,011	104	1	[]
[ "<s>", "static", "bool", "dominates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "const_iterator", "A", ",", "MachineBasicBlock", "::", "const_iterator", "B", ")", "{", "auto", "MBBEnd", "=", "MBB", ".", "end", "(", ")", ";", "if",...	[ "Returns", "true", "if", "B1", "occurs", "before", "B2", "in", "the", "trace", ",", "or", "if", "it", "is", "the", "same", "block", "as", "B2", "." ]	[ "X86" ]	X86FastPreTileConfig	dominates	X86	CPU	LLVM	14,012	75	1	[]
[ "<s>", "static", "NewSense", "Def", "(", "unsigned", "PR", ",", "bool", "True", ",", "bool", "Float", ")", "{", "NewSense", "NS", "=", "{", "PR", ",", "Float", ",", "false", ",", "True", "}", ";", "return", "NS", ";", "}", "</s>" ]	[ "Pointer", "to", "the", "VPDef", "that", "defines", "this", "VPValue", "." ]	[ "Hexagon" ]	HexagonMCChecker1	Def	Hexagon	DSP	LLVM	14,013	31	1	[]
[ "<s>", "bool", "ARMFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", "....	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARM", "ARM" ]	ARMFrameInfo	hasFP	ARM	CPU	LLVM	14,014	85	1	[]
[ "<s>", "static", "bool", "aarch64_advsimd_struct_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "OImode", "\|\|", "mode", "==", "CImode", "\|\|", "mode", "==", "XImode", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "MODE", "is", "any", "of", "the", "Advanced", "SIMD", "structure", "modes", "." ]	[ "aarch64" ]	aarch64	aarch64_advsimd_struct_mode_p	aarch64	CPU	GCC	14,015	28	1	[]
[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "SIGN_EXTEND", ";", "}", "</s>" ]	[ "Returns", "how", "the", "platform", "'s", "atomic", "compare", "and", "swap", "expects", "its", "comparison", "value", "to", "be", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]	[ "RI5CY", "ISD::NodeType", "ISD::SIGN_EXTEND" ]	RISCVISelLowering	getExtendForAtomicCmpSwapArg	RI5CY	CPU	LLVM	14,016	15	1	[]
[ "<s>", "bool", "XNCMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "XNCM", "XNCM", "0" ]	XNCMAsmPrinter	PrintAsmOperand	XNCM	CPU	LLVM	14,017	51	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegisterClass", "MVT::f32", "0U", "MBlaze::GPRRegisterClass" ]	MBlazeISelLowering14	getRegForInlineAsmConstraint	MBlaze	MPU	LLVM	14,018	102	1	[]
[ "<s>", "MCSymbol", "", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "auto", "*", "WasmSym", "=", "cast"...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "\"__tls_base\"", "0", "\"__memory_base\"", "0", "\"__table_base\"", "0", "\"__tls_size\"", "0", "\"__tls_align\"", "0", "\"__stack_pointer\"", "0", "\"__tls_base\"", "0", "wasm::WASM_SYMBOL_TYPE_GLOBAL", ...	WebAssemblyMCInstLower14	GetExternalSymbolSymbol	WebAssembly	Virtual ISA	LLVM	14,019	350	1	[]
[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...	[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...	[ "c6x" ]	c6x	split_di	c6x	VLIW	GCC	14,020	62	1	[]
[ "<s>", "virtual", "void", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "}", "</s>" ]	[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]	[ "BPF" ]	BTFDebug	completeType	BPF	Virtual ISA	LLVM	14,021	10	1	[]
[ "<s>", "MCSymbol", "*", "TeeRISCMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target ...	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "TeeRISC", "TeeRISC", "\"Unknown target flag on GV operand\"", "0" ]	TeeRISCMCInstLower	GetBlockAddressSymbol	TeeRISC	CPU	LLVM	14,022	48	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "PowerPC", "PPC", "0", "1", "0", "0", "\"r0\"", "PPC", "\", \"", "\"0(\"", "\")\"" ]	PPCAsmPrinter108	PrintAsmMemoryOperand	PowerPC	CPU	LLVM	14,023	171	1	[]
[ "<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "\|\|", "AArch64InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "3", ":", "2", ...	[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]	[ "AArch64", "AArch64", "3", "2" ]	AArch64LoadStoreOptimizer (2)1	getLdStOffsetOp	AArch64	CPU	LLVM	14,024	40	1	[]
[ "<s>", "int", "SystemZTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "SystemZ", "SystemZ", "0", "64", "0", "64", "32", "32", "0xffffffff", "0", "2", "4" ]	SystemZTargetTransformInfo	getIntImmCost	SystemZ	CPU	LLVM	14,025	155	1	[]
[ "<s>", "static", "void", "replace_addli_pcrel", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "set_src", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "4", "]", ";", "bool", "first_insn_p", ";...	[ "Helper", "function", "for", "tilepro_fixup_pcrel_references", "." ]	[ "tilepro", "4", "0", "1", "1", "0", "1", "0", "1", "2", "0", "0", "3", "0", "1", "2", "1" ]	tilepro	replace_addli_pcrel	tilepro	VLIW	GCC	14,026	197	1	[]
[ "<s>", "static", "rtx", "pdp11_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "BASE_RETURN_VALUE_REG", "(", "mode", ")", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]	[ "pdp11" ]	pdp11	pdp11_libcall_value	pdp11	MPU	GCC	14,027	24	1	[]
[ "<s>", "bool", "ARMTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine26	addPreEmitPass	ARM	CPU	LLVM	14,028	82	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", ...	[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo	getThisReturnPreservedMask	ARM	CPU	LLVM	14,029	56	1	[]
[ "<s>", "int", "eq_neq_comparison_operator", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "\|\|", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "OP", "is", "an", "equality", "comparison", ",", "else", "return", "0", "." ]	[ "pa" ]	pa3	eq_neq_comparison_operator	pa	CPU	GCC	14,030	30	1	[]
[ "<s>", "bool", "TL45AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "TL45", "TL45", "0" ]	TL45AsmBackend	writeNopData	TL45	MPU	LLVM	14,031	29	1	[]
[ "<s>", "void", "MOSAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "Inst", ";", "InstLowering", ".", "lo...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "MOS", "MOS" ]	MOSAsmPrinter	emitInstruction	MOS	MPU	LLVM	14,032	44	1	[]
[ "<s>", "std", "::", "string", "BlackfinIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "const", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", ...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "bfinIntrinsic::num_bfin_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	BlackfinIntrinsicInfo	getName	Blackfin	DSP	LLVM	14,033	85	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "Mask", ",", "int64_t", "&", "Value", ")", "const", "{", "unsigned", "...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpgt", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgtup", "Hexagon::C4_cmpneq", "Hexagon::C4_cmplte", "Hexagon::C4_cmplteu", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgtui", "...	HexagonInstrInfo15	analyzeCompare	Hexagon	DSP	LLVM	14,034	443	1	[]
[ "<s>", "static", "void", "h8300_emit_stack_adjustment", "(", "int", "sign", ",", "HOST_WIDE_INT", "size", ",", "bool", "in_prologue", ")", "{", "if", "(", "size", "==", "0", ")", "return", ";", "if", "(", "Pmode", "==", "HImode", ")", "{", "rtx_insn", "*...	[ "Output", "assembly", "language", "to", "FILE", "for", "the", "operation", "OP", "with", "operand", "size", "SIZE", "to", "adjust", "the", "stack", "pointer", "." ]	[ "h8300", "0", "4", "0", "0" ]	h83001	h8300_emit_stack_adjustment	h8300	MPU	GCC	14,035	88	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "\|\|", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false", ...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "Sparc", "Sparc" ]	SparcAsmPrinter28	isBlockOnlyReachableByFallthrough	Sparc	CPU	LLVM	14,036	138	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "isFMADLegal", "(", "const", "SelectionDAG", "&", "DAG", ",", "const", "SDNode", "*", "N", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "VT", "==", "MVT", "::"...	[ "Returns", "true", "if", "MI", "can", "be", "combined", "with", "another", "instruction", "to", "form", "TargetOpcode", ":", ":G_FMAD", "." ]	[ "AMDGPU", "SI", "0", "MVT::f32", "MVT::f16" ]	SIISelLowering140	isFMADLegal	AMDGPU	GPU	LLVM	14,037	77	1	[]
[ "<s>", "bool", "reg_overlap_p", "(", "rtx", "x", ",", "rtx", "in", ")", "{", "if", "(", "x", "==", "NULL_RTX", "\|\|", "in", "==", "NULL_RTX", ")", "return", "false", ";", "return", "static_cast", "<", "bool", ">", "(", "reg_overlap_mentioned_p", "(", "x...	[ "A", "safe", "wrapper", "to", "the", "function", "reg_overlap_mentioned_p", "(", ")", "." ]	[ "nds32" ]	nds32-pipelines-auxiliary	reg_overlap_p	nds32	CPU	GCC	14,038	38	1	[]
[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "\"Empty DFA table!\"", "AMDGPU::IMPLICIT_DEF", "AMDGPU::CF_ALU", "8" ]	R600Packetizer1	runOnMachineFunction	AMDGPU	GPU	LLVM	14,039	379	1	[]
[ "<s>", "bool", "SIFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	SIFrameLowering	spillCalleeSavedRegisters	AMDGPU	GPU	LLVM	14,040	188	1	[]
[ "<s>", "static", "int", "fr30_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "arg", ".", "named"...	[ "Returns", "the", "number", "of", "bytes", "in", "which", "", "part", "", "of", "a", "parameter", "of", "machine", "mode", "MODE", "and", "tree", "type", "TYPE", "(", "which", "may", "be", "NULL", "if", "the", "type", "is", "not", "known", ")", "."...	[ "fr30", "0", "0" ]	fr30	fr30_arg_partial_bytes	fr30	DSP	GCC	14,041	63	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Final Branch Preparation\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Final Branch Preparation\"" ]	SILateBranchLowering	getPassName	AMDGPU	GPU	LLVM	14,042	11	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::MOVr", "ARM::SPRRegClass", "ARM::SPRRegClass", "0", "ARM::VMOVS", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::DPRRegClass", "ARM::VMOVD", "ARM::QPRRegClass", "ARM::VORRq", "ARM::VORRq", "ARM::QQPRRegClass", "ARM::QQQQPRRegClass", ...	ARMBaseInstrInfo108	copyPhysReg	ARM	CPU	LLVM	14,043	481	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430InstrInfo", "&", "TII", "=", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "0", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "1", "MSP430::ADD16ri", "MSP430::SPW", "MSP430::SPW", "3", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]	MSP430FrameLowering1	eliminateCallFramePseudoInstr	MSP430	MPU	LLVM	14,044	376	1	[]
[ "<s>", "int", "rs6000_emit_vector_cond_expr", "(", "rtx", "dest", ",", "rtx", "op_true", ",", "rtx", "op_false", ",", "rtx", "cond", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", ...	[ "Emit", "vector", "conditional", "expression", ".", "DEST", "is", "destination", ".", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ".", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation", "COND"...	[ "powerpcspe", "0", "0", "0", "1", "1", "1" ]	powerpcspe	rs6000_emit_vector_cond_expr	powerpcspe	CPU	GCC	14,045	454	1	[]
[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** AArch64 Conditional Compares ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Conditional Compares ******\\n\"", "\"******** Function: \"" ]	AArch64ConditionalCompares27	runOnMachineFunction	AArch64	CPU	LLVM	14,046	179	1	[]
[ "<s>", "int", "R600InstrInfo", "::", "getSrcIdx", "(", "unsigned", "Opcode", ",", "unsigned", "SrcNum", ")", "const", "{", "static", "const", "unsigned", "OpTable", "[", "]", "=", "{", "AMDGPU", "::", "OpName", "::", "src0", ",", "AMDGPU", "::", "OpName", ...	[ "Return", "the", "subregister", "index", "that", "SrcReg", "will", "be", "coalesced", "into", ",", "or", "0", "." ]	[ "AMDGPU", "R600", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "3" ]	R600InstrInfo (2)	getSrcIdx	AMDGPU	GPU	LLVM	14,047	59	1	[]
[ "<s>", "MCSymbol", "", "X86TargetLowering", "::", "getPICBaseSymbol", "(", "const", "MachineFunction", "", "MF", ",", "MCContext", "&", "Ctx", ")", "const", "{", "const", "MCAsmInfo", "&", "MAI", "=", "*", "getTargetMachine", "(", ")", ".", "getMCAsmInfo", ...	[ "getPICBaseSymbol", "-", "Return", "a", "function-local", "symbol", "to", "represent", "the", "PIC", "base", "." ]	[ "X86", "X86", "\"$pb\"" ]	X86ISelLowering201	getPICBaseSymbol	X86	CPU	LLVM	14,048	58	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", "...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86" ]	X86CallLowering1	lowerReturn	X86	CPU	LLVM	14,049	329	1	[]
[ "<s>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "verifyInstructionPred...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "PowerPC", "0", "4", "support::endian", "support::little", "support::endian", "support::big", "8", "32", "32", "support::endian", "support::little", "support::endian", "support::big", "\"Invalid instruction size\"" ]	PPCMCCodeEmitter15	encodeInstruction	PowerPC	CPU	LLVM	14,050	236	1	[]
[ "<s>", "bool", "HexagonCallFrameInformation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HFI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonFrameLowering13	runOnMachineFunction	Hexagon	DSP	LLVM	14,051	70	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]	[ "RI5CY", "RISCV" ]	RISCVInstrInfo	isMBBSafeToOutlineFrom	RI5CY	CPU	LLVM	14,052	19	1	[]
[ "<s>", "static", "int", "mips_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "reg_class_t", "dregs", ";", "int", "cost1", ",", "cost2", ";", "from", "=", "mips_canonicalize_move_class", "(", "fro...	[ "Implement", "TARGET_REGISTER_MOVE_COST", ".", "Return", "0", "for", "classes", "that", "are", "the", "maximum", "of", "the", "move", "costs", "for", "subclasses", ";", "regclass", "will", "work", "out", "the", "maximum", "for", "us", "." ]	[ "mips", "4", "0", "0", "0" ]	mips	mips_register_move_cost	mips	CPU	GCC	14,053	127	1	[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "PTX", "PTX", "\"Unimplemented operand\"", "ISD::GlobalAddress" ]	PTXISelLowering5	LowerOperation	PTX	GPU	LLVM	14,054	45	1	[]
[ "<s>", "const", "AArch64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget1	getInstrInfo	AArch64	CPU	LLVM	14,055	13	1	[]
[ "<s>", "void", "s390_expand_vec_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "...	[ "Emit", "the", "RTX", "necessary", "to", "initialize", "the", "vector", "TARGET", "with", "values", "in", "VALS", "." ]	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "3", "0" ]	s3905	s390_expand_vec_init	s390	MPU	GCC	14,056	346	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo13	getCallPreservedMask	ARM	CPU	LLVM	14,057	73	1	[]
[ "<s>", "static", "void", "vax_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "mem", ";", "emit_block_move", "(",...	[ "We", "copy", "the", "register-mask", "from", "the", "function", "'s", "pure", "code", "to", "the", "start", "of", "the", "trampoline", "." ]	[ "vax", "0", "0", "4", "11", "2" ]	vax	vax_trampoline_init	vax	CPU	GCC	14,058	120	1	[]
[ "<s>", "void", "mep_save_register_info", "(", "void", ")", "{", "save_register_info", "(", ")", ";", "}", "</s>" ]	[ "These", "three", "functions", "provide", "a", "bridge", "between", "the", "pramgas", "that", "affect", "register", "classes", ",", "and", "the", "functions", "that", "maintain", "them", ".", "We", "ca", "n't", "call", "those", "functions", "directly", "as", ...	[ "mep" ]	mep	mep_save_register_info	mep	CPU	GCC	14,059	11	1	[]
[ "<s>", "void", "ARCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createARCExpandPseudosPass", "(", ")", ")", ";", "addPass", "(", "createARCOptAddrMode", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARC", "ARC", "ARC", "ARC" ]	ARCTargetMachine	addPreRegAlloc	ARC	MPU	LLVM	14,060	22	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "useDFAforSMS", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Default", "to", "DFA", "for", "resource", "management", ",", "return", "false", "when", "target", "will", "use", "ProcResource", "in", "InstrSchedModel", "instead", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget10	useDFAforSMS	PowerPC	CPU	LLVM	14,061	12	1	[]
[ "<s>", "static", "rtx", "extract_sfunc_addr", "(", "rtx", "insn", ")", "{", "rtx", "pattern", ",", "part", "=", "NULL_RTX", ";", "int", "len", ",", "i", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "len", "=", "XVECLEN", "(", "pattern", ","...	[ "INSN", "is", "an", "sfunc", ";", "return", "the", "rtx", "that", "describes", "the", "address", "used", "." ]	[ "sh", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	sh3	extract_sfunc_addr	sh	CPU	GCC	14,062	139	1	[]
[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "emitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "}",...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "AArch64" ]	AArch64ELFStreamer11	emitInstruction	AArch64	CPU	LLVM	14,063	29	1	[]
[ "<s>", "static", "void", "nds32_init_builtins", "(", "void", ")", "{", "nds32_init_builtins_impl", "(", ")", ";", "}", "</s>" ]	[ "Miscellaneous", "Parameters", "." ]	[ "nds32" ]	nds32	nds32_init_builtins	nds32	CPU	GCC	14,064	12	1	[]
[ "<s>", "void", "x86_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "cfun", "->", "machine", "->", "insn_queued_at_entrance", ")", "{", "if", "(", "cfun", "->", "machine", "->", "insn_queued_at_entr...	[ "Output", "assembler", "code", "to", "FILE", "to", "increment", "profiler", "label", "#", "LABELNO", "for", "profiling", "a", "function", "entry", "." ]	[ "i386", "\"\\t%s\\n\"", "\"endbr64\"", "\"endbr32\"", "0", "\"\\tleaq\\t%sP%d(%%rip),%%r11\\n\"", "\"1:\\tmovabsq\\t$%s, %%r10\\n\\tcall\\t*%%r10\\n\"", "\"1:\\tmovabsq\\t$_GLOBAL_OFFSET_TABLE_-1b, %%r11\\n\"", "\"\\tleaq\\t1b(%%rip), %%r10\\n\"", "\"\\taddq\\t%%r11, %%r10\\n\"", "\"\\tmovabsq\\...	i386	x86_function_profiler	i386	CPU	GCC	14,065	363	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFunctionInfo", "", "AFI", ...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"no-realign-stack\"" ]	ARMBaseRegisterInfo15	canRealignStack	ARM	CPU	LLVM	14,066	107	1	[]
[ "<s>", "static", "int", "cris_reg_overlap_mentioned_p", "(", "rtx", "x", ",", "rtx", "in", ")", "{", "if", "(", "GET_CODE", "(", "in", ")", "==", "STRICT_LOW_PART", ")", "in", "=", "XEXP", "(", "in", ",", "0", ")", ";", "return", "reg_overlap_mentioned_p...	[ "The", "function", "reg_overlap_mentioned_p", "in", "CVS", "(", "still", "as", "of", "2001-05-16", ")", "does", "not", "handle", "the", "case", "where", "the", "IN", "operand", "is", "strict_low_part", ";", "it", "does", "handle", "it", "for", "X.", "Test-ca...	[ "cris", "0" ]	cris	cris_reg_overlap_mentioned_p	cris	MPU	GCC	14,067	38	1	[]
[ "<s>", "void", "CAHPAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ",", "CInst", ";", "Lower...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "CAHP", "CAHP", "CAHP" ]	CAHPAsmPrinter	EmitInstruction	CAHP	CPU	LLVM	14,068	74	1	[]
[ "<s>", "Reloc", "::", "Model", "MipsSubtarget", "::", "getRelocationModel", "(", ")", "const", "{", "return", "TM", ".", "getRelocationModel", "(", ")", ";", "}", "</s>" ]	[ "Returns", "the", "code", "generation", "relocation", "model", "." ]	[ "Mips", "Mips" ]	MipsSubtarget (2)1	getRelocationModel	Mips	CPU	LLVM	14,069	18	1	[]
[ "<s>", "static", "void", "arc_init_reg_tables", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "machine_mode", "m", "=", "(", "machine_mode", ")", "i", ";", "switch", ...	[ "Initialize", "the", "arc_mode_class", "array", "." ]	[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "1", "1", "0" ]	arc4	arc_init_reg_tables	arc	MPU	GCC	14,070	340	1	[]
[ "<s>", "static", "int", "sparc_vis_mul8x16", "(", "int", "e8", ",", "int", "e16", ")", "{", "return", "(", "e8", "*", "e16", "+", "128", ")", "/", "256", ";", "}", "</s>" ]	[ "Return", "the", "upper", "16", "bits", "of", "the", "8x16", "multiplication", "." ]	[ "sparc", "128", "256" ]	sparc	sparc_vis_mul8x16	sparc	CPU	GCC	14,071	23	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "if", "(", "EnableSubRegLiveness", ".", "getNumOccurrences", "(", ")", ")", "return", "EnableSubRegLiveness", ";", "return", "hasMVEIntegerOps", "(", ")", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "ARM", "ARM" ]	ARMSubtarget45	enableSubRegLiveness	ARM	CPU	LLVM	14,072	25	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "("...	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "64", "0", "1", "0", "64", "64", "128" ]	AMDGPUAsmPrinter17	emitFunctionBodyEnd	AMDGPU	GPU	LLVM	14,073	244	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Collect LOH ********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0", "0" ]	AArch64CollectLOH19	runOnMachineFunction	AArch64	CPU	LLVM	14,074	375	1	[]
[ "<s>", "int", "mcore_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "symbol", "[", "0", "]", "==", "'@'", "&&", "symbol", "[", "1", "]", "==", "'e'", "&&", "symbol", "[", "2", "]", "==", "'.'", ";", "}", "</s>" ]	[ "Return", "non-zero", "if", "SYMBOL", "is", "marked", "as", "being", "dllexport", "'d", "." ]	[ "mcore", "0", "1", "2" ]	mcore	mcore_dllexport_name_p	mcore	MPU	GCC	14,075	32	1	[]
[ "<s>", "const", "XCoreTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "XCore", "XCore" ]	XCoreTargetTransformInfo (2)	getTLI	XCore	MPU	LLVM	14,076	12	1	[]
[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Hexagon", "MVT::i1" ]	HexagonISelLowering14	getSetCCResultType	Hexagon	DSP	LLVM	14,077	15	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "\"__stack_pointer\"", "WebAssembly::ADD_I32", "WebAssembly::SP32", "WebAssembly::SP32", "WebAssembly::CONST_I32", "4", "4", "WebAssembly::STORE_I32", "WebAssembly::SP32", "0", "WebAssembly::SP32" ]	WebAssemblyFrameLowering1	emitEpilogue	WebAssembly	Virtual ISA	LLVM	14,078	265	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "("...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine10	addPreRegAlloc	X86	CPU	LLVM	14,079	32	1	[]
[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::PC", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1" ]	HexagonRegisterInfo (2)	getReservedRegs	Hexagon	DSP	LLVM	14,080	119	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "ECLair" ]	ECLairTargetMachine	getObjFileLowering	ECLair	MPU	LLVM	14,081	16	1	[]
[ "<s>", "SDNode", "", "MBlazeDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Node",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "MBlaze", "MBlaze", "ISD::GLOBAL_OFFSET_TABLE", "ISD::FrameIndex", "0", "MVT::i32", "0", "MBlaze::ADDI", "MBlazeISD::JmpLink", "0", "1", "MBlaze::R20", "MVT::i32", "0", "0", "MBlaze::R15", "MVT::i32", "MBlaze::LW", "MVT::i32", "MVT::Other", "3", "0", "1", "MBlaze::BRLID...	MBlazeISelDAGToDAG2	Select	MBlaze	MPU	LLVM	14,082	492	1	[]
[ "<s>", "bool", "nds32_n13_e2_to_e1_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", ...	[ "Check", "dependencies", "from", "E2", "to", "E1", "." ]	[ "nds32", "0", "1" ]	nds32-pipelines-auxiliary	nds32_n13_e2_to_e1_p	nds32	CPU	GCC	14,083	174	1	[]
[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "LEG", "LEG", "ISD::InputArg", "\"VarArg not supported\"", "16", "LEG", "MVT::i32", "\"Only support MVT::i32 register passing\"", "LEG::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"", "0" ]	LEGISelLowering2	LowerFormalArguments	LEG	CPU	LLVM	14,084	320	1	[]
[ "<s>", "const", "Cpu0InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0Subtarget	getInstrInfo	Cpu0	CPU	LLVM	14,085	17	1	[]
[ "<s>", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(",...	[ "Return", "true", "if", "this", "is", "a", "branch", "which", "always", "transfers", "control", "flow", "to", "some", "other", "block", "." ]	[ "AArch64", "AArch64::Bcc", "0", "A64CC::AL" ]	AArch64MCTargetDesc26	isUnconditionalBranch	AArch64	CPU	LLVM	14,086	50	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "0", ")", ";", "if", "(", "N...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "0", "\"_e64\"", "64", "\"_e32\"", "32", "AMDGPU", "\"_e64\"", "0", "4", "\"_e32\"", "0", "4", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser52	ParseInstruction	AMDGPU	GPU	LLVM	14,087	268	1	[]
[ "<s>", "void", "nvptx_output_skip", "(", "FILE", "*", ",", "unsigned", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "decl_offset", "+", "size", ">=", "object_size", ")", "{", "if", "(", "decl_offset", "%", "decl_chunk_size", "!=", "0", ")", "nvptx_assemble_...	[ "Output", "SIZE", "zero", "bytes", ".", "We", "ignore", "the", "FILE", "argument", "since", "the", "functions", "we", "'re", "calling", "to", "perform", "the", "output", "just", "use", "asm_out_file", "." ]	[ "nvptx", "0", "0", "0", "0", "0", "1" ]	nvptx2	nvptx_output_skip	nvptx	GPU	GCC	14,088	76	1	[]
[ "<s>", "static", "void", "rs6000_darwin64_record_arg_advance_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "enum", "machine_mode", "...	[ "Use", "this", "to", "flush", "pending", "int", "fields", "." ]	[ "rs6000", "1", "1", "0", "0", "1" ]	rs60003	rs6000_darwin64_record_arg_advance_flush	rs6000	CPU	GCC	14,089	128	1	[]
[ "<s>", "bool", "SIInsertNops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrI...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::S_NOP", "0", "AMDGPU::S_NOP", "0", "AMDGPU::S_NOP", "0" ]	SIInsertNopsPass	runOnMachineFunction	AMDGPU	GPU	LLVM	14,090	342	1	[]
[ "<s>", "Register", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "VE" ]	VEMachineFunctionInfo	getGlobalBaseReg	VE	CPU	LLVM	14,091	10	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "0", "ARM::tGPRRegisterClass", "ARM::GPRRegisterClass", "ARM::GPRRegisterClass", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::DPR_8RegisterClass", "ARM::VSTRD", "0", "ARM::SPRRegisterClass", "ARM::VSTRS", "0", "ARM::QPRRegisterCla...	ARMBaseInstrInfo114	storeRegToStackSlot	ARM	CPU	LLVM	14,092	458	1	[]
[ "<s>", "static", "void", "*", "rs6000_alloc_sched_context", "(", "void", ")", "{", "return", "xmalloc", "(", "sizeof", "(", "rs6000_sched_context_def", ")", ")", ";", "}", "</s>" ]	[ "Allocate", "store", "for", "new", "scheduling", "context", "." ]	[ "rs6000" ]	rs6000	rs6000_alloc_sched_context	rs6000	CPU	GCC	14,093	18	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR16_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pse...	RISCVISelLowering34	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	14,094	113	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "1", "AArch64" ]	AArch64TargetMachine14	addIRPasses	AArch64	CPU	LLVM	14,095	188	1	[]
[ "<s>", "static", "void", "mcore_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'N'", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "-", "1", ")", "fprintf", "(...	[ "Print", "operand", "x", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "stream", "according", "to", "modifier", "code", ".", "'", "R", "'", "print", "the", "next", "register", "or", "memory", "location", "along", ",", "ie", "the", "...	[ "mcore", "1", "\"32\"", "\"%d\"", "1", "\"%d\"", "0xffffffff", "\"%d\"", "1", "4", "0", "\"%s-%s\"", "3", "3", "8", "0" ]	mcore	mcore_print_operand	mcore	MPU	GCC	14,096	343	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "X86::DATA32_PREFIX" ]	X86ATTInstPrinter13	printInst	X86	CPU	LLVM	14,097	192	1	[]
[ "<s>", "static", "bool", "riscv_valid_lo_sum_p", "(", "enum", "riscv_symbol_type", "sym_type", ",", "machine_mode", "mode", ")", "{", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "0", ")", "return", "false", ";", "if", "(", "!", "riscv_split_sy...	[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYM_TYPE", "." ]	[ "riscv", "0" ]	riscv3	riscv_valid_lo_sum_p	riscv	CPU	GCC	14,098	66	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"Local Dynamic TLS Access Clean-up\"" ]	AArch64InstrInfo101	getPassName	AArch64	CPU	LLVM	14,099	13	1	[]

[ "<s>", "static", "int", "mips_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "struct", "mips_arg_info", "info", ";", "mips_arg_info", "(", "cum", ",", "mode", ...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]

[ "mips", "0", "0" ]

mips3

mips_arg_partial_bytes

mips

CPU

GCC

14,000

53

1

[]

[ "<s>", "PreservedAnalyses", "AMDGPUPrintfRuntimeBindingPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "FunctionAnalysisManager", "&", "FAM", "=", "AM", ".", "getResult", "<", "FunctionAnalysisManagerModuleProxy", ">", ...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPrintfRuntimeBinding

run

AMDGPU

GPU

LLVM

14,001

121

1

[]

[ "<s>", "bool", "GBZ80RegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const",...

[ "Subtarget", "Hooks", "." ]

[ "GBZ80", "GB" ]

GBZ80RegisterInfo

shouldCoalesce

GBZ80

MPU

LLVM

14,002

40

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "LC3b" ]

LC3bTargetMachine

getDataLayout

LC3b

CPU

LLVM

14,003

14

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]

SystemZFrameLowering (2)

determineCalleeSaves

SystemZ

CPU

LLVM

14,004

225

1

[]

[ "<s>", "void", "X86AsmBackend", "::", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "bool", "Is16BitMode", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "X86", "::", "Mode16Bit", "]", ";...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "X86", "X86", "X86::Mode16Bit", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]

X86AsmBackend

relaxInstruction

X86

CPU

LLVM

14,005

94

1

[]

[ "<s>", "bool", "aarch64_mask_and_shift_for_ubfiz_p", "(", "scalar_int_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shft_amnt", ")", "{", "return", "CONST_INT_P", "(", "mask", ")", "&&", "CONST_INT_P", "(", "shft_amnt", ")", "&&", "INTVAL", "(", "shft_amnt", ...

[ "Return", "true", "if", "the", "mask", "and", "a", "shift", "amount", "from", "an", "RTX", "of", "the", "form", "(", "x", "<", "<", "SHFT_AMNT", ")", "&", "MASK", "are", "valid", "to", "combine", "into", "a", "UBFIZ", "instruction", "of", "mode", "MO...

[ "aarch64", "1", "0", "1", "0" ]

aarch64

aarch64_mask_and_shift_for_ubfiz_p

aarch64

CPU

GCC

14,006

76

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "make_unique", "<", "ARMOperand", ">", "(", "k_Register", ")", ";", "Op", "->...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmParser (2)2

CreateReg

ARM

CPU

LLVM

14,007

54

1

[]

[ "<s>", "void", "PPCTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo1

getPeelingPreferences

PowerPC

CPU

LLVM

14,008

32

1

[]

[ "<s>", "bool", "HexagonRemoveExtendArgs", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "unsigned", "Idx", "=", "1", ";", "for", "(", "Function", "::", "arg_iterator", "AI", "=", "F", ".", "arg_begin", "(", ")", ",", "AE", "=", "F", ".", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Hexagon", "Hexagon", "1" ]

HexagonRemoveSZExtArgs3

runOnFunction

Hexagon

DSP

LLVM

14,009

230

1

[]

[ "<s>", "machine_mode", "rs6000_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", ",", "int", "for_return", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", ...

[ "On", "rs6000", ",", "function", "arguments", "are", "promoted", ",", "as", "are", "function", "return", "values", "." ]

[ "rs6000", "4", "8" ]

rs6000-call

rs6000_promote_function_mode

rs6000

CPU

GCC

14,010

56

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "bool", "flag", "=", "false", ";", "for", "(", "...

[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...

[ "Patmos", "Patmos", "0", "Patmos::PRegsRegClass" ]

PatmosInstrInfo1

ClobbersPredicate

Patmos

VLIW

LLVM

14,011

104

1

[]

[ "<s>", "static", "bool", "dominates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "const_iterator", "A", ",", "MachineBasicBlock", "::", "const_iterator", "B", ")", "{", "auto", "MBBEnd", "=", "MBB", ".", "end", "(", ")", ";", "if",...

[ "Returns", "true", "if", "B1", "occurs", "before", "B2", "in", "the", "trace", ",", "or", "if", "it", "is", "the", "same", "block", "as", "B2", "." ]

[ "X86" ]

X86FastPreTileConfig

dominates

X86

CPU

LLVM

14,012

75

1

[]

[ "<s>", "static", "NewSense", "Def", "(", "unsigned", "PR", ",", "bool", "True", ",", "bool", "Float", ")", "{", "NewSense", "NS", "=", "{", "PR", ",", "Float", ",", "false", ",", "True", "}", ";", "return", "NS", ";", "}", "</s>" ]

[ "Pointer", "to", "the", "VPDef", "that", "defines", "this", "VPValue", "." ]

[ "Hexagon" ]

HexagonMCChecker1

Def

Hexagon

DSP

LLVM

14,013

31

1

[]

[ "<s>", "bool", "ARMFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getTarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "if", "(", "STI", "....

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARM", "ARM" ]

ARMFrameInfo

hasFP

ARM

CPU

LLVM

14,014

85

1

[]

[ "<s>", "static", "bool", "aarch64_advsimd_struct_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "OImode", "||", "mode", "==", "CImode", "||", "mode", "==", "XImode", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "MODE", "is", "any", "of", "the", "Advanced", "SIMD", "structure", "modes", "." ]

[ "aarch64" ]

aarch64

aarch64_advsimd_struct_mode_p

aarch64

CPU

GCC

14,015

28

1

[]

[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "SIGN_EXTEND", ";", "}", "</s>" ]

[ "Returns", "how", "the", "platform", "'s", "atomic", "compare", "and", "swap", "expects", "its", "comparison", "value", "to", "be", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]

[ "RI5CY", "ISD::NodeType", "ISD::SIGN_EXTEND" ]

RISCVISelLowering

getExtendForAtomicCmpSwapArg

RI5CY

CPU

LLVM

14,016

15

1

[]

[ "<s>", "bool", "XNCMAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode",...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "XNCM", "XNCM", "0" ]

XNCMAsmPrinter

PrintAsmOperand

XNCM

CPU

LLVM

14,017

51

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegisterClass", "MVT::f32", "0U", "MBlaze::GPRRegisterClass" ]

MBlazeISelLowering14

getRegForInlineAsmConstraint

MBlaze

MPU

LLVM

14,018

102

1

[]

[ "<s>", "MCSymbol", "*", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "auto", "*", "WasmSym", "=", "cast"...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "\"__tls_base\"", "0", "\"__memory_base\"", "0", "\"__table_base\"", "0", "\"__tls_size\"", "0", "\"__tls_align\"", "0", "\"__stack_pointer\"", "0", "\"__tls_base\"", "0", "wasm::WASM_SYMBOL_TYPE_GLOBAL", ...

WebAssemblyMCInstLower14

GetExternalSymbolSymbol

WebAssembly

Virtual ISA

LLVM

14,019

350

1

[]

[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...

[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...

[ "c6x" ]

c6x

split_di

c6x

VLIW

GCC

14,020

62

1

[]

[ "<s>", "virtual", "void", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "}", "</s>" ]

[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]

[ "BPF" ]

BTFDebug

completeType

BPF

Virtual ISA

LLVM

14,021

10

1

[]

[ "<s>", "MCSymbol", "*", "TeeRISCMCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target ...

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "TeeRISC", "TeeRISC", "\"Unknown target flag on GV operand\"", "0" ]

TeeRISCMCInstLower

GetBlockAddressSymbol

TeeRISC

CPU

LLVM

14,022

48

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "PowerPC", "PPC", "0", "1", "0", "0", "\"r0\"", "PPC", "\", \"", "\"0(\"", "\")\"" ]

PPCAsmPrinter108

PrintAsmMemoryOperand

PowerPC

CPU

LLVM

14,023

171

1

[]

[ "<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "&", "MI", ")", "{", "unsigned", "Idx", "=", "isPairedLdSt", "(", "MI", ")", "||", "AArch64InstrInfo", "::", "isPreLdSt", "(", "MI", ")", "?", "3", ":", "2", ...

[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]

[ "AArch64", "AArch64", "3", "2" ]

AArch64LoadStoreOptimizer (2)1

getLdStOffsetOp

AArch64

CPU

LLVM

14,024

40

1

[]

[ "<s>", "int", "SystemZTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "SystemZ", "SystemZ", "0", "64", "0", "64", "32", "32", "0xffffffff", "0", "2", "4" ]

SystemZTargetTransformInfo

getIntImmCost

SystemZ

CPU

LLVM

14,025

155

1

[]

[ "<s>", "static", "void", "replace_addli_pcrel", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "set_src", ";", "rtx", "unspec", ";", "rtx", "opnds", "[", "4", "]", ";", "bool", "first_insn_p", ";...

[ "Helper", "function", "for", "tilepro_fixup_pcrel_references", "." ]

[ "tilepro", "4", "0", "1", "1", "0", "1", "0", "1", "2", "0", "0", "3", "0", "1", "2", "1" ]

tilepro

replace_addli_pcrel

tilepro

VLIW

GCC

14,026

197

1

[]

[ "<s>", "static", "rtx", "pdp11_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "BASE_RETURN_VALUE_REG", "(", "mode", ")", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_LIBCALL_VALUE", "." ]

[ "pdp11" ]

pdp11

pdp11_libcall_value

pdp11

MPU

GCC

14,027

24

1

[]

[ "<s>", "bool", "ARMTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarget",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine26

addPreEmitPass

ARM

CPU

LLVM

14,028

82

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", ...

[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo

getThisReturnPreservedMask

ARM

CPU

LLVM

14,029

56

1

[]

[ "<s>", "int", "eq_neq_comparison_operator", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "GET_CODE", "(", "op", ")", "==", "EQ", "||", "GET_CODE", "(", "op", ")", "==", "NE", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "OP", "is", "an", "equality", "comparison", ",", "else", "return", "0", "." ]

[ "pa" ]

pa3

eq_neq_comparison_operator

pa

CPU

GCC

14,030

30

1

[]

[ "<s>", "bool", "TL45AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "TL45", "TL45", "0" ]

TL45AsmBackend

writeNopData

TL45

MPU

LLVM

14,031

29

1

[]

[ "<s>", "void", "MOSAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "Inst", ";", "InstLowering", ".", "lo...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "MOS", "MOS" ]

MOSAsmPrinter

emitInstruction

MOS

MPU

LLVM

14,032

44

1

[]

[ "<s>", "std", "::", "string", "BlackfinIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "const", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", ...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "bfinIntrinsic::num_bfin_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

BlackfinIntrinsicInfo

getName

Blackfin

DSP

LLVM

14,033

85

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "Mask", ",", "int64_t", "&", "Value", ")", "const", "{", "unsigned", "...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpgt", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgtup", "Hexagon::C4_cmpneq", "Hexagon::C4_cmplte", "Hexagon::C4_cmplteu", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgtui", "...

HexagonInstrInfo15

analyzeCompare

Hexagon

DSP

LLVM

14,034

443

1

[]

[ "<s>", "static", "void", "h8300_emit_stack_adjustment", "(", "int", "sign", ",", "HOST_WIDE_INT", "size", ",", "bool", "in_prologue", ")", "{", "if", "(", "size", "==", "0", ")", "return", ";", "if", "(", "Pmode", "==", "HImode", ")", "{", "rtx_insn", "*...

[ "Output", "assembly", "language", "to", "FILE", "for", "the", "operation", "OP", "with", "operand", "size", "SIZE", "to", "adjust", "the", "stack", "pointer", "." ]

[ "h8300", "0", "4", "0", "0" ]

h83001

h8300_emit_stack_adjustment

h8300

MPU

GCC

14,035

88

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "||", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false", ...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "Sparc", "Sparc" ]

SparcAsmPrinter28

isBlockOnlyReachableByFallthrough

Sparc

CPU

LLVM

14,036

138

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "isFMADLegal", "(", "const", "SelectionDAG", "&", "DAG", ",", "const", "SDNode", "*", "N", ")", "const", "{", "EVT", "VT", "=", "N", "->", "getValueType", "(", "0", ")", ";", "if", "(", "VT", "==", "MVT", "::"...

[ "Returns", "true", "if", "MI", "can", "be", "combined", "with", "another", "instruction", "to", "form", "TargetOpcode", ":", ":G_FMAD", "." ]

[ "AMDGPU", "SI", "0", "MVT::f32", "MVT::f16" ]

SIISelLowering140

isFMADLegal

AMDGPU

GPU

LLVM

14,037

77

1

[]

[ "<s>", "bool", "reg_overlap_p", "(", "rtx", "x", ",", "rtx", "in", ")", "{", "if", "(", "x", "==", "NULL_RTX", "||", "in", "==", "NULL_RTX", ")", "return", "false", ";", "return", "static_cast", "<", "bool", ">", "(", "reg_overlap_mentioned_p", "(", "x...

[ "A", "safe", "wrapper", "to", "the", "function", "reg_overlap_mentioned_p", "(", ")", "." ]

[ "nds32" ]

nds32-pipelines-auxiliary

reg_overlap_p

nds32

CPU

GCC

14,038

38

1

[]

[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "\"Empty DFA table!\"", "AMDGPU::IMPLICIT_DEF", "AMDGPU::CF_ALU", "8" ]

R600Packetizer1

runOnMachineFunction

AMDGPU

GPU

LLVM

14,039

379

1

[]

[ "<s>", "bool", "SIFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

SIFrameLowering

spillCalleeSavedRegisters

AMDGPU

GPU

LLVM

14,040

188

1

[]

[ "<s>", "static", "int", "fr30_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "!", "arg", ".", "named"...

[ "Returns", "the", "number", "of", "bytes", "in", "which", "*", "part", "*", "of", "a", "parameter", "of", "machine", "mode", "MODE", "and", "tree", "type", "TYPE", "(", "which", "may", "be", "NULL", "if", "the", "type", "is", "not", "known", ")", "."...

[ "fr30", "0", "0" ]

fr30

fr30_arg_partial_bytes

fr30

DSP

GCC

14,041

63

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Final Branch Preparation\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Final Branch Preparation\"" ]

SILateBranchLowering

getPassName

AMDGPU

GPU

LLVM

14,042

11

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::MOVr", "ARM::SPRRegClass", "ARM::SPRRegClass", "0", "ARM::VMOVS", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::DPRRegClass", "ARM::VMOVD", "ARM::QPRRegClass", "ARM::VORRq", "ARM::VORRq", "ARM::QQPRRegClass", "ARM::QQQQPRRegClass", ...

ARMBaseInstrInfo108

copyPhysReg

ARM

CPU

LLVM

14,043

481

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430InstrInfo", "&", "TII", "=", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "0", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "1", "MSP430::ADD16ri", "MSP430::SPW", "MSP430::SPW", "3", "1", "MSP430::SUB16ri", "MSP430::SPW", "MSP430::SPW", "3" ]

MSP430FrameLowering1

eliminateCallFramePseudoInstr

MSP430

MPU

LLVM

14,044

376

1

[]

[ "<s>", "int", "rs6000_emit_vector_cond_expr", "(", "rtx", "dest", ",", "rtx", "op_true", ",", "rtx", "op_false", ",", "rtx", "cond", ",", "rtx", "cc_op0", ",", "rtx", "cc_op1", ")", "{", "machine_mode", "dest_mode", "=", "GET_MODE", "(", "dest", ")", ";", ...

[ "Emit", "vector", "conditional", "expression", ".", "DEST", "is", "destination", ".", "OP1", "and", "OP2", "are", "two", "VEC_COND_EXPR", "operands", ".", "CC_OP0", "and", "CC_OP1", "are", "the", "two", "operands", "for", "the", "relation", "operation", "COND"...

[ "powerpcspe", "0", "0", "0", "1", "1", "1" ]

powerpcspe

rs6000_emit_vector_cond_expr

powerpcspe

CPU

GCC

14,045

454

1

[]

[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** AArch64 Conditional Compares **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Conditional Compares **********\\n\"", "\"********** Function: \"" ]

AArch64ConditionalCompares27

runOnMachineFunction

AArch64

CPU

LLVM

14,046

179

1

[]

[ "<s>", "int", "R600InstrInfo", "::", "getSrcIdx", "(", "unsigned", "Opcode", ",", "unsigned", "SrcNum", ")", "const", "{", "static", "const", "unsigned", "OpTable", "[", "]", "=", "{", "AMDGPU", "::", "OpName", "::", "src0", ",", "AMDGPU", "::", "OpName", ...

[ "Return", "the", "subregister", "index", "that", "SrcReg", "will", "be", "coalesced", "into", ",", "or", "0", "." ]

[ "AMDGPU", "R600", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "3" ]

R600InstrInfo (2)

getSrcIdx

AMDGPU

GPU

LLVM

14,047

59

1

[]

[ "<s>", "MCSymbol", "*", "X86TargetLowering", "::", "getPICBaseSymbol", "(", "const", "MachineFunction", "*", "MF", ",", "MCContext", "&", "Ctx", ")", "const", "{", "const", "MCAsmInfo", "&", "MAI", "=", "*", "getTargetMachine", "(", ")", ".", "getMCAsmInfo", ...

[ "getPICBaseSymbol", "-", "Return", "a", "function-local", "symbol", "to", "represent", "the", "PIC", "base", "." ]

[ "X86", "X86", "\"$pb\"" ]

X86ISelLowering201

getPICBaseSymbol

X86

CPU

LLVM

14,048

58

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", "...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86" ]

X86CallLowering1

lowerReturn

X86

CPU

LLVM

14,049

329

1

[]

[ "<s>", "void", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "verifyInstructionPred...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "PowerPC", "0", "4", "support::endian", "support::little", "support::endian", "support::big", "8", "32", "32", "support::endian", "support::little", "support::endian", "support::big", "\"Invalid instruction size\"" ]

PPCMCCodeEmitter15

encodeInstruction

PowerPC

CPU

LLVM

14,050

236

1

[]

[ "<s>", "bool", "HexagonCallFrameInformation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "auto", "&", "HFI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "getFrameLowering", "(", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonFrameLowering13

runOnMachineFunction

Hexagon

DSP

LLVM

14,051

70

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]

[ "RI5CY", "RISCV" ]

RISCVInstrInfo

isMBBSafeToOutlineFrom

RI5CY

CPU

LLVM

14,052

19

1

[]

[ "<s>", "static", "int", "mips_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "reg_class_t", "dregs", ";", "int", "cost1", ",", "cost2", ";", "from", "=", "mips_canonicalize_move_class", "(", "fro...

[ "Implement", "TARGET_REGISTER_MOVE_COST", ".", "Return", "0", "for", "classes", "that", "are", "the", "maximum", "of", "the", "move", "costs", "for", "subclasses", ";", "regclass", "will", "work", "out", "the", "maximum", "for", "us", "." ]

[ "mips", "4", "0", "0", "0" ]

mips

mips_register_move_cost

mips

CPU

GCC

14,053

127

1

[]

[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unimplemented operan...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "PTX", "PTX", "\"Unimplemented operand\"", "ISD::GlobalAddress" ]

PTXISelLowering5

LowerOperation

PTX

GPU

LLVM

14,054

45

1

[]

[ "<s>", "const", "AArch64InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget1

getInstrInfo

AArch64

CPU

LLVM

14,055

13

1

[]

[ "<s>", "void", "s390_expand_vec_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=", "...

[ "Emit", "the", "RTX", "necessary", "to", "initialize", "the", "vector", "TARGET", "with", "values", "in", "VALS", "." ]

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "3", "0" ]

s3905

s390_expand_vec_init

s390

MPU

GCC

14,056

346

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo13

getCallPreservedMask

ARM

CPU

LLVM

14,057

73

1

[]

[ "<s>", "static", "void", "vax_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "mem", ";", "emit_block_move", "(",...

[ "We", "copy", "the", "register-mask", "from", "the", "function", "'s", "pure", "code", "to", "the", "start", "of", "the", "trampoline", "." ]

[ "vax", "0", "0", "4", "11", "2" ]

vax

vax_trampoline_init

vax

CPU

GCC

14,058

120

1

[]

[ "<s>", "void", "mep_save_register_info", "(", "void", ")", "{", "save_register_info", "(", ")", ";", "}", "</s>" ]

[ "These", "three", "functions", "provide", "a", "bridge", "between", "the", "pramgas", "that", "affect", "register", "classes", ",", "and", "the", "functions", "that", "maintain", "them", ".", "We", "ca", "n't", "call", "those", "functions", "directly", "as", ...

[ "mep" ]

mep

mep_save_register_info

mep

CPU

GCC

14,059

11

1

[]

[ "<s>", "void", "ARCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createARCExpandPseudosPass", "(", ")", ")", ";", "addPass", "(", "createARCOptAddrMode", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARC", "ARC", "ARC", "ARC" ]

ARCTargetMachine

addPreRegAlloc

ARC

MPU

LLVM

14,060

22

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "useDFAforSMS", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Default", "to", "DFA", "for", "resource", "management", ",", "return", "false", "when", "target", "will", "use", "ProcResource", "in", "InstrSchedModel", "instead", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget10

useDFAforSMS

PowerPC

CPU

LLVM

14,061

12

1

[]

[ "<s>", "static", "rtx", "extract_sfunc_addr", "(", "rtx", "insn", ")", "{", "rtx", "pattern", ",", "part", "=", "NULL_RTX", ";", "int", "len", ",", "i", ";", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "len", "=", "XVECLEN", "(", "pattern", ","...

[ "INSN", "is", "an", "sfunc", ";", "return", "the", "rtx", "that", "describes", "the", "address", "used", "." ]

[ "sh", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

sh3

extract_sfunc_addr

sh

CPU

GCC

14,062

139

1

[]

[ "<s>", "void", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "override", "{", "emitA64MappingSymbol", "(", ")", ";", "MCELFStreamer", "::", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", "}",...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "AArch64" ]

AArch64ELFStreamer11

emitInstruction

AArch64

CPU

LLVM

14,063

29

1

[]

[ "<s>", "static", "void", "nds32_init_builtins", "(", "void", ")", "{", "nds32_init_builtins_impl", "(", ")", ";", "}", "</s>" ]

[ "Miscellaneous", "Parameters", "." ]

[ "nds32" ]

nds32

nds32_init_builtins

nds32

CPU

GCC

14,064

12

1

[]

[ "<s>", "void", "x86_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "cfun", "->", "machine", "->", "insn_queued_at_entrance", ")", "{", "if", "(", "cfun", "->", "machine", "->", "insn_queued_at_entr...

[ "Output", "assembler", "code", "to", "FILE", "to", "increment", "profiler", "label", "#", "LABELNO", "for", "profiling", "a", "function", "entry", "." ]

[ "i386", "\"\\t%s\\n\"", "\"endbr64\"", "\"endbr32\"", "0", "\"\\tleaq\\t%sP%d(%%rip),%%r11\\n\"", "\"1:\\tmovabsq\\t$%s, %%r10\\n\\tcall\\t*%%r10\\n\"", "\"1:\\tmovabsq\\t$_GLOBAL_OFFSET_TABLE_-1b, %%r11\\n\"", "\"\\tleaq\\t1b(%%rip), %%r10\\n\"", "\"\\taddq\\t%%r11, %%r10\\n\"", "\"\\tmovabsq\\...

i386

x86_function_profiler

i386

CPU

GCC

14,065

363

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFunctionInfo", "*", "AFI", ...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"no-realign-stack\"" ]

ARMBaseRegisterInfo15

canRealignStack

ARM

CPU

LLVM

14,066

107

1

[]

[ "<s>", "static", "int", "cris_reg_overlap_mentioned_p", "(", "rtx", "x", ",", "rtx", "in", ")", "{", "if", "(", "GET_CODE", "(", "in", ")", "==", "STRICT_LOW_PART", ")", "in", "=", "XEXP", "(", "in", ",", "0", ")", ";", "return", "reg_overlap_mentioned_p...

[ "The", "function", "reg_overlap_mentioned_p", "in", "CVS", "(", "still", "as", "of", "2001-05-16", ")", "does", "not", "handle", "the", "case", "where", "the", "IN", "operand", "is", "strict_low_part", ";", "it", "does", "handle", "it", "for", "X.", "Test-ca...

[ "cris", "0" ]

cris

cris_reg_overlap_mentioned_p

cris

MPU

GCC

14,067

38

1

[]

[ "<s>", "void", "CAHPAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ",", "CInst", ";", "Lower...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "CAHP", "CAHP", "CAHP" ]

CAHPAsmPrinter

EmitInstruction

CAHP

CPU

LLVM

14,068

74

1

[]

[ "<s>", "Reloc", "::", "Model", "MipsSubtarget", "::", "getRelocationModel", "(", ")", "const", "{", "return", "TM", ".", "getRelocationModel", "(", ")", ";", "}", "</s>" ]

[ "Returns", "the", "code", "generation", "relocation", "model", "." ]

[ "Mips", "Mips" ]

MipsSubtarget (2)1

getRelocationModel

Mips

CPU

LLVM

14,069

18

1

[]

[ "<s>", "static", "void", "arc_init_reg_tables", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "NUM_MACHINE_MODES", ";", "i", "++", ")", "{", "machine_mode", "m", "=", "(", "machine_mode", ")", "i", ";", "switch", ...

[ "Initialize", "the", "arc_mode_class", "array", "." ]

[ "arc", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "4", "1", "8", "1", "16", "1", "32", "1", "0", "1", "1", "0" ]

arc4

arc_init_reg_tables

arc

MPU

GCC

14,070

340

1

[]

[ "<s>", "static", "int", "sparc_vis_mul8x16", "(", "int", "e8", ",", "int", "e16", ")", "{", "return", "(", "e8", "*", "e16", "+", "128", ")", "/", "256", ";", "}", "</s>" ]

[ "Return", "the", "upper", "16", "bits", "of", "the", "8x16", "multiplication", "." ]

[ "sparc", "128", "256" ]

sparc

sparc_vis_mul8x16

sparc

CPU

GCC

14,071

23

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "if", "(", "EnableSubRegLiveness", ".", "getNumOccurrences", "(", ")", ")", "return", "EnableSubRegLiveness", ";", "return", "hasMVEIntegerOps", "(", ")", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "ARM", "ARM" ]

ARMSubtarget45

enableSubRegLiveness

ARM

CPU

LLVM

14,072

25

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitFunctionBodyEnd", "(", ")", "{", "const", "SIMachineFunctionInfo", "&", "MFI", "=", "*", "MF", "->", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", "(", "!", "MFI", ".", "isEntryFunction", "("...

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "after", "the", "last", "basic", "block", "in", "the", "function", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "64", "0", "1", "0", "64", "64", "128" ]

AMDGPUAsmPrinter17

emitFunctionBodyEnd

AMDGPU

GPU

LLVM

14,073

244

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Collect LOH **********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0", "0" ]

AArch64CollectLOH19

runOnMachineFunction

AArch64

CPU

LLVM

14,074

375

1

[]

[ "<s>", "int", "mcore_dllexport_name_p", "(", "const", "char", "*", "symbol", ")", "{", "return", "symbol", "[", "0", "]", "==", "'@'", "&&", "symbol", "[", "1", "]", "==", "'e'", "&&", "symbol", "[", "2", "]", "==", "'.'", ";", "}", "</s>" ]

[ "Return", "non-zero", "if", "SYMBOL", "is", "marked", "as", "being", "dllexport", "'d", "." ]

[ "mcore", "0", "1", "2" ]

mcore

mcore_dllexport_name_p

mcore

MPU

GCC

14,075

32

1

[]

[ "<s>", "const", "XCoreTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "XCore", "XCore" ]

XCoreTargetTransformInfo (2)

getTLI

XCore

MPU

LLVM

14,076

12

1

[]

[ "<s>", "virtual", "EVT", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i1", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Hexagon", "MVT::i1" ]

HexagonISelLowering14

getSetCCResultType

Hexagon

DSP

LLVM

14,077

15

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", "->", "getStackSize", "(", ")", ";",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "\"__stack_pointer\"", "WebAssembly::ADD_I32", "WebAssembly::SP32", "WebAssembly::SP32", "WebAssembly::CONST_I32", "4", "4", "WebAssembly::STORE_I32", "WebAssembly::SP32", "0", "WebAssembly::SP32" ]

WebAssemblyFrameLowering1

emitEpilogue

WebAssembly

Virtual ISA

LLVM

14,078

265

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "("...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine10

addPreRegAlloc

X86

CPU

LLVM

14,079

32

1

[]

[ "<s>", "BitVector", "HexagonRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "HEXAGON_RESERVED_REG_1", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Hexagon", "Hexagon", "Hexagon::R29", "Hexagon::R30", "Hexagon::R31", "Hexagon::PC", "Hexagon::D15", "Hexagon::LC0", "Hexagon::LC1", "Hexagon::SA0", "Hexagon::SA1" ]

HexagonRegisterInfo (2)

getReservedRegs

Hexagon

DSP

LLVM

14,080

119

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "ECLair" ]

ECLairTargetMachine

getObjFileLowering

ECLair

MPU

LLVM

14,081

16

1

[]

[ "<s>", "SDNode", "*", "MBlazeDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "if", "(", "Node",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "MBlaze", "MBlaze", "ISD::GLOBAL_OFFSET_TABLE", "ISD::FrameIndex", "0", "MVT::i32", "0", "MBlaze::ADDI", "MBlazeISD::JmpLink", "0", "1", "MBlaze::R20", "MVT::i32", "0", "0", "MBlaze::R15", "MVT::i32", "MBlaze::LW", "MVT::i32", "MVT::Other", "3", "0", "1", "MBlaze::BRLID...

MBlazeISelDAGToDAG2

Select

MBlaze

MPU

LLVM

14,082

492

1

[]

[ "<s>", "bool", "nds32_n13_e2_to_e1_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_STORE", ":", ...

[ "Check", "dependencies", "from", "E2", "to", "E1", "." ]

[ "nds32", "0", "1" ]

nds32-pipelines-auxiliary

nds32_n13_e2_to_e1_p

nds32

CPU

GCC

14,083

174

1

[]

[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "dl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "LEG", "LEG", "ISD::InputArg", "\"VarArg not supported\"", "16", "LEG", "MVT::i32", "\"Only support MVT::i32 register passing\"", "LEG::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"", "0" ]

LEGISelLowering2

LowerFormalArguments

LEG

CPU

LLVM

14,084

320

1

[]

[ "<s>", "const", "Cpu0InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "InstrInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0Subtarget

getInstrInfo

Cpu0

CPU

LLVM

14,085

17

1

[]

[ "<s>", "bool", "isUnconditionalBranch", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==", "AArch64", "::", "Bcc", "&&", "Inst", ".", "getOperand", "(", "0", ")", ".", "getImm", "(",...

[ "Return", "true", "if", "this", "is", "a", "branch", "which", "always", "transfers", "control", "flow", "to", "some", "other", "block", "." ]

[ "AArch64", "AArch64::Bcc", "0", "A64CC::AL" ]

AArch64MCTargetDesc26

isUnconditionalBranch

AArch64

CPU

LLVM

14,086

50

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "setForcedEncodingSize", "(", "0", ")", ";", "if", "(", "N...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "0", "\"_e64\"", "64", "\"_e32\"", "32", "AMDGPU", "\"_e64\"", "0", "4", "\"_e32\"", "0", "4", "AMDGPU", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser52

ParseInstruction

AMDGPU

GPU

LLVM

14,087

268

1

[]

[ "<s>", "void", "nvptx_output_skip", "(", "FILE", "*", ",", "unsigned", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "decl_offset", "+", "size", ">=", "object_size", ")", "{", "if", "(", "decl_offset", "%", "decl_chunk_size", "!=", "0", ")", "nvptx_assemble_...

[ "Output", "SIZE", "zero", "bytes", ".", "We", "ignore", "the", "FILE", "argument", "since", "the", "functions", "we", "'re", "calling", "to", "perform", "the", "output", "just", "use", "asm_out_file", "." ]

[ "nvptx", "0", "0", "0", "0", "0", "1" ]

nvptx2

nvptx_output_skip

nvptx

GPU

GCC

14,088

76

1

[]

[ "<s>", "static", "void", "rs6000_darwin64_record_arg_advance_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "unsigned", "int", "startbit", ",", "endbit", ";", "int", "intregs", ",", "intoffset", ";", "enum", "machine_mode", "...

[ "Use", "this", "to", "flush", "pending", "int", "fields", "." ]

[ "rs6000", "1", "1", "0", "0", "1" ]

rs60003

rs6000_darwin64_record_arg_advance_flush

rs6000

CPU

GCC

14,089

128

1

[]

[ "<s>", "bool", "SIInsertNops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrI...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::S_NOP", "0", "AMDGPU::S_NOP", "0", "AMDGPU::S_NOP", "0" ]

SIInsertNopsPass

runOnMachineFunction

AMDGPU

GPU

LLVM

14,090

342

1

[]

[ "<s>", "Register", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "VE" ]

VEMachineFunctionInfo

getGlobalBaseReg

VE

CPU

LLVM

14,091

10

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "0", "ARM::tGPRRegisterClass", "ARM::GPRRegisterClass", "ARM::GPRRegisterClass", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::DPR_8RegisterClass", "ARM::VSTRD", "0", "ARM::SPRRegisterClass", "ARM::VSTRS", "0", "ARM::QPRRegisterCla...

ARMBaseInstrInfo114

storeRegToStackSlot

ARM

CPU

LLVM

14,092

458

1

[]

[ "<s>", "static", "void", "*", "rs6000_alloc_sched_context", "(", "void", ")", "{", "return", "xmalloc", "(", "sizeof", "(", "rs6000_sched_context_def", ")", ")", ";", "}", "</s>" ]

[ "Allocate", "store", "for", "new", "scheduling", "context", "." ]

[ "rs6000" ]

rs6000

rs6000_alloc_sched_context

rs6000

CPU

GCC

14,093

18

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR16_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pse...

RISCVISelLowering34

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

14,094

113

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "1", "AArch64" ]

AArch64TargetMachine14

addIRPasses

AArch64

CPU

LLVM

14,095

188

1

[]

[ "<s>", "static", "void", "mcore_print_operand", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "'N'", ":", "if", "(", "INTVAL", "(", "x", ")", "==", "-", "1", ")", "fprintf", "(...

[ "Print", "operand", "x", "(", "an", "rtx", ")", "in", "assembler", "syntax", "to", "file", "stream", "according", "to", "modifier", "code", ".", "'", "R", "'", "print", "the", "next", "register", "or", "memory", "location", "along", ",", "ie", "the", "...

[ "mcore", "1", "\"32\"", "\"%d\"", "1", "\"%d\"", "0xffffffff", "\"%d\"", "1", "4", "0", "\"%s-%s\"", "3", "3", "8", "0" ]

mcore

mcore_print_operand

mcore

MPU

GCC

14,096

343

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "\"\\tlock\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "X86::DATA32_PREFIX" ]

X86ATTInstPrinter13

printInst

X86

CPU

LLVM

14,097

192

1

[]

[ "<s>", "static", "bool", "riscv_valid_lo_sum_p", "(", "enum", "riscv_symbol_type", "sym_type", ",", "machine_mode", "mode", ")", "{", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "0", ")", "return", "false", ";", "if", "(", "!", "riscv_split_sy...

[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYM_TYPE", "." ]

[ "riscv", "0" ]

riscv3

riscv_valid_lo_sum_p

riscv

CPU

GCC

14,098

66

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"Local Dynamic TLS Access Clean-up\"" ]

AArch64InstrInfo101

getPassName

AArch64

CPU

LLVM

14,099

13

1

[]