docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not implemented\"", "Mips", "Mips", "\"Code generation fo...	MipsSubtarget45	MipsSubtarget	Mips	CPU	LLVM	14,200	477	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Single-Path Reducer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Single-Path Reducer\"" ]	PatmosSPReduce	getPassName	Patmos	VLIW	LLVM	14,201	13	1	[]
[ "<s>", "bool", "SNESTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "int64_t", "Offs", "=", "AM", ".", "BaseOffs",...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "SNES", "SNES", "0", "0", "SNES::ProgramMemory", "0", "0", "0", "6" ]	SNESISelLowering	isLegalAddressingMode	SNES	DSP	LLVM	14,202	124	1	[]
[ "<s>", "static", "rtx", "nvptx_function_incoming_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "("...	[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]	[ "nvptx", "1", "1" ]	nvptx2	nvptx_function_incoming_arg	nvptx	GPU	GCC	14,203	65	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "PowerPC", "PPC", "PPC", "0", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]	PPCFrameLowering10	restoreCalleeSavedRegisters	PowerPC	CPU	LLVM	14,204	413	1	[]
[ "<s>", "void", "GBZ80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "GBZ80", "GB", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]	GBZ80ISelDAGToDAG	Select	GBZ80	MPU	LLVM	14,205	89	1	[]
[ "<s>", "int", "HexagonMCInstrInfo", "::", "getMaxValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFla...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "Hexagon", "Hexagon", "1", "Hexagon", "1", "1", "1", "Hexagon", "1" ]	HexagonMCInstrInfo13	getMaxValue	Hexagon	DSP	LLVM	14,206	108	1	[]
[ "<s>", "void", "rs6000_split_compare_and_swap", "(", "rtx", "retval", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label1", ...	[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "OLDVAL", "is", "the", "old", "value", "to", "be", "compared", ".", "NEWVAL", "is", "the", "new", "value", "to", "b...	[ "rs6000", "0", "0" ]	rs60003	rs6000_split_compare_and_swap	rs6000	CPU	GCC	14,207	187	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]	ARMBaseRegisterInfo36	emitLoadConstPool	ARM	CPU	LLVM	14,208	148	1	[]
[ "<s>", "void", "ARMBranchTargets", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM", "ARM" ]	ARMBranchTargets	getAnalysisUsage	ARM	CPU	LLVM	14,209	25	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createMipsOptimizePICCallPass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine (2)1	addPreRegAlloc	Mips	CPU	LLVM	14,210	15	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "MCI", ";", "HexagonLowerToMC", "(", "MI", ",", "MCI", ",", "", "this", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCI", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonAsmPrinter37	EmitInstruction	Hexagon	DSP	LLVM	14,211	34	1	[]
[ "<s>", "int", "mmix_shiftable_wyde_value", "(", "unsigned", "HOST_WIDEST_INT", "value", ")", "{", "int", "i", ";", "int", "has_candidate", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "{", "if", "(", "value", "...	[ "Return", "1", "if", "value", "is", "0", "..", "65535", "", "2", "", "", "(", "16", "", "N", ")", "for", "N=0", "..", "3.", "else", "return", "0", "." ]	[ "mmix", "0", "0", "4", "65535", "0", "1", "16", "1" ]	mmix3	mmix_shiftable_wyde_value	mmix	CPU	GCC	14,212	59	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower i1 Copies\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Lower i1 Copies\"" ]	SILowerI1Copies36	getPassName	R600	GPU	LLVM	14,213	13	1	[]
[ "<s>", "void", "s390_expand_atomic", "(", "enum", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ...	[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...	[ "s390", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1" ]	s3903	s390_expand_atomic	s390	MPU	GCC	14,214	468	1	[]
[ "<s>", "SICSubtarget", "&", "SICSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "SIC", "SIC", "SIC", "\"generic\"", "\"sicxe\"", "\"help\"", "\"\"", "\"sicse\"", "\"sicxe\"", "\"sicxe\"", "\"!!!Error, TargetTriple.getArch() = \"", "\"CPU = \"", "\"\\n\"", "0", "\"sicse\"", "SIC", "SIC", "\"sicxe\"", "SIC", "SIC" ]	SICSubtarget	initializeSubtargetDependencies	SIC	CPU	LLVM	14,215	150	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineMemOperand", "", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "If", "the", "specified", "machine", "instruction", "has", "a", "load", "from", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containi...	[ "R600" ]	AMDGPUInstrInfo10	hasLoadFromStackSlot	R600	GPU	LLVM	14,216	26	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "PatmosSubtarget", "::", "CFL_DELAYED", ")", "{...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "\"\\n[DelaySlotKiller] \"", "\"\\n\"" ]	PatmosDelaySlotKiller1	runOnMachineFunction	Patmos	VLIW	LLVM	14,217	92	1	[]
[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeType", "*", "N", ")", "{", "return", "N", "->", "getChildren", "(", ")", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]	[ "Patmos" ]	PatmosStackCacheAnalysis	child_begin	Patmos	VLIW	LLVM	14,218	22	1	[]
[ "<s>", "void", "sparc_emit_membar_for_model", "(", "enum", "memmodel", "model", ",", "int", "load_store", ",", "int", "before_after", ")", "{", "const", "int", "LoadLoad", "=", "1", ";", "const", "int", "StoreLoad", "=", "2", ";", "const", "int", "LoadStore"...	[ "Expand", "a", "membar", "instruction", "for", "various", "use", "cases", ".", "Both", "the", "LOAD_STORE", "and", "BEFORE_AFTER", "arguments", "of", "the", "form", "X_Y", ".", "They", "are", "two-bit", "masks", "where", "bit", "0", "indicates", "that", "X",...	[ "sparc", "1", "2", "4", "8", "0", "0", "3", "1", "3", "2", "1", "1", "2", "2", "1", "2", "3" ]	sparc	sparc_emit_membar_for_model	sparc	CPU	GCC	14,219	252	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ";...	[ "Frame", "Directive", "." ]	[ "Mips", "Mips", "\"\\t.frame\\t$\"", "Mips", "\",\"", "\",$\"", "Mips" ]	MipsAsmPrinter89	emitFrameDirective	Mips	CPU	LLVM	14,220	95	1	[]
[ "<s>", "void", "TMS320C64XFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Can't currently support varsize stack frame\"", "TMS320C64X::ret", "\"Can't insert epilogue before non-ret insn\"", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X::word_load_1", "TMS320C64X::B3", "TMS320C64X::A15", "1", "TMS320C64XII::uni...	TMS320C64XFrameLowering	emitEpilogue	TMS320C64X	VLIW	LLVM	14,221	303	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "DLX" ]	DLXMCExpr	findAssociatedFragment	DLX	CPU	LLVM	14,222	18	1	[]
[ "<s>", "rtx", "rs6000_gen_lvx", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest_exp", ",", "rtx", "src_exp", ")", "{", "rtx", "lvx", ";", "if", "(", "mode", "==", "V16QImode", ")", "lvx", "=", "gen_altivec_lvx_v16qi", "(", "dest_exp", ",", "src_exp"...	[ "Generate", "an", "rtx", "expression", "to", "represent", "use", "of", "the", "lvx", "insn", "to", "load", "from", "memory", "SRC_EXP", "into", "register", "DEST_EXP", "with", "vector", "mode", "MODE", "." ]	[ "rs6000" ]	rs6000-p8swap	rs6000_gen_lvx	rs6000	CPU	GCC	14,223	171	1	[]
[ "<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "MaxInlineSizeThreshold", ";", "}", "</s>" ]	[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]	[ "X86" ]	X86Subtarget (2)	getMaxInlineSizeThreshold	X86	CPU	LLVM	14,224	10	1	[]
[ "<s>", "const", "BPFTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "BPFTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "BPF", "BPF", "BPF" ]	BPFISelDAGToDAG30	getTargetMachine	BPF	Virtual ISA	LLVM	14,225	19	1	[]
[ "<s>", "int", "m32c_trampoline_size", "(", "void", ")", "{", "return", "TARGET_A16", "?", "8", ":", "10", ";", "}", "</s>" ]	[ "Implements", "TRAMPOLINE_SIZE", "." ]	[ "m32c", "8", "10" ]	m32c	m32c_trampoline_size	m32c	MPU	GCC	14,226	14	1	[]
[ "<s>", "rtx", "ix86_split_stack_guard", "(", "void", ")", "{", "int", "offset", ";", "addr_space_t", "as", "=", "DEFAULT_TLS_SEG_REG", ";", "rtx", "r", ";", "gcc_assert", "(", "flag_split_stack", ")", ";", "offset", "=", "TARGET_THREAD_SPLIT_STACK_OFFSET", ";", ...	[ "Return", "location", "of", "the", "stack", "guard", "value", "in", "the", "TLS", "block", "." ]	[ "i386" ]	i386	ix86_split_stack_guard	i386	CPU	GCC	14,227	57	1	[]
[ "<s>", "static", "bool", "write_return_type", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "for_proto", ",", "tree", "type", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", ...	[ "Process", "a", "function", "return", "TYPE", "to", "emit", "a", "PTX", "return", "as", "a", "prototype", "or", "function", "prologue", "declaration", ".", "Returns", "true", "if", "return", "is", "via", "an", "additional", "pointer", "parameter", ".", "The"...	[ "nvptx" ]	nvptx	write_return_type	nvptx	GPU	GCC	14,228	108	1	[]
[ "<s>", "unsigned", "KudeyarRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...	[ "Debug", "information", "queries", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar::FP", "Kudeyar::SP" ]	KudeyarRegisterInfo	getFrameRegister	Kudeyar	CPU	LLVM	14,229	44	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "*", "STM", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "TRI", "=", "static_cas...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "\"Running SILoadStoreOptimizer\\n\"" ]	SILoadStoreOptimizer22	runOnMachineFunction	R600	GPU	LLVM	14,230	119	1	[]
[ "<s>", "int", "nios2_can_use_return_insn", "(", "void", ")", "{", "int", "total_frame_size", ";", "if", "(", "!", "reload_completed", "\|\|", "crtl", "->", "profile", ")", "return", "0", ";", "total_frame_size", "=", "nios2_compute_frame_layout", "(", ")", ";", ...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "nios2", "0", "60", "0x80000000", "0", "0xffff", "0", "0", "0" ]	nios2	nios2_can_use_return_insn	nios2	MPU	GCC	14,231	83	1	[]
[ "<s>", "void", "Z80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Z80", "Z80", "1", "MVT::i16", "0", "ISD::Constant", "MVT::i16", "MVT::i8", "ISD::FrameIndex", "MVT::i16", "\"VT should be a pointer type size\"", "Z80::LD16ri" ]	Z80ISelDAGToDAG (3)	Select	Z80	MPU	LLVM	14,232	207	1	[]
[ "<s>", "static", "void", "arm_asm_emit_except_personality", "(", "rtx", "personality", ")", "{", "fputs", "(", "\"\\t.personality\\t\"", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "personality", ")", ";", "fputc", "(", "'\\n'", "...	[ "Implement", "TARGET_ASM_EMIT_EXCEPT_PERSONALITY", "." ]	[ "arm", "\"\\t.personality\\t\"" ]	arm	arm_asm_emit_except_personality	arm	CPU	GCC	14,233	30	1	[]
[ "<s>", "void", "setError", "(", "unsigned", "Err", ")", "{", "Error", "=", "Err", ";", "}", "</s>" ]	[ "Set", "error", "and", "error", "message", "." ]	[ "Hexagon" ]	HexagonShuffler (2)	setError	Hexagon	DSP	LLVM	14,234	12	1	[]
[ "<s>", "int", "AMDGPUTTIImpl", "::", "getMinMaxReductionCost", "(", "Type", "", "Ty", ",", "Type", "", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "AMDGPU", "AMDGPU", "16" ]	AMDGPUTargetTransformInfo15	getMinMaxReductionCost	AMDGPU	GPU	LLVM	14,235	94	1	[]
[ "<s>", "StringRef", "X86TargetLowering", "::", "getStackProbeSymbolName", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFun...	[ "Returns", "the", "name", "of", "the", "symbol", "used", "to", "emit", "stack", "probes", "or", "the", "empty", "string", "if", "not", "applicable", "." ]	[ "X86", "X86", "\"probe-stack\"", "\"probe-stack\"", "\"\"", "\"___chkstk_ms\"", "\"__chkstk\"", "\"_alloca\"", "\"_chkstk\"" ]	X86ISelLowering184	getStackProbeSymbolName	X86	CPU	LLVM	14,236	89	1	[]
[ "<s>", "EVT", "SITargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AMDGPU", "SI", "16", "4", "MVT::v4i32", "8", "4", "MVT::v2i32", "MVT::Other" ]	SIISelLowering103	getOptimalMemOpType	AMDGPU	GPU	LLVM	14,237	66	1	[]
[ "<s>", "static", "bool", "aarch64_optab_supported_p", "(", "int", "op", ",", "machine_mode", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "OPTIMIZE_FOR...	[ "Implement", "the", "TARGET_OPTAB_SUPPORTED_P", "hook", "." ]	[ "aarch64" ]	aarch643	aarch64_optab_supported_p	aarch64	CPU	GCC	14,238	39	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AMDGPU", "R600", "AMDGPU", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "0", "MVT::i1", "SI", "0", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]	R600ISelLowering3	ReplaceNodeResults	AMDGPU	GPU	LLVM	14,239	227	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SparcTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Xchg", "&&", "AI", ...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "Sparc", "Sparc", "32" ]	SparcISelLowering (2)2	shouldExpandAtomicRMWInIR	Sparc	CPU	LLVM	14,240	48	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"DCPU16ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", "...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Dcpu16", "\"DCPU16ISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]	Dcpu16ISelDAGToDAG	dump	Dcpu16	CPU	LLVM	14,241	173	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "1", "2", "ISD::CondCode", "3", "RISCV::PHI", "0", "4", "5" ]	RISCVISelLowering31	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	14,242	381	1	[]
[ "<s>", "void", "insert", "(", "unsigned", "BBNum", ",", "BasicBlockInfo", "BBI", ")", "{", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "BBNum", ",", "BBI", ")", ";", "}", "</s>" ]	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "ARM" ]	ARMBasicBlockInfo10	insert	ARM	CPU	LLVM	14,243	26	1	[]
[ "<s>", "rtx", "ix86_expand_adjust_ufix_to_sfix_si", "(", "rtx", "val", ",", "rtx", "*", "xorp", ")", "{", "REAL_VALUE_TYPE", "TWO31r", ";", "rtx", "two31r", ",", "tmp", "[", "4", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "m...	[ "Adjust", "a", "V", "", "SFmode/V", "", "DFmode", "value", "VAL", "so", "that", "", "sfix_trunc", "", "resp", ".", "fix_trunc", "", "pattern", "can", "be", "used", "on", "it", "instead", "of", "fixuns_trunc", "", ".", "This", "is", "done", "by", ...	[ "i386", "4", "32", "0", "3", "31", "1", "3", "0", "3", "1", "0", "1", "0", "0", "31", "0", "31", "1", "0", "0", "1", "2", "0" ]	i3865	ix86_expand_adjust_ufix_to_sfix_si	i386	CPU	GCC	14,244	359	1	[]
[ "<s>", "static", "void", "compute_regstack_size", "(", ")", "{", "int", "i", ";", "rtx", "insn", ";", "a29k_makes_calls", "=", "0", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next_insn", "(", "insn", ")", ")"...	[ "Compute", "the", "size", "of", "the", "register", "stack", ",", "and", "determine", "if", "there", "are", "any", "call", "instructions", "." ]	[ "a29k", "0", "0", "0", "1", "127", "0", "0", "1", "2", "2", "1" ]	a29k	compute_regstack_size	a29k	MPU	GCC	14,245	153	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreRAID", ...	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine102	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	14,246	58	1	[]
[ "<s>", "bool", "RISCVCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]	[ "RI5CY", "RISCV" ]	RISCVCallLowering	lowerCall	RI5CY	CPU	LLVM	14,247	19	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AGC" ]	AGCAsmParser	isReg	AGC	MPU	LLVM	14,248	11	1	[]
[ "<s>", "int", "get_dest_uid", "(", "rtx", "label", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "dest", "=", "next_real_insn", "(", "label", ")", ";", "int", "dest_uid", ";", "if", "(", "!", "dest", ")", "return", "0", ";", "dest_uid", "=", "INS...	[ "Return", "the", "UID", "of", "the", "insn", "that", "follows", "the", "specified", "label", "." ]	[ "sh", "0", "0" ]	sh4	get_dest_uid	sh	CPU	GCC	14,249	83	1	[]
[ "<s>", "bool", "TPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "TPC", "TPC", "3", "2", "TPC::SP0" ]	TPCInstrInfo	isReallyTriviallyReMaterializable	TPC	Virtual ISA	LLVM	14,250	76	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "VideoCore4" ]	VideoCore4TargetMachine	getRegisterInfo	VideoCore4	DSP	LLVM	14,251	18	1	[]
[ "<s>", "static", "void", "sparc_asm_function_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "TARGET_FLAT", ")", "gcc_assert", "(", "sparc_leaf_function_p", "==", "crtl", "->", "uses_only_leaf_regs", ")", ";", "sparc_output_scratch_registers", "(", ...	[ "This", "function", "generates", "the", "assembly", "code", "for", "function", "entry", ",", "which", "boils", "down", "to", "emitting", "the", "necessary", ".register", "directives", "." ]	[ "sparc" ]	sparc	sparc_asm_function_prologue	sparc	CPU	GCC	14,252	29	1	[]
[ "<s>", "unsigned", "HexagonAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "HexagonOperand", "", "Op", "=", "static_cast", "<", "HexagonOperand", "", ">", "(", "&", "AsmOp", ")", ";", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "1", "1", "Hexagon", "\"Unmatched Operand:\"", "\"\\n\"" ]	HexagonAsmParser (2)	validateTargetOperandClass	Hexagon	DSP	LLVM	14,253	239	1	[]
[ "<s>", "static", "inline", "bool", "offset_12bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "offset", ">=", "0", "&&", "offset", "<", "4096", "*", "GET_MODE_SIZE", "(", "mode", ")", "&&", "offset",...	[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "12-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]	[ "aarch64", "0", "4096", "0" ]	aarch642	offset_12bit_unsigned_scaled_p	aarch64	CPU	GCC	14,254	38	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "CCRRegClass", ")", "{", "if", "(", "Is64Bit", ")", "retu...	[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]	[ "X86", "X86", "X86::CCRRegClass", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86RegisterInfo11	getCrossCopyRegClass	X86	CPU	LLVM	14,255	46	1	[]
[ "<s>", "static", "void", "dump_target_flag_bits", "(", "const", "int", "flags", ")", "{", "if", "(", "flags", "&", "MASK_64BIT", ")", "fprintf", "(", "stderr", ",", "\"64BIT \"", ")", ";", "if", "(", "flags", "&", "MASK_APP_REGS", ")", "fprintf", "(", "s...	[ "Helpers", "for", "TARGET_DEBUG_OPTIONS", "." ]	[ "sparc", "\"64BIT \"", "\"APP_REGS \"", "\"FASTER_STRUCTS \"", "\"FLAT \"", "\"FMAF \"", "\"FSMULD \"", "\"FPU \"", "\"HARD_QUAD \"", "\"POPC \"", "\"PTR64 \"", "\"STACK_BIAS \"", "\"UNALIGNED_DOUBLES \"", "\"V8PLUS \"", "\"VIS \"", "\"VIS2 \"", "\"VIS3 \"", "\"VIS4 \"", "\"VIS4B...	sparc	dump_target_flag_bits	sparc	CPU	GCC	14,256	348	1	[]
[ "<s>", "static", "bool", "nios2_valid_addr_expr_p", "(", "rtx", "base", ",", "rtx", "offset", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", "SUBREG_REG", "(", "base", ...	[ "Return", "true", "if", "the", "address", "expression", "formed", "by", "BASE", "+", "OFFSET", "is", "valid", "." ]	[ "nios2" ]	nios2	nios2_valid_addr_expr_p	nios2	MPU	GCC	14,257	79	1	[]
[ "<s>", "static", "int", "visium_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "enum", "attr_type", "attr_type", ";", "if", "(", "dep_type", "==", ...	[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "of", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]	[ "visium", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "8", "0", "0", "0", "0", "0", "0", "0" ]	visium	visium_adjust_cost	visium	Virtual ISA	GCC	14,258	485	1	[]
[ "<s>", "unsigned", "OutgoingValueHandler", "::", "extendRegister", "(", "unsigned", "ValReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "LLT", "LocTy", "{", "VA", ".", "getLocVT", "(", ")", "}", ";", "switch", "(", "VA", ".", "getLocInfo", "(", "...	[ "Extend", "a", "register", "to", "the", "location", "type", "given", "in", "VA", ",", "capped", "at", "extending", "to", "at", "most", "MaxSize", "bits", "." ]	[ "Mips", "\"unable to extend register\"" ]	MipsCallLowering1	extendRegister	Mips	CPU	LLVM	14,259	139	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "return", "Base", ".", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "WebAssembly", "\"Invalid base register access!\"" ]	WebAssemblyFastISel (2)2	getReg	WebAssembly	Virtual ISA	LLVM	14,260	21	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "unsigned", "Align", ",", "bool", "", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "", "Fast", "=", "false", ";", "return"...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering1	allowsMisalignedMemoryAccesses	Hexagon	DSP	LLVM	14,261	42	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "Register", ...	[ "Does", "this", "instruction", "rename", "an", "FPR", "without", "modifying", "bits", "?" ]	[ "AArch64", "AArch64", "0", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ORRv16i8", "1", "2", "3", "0", "\"invalid ORRv16i8 operands\"" ]	AArch64InstrInfo104	isFPRCopy	AArch64	CPU	LLVM	14,262	135	1	[]
[ "<s>", "void", "nds32_spilt_doubleword", "(", "rtx", "*", "operands", ",", "bool", "load_p", ")", "{", "int", "reg", "=", "load_p", "?", "0", ":", "1", ";", "int", "mem", "=", "load_p", "?", "1", ":", "0", ";", "rtx", "reg_rtx", "=", "load_p", "?",...	[ "Spilt", "a", "doubleword", "instrucion", "to", "two", "single", "word", "instructions", "." ]	[ "nds32", "0", "1", "1", "0", "0", "1", "1", "0", "2", "2", "0", "0", "4", "0", "4", "12", "0", "1", "1", "4", "0", "4", "0", "1", "2", "0", "3", "1", "4", "0", "5", "1", "2", "0", "3", "1", "4", "0", "5", "1" ]	nds32-md-auxiliary5	nds32_spilt_doubleword	nds32	CPU	GCC	14,263	427	1	[]
[ "<s>", "void", "aarch64_expand_sve_vec_cmp_int", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "data_mode", "=", "GET_MODE",...	[ "Expand", "an", "SVE", "integer", "comparison", ":", "TARGET", "=", "CODE", "(", "OP0", ",", "OP1", ")", "." ]	[ "aarch64" ]	aarch646	aarch64_expand_sve_vec_cmp_int	aarch64	CPU	GCC	14,264	88	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_file_end", "(", "void", ")", "{", "switch_to_section", "(", "text_section", ")", ";", "if", "(", "xcoff_tls_exec_model_detected", ")", "{", "fputs", "(", "\"\\t.extern __tls_get_addr\\n\\t.ref __tls_get_addr\\n\"", ",", "asm_out_file...	[ "Output", "at", "end", "of", "assembler", "file", ".", "On", "the", "RS/6000", ",", "referencing", "data", "should", "automatically", "pull", "in", "text", "." ]	[ "rs6000", "\"\\t.extern __tls_get_addr\\n\\t.ref __tls_get_addr\\n\"", "\"_section_.text:\\n\"", "\"\\t.long _section_.text\\n\"", "\"\\t.llong _section_.text\\n\"" ]	rs6000	rs6000_xcoff_file_end	rs6000	CPU	GCC	14,265	49	1	[]
[ "<s>", "void", "RegisterAggr", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "'{'", ";", "for", "(", "auto", "I", ":", "Masks", ")", "OS", "<<", "' '", "<<", "PrintReg", "(", "I", ".", "first", ",", "&", "TRI", ")",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon", "\" }\"" ]	RDFGraph7	print	Hexagon	DSP	LLVM	14,266	48	1	[]
[ "<s>", "static", "void", "count_unit_reqs", "(", "unit_req_table", "reqs", ",", "rtx_insn", "", "head", ",", "rtx_insn", "", "tail", ")", "{", "rtx_insn", "*", "insn", ";", "memset", "(", "reqs", ",", "0", ",", "sizeof", "(", "unit_req_table", ")", ")"...	[ "Walk", "the", "insns", "between", "and", "including", "HEAD", "and", "TAIL", ",", "and", "mark", "the", "resource", "requirements", "in", "the", "unit_reqs", "table", "." ]	[ "c6x", "0", "2", "1" ]	c6x	count_unit_reqs	c6x	VLIW	GCC	14,267	111	1	[]
[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "using", "SymbolInfoTy", "=...	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "AMDGPU", "AMDGPU", "0", "2", "1" ]	AMDGPUDisassembler	tryAddingSymbolicOperand	AMDGPU	GPU	LLVM	14,268	210	1	[]
[ "<s>", "static", "void", "s390_register_info_gprtofpr", "(", ")", "{", "int", "save_reg_slot", "=", "FPR0_REGNUM", ";", "int", "i", ",", "j", ";", "if", "(", "!", "TARGET_Z10", "\|\|", "!", "TARGET_HARD_FLOAT", "\|\|", "!", "crtl", "->", "is_leaf", ")", "retur...	[ "Update", "gpr_save_slots", "in", "the", "frame", "layout", "trying", "to", "make", "use", "of", "FPRs", "as", "GPR", "save", "slots", ".", "This", "is", "a", "helper", "routine", "of", "s390_register_info", "." ]	[ "s390", "15", "6", "0", "6", "15", "1" ]	s3904	s390_register_info_gprtofpr	s390	MPU	GCC	14,269	137	1	[]
[ "<s>", "SUnit", "", "ConvergingVLIWScheduler", "::", "pickNodeBidrectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU", "...	[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]	[ "Hexagon", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"" ]	HexagonMachineScheduler (2)2	pickNodeBidrectional	Hexagon	DSP	LLVM	14,270	220	1	[]
[ "<s>", "bool", "isCtlzFast", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "ctlz", "instruction", "is", "fast", "." ]	[ "Hexagon" ]	HexagonISelLowering (2)3	isCtlzFast	Hexagon	DSP	LLVM	14,271	11	1	[]
[ "<s>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** CFG Stackifying ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** CFG Stackifying ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyCFGStackify13	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	14,272	111	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0" ]	GCNHazardRecognizer30	getHazardType	AMDGPU	GPU	LLVM	14,273	89	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilderBase", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", ...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "\"Should not be handled here!\...	AArch64ISelLowering89	emitStoreConditional	AArch64	CPU	LLVM	14,274	375	1	[]
[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0", ";", "for", "(", "auto", "&", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "128", "12", "1", "1", "75", "4" ]	SystemZTargetTransformInfo22	getUnrollingPreferences	SystemZ	CPU	LLVM	14,275	286	1	[]
[ "<s>", "bool", "tilepro_bitfield_operand_p", "(", "HOST_WIDE_INT", "n", ",", "int", "", "first_bit", ",", "int", "", "last_bit", ")", "{", "int", "i", ";", "if", "(", "n", "==", "0", ")", "return", "false", ";", "for", "(", "i", "=", "0", ";", "i...	[ "Return", "true", "iff", "n", "contains", "exactly", "one", "contiguous", "sequence", "of", "1", "bits", ",", "possibly", "wrapping", "around", "from", "high", "bits", "to", "low", "bits", "." ]	[ "tilepro", "0", "0", "32", "1", "1", "0", "1", "31" ]	tilepro	tilepro_bitfield_operand_p	tilepro	VLIW	GCC	14,276	124	1	[]
[ "<s>", "void", "emitCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ")", "override", "{", "}", "</s>" ]	[ "Emit", "a", "common", "symbol", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitCommonSymbol	Patmos	VLIW	LLVM	14,277	16	1	[]
[ "<s>", "Optional", "<", "ParamLoadedValue", ">", "AArch64InstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AArch64", "::", "MOVZWi", ":", ...	[ "Produce", "the", "expression", "describing", "the", "MI", "loading", "a", "value", "into", "the", "physical", "register", "Reg", "." ]	[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "2" ]	AArch64InstrInfo23	describeLoadedValue	AArch64	CPU	LLVM	14,278	104	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "Mips", "Mips" ]	MipsAsmPrinter (2)1	lowerOperand	Mips	CPU	LLVM	14,279	32	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "X86", "X86", "ISD::EXTRACT_VECTOR_ELT", "ISD::VSELECT", "ISD::SELECT", "X86ISD::CMOV", "ISD::ADD", "ISD::SUB", "X86ISD::ADC", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::LOAD", "ISD::STORE", "ISD::SINT_TO_FP", "ISD::FADD", "ISD::F...	X86ISelLowering237	PerformDAGCombine	X86	CPU	LLVM	14,280	510	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "VE" ]	VEAsmBackend	fixupNeedsRelaxation	VE	CPU	LLVM	14,281	28	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "AVR" ]	AVRAsmParser10	isImm	AVR	MPU	LLVM	14,282	13	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getFPOpCost", "(", "Type", "*", "Ty", ")", "{", "if", "(", "ST", "->", "hasVFP2", "(", ")", "&&", "!", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "r...	[ "Return", "the", "expected", "cost", "of", "supporting", "the", "floating", "point", "operation", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM" ]	ARMTargetTransformInfo (2)	getFPOpCost	ARM	CPU	LLVM	14,283	73	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AArch64" ]	AArch64AsmParser (2)1	isReg	AArch64	CPU	LLVM	14,284	18	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createHexagonELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Hexagon", "Hexagon" ]	HexagonAsmBackend (2)1	createObjectWriter	Hexagon	DSP	LLVM	14,285	22	1	[]
[ "<s>", "const", "ARMBaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARM", "ARM" ]	ARMSubtarget (2)	getRegisterInfo	ARM	CPU	LLVM	14,286	17	1	[]
[ "<s>", "int", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", ...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo12	getArithmeticInstrCost	PowerPC	CPU	LLVM	14,287	130	1	[]
[ "<s>", "void", "i386_djgpp_asm_named_section", "(", "const", "char", "", "name", ",", "unsigned", "int", "flags", ",", "tree", ")", "{", "char", "flagchars", "[", "8", "]", ",", "", "f", "=", "flagchars", ";", "if", "(", "flags", "&", "SECTION_WRITE", ...	[ "Function", "protypes", "for", "gcc/i386/djgpp.cc" ]	[ "i386", "8", "0", "\"\\t.section\\t%s,\\\"%s\\\"\\n\"" ]	djgpp	i386_djgpp_asm_named_section	i386	CPU	GCC	14,288	90	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM::GPRRegClass", "ARM", "ARM::tMOVr" ]	Thumb2InstrInfo18	copyPhysReg	ARM	CPU	LLVM	14,289	94	1	[]
[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XNCM", "XNCM", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "\"unimplemented operand\"" ]	XNCMISelLowering	LowerOperation	XNCM	CPU	LLVM	14,290	133	1	[]
[ "<s>", "bool", "LC3bFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Op...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "LC3b", "LC3b" ]	LC3bFrameLowering	hasFP	LC3b	CPU	LLVM	14,291	50	1	[]
[ "<s>", "bool", "AArch64SpeculationHardening", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "SpeculativeLoadHardening", ")", ")", "ret...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64::X16", "AArch64::W16", "\"*** AArch64SpeculationHardening - automatic insertion of \"", "\"SpeculationSafeValue intrinsics *\\n\"", "\"* AArch64SpeculationHardening - track control flow ***\\n\"", "2" ]	AArch64SpeculationHardening2	runOnMachineFunction	AArch64	CPU	LLVM	14,292	243	1	[]
[ "<s>", "const", "MCFixup", "", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", "const", "MCFragment", "", "*", "DFOut", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",",...	[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]	[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]	RISCVMCExpr11	getPCRelHiFixup	RISCV	CPU	LLVM	14,293	225	1	[]
[ "<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "override", "{", "return", "isCortexA53", "(", ")", "\|\|", "isCortexA57", "(", ")", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "AArch64" ]	AArch64Subtarget3	enablePostRAScheduler	AArch64	CPU	LLVM	14,294	17	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]	RISCVRegisterInfo	eliminateFrameIndex	RISCV	CPU	LLVM	14,295	304	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitConstantPool", "(", ")", "{", "emitDecls", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";", "assert", "(", "MF", "->", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ".", "empty", "(...	[ "Print", "to", "the", "current", "output", "stream", "assembly", "representations", "of", "the", "constants", "in", "the", "constant", "pool", "MCP", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly disables constant pools\"" ]	WebAssemblyAsmPrinter22	emitConstantPool	WebAssembly	Virtual ISA	LLVM	14,296	37	1	[]
[ "<s>", "PIC16SectionType", "getType", "(", ")", "const", "{", "return", "T", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "PIC16", "PIC16" ]	PIC16Section	getType	PIC16	MPU	LLVM	14,297	10	1	[]
[ "<s>", "void", "AMDGPUMCObjectWriter", "::", "writeObject", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ")", "{", "for", "(", "MCAssembler", "::", "iterator", "I", "=", "Asm", ".", "begin", "(", ")", ",", "E", "=", "Asm", ...	[ "Write", "the", "object", "file", "and", "returns", "the", "number", "of", "bytes", "written", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAsmBackend (2)	writeObject	AMDGPU	GPU	LLVM	14,298	57	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* Hexagon Hardware Loops ******\\n\"", ")", ";", "if", "(", "skipFunction", "(", "", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"******* Hexagon Hardware Loops *******\\n\"", "Hexagon" ]	HexagonHardwareLoops10	runOnMachineFunction	Hexagon	DSP	LLVM	14,299	128	1	[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generation for MIPS-I is not implemented\"", "Mips", "Mips", "\"Code generation fo...

MipsSubtarget45

MipsSubtarget

Mips

CPU

LLVM

14,200

477

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Single-Path Reducer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Single-Path Reducer\"" ]

PatmosSPReduce

getPassName

Patmos

VLIW

LLVM

14,201

13

1

[]

[ "<s>", "bool", "SNESTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "int64_t", "Offs", "=", "AM", ".", "BaseOffs",...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "SNES", "SNES", "0", "0", "SNES::ProgramMemory", "0", "0", "0", "6" ]

SNESISelLowering

isLegalAddressingMode

SNES

DSP

LLVM

14,202

124

1

[]

[ "<s>", "static", "rtx", "nvptx_function_incoming_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "("...

[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]

[ "nvptx", "1", "1" ]

nvptx2

nvptx_function_incoming_arg

nvptx

GPU

GCC

14,203

65

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "PowerPC", "PPC", "PPC", "0", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]

PPCFrameLowering10

restoreCalleeSavedRegisters

PowerPC

CPU

LLVM

14,204

413

1

[]

[ "<s>", "void", "GBZ80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "N", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "GBZ80", "GB", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]

GBZ80ISelDAGToDAG

Select

GBZ80

MPU

LLVM

14,205

89

1

[]

[ "<s>", "int", "HexagonMCInstrInfo", "::", "getMaxValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "uint64_t", "F", "=", "HexagonMCInstrInfo", "::", "getDesc", "(", "MCII", ",", "MCI", ")", ".", "TSFla...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "Hexagon", "Hexagon", "1", "Hexagon", "1", "1", "1", "Hexagon", "1" ]

HexagonMCInstrInfo13

getMaxValue

Hexagon

DSP

LLVM

14,206

108

1

[]

[ "<s>", "void", "rs6000_split_compare_and_swap", "(", "rtx", "retval", ",", "rtx", "mem", ",", "rtx", "oldval", ",", "rtx", "newval", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ";", "rtx", "label1", ...

[ "Expand", "an", "atomic", "compare", "and", "swap", "operation", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "OLDVAL", "is", "the", "old", "value", "to", "be", "compared", ".", "NEWVAL", "is", "the", "new", "value", "to", "b...

[ "rs6000", "0", "0" ]

rs60003

rs6000_split_compare_and_swap

rs6000

CPU

GCC

14,207

187

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]

ARMBaseRegisterInfo36

emitLoadConstPool

ARM

CPU

LLVM

14,208

148

1

[]

[ "<s>", "void", "ARMBranchTargets", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM", "ARM" ]

ARMBranchTargets

getAnalysisUsage

ARM

CPU

LLVM

14,209

25

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createMipsOptimizePICCallPass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine (2)1

addPreRegAlloc

Mips

CPU

LLVM

14,210

15

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCI", ";", "HexagonLowerToMC", "(", "MI", ",", "MCI", ",", "*", "this", ")", ";", "OutStreamer", ".", "EmitInstruction", "(", "MCI", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonAsmPrinter37

EmitInstruction

Hexagon

DSP

LLVM

14,211

34

1

[]

[ "<s>", "int", "mmix_shiftable_wyde_value", "(", "unsigned", "HOST_WIDEST_INT", "value", ")", "{", "int", "i", ";", "int", "has_candidate", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<", "4", ";", "i", "++", ")", "{", "if", "(", "value", "...

[ "Return", "1", "if", "value", "is", "0", "..", "65535", "*", "2", "*", "*", "(", "16", "*", "N", ")", "for", "N=0", "..", "3.", "else", "return", "0", "." ]

[ "mmix", "0", "0", "4", "65535", "0", "1", "16", "1" ]

mmix3

mmix_shiftable_wyde_value

mmix

CPU

GCC

14,212

59

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Lower i1 Copies\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Lower i1 Copies\"" ]

SILowerI1Copies36

getPassName

R600

GPU

LLVM

14,213

13

1

[]

[ "<s>", "void", "s390_expand_atomic", "(", "enum", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ...

[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...

[ "s390", "1", "1", "1", "0", "1", "1", "1", "1", "1", "1", "1" ]

s3903

s390_expand_atomic

s390

MPU

GCC

14,214

468

1

[]

[ "<s>", "SICSubtarget", "&", "SICSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "SIC", "SIC", "SIC", "\"generic\"", "\"sicxe\"", "\"help\"", "\"\"", "\"sicse\"", "\"sicxe\"", "\"sicxe\"", "\"!!!Error, TargetTriple.getArch() = \"", "\"CPU = \"", "\"\\n\"", "0", "\"sicse\"", "SIC", "SIC", "\"sicxe\"", "SIC", "SIC" ]

SICSubtarget

initializeSubtargetDependencies

SIC

CPU

LLVM

14,215

150

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "If", "the", "specified", "machine", "instruction", "has", "a", "load", "from", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containi...

[ "R600" ]

AMDGPUInstrInfo10

hasLoadFromStackSlot

R600

GPU

LLVM

14,216

26

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "getCFLType", "(", ")", "!=", "PatmosSubtarget", "::", "CFL_DELAYED", ")", "{...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "\"\\n[DelaySlotKiller] \"", "\"\\n\"" ]

PatmosDelaySlotKiller1

runOnMachineFunction

Patmos

VLIW

LLVM

14,217

92

1

[]

[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeType", "*", "N", ")", "{", "return", "N", "->", "getChildren", "(", ")", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]

[ "Patmos" ]

PatmosStackCacheAnalysis

child_begin

Patmos

VLIW

LLVM

14,218

22

1

[]

[ "<s>", "void", "sparc_emit_membar_for_model", "(", "enum", "memmodel", "model", ",", "int", "load_store", ",", "int", "before_after", ")", "{", "const", "int", "LoadLoad", "=", "1", ";", "const", "int", "StoreLoad", "=", "2", ";", "const", "int", "LoadStore"...

[ "Expand", "a", "membar", "instruction", "for", "various", "use", "cases", ".", "Both", "the", "LOAD_STORE", "and", "BEFORE_AFTER", "arguments", "of", "the", "form", "X_Y", ".", "They", "are", "two-bit", "masks", "where", "bit", "0", "indicates", "that", "X",...

[ "sparc", "1", "2", "4", "8", "0", "0", "3", "1", "3", "2", "1", "1", "2", "2", "1", "2", "3" ]

sparc

sparc_emit_membar_for_model

sparc

CPU

GCC

14,219

252

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ";...

[ "Frame", "Directive", "." ]

[ "Mips", "Mips", "\"\\t.frame\\t$\"", "Mips", "\",\"", "\",$\"", "Mips" ]

MipsAsmPrinter89

emitFrameDirective

Mips

CPU

LLVM

14,220

95

1

[]

[ "<s>", "void", "TMS320C64XFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "DebugLoc", "DL", ";", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Can't currently support varsize stack frame\"", "TMS320C64X::ret", "\"Can't insert epilogue before non-ret insn\"", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X", "TMS320C64X::word_load_1", "TMS320C64X::B3", "TMS320C64X::A15", "1", "TMS320C64XII::uni...

TMS320C64XFrameLowering

emitEpilogue

TMS320C64X

VLIW

LLVM

14,221

303

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "DLX" ]

DLXMCExpr

findAssociatedFragment

DLX

CPU

LLVM

14,222

18

1

[]

[ "<s>", "rtx", "rs6000_gen_lvx", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest_exp", ",", "rtx", "src_exp", ")", "{", "rtx", "lvx", ";", "if", "(", "mode", "==", "V16QImode", ")", "lvx", "=", "gen_altivec_lvx_v16qi", "(", "dest_exp", ",", "src_exp"...

[ "Generate", "an", "rtx", "expression", "to", "represent", "use", "of", "the", "lvx", "insn", "to", "load", "from", "memory", "SRC_EXP", "into", "register", "DEST_EXP", "with", "vector", "mode", "MODE", "." ]

[ "rs6000" ]

rs6000-p8swap

rs6000_gen_lvx

rs6000

CPU

GCC

14,223

171

1

[]

[ "<s>", "unsigned", "getMaxInlineSizeThreshold", "(", ")", "const", "{", "return", "MaxInlineSizeThreshold", ";", "}", "</s>" ]

[ "Returns", "the", "maximum", "memset", "/", "memcpy", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "the", "call", "." ]

[ "X86" ]

X86Subtarget (2)

getMaxInlineSizeThreshold

X86

CPU

LLVM

14,224

10

1

[]

[ "<s>", "const", "BPFTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "BPFTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "BPF", "BPF", "BPF" ]

BPFISelDAGToDAG30

getTargetMachine

BPF

Virtual ISA

LLVM

14,225

19

1

[]

[ "<s>", "int", "m32c_trampoline_size", "(", "void", ")", "{", "return", "TARGET_A16", "?", "8", ":", "10", ";", "}", "</s>" ]

[ "Implements", "TRAMPOLINE_SIZE", "." ]

[ "m32c", "8", "10" ]

m32c

m32c_trampoline_size

m32c

MPU

GCC

14,226

14

1

[]

[ "<s>", "rtx", "ix86_split_stack_guard", "(", "void", ")", "{", "int", "offset", ";", "addr_space_t", "as", "=", "DEFAULT_TLS_SEG_REG", ";", "rtx", "r", ";", "gcc_assert", "(", "flag_split_stack", ")", ";", "offset", "=", "TARGET_THREAD_SPLIT_STACK_OFFSET", ";", ...

[ "Return", "location", "of", "the", "stack", "guard", "value", "in", "the", "TLS", "block", "." ]

[ "i386" ]

i386

ix86_split_stack_guard

i386

CPU

GCC

14,227

57

1

[]

[ "<s>", "static", "bool", "write_return_type", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "for_proto", ",", "tree", "type", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", ...

[ "Process", "a", "function", "return", "TYPE", "to", "emit", "a", "PTX", "return", "as", "a", "prototype", "or", "function", "prologue", "declaration", ".", "Returns", "true", "if", "return", "is", "via", "an", "additional", "pointer", "parameter", ".", "The"...

[ "nvptx" ]

nvptx

write_return_type

nvptx

GPU

GCC

14,228

108

1

[]

[ "<s>", "unsigned", "KudeyarRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...

[ "Debug", "information", "queries", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar::FP", "Kudeyar::SP" ]

KudeyarRegisterInfo

getFrameRegister

Kudeyar

CPU

LLVM

14,229

44

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "*", "STM", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", ";", "TRI", "=", "static_cas...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "\"Running SILoadStoreOptimizer\\n\"" ]

SILoadStoreOptimizer22

runOnMachineFunction

R600

GPU

LLVM

14,230

119

1

[]

[ "<s>", "int", "nios2_can_use_return_insn", "(", "void", ")", "{", "int", "total_frame_size", ";", "if", "(", "!", "reload_completed", "||", "crtl", "->", "profile", ")", "return", "0", ";", "total_frame_size", "=", "nios2_compute_frame_layout", "(", ")", ";", ...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "nios2", "0", "60", "0x80000000", "0", "0xffff", "0", "0", "0" ]

nios2

nios2_can_use_return_insn

nios2

MPU

GCC

14,231

83

1

[]

[ "<s>", "void", "Z80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "Node", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";", "}", "unsigned", "Opcode", "=",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Z80", "Z80", "1", "MVT::i16", "0", "ISD::Constant", "MVT::i16", "MVT::i8", "ISD::FrameIndex", "MVT::i16", "\"VT should be a pointer type size\"", "Z80::LD16ri" ]

Z80ISelDAGToDAG (3)

Select

Z80

MPU

LLVM

14,232

207

1

[]

[ "<s>", "static", "void", "arm_asm_emit_except_personality", "(", "rtx", "personality", ")", "{", "fputs", "(", "\"\\t.personality\\t\"", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "personality", ")", ";", "fputc", "(", "'\\n'", "...

[ "Implement", "TARGET_ASM_EMIT_EXCEPT_PERSONALITY", "." ]

[ "arm", "\"\\t.personality\\t\"" ]

arm

arm_asm_emit_except_personality

arm

CPU

GCC

14,233

30

1

[]

[ "<s>", "void", "setError", "(", "unsigned", "Err", ")", "{", "Error", "=", "Err", ";", "}", "</s>" ]

[ "Set", "error", "and", "error", "message", "." ]

[ "Hexagon" ]

HexagonShuffler (2)

setError

Hexagon

DSP

LLVM

14,234

12

1

[]

[ "<s>", "int", "AMDGPUTTIImpl", "::", "getMinMaxReductionCost", "(", "Type", "*", "Ty", ",", "Type", "*", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValueType", "(", "DL", ",", "Ty", ")...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "AMDGPU", "AMDGPU", "16" ]

AMDGPUTargetTransformInfo15

getMinMaxReductionCost

AMDGPU

GPU

LLVM

14,235

94

1

[]

[ "<s>", "StringRef", "X86TargetLowering", "::", "getStackProbeSymbolName", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFun...

[ "Returns", "the", "name", "of", "the", "symbol", "used", "to", "emit", "stack", "probes", "or", "the", "empty", "string", "if", "not", "applicable", "." ]

[ "X86", "X86", "\"probe-stack\"", "\"probe-stack\"", "\"\"", "\"___chkstk_ms\"", "\"__chkstk\"", "\"_alloca\"", "\"_chkstk\"" ]

X86ISelLowering184

getStackProbeSymbolName

X86

CPU

LLVM

14,236

89

1

[]

[ "<s>", "EVT", "SITargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AMDGPU", "SI", "16", "4", "MVT::v4i32", "8", "4", "MVT::v2i32", "MVT::Other" ]

SIISelLowering103

getOptimalMemOpType

AMDGPU

GPU

LLVM

14,237

66

1

[]

[ "<s>", "static", "bool", "aarch64_optab_supported_p", "(", "int", "op", ",", "machine_mode", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "opt_type", "==", "OPTIMIZE_FOR...

[ "Implement", "the", "TARGET_OPTAB_SUPPORTED_P", "hook", "." ]

[ "aarch64" ]

aarch643

aarch64_optab_supported_p

aarch64

CPU

GCC

14,238

39

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AMDGPU", "R600", "AMDGPU", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "0", "MVT::i1", "SI", "0", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]

R600ISelLowering3

ReplaceNodeResults

AMDGPU

GPU

LLVM

14,239

227

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SparcTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "getOperation", "(", ")", "==", "AtomicRMWInst", "::", "Xchg", "&&", "AI", ...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "Sparc", "Sparc", "32" ]

SparcISelLowering (2)2

shouldExpandAtomicRMWInIR

Sparc

CPU

LLVM

14,240

48

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"DCPU16ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "0", ")", "{", "errs", "...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Dcpu16", "\"DCPU16ISelAddressMode \"", "0", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]

Dcpu16ISelDAGToDAG

dump

Dcpu16

CPU

LLVM

14,241

173

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "BB", "->", "getParent", "(", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "1", "2", "ISD::CondCode", "3", "RISCV::PHI", "0", "4", "5" ]

RISCVISelLowering31

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

14,242

381

1

[]

[ "<s>", "void", "insert", "(", "unsigned", "BBNum", ",", "BasicBlockInfo", "BBI", ")", "{", "BBInfo", ".", "insert", "(", "BBInfo", ".", "begin", "(", ")", "+", "BBNum", ",", "BBI", ")", ";", "}", "</s>" ]

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "ARM" ]

ARMBasicBlockInfo10

insert

ARM

CPU

LLVM

14,243

26

1

[]

[ "<s>", "rtx", "ix86_expand_adjust_ufix_to_sfix_si", "(", "rtx", "val", ",", "rtx", "*", "xorp", ")", "{", "REAL_VALUE_TYPE", "TWO31r", ";", "rtx", "two31r", ",", "tmp", "[", "4", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "val", ")", ";", "m...

[ "Adjust", "a", "V", "*", "SFmode/V", "*", "DFmode", "value", "VAL", "so", "that", "*", "sfix_trunc", "*", "resp", ".", "fix_trunc", "*", "pattern", "can", "be", "used", "on", "it", "instead", "of", "fixuns_trunc", "*", ".", "This", "is", "done", "by", ...

[ "i386", "4", "32", "0", "3", "31", "1", "3", "0", "3", "1", "0", "1", "0", "0", "31", "0", "31", "1", "0", "0", "1", "2", "0" ]

i3865

ix86_expand_adjust_ufix_to_sfix_si

i386

CPU

GCC

14,244

359

1

[]

[ "<s>", "static", "void", "compute_regstack_size", "(", ")", "{", "int", "i", ";", "rtx", "insn", ";", "a29k_makes_calls", "=", "0", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next_insn", "(", "insn", ")", ")"...

[ "Compute", "the", "size", "of", "the", "register", "stack", ",", "and", "determine", "if", "there", "are", "any", "call", "instructions", "." ]

[ "a29k", "0", "0", "0", "1", "127", "0", "0", "1", "2", "2", "1" ]

a29k

compute_regstack_size

a29k

MPU

GCC

14,245

153

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreRAID", ...

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine102

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

14,246

58

1

[]

[ "<s>", "bool", "RISCVCallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

[ "RI5CY", "RISCV" ]

RISCVCallLowering

lowerCall

RI5CY

CPU

LLVM

14,247

19

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AGC" ]

AGCAsmParser

isReg

AGC

MPU

LLVM

14,248

11

1

[]

[ "<s>", "int", "get_dest_uid", "(", "rtx", "label", ",", "int", "max_uid", ")", "{", "rtx_insn", "*", "dest", "=", "next_real_insn", "(", "label", ")", ";", "int", "dest_uid", ";", "if", "(", "!", "dest", ")", "return", "0", ";", "dest_uid", "=", "INS...

[ "Return", "the", "UID", "of", "the", "insn", "that", "follows", "the", "specified", "label", "." ]

[ "sh", "0", "0" ]

sh4

get_dest_uid

sh

CPU

GCC

14,249

83

1

[]

[ "<s>", "bool", "TPCInstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "&", "MI", ",", "AAResults", "*", "AA", ")", "const", "{", "unsigned", "NumOperands", "=", "MI", ".", "getDesc", "(", ")", ".", "getNumOperands", "(", ")", ...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "TPC", "TPC", "3", "2", "TPC::SP0" ]

TPCInstrInfo

isReallyTriviallyReMaterializable

TPC

Virtual ISA

LLVM

14,250

76

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "VideoCore4" ]

VideoCore4TargetMachine

getRegisterInfo

VideoCore4

DSP

LLVM

14,251

18

1

[]

[ "<s>", "static", "void", "sparc_asm_function_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "TARGET_FLAT", ")", "gcc_assert", "(", "sparc_leaf_function_p", "==", "crtl", "->", "uses_only_leaf_regs", ")", ";", "sparc_output_scratch_registers", "(", ...

[ "This", "function", "generates", "the", "assembly", "code", "for", "function", "entry", ",", "which", "boils", "down", "to", "emitting", "the", "necessary", ".register", "directives", "." ]

[ "sparc" ]

sparc

sparc_asm_function_prologue

sparc

CPU

GCC

14,252

29

1

[]

[ "<s>", "unsigned", "HexagonAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "HexagonOperand", "*", "Op", "=", "static_cast", "<", "HexagonOperand", "*", ">", "(", "&", "AsmOp", ")", ";", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "1", "1", "Hexagon", "\"Unmatched Operand:\"", "\"\\n\"" ]

HexagonAsmParser (2)

validateTargetOperandClass

Hexagon

DSP

LLVM

14,253

239

1

[]

[ "<s>", "static", "inline", "bool", "offset_12bit_unsigned_scaled_p", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "offset", ")", "{", "return", "(", "offset", ">=", "0", "&&", "offset", "<", "4096", "*", "GET_MODE_SIZE", "(", "mode", ")", "&&", "offset",...

[ "Return", "true", "if", "OFFSET", "is", "an", "unsigned", "12-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]

[ "aarch64", "0", "4096", "0" ]

aarch642

offset_12bit_unsigned_scaled_p

aarch64

CPU

GCC

14,254

38

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "CCRRegClass", ")", "{", "if", "(", "Is64Bit", ")", "retu...

[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]

[ "X86", "X86", "X86::CCRRegClass", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86RegisterInfo11

getCrossCopyRegClass

X86

CPU

LLVM

14,255

46

1

[]

[ "<s>", "static", "void", "dump_target_flag_bits", "(", "const", "int", "flags", ")", "{", "if", "(", "flags", "&", "MASK_64BIT", ")", "fprintf", "(", "stderr", ",", "\"64BIT \"", ")", ";", "if", "(", "flags", "&", "MASK_APP_REGS", ")", "fprintf", "(", "s...

[ "Helpers", "for", "TARGET_DEBUG_OPTIONS", "." ]

[ "sparc", "\"64BIT \"", "\"APP_REGS \"", "\"FASTER_STRUCTS \"", "\"FLAT \"", "\"FMAF \"", "\"FSMULD \"", "\"FPU \"", "\"HARD_QUAD \"", "\"POPC \"", "\"PTR64 \"", "\"STACK_BIAS \"", "\"UNALIGNED_DOUBLES \"", "\"V8PLUS \"", "\"VIS \"", "\"VIS2 \"", "\"VIS3 \"", "\"VIS4 \"", "\"VIS4B...

sparc

dump_target_flag_bits

sparc

CPU

GCC

14,256

348

1

[]

[ "<s>", "static", "bool", "nios2_valid_addr_expr_p", "(", "rtx", "base", ",", "rtx", "offset", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", "SUBREG_REG", "(", "base", ...

[ "Return", "true", "if", "the", "address", "expression", "formed", "by", "BASE", "+", "OFFSET", "is", "valid", "." ]

[ "nios2" ]

nios2

nios2_valid_addr_expr_p

nios2

MPU

GCC

14,257

79

1

[]

[ "<s>", "static", "int", "visium_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "enum", "attr_type", "attr_type", ";", "if", "(", "dep_type", "==", ...

[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "of", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]

[ "visium", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "8", "0", "0", "0", "0", "0", "0", "0" ]

visium

visium_adjust_cost

visium

Virtual ISA

GCC

14,258

485

1

[]

[ "<s>", "unsigned", "OutgoingValueHandler", "::", "extendRegister", "(", "unsigned", "ValReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "LLT", "LocTy", "{", "VA", ".", "getLocVT", "(", ")", "}", ";", "switch", "(", "VA", ".", "getLocInfo", "(", "...

[ "Extend", "a", "register", "to", "the", "location", "type", "given", "in", "VA", ",", "capped", "at", "extending", "to", "at", "most", "MaxSize", "bits", "." ]

[ "Mips", "\"unable to extend register\"" ]

MipsCallLowering1

extendRegister

Mips

CPU

LLVM

14,259

139

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "return", "Base", ".", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "WebAssembly", "\"Invalid base register access!\"" ]

WebAssemblyFastISel (2)2

getReg

WebAssembly

Virtual ISA

LLVM

14,260

21

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "unsigned", "Align", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "false", ";", "return"...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering1

allowsMisalignedMemoryAccesses

Hexagon

DSP

LLVM

14,261

42

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFPRCopy", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", "Register", ...

[ "Does", "this", "instruction", "rename", "an", "FPR", "without", "modifying", "bits", "?" ]

[ "AArch64", "AArch64", "0", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ORRv16i8", "1", "2", "3", "0", "\"invalid ORRv16i8 operands\"" ]

AArch64InstrInfo104

isFPRCopy

AArch64

CPU

LLVM

14,262

135

1

[]

[ "<s>", "void", "nds32_spilt_doubleword", "(", "rtx", "*", "operands", ",", "bool", "load_p", ")", "{", "int", "reg", "=", "load_p", "?", "0", ":", "1", ";", "int", "mem", "=", "load_p", "?", "1", ":", "0", ";", "rtx", "reg_rtx", "=", "load_p", "?",...

[ "Spilt", "a", "doubleword", "instrucion", "to", "two", "single", "word", "instructions", "." ]

[ "nds32", "0", "1", "1", "0", "0", "1", "1", "0", "2", "2", "0", "0", "4", "0", "4", "12", "0", "1", "1", "4", "0", "4", "0", "1", "2", "0", "3", "1", "4", "0", "5", "1", "2", "0", "3", "1", "4", "0", "5", "1" ]

nds32-md-auxiliary5

nds32_spilt_doubleword

nds32

CPU

GCC

14,263

427

1

[]

[ "<s>", "void", "aarch64_expand_sve_vec_cmp_int", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "data_mode", "=", "GET_MODE",...

[ "Expand", "an", "SVE", "integer", "comparison", ":", "TARGET", "=", "CODE", "(", "OP0", ",", "OP1", ")", "." ]

[ "aarch64" ]

aarch646

aarch64_expand_sve_vec_cmp_int

aarch64

CPU

GCC

14,264

88

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_file_end", "(", "void", ")", "{", "switch_to_section", "(", "text_section", ")", ";", "if", "(", "xcoff_tls_exec_model_detected", ")", "{", "fputs", "(", "\"\\t.extern __tls_get_addr\\n\\t.ref __tls_get_addr\\n\"", ",", "asm_out_file...

[ "Output", "at", "end", "of", "assembler", "file", ".", "On", "the", "RS/6000", ",", "referencing", "data", "should", "automatically", "pull", "in", "text", "." ]

[ "rs6000", "\"\\t.extern __tls_get_addr\\n\\t.ref __tls_get_addr\\n\"", "\"_section_.text:\\n\"", "\"\\t.long _section_.text\\n\"", "\"\\t.llong _section_.text\\n\"" ]

rs6000

rs6000_xcoff_file_end

rs6000

CPU

GCC

14,265

49

1

[]

[ "<s>", "void", "RegisterAggr", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "'{'", ";", "for", "(", "auto", "I", ":", "Masks", ")", "OS", "<<", "' '", "<<", "PrintReg", "(", "I", ".", "first", ",", "&", "TRI", ")",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon", "\" }\"" ]

RDFGraph7

print

Hexagon

DSP

LLVM

14,266

48

1

[]

[ "<s>", "static", "void", "count_unit_reqs", "(", "unit_req_table", "reqs", ",", "rtx_insn", "*", "head", ",", "rtx_insn", "*", "tail", ")", "{", "rtx_insn", "*", "insn", ";", "memset", "(", "reqs", ",", "0", ",", "sizeof", "(", "unit_req_table", ")", ")"...

[ "Walk", "the", "insns", "between", "and", "including", "HEAD", "and", "TAIL", ",", "and", "mark", "the", "resource", "requirements", "in", "the", "unit_reqs", "table", "." ]

[ "c6x", "0", "2", "1" ]

c6x

count_unit_reqs

c6x

VLIW

GCC

14,267

111

1

[]

[ "<s>", "bool", "AMDGPUSymbolizer", "::", "tryAddingSymbolicOperand", "(", "MCInst", "&", "Inst", ",", "raw_ostream", "&", ",", "int64_t", "Value", ",", "uint64_t", ",", "bool", "IsBranch", ",", "uint64_t", ",", "uint64_t", ")", "{", "using", "SymbolInfoTy", "=...

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "AMDGPU", "AMDGPU", "0", "2", "1" ]

AMDGPUDisassembler

tryAddingSymbolicOperand

AMDGPU

GPU

LLVM

14,268

210

1

[]

[ "<s>", "static", "void", "s390_register_info_gprtofpr", "(", ")", "{", "int", "save_reg_slot", "=", "FPR0_REGNUM", ";", "int", "i", ",", "j", ";", "if", "(", "!", "TARGET_Z10", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "crtl", "->", "is_leaf", ")", "retur...

[ "Update", "gpr_save_slots", "in", "the", "frame", "layout", "trying", "to", "make", "use", "of", "FPRs", "as", "GPR", "save", "slots", ".", "This", "is", "a", "helper", "routine", "of", "s390_register_info", "." ]

[ "s390", "15", "6", "0", "6", "15", "1" ]

s3904

s390_register_info_gprtofpr

s390

MPU

GCC

14,269

137

1

[]

[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNodeBidrectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU", "...

[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]

[ "Hexagon", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"" ]

HexagonMachineScheduler (2)2

pickNodeBidrectional

Hexagon

DSP

LLVM

14,270

220

1

[]

[ "<s>", "bool", "isCtlzFast", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "ctlz", "instruction", "is", "fast", "." ]

[ "Hexagon" ]

HexagonISelLowering (2)3

isCtlzFast

Hexagon

DSP

LLVM

14,271

11

1

[]

[ "<s>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** CFG Stackifying **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** CFG Stackifying **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyCFGStackify13

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

14,272

111

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "SIInstrInfo", "::...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "SI", "0" ]

GCNHazardRecognizer30

getHazardType

AMDGPU

GPU

LLVM

14,273

89

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilderBase", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", ...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "\"Should not be handled here!\...

AArch64ISelLowering89

emitStoreConditional

AArch64

CPU

LLVM

14,274

375

1

[]

[ "<s>", "void", "SystemZTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "bool", "HasCall", "=", "false", ";", "unsigned", "NumStores", "=", "0", ";", "for", "(", "auto", "&", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "SystemZ", "SystemZ", "0", "Intrinsic::memcpy", "Intrinsic::memset", "0", "128", "12", "1", "1", "75", "4" ]

SystemZTargetTransformInfo22

getUnrollingPreferences

SystemZ

CPU

LLVM

14,275

286

1

[]

[ "<s>", "bool", "tilepro_bitfield_operand_p", "(", "HOST_WIDE_INT", "n", ",", "int", "*", "first_bit", ",", "int", "*", "last_bit", ")", "{", "int", "i", ";", "if", "(", "n", "==", "0", ")", "return", "false", ";", "for", "(", "i", "=", "0", ";", "i...

[ "Return", "true", "iff", "n", "contains", "exactly", "one", "contiguous", "sequence", "of", "1", "bits", ",", "possibly", "wrapping", "around", "from", "high", "bits", "to", "low", "bits", "." ]

[ "tilepro", "0", "0", "32", "1", "1", "0", "1", "31" ]

tilepro

tilepro_bitfield_operand_p

tilepro

VLIW

GCC

14,276

124

1

[]

[ "<s>", "void", "emitCommonSymbol", "(", "MCSymbol", "*", "Symbol", ",", "uint64_t", "Size", ",", "unsigned", "ByteAlignment", ")", "override", "{", "}", "</s>" ]

[ "Emit", "a", "common", "symbol", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitCommonSymbol

Patmos

VLIW

LLVM

14,277

16

1

[]

[ "<s>", "Optional", "<", "ParamLoadedValue", ">", "AArch64InstrInfo", "::", "describeLoadedValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AArch64", "::", "MOVZWi", ":", ...

[ "Produce", "the", "expression", "describing", "the", "MI", "loading", "a", "value", "into", "the", "physical", "register", "Reg", "." ]

[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "2" ]

AArch64InstrInfo23

describeLoadedValue

AArch64

CPU

LLVM

14,278

104

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "MCOp", "=", "MCInstLowering", ".", "LowerOperand", "(", "MO", ")", ";", "return", "MCOp", ".", "isValid", "(", ")", ...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "Mips", "Mips" ]

MipsAsmPrinter (2)1

lowerOperand

Mips

CPU

LLVM

14,279

32

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "X86", "X86", "ISD::EXTRACT_VECTOR_ELT", "ISD::VSELECT", "ISD::SELECT", "X86ISD::CMOV", "ISD::ADD", "ISD::SUB", "X86ISD::ADC", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::LOAD", "ISD::STORE", "ISD::SINT_TO_FP", "ISD::FADD", "ISD::F...

X86ISelLowering237

PerformDAGCombine

X86

CPU

LLVM

14,280

510

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "VE" ]

VEAsmBackend

fixupNeedsRelaxation

VE

CPU

LLVM

14,281

28

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "AVR" ]

AVRAsmParser10

isImm

AVR

MPU

LLVM

14,282

13

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getFPOpCost", "(", "Type", "*", "Ty", ")", "{", "if", "(", "ST", "->", "hasVFP2", "(", ")", "&&", "!", "ST", "->", "isThumb1Only", "(", ")", ")", "{", "if", "(", "Ty", "->", "isFloatTy", "(", ")", ")", "{", "r...

[ "Return", "the", "expected", "cost", "of", "supporting", "the", "floating", "point", "operation", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM" ]

ARMTargetTransformInfo (2)

getFPOpCost

ARM

CPU

LLVM

14,283

73

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Register", "&&", "!", "Reg", ".", "isVector", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AArch64" ]

AArch64AsmParser (2)1

isReg

AArch64

CPU

LLVM

14,284

18

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createHexagonELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Hexagon", "Hexagon" ]

HexagonAsmBackend (2)1

createObjectWriter

Hexagon

DSP

LLVM

14,285

22

1

[]

[ "<s>", "const", "ARMBaseRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARM", "ARM" ]

ARMSubtarget (2)

getRegisterInfo

ARM

CPU

LLVM

14,286

17

1

[]

[ "<s>", "int", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", ...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo12

getArithmeticInstrCost

PowerPC

CPU

LLVM

14,287

130

1

[]

[ "<s>", "void", "i386_djgpp_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", ")", "{", "char", "flagchars", "[", "8", "]", ",", "*", "f", "=", "flagchars", ";", "if", "(", "flags", "&", "SECTION_WRITE", ...

[ "Function", "protypes", "for", "gcc/i386/djgpp.cc" ]

[ "i386", "8", "0", "\"\\t.section\\t%s,\\\"%s\\\"\\n\"" ]

djgpp

i386_djgpp_asm_named_section

i386

CPU

GCC

14,288

90

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM::GPRRegClass", "ARM", "ARM::tMOVr" ]

Thumb2InstrInfo18

copyPhysReg

ARM

CPU

LLVM

14,289

94

1

[]

[ "<s>", "SDValue", "XNCMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "SHL", ":", "case", "ISD", "::", "...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XNCM", "XNCM", "ISD::SHL", "ISD::SRL", "ISD::SRA", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ExternalSymbol", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SIGN_EXTEND", "\"unimplemented operand\"" ]

XNCMISelLowering

LowerOperation

XNCM

CPU

LLVM

14,290

133

1

[]

[ "<s>", "bool", "LC3bFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MF", ".", "getTarget", "(", ")", ".", "Op...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "LC3b", "LC3b" ]

LC3bFrameLowering

hasFP

LC3b

CPU

LLVM

14,291

50

1

[]

[ "<s>", "bool", "AArch64SpeculationHardening", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "SpeculativeLoadHardening", ")", ")", "ret...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64::X16", "AArch64::W16", "\"***** AArch64SpeculationHardening - automatic insertion of \"", "\"SpeculationSafeValue intrinsics *****\\n\"", "\"***** AArch64SpeculationHardening - track control flow *****\\n\"", "2" ]

AArch64SpeculationHardening2

runOnMachineFunction

AArch64

CPU

LLVM

14,292

243

1

[]

[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", "const", "MCFragment", "*", "*", "DFOut", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",",...

[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]

[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]

RISCVMCExpr11

getPCRelHiFixup

RISCV

CPU

LLVM

14,293

225

1

[]

[ "<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "override", "{", "return", "isCortexA53", "(", ")", "||", "isCortexA57", "(", ")", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "AArch64" ]

AArch64Subtarget3

enablePostRAScheduler

AArch64

CPU

LLVM

14,294

17

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "RISCV", "RISCV", "1", "32", "\"Frame offsets outside of the signed 32-bit range not supported\"", "12", "32", "\"Int32 expected\"", "RISCV::GPRRegClass", "RISCV::ADD", "0", "1" ]

RISCVRegisterInfo

eliminateFrameIndex

RISCV

CPU

LLVM

14,295

304

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitConstantPool", "(", ")", "{", "emitDecls", "(", "*", "MMI", "->", "getModule", "(", ")", ")", ";", "assert", "(", "MF", "->", "getConstantPool", "(", ")", "->", "getConstants", "(", ")", ".", "empty", "(...

[ "Print", "to", "the", "current", "output", "stream", "assembly", "representations", "of", "the", "constants", "in", "the", "constant", "pool", "MCP", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly disables constant pools\"" ]

WebAssemblyAsmPrinter22

emitConstantPool

WebAssembly

Virtual ISA

LLVM

14,296

37

1

[]

[ "<s>", "PIC16SectionType", "getType", "(", ")", "const", "{", "return", "T", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "PIC16", "PIC16" ]

PIC16Section

getType

PIC16

MPU

LLVM

14,297

10

1

[]

[ "<s>", "void", "AMDGPUMCObjectWriter", "::", "writeObject", "(", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ")", "{", "for", "(", "MCAssembler", "::", "iterator", "I", "=", "Asm", ".", "begin", "(", ")", ",", "E", "=", "Asm", ...

[ "Write", "the", "object", "file", "and", "returns", "the", "number", "of", "bytes", "written", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAsmBackend (2)

writeObject

AMDGPU

GPU

LLVM

14,298

57

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "if", "(", "skipFunction", "(", "*", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon" ]

HexagonHardwareLoops10

runOnMachineFunction

Hexagon

DSP

LLVM

14,299

128

1

[]