docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "crx_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "CC_REGNUM", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "GET_MODE_CLASS", "(", "m...	[ "Return", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "crx", "0", "1" ]	crx	crx_hard_regno_mode_ok	crx	CPU	GCC	14,300	57	1	[]
[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "\|\|", "VALID_NEO...	[ "Implements", "target", "hook", "array_mode_supported_p", "." ]	[ "arm", "2", "4", "2", "4" ]	arm	arm_array_mode_supported_p	arm	CPU	GCC	14,301	73	1	[]
[ "<s>", "static", "bool", "ia64_return_in_memory", "(", "tree", "valtype", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "mode", ";", "enum", "machine_mode", "hfa_mode", ";", "HOST_WIDE_INT", "byte_size", ";", "mode", "=", "TYPE_MODE"...	[ "Return", "1", "if", "function", "return", "value", "returned", "in", "memory", ".", "Return", "0", "if", "it", "is", "in", "a", "register", "." ]	[ "ia64", "0", "0" ]	ia643	ia64_return_in_memory	ia64	CPU	GCC	14,302	118	1	[]
[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", ...	[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]	[ "rs6000", "0" ]	rs60004	rs6000_allocate_stack_temp	rs6000	CPU	GCC	14,303	114	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "AMDGPU_KERNEL", ")", "return", ...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "32", "32", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16", "32", "MVT::i32" ]	SIISelLowering106	getRegisterTypeForCallingConv	AMDGPU	GPU	LLVM	14,304	147	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "Reset", "(", ")", "{", "EmittedInstrs", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "AMDGPU" ]	GCNHazardRecognizer (2)	Reset	AMDGPU	GPU	LLVM	14,305	14	1	[]
[ "<s>", "bool", "Mips16RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "Mips", "Mips", "Mips::T0", "Mips::T0" ]	Mips16RegisterInfo4	saveScavengerRegister	Mips	CPU	LLVM	14,306	87	1	[]
[ "<s>", "static", "bool", "mips_interrupt_extra_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "ISA_HAS_HILO", "\|\|", "TARGET_DSP", ")", "&&", "MD_REG_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "TARGET_DSP", "&...	[ "Return", "true", "if", "REGNO", "is", "a", "register", "that", "is", "ordinarily", "call-clobbered", "but", "must", "nevertheless", "be", "preserved", "by", "an", "interrupt", "handler", "." ]	[ "mips" ]	mips5	mips_interrupt_extra_call_saved_reg_p	mips	CPU	GCC	14,307	92	1	[]
[ "<s>", "void", "ARCFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "g...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "ARC", "ARC", "\"Process function before frame finalized: \"", "\"\\n\"", "\"Current stack size: \"", "\"\\n\"", "ARC::GPR32RegClass", "\"Created scavenging index RegScavFI=\"", "\"\\n\"" ]	ARCFrameLowering1	processFunctionBeforeFrameFinalized	ARC	MPU	LLVM	14,308	145	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine12	getSubtargetImpl	AArch64	CPU	LLVM	14,309	206	1	[]
[ "<s>", "int", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<", "18", ...	[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]	[ "avr", "0", "18", "18" ]	avr4	avr_hard_regno_call_part_clobbered	avr	MPU	GCC	14,310	72	1	[]
[ "<s>", "static", "int", "cris_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mode", "==", "QImode", "\|\|", "mode", "==", "HImode", ")", "return", "4"...	[ "Worker", "function", "for", "TARGET_MEMORY_MOVE_COST", ".", "This", "is", "n't", "strictly", "correct", "for", "v0", "..", "3", "in", "buswidth-8bit", "mode", ",", "but", "should", "suffice", "." ]	[ "cris", "4", "6" ]	cris	cris_memory_move_cost	cris	MPU	GCC	14,311	34	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"reloc_pcrel_4byte\"", ",", "0", ",", "4", "*", "8", ",", "MCFixupKindInfo", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "\"reloc_pcrel_4byte\"", "0", "4", "8", "\"reloc_pcrel_1byte\"", "0", "1", "8", "\"reloc_pcrel_2byte\"", "0", "2", "8", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"Invalid kind!\"" ]	X86MCCodeEmitter17	getFixupKindInfo	X86	CPU	LLVM	14,312	128	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", ...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "ARM", "1", "12", "1", "2" ]	ARMBaseRegisterInfo29	hasReservedCallFrame	ARM	CPU	LLVM	14,313	64	1	[]
[ "<s>", "bool", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "int", "Offset", ",", "function_ref", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "MipsTargetStreamer", "::...	[ "Emit", "a", ".cprestore", "directive", "." ]	[ "Mips", "Mips", "Mips", "Mips::SW", "Mips::SP" ]	MipsTargetStreamer (2)1	emitDirectiveCpRestore	Mips	CPU	LLVM	14,314	89	1	[]
[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering",...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11L", "SystemZ::R11H", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15L", "SystemZ::R15H", "SystemZ::R14Q", "SystemZ::A0", "SystemZ::A1" ]	SystemZRegisterInfo12	getReservedRegs	SystemZ	CPU	LLVM	14,315	135	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"convert address space of alloca'ed memory to local\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"convert address space of alloca'ed memory to local\"" ]	NVPTXLowerAlloca10	getPassName	NVPTX	GPU	LLVM	14,316	11	1	[]
[ "<s>", "static", "LLT", "getPow2VectorType", "(", "LLT", "Ty", ")", "{", "unsigned", "NElts", "=", "Ty", ".", "getNumElements", "(", ")", ";", "unsigned", "Pow2NElts", "=", "1", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeNu...	[ "Widens", "the", "length", "of", "the", "given", "vector", "MVT", "up", "to", "the", "nearest", "power", "of", "2", "and", "returns", "that", "type", "." ]	[ "AMDGPU", "1" ]	AMDGPULegalizerInfo11	getPow2VectorType	AMDGPU	GPU	LLVM	14,317	36	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "PowerPC" ]	PPCMCExpr	classof	PowerPC	CPU	LLVM	14,318	22	1	[]
[ "<s>", "void", "XNCMFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "XNCM", "XNCM" ]	XNCMFrameLowering	emitPrologue	XNCM	CPU	LLVM	14,319	12	1	[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "ProcessFunctionAfterISel", "(", "MF", ")", ";", "return", "R...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips" ]	MipsISelDAGToDAG18	runOnMachineFunction	Mips	CPU	LLVM	14,320	29	1	[]
[ "<s>", "static", "void", "mep_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "addr", "=", "XEXP", "(", "m_tramp", ",", "0", ")", ";", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fnd...	[ "Trampolines", "." ]	[ "mep", "0", "0", "\"__mep_trampoline_helper\"", "3" ]	mep	mep_trampoline_init	mep	CPU	GCC	14,321	66	1	[]
[ "<s>", "const", "HexagonInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetMachine	getInstrInfo	Hexagon	DSP	LLVM	14,322	19	1	[]
[ "<s>", "int", "label_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC...	[ "Return", "TRUE", "if", "X", "references", "a", "LABEL_REF", "." ]	[ "microblaze", "1", "0", "1", "0", "1", "0", "1", "1", "0" ]	microblaze	label_mentioned_p	microblaze	MPU	GCC	14,323	150	1	[]
[ "<s>", "void", "SICAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "SIC", "SIC", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	SICAsmBackend	applyFixup	SIC	CPU	LLVM	14,324	240	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "adjustStackMapLiveOutMask", "(", "uint32_t", "*", "Mask", ")", "const", "{", "unsigned", "PseudoRegs", "[", "]", "=", "{", "PPC", "::", "ZERO", ",", "PPC", "::", "ZERO8", ",", "PPC", "::", "RM", "}", ";", "for", ...	[ "Prior", "to", "adding", "the", "live-out", "mask", "to", "a", "stackmap", "or", "patchpoint", "instruction", ",", "provide", "the", "target", "the", "opportunity", "to", "adjust", "it", "(", "mainly", "to", "remove", "pseudo-registers", "that", "should", "be"...	[ "PowerPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::RM", "0", "32", "1u", "32" ]	PPCRegisterInfo22	adjustStackMapLiveOutMask	PowerPC	CPU	LLVM	14,325	80	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "AMDGPU", "::", "RegisterPressureSets", "::", "VGPR_32", "\|\|", "Idx", "==", "AMD...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU::RegisterPressureSets", "AMDGPU::RegisterPressureSets", "AMDGPU::VGPR_32RegClass", "AMDGPU::RegisterPressureSets", "AMDGPU::SGPR_32RegClass", "\"Unexpected register pressure set!\"" ]	SIRegisterInfo (3)	getRegPressureSetLimit	AMDGPU	GPU	LLVM	14,326	85	1	[]
[ "<s>", "bool", "MBlazePassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "getMBlazeTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine8	addPreEmitPass	MBlaze	MPU	LLVM	14,327	23	1	[]
[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "", "...	[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]	[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]	HexagonEarlyIfConv (2)	removeBlock	Hexagon	DSP	LLVM	14,328	236	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "X86FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", "...	[ "Debug", "information", "queries", "." ]	[ "X86", "X86", "X86" ]	X86RegisterInfo (2)	getFrameRegister	X86	CPU	LLVM	14,329	35	1	[]
[ "<s>", "bool", "CSKYAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "d...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "CSKY", "CSKY", "CSKY::LDQ32", "CSKY::STQ32", "1", "CSKY::R4", "2", "CSKY::R7", "\"Register sequence is not valid. 'r4-r7' expected\"", "CSKY::LDQ32", "CSKY::LDM32", "CSKY::STM32", "CSKY::SEXT32", "CSKY::ZEXT32", "2", "3", "\"msb must be greater or equal to lsb\"", "CSKY::INS32", ...	CSKYAsmParser3	processInstruction	CSKY	CPU	LLVM	14,330	489	1	[]
[ "<s>", "void", "ARM64_ELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "....	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM64", "ARM64" ]	ARM64TargetObjectFile	Initialize	ARM64	CPU	LLVM	14,331	34	1	[]
[ "<s>", "static", "void", "workaround_uninit_method_3", "(", "void", ")", "{", "auto_bitmap", "not_pseudo", ";", "bitmap_set_range", "(", "not_pseudo", ",", "0", ",", "LAST_VIRTUAL_REGISTER", ")", ";", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "...	[ "Find", "uses", "of", "regs", "that", "are", "not", "defined", "on", "all", "incoming", "paths", ",", "and", "insert", "a", "corresponding", "def", "on", "those", ".", "Advantage", ":", "Does", "n't", "create", "long", "live", "ranges", ".", "Disadvantage"...	[ "nvptx", "0", "0", "\"Missing init of reg %u inserted on edge: %d -> %d:\"", "\" insn %u\\n\"", "\"Start: Added by -minit-regs=3:\"", "\"End: Added by -minit-regs=3:\"" ]	nvptx	workaround_uninit_method_3	nvptx	GPU	GCC	14,332	379	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "cris_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "basic_align", ")", "{", "return", "MAX", "(", "cris_preferred_mininum_alignment", "(", ")", ",", "basic_align", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Note", "that", "this", "hook", "has", "the", "effect", "of", "making", "gcc", "believe", "that", "ALL", "references", "to", "constant", "stuff", "(", "in", "code", "segment", ",", "like", "strings", ")", "have", ...	[ "cris" ]	cris7	cris_constant_alignment	cris	MPU	GCC	14,333	21	1	[]
[ "<s>", "bool", "X86PartialReduction", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "X86", "X86", "8" ]	X86PartialReduction2	runOnFunction	X86	CPU	LLVM	14,334	196	1	[]
[ "<s>", "bool", "avr_emit_movmemhi", "(", "rtx", "*", "xop", ")", "{", "HOST_WIDE_INT", "count", ";", "machine_mode", "loop_mode", ";", "addr_space_t", "as", "=", "MEM_ADDR_SPACE", "(", "xop", "[", "1", "]", ")", ";", "rtx", "loop_reg", ",", "addr1", ",", ...	[ "Worker", "function", "for", "movmemhi", "expander", ".", "XOP", "[", "0", "]", "Destination", "as", "MEM", ":", "BLK", "XOP", "[", "1", "]", "Source", "``", "``", "XOP", "[", "2", "]", "#", "Bytes", "to", "copy", "Return", "TRUE", "if", "the", "ex...	[ "avr", "1", "0", "2", "2", "0", "1", "0", "0", "0", "0x100", "24", "0", "2", "1", "0x100", "23", "0", "0" ]	avr4	avr_emit_movmemhi	avr	MPU	GCC	14,335	426	1	[]
[ "<s>", "bool", "AMDGPUMIRFormatter", "::", "parseCustomPseudoSourceValue", "(", "StringRef", "Src", ",", "MachineFunction", "&", "MF", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "const", "PseudoSourceValue", "*", "&", "PSV", ",", "ErrorCallbackType", "ErrorCal...	[ "Implement", "target", "specific", "parsing", "of", "target", "custom", "pseudo", "source", "value", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"BufferResource\"", "\"ImageResource\"", "\"GWSResource\"", "\"unknown MIR custom pseudo source value\"" ]	AMDGPUMIRFormatter	parseCustomPseudoSourceValue	AMDGPU	GPU	LLVM	14,336	125	1	[]
[ "<s>", "MVT", "WebAssemblyTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ")", "const", "{", "return", "VT", ".", "getSimpleVT", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyISelLowering13	getScalarShiftAmountTy	WebAssembly	Virtual ISA	LLVM	14,337	23	1	[]
[ "<s>", "static", "int", "aarch64_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "if", "(", "lookup_attribute", "(", "\"aarch64_vector_pcs\"", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "lookup_attribute", "(", "...	[ "Implement", "TARGET_COMP_TYPE_ATTRIBUTES" ]	[ "aarch64", "\"aarch64_vector_pcs\"", "\"aarch64_vector_pcs\"", "0", "1" ]	aarch64	aarch64_comp_type_attributes	aarch64	CPU	GCC	14,338	40	1	[]
[ "<s>", "bool", "tilegx_expand_muldi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "DImode"...	[ "Expand", "the", "muldi", "pattern", "." ]	[ "tilegx" ]	tilegx	tilegx_expand_muldi	tilegx	VLIW	GCC	14,339	49	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]	NVPTXFrameLowering23	emitPrologue	NVPTX	GPU	LLVM	14,340	267	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "Fea...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "RISCV", "RISCV::FeatureRelax" ]	RISCVAsmBackend11	shouldForceRelocation	RISCV	CPU	LLVM	14,341	33	1	[]
[ "<s>", "static", "bool", "msp430_preserve_reg_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "<=", "3", ")", "return", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "true", ";", "if", "(", "fixed_regs", "[", "regno", ...	[ "This", "is", "the", "one", "spot", "that", "decides", "if", "a", "register", "is", "to", "be", "saved", "and", "restored", "in", "the", "prologue/epilogue", "." ]	[ "msp430", "3" ]	msp4302	msp430_preserve_reg_p	msp430	MPU	GCC	14,342	73	1	[]
[ "<s>", "static", "bool", "compute_fp_layout", "(", "const_tree", "field", ",", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "", "data", ",", "int", "", "pnregs", ",", "machine_mode", "*", "pmode", ")", "{", "const", "int", "this_slotno", "=", "data", "...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Compute", "the", "number", "and", "the", "mode", "of", "the", "FP", "registers", "to", "be", "assigned", "for", "FIELD", ".", "Return", "true", "if", "at", "least", "one", "FP", "register", "is", ...	[ "sparc", "2", "1", "1", "0" ]	sparc5	compute_fp_layout	sparc	CPU	GCC	14,343	196	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]	HexagonInstrInfo (2)2	getMaxValue	Hexagon	DSP	LLVM	14,344	82	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "0", ";", "FpMLxStalls", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "ARM", "ARM", "0", "0" ]	ARMHazardRecognizer16	Reset	ARM	CPU	LLVM	14,345	22	1	[]
[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG"...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]	MipsTargetMachine2	getTargetIRAnalysis	Mips	CPU	LLVM	14,346	76	1	[]
[ "<s>", "static", "void", "bpf_init_libfuncs", "(", "void", ")", "{", "set_conv_libfunc", "(", "sext_optab", ",", "DFmode", ",", "SFmode", ",", "\"__bpf_extendsfdf2\"", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "DFmode", ",", "\"__bpf_...	[ "Initialize", "target-specific", "function", "library", "calls", ".", "This", "is", "mainly", "used", "to", "call", "library-provided", "soft-fp", "operations", ",", "since", "eBPF", "does", "n't", "support", "floating-point", "in", "``", "hardware", "''", "." ]	[ "bpf", "\"__bpf_extendsfdf2\"", "\"__bpf_truncdfsf2\"", "\"__bpf_fix_truncdfsi\"", "\"__bpf_floatsidf\"", "\"__bpf_floatunsidf\"" ]	bpf	bpf_init_libfuncs	bpf	Virtual ISA	GCC	14,347	63	1	[]
[ "<s>", "static", "bool", "insn_uses_reg_p", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "reg", ")", "{", "extract_insn", "(", "insn", ")", ";", "return", "(", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "1", "]", ")", "&&", "REGNO",...	[ "True", "if", "any", "of", "INSN", "'s", "source", "register", "(", "s", ")", "is", "REG", "." ]	[ "sparc", "1", "1", "3", "2", "2" ]	sparc	insn_uses_reg_p	sparc	CPU	GCC	14,348	76	1	[]
[ "<s>", "static", "bool", "arc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "GET_CODE", "(", "XEXP", "(", "(", "addr", ")", ",", "0", ")", ")", "=="...	[ "Return", "true", "iff", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", "." ]	[ "arc", "0", "1", "1" ]	arc4	arc_mode_dependent_address_p	arc	MPU	GCC	14,349	72	1	[]
[ "<s>", "gimple", "*", "gimple_folder", "::", "fold_to_cstu", "(", "poly_uint64", "val", ")", "{", "return", "gimple_build_assign", "(", "lhs", ",", "build_int_cstu", "(", "TREE_TYPE", "(", "lhs", ")", ",", "val", ")", ")", ";", "}", "</s>" ]	[ "Fold", "the", "call", "to", "constant", "VAL", "." ]	[ "aarch64" ]	aarch64-sve-builtins3	fold_to_cstu	aarch64	CPU	GCC	14,350	27	1	[]
[ "<s>", "bool", "RISCVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuild...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoRET" ]	RISCVCallLowering	lowerReturn	RISCV	CPU	LLVM	14,351	60	1	[]
[ "<s>", "static", "rtx", "sh_allocate_initial_value", "(", "rtx", "hard_reg", ")", "{", "rtx", "x", ";", "if", "(", "REGNO", "(", "hard_reg", ")", "==", "(", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ")", ")", "{", "if", "(", "crtl", "->", "...	[ "Return", "where", "to", "allocate", "pseudo", "for", "a", "given", "hard", "register", "initial", "value", "." ]	[ "sh", "1" ]	sh4	sh_allocate_initial_value	sh	CPU	GCC	14,352	89	1	[]
[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::SP32RegClassID", "Mips::GPRBRegBankID", "\"Register class not supported\"" ]	MipsRegisterBankInfo26	getRegBankFromRegClass	Mips	CPU	LLVM	14,353	64	1	[]
[ "<s>", "bool", "HexagonAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "hasAddressTaken", "(", ")", ")", "return", "false", ";", "return", "AsmPrinter", "::", "isBl...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "Hexagon", "Hexagon" ]	HexagonAsmPrinter (2)	isBlockOnlyReachableByFallthrough	Hexagon	DSP	LLVM	14,354	32	1	[]
[ "<s>", "int", "function_arg_boundary", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", ...	[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...	[ "mips" ]	mips3	function_arg_boundary	mips	CPU	GCC	14,355	53	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mi...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Mips", "Mips", "Mips::LW", "Mips::LW_P8", "Mips::LD", "Mips::LD_P8", "Mips::LWC1", "Mips::LWC1_P8", "Mips::LDC1", "Mips::LDC164", "Mips::LDC164_P8", "1", "2", "2", "1", "0", "0" ]	MipsSEInstrInfo1	isLoadFromStackSlot	Mips	CPU	LLVM	14,356	172	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "RISCV", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]	RISCVISelLowering38	CanLowerReturn	RISCV	CPU	LLVM	14,357	187	1	[]
[ "<s>", "static", "void", "push_minipool_fix", "(", "rtx_insn", "", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", "gcc_assert", "(", "!", "arm_disable_literal_pool", ")", ";", "Mf...	[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...	[ "arm", "8", "4", "\";; %smode fixup for i%d; addr %lu, range (%ld,%ld): \"", "1", "\"\\n\"" ]	arm	push_minipool_fix	arm	CPU	GCC	14,358	226	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "fixIMPLICITDEF", "(", "MF", ")", ";", "fixNoReturn", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86" ]	SgxMCPasses	runOnMachineFunction	X86	CPU	LLVM	14,359	22	1	[]
[ "<s>", "bool", "loongarch_use_ins_ext_p", "(", "rtx", "op", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "if", "(", "!", "register_operand", "(", "op", ",", "VOIDmode", ")", "\|\|", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")...	[ "Return", "true", "if", "(", "zero_extract", "OP", "WIDTH", "BITPOS", ")", "can", "be", "used", "as", "the", "source", "of", "an", "``", "ext", "''", "instruction", "or", "the", "destination", "of", "an", "``", "ins", "''", "instruction", ".", "OP", "m...	[ "loongarch", "1", "1", "0" ]	loongarch	loongarch_use_ins_ext_p	loongarch	CPU	GCC	14,360	84	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AMDGPU", "R600", "AMDGPU::JUMP", "AMDGPU::JUMP", "0", "AMDGPU::JUMP_COND", "0", "1", "2", "AMDGPU::PRED_SEL_ONE", "AMDGPU::JUMP_COND", "AMDGPU::JUMP", "0", "0", "1", "2", "AMDGPU::PRED_SEL_ONE" ]	R600InstrInfo21	analyzeBranch	AMDGPU	GPU	LLVM	14,361	430	1	[]
[ "<s>", "void", "KudeyarTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getConte...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Kudeyar", "Kudeyar", "\".sdata\"", "\".sbss\"" ]	KudeyarTargetObjectFile	Initialize	Kudeyar	CPU	LLVM	14,362	83	1	[]
[ "<s>", "bool", "addRegAssignAndRewriteFast", "(", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Add", "core", "register", "allocator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]	[ "WebAssembly" ]	WebAssemblyTargetMachine13	addRegAssignAndRewriteFast	WebAssembly	Virtual ISA	LLVM	14,363	10	1	[]
[ "<s>", "unsigned", "PatmosMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const",...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Patmos", "Patmos" ]	PatmosMCCodeEmitter1	getMachineOpValue	Patmos	VLIW	LLVM	14,364	40	1	[]
[ "<s>", "const", "uint16_t", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...	MSP430RegisterInfo12	getCalleeSavedRegs	MSP430	MPU	LLVM	14,365	282	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsicByIntr", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "SI", "0", "SI", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intri...	SIISelLowering139	getTgtMemIntrinsic	AMDGPU	GPU	LLVM	14,366	457	1	[]
[ "<s>", "static", "bool", "frv_sort_insn_group_1", "(", "enum", "frv_insn_group", "group", ",", "unsigned", "int", "lower_slot", ",", "unsigned", "int", "upper_slot", ",", "unsigned", "int", "issued", ",", "unsigned", "int", "num_insns", ",", "state_t", "state", ...	[ "Subroutine", "of", "frv_sort_insn_group", ".", "We", "are", "trying", "to", "sort", "frv_packet.groups", "[", "GROUP", "]", ".sorted", "[", "0", "...", "NUM_INSNS-1", "]", "into", "assembly", "language", "order", ".", "We", "have", "already", "picked", "a", ...	[ "frv", "1", "1", "0", "1", "0", "1", "1", "1", "1" ]	frv2	frv_sort_insn_group_1	frv	VLIW	GCC	14,367	194	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "Patmos" ]	PatmosAsmParser	getEndLoc	Patmos	VLIW	LLVM	14,368	10	1	[]
[ "<s>", "enum", "machine_mode", "arm_select_dominance_cc_mode", "(", "rtx", "x", ",", "rtx", "y", ",", "HOST_WIDE_INT", "cond_or", ")", "{", "enum", "rtx_code", "cond1", ",", "cond2", ";", "int", "swapped", "=", "0", ";", "if", "(", "(", "arm_select_cc_mode",...	[ "Select", "a", "dominance", "comparison", "mode", "if", "possible", "for", "a", "test", "of", "the", "general", "form", "(", "OP", "(", "COND_OR", "(", "X", ")", "(", "Y", ")", ")", "(", "const_int", "0", ")", ")", ".", "We", "support", "three", "f...	[ "arm", "0", "0", "1", "0", "1", "1" ]	arm3	arm_select_dominance_cc_mode	arm	CPU	GCC	14,369	450	1	[]
[ "<s>", "inline", "static", "rtx", "emit_set_insn", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "y", ")", ")", ";", "}", "</s>" ]	[ "Emit", "an", "insn", "that", "'s", "a", "simple", "single-set", ".", "Both", "the", "operands", "must", "be", "known", "to", "be", "valid", "." ]	[ "aarch64" ]	aarch642	emit_set_insn	aarch64	CPU	GCC	14,370	26	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasMips32", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelLowering (2)4	isCheapToSpeculateCttz	Mips	CPU	LLVM	14,371	16	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "RI5CY", "RISCV", "\"loadRegFromStackSlot didn't insert any code!\"", "RISCV::PseudoTAIL", "RISCVII::MO_CALL", "RISCV::PseudoRET" ]	RISCVFrameLowering	restoreCalleeSavedRegisters	RI5CY	CPU	LLVM	14,372	271	1	[]
[ "<s>", "static", "rtx_insn", "", "find_cond_jump", "(", "rtx_insn", "", "insn", ")", "{", "for", "(", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "rtx", "ite", ",", "cc", ";", "if", "(", "LABEL_P", "(", "insn", ")", ...	[ "Starting", "from", "INSN", "find_cond_jump", "looks", "downwards", "in", "the", "insn", "stream", "for", "a", "single", "jump", "insn", "which", "is", "the", "last", "user", "of", "the", "condition", "code", "set", "in", "INSN", "." ]	[ "s390", "0", "0" ]	s390	find_cond_jump	s390	MPU	GCC	14,373	167	1	[]
[ "<s>", "static", "bool", "arm_promote_prototypes", "(", "tree", "t", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "TARGET_AAPCS_BASED", ";", "}", "</s>" ]	[ "We", "ca", "n't", "rely", "on", "the", "caller", "doing", "the", "proper", "promotion", "when", "using", "APCS", "or", "ATPCS", "." ]	[ "arm" ]	arm3	arm_promote_prototypes	arm	CPU	GCC	14,374	14	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"SPARC DAG->DAG Pattern Instruction Selection\"" ]	SparcISelDAGToDAG (2)1	getPassName	Sparc	CPU	LLVM	14,375	11	1	[]
[ "<s>", "TargetPassConfig", "", "UPTTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "UPTPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "UPT", "UPT", "UPT" ]	UPTTargetMachine	createPassConfig	UPT	CPU	LLVM	14,376	22	1	[]
[ "<s>", "FuncInfo", "(", ")", ":", "MemInstCount", "(", "0", ")", ",", "InstCount", "(", "0", ")", ",", "IAMInstCount", "(", "0", ")", ",", "LSMInstCount", "(", "0", ")", "{", "}", "</s>" ]	[ "Information", "about", "the", "function", "as", "a", "whole", "." ]	[ "AMDGPU", "0", "0", "0", "0" ]	AMDGPUPerfHintAnalysis	FuncInfo	AMDGPU	GPU	LLVM	14,377	25	1	[]
[ "<s>", "Candidate", "(", "MachineInstr", "*", "mi", ",", "Register", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "("...	[ "Describes", "the", "region", "of", "code", "." ]	[ "AMDGPU" ]	GCNRegBankReassign4	Candidate	AMDGPU	GPU	LLVM	14,378	37	1	[]
[ "<s>", "unsigned", "F2003fRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "F2003f", "::", "F5", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "F2003f", "F2003f", "F2003f::F5" ]	F2003fRegisterInfo	getFrameRegister	F2003f	CPU	LLVM	14,379	18	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]	ARMBaseRegisterInfo1	getRegPressureLimit	ARM	CPU	LLVM	14,380	117	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "short", "imm", "=", "0", ";", "if", "(", "N", ".", "ge...	[ "SelectAddressRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]	[ "PowerPC", "PPC", "0", "ISD::ADD", "1", "1", "PPCISD::Lo", "0", "1", "ISD::OR", "1", "0", "1", "0", "0", "1" ]	PPCISelLowering (2)2	SelectAddressRegReg	PowerPC	CPU	LLVM	14,381	221	1	[]
[ "<s>", "static", "enum", "mips_ucbranch_type", "mips_classify_branch_p6600", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "USEFUL_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUE...	[ "Subroutine", "of", "mips_avoid_hazard", ".", "We", "classify", "unconditional", "branches", "of", "interest", "for", "the", "P6600", "for", "performance", "reasons", ".", "We", "'re", "interested", "in", "differentiating", "BALC", "from", "JIC", ",", "JIALC", "...	[ "mips" ]	mips	mips_classify_branch_p6600	mips	CPU	GCC	14,382	74	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "isCheri", "(", ")", "\|\|", "isBeri", "(", ")", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "Mips" ]	MipsSubtarget43	enableMachineScheduler	Mips	CPU	LLVM	14,383	17	1	[]
[ "<s>", "void", "nds32_check_isr_attrs_conflict", "(", "tree", "func_decl", ",", "tree", "func_attrs", ")", "{", "int", "save_all_p", ",", "partial_save_p", ";", "int", "nested_p", ",", "not_nested_p", ",", "nested_ready_p", ",", "critical_p", ";", "int", "intr_p",...	[ "Function", "for", "nds32_merge_decl_attributes", "(", ")", "and", "nds32_insert_attributes", "(", ")", "to", "check", "if", "there", "are", "any", "conflict", "isr-specific", "attributes", "being", "set", ".", "We", "need", "to", "check", ":", "1", ".", "Only...	[ "nds32", "0", "0", "0", "\"save_all\"", "1", "\"partial_save\"", "1", "1", "\"multiple save register attributes to function %qD\"", "\"nested\"", "1", "\"not_nested\"", "1", "\"nested_ready\"", "1", "\"critical\"", "1", "1", "\"multiple nested types attributes to function %qD\"...	nds32-isr	nds32_check_isr_attrs_conflict	nds32	CPU	GCC	14,384	272	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "", "CI", ")", "const", "{", "InlineAsm", "", "IA", "=", "cast", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ";", "std", "::", "vector", "<", "...	[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]	[ "X86", "X86", "\"\\n\"", "1", "0", "\" \\t\"", "2", "0", "\"bswap\"", "0", "\"bswapq\"", "0", "\"bswapl\"", "1", "\"$0\"", "1", "\"${0:q}\"", "3", "0", "\"rorw\"", "1", "\"$$8,\"", "2", "\"${0:w}\"", "\"=r,0,~{dirflag},~{fpsr},~{flags},~{cc}\"", "3", "2", "0", ...	X86ISelLowering94	ExpandInlineAsm	X86	CPU	LLVM	14,385	473	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonCopyToCombine1	getAnalysisUsage	Hexagon	DSP	LLVM	14,386	18	1	[]
[ "<s>", "static", "MCSymbol", "", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "", "Mang", "=", "AP", ".", "Mang", ...	[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]	[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]	PPCMCInstLower50	GetSymbolFromOperand	PowerPC	CPU	LLVM	14,387	460	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "emitCalleeSavedFrameMovesFullCFA", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", "...	[ "Emits", "Dwarf", "Info", "specifying", "offsets", "of", "callee", "saved", "registers", "and", "frame", "pointer", "." ]	[ "X86", "X86", "X86", "64", "8", "4", "8", "4" ]	X86FrameLowering (2)3	emitCalleeSavedFrameMovesFullCFA	X86	CPU	LLVM	14,388	179	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", ...	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]	[ "R600", "1", "0", "4" ]	R600InstrInfo18	reserveIndirectRegisters	R600	GPU	LLVM	14,389	142	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "LoongArch" ]	LoongArchAsmParser	isReg	LoongArch	CPU	LLVM	14,390	15	1	[]
[ "<s>", "bool", "RISCVInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "true", ";", "}", "if", "(", "selectImpl", "(", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "RISCV", "RISCV" ]	RISCVInstructionSelector	select	RISCV	CPU	LLVM	14,391	44	1	[]
[ "<s>", "static", "void", "rs6000_set_sched_context", "(", "void", "*", "_sc", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_sc", ";", "gcc_assert", "(", "sc", "!=", "NULL", ")", ";", "cached_can_issue_more", "=", "sc", "-...	[ "Sets", "the", "global", "scheduling", "context", "to", "the", "one", "pointed", "to", "by", "_SC", "." ]	[ "rs6000" ]	rs6000	rs6000_set_sched_context	rs6000	CPU	GCC	14,392	55	1	[]
[ "<s>", "static", "bool", "m32r_in_small_data_p", "(", "const_tree", "decl", ")", "{", "const", "char", "*", "section", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute", "(", "\"mode...	[ "Only", "mark", "the", "object", "as", "being", "small", "data", "area", "addressable", "if", "it", "has", "n't", "been", "explicitly", "marked", "with", "a", "code", "model", ".", "The", "user", "can", "explicitly", "put", "an", "object", "in", "the", "...	[ "m32r", "\"model\"", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]	m32r	m32r_in_small_data_p	m32r	MPU	GCC	14,393	120	1	[]
[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "MaxCount", "=", "UINT_MAX", ";", "UP", ".", "Parti...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]	AMDGPUTargetTransformInfo62	getUnrollingPreferences	R600	GPU	LLVM	14,394	149	1	[]
[ "<s>", "unsigned", "LanaiTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Lanai", "Lanai", "\"pc\"", "Lanai::PC", "\"sp\"", "Lanai::SP", "\"fp\"", "Lanai::FP", "\"rr1\"", "Lanai::RR1", "\"r10\"", "Lanai::R10", "\"rr2\"", "Lanai::RR2", "\"r11\"", "Lanai::R11", "\"rca\"", "Lanai::RCA", "0", "\"Invalid register name global variable\"" ]	LanaiISelLowering21	getRegisterByName	Lanai	CPU	LLVM	14,395	120	1	[]
[ "<s>", "static", "bool", "m68k_legitimate_constant_address_p", "(", "rtx", "x", ",", "unsigned", "int", "reach", ",", "bool", "strict_p", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "!", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "fals...	[ "Return", "true", "if", "X", "is", "a", "legitimate", "constant", "address", "that", "can", "reach", "bytes", "in", "the", "range", "[", "X", ",", "X", "+", "REACH", ")", ".", "STRICT_P", "says", "whether", "we", "need", "strict", "checking", "." ]	[ "m68k", "1", "1" ]	m68k	m68k_legitimate_constant_address_p	m68k	MPU	GCC	14,396	110	1	[]
[ "<s>", "const", "MCPhysReg", "", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0" ]	XCoreRegisterInfo	getCalleeSavedRegs	XCore	MPU	LLVM	14,397	120	1	[]
[ "<s>", "bool", "WebAssemblySubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblySubtarget (2)1	enableMachineScheduler	WebAssembly	Virtual ISA	LLVM	14,398	12	1	[]
[ "<s>", "static", "const", "char", "*", "reg_name_with_mode", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "int", "mlen", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "1", ...	[ "Since", "register", "names", "indicate", "the", "mode", "they", "'re", "used", "in", ",", "we", "need", "a", "way", "to", "determine", "which", "name", "to", "refer", "to", "the", "register", "with", ".", "Called", "by", "print_operand", "(", ")", "." ]	[ "m32c", "1", "\"r0l\"", "3", "4", "\"r2r0\"", "6", "\"r2r1r0\"", "8", "\"r3r1r2r0\"", "1", "\"r1l\"", "3", "4", "\"r3r1\"", "3", "4", "\"a1a0\"" ]	m32c2	reg_name_with_mode	m32c	MPU	GCC	14,399	140	1	[]

[ "<s>", "int", "crx_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "CC_REGNUM", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "GET_MODE_CLASS", "(", "m...

[ "Return", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "crx", "0", "1" ]

crx

crx_hard_regno_mode_ok

crx

CPU

GCC

14,300

57

1

[]

[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "!", "BYTES_BIG_ENDIAN", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "||", "VALID_NEO...

[ "Implements", "target", "hook", "array_mode_supported_p", "." ]

[ "arm", "2", "4", "2", "4" ]

arm

arm_array_mode_supported_p

arm

CPU

GCC

14,301

73

1

[]

[ "<s>", "static", "bool", "ia64_return_in_memory", "(", "tree", "valtype", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "mode", ";", "enum", "machine_mode", "hfa_mode", ";", "HOST_WIDE_INT", "byte_size", ";", "mode", "=", "TYPE_MODE"...

[ "Return", "1", "if", "function", "return", "value", "returned", "in", "memory", ".", "Return", "0", "if", "it", "is", "in", "a", "register", "." ]

[ "ia64", "0", "0" ]

ia643

ia64_return_in_memory

ia64

CPU

GCC

14,302

118

1

[]

[ "<s>", "rtx", "rs6000_allocate_stack_temp", "(", "machine_mode", "mode", ",", "bool", "offsettable_p", ",", "bool", "reg_reg_p", ")", "{", "rtx", "stack", "=", "assign_stack_temp", "(", "mode", ",", "GET_MODE_SIZE", "(", "mode", ")", ")", ";", "rtx", "addr", ...

[ "Allocate", "a", "stack", "temp", "and", "fixup", "the", "address", "so", "it", "meets", "the", "particular", "memory", "requirements", "(", "either", "offetable", "or", "REG+REG", "addressing", ")", "." ]

[ "rs6000", "0" ]

rs60004

rs6000_allocate_stack_temp

rs6000

CPU

GCC

14,303

114

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "AMDGPU_KERNEL", ")", "return", ...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "32", "32", "MVT::i32", "16", "MVT::v2i16", "MVT::v2f16", "32", "MVT::i32" ]

SIISelLowering106

getRegisterTypeForCallingConv

AMDGPU

GPU

LLVM

14,304

147

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "Reset", "(", ")", "{", "EmittedInstrs", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "AMDGPU" ]

GCNHazardRecognizer (2)

Reset

AMDGPU

GPU

LLVM

14,305

14

1

[]

[ "<s>", "bool", "Mips16RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "Mips", "Mips", "Mips::T0", "Mips::T0" ]

Mips16RegisterInfo4

saveScavengerRegister

Mips

CPU

LLVM

14,306

87

1

[]

[ "<s>", "static", "bool", "mips_interrupt_extra_call_saved_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "(", "ISA_HAS_HILO", "||", "TARGET_DSP", ")", "&&", "MD_REG_P", "(", "regno", ")", ")", "return", "true", ";", "if", "(", "TARGET_DSP", "&...

[ "Return", "true", "if", "REGNO", "is", "a", "register", "that", "is", "ordinarily", "call-clobbered", "but", "must", "nevertheless", "be", "preserved", "by", "an", "interrupt", "handler", "." ]

[ "mips" ]

mips5

mips_interrupt_extra_call_saved_reg_p

mips

CPU

GCC

14,307

92

1

[]

[ "<s>", "void", "ARCFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "g...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "ARC", "ARC", "\"Process function before frame finalized: \"", "\"\\n\"", "\"Current stack size: \"", "\"\\n\"", "ARC::GPR32RegClass", "\"Created scavenging index RegScavFI=\"", "\"\\n\"" ]

ARCFrameLowering1

processFunctionBeforeFrameFinalized

ARC

MPU

LLVM

14,308

145

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine12

getSubtargetImpl

AArch64

CPU

LLVM

14,309

206

1

[]

[ "<s>", "int", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<", "18", ...

[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]

[ "avr", "0", "18", "18" ]

avr4

avr_hard_regno_call_part_clobbered

avr

MPU

GCC

14,310

72

1

[]

[ "<s>", "static", "int", "cris_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "mode", "==", "QImode", "||", "mode", "==", "HImode", ")", "return", "4"...

[ "Worker", "function", "for", "TARGET_MEMORY_MOVE_COST", ".", "This", "is", "n't", "strictly", "correct", "for", "v0", "..", "3", "in", "buswidth-8bit", "mode", ",", "but", "should", "suffice", "." ]

[ "cris", "4", "6" ]

cris

cris_memory_move_cost

cris

MPU

GCC

14,311

34

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"reloc_pcrel_4byte\"", ",", "0", ",", "4", "*", "8", ",", "MCFixupKindInfo", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "\"reloc_pcrel_4byte\"", "0", "4", "8", "\"reloc_pcrel_1byte\"", "0", "1", "8", "\"reloc_pcrel_2byte\"", "0", "2", "8", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"reloc_riprel_4byte_movq_load\"", "0", "4", "8", "\"Invalid kind!\"" ]

X86MCCodeEmitter17

getFixupKindInfo

X86

CPU

LLVM

14,312

128

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", ...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "ARM", "1", "12", "1", "2" ]

ARMBaseRegisterInfo29

hasReservedCallFrame

ARM

CPU

LLVM

14,313

64

1

[]

[ "<s>", "bool", "MipsTargetELFStreamer", "::", "emitDirectiveCpRestore", "(", "int", "Offset", ",", "function_ref", "<", "unsigned", "(", ")", ">", "GetATReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "{", "MipsTargetStreamer", "::...

[ "Emit", "a", ".cprestore", "directive", "." ]

[ "Mips", "Mips", "Mips", "Mips::SW", "Mips::SP" ]

MipsTargetStreamer (2)1

emitDirectiveCpRestore

Mips

CPU

LLVM

14,314

89

1

[]

[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SystemZFrameLowering", "*", "TFI", "=", "getFrameLowering",...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R11L", "SystemZ::R11H", "SystemZ::R10Q", "SystemZ::R15D", "SystemZ::R15L", "SystemZ::R15H", "SystemZ::R14Q", "SystemZ::A0", "SystemZ::A1" ]

SystemZRegisterInfo12

getReservedRegs

SystemZ

CPU

LLVM

14,315

135

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"convert address space of alloca'ed memory to local\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"convert address space of alloca'ed memory to local\"" ]

NVPTXLowerAlloca10

getPassName

NVPTX

GPU

LLVM

14,316

11

1

[]

[ "<s>", "static", "LLT", "getPow2VectorType", "(", "LLT", "Ty", ")", "{", "unsigned", "NElts", "=", "Ty", ".", "getNumElements", "(", ")", ";", "unsigned", "Pow2NElts", "=", "1", "<<", "Log2_32_Ceil", "(", "NElts", ")", ";", "return", "Ty", ".", "changeNu...

[ "Widens", "the", "length", "of", "the", "given", "vector", "MVT", "up", "to", "the", "nearest", "power", "of", "2", "and", "returns", "that", "type", "." ]

[ "AMDGPU", "1" ]

AMDGPULegalizerInfo11

getPow2VectorType

AMDGPU

GPU

LLVM

14,317

36

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "PowerPC" ]

PPCMCExpr

classof

PowerPC

CPU

LLVM

14,318

22

1

[]

[ "<s>", "void", "XNCMFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "XNCM", "XNCM" ]

XNCMFrameLowering

emitPrologue

XNCM

CPU

LLVM

14,319

12

1

[]

[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "ProcessFunctionAfterISel", "(", "MF", ")", ";", "return", "R...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips" ]

MipsISelDAGToDAG18

runOnMachineFunction

Mips

CPU

LLVM

14,320

29

1

[]

[ "<s>", "static", "void", "mep_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "addr", "=", "XEXP", "(", "m_tramp", ",", "0", ")", ";", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fnd...

[ "Trampolines", "." ]

[ "mep", "0", "0", "\"__mep_trampoline_helper\"", "3" ]

mep

mep_trampoline_init

mep

CPU

GCC

14,321

66

1

[]

[ "<s>", "const", "HexagonInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetMachine

getInstrInfo

Hexagon

DSP

LLVM

14,322

19

1

[]

[ "<s>", "int", "label_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC...

[ "Return", "TRUE", "if", "X", "references", "a", "LABEL_REF", "." ]

[ "microblaze", "1", "0", "1", "0", "1", "0", "1", "1", "0" ]

microblaze

label_mentioned_p

microblaze

MPU

GCC

14,323

150

1

[]

[ "<s>", "void", "SICAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "SIC", "SIC", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

SICAsmBackend

applyFixup

SIC

CPU

LLVM

14,324

240

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "adjustStackMapLiveOutMask", "(", "uint32_t", "*", "Mask", ")", "const", "{", "unsigned", "PseudoRegs", "[", "]", "=", "{", "PPC", "::", "ZERO", ",", "PPC", "::", "ZERO8", ",", "PPC", "::", "RM", "}", ";", "for", ...

[ "Prior", "to", "adding", "the", "live-out", "mask", "to", "a", "stackmap", "or", "patchpoint", "instruction", ",", "provide", "the", "target", "the", "opportunity", "to", "adjust", "it", "(", "mainly", "to", "remove", "pseudo-registers", "that", "should", "be"...

[ "PowerPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::RM", "0", "32", "1u", "32" ]

PPCRegisterInfo22

adjustStackMapLiveOutMask

PowerPC

CPU

LLVM

14,325

80

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "AMDGPU", "::", "RegisterPressureSets", "::", "VGPR_32", "||", "Idx", "==", "AMD...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU::RegisterPressureSets", "AMDGPU::RegisterPressureSets", "AMDGPU::VGPR_32RegClass", "AMDGPU::RegisterPressureSets", "AMDGPU::SGPR_32RegClass", "\"Unexpected register pressure set!\"" ]

SIRegisterInfo (3)

getRegPressureSetLimit

AMDGPU

GPU

LLVM

14,326

85

1

[]

[ "<s>", "bool", "MBlazePassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "getMBlazeTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine8

addPreEmitPass

MBlaze

MPU

LLVM

14,327

23

1

[]

[ "<s>", "void", "HexagonEarlyIfConversion", "::", "removeBlock", "(", "MachineBasicBlock", "*", "B", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Removing block \"", "<<", "PrintMB", "(", "B", ")", "<<", "\"\\n\"", ")", ";", "MachineDomTreeNode", "*", "...

[ "This", "method", "completely", "removes", "BB", "from", "all", "data", "structures", ",", "including", "all", "of", "the", "Loop", "objects", "it", "is", "nested", "in", "and", "our", "mapping", "from", "MachineBasicBlocks", "to", "loops", "." ]

[ "Hexagon", "Hexagon", "\"Removing block \"", "\"\\n\"", "4", "0" ]

HexagonEarlyIfConv (2)

removeBlock

Hexagon

DSP

LLVM

14,328

236

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "X86FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", "...

[ "Debug", "information", "queries", "." ]

[ "X86", "X86", "X86" ]

X86RegisterInfo (2)

getFrameRegister

X86

CPU

LLVM

14,329

35

1

[]

[ "<s>", "bool", "CSKYAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "d...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "CSKY", "CSKY", "CSKY::LDQ32", "CSKY::STQ32", "1", "CSKY::R4", "2", "CSKY::R7", "\"Register sequence is not valid. 'r4-r7' expected\"", "CSKY::LDQ32", "CSKY::LDM32", "CSKY::STM32", "CSKY::SEXT32", "CSKY::ZEXT32", "2", "3", "\"msb must be greater or equal to lsb\"", "CSKY::INS32", ...

CSKYAsmParser3

processInstruction

CSKY

CPU

LLVM

14,330

489

1

[]

[ "<s>", "void", "ARM64_ELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "....

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM64", "ARM64" ]

ARM64TargetObjectFile

Initialize

ARM64

CPU

LLVM

14,331

34

1

[]

[ "<s>", "static", "void", "workaround_uninit_method_3", "(", "void", ")", "{", "auto_bitmap", "not_pseudo", ";", "bitmap_set_range", "(", "not_pseudo", ",", "0", ",", "LAST_VIRTUAL_REGISTER", ")", ";", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "...

[ "Find", "uses", "of", "regs", "that", "are", "not", "defined", "on", "all", "incoming", "paths", ",", "and", "insert", "a", "corresponding", "def", "on", "those", ".", "Advantage", ":", "Does", "n't", "create", "long", "live", "ranges", ".", "Disadvantage"...

[ "nvptx", "0", "0", "\"Missing init of reg %u inserted on edge: %d -> %d:\"", "\" insn %u\\n\"", "\"Start: Added by -minit-regs=3:\"", "\"End: Added by -minit-regs=3:\"" ]

nvptx

workaround_uninit_method_3

nvptx

GPU

GCC

14,332

379

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "cris_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "basic_align", ")", "{", "return", "MAX", "(", "cris_preferred_mininum_alignment", "(", ")", ",", "basic_align", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Note", "that", "this", "hook", "has", "the", "effect", "of", "making", "gcc", "believe", "that", "ALL", "references", "to", "constant", "stuff", "(", "in", "code", "segment", ",", "like", "strings", ")", "have", ...

[ "cris" ]

cris7

cris_constant_alignment

cris

MPU

GCC

14,333

21

1

[]

[ "<s>", "bool", "X86PartialReduction", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "X86", "X86", "8" ]

X86PartialReduction2

runOnFunction

X86

CPU

LLVM

14,334

196

1

[]

[ "<s>", "bool", "avr_emit_movmemhi", "(", "rtx", "*", "xop", ")", "{", "HOST_WIDE_INT", "count", ";", "machine_mode", "loop_mode", ";", "addr_space_t", "as", "=", "MEM_ADDR_SPACE", "(", "xop", "[", "1", "]", ")", ";", "rtx", "loop_reg", ",", "addr1", ",", ...

[ "Worker", "function", "for", "movmemhi", "expander", ".", "XOP", "[", "0", "]", "Destination", "as", "MEM", ":", "BLK", "XOP", "[", "1", "]", "Source", "``", "``", "XOP", "[", "2", "]", "#", "Bytes", "to", "copy", "Return", "TRUE", "if", "the", "ex...

[ "avr", "1", "0", "2", "2", "0", "1", "0", "0", "0", "0x100", "24", "0", "2", "1", "0x100", "23", "0", "0" ]

avr4

avr_emit_movmemhi

avr

MPU

GCC

14,335

426

1

[]

[ "<s>", "bool", "AMDGPUMIRFormatter", "::", "parseCustomPseudoSourceValue", "(", "StringRef", "Src", ",", "MachineFunction", "&", "MF", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "const", "PseudoSourceValue", "*", "&", "PSV", ",", "ErrorCallbackType", "ErrorCal...

[ "Implement", "target", "specific", "parsing", "of", "target", "custom", "pseudo", "source", "value", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"BufferResource\"", "\"ImageResource\"", "\"GWSResource\"", "\"unknown MIR custom pseudo source value\"" ]

AMDGPUMIRFormatter

parseCustomPseudoSourceValue

AMDGPU

GPU

LLVM

14,336

125

1

[]

[ "<s>", "MVT", "WebAssemblyTargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ")", "const", "{", "return", "VT", ".", "getSimpleVT", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyISelLowering13

getScalarShiftAmountTy

WebAssembly

Virtual ISA

LLVM

14,337

23

1

[]

[ "<s>", "static", "int", "aarch64_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "if", "(", "lookup_attribute", "(", "\"aarch64_vector_pcs\"", ",", "TYPE_ATTRIBUTES", "(", "type1", ")", ")", "!=", "lookup_attribute", "(", "...

[ "Implement", "TARGET_COMP_TYPE_ATTRIBUTES" ]

[ "aarch64", "\"aarch64_vector_pcs\"", "\"aarch64_vector_pcs\"", "0", "1" ]

aarch64

aarch64_comp_type_attributes

aarch64

CPU

GCC

14,338

40

1

[]

[ "<s>", "bool", "tilegx_expand_muldi", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "CONST_INT_P", "(", "op2", ")", ")", "{", "HOST_WIDE_INT", "n", "=", "trunc_int_for_mode", "(", "INTVAL", "(", "op2", ")", ",", "DImode"...

[ "Expand", "the", "muldi", "pattern", "." ]

[ "tilegx" ]

tilegx

tilegx_expand_muldi

tilegx

VLIW

GCC

14,339

49

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]

NVPTXFrameLowering23

emitPrologue

NVPTX

GPU

LLVM

14,340

267

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "return", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "Fea...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "RISCV", "RISCV::FeatureRelax" ]

RISCVAsmBackend11

shouldForceRelocation

RISCV

CPU

LLVM

14,341

33

1

[]

[ "<s>", "static", "bool", "msp430_preserve_reg_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "<=", "3", ")", "return", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "true", ";", "if", "(", "fixed_regs", "[", "regno", ...

[ "This", "is", "the", "one", "spot", "that", "decides", "if", "a", "register", "is", "to", "be", "saved", "and", "restored", "in", "the", "prologue/epilogue", "." ]

[ "msp430", "3" ]

msp4302

msp430_preserve_reg_p

msp430

MPU

GCC

14,342

73

1

[]

[ "<s>", "static", "bool", "compute_fp_layout", "(", "const_tree", "field", ",", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ",", "int", "*", "pnregs", ",", "machine_mode", "*", "pmode", ")", "{", "const", "int", "this_slotno", "=", "data", "...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Compute", "the", "number", "and", "the", "mode", "of", "the", "FP", "registers", "to", "be", "assigned", "for", "FIELD", ".", "Return", "true", "if", "at", "least", "one", "FP", "register", "is", ...

[ "sparc", "2", "1", "1", "0" ]

sparc5

compute_fp_layout

sparc

CPU

GCC

14,343

196

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonII...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]

HexagonInstrInfo (2)2

getMaxValue

Hexagon

DSP

LLVM

14,344

82

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "Reset", "(", ")", "{", "LastMI", "=", "0", ";", "FpMLxStalls", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "Reset", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "ARM", "ARM", "0", "0" ]

ARMHazardRecognizer16

Reset

ARM

CPU

LLVM

14,345

22

1

[]

[ "<s>", "TargetIRAnalysis", "MipsTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "Function", "&", "F", ")", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "DEBUG"...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]

MipsTargetMachine2

getTargetIRAnalysis

Mips

CPU

LLVM

14,346

76

1

[]

[ "<s>", "static", "void", "bpf_init_libfuncs", "(", "void", ")", "{", "set_conv_libfunc", "(", "sext_optab", ",", "DFmode", ",", "SFmode", ",", "\"__bpf_extendsfdf2\"", ")", ";", "set_conv_libfunc", "(", "trunc_optab", ",", "SFmode", ",", "DFmode", ",", "\"__bpf_...

[ "Initialize", "target-specific", "function", "library", "calls", ".", "This", "is", "mainly", "used", "to", "call", "library-provided", "soft-fp", "operations", ",", "since", "eBPF", "does", "n't", "support", "floating-point", "in", "``", "hardware", "''", "." ]

[ "bpf", "\"__bpf_extendsfdf2\"", "\"__bpf_truncdfsf2\"", "\"__bpf_fix_truncdfsi\"", "\"__bpf_floatsidf\"", "\"__bpf_floatunsidf\"" ]

bpf

bpf_init_libfuncs

bpf

Virtual ISA

GCC

14,347

63

1

[]

[ "<s>", "static", "bool", "insn_uses_reg_p", "(", "rtx_insn", "*", "insn", ",", "unsigned", "int", "reg", ")", "{", "extract_insn", "(", "insn", ")", ";", "return", "(", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "1", "]", ")", "&&", "REGNO",...

[ "True", "if", "any", "of", "INSN", "'s", "source", "register", "(", "s", ")", "is", "REG", "." ]

[ "sparc", "1", "1", "3", "2", "2" ]

sparc

insn_uses_reg_p

sparc

CPU

GCC

14,348

76

1

[]

[ "<s>", "static", "bool", "arc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "(", "GET_CODE", "(", "XEXP", "(", "(", "addr", ")", ",", "0", ")", ")", "=="...

[ "Return", "true", "iff", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", "." ]

[ "arc", "0", "1", "1" ]

arc4

arc_mode_dependent_address_p

arc

MPU

GCC

14,349

72

1

[]

[ "<s>", "gimple", "*", "gimple_folder", "::", "fold_to_cstu", "(", "poly_uint64", "val", ")", "{", "return", "gimple_build_assign", "(", "lhs", ",", "build_int_cstu", "(", "TREE_TYPE", "(", "lhs", ")", ",", "val", ")", ")", ";", "}", "</s>" ]

[ "Fold", "the", "call", "to", "constant", "VAL", "." ]

[ "aarch64" ]

aarch64-sve-builtins3

fold_to_cstu

aarch64

CPU

GCC

14,350

27

1

[]

[ "<s>", "bool", "RISCVCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineInstrBuild...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoRET" ]

RISCVCallLowering

lowerReturn

RISCV

CPU

LLVM

14,351

60

1

[]

[ "<s>", "static", "rtx", "sh_allocate_initial_value", "(", "rtx", "hard_reg", ")", "{", "rtx", "x", ";", "if", "(", "REGNO", "(", "hard_reg", ")", "==", "(", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ")", ")", "{", "if", "(", "crtl", "->", "...

[ "Return", "where", "to", "allocate", "pseudo", "for", "a", "given", "hard", "register", "initial", "value", "." ]

[ "sh", "1" ]

sh4

sh_allocate_initial_value

sh

CPU

GCC

14,352

89

1

[]

[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::SP32RegClassID", "Mips::GPRBRegBankID", "\"Register class not supported\"" ]

MipsRegisterBankInfo26

getRegBankFromRegClass

Mips

CPU

LLVM

14,353

64

1

[]

[ "<s>", "bool", "HexagonAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "hasAddressTaken", "(", ")", ")", "return", "false", ";", "return", "AsmPrinter", "::", "isBl...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "Hexagon", "Hexagon" ]

HexagonAsmPrinter (2)

isBlockOnlyReachableByFallthrough

Hexagon

DSP

LLVM

14,354

32

1

[]

[ "<s>", "int", "function_arg_boundary", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "alignment", "=", "type", "?", "TYPE_ALIGN", "(", "type", ")", ":", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", ...

[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...

[ "mips" ]

mips3

function_arg_boundary

mips

CPU

GCC

14,355

53

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mi...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Mips", "Mips", "Mips::LW", "Mips::LW_P8", "Mips::LD", "Mips::LD_P8", "Mips::LWC1", "Mips::LWC1_P8", "Mips::LDC1", "Mips::LDC164", "Mips::LDC164_P8", "1", "2", "2", "1", "0", "0" ]

MipsSEInstrInfo1

isLoadFromStackSlot

Mips

CPU

LLVM

14,356

172

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "RISCV", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]

RISCVISelLowering38

CanLowerReturn

RISCV

CPU

LLVM

14,357

187

1

[]

[ "<s>", "static", "void", "push_minipool_fix", "(", "rtx_insn", "*", "insn", ",", "HOST_WIDE_INT", "address", ",", "rtx", "*", "loc", ",", "machine_mode", "mode", ",", "rtx", "value", ")", "{", "gcc_assert", "(", "!", "arm_disable_literal_pool", ")", ";", "Mf...

[ "Record", "INSN", ",", "which", "will", "need", "fixing", "up", "to", "load", "a", "value", "from", "the", "minipool", ".", "ADDRESS", "is", "the", "offset", "of", "the", "insn", "since", "the", "start", "of", "the", "function", ";", "LOC", "is", "a", ...

[ "arm", "8", "4", "\";; %smode fixup for i%d; addr %lu, range (%ld,%ld): \"", "1", "\"\\n\"" ]

arm

push_minipool_fix

arm

CPU

GCC

14,358

226

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "fixIMPLICITDEF", "(", "MF", ")", ";", "fixNoReturn", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86" ]

SgxMCPasses

runOnMachineFunction

X86

CPU

LLVM

14,359

22

1

[]

[ "<s>", "bool", "loongarch_use_ins_ext_p", "(", "rtx", "op", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "if", "(", "!", "register_operand", "(", "op", ",", "VOIDmode", ")", "||", "GET_MODE_BITSIZE", "(", "GET_MODE", "(", "op", ")...

[ "Return", "true", "if", "(", "zero_extract", "OP", "WIDTH", "BITPOS", ")", "can", "be", "used", "as", "the", "source", "of", "an", "``", "ext", "''", "instruction", "or", "the", "destination", "of", "an", "``", "ins", "''", "instruction", ".", "OP", "m...

[ "loongarch", "1", "1", "0" ]

loongarch

loongarch_use_ins_ext_p

loongarch

CPU

GCC

14,360

84

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AMDGPU", "R600", "AMDGPU::JUMP", "AMDGPU::JUMP", "0", "AMDGPU::JUMP_COND", "0", "1", "2", "AMDGPU::PRED_SEL_ONE", "AMDGPU::JUMP_COND", "AMDGPU::JUMP", "0", "0", "1", "2", "AMDGPU::PRED_SEL_ONE" ]

R600InstrInfo21

analyzeBranch

AMDGPU

GPU

LLVM

14,361

430

1

[]

[ "<s>", "void", "KudeyarTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getConte...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Kudeyar", "Kudeyar", "\".sdata\"", "\".sbss\"" ]

KudeyarTargetObjectFile

Initialize

Kudeyar

CPU

LLVM

14,362

83

1

[]

[ "<s>", "bool", "addRegAssignAndRewriteFast", "(", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Add", "core", "register", "allocator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]

[ "WebAssembly" ]

WebAssemblyTargetMachine13

addRegAssignAndRewriteFast

WebAssembly

Virtual ISA

LLVM

14,363

10

1

[]

[ "<s>", "unsigned", "PatmosMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const",...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Patmos", "Patmos" ]

PatmosMCCodeEmitter1

getMachineOpValue

Patmos

VLIW

LLVM

14,364

40

1

[]

[ "<s>", "const", "uint16_t", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameLowering", "(", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...

MSP430RegisterInfo12

getCalleeSavedRegs

MSP430

MPU

LLVM

14,365

282

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsicByIntr", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "SI", "0", "SI", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intri...

SIISelLowering139

getTgtMemIntrinsic

AMDGPU

GPU

LLVM

14,366

457

1

[]

[ "<s>", "static", "bool", "frv_sort_insn_group_1", "(", "enum", "frv_insn_group", "group", ",", "unsigned", "int", "lower_slot", ",", "unsigned", "int", "upper_slot", ",", "unsigned", "int", "issued", ",", "unsigned", "int", "num_insns", ",", "state_t", "state", ...

[ "Subroutine", "of", "frv_sort_insn_group", ".", "We", "are", "trying", "to", "sort", "frv_packet.groups", "[", "GROUP", "]", ".sorted", "[", "0", "...", "NUM_INSNS-1", "]", "into", "assembly", "language", "order", ".", "We", "have", "already", "picked", "a", ...

[ "frv", "1", "1", "0", "1", "0", "1", "1", "1", "1" ]

frv2

frv_sort_insn_group_1

frv

VLIW

GCC

14,367

194

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "Patmos" ]

PatmosAsmParser

getEndLoc

Patmos

VLIW

LLVM

14,368

10

1

[]

[ "<s>", "enum", "machine_mode", "arm_select_dominance_cc_mode", "(", "rtx", "x", ",", "rtx", "y", ",", "HOST_WIDE_INT", "cond_or", ")", "{", "enum", "rtx_code", "cond1", ",", "cond2", ";", "int", "swapped", "=", "0", ";", "if", "(", "(", "arm_select_cc_mode",...

[ "Select", "a", "dominance", "comparison", "mode", "if", "possible", "for", "a", "test", "of", "the", "general", "form", "(", "OP", "(", "COND_OR", "(", "X", ")", "(", "Y", ")", ")", "(", "const_int", "0", ")", ")", ".", "We", "support", "three", "f...

[ "arm", "0", "0", "1", "0", "1", "1" ]

arm3

arm_select_dominance_cc_mode

arm

CPU

GCC

14,369

450

1

[]

[ "<s>", "inline", "static", "rtx", "emit_set_insn", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "y", ")", ")", ";", "}", "</s>" ]

[ "Emit", "an", "insn", "that", "'s", "a", "simple", "single-set", ".", "Both", "the", "operands", "must", "be", "known", "to", "be", "valid", "." ]

[ "aarch64" ]

aarch642

emit_set_insn

aarch64

CPU

GCC

14,370

26

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasMips32", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelLowering (2)4

isCheapToSpeculateCttz

Mips

CPU

LLVM

14,371

16

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "RI5CY", "RISCV", "\"loadRegFromStackSlot didn't insert any code!\"", "RISCV::PseudoTAIL", "RISCVII::MO_CALL", "RISCV::PseudoRET" ]

RISCVFrameLowering

restoreCalleeSavedRegisters

RI5CY

CPU

LLVM

14,372

271

1

[]

[ "<s>", "static", "rtx_insn", "*", "find_cond_jump", "(", "rtx_insn", "*", "insn", ")", "{", "for", "(", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "rtx", "ite", ",", "cc", ";", "if", "(", "LABEL_P", "(", "insn", ")", ...

[ "Starting", "from", "INSN", "find_cond_jump", "looks", "downwards", "in", "the", "insn", "stream", "for", "a", "single", "jump", "insn", "which", "is", "the", "last", "user", "of", "the", "condition", "code", "set", "in", "INSN", "." ]

[ "s390", "0", "0" ]

s390

find_cond_jump

s390

MPU

GCC

14,373

167

1

[]

[ "<s>", "static", "bool", "arm_promote_prototypes", "(", "tree", "t", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "TARGET_AAPCS_BASED", ";", "}", "</s>" ]

[ "We", "ca", "n't", "rely", "on", "the", "caller", "doing", "the", "proper", "promotion", "when", "using", "APCS", "or", "ATPCS", "." ]

[ "arm" ]

arm3

arm_promote_prototypes

arm

CPU

GCC

14,374

14

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"SPARC DAG->DAG Pattern Instruction Selection\"" ]

SparcISelDAGToDAG (2)1

getPassName

Sparc

CPU

LLVM

14,375

11

1

[]

[ "<s>", "TargetPassConfig", "*", "UPTTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "UPTPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "UPT", "UPT", "UPT" ]

UPTTargetMachine

createPassConfig

UPT

CPU

LLVM

14,376

22

1

[]

[ "<s>", "FuncInfo", "(", ")", ":", "MemInstCount", "(", "0", ")", ",", "InstCount", "(", "0", ")", ",", "IAMInstCount", "(", "0", ")", ",", "LSMInstCount", "(", "0", ")", "{", "}", "</s>" ]

[ "Information", "about", "the", "function", "as", "a", "whole", "." ]

[ "AMDGPU", "0", "0", "0", "0" ]

AMDGPUPerfHintAnalysis

FuncInfo

AMDGPU

GPU

LLVM

14,377

25

1

[]

[ "<s>", "Candidate", "(", "MachineInstr", "*", "mi", ",", "Register", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ")", ",", "FreeBanks", "("...

[ "Describes", "the", "region", "of", "code", "." ]

[ "AMDGPU" ]

GCNRegBankReassign4

Candidate

AMDGPU

GPU

LLVM

14,378

37

1

[]

[ "<s>", "unsigned", "F2003fRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "F2003f", "::", "F5", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "F2003f", "F2003f", "F2003f::F5" ]

F2003fRegisterInfo

getFrameRegister

F2003f

CPU

LLVM

14,379

18

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "ARM", "ARM", "0", "ARM::tGPRRegClassID", "4", "5", "ARM::GPRRegClassID", "1", "0", "10", "1", "0", "ARM::SPRRegClassID", "ARM::DPRRegClassID", "32", "10" ]

ARMBaseRegisterInfo1

getRegPressureLimit

ARM

CPU

LLVM

14,380

117

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "short", "imm", "=", "0", ";", "if", "(", "N", ".", "ge...

[ "SelectAddressRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]

[ "PowerPC", "PPC", "0", "ISD::ADD", "1", "1", "PPCISD::Lo", "0", "1", "ISD::OR", "1", "0", "1", "0", "0", "1" ]

PPCISelLowering (2)2

SelectAddressRegReg

PowerPC

CPU

LLVM

14,381

221

1

[]

[ "<s>", "static", "enum", "mips_ucbranch_type", "mips_classify_branch_p6600", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "USEFUL_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SEQUE...

[ "Subroutine", "of", "mips_avoid_hazard", ".", "We", "classify", "unconditional", "branches", "of", "interest", "for", "the", "P6600", "for", "performance", "reasons", ".", "We", "'re", "interested", "in", "differentiating", "BALC", "from", "JIC", ",", "JIALC", "...

[ "mips" ]

mips

mips_classify_branch_p6600

mips

CPU

GCC

14,382

74

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "isCheri", "(", ")", "||", "isBeri", "(", ")", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "Mips" ]

MipsSubtarget43

enableMachineScheduler

Mips

CPU

LLVM

14,383

17

1

[]

[ "<s>", "void", "nds32_check_isr_attrs_conflict", "(", "tree", "func_decl", ",", "tree", "func_attrs", ")", "{", "int", "save_all_p", ",", "partial_save_p", ";", "int", "nested_p", ",", "not_nested_p", ",", "nested_ready_p", ",", "critical_p", ";", "int", "intr_p",...

[ "Function", "for", "nds32_merge_decl_attributes", "(", ")", "and", "nds32_insert_attributes", "(", ")", "to", "check", "if", "there", "are", "any", "conflict", "isr-specific", "attributes", "being", "set", ".", "We", "need", "to", "check", ":", "1", ".", "Only...

[ "nds32", "0", "0", "0", "\"save_all\"", "1", "\"partial_save\"", "1", "1", "\"multiple save register attributes to function %qD\"", "\"nested\"", "1", "\"not_nested\"", "1", "\"nested_ready\"", "1", "\"critical\"", "1", "1", "\"multiple nested types attributes to function %qD\"...

nds32-isr

nds32_check_isr_attrs_conflict

nds32

CPU

GCC

14,384

272

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "*", "CI", ")", "const", "{", "InlineAsm", "*", "IA", "=", "cast", "<", "InlineAsm", ">", "(", "CI", "->", "getCalledValue", "(", ")", ")", ";", "std", "::", "vector", "<", "...

[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]

[ "X86", "X86", "\"\\n\"", "1", "0", "\" \\t\"", "2", "0", "\"bswap\"", "0", "\"bswapq\"", "0", "\"bswapl\"", "1", "\"$0\"", "1", "\"${0:q}\"", "3", "0", "\"rorw\"", "1", "\"$$8,\"", "2", "\"${0:w}\"", "\"=r,0,~{dirflag},~{fpsr},~{flags},~{cc}\"", "3", "2", "0", ...

X86ISelLowering94

ExpandInlineAsm

X86

CPU

LLVM

14,385

473

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonCopyToCombine1

getAnalysisUsage

Hexagon

DSP

LLVM

14,386

18

1

[]

[ "<s>", "static", "MCSymbol", "*", "GetSymbolFromOperand", "(", "const", "MachineOperand", "&", "MO", ",", "AsmPrinter", "&", "AP", ")", "{", "const", "TargetMachine", "&", "TM", "=", "AP", ".", "TM", ";", "Mangler", "*", "Mang", "=", "AP", ".", "Mang", ...

[ "Lower", "an", "MO_GlobalAddress", "or", "MO_ExternalSymbol", "operand", "to", "an", "MCSymbol", "." ]

[ "PowerPC", "128", "PPCII::MO_PLT_OR_STUB", "\"$stub\"", "PPCII::MO_NLP_FLAG", "\"$non_lazy_ptr\"", "\"Isn't a symbol reference\"", "PPCII::MO_PLT_OR_STUB", "PPCII::MO_NLP_FLAG", "PPCII::MO_NLP_HIDDEN_FLAG", "\"Extern symbol not handled yet\"" ]

PPCMCInstLower50

GetSymbolFromOperand

PowerPC

CPU

LLVM

14,387

460

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "emitCalleeSavedFrameMovesFullCFA", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MBB", ".", "getParent", "(", ")", "...

[ "Emits", "Dwarf", "Info", "specifying", "offsets", "of", "callee", "saved", "registers", "and", "frame", "pointer", "." ]

[ "X86", "X86", "X86", "64", "8", "4", "8", "4" ]

X86FrameLowering (2)3

emitCalleeSavedFrameMovesFullCFA

X86

CPU

LLVM

14,388

179

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", ...

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

[ "R600", "1", "0", "4" ]

R600InstrInfo18

reserveIndirectRegisters

R600

GPU

LLVM

14,389

142

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "LoongArch" ]

LoongArchAsmParser

isReg

LoongArch

CPU

LLVM

14,390

15

1

[]

[ "<s>", "bool", "RISCVInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "return", "true", ";", "}", "if", "(", "selectImpl", "(", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "RISCV", "RISCV" ]

RISCVInstructionSelector

select

RISCV

CPU

LLVM

14,391

44

1

[]

[ "<s>", "static", "void", "rs6000_set_sched_context", "(", "void", "*", "_sc", ")", "{", "rs6000_sched_context_t", "sc", "=", "(", "rs6000_sched_context_t", ")", "_sc", ";", "gcc_assert", "(", "sc", "!=", "NULL", ")", ";", "cached_can_issue_more", "=", "sc", "-...

[ "Sets", "the", "global", "scheduling", "context", "to", "the", "one", "pointed", "to", "by", "_SC", "." ]

[ "rs6000" ]

rs6000

rs6000_set_sched_context

rs6000

CPU

GCC

14,392

55

1

[]

[ "<s>", "static", "bool", "m32r_in_small_data_p", "(", "const_tree", "decl", ")", "{", "const", "char", "*", "section", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", ")", "return", "false", ";", "if", "(", "lookup_attribute", "(", "\"mode...

[ "Only", "mark", "the", "object", "as", "being", "small", "data", "area", "addressable", "if", "it", "has", "n't", "been", "explicitly", "marked", "with", "a", "code", "model", ".", "The", "user", "can", "explicitly", "put", "an", "object", "in", "the", "...

[ "m32r", "\"model\"", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]

m32r

m32r_in_small_data_p

m32r

MPU

GCC

14,393

120

1

[]

[ "<s>", "void", "AMDGPUTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "Threshold", "=", "300", ";", "UP", ".", "MaxCount", "=", "UINT_MAX", ";", "UP", ".", "Parti...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "R600", "300", "AMDGPUAS::PRIVATE_ADDRESS", "800" ]

AMDGPUTargetTransformInfo62

getUnrollingPreferences

R600

GPU

LLVM

14,394

149

1

[]

[ "<s>", "unsigned", "LanaiTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Lanai", "Lanai", "\"pc\"", "Lanai::PC", "\"sp\"", "Lanai::SP", "\"fp\"", "Lanai::FP", "\"rr1\"", "Lanai::RR1", "\"r10\"", "Lanai::R10", "\"rr2\"", "Lanai::RR2", "\"r11\"", "Lanai::R11", "\"rca\"", "Lanai::RCA", "0", "\"Invalid register name global variable\"" ]

LanaiISelLowering21

getRegisterByName

Lanai

CPU

LLVM

14,395

120

1

[]

[ "<s>", "static", "bool", "m68k_legitimate_constant_address_p", "(", "rtx", "x", ",", "unsigned", "int", "reach", ",", "bool", "strict_p", ")", "{", "rtx", "base", ",", "offset", ";", "if", "(", "!", "CONSTANT_ADDRESS_P", "(", "x", ")", ")", "return", "fals...

[ "Return", "true", "if", "X", "is", "a", "legitimate", "constant", "address", "that", "can", "reach", "bytes", "in", "the", "range", "[", "X", ",", "X", "+", "REACH", ")", ".", "STRICT_P", "says", "whether", "we", "need", "strict", "checking", "." ]

[ "m68k", "1", "1" ]

m68k

m68k_legitimate_constant_address_p

m68k

MPU

GCC

14,396

110

1

[]

[ "<s>", "const", "MCPhysReg", "*", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0" ]

XCoreRegisterInfo

getCalleeSavedRegs

XCore

MPU

LLVM

14,397

120

1

[]

[ "<s>", "bool", "WebAssemblySubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblySubtarget (2)1

enableMachineScheduler

WebAssembly

Virtual ISA

LLVM

14,398

12

1

[]

[ "<s>", "static", "const", "char", "*", "reg_name_with_mode", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "int", "mlen", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "regno", "==", "R0_REGNO", "&&", "mlen", "==", "1", ...

[ "Since", "register", "names", "indicate", "the", "mode", "they", "'re", "used", "in", ",", "we", "need", "a", "way", "to", "determine", "which", "name", "to", "refer", "to", "the", "register", "with", ".", "Called", "by", "print_operand", "(", ")", "." ]

[ "m32c", "1", "\"r0l\"", "3", "4", "\"r2r0\"", "6", "\"r2r1r0\"", "8", "\"r3r1r2r0\"", "1", "\"r1l\"", "3", "4", "\"r3r1\"", "3", "4", "\"a1a0\"" ]

m32c2

reg_name_with_mode

m32c

MPU

GCC

14,399

140

1

[]