docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "AlphaFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin",...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::IMM_LOW", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::IMM_LOW", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "A...	AlphaFrameLowering	emitPrologue	Alpha	MPU	LLVM	14,400	486	1	[]
[ "<s>", "bool", "canCauseFpMLxStall", "(", "unsigned", "Opcode", ")", "const", "{", "return", "MLxHazardOpcodes", ".", "count", "(", "Opcode", ")", ";", "}", "</s>" ]	[ "canCauseFpMLxStall", "-", "Return", "true", "if", "an", "instruction", "of", "the", "specified", "opcode", "will", "cause", "stalls", "when", "scheduled", "after", "(", "within", "4-cycle", "window", ")", "a", "fp", "MLA", "/", "MLS", "instruction", "." ]	[ "ARM" ]	ARMBaseInstrInfo (2)1	canCauseFpMLxStall	ARM	CPU	LLVM	14,401	17	1	[]
[ "<s>", "const", "char", "", "arm_strip_name_encoding", "(", "const", "char", "", "name", ")", "{", "int", "skip", ";", "while", "(", "(", "skip", "=", "arm_get_strip_length", "(", "*", "name", ")", ")", ")", "name", "+=", "skip", ";", "return", "name...	[ "Return", "a", "pointer", "to", "a", "function", "'s", "name", "with", "any", "and", "all", "prefix", "encodings", "stripped", "from", "it", "." ]	[ "arm" ]	arm	arm_strip_name_encoding	arm	CPU	GCC	14,402	34	1	[]
[ "<s>", "void", "ATTRIBUTE_UNUSED", "ix86_debug_options", "(", "void", ")", "{", "char", "*", "opts", "=", "ix86_target_string", "(", "ix86_isa_flags", ",", "target_flags", ",", "ix86_arch_string", ",", "ix86_tune_string", ",", "ix86_fpmath", ",", "true", ")", ";",...	[ "Function", "that", "is", "callable", "from", "the", "debugger", "to", "print", "the", "current", "options", "." ]	[ "i386", "\"%s\\n\\n\"", "\"<no options>\\n\\n\"" ]	i3864	ix86_debug_options	i386	CPU	GCC	14,403	57	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "R600" ]	AMDGPUAsmParser18	print	R600	GPU	LLVM	14,404	11	1	[]
[ "<s>", "unsigned", "char", "PPCSubtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "PPCII", "::", "MO_PIC_FLA...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "PowerPC", "PPC", "PPCII::MO_PIC_FLAG", "PPCII::MO_NLP_FLAG", "PPCII::MO_PIC_FLAG", "PPCII::MO_PIC_FLAG", "PPCII::MO_NLP_FLAG" ]	PPCSubtarget	classifyGlobalReference	PowerPC	CPU	LLVM	14,405	65	1	[]
[ "<s>", "void", "AArch64ConditionOptimizer", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64ConditionOptimizer26	getAnalysisUsage	AArch64	CPU	LLVM	14,406	55	1	[]
[ "<s>", "static", "bool", "xtensa_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "xtensa_tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "xtensa" ]	xtensa	xtensa_cannot_force_const_mem	xtensa	MPU	GCC	14,407	19	1	[]
[ "<s>", "void", "ix86_split_fp_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "target1", ",", "rtx", "target2", ",", "rtx", "tmp", ")", "{", "rtx", "condition", ";", "rtx_insn", "*", "i", ";", "if", "(", "t...	[ "Split", "branch", "based", "on", "floating", "point", "condition", "." ]	[ "i386", "0" ]	i3866	ix86_split_fp_branch	i386	CPU	GCC	14,408	104	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine103	addPreEmitPass	AMDGPU	GPU	LLVM	14,409	42	1	[]
[ "<s>", "static", "rtx", "pru_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "FIRST_RETVAL_REGNU...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "pru" ]	pru	pru_function_value	pru	CPU	GCC	14,410	28	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]	ARMISelLowering140	allowsMisalignedMemoryAccesses	ARM	CPU	LLVM	14,411	150	1	[]
[ "<s>", "MachineMemOperand", "::", "Flags", "SystemZTargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "auto", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "if", ...	[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering (2)2	getTargetMMOFlags	SystemZ	CPU	LLVM	14,412	132	1	[]
[ "<s>", "static", "int", "avr_naked_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "gcc_assert", "(", "TREE_CODE", "(", "func", ")", "==", "FUNCTION_DECL", ")", ";", "a", "=", "lookup_attribute", "(", "\"naked\"", ",", "DECL_ATTRIBUTES", "(", ...	[ "Return", "non-zero", "if", "FUNC", "is", "a", "naked", "function", "." ]	[ "avr", "\"naked\"" ]	avr3	avr_naked_function_p	avr	MPU	GCC	14,413	39	1	[]
[ "<s>", "bool", "HexagonOptAddrMode", "::", "isValidOffset", "(", "MachineInstr", "", "MI", ",", "int", "Offset", ")", "{", "unsigned", "AlignMask", "=", "0", ";", "switch", "(", "HII", "->", "getMemAccessSize", "(", "", "MI", ")", ")", "{", "case", "He...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "0", "HexagonII::MemAccessSize", "0x7", "HexagonII::MemAccessSize", "0x3", "HexagonII::MemAccessSize", "0x1", "HexagonII::MemAccessSize", "0x0", "0" ]	HexagonOptAddrMode (2)	isValidOffset	Hexagon	DSP	LLVM	14,414	119	1	[]
[ "<s>", "static", "bool", "hwloop_optimize", "(", "hwloop_info", "loop", ")", "{", "int", "i", ";", "edge", "entry_edge", ";", "basic_block", "entry_bb", ";", "rtx", "iter_reg", ";", "rtx_insn", "", "insn", ",", "", "seq", ",", "*", "entry_after", ";", ...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "to", "optimize", "LOOP", "in", "a", "machine-specific", "fashion", ";", "returns", "true", "if", "successful", "and", "false", "if", "the", "hwloop_fail", "function", "should", "be", "called",...	[ "xtensa", "1", "\";; loop %d is not innermost\\n\"", "\";; loop %d has more than one entry\\n\"", "\";; loop %d is not entered from head\\n\"", "\";; loop %d has invalid insn\\n\"", "\";; loop %d uses iterator\\n\"", "\";; loop %d start_label not before loop_end\\n\"", "1", "0" ]	xtensa4	hwloop_optimize	xtensa	MPU	GCC	14,415	470	1	[]
[ "<s>", "void", "MipsGOT", "::", "reserve", "(", "size_t", "pNum", ")", "{", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "pNum", ";", "++", "i", ")", "createEntry", "(", "0", ",", "m_SectionData", ")", ";", "}", "</s>" ]	[ "Grow", "the", "map", "so", "that", "it", "has", "at", "least", "Size", "buckets", ".", "Does", "not", "shrink", "." ]	[ "Mips", "Mips", "0", "0" ]	MipsGOT	reserve	Mips	CPU	LLVM	14,416	31	1	[]
[ "<s>", "const", "uint16_t", "", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegsV2", "[", "]", "=", "{", "Hexagon", "::", "R24", ",", "Hexagon", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Hexagon", "Hexagon", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27...	HexagonRegisterInfo37	getCalleeSavedRegs	Hexagon	DSP	LLVM	14,417	145	1	[]
[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]	[ "Z80" ]	Z80InstrInfo2	isSubregFoldable	Z80	MPU	LLVM	14,418	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"LoongArch Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "LoongArch", "\"LoongArch Assembly Printer\"" ]	LoongArchAsmPrinter	getPassName	LoongArch	CPU	LLVM	14,419	11	1	[]
[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "end_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", ...	[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]	[ "rs6000", "0", "32", "32", "2", "\"LPSRL\"", "\"LPSRE\"", "0", "1", "\"cmpd 0,%0,%1\"", "\"cmpw 0,%0,%1\"", "\"\\tbeq 0,\"", "1", "\"addi %0,%0,%1\"", "1", "0", "\"stw %1,0(%0)\"", "\"\\tb \"", "\"\"" ]	rs60004	output_probe_stack_range	rs6000	CPU	GCC	14,420	184	1	[]
[ "<s>", "StackOffset", "AArch64FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&",...	[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]	[ "AArch64", "AArch64", "\"Offset from the SP for \"", "\" is \"", "\"\\n\"", "AArch64::SP", "AArch64", "AArch64::SP" ]	AArch64FrameLowering102	getFrameIndexReferencePreferSP	AArch64	CPU	LLVM	14,421	146	1	[]
[ "<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "1", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "ST", "->", "getAMDGPUAS", "(", ")", ".", "FLAT_ADDRESS", ":", "ST", ...	[ "Returns", "the", "address", "space", "ID", "for", "a", "target", "'s", "'flat", "'", "address", "space", "." ]	[ "AMDGPU", "1", "AMDGPU", "AMDGPU" ]	AMDGPUTargetTransformInfo (2)1	getFlatAddressSpace	AMDGPU	GPU	LLVM	14,422	38	1	[]
[ "<s>", "MachineBasicBlock", "", "GBZ80TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "const", "{", "llvm_unreachable", "(", "\"Custom inserters are disabled.\"", ")", ";", "return", "null...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "GBZ80", "GB", "\"Custom inserters are disabled.\"" ]	GBZ80ISelLowering	EmitInstrWithCustomInserter	GBZ80	MPU	LLVM	14,423	25	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "getTargetStreamer", "(", ")", "&&", "!", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", "initializeTargetID", "(", "M", ")", "...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "AMDGPU", "AMDGPU", "2", "1", "\"AMD\"", "\"AMDGPU\"" ]	AMDGPUAsmPrinter22	emitStartOfAsmFile	AMDGPU	GPU	LLVM	14,424	216	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "AArch64", "AArch64", "1", "0" ]	AArch64TargetTransformInfo25	getGatherScatterOpCost	AArch64	CPU	LLVM	14,425	183	1	[]
[ "<s>", "void", "AMDGPUCFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "", "MBB", "->", "succ_begin", "(", ")", ")", ";",...	[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDILCFGStructurizer	removeSuccessor	AMDGPU	GPU	LLVM	14,426	31	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "isZero", "(", "const", "BitTracker", "::", "RegisterCell", "&", "RC", ",", "uint16_t", "B", ",", "uint16_t", "W", ")", "{", "assert", "(", "B", "<", "RC", ".", "width", "(", ")", "&&", "B", "+", "W", "<=", ...	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonBitSimplify (2)	isZero	Hexagon	DSP	LLVM	14,427	76	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", "==", "FK_NONE", ";", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "X86", "X86" ]	X86AsmBackend (2)2	shouldForceRelocation	X86	CPU	LLVM	14,428	29	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo12	getCalleeSavedRegs	AArch64	CPU	LLVM	14,429	248	1	[]
[ "<s>", "static", "tree", "ix86_vectorize_builtin_scatter", "(", "const_tree", "vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX512F", ")", "return", "...	[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "scatter", "store", "with", "register", "type", "VECTYPE", "and", "index", "type", "INDEX_TYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]	[ "i386", "0", "8", "1", "0" ]	i386	ix86_vectorize_builtin_scatter	i386	CPU	GCC	14,430	369	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1Ins...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering15	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	14,431	215	1	[]
[ "<s>", "static", "rtx", "get_thread_pointer", "(", "machine_mode", "tp_mode", ",", "bool", "to_reg", ")", "{", "rtx", "tp", "=", "gen_rtx_UNSPEC", "(", "ptr_mode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "UNSPEC_TP", ")", ";", "if", "(", ...	[ "Load", "the", "thread", "pointer", ".", "If", "TO_REG", "is", "true", ",", "force", "it", "into", "a", "register", "." ]	[ "i386", "1" ]	i386	get_thread_pointer	i386	CPU	GCC	14,432	82	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::READCYCLECOUNTER", "0", "SP::ASR23", "MVT::i32", "SP::G0", "MVT::i32", "ISD::BUILD_PAIR", ...	SparcISelLowering26	ReplaceNodeResults	Sparc	CPU	LLVM	14,433	503	1	[]
[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM::tPUSH", "0", "1" ]	Thumb1InstrInfo15	spillCalleeSavedRegisters	ARM	CPU	LLVM	14,434	144	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "GV", ")", "\|\|", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "ass...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "PowerPC", "PPC", "\"llvm.\"", "\"Unhandled intrinsic global variable.\"", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]	PPCAsmPrinter10	emitGlobalVariable	PowerPC	CPU	LLVM	14,435	380	1	[]
[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "RISCV::FeatureStdExtZbproposedc", "RISCV::Feature...	RISCVDisassembler23	getInstruction	RISCV	CPU	LLVM	14,436	316	1	[]
[ "<s>", "tree", "aarch64_general_builtin_rsqrt", "(", "unsigned", "int", "fn", ")", "{", "if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv2df", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V2DF", "]", ";", "if", "(", "fn", "==", "AARCH64_...	[ "Return", "builtin", "for", "reciprocal", "square", "root", "." ]	[ "aarch64" ]	aarch64-builtins	aarch64_general_builtin_rsqrt	aarch64	CPU	GCC	14,437	48	1	[]
[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbere...	[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]	[ "s390", "32", "0", "32", "0", "32", "0", "0", "12", "0", "0", "16", "6", "16" ]	s3908	s390_register_info	s390	MPU	GCC	14,438	324	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", "\|\|", "Kind", "==", "k_Memri", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "RegImm", ".", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "AVR", "\"Invalid access!\"" ]	AVRAsmParser10	getReg	AVR	MPU	LLVM	14,439	28	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "assert", "(", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "isSimpl...	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "X86", "X86", "ISD::LoadExtType", "\"illegal to narrow\"", "X86ISD::WrapperRIP", "0", "X86II::MO_GOTTPOFF", "0", "0", "ISD::EXTRACT_SUBVECTOR", "ISD::STORE" ]	X86ISelLowering (2)5	shouldReduceLoadWidth	X86	CPU	LLVM	14,440	216	1	[]
[ "<s>", "void", "StackPU2AsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "StackPU2MCInstLower", "MCInstLowering", "(", "OutContext", ",", "", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "StackPU2", "StackPU2", "StackPU2" ]	StackPU2AsmPrinter	emitInstruction	StackPU2	CPU	LLVM	14,441	42	1	[]
[ "<s>", "unsigned", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STSri", "\|\|", "MI", ".", "getOpcode",...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "VE", "VE", "VE::STSri", "VE::STLri", "VE::STUri", "0", "1", "1", "0", "0", "2", "0" ]	VEInstrInfo15	isStoreToStackSlot	VE	CPU	LLVM	14,442	118	1	[]
[ "<s>", "static", "bool", "riscv_valid_lo_sum_p", "(", "enum", "riscv_symbol_type", "sym_type", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "0", ")", "return", "false", ";", "if", "(", "!", "risc...	[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYM_TYPE", "." ]	[ "riscv", "0" ]	riscv2	riscv_valid_lo_sum_p	riscv	CPU	GCC	14,443	62	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "SPReg"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "RISCV", "RISCV", "RISCV::X2", "0", "0", "RISCV::ADJCALLSTACKDOWN" ]	RISCVFrameLowering10	eliminateCallFramePseudoInstr	RISCV	CPU	LLVM	14,444	122	1	[]
[ "<s>", "rtx", "riscv_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";",...	[ "Implement", "RETURN_ADDR_RTX", ".", "We", "do", "not", "support", "moving", "back", "to", "a", "previous", "frame", "." ]	[ "riscv", "0" ]	riscv	riscv_return_addr	riscv	CPU	GCC	14,445	29	1	[]
[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "2", ";", "}", "</s>" ]	[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]	[ "Teak", "2" ]	TeakFrameLowering	stackSlotSize	Teak	DSP	LLVM	14,446	10	1	[]
[ "<s>", "bool", "ARCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARC", "ARC", "\"Restore callee saved registers: \"", "\"\\n\"", "ARC::R14" ]	ARCFrameLowering1	restoreCalleeSavedRegisters	ARC	MPU	LLVM	14,447	82	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]	SystemZFrameLowering12	determineCalleeSaves	SystemZ	CPU	LLVM	14,448	258	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::BlockAddress", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::VASTART", "ISD::VAARG" ]	VEISelLowering	LowerOperation	VE	CPU	LLVM	14,449	110	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "TM", "->", "isPagerando", "(", ")", ")", "{", "addPass", "(", "createAArch64PagerandoOptimizer...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine5	addPreRegAlloc	AArch64	CPU	LLVM	14,450	91	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]	MSP430FrameLowering1	spillCalleeSavedRegisters	MSP430	MPU	LLVM	14,451	188	1	[]
[ "<s>", "Align", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", ":", ...	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR10", "PPC::DIR_PWR_FUTURE", "1", "32", "PPC", "0", "32", "16", "32", "32" ]	PPCISelLowering100	getPrefLoopAlignment	PowerPC	CPU	LLVM	14,452	243	1	[]
[ "<s>", "static", "inline", "bool", "offset_9bit_signed_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ","...	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]	[ "aarch64", "256", "255" ]	aarch64	offset_9bit_signed_scaled_p	aarch64	CPU	GCC	14,453	42	1	[]
[ "<s>", "static", "void", "avr_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "avr_pgm_check_var_decl", "(", "node", ")", ";", "if", "(", "TREE_CODE", "(", "node", ")", "==", "VAR_DECL", "&&", "(", "TREE_STATIC", "(", "no...	[ "Add", "the", "section", "attribute", "if", "the", "variable", "is", "in", "progmem", "." ]	[ "avr", "\"variable %q+D located in address space %qs beyond flash \"", "\"of %d KiB\"", "2", "\"variable %q+D located in address space %qs\"", "\" which is not supported for architecture %qs\"", "\"__attribute__((progmem))\"", "\"\\n%?: %t\\n%t\\n\"", "\"variable %q+D must be const in order to be pu...	avr4	avr_insert_attributes	avr	MPU	GCC	14,454	224	1	[]
[ "<s>", "void", "MipsSERegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips", "Mips", "Mips::SP_64", "Mips::SP" ]	MipsSERegisterInfo15	eliminateCallFramePseudoInstr	Mips	CPU	LLVM	14,455	132	1	[]
[ "<s>", "static", "tree", "ix86_build_builtin_va_list_abi", "(", "enum", "calling_abi", "abi", ")", "{", "tree", "f_gpr", ",", "f_fpr", ",", "f_ovf", ",", "f_sav", ",", "record", ",", "type_decl", ";", "if", "(", "!", "TARGET_64BIT", "\|\|", "abi", "==", "MS_...	[ "Returns", "the", "calling", "convention", "specific", "va_list", "date", "type", ".", "The", "argument", "ABI", "can", "be", "DEFAULT_ABI", ",", "MS_ABI", ",", "or", "SYSV_ABI", "." ]	[ "i386", "\"__va_list_tag\"", "\"gp_offset\"", "\"fp_offset\"", "\"overflow_arg_area\"", "\"reg_save_area\"" ]	i3864	ix86_build_builtin_va_list_abi	i386	CPU	GCC	14,456	223	1	[]
[ "<s>", "TargetPassConfig", "*", "GCNTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GCNPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)	createPassConfig	AMDGPU	GPU	LLVM	14,457	21	1	[]
[ "<s>", "TargetIRAnalysis", "HexagonTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "HexagonTTIImpl", "(", "this", ...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	getTargetIRAnalysis	Hexagon	DSP	LLVM	14,458	35	1	[]
[ "<s>", "virtual", "const", "NVPTXInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine13	getInstrInfo	NVPTX	GPU	LLVM	14,459	14	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "De...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "PPC", "PPC", "PPC" ]	PPCISelLowering15	LowerCall	PowerPC	CPU	LLVM	14,460	204	1	[]
[ "<s>", "unsigned", "XCoreRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...	[ "Debug", "information", "queries", "." ]	[ "XCore", "XCore", "XCore::R10", "XCore::SP" ]	XCoreRegisterInfo15	getFrameRegister	XCore	MPU	LLVM	14,461	44	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine23	addPreRegAlloc	ARM	CPU	LLVM	14,462	61	1	[]
[ "<s>", "int", "romp_makes_calls", "(", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next_insn", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN",...	[ "Return", "non-zero", "if", "this", "function", "makes", "calls", "or", "has", "fp", "operations", "(", "which", "are", "really", "calls", ")", "." ]	[ "romp", "1", "1", "0" ]	romp	romp_makes_calls	romp	MPU	GCC	14,463	103	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FPR64RegClass", "RISCV::FSGNJ_D", "\"Impossible reg-to-reg copy\"" ]	RISCVInstrInfo	copyPhysReg	RISCV	CPU	LLVM	14,464	165	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addReq...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SIPreAllocateWWMRegs	getAnalysisUsage	AMDGPU	GPU	LLVM	14,465	69	1	[]
[ "<s>", "bool", "M68kOperand", "::", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "KindTy", "::", "Imm", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "M68k", "M68k" ]	M68kAsmParser	isImm	M68k	MPU	LLVM	14,466	16	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430FrameLowering1	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	14,467	143	1	[]
[ "<s>", "static", "void", "riscv_expand_conditional_move_onesided", "(", "rtx", "dest", ",", "rtx", "cons", ",", "rtx", "alt", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")"...	[ "Helper", "to", "emit", "two", "one-sided", "conditional", "moves", "for", "the", "movecc", "." ]	[ "riscv" ]	riscv1	riscv_expand_conditional_move_onesided	riscv	CPU	GCC	14,468	182	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_ext_builtin", "(", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "int", "elt", ";", "rtx", "op0", ";", "arg0", "=", "CALL_EXPR_ARG", ...	[ "Expand", "vec_ext", "builtin", "." ]	[ "rs6000", "0", "1" ]	rs60004	altivec_expand_vec_ext_builtin	rs6000	CPU	GCC	14,469	139	1	[]
[ "<s>", "int", "HexagonMCInstrInfo", "::", "getMaxValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isExtendable", "(", "MCII", ",", "MCI", ")", "\|\|", "HexagonMCInstrInfo"...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "Hexagon", "1", "1", "1", "Hexagon", "1" ]	HexagonMCInstrInfo (2)1	getMaxValue	Hexagon	DSP	LLVM	14,470	85	1	[]
[ "<s>", "static", "bool", "const_load_sequence_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "\|\|", "ins...	[ "Return", "TRUE", "if", "insn", "is", "a", "swap", "fed", "by", "a", "load", "from", "the", "constant", "pool", "." ]	[ "powerpcspe", "0", "0", "0", "0", "0", "0" ]	powerpcspe	const_load_sequence_p	powerpcspe	CPU	GCC	14,471	359	1	[]
[ "<s>", "EVT", "WebAssemblyTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "VT", ".", "change...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyISelLowering (2)1	getSetCCResultType	WebAssembly	Virtual ISA	LLVM	14,472	47	1	[]
[ "<s>", "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "int", "regs_saved_rounding", "=", "0", ";", "int", "total_saved_regs_space", ";", "int", "total_auto_space", ";", "int", "save_flags", "=", "...	[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "sh", "0", "8", "8", "0", "0", "0", "1" ]	sh3	initial_elimination_offset	sh	CPU	GCC	14,473	342	1	[]
[ "<s>", "void", "RISCVTargetStreamer", "::", "reset", "(", ")", "{", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetStreamer (2)	reset	RISCV	CPU	LLVM	14,474	8	1	[]
[ "<s>", "MCObjectStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "PowerPC" ]	PPCMCTargetDesc17	getStreamer	PowerPC	CPU	LLVM	14,475	17	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::Move32R16", "Mips::SP", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering	emitEpilogue	Mips	CPU	LLVM	14,476	137	1	[]
[ "<s>", "static", "rtx", "set_frame_related_p", "(", "void", ")", "{", "rtx_insn", "", "seq", "=", "get_insns", "(", ")", ";", "rtx_insn", "", "insn", ";", "end_sequence", "(", ")", ";", "if", "(", "!", "seq", ")", "return", "NULL_RTX", ";", "if", "...	[ "Helper", "function", "to", "set", "RTX_FRAME_RELATED_P", "on", "instructions", ",", "including", "sequences", "." ]	[ "tilegx", "1", "1" ]	tilegx	set_frame_related_p	tilegx	VLIW	GCC	14,477	94	1	[]
[ "<s>", "static", "inline", "void", "xtensa_reorg_loops", "(", "void", ")", "{", "}", "</s>" ]	[ "Run", "from", "machine_dependent_reorg", ",", "this", "pass", "looks", "for", "doloop_end", "insns", "and", "tries", "to", "rewrite", "the", "RTL", "of", "these", "loops", "so", "that", "proper", "Xtensa", "hardware", "loops", "are", "generated", "." ]	[ "xtensa" ]	xtensa4	xtensa_reorg_loops	xtensa	MPU	GCC	14,478	9	1	[]
[ "<s>", "opt_machine_mode", "aarch64_sve_data_mode", "(", "scalar_mode", "inner_mode", ",", "poly_uint64", "nunits", ")", "{", "enum", "mode_class", "mclass", "=", "(", "is_a", "<", "scalar_float_mode", ">", "(", "inner_mode", ")", "?", "MODE_VECTOR_FLOAT", ":", "M...	[ "Return", "the", "SVE", "vector", "mode", "that", "has", "NUNITS", "elements", "of", "mode", "INNER_MODE", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_data_mode	aarch64	CPU	GCC	14,479	70	1	[]
[ "<s>", "static", "void", "mmix_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "func", ")", "{", "const", "char",...	[ "ASM_OUTPUT_MI_THUNK", "." ]	[ "mmix", "0", "65536", "\"\\tINCL %s,%d\\n\"", "0", "255", "\"\\tSUBU %s,%s,%d\\n\"", "255", "1", "\"\\tADDU %s,%s,$255\\n\"", "\"\\tJMP \"", "0", "0", "\"\\n\"" ]	mmix	mmix_asm_output_mi_thunk	mmix	CPU	GCC	14,480	173	1	[]
[ "<s>", "void", "MOSNoRecurse", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "CallGraphWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "CallGraphWrapperPass", ">", "(", ")", ";"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "MOS", "MOS" ]	MOSNoRecurse	getAnalysisUsage	MOS	MPU	LLVM	14,481	30	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "ite...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "\"\\n\"", "XCore", "XCore", "4", "XCore::R10", "0", "4", "XCore::LR", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::RETSP_u6", "XCore::RET...	XCoreRegisterInfo11	emitEpilogue	XCore	MPU	LLVM	14,482	392	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser13	validateTargetOperandClass	AMDGPU	GPU	LLVM	14,483	234	1	[]
[ "<s>", "bool", "X86MCInstrAnalysis", "::", "clearsSuperRegisters", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCInst", "&", "Inst", ",", "APInt", "&", "Mask", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", ...	[ "Returns", "true", "if", "at", "least", "one", "of", "the", "register", "writes", "performed", "by", "." ]	[ "X86", "X86", "\"Unexpected number of bits in the mask!\"", "X86II::EncodingMask", "X86II::VEX", "X86II::EncodingMask", "X86II::EVEX", "X86II::EncodingMask", "X86II::XOP", "X86::GR32RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "0", "0" ]	X86MCTargetDesc13	clearsSuperRegisters	X86	CPU	LLVM	14,484	330	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "AArch64" ]	AArch64RegisterInfo24	requiresFrameIndexScavenging	AArch64	CPU	LLVM	14,485	15	1	[]
[ "<s>", "static", "void", "aarch64_print_hint_for_core_or_arch", "(", "const", "char", "", "str", ",", "bool", "arch", ")", "{", "auto_vec", "<", "const", "char", "", ">", "candidates", ";", "const", "struct", "processor", "*", "entry", "=", "arch", "?", ...	[ "Print", "a", "hint", "with", "a", "suggestion", "for", "a", "core", "or", "architecture", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", ".", "ARCH", "is", "true", "if", "the", "user", "is", "asking", "for"...	[ "aarch64", "\"valid arguments are: %s;\"", "\" did you mean %qs?\"" ]	aarch644	aarch64_print_hint_for_core_or_arch	aarch64	CPU	GCC	14,486	94	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\""...	AMDGPUSubtarget55	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	14,487	286	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb1Only", "(",...	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]	[ "ARM", "ARM", "ARM::LDR", "ARM::LDRB", "ARM::LDRD", "ARM::LDRH", "ARM::LDRSB", "ARM::LDRSH", "ARM::VLDRD", "ARM::VLDRS", "ARM::t2LDRi8", "ARM::t2LDRDi8", "ARM::t2LDRSHi8", "ARM::t2LDRi12", "ARM::t2LDRSHi12", "ARM::LDR", "ARM::LDRB", "ARM::LDRD", "ARM::LDRH", "ARM::LDRSB", "AR...	ARMBaseInstrInfo43	areLoadsFromSameBasePtr	ARM	CPU	LLVM	14,488	344	1	[]
[ "<s>", "inline", "hashval_t", "mips_lo_sum_offset_hasher", "::", "hash", "(", "const", "mips_lo_sum_offset", "*", "entry", ")", "{", "return", "mips_hash_base", "(", "entry", "->", "base", ")", ";", "}", "</s>" ]	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "mips" ]	mips	hash	mips	CPU	GCC	14,489	21	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", ")", "const...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1" ]	WebAssemblyISelLowering (2)1	CanLowerReturn	WebAssembly	Virtual ISA	LLVM	14,490	39	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::AND", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "I...	ARMISelLowering71	PerformDAGCombine	ARM	CPU	LLVM	14,491	261	1	[]
[ "<s>", "static", "bool", "mips_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mabi_", ":", "if", "(", "strcmp", "(", "arg", ",", ...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "mips", "\"32\"", "0", "\"o64\"", "0", "\"n32\"", "0", "\"64\"", "0", "\"eabi\"", "0", "0", "\"mips\"", "0" ]	mips3	mips_handle_option	mips	CPU	GCC	14,492	166	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]	HexagonHazardRecognizer1	EmitInstruction	Hexagon	DSP	LLVM	14,493	398	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo39	storeRegToStackSlot	AMDGPU	GPU	LLVM	14,494	439	1	[]
[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", "!=", "MVT", "::", "f64", ";", "}", "</s>" ]	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "SystemZ", "MVT::f64" ]	SystemZISelLowering33	ShouldShrinkFPConstant	SystemZ	CPU	LLVM	14,495	17	1	[]
[ "<s>", "const", "SPIRVRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVSubtarget	getRegisterInfo	SPIRV	Virtual ISA	LLVM	14,496	18	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", ")", "{", "cons...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "RISCV", "RISCV", "\"0(\"", "RISCV", "\")\"" ]	RISCVAsmPrinter	PrintAsmMemoryOperand	RISCV	CPU	LLVM	14,497	89	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]	[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "Mips", "\"Byval argument's alignment should be a multiple of\"", "\"RegSizeInBytes.\"", "2", "0" ]	MipsISelLowering (2)5	HandleByVal	Mips	CPU	LLVM	14,498	238	1	[]
[ "<s>", "void", "M88kPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "if", "(", "!", "DisableDelaySlotFiller", ")", "addPass", "(", "createM88kDelaySlotFiller", "(", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "M88k", "M88k", "M88k" ]	M88kTargetMachine	addPreEmitPass	M88k	MPU	LLVM	14,499	30	1	[]

[ "<s>", "void", "AlphaFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin",...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::IMM_LOW", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::IMM_LOW", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "A...

AlphaFrameLowering

emitPrologue

Alpha

MPU

LLVM

14,400

486

1

[]

[ "<s>", "bool", "canCauseFpMLxStall", "(", "unsigned", "Opcode", ")", "const", "{", "return", "MLxHazardOpcodes", ".", "count", "(", "Opcode", ")", ";", "}", "</s>" ]

[ "canCauseFpMLxStall", "-", "Return", "true", "if", "an", "instruction", "of", "the", "specified", "opcode", "will", "cause", "stalls", "when", "scheduled", "after", "(", "within", "4-cycle", "window", ")", "a", "fp", "MLA", "/", "MLS", "instruction", "." ]

[ "ARM" ]

ARMBaseInstrInfo (2)1

canCauseFpMLxStall

ARM

CPU

LLVM

14,401

17

1

[]

[ "<s>", "const", "char", "*", "arm_strip_name_encoding", "(", "const", "char", "*", "name", ")", "{", "int", "skip", ";", "while", "(", "(", "skip", "=", "arm_get_strip_length", "(", "*", "name", ")", ")", ")", "name", "+=", "skip", ";", "return", "name...

[ "Return", "a", "pointer", "to", "a", "function", "'s", "name", "with", "any", "and", "all", "prefix", "encodings", "stripped", "from", "it", "." ]

[ "arm" ]

arm

arm_strip_name_encoding

arm

CPU

GCC

14,402

34

1

[]

[ "<s>", "void", "ATTRIBUTE_UNUSED", "ix86_debug_options", "(", "void", ")", "{", "char", "*", "opts", "=", "ix86_target_string", "(", "ix86_isa_flags", ",", "target_flags", ",", "ix86_arch_string", ",", "ix86_tune_string", ",", "ix86_fpmath", ",", "true", ")", ";",...

[ "Function", "that", "is", "callable", "from", "the", "debugger", "to", "print", "the", "current", "options", "." ]

[ "i386", "\"%s\\n\\n\"", "\"<no options>\\n\\n\"" ]

i3864

ix86_debug_options

i386

CPU

GCC

14,403

57

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "R600" ]

AMDGPUAsmParser18

print

R600

GPU

LLVM

14,404

11

1

[]

[ "<s>", "unsigned", "char", "PPCSubtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", ")", "return", "PPCII", "::", "MO_PIC_FLA...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "PowerPC", "PPC", "PPCII::MO_PIC_FLAG", "PPCII::MO_NLP_FLAG", "PPCII::MO_PIC_FLAG", "PPCII::MO_PIC_FLAG", "PPCII::MO_NLP_FLAG" ]

PPCSubtarget

classifyGlobalReference

PowerPC

CPU

LLVM

14,405

65

1

[]

[ "<s>", "void", "AArch64ConditionOptimizer", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64ConditionOptimizer26

getAnalysisUsage

AArch64

CPU

LLVM

14,406

55

1

[]

[ "<s>", "static", "bool", "xtensa_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "xtensa_tls_referenced_p", "(", "x", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "xtensa" ]

xtensa

xtensa_cannot_force_const_mem

xtensa

MPU

GCC

14,407

19

1

[]

[ "<s>", "void", "ix86_split_fp_branch", "(", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "target1", ",", "rtx", "target2", ",", "rtx", "tmp", ")", "{", "rtx", "condition", ";", "rtx_insn", "*", "i", ";", "if", "(", "t...

[ "Split", "branch", "based", "on", "floating", "point", "condition", "." ]

[ "i386", "0" ]

i3866

ix86_split_fp_branch

i386

CPU

GCC

14,408

104

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine103

addPreEmitPass

AMDGPU

GPU

LLVM

14,409

42

1

[]

[ "<s>", "static", "rtx", "pru_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "FIRST_RETVAL_REGNU...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "pru" ]

pru

pru_function_value

pru

CPU

GCC

14,410

28

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "ARM", "ARM", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f64", "MVT::v2f64" ]

ARMISelLowering140

allowsMisalignedMemoryAccesses

ARM

CPU

LLVM

14,411

150

1

[]

[ "<s>", "MachineMemOperand", "::", "Flags", "SystemZTargetLowering", "::", "getTargetMMOFlags", "(", "const", "Instruction", "&", "I", ")", "const", "{", "if", "(", "auto", "*", "SI", "=", "dyn_cast", "<", "StoreInst", ">", "(", "&", "I", ")", ")", "if", ...

[ "This", "callback", "is", "used", "to", "inspect", "load/store", "instructions", "and", "add", "target-specific", "MachineMemOperand", "flags", "to", "them", "." ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering (2)2

getTargetMMOFlags

SystemZ

CPU

LLVM

14,412

132

1

[]

[ "<s>", "static", "int", "avr_naked_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "gcc_assert", "(", "TREE_CODE", "(", "func", ")", "==", "FUNCTION_DECL", ")", ";", "a", "=", "lookup_attribute", "(", "\"naked\"", ",", "DECL_ATTRIBUTES", "(", ...

[ "Return", "non-zero", "if", "FUNC", "is", "a", "naked", "function", "." ]

[ "avr", "\"naked\"" ]

avr3

avr_naked_function_p

avr

MPU

GCC

14,413

39

1

[]

[ "<s>", "bool", "HexagonOptAddrMode", "::", "isValidOffset", "(", "MachineInstr", "*", "MI", ",", "int", "Offset", ")", "{", "unsigned", "AlignMask", "=", "0", ";", "switch", "(", "HII", "->", "getMemAccessSize", "(", "*", "MI", ")", ")", "{", "case", "He...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "0", "HexagonII::MemAccessSize", "0x7", "HexagonII::MemAccessSize", "0x3", "HexagonII::MemAccessSize", "0x1", "HexagonII::MemAccessSize", "0x0", "0" ]

HexagonOptAddrMode (2)

isValidOffset

Hexagon

DSP

LLVM

14,414

119

1

[]

[ "<s>", "static", "bool", "hwloop_optimize", "(", "hwloop_info", "loop", ")", "{", "int", "i", ";", "edge", "entry_edge", ";", "basic_block", "entry_bb", ";", "rtx", "iter_reg", ";", "rtx_insn", "*", "insn", ",", "*", "seq", ",", "*", "entry_after", ";", ...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "Called", "to", "optimize", "LOOP", "in", "a", "machine-specific", "fashion", ";", "returns", "true", "if", "successful", "and", "false", "if", "the", "hwloop_fail", "function", "should", "be", "called",...

[ "xtensa", "1", "\";; loop %d is not innermost\\n\"", "\";; loop %d has more than one entry\\n\"", "\";; loop %d is not entered from head\\n\"", "\";; loop %d has invalid insn\\n\"", "\";; loop %d uses iterator\\n\"", "\";; loop %d start_label not before loop_end\\n\"", "1", "0" ]

xtensa4

hwloop_optimize

xtensa

MPU

GCC

14,415

470

1

[]

[ "<s>", "void", "MipsGOT", "::", "reserve", "(", "size_t", "pNum", ")", "{", "for", "(", "size_t", "i", "=", "0", ";", "i", "<", "pNum", ";", "++", "i", ")", "createEntry", "(", "0", ",", "m_SectionData", ")", ";", "}", "</s>" ]

[ "Grow", "the", "map", "so", "that", "it", "has", "at", "least", "Size", "buckets", ".", "Does", "not", "shrink", "." ]

[ "Mips", "Mips", "0", "0" ]

MipsGOT

reserve

Mips

CPU

LLVM

14,416

31

1

[]

[ "<s>", "const", "uint16_t", "*", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegsV2", "[", "]", "=", "{", "Hexagon", "::", "R24", ",", "Hexagon", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Hexagon", "Hexagon", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27...

HexagonRegisterInfo37

getCalleeSavedRegs

Hexagon

DSP

LLVM

14,417

145

1

[]

[ "<s>", "bool", "isSubregFoldable", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Check", "whether", "the", "target", "can", "fold", "a", "load", "that", "feeds", "a", "subreg", "operand", "(", "or", "a", "subreg", "operand", "that", "feeds", "a", "store", ")", "." ]

[ "Z80" ]

Z80InstrInfo2

isSubregFoldable

Z80

MPU

LLVM

14,418

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"LoongArch Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "LoongArch", "\"LoongArch Assembly Printer\"" ]

LoongArchAsmPrinter

getPassName

LoongArch

CPU

LLVM

14,419

11

1

[]

[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "end_lab", "[", "32", "]", ";", "rtx", "xops", "[", "2", ...

[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]

[ "rs6000", "0", "32", "32", "2", "\"LPSRL\"", "\"LPSRE\"", "0", "1", "\"cmpd 0,%0,%1\"", "\"cmpw 0,%0,%1\"", "\"\\tbeq 0,\"", "1", "\"addi %0,%0,%1\"", "1", "0", "\"stw %1,0(%0)\"", "\"\\tb \"", "\"\"" ]

rs60004

output_probe_stack_range

rs6000

CPU

GCC

14,420

184

1

[]

[ "<s>", "StackOffset", "AArch64FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&",...

[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]

[ "AArch64", "AArch64", "\"Offset from the SP for \"", "\" is \"", "\"\\n\"", "AArch64::SP", "AArch64", "AArch64::SP" ]

AArch64FrameLowering102

getFrameIndexReferencePreferSP

AArch64

CPU

LLVM

14,421

146

1

[]

[ "<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "1", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "ST", "->", "getAMDGPUAS", "(", ")", ".", "FLAT_ADDRESS", ":", "ST", ...

[ "Returns", "the", "address", "space", "ID", "for", "a", "target", "'s", "'flat", "'", "address", "space", "." ]

[ "AMDGPU", "1", "AMDGPU", "AMDGPU" ]

AMDGPUTargetTransformInfo (2)1

getFlatAddressSpace

AMDGPU

GPU

LLVM

14,422

38

1

[]

[ "<s>", "MachineBasicBlock", "*", "GBZ80TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "llvm_unreachable", "(", "\"Custom inserters are disabled.\"", ")", ";", "return", "null...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "GBZ80", "GB", "\"Custom inserters are disabled.\"" ]

GBZ80ISelLowering

EmitInstrWithCustomInserter

GBZ80

MPU

LLVM

14,423

25

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "getTargetStreamer", "(", ")", "&&", "!", "getTargetStreamer", "(", ")", "->", "getTargetID", "(", ")", ")", "initializeTargetID", "(", "M", ")", "...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "AMDGPU", "AMDGPU", "2", "1", "\"AMD\"", "\"AMDGPU\"" ]

AMDGPUAsmPrinter22

emitStartOfAsmFile

AMDGPU

GPU

LLVM

14,424

216

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "AArch64", "AArch64", "1", "0" ]

AArch64TargetTransformInfo25

getGatherScatterOpCost

AArch64

CPU

LLVM

14,425

183

1

[]

[ "<s>", "void", "AMDGPUCFGStructurizer", "::", "removeSuccessor", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "while", "(", "MBB", "->", "succ_size", "(", ")", ")", "MBB", "->", "removeSuccessor", "(", "*", "MBB", "->", "succ_begin", "(", ")", ")", ";",...

[ "Remove", "specified", "successor", "from", "the", "successors", "list", "of", "this", "MachineBasicBlock", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDILCFGStructurizer

removeSuccessor

AMDGPU

GPU

LLVM

14,426

31

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "isZero", "(", "const", "BitTracker", "::", "RegisterCell", "&", "RC", ",", "uint16_t", "B", ",", "uint16_t", "W", ")", "{", "assert", "(", "B", "<", "RC", ".", "width", "(", ")", "&&", "B", "+", "W", "<=", ...

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonBitSimplify (2)

isZero

Hexagon

DSP

LLVM

14,427

76

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", ")", "{", "return", "Fixup", ".", "getKind", "(", ")", "==", "FK_NONE", ";", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "X86", "X86" ]

X86AsmBackend (2)2

shouldForceRelocation

X86

CPU

LLVM

14,428

29

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo12

getCalleeSavedRegs

AArch64

CPU

LLVM

14,429

248

1

[]

[ "<s>", "static", "tree", "ix86_vectorize_builtin_scatter", "(", "const_tree", "vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX512F", ")", "return", "...

[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "scatter", "store", "with", "register", "type", "VECTYPE", "and", "index", "type", "INDEX_TYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]

[ "i386", "0", "8", "1", "0" ]

i386

ix86_vectorize_builtin_scatter

i386

CPU

GCC

14,430

369

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1Ins...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering15

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

14,431

215

1

[]

[ "<s>", "static", "rtx", "get_thread_pointer", "(", "machine_mode", "tp_mode", ",", "bool", "to_reg", ")", "{", "rtx", "tp", "=", "gen_rtx_UNSPEC", "(", "ptr_mode", ",", "gen_rtvec", "(", "1", ",", "const0_rtx", ")", ",", "UNSPEC_TP", ")", ";", "if", "(", ...

[ "Load", "the", "thread", "pointer", ".", "If", "TO_REG", "is", "true", ",", "force", "it", "into", "a", "register", "." ]

[ "i386", "1" ]

i386

get_thread_pointer

i386

CPU

GCC

14,432

82

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::READCYCLECOUNTER", "0", "SP::ASR23", "MVT::i32", "SP::G0", "MVT::i32", "ISD::BUILD_PAIR", ...

SparcISelLowering26

ReplaceNodeResults

Sparc

CPU

LLVM

14,433

503

1

[]

[ "<s>", "bool", "Thumb1InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM::tPUSH", "0", "1" ]

Thumb1InstrInfo15

spillCalleeSavedRegisters

ARM

CPU

LLVM

14,434

144

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "if", "(", "isSpecialLLVMGlobalArrayToSkip", "(", "GV", ")", "||", "isSpecialLLVMGlobalArrayForStaticInit", "(", "GV", ")", ")", "return", ";", "ass...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "PowerPC", "PPC", "\"llvm.\"", "\"Unhandled intrinsic global variable.\"", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]

PPCAsmPrinter10

emitGlobalVariable

PowerPC

CPU

LLVM

14,435

380

1

[]

[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "\"Trying RISCV32 table :\\n\"", "4", "2", "0", "support::endian", "RISCV::Feature64Bit", "\"Trying RISCV32Only_16 table (16-bit Instruction):\\n\"", "RISCV", "2", "RISCV::FeatureStdExtZbproposedc", "RISCV::Feature...

RISCVDisassembler23

getInstruction

RISCV

CPU

LLVM

14,436

316

1

[]

[ "<s>", "tree", "aarch64_general_builtin_rsqrt", "(", "unsigned", "int", "fn", ")", "{", "if", "(", "fn", "==", "AARCH64_SIMD_BUILTIN_UNOP_sqrtv2df", ")", "return", "aarch64_builtin_decls", "[", "AARCH64_BUILTIN_RSQRT_V2DF", "]", ";", "if", "(", "fn", "==", "AARCH64_...

[ "Return", "builtin", "for", "reciprocal", "square", "root", "." ]

[ "aarch64" ]

aarch64-builtins

aarch64_general_builtin_rsqrt

aarch64

CPU

GCC

14,437

48

1

[]

[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbere...

[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]

[ "s390", "32", "0", "32", "0", "32", "0", "0", "12", "0", "0", "16", "6", "16" ]

s3908

s390_register_info

s390

MPU

GCC

14,438

324

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "(", "Kind", "==", "k_Register", "||", "Kind", "==", "k_Memri", ")", "&&", "\"Invalid access!\"", ")", ";", "return", "RegImm", ".", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "AVR", "\"Invalid access!\"" ]

AVRAsmParser10

getReg

AVR

MPU

LLVM

14,439

28

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "assert", "(", "cast", "<", "LoadSDNode", ">", "(", "Load", ")", "->", "isSimpl...

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "X86", "X86", "ISD::LoadExtType", "\"illegal to narrow\"", "X86ISD::WrapperRIP", "0", "X86II::MO_GOTTPOFF", "0", "0", "ISD::EXTRACT_SUBVECTOR", "ISD::STORE" ]

X86ISelLowering (2)5

shouldReduceLoadWidth

X86

CPU

LLVM

14,440

216

1

[]

[ "<s>", "void", "StackPU2AsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "StackPU2MCInstLower", "MCInstLowering", "(", "OutContext", ",", "*", "this", ")", ";", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "StackPU2", "StackPU2", "StackPU2" ]

StackPU2AsmPrinter

emitInstruction

StackPU2

CPU

LLVM

14,441

42

1

[]

[ "<s>", "unsigned", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STSri", "||", "MI", ".", "getOpcode",...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "VE", "VE", "VE::STSri", "VE::STLri", "VE::STUri", "0", "1", "1", "0", "0", "2", "0" ]

VEInstrInfo15

isStoreToStackSlot

VE

CPU

LLVM

14,442

118

1

[]

[ "<s>", "static", "bool", "riscv_valid_lo_sum_p", "(", "enum", "riscv_symbol_type", "sym_type", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "0", ")", "return", "false", ";", "if", "(", "!", "risc...

[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYM_TYPE", "." ]

[ "riscv", "0" ]

riscv2

riscv_valid_lo_sum_p

riscv

CPU

GCC

14,443

62

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "RISCVFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "unsigned", "SPReg"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "RISCV", "RISCV", "RISCV::X2", "0", "0", "RISCV::ADJCALLSTACKDOWN" ]

RISCVFrameLowering10

eliminateCallFramePseudoInstr

RISCV

CPU

LLVM

14,444

122

1

[]

[ "<s>", "rtx", "riscv_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";",...

[ "Implement", "RETURN_ADDR_RTX", ".", "We", "do", "not", "support", "moving", "back", "to", "a", "previous", "frame", "." ]

[ "riscv", "0" ]

riscv

riscv_return_addr

riscv

CPU

GCC

14,445

29

1

[]

[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "2", ";", "}", "</s>" ]

[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]

[ "Teak", "2" ]

TeakFrameLowering

stackSlotSize

Teak

DSP

LLVM

14,446

10

1

[]

[ "<s>", "bool", "ARCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARC", "ARC", "\"Restore callee saved registers: \"", "\"\\n\"", "ARC::R14" ]

ARCFrameLowering1

restoreCalleeSavedRegisters

ARC

MPU

LLVM

14,447

82

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]

SystemZFrameLowering12

determineCalleeSaves

SystemZ

CPU

LLVM

14,448

258

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::BlockAddress", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::VASTART", "ISD::VAARG" ]

VEISelLowering

LowerOperation

VE

CPU

LLVM

14,449

110

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "TM", "->", "isPagerando", "(", ")", ")", "{", "addPass", "(", "createAArch64PagerandoOptimizer...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine5

addPreRegAlloc

AArch64

CPU

LLVM

14,450

91

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]

MSP430FrameLowering1

spillCalleeSavedRegisters

MSP430

MPU

LLVM

14,451

188

1

[]

[ "<s>", "Align", "PPCTargetLowering", "::", "getPrefLoopAlignment", "(", "MachineLoop", "*", "ML", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "DIR_970", ":", ...

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "PowerPC", "PPC", "PPC::DIR_970", "PPC::DIR_PWR4", "PPC::DIR_PWR5", "PPC::DIR_PWR5X", "PPC::DIR_PWR6", "PPC::DIR_PWR6X", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR10", "PPC::DIR_PWR_FUTURE", "1", "32", "PPC", "0", "32", "16", "32", "32" ]

PPCISelLowering100

getPrefLoopAlignment

PowerPC

CPU

LLVM

14,452

243

1

[]

[ "<s>", "static", "inline", "bool", "offset_9bit_signed_scaled_p", "(", "machine_mode", "mode", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "multiple", ";", "return", "(", "constant_multiple_p", "(", "offset", ",", "GET_MODE_SIZE", "(", "mode", ")", ","...

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "multiplied", "by", "the", "size", "of", "MODE", "." ]

[ "aarch64", "256", "255" ]

aarch64

offset_9bit_signed_scaled_p

aarch64

CPU

GCC

14,453

42

1

[]

[ "<s>", "static", "void", "avr_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "avr_pgm_check_var_decl", "(", "node", ")", ";", "if", "(", "TREE_CODE", "(", "node", ")", "==", "VAR_DECL", "&&", "(", "TREE_STATIC", "(", "no...

[ "Add", "the", "section", "attribute", "if", "the", "variable", "is", "in", "progmem", "." ]

[ "avr", "\"variable %q+D located in address space %qs beyond flash \"", "\"of %d KiB\"", "2", "\"variable %q+D located in address space %qs\"", "\" which is not supported for architecture %qs\"", "\"__attribute__((progmem))\"", "\"\\n%?: %t\\n%t\\n\"", "\"variable %q+D must be const in order to be pu...

avr4

avr_insert_attributes

avr

MPU

GCC

14,454

224

1

[]

[ "<s>", "void", "MipsSERegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips", "Mips", "Mips::SP_64", "Mips::SP" ]

MipsSERegisterInfo15

eliminateCallFramePseudoInstr

Mips

CPU

LLVM

14,455

132

1

[]

[ "<s>", "static", "tree", "ix86_build_builtin_va_list_abi", "(", "enum", "calling_abi", "abi", ")", "{", "tree", "f_gpr", ",", "f_fpr", ",", "f_ovf", ",", "f_sav", ",", "record", ",", "type_decl", ";", "if", "(", "!", "TARGET_64BIT", "||", "abi", "==", "MS_...

[ "Returns", "the", "calling", "convention", "specific", "va_list", "date", "type", ".", "The", "argument", "ABI", "can", "be", "DEFAULT_ABI", ",", "MS_ABI", ",", "or", "SYSV_ABI", "." ]

[ "i386", "\"__va_list_tag\"", "\"gp_offset\"", "\"fp_offset\"", "\"overflow_arg_area\"", "\"reg_save_area\"" ]

i3864

ix86_build_builtin_va_list_abi

i386

CPU

GCC

14,456

223

1

[]

[ "<s>", "TargetPassConfig", "*", "GCNTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GCNPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)

createPassConfig

AMDGPU

GPU

LLVM

14,457

21

1

[]

[ "<s>", "TargetIRAnalysis", "HexagonTargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "HexagonTTIImpl", "(", "this", ...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

getTargetIRAnalysis

Hexagon

DSP

LLVM

14,458

35

1

[]

[ "<s>", "virtual", "const", "NVPTXInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine13

getInstrInfo

NVPTX

GPU

LLVM

14,459

14

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "De...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "PPC", "PPC", "PPC" ]

PPCISelLowering15

LowerCall

PowerPC

CPU

LLVM

14,460

204

1

[]

[ "<s>", "unsigned", "XCoreRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retu...

[ "Debug", "information", "queries", "." ]

[ "XCore", "XCore", "XCore::R10", "XCore::SP" ]

XCoreRegisterInfo15

getFrameRegister

XCore

MPU

LLVM

14,461

44

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine23

addPreRegAlloc

ARM

CPU

LLVM

14,462

61

1

[]

[ "<s>", "int", "romp_makes_calls", "(", ")", "{", "rtx", "insn", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "next_insn", "(", "insn", ")", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "CALL_INSN",...

[ "Return", "non-zero", "if", "this", "function", "makes", "calls", "or", "has", "fp", "operations", "(", "which", "are", "really", "calls", ")", "." ]

[ "romp", "1", "1", "0" ]

romp

romp_makes_calls

romp

MPU

GCC

14,463

103

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FPR64RegClass", "RISCV::FSGNJ_D", "\"Impossible reg-to-reg copy\"" ]

RISCVInstrInfo

copyPhysReg

RISCV

CPU

LLVM

14,464

165

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addReq...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SIPreAllocateWWMRegs

getAnalysisUsage

AMDGPU

GPU

LLVM

14,465

69

1

[]

[ "<s>", "bool", "M68kOperand", "::", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "KindTy", "::", "Imm", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "M68k", "M68k" ]

M68kAsmParser

isImm

M68k

MPU

LLVM

14,466

16

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430FrameLowering1

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

14,467

143

1

[]

[ "<s>", "static", "void", "riscv_expand_conditional_move_onesided", "(", "rtx", "dest", ",", "rtx", "cons", ",", "rtx", "alt", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")"...

[ "Helper", "to", "emit", "two", "one-sided", "conditional", "moves", "for", "the", "movecc", "." ]

[ "riscv" ]

riscv1

riscv_expand_conditional_move_onesided

riscv

CPU

GCC

14,468

182

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_ext_builtin", "(", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", ",", "mode0", ";", "tree", "arg0", ",", "arg1", ";", "int", "elt", ";", "rtx", "op0", ";", "arg0", "=", "CALL_EXPR_ARG", ...

[ "Expand", "vec_ext", "builtin", "." ]

[ "rs6000", "0", "1" ]

rs60004

altivec_expand_vec_ext_builtin

rs6000

CPU

GCC

14,469

139

1

[]

[ "<s>", "int", "HexagonMCInstrInfo", "::", "getMaxValue", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isExtendable", "(", "MCII", ",", "MCI", ")", "||", "HexagonMCInstrInfo"...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "Hexagon", "1", "1", "1", "Hexagon", "1" ]

HexagonMCInstrInfo (2)1

getMaxValue

Hexagon

DSP

LLVM

14,470

85

1

[]

[ "<s>", "static", "bool", "const_load_sequence_p", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ")", "{", "unsigned", "uid", "=", "INSN_UID", "(", "insn", ")", ";", "if", "(", "!", "insn_entry", "[", "uid", "]", ".", "is_swap", "||", "ins...

[ "Return", "TRUE", "if", "insn", "is", "a", "swap", "fed", "by", "a", "load", "from", "the", "constant", "pool", "." ]

[ "powerpcspe", "0", "0", "0", "0", "0", "0" ]

powerpcspe

const_load_sequence_p

powerpcspe

CPU

GCC

14,471

359

1

[]

[ "<s>", "EVT", "WebAssemblyTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "C", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "VT", ".", "change...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyISelLowering (2)1

getSetCCResultType

WebAssembly

Virtual ISA

LLVM

14,472

47

1

[]

[ "<s>", "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "int", "regs_saved_rounding", "=", "0", ";", "int", "total_saved_regs_space", ";", "int", "total_auto_space", ";", "int", "save_flags", "=", "...

[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "sh", "0", "8", "8", "0", "0", "0", "1" ]

sh3

initial_elimination_offset

sh

CPU

GCC

14,473

342

1

[]

[ "<s>", "void", "RISCVTargetStreamer", "::", "reset", "(", ")", "{", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetStreamer (2)

reset

RISCV

CPU

LLVM

14,474

8

1

[]

[ "<s>", "MCObjectStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCObjectStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "PowerPC" ]

PPCMCTargetDesc17

getStreamer

PowerPC

CPU

LLVM

14,475

17

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::Move32R16", "Mips::SP", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering

emitEpilogue

Mips

CPU

LLVM

14,476

137

1

[]

[ "<s>", "static", "rtx", "set_frame_related_p", "(", "void", ")", "{", "rtx_insn", "*", "seq", "=", "get_insns", "(", ")", ";", "rtx_insn", "*", "insn", ";", "end_sequence", "(", ")", ";", "if", "(", "!", "seq", ")", "return", "NULL_RTX", ";", "if", "...

[ "Helper", "function", "to", "set", "RTX_FRAME_RELATED_P", "on", "instructions", ",", "including", "sequences", "." ]

[ "tilegx", "1", "1" ]

tilegx

set_frame_related_p

tilegx

VLIW

GCC

14,477

94

1

[]

[ "<s>", "static", "inline", "void", "xtensa_reorg_loops", "(", "void", ")", "{", "}", "</s>" ]

[ "Run", "from", "machine_dependent_reorg", ",", "this", "pass", "looks", "for", "doloop_end", "insns", "and", "tries", "to", "rewrite", "the", "RTL", "of", "these", "loops", "so", "that", "proper", "Xtensa", "hardware", "loops", "are", "generated", "." ]

[ "xtensa" ]

xtensa4

xtensa_reorg_loops

xtensa

MPU

GCC

14,478

9

1

[]

[ "<s>", "opt_machine_mode", "aarch64_sve_data_mode", "(", "scalar_mode", "inner_mode", ",", "poly_uint64", "nunits", ")", "{", "enum", "mode_class", "mclass", "=", "(", "is_a", "<", "scalar_float_mode", ">", "(", "inner_mode", ")", "?", "MODE_VECTOR_FLOAT", ":", "M...

[ "Return", "the", "SVE", "vector", "mode", "that", "has", "NUNITS", "elements", "of", "mode", "INNER_MODE", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_data_mode

aarch64

CPU

GCC

14,479

70

1

[]

[ "<s>", "static", "void", "mmix_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "func", ")", "{", "const", "char",...

[ "ASM_OUTPUT_MI_THUNK", "." ]

[ "mmix", "0", "65536", "\"\\tINCL %s,%d\\n\"", "0", "255", "\"\\tSUBU %s,%s,%d\\n\"", "255", "1", "\"\\tADDU %s,%s,$255\\n\"", "\"\\tJMP \"", "0", "0", "\"\\n\"" ]

mmix

mmix_asm_output_mi_thunk

mmix

CPU

GCC

14,480

173

1

[]

[ "<s>", "void", "MOSNoRecurse", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "CallGraphWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "CallGraphWrapperPass", ">", "(", ")", ";"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "MOS", "MOS" ]

MOSNoRecurse

getAnalysisUsage

MOS

MPU

LLVM

14,481

30

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "ite...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "\"\\n\"", "XCore", "XCore", "4", "XCore::R10", "0", "4", "XCore::LR", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::RETSP_u6", "XCore::RET...

XCoreRegisterInfo11

emitEpilogue

XCore

MPU

LLVM

14,482

392

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser13

validateTargetOperandClass

AMDGPU

GPU

LLVM

14,483

234

1

[]

[ "<s>", "bool", "X86MCInstrAnalysis", "::", "clearsSuperRegisters", "(", "const", "MCRegisterInfo", "&", "MRI", ",", "const", "MCInst", "&", "Inst", ",", "APInt", "&", "Mask", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "Info", "->", "get", ...

[ "Returns", "true", "if", "at", "least", "one", "of", "the", "register", "writes", "performed", "by", "." ]

[ "X86", "X86", "\"Unexpected number of bits in the mask!\"", "X86II::EncodingMask", "X86II::VEX", "X86II::EncodingMask", "X86II::EVEX", "X86II::EncodingMask", "X86II::XOP", "X86::GR32RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "0", "0" ]

X86MCTargetDesc13

clearsSuperRegisters

X86

CPU

LLVM

14,484

330

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "AArch64" ]

AArch64RegisterInfo24

requiresFrameIndexScavenging

AArch64

CPU

LLVM

14,485

15

1

[]

[ "<s>", "static", "void", "aarch64_print_hint_for_core_or_arch", "(", "const", "char", "*", "str", ",", "bool", "arch", ")", "{", "auto_vec", "<", "const", "char", "*", ">", "candidates", ";", "const", "struct", "processor", "*", "entry", "=", "arch", "?", ...

[ "Print", "a", "hint", "with", "a", "suggestion", "for", "a", "core", "or", "architecture", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", ".", "ARCH", "is", "true", "if", "the", "user", "is", "asking", "for"...

[ "aarch64", "\"valid arguments are: %s;\"", "\" did you mean %qs?\"" ]

aarch644

aarch64_print_hint_for_core_or_arch

aarch64

CPU

GCC

14,486

94

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\""...

AMDGPUSubtarget55

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

14,487

286

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb1Only", "(",...

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

[ "ARM", "ARM", "ARM::LDR", "ARM::LDRB", "ARM::LDRD", "ARM::LDRH", "ARM::LDRSB", "ARM::LDRSH", "ARM::VLDRD", "ARM::VLDRS", "ARM::t2LDRi8", "ARM::t2LDRDi8", "ARM::t2LDRSHi8", "ARM::t2LDRi12", "ARM::t2LDRSHi12", "ARM::LDR", "ARM::LDRB", "ARM::LDRD", "ARM::LDRH", "ARM::LDRSB", "AR...

ARMBaseInstrInfo43

areLoadsFromSameBasePtr

ARM

CPU

LLVM

14,488

344

1

[]

[ "<s>", "inline", "hashval_t", "mips_lo_sum_offset_hasher", "::", "hash", "(", "const", "mips_lo_sum_offset", "*", "entry", ")", "{", "return", "mips_hash_base", "(", "entry", "->", "base", ")", ";", "}", "</s>" ]

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "mips" ]

mips

hash

mips

CPU

GCC

14,489

21

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", ",", "MachineFunction", "&", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMContext", "&", ")", "const...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1" ]

WebAssemblyISelLowering (2)1

CanLowerReturn

WebAssembly

Virtual ISA

LLVM

14,490

39

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::AND", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::BUILD_VECTOR", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::INTRINSIC_WO_CHAIN", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "I...

ARMISelLowering71

PerformDAGCombine

ARM

CPU

LLVM

14,491

261

1

[]

[ "<s>", "static", "bool", "mips_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mabi_", ":", "if", "(", "strcmp", "(", "arg", ",", ...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "mips", "\"32\"", "0", "\"o64\"", "0", "\"n32\"", "0", "\"64\"", "0", "\"eabi\"", "0", "0", "\"mips\"", "0" ]

mips3

mips_handle_option

mips

CPU

GCC

14,492

166

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "!", "MI", ")", "return", ";", "for", "(", "const", "MachineOperand", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "\"Expecting .new store\"", "\" Add instruction \"", "0", "1", "1", "0" ]

HexagonHazardRecognizer1

EmitInstruction

Hexagon

DSP

LLVM

14,493

398

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo39

storeRegToStackSlot

AMDGPU

GPU

LLVM

14,494

439

1

[]

[ "<s>", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", "!=", "MVT", "::", "f64", ";", "}", "</s>" ]

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "SystemZ", "MVT::f64" ]

SystemZISelLowering33

ShouldShrinkFPConstant

SystemZ

CPU

LLVM

14,495

17

1

[]

[ "<s>", "const", "SPIRVRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVSubtarget

getRegisterInfo

SPIRV

Virtual ISA

LLVM

14,496

18

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", ")", "{", "cons...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "RISCV", "RISCV", "\"0(\"", "RISCV", "\")\"" ]

RISCVAsmPrinter

PrintAsmMemoryOperand

RISCV

CPU

LLVM

14,497

89

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFL", "=", "Subtarget", ".", "getFrameLowering", "(", ")", ...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "Mips", "\"Byval argument's alignment should be a multiple of\"", "\"RegSizeInBytes.\"", "2", "0" ]

MipsISelLowering (2)5

HandleByVal

Mips

CPU

LLVM

14,498

238

1

[]

[ "<s>", "void", "M88kPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "BranchRelaxation", ")", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "if", "(", "!", "DisableDelaySlotFiller", ")", "addPass", "(", "createM88kDelaySlotFiller", "(", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "M88k", "M88k", "M88k" ]

M88kTargetMachine

addPreEmitPass

M88k

MPU

LLVM

14,499

30

1

[]