docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "arc_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "arc_tp_regno", ")", "return", "true", ";", "if", "(", "reload_completed", ")", "{", "if", "(", "ARC_INTERRUPT_P", "(", "cfun", "->", "machine", "->", "fn_type", ...	[ "Implement", "EPILOGUE__USES", ".", "Return", "true", "if", "REGNO", "should", "be", "added", "to", "the", "deemed", "uses", "of", "the", "epilogue", ".", "We", "use", "the", "return", "address", "arc_return_address_regs", "[", "arc_compute_function_type", "(", ...	[ "arc" ]	arc6	arc_epilogue_uses	arc	MPU	GCC	15,300	87	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Replace Physical Registers\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"TVM Replace Physical Registers\"" ]	TVMReplacePhysRegs	getPassName	TVM	Virtual ISA	LLVM	15,301	11	1	[]
[ "<s>", "rtx", "aarch64_simd_vect_par_cnst_half", "(", "machine_mode", "mode", ",", "int", "nunits", ",", "bool", "high", ")", "{", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "2", ")", ";", "int", "high_base", "=", "nunits", "/", "2", ";", "int...	[ "Construct", "and", "return", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "(", "HIGH", "==", "FALSE", ")", "half", "of", "the", "vector", ...	[ "aarch64", "2", "2", "0", "0", "2" ]	aarch64	aarch64_simd_vect_par_cnst_half	aarch64	CPU	GCC	15,302	107	1	[]
[ "<s>", "static", "tree", "make_dispatcher_decl", "(", "const", "tree", "decl", ")", "{", "tree", "func_decl", ";", "char", "*", "func_name", ";", "tree", "fn_type", ",", "func_type", ";", "bool", "is_uniq", "=", "false", ";", "if", "(", "TREE_PUBLIC", "(",...	[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Return", "the", "decl",...	[ "i386", "0", "\"ifunc\"", "1", "1", "1", "1" ]	i3864	make_dispatcher_decl	i386	CPU	GCC	15,303	132	1	[]
[ "<s>", "bool", "AMDGPUPeepholeOpt", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "R600" ]	AMDILPeepholeOptimizer	doInitialization	R600	GPU	LLVM	15,304	14	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "ret...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "0", "8", "0", "9", "0", "1LL", "12", "1", "1", "0" ]	AArch64ISelLowering105	isLegalAddressingMode	AArch64	CPU	LLVM	15,305	193	1	[]
[ "<s>", "bool", "PPCQPXLoadSplat", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";", "con...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "4", "0", "1", "PPC::LFS", "PPC::LFD", "PPC::LFSU", "PPC::LFDU", "PPC::LFSUX", "PPC::LFDUX", "PPC::LFSX", "PPC::LFDX", "PPC::LFIWAX", "PPC::LFIWZX", "0", "0", "0", "PPC::QVESPLATI", "PPC::QVESPLATIs", "PPC::QVESPLATIb", "2", "0", "1" ]	PPCQPXLoadSplat	runOnMachineFunction	PowerPC	CPU	LLVM	15,306	505	1	[]
[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Val", ",", "SDValue", "Size", ",", "Align", "A...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "MVT::i32", "MVT::i64", "MVT::i32", "WebAssemblyISD::MEMORY_FILL", "MVT::Other", "MVT::i32" ]	WebAssemblySelectionDAGInfo8	EmitTargetCodeForMemset	WebAssembly	Virtual ISA	LLVM	15,307	148	1	[]
[ "<s>", "MCSectionPIC16", "*", "MCSectionPIC16", "::", "Create", "(", "const", "StringRef", "&", "Name", ",", "SectionKind", "K", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MCSectionPIC16", "(", "Name", ",", "K", ")", ";", ...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "PIC16", "PIC16", "PIC16", "PIC16" ]	PIC16TargetObjectFile2	Create	PIC16	MPU	LLVM	15,308	32	1	[]
[ "<s>", "static", "void", "pa_hpux_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", "\"_U_Qfsub\"", ")", ";", "set_optab_libfunc", ...	[ "Initialize", "optabs", "to", "point", "to", "HPUX", "long", "double", "emulation", "routines", "." ]	[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_qua...	pa3	pa_hpux_init_libfuncs	pa	CPU	GCC	15,309	266	1	[]
[ "<s>", "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "X86", "X86", "256", "256", "X86::RCX", "X86::RSI", "X86::RDI", "X86::ECX", "X86::ESI", "X86::EDI", "X86", "X86" ]	X86SelectionDAGInfo32	EmitTargetCodeForMemcpy	X86	CPU	LLVM	15,310	188	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "MachineFunction", "&", "MF", "=", "State", "->", "getMachineFunction", "(", ")", ";", "const",...	[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]	[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "\"Byval argument's alignment should be a multiple of\"", "\"RegSizeInBytes.\"", "2", "0" ]	MipsISelLowering58	HandleByVal	Mips	CPU	LLVM	15,311	259	1	[]
[ "<s>", "bool", "AArch64TTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsi...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "0", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "1", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_st2", "Intrinsic::...	AArch64TargetTransformInfo	getTgtMemIntrinsic	AArch64	CPU	LLVM	15,312	187	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSystemZLongBranchPass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine8	addPreEmitPass	SystemZ	CPU	LLVM	15,313	21	1	[]
[ "<s>", "static", "bool", "use_real_mask_p", "(", "enum", "predication_type_index", "pred", ")", "{", "return", "pred", "==", "PRED_TYPE_m", "\|\|", "pred", "==", "PRED_TYPE_tum", "\|\|", "pred", "==", "PRED_TYPE_tumu", "\|\|", "pred", "==", "PRED_TYPE_mu", ";", "}", ...	[ "Return", "true", "if", "predication", "is", "using", "a", "real", "mask", "operand", "." ]	[ "riscv" ]	riscv-vector-builtins	use_real_mask_p	riscv	CPU	GCC	15,314	27	1	[]
[ "<s>", "unsigned", "getMemScale", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "\"Invalid access!\"", ")", ";", "return", "Mem", ".", "Scale", ";", "}", "</s>" ]	[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]	[ "X86", "\"Invalid access!\"" ]	X86AsmParser (2)2	getMemScale	X86	CPU	LLVM	15,315	21	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Sparc Machine Code Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"Sparc Machine Code Emitter\"" ]	SparcCodeEmitter3	getPassName	Sparc	CPU	LLVM	15,316	13	1	[]
[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]	MipsCodeEmitter10	emitInstruction	Mips	CPU	LLVM	15,317	94	1	[]
[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]	AMDGPUAnnotateUniformValues1	runOnFunction	AMDGPU	GPU	LLVM	15,318	86	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "R600", "SI" ]	SIInstrInfo135	legalizeOpWithMove	R600	GPU	LLVM	15,319	189	1	[]
[ "<s>", "static", "void", "mips_ls2_dfa_post_advance_cycle", "(", "state_t", "state", ")", "{", "if", "(", "cpu_unit_reservation_p", "(", "state", ",", "mips_ls2", ".", "alu1_core_unit_code", ")", ")", "{", "gcc_assert", "(", "mips_ls2", ".", "cycle_has_multi_p", "...	[ "Initialize", "STATE", "when", "scheduling", "for", "Loongson", "2E/2F", ".", "Support", "round-robin", "dispatch", "scheme", "by", "enabling", "only", "one", "of", "ALU1/ALU2", "and", "one", "of", "FALU1/FALU2", "units", "for", "ALU1/2", "and", "FALU1/2", "inst...	[ "mips", "0", "0", "0", "0" ]	mips	mips_ls2_dfa_post_advance_cycle	mips	CPU	GCC	15,320	188	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Redundant Copy Elimination\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Redundant Copy Elimination\"" ]	AArch64RedundantCopyElimination	getPassName	AArch64	CPU	LLVM	15,321	11	1	[]
[ "<s>", "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "4", ";", "if", "(", "TUNE_LOONGSON_2EF", "\|\|", "TUNE_LOONGSON_3A", ")", "return", "4", ";", "if", "(", "TUNE_OCTEON", ")", "return", "2", ...	[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]	[ "mips", "4", "4", "2", "4", "0" ]	mips5	mips_multipass_dfa_lookahead	mips	CPU	GCC	15,322	43	1	[]
[ "<s>", "void", "RISCVTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "RISCV", "RISCV", "RISCVISD::SELECT_CC", "3", "1", "4", "1" ]	RISCVISelLowering76	computeKnownBitsForTargetNode	RISCV	CPU	LLVM	15,323	98	1	[]
[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "SUnit", "", "Node", ",", "const", "ScheduleDAG", "", "Graph", ")", "{", "return", "(", "Node", "->", "NumPreds", ">", "10", "\|\|", "Node", "->", "NumSuccs", ">", "10", ")", ";", "}", "</s>" ]	[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]	[ "Patmos", "10", "10" ]	PatmosPostRAScheduler	isNodeHidden	Patmos	VLIW	LLVM	15,324	31	1	[]
[ "<s>", "rtx", "function_expander", "::", "convert_to_pmode", "(", "rtx", "x", ")", "{", "if", "(", "ptr_mode", "==", "SImode", ")", "x", "=", "simplify_gen_unary", "(", "ZERO_EXTEND", ",", "DImode", ",", "x", ",", "SImode", ")", ";", "return", "x", ";", ...	[ "Convert", "ptr_mode", "value", "X", "to", "Pmode", "." ]	[ "aarch64" ]	aarch64-sve-builtins	convert_to_pmode	aarch64	CPU	GCC	15,325	32	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "return...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "Mips", "Mips", "MVT::f32", "MVT::f64" ]	MipsISelLowering115	isFPImmLegal	Mips	CPU	LLVM	15,326	40	1	[]
[ "<s>", "void", "X86DynAllocaExpander", "::", "lower", "(", "MachineInstr", "", "MI", ",", "Lowering", "L", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getPar...	[ "The", "instruction", "is", "lowered", "." ]	[ "X86", "X86", "0", "X86::DYN_ALLOCA_64", "4", "8", "2", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "0", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::RAX", "X86::EAX", "0", "X86::SUB64rr", "X86::SUB32rr", "0", "0" ]	X86DynAllocaExpander1	lower	X86	CPU	LLVM	15,327	499	1	[]
[ "<s>", "void", "optimization_options", "(", "int", "level", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "flag_caller_saves", "=", "0", ";", "flag_asynchronous_unwind_tables", "=", "1", ";", "if", "(", "size", "!=", "0", ")", "target_fla...	[ "Change", "optimizations", "to", "be", "performed", ",", "depending", "on", "the", "optimization", "level", ".", "LEVEL", "is", "the", "optimization", "level", "specified", ";", "2", "if", "`", "-O2", "'", "is", "specified", ",", "1", "if", "`", "-O", "'...	[ "s390", "0", "1", "0" ]	s3903	optimization_options	s390	MPU	GCC	15,328	31	1	[]
[ "<s>", "bool", "Z80FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MFI", "->", "getMaxCallFrameSize", "(", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Z80", "Z80", "0", "0" ]	Z80FrameLowering	hasFP	Z80	MPU	LLVM	15,329	45	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARM" ]	Thumb2InstrInfo11	storeRegToStackSlot	ARM	CPU	LLVM	15,330	329	1	[]
[ "<s>", "bool", "ARMFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", ...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "ARM", "ARM", "MVT::Other" ]	ARMFastISel (2)2	isTypeLegal	ARM	CPU	LLVM	15,331	63	1	[]
[ "<s>", "rtx", "frv_split_cond_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "test", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", ...	[ "Split", "a", "conditional", "move", "into", "constituent", "parts", ",", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3", "4", "5", "0", "0", "2048", "2047", "2048", "2047", "0" ]	frv2	frv_split_cond_move	frv	VLIW	GCC	15,332	413	1	[]
[ "<s>", "static", "tree", "spu_handle_fndecl_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...	[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "spu", "0", "\"%qE attribute only applies to functions\"" ]	spu	spu_handle_fndecl_attribute	spu	MPU	GCC	15,333	54	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Sparc", "Sparc", "SPISD::SELECT_ICC", "SPISD::SELECT_XCC", "SPISD::SELECT_FCC", "1", "1", "0", "1" ]	SparcISelLowering (2)2	computeKnownBitsForTargetNode	Sparc	CPU	LLVM	15,334	121	1	[]
[ "<s>", "void", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy",...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "X86", "X86", "X86", "X86", "1", "4", "8", "0" ]	X86CallLowering16	splitToValueTypes	X86	CPU	LLVM	15,335	216	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AArch64", "AArch64", "1", "0", "32", "0U", "AArch64::GPR32RegClass", "MVT::i64", "0U", "AArch64::GPR64RegClass", "MVT::f16", "0U", "AArch64::FPR16RegClass", "MVT::f32", "0U", "AArch64::FPR32RegClass", "MVT::f64", "0U", "AArch64::FPR64RegClass", "64", "0U", "AArch64::VPR64R...	AArch64ISelLowering123	getRegForInlineAsmConstraint	AArch64	CPU	LLVM	15,336	248	1	[]
[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "ARMBaseTargetMachine", "&", "ARM_TM", "=", "static_cast", "<", "const", "ARMBaseTargetMachine", "&", ">", "("...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "ARM", "ARM::FeatureExecuteOnly", "ARM", "\".text\"", "0", "\"\"", "0U" ]	ARMTargetObjectFile11	Initialize	ARM	CPU	LLVM	15,337	135	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominators...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86FloatingPoint21	getAnalysisUsage	X86	CPU	LLVM	15,338	38	1	[]
[ "<s>", "const", "char", "", "output_v9branch", "(", "rtx", "op", ",", "rtx", "dest", ",", "int", "reg", ",", "int", "label", ",", "int", "reversed", ",", "int", "annul", ",", "rtx_insn", "", "insn", ")", "{", "static", "char", "string", "[", "64", ...	[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "testing", "register", "REG", ".", "LABEL", "is", "the", "operand", "number", "of", "the", "label", ";", "REG", "is", "the", "operand", "number", "of", "the", "r...	[ "sparc", "64", "0", "3", "\"brnz\"", "\"brz\"", "\"brgez\"", "\"brlz\"", "\"brlez\"", "\"brgz\"", "\",a\"", "2", "0", "\",pt\"", "\",pn\"", "3", "8", "1", "260000", "260000", "0", "\".+12\\n\\t nop\\n\\t\"", "3", "12", "\"b\\t\"", "2", "\"ba,pt\\t%%xcc, \"", "13...	sparc	output_v9branch	sparc	CPU	GCC	15,339	460	1	[]
[ "<s>", "void", "ScheduleDAGPostRA", "::", "schedule", "(", ")", "{", "buildSchedGraph", "(", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "{", "unsigned", "Broken", "=", "AntiDepBreak", "->",...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Patmos", "0", "8", "\"******** List Scheduling ******\\n\"", "0", "\"Nonempty unscheduled zone.\"", "\"* Final schedule for BB#\"", "\" ***\\n\"" ]	PatmosPostRAScheduler1	schedule	Patmos	VLIW	LLVM	15,340	345	1	[]
[ "<s>", "bool", "MSP430FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", ")", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "MSP430", "MSP430" ]	MSP430FrameInfo	hasFP	MSP430	MPU	LLVM	15,341	48	1	[]
[ "<s>", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "20", ";", "}", "</s>" ]	[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]	[ "TPC", "20" ]	TPCInstrInfo	getMachineCSELookAheadLimit	TPC	Virtual ISA	LLVM	15,342	11	1	[]
[ "<s>", "void", "PatmosFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Patmos", "Patmos", "Patmos::SFREEi", "0xFFF", "Patmos::ADDi", "Patmos::RSP", "Patmos::RSP", "Patmos::ADDl", "Patmos::RSP", "Patmos::RSP" ]	PatmosFrameLowering	emitEpilogue	Patmos	VLIW	LLVM	15,343	213	1	[]
[ "<s>", "static", "void", "fr30_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "mem", ";", "emit_block_move...	[ "Implement", "TARGET_TRAMPOLINE_INIT", "." ]	[ "fr30", "0", "4", "12" ]	fr30	fr30_trampoline_init	fr30	DSP	GCC	15,344	83	1	[]
[ "<s>", "void", "aarch64_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "fndecl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "struct", "cl_target_option", "...	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "aarch64", "\"\\t.arch %s\\n\"", "\"\\t\"", "\".tune %s\\n\"", "\"function\"" ]	aarch643	aarch64_declare_function_name	aarch64	CPU	GCC	15,345	185	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCContext", "&", "Context", "=", "MCA", ".", "getContext", "(", ")", ";", "MCStreamer", "...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "Mips", "Mips", "Mips::FeatureN64", "\".MIPS.options\"", "1", "1", "40", "1", "0", "2", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "8", "\".reginfo\"", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "...	MipsTargetStreamer3	finish	Mips	CPU	LLVM	15,346	305	1	[]
[ "<s>", "void", "Z80AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setO...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Z80", "Z80", "Z80" ]	Z80AsmPrinter (3)	EmitInstruction	Z80	MPU	LLVM	15,347	83	1	[]
[ "<s>", "static", "uint16_t", "flags", "(", "uint16_t", "T", ")", "{", "return", "T", "&", "FlagMask", ";", "}", "</s>" ]	[ "Get", "the", "flags", "for", "this", "GlobalValue", "(", "see", "struct", "GVFlags", ")", "." ]	[ "Hexagon" ]	RDFGraph	flags	Hexagon	DSP	LLVM	15,348	14	1	[]
[ "<s>", "static", "void", "rs6000_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "int", "regsize", "=", "(", "TARGET_32BIT", ")", "?", "4", ":", "8", ";", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", ...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...	[ "rs6000", "4", "8", "0", "0", "\"You cannot take the address of a nested function if you use \"", "\"the -mno-pointers-to-nested-functions option.\"", "0", "0", "2", "\"__trampoline_setup\"", "4" ]	rs60004	rs6000_trampoline_init	rs6000	CPU	GCC	15,349	248	1	[]
[ "<s>", "virtual", "uint64_t", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "R600", "0" ]	AMDGPUCodeEmitter	getMachineOpValue	R600	GPU	LLVM	15,350	20	1	[]
[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "\"Empty DFA table!\"", "8" ]	R600Packetizer31	runOnMachineFunction	R600	GPU	LLVM	15,351	439	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]	HexagonISelLowering (2)	LowerReturn	Hexagon	DSP	LLVM	15,352	226	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM", "0" ]	ARMISelLowering11	shouldExpandAtomicCmpXchgInIR	ARM	CPU	LLVM	15,353	23	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "1" ]	AArch64TargetMachine49	addIRPasses	AArch64	CPU	LLVM	15,354	144	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Annotate Uniform Values\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Annotate Uniform Values\"" ]	AMDGPUAnnotateUniformValues	getPassName	AMDGPU	GPU	LLVM	15,355	11	1	[]
[ "<s>", "void", "MipsFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineF...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "16", "Mips::AT_64", "Mips::AT", "Mips", "Mips::loadImmediate", "0" ]	MipsFrameLowering10	emitEpilogue	Mips	CPU	LLVM	15,356	364	1	[]
[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "enum", "machine_mode...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0" ]	mips3	mips_block_move_straight	mips	CPU	GCC	15,357	335	1	[]
[ "<s>", "bool", "use_simple_return_p", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "arm_compute_frame_layout", "(", ")", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "return", "offsets"...	[ "Return", "TRUE", "if", "we", "should", "try", "to", "use", "a", "simple_return", "insn", ",", "i.e", ".", "perform", "shrink-wrapping", "if", "possible", ".", "This", "is", "the", "case", "if", "we", "need", "to", "emit", "a", "prologue", ",", "which", ...	[ "arm", "0" ]	arm	use_simple_return_p	arm	CPU	GCC	15,358	33	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disableP...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine34	addIRPasses	NVPTX	GPU	LLVM	15,359	151	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "lowerRE...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "ISD::RETURNADDR", "ISD::SELECT_CC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::ConstantPool", "ISD::VASTART", "ISD::VAARG", "ISD::ATOMIC_FENCE", "ISD::STACKSAVE", "ISD::STACKRESTORE", "ISD::FRAMEADDR", "ISD::ADD", "\...	RISCVISelLowering75	LowerOperation	RISCV	CPU	LLVM	15,360	238	1	[]
[ "<s>", "static", "void", "mips_prepare_builtin_arg", "(", "struct", "expand_operand", "*", "op", ",", "tree", "exp", ",", "unsigned", "int", "argno", ")", "{", "tree", "arg", ";", "rtx", "value", ";", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "argno", ...	[ "Take", "the", "head", "of", "argument", "list", "", "ARGLIST", "and", "convert", "it", "into", "a", "form", "suitable", "for", "input", "operand", "OP", "of", "instruction", "ICODE", ".", "Return", "the", "value", "and", "point", "", "ARGLIST", "at", ...	[ "mips" ]	mips	mips_prepare_builtin_arg	mips	CPU	GCC	15,361	55	1	[]
[ "<s>", "int", "getFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]	[ "Return", "the", "DWARF", "format", "of", "this", "table", "." ]	[ "TPC" ]	TPCInstPrinter	getFormat	TPC	Virtual ISA	LLVM	15,362	10	1	[]
[ "<s>", "void", "ARCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "ARC", "ARC" ]	ARCInstPrinter	printInst	ARC	MPU	LLVM	15,363	38	1	[]
[ "<s>", "static", "rtx", "gen_reg_or_parallel", "(", "enum", "machine_mode", "mode", ",", "enum", "machine_mode", "orig_mode", ",", "unsigned", "int", "regno", ")", "{", "rtx", "tmp", ";", "if", "(", "orig_mode", "!=", "BLKmode", ")", "tmp", "=", "gen_rtx_REG...	[ "We", "want", "to", "pass", "a", "value", "in", "REGNO", "whose", "``", "natural", "''", "mode", "is", "MODE", ".", "However", ",", "this", "may", "not", "agree", "with", "the", "mode", "that", "the", "type", "system", "has", "chosen", "for", "the", ...	[ "i386", "1" ]	i3863	gen_reg_or_parallel	i386	CPU	GCC	15,364	76	1	[]
[ "<s>", "void", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy",...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "X86", "X86", "X86", "X86", "1", "8", "0" ]	X86CallLowering6	splitToValueTypes	X86	CPU	LLVM	15,365	210	1	[]
[ "<s>", "void", "SITargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "}", "</s>" ]	[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering (2)3	initializeSplitCSR	AMDGPU	GPU	LLVM	15,366	12	1	[]
[ "<s>", "rtx", "get_unaligned_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "ofs", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "ofs", "+=", "INTVAL", "(", "XEXP", "(", "addr", ",", "1", ")", ")", ";", "addr", "=",...	[ "Compute", "a", "value", "X", ",", "such", "that", "X", "&", "7", "==", "(", "ADDR", "+", "OFS", ")", "&", "7", ".", "X", "is", "always", "returned", "in", "a", "register", "." ]	[ "alpha", "1", "0", "7", "1" ]	alpha	get_unaligned_offset	alpha	MPU	GCC	15,367	66	1	[]
[ "<s>", "static", "void", "mn10300_gen_multiple_store", "(", "unsigned", "int", "mask", ")", "{", "static", "const", "unsigned", "int", "store_order", "[", "8", "]", "=", "{", "FIRST_EXTENDED_REGNUM", "+", "4", ",", "FIRST_EXTENDED_REGNUM", "+", "5", ",", "FIRS...	[ "Generate", "an", "instruction", "that", "pushes", "several", "registers", "onto", "the", "stack", ".", "Register", "K", "will", "be", "saved", "if", "bit", "K", "in", "MASK", "is", "set", ".", "The", "function", "does", "nothing", "if", "MASK", "is", "z...	[ "mn10300", "8", "4", "5", "6", "7", "2", "3", "2", "3", "9", "0", "0", "1", "0", "4", "1u", "0", "4", "0", "1" ]	mn10300	mn10300_gen_multiple_store	mn10300	MPU	GCC	15,368	244	1	[]
[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Set p2align Operands ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Set p2align Operands ******\\n\"", "\"******** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...	WebAssemblySetP2AlignOperands17	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	15,369	212	1	[]
[ "<s>", "bool", "function_resolver", "::", "require_matching_pointer_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "first_argno", ",", "type_suffix_index", "type", ")", "{", "type_suffix_index", "new_type", "=", "infer_pointer_type", "(", "argno", ")"...	[ "Require", "argument", "ARGNO", "to", "match", "argument", "FIRST_ARGNO", ",", "which", "was", "inferred", "to", "be", "a", "pointer", "to", "a", "scalar", "element", "of", "type", "TYPE", "." ]	[ "aarch64", "\"passing %qT to argument %d of %qE, but\"", "\" argument %d had type %qT\"", "1", "1" ]	aarch64-sve-builtins	require_matching_pointer_type	aarch64	CPU	GCC	15,370	77	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createPPCELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittl...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "PowerPC", "8", "PPC" ]	PPCAsmBackend11	createObjectWriter	PowerPC	CPU	LLVM	15,371	35	1	[]
[ "<s>", "const", "MCExpr", "", "X86_64MachoTargetObjectFile", "::", "getIndirectSymViaGOTPCRel", "(", "const", "MCSymbol", "", "Sym", ",", "const", "MCValue", "&", "MV", ",", "int64_t", "Offset", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "St...	[ "Get", "the", "target", "specific", "PC", "relative", "GOT", "entry", "relocation", "." ]	[ "X86", "X86", "4" ]	X86TargetObjectFile17	getIndirectSymViaGOTPCRel	X86	CPU	LLVM	15,372	94	1	[]
[ "<s>", "unsigned", "MOSInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "MOS", "MOS", "0", "MOS::STAbs", "0", "0", "1", "0", "MOS::STStk", "2", "1" ]	MOSInstrInfo	isStoreToStackSlot	MOS	MPU	LLVM	15,373	109	1	[]
[ "<s>", "const", "char", "", "nds32_output_casesi", "(", "rtx", "", "operands", ")", "{", "output_asm_insn", "(", "\"la\\t$ta, %l1\"", ",", "operands", ")", ";", "output_asm_insn", "(", "\"lw\\t%2, [$ta + %0 << 2]\"", ",", "operands", ")", ";", "if", "(", "TARG...	[ "Function", "to", "generate", "normal", "jump", "table", "." ]	[ "nds32", "\"la\\t$ta, %l1\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"jr5\\t%2\"", "\"jr\\t%2\"" ]	nds32-md-auxiliary2	nds32_output_casesi	nds32	CPU	GCC	15,374	36	1	[]
[ "<s>", "static", "int", "ix86_division_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner_mode"...	[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]	[ "i386" ]	i386	ix86_division_cost	i386	CPU	GCC	15,375	106	1	[]
[ "<s>", "unsigned", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", "=", "UINT_MAX", ")", "{", "ret...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "Hexagon", "Intrinsic::ID", "1" ]	HexagonTargetTransformInfo20	getIntrinsicInstrCost	Hexagon	DSP	LLVM	15,376	32	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldFoldSelectWithIdentityConstant", "(", "unsigned", "Opcode", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget...	[ "Return", "true", "if", "pulling", "a", "binary", "operation", "into", "a", "select", "with", "an", "identity", "constant", "is", "profitable", "." ]	[ "X86", "X86" ]	X86ISelLowering100	shouldFoldSelectWithIdentityConstant	X86	CPU	LLVM	15,377	60	1	[]
[ "<s>", "static", "bool", "sparc_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_VECTOR", ":", "return",...	[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...	[ "sparc", "0", "0", "0", "0", "1" ]	sparc4	sparc_cannot_force_const_mem	sparc	CPU	GCC	15,378	119	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "Co...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]	PPCInstrInfo	canInsertSelect	PowerPC	CPU	LLVM	15,379	210	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "IMMEDIATE", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "Lanai" ]	LanaiAsmParser (2)	isImm	Lanai	CPU	LLVM	15,380	13	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "AArch64TargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v1i8", "\|\|", "VT", "==", "MVT", "::", "v1i16", "\|\|", "VT", "==", "MV...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "AArch64", "AArch64", "MVT::v1i8", "MVT::v1i16", "MVT::v1i32", "MVT::v1f32" ]	AArch64ISelLowering (2)2	getPreferredVectorAction	AArch64	CPU	LLVM	15,381	50	1	[]
[ "<s>", "bool", "TPCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "Cond", ".", "size", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "TPC", "TPC", "2", "0", "\"First entry in the cond vector must be a predicate register\"", "1", "\"Second entry in the cond vector must be an immediate\"", "1", "1" ]	TPCInstrInfo	reverseBranchCondition	TPC	Virtual ISA	LLVM	15,382	86	1	[]
[ "<s>", "std", "::", "pair", "<", "int64_t", ",", "int64_t", ">", "SIInstrInfo", "::", "splitFlatOffset", "(", "int64_t", "COffsetVal", ",", "unsigned", "AddrSpace", ",", "uint64_t", "FlatVariant", ")", "const", "{", "int64_t", "RemainderOffset", "=", "COffsetVal...	[ "Split", "COffsetVal", "into", "{", "immediate", "offset", "field", ",", "remainder", "offset", "}", "values", "." ]	[ "AMDGPU", "SI", "0", "SIInstrFlags::FLAT", "SIInstrFlags::FlatScratch", "AMDGPU::getNumFlatOffsetBits", "1LL", "1", "SIInstrFlags::FlatScratch", "0", "4", "0", "4", "4", "0" ]	SIInstrInfo11	splitFlatOffset	AMDGPU	GPU	LLVM	15,383	202	1	[]
[ "<s>", "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ",", "plus0", ",", "plus1", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "0", ";", "if", "(", ...	[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]	[ "microblaze", "0", "0", "0", "1", "0", "1", "0", "1", "1", "1", "0", "0", "0" ]	microblaze	simple_memory_operand	microblaze	MPU	GCC	15,384	190	1	[]
[ "<s>", "static", "void", "s390_reg_clobbered_rtx", "(", "rtx", "setreg", ",", "rtx", "set_insn", "ATTRIBUTE_UNUSED", ",", "void", "", "data", ")", "{", "int", "", "regs_ever_clobbered", "=", "(", "int", "*", ")", "data", ";", "unsigned", "int", "i", ",",...	[ "Helper", "function", "for", "s390_regs_ever_clobbered", ".", "Sets", "the", "fields", "in", "DATA", "for", "all", "clobbered", "hard", "regs", "in", "SETREG", "." ]	[ "s390", "1" ]	s3903	s390_reg_clobbered_rtx	s390	MPU	GCC	15,385	123	1	[]
[ "<s>", "int", "jump_in_call_delay", "(", "rtx", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "JUMP_INSN", ")", "return", "0", ";", "if", "(", "PREV_INSN", "(", "insn", ")", "&&", "PREV_INSN", "(", "PREV_INSN", "(", "insn", ")", ")...	[ "Return", "1", "if", "INSN", "is", "in", "the", "delay", "slot", "of", "a", "call", "instruction", "." ]	[ "pa", "0", "0", "1", "0" ]	pa3	jump_in_call_delay	pa	CPU	GCC	15,386	98	1	[]
[ "<s>", "static", "void", "arm_output_c_attributes", "(", "void", ")", "{", "int", "wchar_size", "=", "(", "int", ")", "(", "TYPE_PRECISION", "(", "wchar_type_node", ")", "/", "BITS_PER_UNIT", ")", ";", "arm_emit_eabi_attribute", "(", "\"Tag_ABI_PCS_wchar_t\"", ","...	[ "Output", "C", "specific", "EABI", "object", "attributes", ".", "These", "can", "not", "be", "done", "in", "arm.c", "because", "they", "require", "information", "from", "the", "C", "frontend", "." ]	[ "arm", "\"Tag_ABI_PCS_wchar_t\"", "18" ]	arm-c	arm_output_c_attributes	arm	CPU	GCC	15,387	32	1	[]
[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "NVPTX" ]	NVPTXISelLowering	isCheapToSpeculateCtlz	NVPTX	GPU	LLVM	15,388	11	1	[]
[ "<s>", "static", "bool", "sparc_pic_register_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "REG_P", "(", "x", ")", "\|\|", "!", "pic_offset_table_rtx", ")", "return", "false", ";", "if", "(", "x", "==", "pic_offset_table_rtx", ")", "return", "true", ";", ...	[ "Return", "true", "if", "X", "is", "a", "representation", "of", "the", "PIC", "register", "." ]	[ "sparc" ]	sparc	sparc_pic_register_p	sparc	CPU	GCC	15,389	67	1	[]
[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering106	getTargetNodeName	SystemZ	CPU	LLVM	15,390	247	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "1", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "SPIRV", "1" ]	SPIRVAsmBackend	getNumFixupKinds	SPIRV	Virtual ISA	LLVM	15,391	11	1	[]
[ "<s>", "bool", "PatmosRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "Patmos", "Patmos" ]	PatmosRegisterInfo	requiresRegisterScavenging	Patmos	VLIW	LLVM	15,392	16	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV" ]	RISCVISelDAGToDAG	runOnMachineFunction	RISCV	CPU	LLVM	15,393	30	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::Other", "X86::VK16RegClass", "MVT::v64i1", "MVT::v16i1" ]	X86FrameLowering126	spillCalleeSavedRegisters	X86	CPU	LLVM	15,394	401	1	[]
[ "<s>", "SDValue", "SNESTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "SNES", "SNES", "ISD::InputArg", "16", "1", "2", "0" ]	SNESISelLowering	LowerCallResult	SNES	DSP	LLVM	15,395	161	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MEMCPY", ")", "{", "attachMEMCPYScratc...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "ARM", "ARM", "ARM::MEMCPY", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\""...	ARMISelLowering (2)2	AdjustInstrPostInstrSelection	ARM	CPU	LLVM	15,396	366	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "X86", "X86", "MVT::i8", "MVT::i1", "32", "MVT::i1" ]	X86ISelLowering (2)6	getSetCCResultType	X86	CPU	LLVM	15,397	175	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", "...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "\"x18\"", "AArch64::X18", "\"w18\"", "AArch64::W18", "0", "AArch64::X18", "AArch64::W18", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]	AArch64ISelLowering105	getRegisterByName	AArch64	CPU	LLVM	15,398	112	1	[]
[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Lanai", "Lanai", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "Lanai::R0", "MVT::i32", "Lanai::R1", "MVT::i32", "ISD::FrameIndex" ]	LanaiISelDAGToDAG3	Select	Lanai	CPU	LLVM	15,399	218	1	[]

[ "<s>", "bool", "arc_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "arc_tp_regno", ")", "return", "true", ";", "if", "(", "reload_completed", ")", "{", "if", "(", "ARC_INTERRUPT_P", "(", "cfun", "->", "machine", "->", "fn_type", ...

[ "Implement", "EPILOGUE__USES", ".", "Return", "true", "if", "REGNO", "should", "be", "added", "to", "the", "deemed", "uses", "of", "the", "epilogue", ".", "We", "use", "the", "return", "address", "arc_return_address_regs", "[", "arc_compute_function_type", "(", ...

[ "arc" ]

arc6

arc_epilogue_uses

arc

MPU

GCC

15,300

87

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Replace Physical Registers\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"TVM Replace Physical Registers\"" ]

TVMReplacePhysRegs

getPassName

TVM

Virtual ISA

LLVM

15,301

11

1

[]

[ "<s>", "rtx", "aarch64_simd_vect_par_cnst_half", "(", "machine_mode", "mode", ",", "int", "nunits", ",", "bool", "high", ")", "{", "rtvec", "v", "=", "rtvec_alloc", "(", "nunits", "/", "2", ")", ";", "int", "high_base", "=", "nunits", "/", "2", ";", "int...

[ "Construct", "and", "return", "a", "PARALLEL", "RTX", "vector", "with", "elements", "numbering", "the", "lanes", "of", "either", "the", "high", "(", "HIGH", "==", "TRUE", ")", "or", "low", "(", "HIGH", "==", "FALSE", ")", "half", "of", "the", "vector", ...

[ "aarch64", "2", "2", "0", "0", "2" ]

aarch64

aarch64_simd_vect_par_cnst_half

aarch64

CPU

GCC

15,302

107

1

[]

[ "<s>", "static", "tree", "make_dispatcher_decl", "(", "const", "tree", "decl", ")", "{", "tree", "func_decl", ";", "char", "*", "func_name", ";", "tree", "fn_type", ",", "func_type", ";", "bool", "is_uniq", "=", "false", ";", "if", "(", "TREE_PUBLIC", "(",...

[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Return", "the", "decl",...

[ "i386", "0", "\"ifunc\"", "1", "1", "1", "1" ]

i3864

make_dispatcher_decl

i386

CPU

GCC

15,303

132

1

[]

[ "<s>", "bool", "AMDGPUPeepholeOpt", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "R600" ]

AMDILPeepholeOptimizer

doInitialization

R600

GPU

LLVM

15,304

14

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "ret...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "0", "8", "0", "9", "0", "1LL", "12", "1", "1", "0" ]

AArch64ISelLowering105

isLegalAddressingMode

AArch64

CPU

LLVM

15,305

193

1

[]

[ "<s>", "bool", "PPCQPXLoadSplat", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";", "con...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "4", "0", "1", "PPC::LFS", "PPC::LFD", "PPC::LFSU", "PPC::LFDU", "PPC::LFSUX", "PPC::LFDUX", "PPC::LFSX", "PPC::LFDX", "PPC::LFIWAX", "PPC::LFIWZX", "0", "0", "0", "PPC::QVESPLATI", "PPC::QVESPLATIs", "PPC::QVESPLATIb", "2", "0", "1" ]

PPCQPXLoadSplat

runOnMachineFunction

PowerPC

CPU

LLVM

15,306

505

1

[]

[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Val", ",", "SDValue", "Size", ",", "Align", "A...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "MVT::i32", "MVT::i64", "MVT::i32", "WebAssemblyISD::MEMORY_FILL", "MVT::Other", "MVT::i32" ]

WebAssemblySelectionDAGInfo8

EmitTargetCodeForMemset

WebAssembly

Virtual ISA

LLVM

15,307

148

1

[]

[ "<s>", "MCSectionPIC16", "*", "MCSectionPIC16", "::", "Create", "(", "const", "StringRef", "&", "Name", ",", "SectionKind", "K", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "MCSectionPIC16", "(", "Name", ",", "K", ")", ";", ...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "PIC16", "PIC16", "PIC16", "PIC16" ]

PIC16TargetObjectFile2

Create

PIC16

MPU

LLVM

15,308

32

1

[]

[ "<s>", "static", "void", "pa_hpux_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", "\"_U_Qfsub\"", ")", ";", "set_optab_libfunc", ...

[ "Initialize", "optabs", "to", "point", "to", "HPUX", "long", "double", "emulation", "routines", "." ]

[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_qua...

pa3

pa_hpux_init_libfuncs

pa

CPU

GCC

15,309

266

1

[]

[ "<s>", "SDValue", "X86SelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "X86", "X86", "256", "256", "X86::RCX", "X86::RSI", "X86::RDI", "X86::ECX", "X86::ESI", "X86::EDI", "X86", "X86" ]

X86SelectionDAGInfo32

EmitTargetCodeForMemcpy

X86

CPU

LLVM

15,310

188

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "HandleByVal", "(", "CCState", "*", "State", ",", "unsigned", "&", "Size", ",", "unsigned", "Align", ")", "const", "{", "MachineFunction", "&", "MF", "=", "State", "->", "getMachineFunction", "(", ")", ";", "const",...

[ "Target-specific", "cleanup", "for", "formal", "ByVal", "parameters", "." ]

[ "Mips", "Mips", "\"Byval argument's size shouldn't be 0.\"", "0", "0", "\"Byval argument's alignment should be a multiple of\"", "\"RegSizeInBytes.\"", "2", "0" ]

MipsISelLowering58

HandleByVal

Mips

CPU

LLVM

15,311

259

1

[]

[ "<s>", "bool", "AArch64TTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsi...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "0", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "1", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_st2", "Intrinsic::...

AArch64TargetTransformInfo

getTgtMemIntrinsic

AArch64

CPU

LLVM

15,312

187

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSystemZLongBranchPass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine8

addPreEmitPass

SystemZ

CPU

LLVM

15,313

21

1

[]

[ "<s>", "static", "bool", "use_real_mask_p", "(", "enum", "predication_type_index", "pred", ")", "{", "return", "pred", "==", "PRED_TYPE_m", "||", "pred", "==", "PRED_TYPE_tum", "||", "pred", "==", "PRED_TYPE_tumu", "||", "pred", "==", "PRED_TYPE_mu", ";", "}", ...

[ "Return", "true", "if", "predication", "is", "using", "a", "real", "mask", "operand", "." ]

[ "riscv" ]

riscv-vector-builtins

use_real_mask_p

riscv

CPU

GCC

15,314

27

1

[]

[ "<s>", "unsigned", "getMemScale", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Memory", "&&", "\"Invalid access!\"", ")", ";", "return", "Mem", ".", "Scale", ";", "}", "</s>" ]

[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]

[ "X86", "\"Invalid access!\"" ]

X86AsmParser (2)2

getMemScale

X86

CPU

LLVM

15,315

21

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Sparc Machine Code Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"Sparc Machine Code Emitter\"" ]

SparcCodeEmitter3

getPassName

Sparc

CPU

LLVM

15,316

13

1

[]

[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]

MipsCodeEmitter10

emitInstruction

Mips

CPU

LLVM

15,317

94

1

[]

[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC" ]

AMDGPUAnnotateUniformValues1

runOnFunction

AMDGPU

GPU

LLVM

15,318

86

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineOperand", "&", "MO", "=", "MI", "->", "getOperand", "("...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "R600", "SI" ]

SIInstrInfo135

legalizeOpWithMove

R600

GPU

LLVM

15,319

189

1

[]

[ "<s>", "static", "void", "mips_ls2_dfa_post_advance_cycle", "(", "state_t", "state", ")", "{", "if", "(", "cpu_unit_reservation_p", "(", "state", ",", "mips_ls2", ".", "alu1_core_unit_code", ")", ")", "{", "gcc_assert", "(", "mips_ls2", ".", "cycle_has_multi_p", "...

[ "Initialize", "STATE", "when", "scheduling", "for", "Loongson", "2E/2F", ".", "Support", "round-robin", "dispatch", "scheme", "by", "enabling", "only", "one", "of", "ALU1/ALU2", "and", "one", "of", "FALU1/FALU2", "units", "for", "ALU1/2", "and", "FALU1/2", "inst...

[ "mips", "0", "0", "0", "0" ]

mips

mips_ls2_dfa_post_advance_cycle

mips

CPU

GCC

15,320

188

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Redundant Copy Elimination\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Redundant Copy Elimination\"" ]

AArch64RedundantCopyElimination

getPassName

AArch64

CPU

LLVM

15,321

11

1

[]

[ "<s>", "static", "int", "mips_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "TUNE_SB1", ")", "return", "4", ";", "if", "(", "TUNE_LOONGSON_2EF", "||", "TUNE_LOONGSON_3A", ")", "return", "4", ";", "if", "(", "TUNE_OCTEON", ")", "return", "2", ...

[ "Implements", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]

[ "mips", "4", "4", "2", "4", "0" ]

mips5

mips_multipass_dfa_lookahead

mips

CPU

GCC

15,322

43

1

[]

[ "<s>", "void", "RISCVTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "RISCV", "RISCV", "RISCVISD::SELECT_CC", "3", "1", "4", "1" ]

RISCVISelLowering76

computeKnownBitsForTargetNode

RISCV

CPU

LLVM

15,323

98

1

[]

[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "SUnit", "*", "Node", ",", "const", "ScheduleDAG", "*", "Graph", ")", "{", "return", "(", "Node", "->", "NumPreds", ">", "10", "||", "Node", "->", "NumSuccs", ">", "10", ")", ";", "}", "</s>" ]

[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]

[ "Patmos", "10", "10" ]

PatmosPostRAScheduler

isNodeHidden

Patmos

VLIW

LLVM

15,324

31

1

[]

[ "<s>", "rtx", "function_expander", "::", "convert_to_pmode", "(", "rtx", "x", ")", "{", "if", "(", "ptr_mode", "==", "SImode", ")", "x", "=", "simplify_gen_unary", "(", "ZERO_EXTEND", ",", "DImode", ",", "x", ",", "SImode", ")", ";", "return", "x", ";", ...

[ "Convert", "ptr_mode", "value", "X", "to", "Pmode", "." ]

[ "aarch64" ]

aarch64-sve-builtins

convert_to_pmode

aarch64

CPU

GCC

15,325

32

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "!=", "MVT", "::", "f32", "&&", "VT", "!=", "MVT", "::", "f64", ")", "return", "false", ";", "return...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "Mips", "Mips", "MVT::f32", "MVT::f64" ]

MipsISelLowering115

isFPImmLegal

Mips

CPU

LLVM

15,326

40

1

[]

[ "<s>", "void", "X86DynAllocaExpander", "::", "lower", "(", "MachineInstr", "*", "MI", ",", "Lowering", "L", ")", "{", "const", "DebugLoc", "&", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getPar...

[ "The", "instruction", "is", "lowered", "." ]

[ "X86", "X86", "0", "X86::DYN_ALLOCA_64", "4", "8", "2", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "0", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "X86::RAX", "X86::EAX", "0", "X86::SUB64rr", "X86::SUB32rr", "0", "0" ]

X86DynAllocaExpander1

lower

X86

CPU

LLVM

15,327

499

1

[]

[ "<s>", "void", "optimization_options", "(", "int", "level", "ATTRIBUTE_UNUSED", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "flag_caller_saves", "=", "0", ";", "flag_asynchronous_unwind_tables", "=", "1", ";", "if", "(", "size", "!=", "0", ")", "target_fla...

[ "Change", "optimizations", "to", "be", "performed", ",", "depending", "on", "the", "optimization", "level", ".", "LEVEL", "is", "the", "optimization", "level", "specified", ";", "2", "if", "`", "-O2", "'", "is", "specified", ",", "1", "if", "`", "-O", "'...

[ "s390", "0", "1", "0" ]

s3903

optimization_options

s390

MPU

GCC

15,328

31

1

[]

[ "<s>", "bool", "Z80FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MFI", "->", "getMaxCallFrameSize", "(", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Z80", "Z80", "0", "0" ]

Z80FrameLowering

hasFP

Z80

MPU

LLVM

15,329

45

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2STRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARM" ]

Thumb2InstrInfo11

storeRegToStackSlot

ARM

CPU

LLVM

15,330

329

1

[]

[ "<s>", "bool", "ARMFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", ...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "ARM", "ARM", "MVT::Other" ]

ARMFastISel (2)2

isTypeLegal

ARM

CPU

LLVM

15,331

63

1

[]

[ "<s>", "rtx", "frv_split_cond_move", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "test", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", ...

[ "Split", "a", "conditional", "move", "into", "constituent", "parts", ",", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3", "4", "5", "0", "0", "2048", "2047", "2048", "2047", "0" ]

frv2

frv_split_cond_move

frv

VLIW

GCC

15,332

413

1

[]

[ "<s>", "static", "tree", "spu_handle_fndecl_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", ...

[ "Handle", "an", "attribute", "requiring", "a", "FUNCTION_DECL", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "spu", "0", "\"%qE attribute only applies to functions\"" ]

spu

spu_handle_fndecl_attribute

spu

MPU

GCC

15,333

54

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Sparc", "Sparc", "SPISD::SELECT_ICC", "SPISD::SELECT_XCC", "SPISD::SELECT_FCC", "1", "1", "0", "1" ]

SparcISelLowering (2)2

computeKnownBitsForTargetNode

Sparc

CPU

LLVM

15,334

121

1

[]

[ "<s>", "void", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy",...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "X86", "X86", "X86", "X86", "1", "4", "8", "0" ]

X86CallLowering16

splitToValueTypes

X86

CPU

LLVM

15,335

216

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AArch64", "AArch64", "1", "0", "32", "0U", "AArch64::GPR32RegClass", "MVT::i64", "0U", "AArch64::GPR64RegClass", "MVT::f16", "0U", "AArch64::FPR16RegClass", "MVT::f32", "0U", "AArch64::FPR32RegClass", "MVT::f64", "0U", "AArch64::FPR64RegClass", "64", "0U", "AArch64::VPR64R...

AArch64ISelLowering123

getRegForInlineAsmConstraint

AArch64

CPU

LLVM

15,336

248

1

[]

[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "ARMBaseTargetMachine", "&", "ARM_TM", "=", "static_cast", "<", "const", "ARMBaseTargetMachine", "&", ">", "("...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "ARM", "ARM::FeatureExecuteOnly", "ARM", "\".text\"", "0", "\"\"", "0U" ]

ARMTargetObjectFile11

Initialize

ARM

CPU

LLVM

15,337

135

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominators...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86FloatingPoint21

getAnalysisUsage

X86

CPU

LLVM

15,338

38

1

[]

[ "<s>", "const", "char", "*", "output_v9branch", "(", "rtx", "op", ",", "rtx", "dest", ",", "int", "reg", ",", "int", "label", ",", "int", "reversed", ",", "int", "annul", ",", "rtx_insn", "*", "insn", ")", "{", "static", "char", "string", "[", "64", ...

[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "testing", "register", "REG", ".", "LABEL", "is", "the", "operand", "number", "of", "the", "label", ";", "REG", "is", "the", "operand", "number", "of", "the", "r...

[ "sparc", "64", "0", "3", "\"brnz\"", "\"brz\"", "\"brgez\"", "\"brlz\"", "\"brlez\"", "\"brgz\"", "\",a\"", "2", "0", "\",pt\"", "\",pn\"", "3", "8", "1", "260000", "260000", "0", "\".+12\\n\\t nop\\n\\t\"", "3", "12", "\"b\\t\"", "2", "\"ba,pt\\t%%xcc, \"", "13...

sparc

output_v9branch

sparc

CPU

GCC

15,339

460

1

[]

[ "<s>", "void", "ScheduleDAGPostRA", "::", "schedule", "(", ")", "{", "buildSchedGraph", "(", "AA", ",", "nullptr", ",", "nullptr", ",", "nullptr", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "{", "unsigned", "Broken", "=", "AntiDepBreak", "->",...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Patmos", "0", "8", "\"********** List Scheduling **********\\n\"", "0", "\"Nonempty unscheduled zone.\"", "\"*** Final schedule for BB#\"", "\" ***\\n\"" ]

PatmosPostRAScheduler1

schedule

Patmos

VLIW

LLVM

15,340

345

1

[]

[ "<s>", "bool", "MSP430FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "DisableFramePointerElim", "(", "MF", ")", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "MSP430", "MSP430" ]

MSP430FrameInfo

hasFP

MSP430

MPU

LLVM

15,341

48

1

[]

[ "<s>", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "20", ";", "}", "</s>" ]

[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]

[ "TPC", "20" ]

TPCInstrInfo

getMachineCSELookAheadLimit

TPC

Virtual ISA

LLVM

15,342

11

1

[]

[ "<s>", "void", "PatmosFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Patmos", "Patmos", "Patmos::SFREEi", "0xFFF", "Patmos::ADDi", "Patmos::RSP", "Patmos::RSP", "Patmos::ADDl", "Patmos::RSP", "Patmos::RSP" ]

PatmosFrameLowering

emitEpilogue

Patmos

VLIW

LLVM

15,343

213

1

[]

[ "<s>", "static", "void", "fr30_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "mem", ";", "emit_block_move...

[ "Implement", "TARGET_TRAMPOLINE_INIT", "." ]

[ "fr30", "0", "4", "12" ]

fr30

fr30_trampoline_init

fr30

DSP

GCC

15,344

83

1

[]

[ "<s>", "void", "aarch64_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "fndecl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "struct", "cl_target_option", "...

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "aarch64", "\"\\t.arch %s\\n\"", "\"\\t\"", "\".tune %s\\n\"", "\"function\"" ]

aarch643

aarch64_declare_function_name

aarch64

CPU

GCC

15,345

185

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "MCContext", "&", "Context", "=", "MCA", ".", "getContext", "(", ")", ";", "MCStreamer", "...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "Mips", "Mips", "Mips::FeatureN64", "\".MIPS.options\"", "1", "1", "40", "1", "0", "2", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "8", "\".reginfo\"", "0", "4", "0", "4", "0", "4", "0", "4", "0", "4", "0", "...

MipsTargetStreamer3

finish

Mips

CPU

LLVM

15,346

305

1

[]

[ "<s>", "void", "Z80AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "setO...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Z80", "Z80", "Z80" ]

Z80AsmPrinter (3)

EmitInstruction

Z80

MPU

LLVM

15,347

83

1

[]

[ "<s>", "static", "uint16_t", "flags", "(", "uint16_t", "T", ")", "{", "return", "T", "&", "FlagMask", ";", "}", "</s>" ]

[ "Get", "the", "flags", "for", "this", "GlobalValue", "(", "see", "struct", "GVFlags", ")", "." ]

[ "Hexagon" ]

RDFGraph

flags

Hexagon

DSP

LLVM

15,348

14

1

[]

[ "<s>", "static", "void", "rs6000_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "int", "regsize", "=", "(", "TARGET_32BIT", ")", "?", "4", ":", "8", ";", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", ...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...

[ "rs6000", "4", "8", "0", "0", "\"You cannot take the address of a nested function if you use \"", "\"the -mno-pointers-to-nested-functions option.\"", "0", "0", "2", "\"__trampoline_setup\"", "4" ]

rs60004

rs6000_trampoline_init

rs6000

CPU

GCC

15,349

248

1

[]

[ "<s>", "virtual", "uint64_t", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "R600", "0" ]

AMDGPUCodeEmitter

getMachineOpValue

R600

GPU

LLVM

15,350

20

1

[]

[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "\"Empty DFA table!\"", "8" ]

R600Packetizer31

runOnMachineFunction

R600

GPU

LLVM

15,351

439

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other" ]

HexagonISelLowering (2)

LowerReturn

Hexagon

DSP

LLVM

15,352

226

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM", "0" ]

ARMISelLowering11

shouldExpandAtomicCmpXchgInIR

ARM

CPU

LLVM

15,353

23

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "1" ]

AArch64TargetMachine49

addIRPasses

AArch64

CPU

LLVM

15,354

144

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Annotate Uniform Values\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Annotate Uniform Values\"" ]

AMDGPUAnnotateUniformValues

getPassName

AMDGPU

GPU

LLVM

15,355

11

1

[]

[ "<s>", "void", "MipsFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "MachineF...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "0", "16", "Mips::AT_64", "Mips::AT", "Mips", "Mips::loadImmediate", "0" ]

MipsFrameLowering10

emitEpilogue

Mips

CPU

LLVM

15,356

364

1

[]

[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "enum", "machine_mode...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0" ]

mips3

mips_block_move_straight

mips

CPU

GCC

15,357

335

1

[]

[ "<s>", "bool", "use_simple_return_p", "(", "void", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "if", "(", "!", "reload_completed", ")", "arm_compute_frame_layout", "(", ")", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "return", "offsets"...

[ "Return", "TRUE", "if", "we", "should", "try", "to", "use", "a", "simple_return", "insn", ",", "i.e", ".", "perform", "shrink-wrapping", "if", "possible", ".", "This", "is", "the", "case", "if", "we", "need", "to", "emit", "a", "prologue", ",", "which", ...

[ "arm", "0" ]

arm

use_simple_return_p

arm

CPU

GCC

15,358

33

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disableP...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine34

addIRPasses

NVPTX

GPU

LLVM

15,359

151

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "RETURNADDR", ":", "return", "lowerRE...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "ISD::RETURNADDR", "ISD::SELECT_CC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::ConstantPool", "ISD::VASTART", "ISD::VAARG", "ISD::ATOMIC_FENCE", "ISD::STACKSAVE", "ISD::STACKRESTORE", "ISD::FRAMEADDR", "ISD::ADD", "\...

RISCVISelLowering75

LowerOperation

RISCV

CPU

LLVM

15,360

238

1

[]

[ "<s>", "static", "void", "mips_prepare_builtin_arg", "(", "struct", "expand_operand", "*", "op", ",", "tree", "exp", ",", "unsigned", "int", "argno", ")", "{", "tree", "arg", ";", "rtx", "value", ";", "arg", "=", "CALL_EXPR_ARG", "(", "exp", ",", "argno", ...

[ "Take", "the", "head", "of", "argument", "list", "*", "ARGLIST", "and", "convert", "it", "into", "a", "form", "suitable", "for", "input", "operand", "OP", "of", "instruction", "ICODE", ".", "Return", "the", "value", "and", "point", "*", "ARGLIST", "at", ...

[ "mips" ]

mips

mips_prepare_builtin_arg

mips

CPU

GCC

15,361

55

1

[]

[ "<s>", "int", "getFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]

[ "Return", "the", "DWARF", "format", "of", "this", "table", "." ]

[ "TPC" ]

TPCInstPrinter

getFormat

TPC

Virtual ISA

LLVM

15,362

10

1

[]

[ "<s>", "void", "ARCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "ARC", "ARC" ]

ARCInstPrinter

printInst

ARC

MPU

LLVM

15,363

38

1

[]

[ "<s>", "static", "rtx", "gen_reg_or_parallel", "(", "enum", "machine_mode", "mode", ",", "enum", "machine_mode", "orig_mode", ",", "unsigned", "int", "regno", ")", "{", "rtx", "tmp", ";", "if", "(", "orig_mode", "!=", "BLKmode", ")", "tmp", "=", "gen_rtx_REG...

[ "We", "want", "to", "pass", "a", "value", "in", "REGNO", "whose", "``", "natural", "''", "mode", "is", "MODE", ".", "However", ",", "this", "may", "not", "agree", "with", "the", "mode", "that", "the", "type", "system", "has", "chosen", "for", "the", ...

[ "i386", "1" ]

i3863

gen_reg_or_parallel

i386

CPU

GCC

15,364

76

1

[]

[ "<s>", "void", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy",...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "X86", "X86", "X86", "X86", "1", "8", "0" ]

X86CallLowering6

splitToValueTypes

X86

CPU

LLVM

15,365

210

1

[]

[ "<s>", "void", "SITargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "}", "</s>" ]

[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering (2)3

initializeSplitCSR

AMDGPU

GPU

LLVM

15,366

12

1

[]

[ "<s>", "rtx", "get_unaligned_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "ofs", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", ")", "{", "ofs", "+=", "INTVAL", "(", "XEXP", "(", "addr", ",", "1", ")", ")", ";", "addr", "=",...

[ "Compute", "a", "value", "X", ",", "such", "that", "X", "&", "7", "==", "(", "ADDR", "+", "OFS", ")", "&", "7", ".", "X", "is", "always", "returned", "in", "a", "register", "." ]

[ "alpha", "1", "0", "7", "1" ]

alpha

get_unaligned_offset

alpha

MPU

GCC

15,367

66

1

[]

[ "<s>", "static", "void", "mn10300_gen_multiple_store", "(", "unsigned", "int", "mask", ")", "{", "static", "const", "unsigned", "int", "store_order", "[", "8", "]", "=", "{", "FIRST_EXTENDED_REGNUM", "+", "4", ",", "FIRST_EXTENDED_REGNUM", "+", "5", ",", "FIRS...

[ "Generate", "an", "instruction", "that", "pushes", "several", "registers", "onto", "the", "stack", ".", "Register", "K", "will", "be", "saved", "if", "bit", "K", "in", "MASK", "is", "set", ".", "The", "function", "does", "nothing", "if", "MASK", "is", "z...

[ "mn10300", "8", "4", "5", "6", "7", "2", "3", "2", "3", "9", "0", "0", "1", "0", "4", "1u", "0", "4", "0", "1" ]

mn10300

mn10300_gen_multiple_store

mn10300

MPU

GCC

15,368

244

1

[]

[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Set p2align Operands **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Set p2align Operands **********\\n\"", "\"********** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...

WebAssemblySetP2AlignOperands17

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

15,369

212

1

[]

[ "<s>", "bool", "function_resolver", "::", "require_matching_pointer_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "first_argno", ",", "type_suffix_index", "type", ")", "{", "type_suffix_index", "new_type", "=", "infer_pointer_type", "(", "argno", ")"...

[ "Require", "argument", "ARGNO", "to", "match", "argument", "FIRST_ARGNO", ",", "which", "was", "inferred", "to", "be", "a", "pointer", "to", "a", "scalar", "element", "of", "type", "TYPE", "." ]

[ "aarch64", "\"passing %qT to argument %d of %qE, but\"", "\" argument %d had type %qT\"", "1", "1" ]

aarch64-sve-builtins

require_matching_pointer_type

aarch64

CPU

GCC

15,370

77

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createPPCELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittl...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "PowerPC", "8", "PPC" ]

PPCAsmBackend11

createObjectWriter

PowerPC

CPU

LLVM

15,371

35

1

[]

[ "<s>", "const", "MCExpr", "*", "X86_64MachoTargetObjectFile", "::", "getIndirectSymViaGOTPCRel", "(", "const", "MCSymbol", "*", "Sym", ",", "const", "MCValue", "&", "MV", ",", "int64_t", "Offset", ",", "MachineModuleInfo", "*", "MMI", ",", "MCStreamer", "&", "St...

[ "Get", "the", "target", "specific", "PC", "relative", "GOT", "entry", "relocation", "." ]

[ "X86", "X86", "4" ]

X86TargetObjectFile17

getIndirectSymViaGOTPCRel

X86

CPU

LLVM

15,372

94

1

[]

[ "<s>", "unsigned", "MOSInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "case...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "MOS", "MOS", "0", "MOS::STAbs", "0", "0", "1", "0", "MOS::STStk", "2", "1" ]

MOSInstrInfo

isStoreToStackSlot

MOS

MPU

LLVM

15,373

109

1

[]

[ "<s>", "const", "char", "*", "nds32_output_casesi", "(", "rtx", "*", "operands", ")", "{", "output_asm_insn", "(", "\"la\\t$ta, %l1\"", ",", "operands", ")", ";", "output_asm_insn", "(", "\"lw\\t%2, [$ta + %0 << 2]\"", ",", "operands", ")", ";", "if", "(", "TARG...

[ "Function", "to", "generate", "normal", "jump", "table", "." ]

[ "nds32", "\"la\\t$ta, %l1\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"jr5\\t%2\"", "\"jr\\t%2\"" ]

nds32-md-auxiliary2

nds32_output_casesi

nds32

CPU

GCC

15,374

36

1

[]

[ "<s>", "static", "int", "ix86_division_cost", "(", "const", "struct", "processor_costs", "*", "cost", ",", "enum", "machine_mode", "mode", ")", "{", "machine_mode", "inner_mode", "=", "mode", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "inner_mode"...

[ "Return", "cost", "of", "multiplication", "in", "MODE", "." ]

[ "i386" ]

i386

ix86_division_cost

i386

CPU

GCC

15,375

106

1

[]

[ "<s>", "unsigned", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", "=", "UINT_MAX", ")", "{", "ret...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "Hexagon", "Intrinsic::ID", "1" ]

HexagonTargetTransformInfo20

getIntrinsicInstrCost

Hexagon

DSP

LLVM

15,376

32

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldFoldSelectWithIdentityConstant", "(", "unsigned", "Opcode", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasAVX512", "(", ")", ")", "return", "false", ";", "if", "(", "!", "Subtarget...

[ "Return", "true", "if", "pulling", "a", "binary", "operation", "into", "a", "select", "with", "an", "identity", "constant", "is", "profitable", "." ]

[ "X86", "X86" ]

X86ISelLowering100

shouldFoldSelectWithIdentityConstant

X86

CPU

LLVM

15,377

60

1

[]

[ "<s>", "static", "bool", "sparc_cannot_force_const_mem", "(", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_VECTOR", ":", "return",...

[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "if", "X", "contains", "the", "address", "of", "a", "symbol", "that", "is", "not", "constant", "(", "TLS", ")", "or", "...

[ "sparc", "0", "0", "0", "0", "1" ]

sparc4

sparc_cannot_force_const_mem

sparc

CPU

GCC

15,378

119

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "Co...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]

PPCInstrInfo

canInsertSelect

PowerPC

CPU

LLVM

15,379

210

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "IMMEDIATE", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "Lanai" ]

LanaiAsmParser (2)

isImm

Lanai

CPU

LLVM

15,380

13

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "AArch64TargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v1i8", "||", "VT", "==", "MVT", "::", "v1i16", "||", "VT", "==", "MV...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "AArch64", "AArch64", "MVT::v1i8", "MVT::v1i16", "MVT::v1i32", "MVT::v1f32" ]

AArch64ISelLowering (2)2

getPreferredVectorAction

AArch64

CPU

LLVM

15,381

50

1

[]

[ "<s>", "bool", "TPCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", ")", "return", "true", ";", "assert", "(", "Cond", ".", "size", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "TPC", "TPC", "2", "0", "\"First entry in the cond vector must be a predicate register\"", "1", "\"Second entry in the cond vector must be an immediate\"", "1", "1" ]

TPCInstrInfo

reverseBranchCondition

TPC

Virtual ISA

LLVM

15,382

86

1

[]

[ "<s>", "std", "::", "pair", "<", "int64_t", ",", "int64_t", ">", "SIInstrInfo", "::", "splitFlatOffset", "(", "int64_t", "COffsetVal", ",", "unsigned", "AddrSpace", ",", "uint64_t", "FlatVariant", ")", "const", "{", "int64_t", "RemainderOffset", "=", "COffsetVal...

[ "Split", "COffsetVal", "into", "{", "immediate", "offset", "field", ",", "remainder", "offset", "}", "values", "." ]

[ "AMDGPU", "SI", "0", "SIInstrFlags::FLAT", "SIInstrFlags::FlatScratch", "AMDGPU::getNumFlatOffsetBits", "1LL", "1", "SIInstrFlags::FlatScratch", "0", "4", "0", "4", "4", "0" ]

SIInstrInfo11

splitFlatOffset

AMDGPU

GPU

LLVM

15,383

202

1

[]

[ "<s>", "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ",", "plus0", ",", "plus1", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "0", ";", "if", "(", ...

[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]

[ "microblaze", "0", "0", "0", "1", "0", "1", "0", "1", "1", "1", "0", "0", "0" ]

microblaze

simple_memory_operand

microblaze

MPU

GCC

15,384

190

1

[]

[ "<s>", "static", "void", "s390_reg_clobbered_rtx", "(", "rtx", "setreg", ",", "rtx", "set_insn", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "int", "*", "regs_ever_clobbered", "=", "(", "int", "*", ")", "data", ";", "unsigned", "int", "i", ",",...

[ "Helper", "function", "for", "s390_regs_ever_clobbered", ".", "Sets", "the", "fields", "in", "DATA", "for", "all", "clobbered", "hard", "regs", "in", "SETREG", "." ]

[ "s390", "1" ]

s3903

s390_reg_clobbered_rtx

s390

MPU

GCC

15,385

123

1

[]

[ "<s>", "int", "jump_in_call_delay", "(", "rtx", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "!=", "JUMP_INSN", ")", "return", "0", ";", "if", "(", "PREV_INSN", "(", "insn", ")", "&&", "PREV_INSN", "(", "PREV_INSN", "(", "insn", ")", ")...

[ "Return", "1", "if", "INSN", "is", "in", "the", "delay", "slot", "of", "a", "call", "instruction", "." ]

[ "pa", "0", "0", "1", "0" ]

pa3

jump_in_call_delay

pa

CPU

GCC

15,386

98

1

[]

[ "<s>", "static", "void", "arm_output_c_attributes", "(", "void", ")", "{", "int", "wchar_size", "=", "(", "int", ")", "(", "TYPE_PRECISION", "(", "wchar_type_node", ")", "/", "BITS_PER_UNIT", ")", ";", "arm_emit_eabi_attribute", "(", "\"Tag_ABI_PCS_wchar_t\"", ","...

[ "Output", "C", "specific", "EABI", "object", "attributes", ".", "These", "can", "not", "be", "done", "in", "arm.c", "because", "they", "require", "information", "from", "the", "C", "frontend", "." ]

[ "arm", "\"Tag_ABI_PCS_wchar_t\"", "18" ]

arm-c

arm_output_c_attributes

arm

CPU

GCC

15,387

32

1

[]

[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "NVPTX" ]

NVPTXISelLowering

isCheapToSpeculateCtlz

NVPTX

GPU

LLVM

15,388

11

1

[]

[ "<s>", "static", "bool", "sparc_pic_register_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "REG_P", "(", "x", ")", "||", "!", "pic_offset_table_rtx", ")", "return", "false", ";", "if", "(", "x", "==", "pic_offset_table_rtx", ")", "return", "true", ";", ...

[ "Return", "true", "if", "X", "is", "a", "representation", "of", "the", "PIC", "register", "." ]

[ "sparc" ]

sparc

sparc_pic_register_p

sparc

CPU

GCC

15,389

67

1

[]

[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering106

getTargetNodeName

SystemZ

CPU

LLVM

15,390

247

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "1", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "SPIRV", "1" ]

SPIRVAsmBackend

getNumFixupKinds

SPIRV

Virtual ISA

LLVM

15,391

11

1

[]

[ "<s>", "bool", "PatmosRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "Patmos", "Patmos" ]

PatmosRegisterInfo

requiresRegisterScavenging

Patmos

VLIW

LLVM

15,392

16

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "RISCVSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV" ]

RISCVISelDAGToDAG

runOnMachineFunction

RISCV

CPU

LLVM

15,393

30

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GR32RegClass", "MVT::Other", "X86::VK16RegClass", "MVT::v64i1", "MVT::v16i1" ]

X86FrameLowering126

spillCalleeSavedRegisters

X86

CPU

LLVM

15,394

401

1

[]

[ "<s>", "SDValue", "SNESTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "SNES", "SNES", "ISD::InputArg", "16", "1", "2", "0" ]

SNESISelLowering

LowerCallResult

SNES

DSP

LLVM

15,395

161

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MEMCPY", ")", "{", "attachMEMCPYScratc...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "ARM", "ARM", "ARM::MEMCPY", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\""...

ARMISelLowering (2)2

AdjustInstrPostInstrSelection

ARM

CPU

LLVM

15,396

366

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "X86", "X86", "MVT::i8", "MVT::i1", "32", "MVT::i1" ]

X86ISelLowering (2)6

getSetCCResultType

X86

CPU

LLVM

15,397

175

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", "...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "\"x18\"", "AArch64::X18", "\"w18\"", "AArch64::W18", "0", "AArch64::X18", "AArch64::W18", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]

AArch64ISelLowering105

getRegisterByName

AArch64

CPU

LLVM

15,398

112

1

[]

[ "<s>", "void", "LanaiDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "errs", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Lanai", "Lanai", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "Lanai::R0", "MVT::i32", "Lanai::R1", "MVT::i32", "ISD::FrameIndex" ]

LanaiISelDAGToDAG3

Select

Lanai

CPU

LLVM

15,399

218

1

[]