docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "riscv_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset", ...	[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]	[ "riscv", "0" ]	riscv	riscv_return_in_memory	riscv	CPU	GCC	15,400	58	1	[]
[ "<s>", "bool", "NyuziTargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Helper", "functions", "for", "atomic", "operations", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziISelLowering	shouldInsertFencesForAtomic	Nyuzi	GPU	LLVM	15,401	16	1	[]
[ "<s>", "static", "int", "ia64_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_...	[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]	[ "ia64", "0", "0", "0" ]	ia64	ia64_adjust_cost	ia64	CPU	GCC	15,402	150	1	[]
[ "<s>", "BitVector", "GBZ80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "GBZ80", "::", "PC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "GBZ80", "GB", "GBZ80::PC", "GBZ80::SP", "GBZ80::FLAGS" ]	GBZ80RegisterInfo (2)	getReservedRegs	GBZ80	MPU	LLVM	15,403	61	1	[]
[ "<s>", "int", "M68kFrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "MergeWithPrevious", ")", "const", "{", "if", "(", "(", "MergeWithPrevious", "&&", "MBBI", "=="...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "M68k", "M68k", "0", "0", "M68k::ADD32ai", "0", "1", "2", "M68k::SUB32ai", "0", "1", "2" ]	M68kFrameLowering1	mergeSPUpdates	M68k	MPU	LLVM	15,404	265	1	[]
[ "<s>", "const", "SystemZRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo (2)2	getRegisterInfo	SystemZ	CPU	LLVM	15,405	12	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAttributor6	runOnModule	AMDGPU	GPU	LLVM	15,406	174	1	[]
[ "<s>", "unsigned", "int", "nds32_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "NDS32_IS_FPR_REGNUM", "(", "regno", ")", ")", "return", "regno", "+", "4", ";", "return", "regno", ";", "}", "</s>" ]	[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]	[ "nds32", "4" ]	nds32	nds32_dbx_register_number	nds32	CPU	GCC	15,407	25	1	[]
[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "ARM", "ARM", "\"unexpected asm memory constraint\"" ]	ARMISelDAGToDAG (2)	SelectInlineAsmMemoryOperand	ARM	CPU	LLVM	15,408	43	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PM", ".", "add", "(", "createARMGlobalMergePass...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine23	addPreISel	ARM	CPU	LLVM	15,409	39	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "", "Load0", ",", "SDNode", "", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset1", ">", ...	[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]	[ "AMDGPU", "AMDGPU", "\"Second offset should be larger than first offset!\"", "16", "64" ]	AMDGPUInstrInfo	shouldScheduleLoadsNear	AMDGPU	GPU	LLVM	15,410	49	1	[]
[ "<s>", "bool", "NyuziTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziISelLowering	isOffsetFoldingLegal	Nyuzi	GPU	LLVM	15,411	16	1	[]
[ "<s>", "void", "clear", "(", ")", "{", "Refs", "=", "AvailableDomains", "=", "Dist", "=", "0", ";", "Instrs", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "X86", "0" ]	SSEDomainFix	clear	X86	CPU	LLVM	15,412	20	1	[]
[ "<s>", "virtual", "const", "AZPRInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "AZPR", "AZPR" ]	AZPRTargetMachine	getInstrInfo	AZPR	CPU	LLVM	15,413	14	1	[]
[ "<s>", "StringRef", "AArch64NamedImmMapper", "::", "toString", "(", "uint32_t", "Value", ",", "const", "FeatureBitset", "&", "FeatureBits", ",", "bool", "&", "Valid", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumMappings", "...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64BaseInfo (2)	toString	AArch64	CPU	LLVM	15,414	73	1	[]
[ "<s>", "static", "rtx", "frv_expand_prefetches", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "("...	[ "Expand", "prefetch", "builtins", ".", "These", "take", "a", "single", "address", "as", "argument", "." ]	[ "frv", "0", "0", "0" ]	frv	frv_expand_prefetches	frv	VLIW	GCC	15,415	57	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterIn...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegC...	SystemZFrameLowering22	restoreCalleeSavedRegisters	SystemZ	CPU	LLVM	15,416	397	1	[]
[ "<s>", "bool", "RV16KInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected opcode!\"", ")", ";", "case", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "RV16K", "RV16K", "\"Unexpected opcode!\"", "RV16K::Bcc", "RV16K::BccI", "8", "2", "RV16K::J", "RV16K::JAL", "16" ]	RV16KInstrInfo	isBranchOffsetInRange	RV16K	Virtual ISA	LLVM	15,417	67	1	[]
[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...	[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]	[ "Mips", "Mips", "0", "0", "0" ]	MipsFrameLowering (2)	estimateStackSize	Mips	CPU	LLVM	15,418	231	1	[]
[ "<s>", "static", "void", "rs6000_setup_reg_addr_masks", "(", "void", ")", "{", "ssize_t", "rc", ",", "reg", ",", "m", ",", "nregs", ";", "addr_mask_type", "any_addr_mask", ",", "addr_mask", ";", "for", "(", "m", "=", "0", ";", "m", "<", "NUM_MACHINE_MODES"...	[ "Update", "the", "addr", "mask", "bits", "in", "reg_addr", "to", "help", "secondary", "reload", "and", "go", "if", "legitimate", "address", "support", "to", "figure", "out", "the", "appropriate", "addressing", "to", "use", "." ]	[ "rs6000", "0", "0", "0", "0", "1", "8", "0", "8", "8", "0", "16", "16", "0" ]	rs60007	rs6000_setup_reg_addr_masks	rs6000	CPU	GCC	15,419	474	1	[]
[ "<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "IsPIC", "=", "isPIC", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Sparc" ]	SparcJITInfo	Initialize	Sparc	CPU	LLVM	15,420	17	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "MachineInstr", "const", "", ">", "BundleMIs", ";", "const...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "0", "\"Corrupt Bundle!\"", "0", "Hexagon", "Hexagon", "Hexagon", "0", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0" ]	HexagonAsmPrinter15	EmitInstruction	Hexagon	DSP	LLVM	15,421	280	1	[]
[ "<s>", "bool", "TLCS900TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&"...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "TLCS900", "TLCS900", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]	TLCS900ISelLowering	getPostIndexedAddressParts	TLCS900	MPU	LLVM	15,422	193	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", ...	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "Mips", "Mips", "32", "64", "1U", "Mips" ]	MipsISelLowering116	getNumRegistersForCallingConv	Mips	CPU	LLVM	15,423	66	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SparcRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", ...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::IntRegsRegClass" ]	SparcRegisterInfo (2)	getPointerRegClass	Sparc	CPU	LLVM	15,424	49	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "&", "MFI", "=", "", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "", "MF", ".", "getSubtarget", "<", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon" ]	HexagonFrameLowering45	hasFP	Hexagon	DSP	LLVM	15,425	170	1	[]
[ "<s>", "static", "void", "arm_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_ARM", ")", "{", "fprintf", "(", "f", ",", "\"\\t.arm\\n\"", ")", ";", "asm_fprintf", ...	[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts", ".", "On", "the", "ARM", ",", "(", "if", "r8", "is", "the", "static", "chai...	[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.arm\\n\"", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\t.thumb\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "2", "\"\\t.code\\t16\\n\"", "\".Ltrampoline_start:\\n\"", "\"\\tpush\\t{r0, r1}\\n\"", ...	arm5	arm_asm_trampoline_template	arm	CPU	GCC	15,426	178	1	[]
[ "<s>", "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "BPFISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "BPFISD", "::", "FIRST_NUMBER", ":", "break", ";", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "BPF", "BPF", "BPFISD::NodeType", "BPFISD::FIRST_NUMBER", "BPFISD::RET_FLAG", "\"BPFISD::RET_FLAG\"", "BPFISD::CALL", "\"BPFISD::CALL\"", "BPFISD::SELECT_CC", "\"BPFISD::SELECT_CC\"", "BPFISD::BR_CC", "\"BPFISD::BR_CC\"", "BPFISD::Wrapper", "\"BPFISD::Wrapper\"" ]	BPFISelLowering (2)	getTargetNodeName	BPF	Virtual ISA	LLVM	15,427	74	1	[]
[ "<s>", "static", "tree", "bpf_core_newdecl", "(", "tree", "type", ")", "{", "tree", "rettype", "=", "build_function_type_list", "(", "type", ",", "type", ",", "NULL", ")", ";", "char", "name", "[", "80", "]", ";", "int", "len", "=", "snprintf", "(", "n...	[ "Synthesize", "a", "new", "builtin", "function", "declaration", "with", "signature", "TYPE", ".", "Used", "by", "bpf_resolve_overloaded_builtin", "to", "resolve", "calls", "to", "__builtin_preserve_access_index", "." ]	[ "bpf", "80", "\"%s\"", "\"__builtin_pai_\"", "0", "\"%lu\"", "1" ]	bpf	bpf_core_newdecl	bpf	Virtual ISA	GCC	15,428	89	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "1", "0" ]	SIFoldOperands	runOnMachineFunction	AMDGPU	GPU	LLVM	15,429	297	1	[]
[ "<s>", "MachineSDNode", "*", "SITargetLowering", "::", "buildRSRC", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ",", "uint32_t", "RsrcDword1", ",", "uint64_t", "RsrcDword2And3", ")", "const", "{", "SDValue", "PtrLo", "=", "DAG",...	[ "Return", "a", "resource", "descriptor", "with", "the", "'Add", "TID", "'", "bit", "enabled", "The", "TID", "(", "Thread", "ID", ")", "is", "multiplied", "by", "the", "stride", "value", "(", "bits", "[", "61:48", "]", "of", "the", "resource", "descriptor...	[ "R600", "SI", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::i32", "0", "0xFFFFFFFF", "32", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::v4i32" ]	SIISelLowering111	buildRSRC	R600	GPU	LLVM	15,430	248	1	[]
[ "<s>", "rtx", "gen_scalar_move_mask", "(", "machine_mode", "mode", ")", "{", "rtx_vector_builder", "builder", "(", "mode", ",", "1", ",", "2", ")", ";", "builder", ".", "quick_push", "(", "const1_rtx", ")", ";", "builder", ".", "quick_push", "(", "const0_rtx...	[ "Get", "{", "...", ",0", ",", "0", ",", "0", ",", "...", ",", "0", ",", "0", ",", "0", ",", "1", "}", "mask", "." ]	[ "riscv", "1", "2" ]	riscv-v	gen_scalar_move_mask	riscv	CPU	GCC	15,431	39	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon::JMPR", "Hexagon::DEALLOC_RET_V4", "Hexagon::DEALLOCFRAME" ]	HexagonFrameLowering24	emitEpilogue	Hexagon	DSP	LLVM	15,432	190	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo (2)1	storeRegToStackSlot	X86	CPU	LLVM	15,433	166	1	[]
[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarParam", "\"NVPTXISD::DeclareScalarParam\"", "NVPTXISD...	NVPTXISelLowering27	getTargetNodeName	NVPTX	GPU	LLVM	15,434	352	1	[]
[ "<s>", "static", "bool", "bfin_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")", ";", "}", "</s>" ]	[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", ".", "All", "other", "eliminations", "are", "valid", "." ]	[ "bfin" ]	bfin	bfin_can_eliminate	bfin	DSP	GCC	15,435	27	1	[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MipsDisassembler", "", "Dis", "=", "static_cast", "<", "const", "MipsDisassembler", "*", ">", "(", "D", ")", ";",...	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips", "Mips", "Mips" ]	MipsDisassembler	getReg	Mips	CPU	LLVM	15,436	64	1	[]
[ "<s>", "int", "mt_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "xinsn", ",", "int", "strict", ")", "{", "if", "(", "mt_legitimate_simple_address_p", "(", "mode", ",", "xinsn", ",", "strict", ")", ")", "return", "1", ";", "if", "(...	[ "Helper", "function", "of", "GO_IF_LEGITIMATE_ADDRESS", ".", "Return", "non-zero", "if", "XINSN", "is", "a", "legitimate", "address", "on", "MT", "." ]	[ "mt", "1", "1", "1", "3", "0", "0" ]	mt	mt_legitimate_address_p	mt	CPU	GCC	15,437	88	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "MSP430" ]	MSP430TargetMachine	getDataLayout	MSP430	MPU	LLVM	15,438	19	1	[]
[ "<s>", "int", "shl_sext_kind", "(", "rtx", "left_rtx", ",", "rtx", "size_rtx", ",", "int", "*", "costp", ")", "{", "int", "left", ",", "size", ",", "insize", ",", "ext", ";", "int", "cost", "=", "0", ",", "best_cost", ";", "int", "kind", ";", "left...	[ "Try", "to", "find", "a", "good", "way", "to", "implement", "the", "combiner", "pattern", "[", "(", "set", "(", "match_operand", ":", "SI", "0", "``", "register_operand", "''", "``", "=r", "''", ")", "(", "sign_extract", ":", "SI", "(", "ashift", ":", ...	[ "sh", "0", "0", "0", "32", "32", "16", "16", "1", "16", "5", "16", "8", "1", "8", "1", "16", "1", "1", "8", "2", "8", "3", "6", "31", "3", "1", "1", "7", "32", "1", "0" ]	sh	shl_sext_kind	sh	CPU	GCC	15,439	417	1	[]
[ "<s>", "int", "leaf_return_peephole_ok", "(", ")", "{", "return", "(", "actual_fsize", "==", "0", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "if", "a", "return", "peephole", "merging", "return", "with", "setting", "of", "output", "register", "is", "ok", "." ]	[ "sparc", "0" ]	sparc2	leaf_return_peephole_ok	sparc	CPU	GCC	15,440	13	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine65	addPreEmitPass	AArch64	CPU	LLVM	15,441	60	1	[]
[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInZExt", "(", "unsigned", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...	[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "zero-extended", "." ]	[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]	PPCMachineFunctionInfo1	isLiveInZExt	PowerPC	CPU	LLVM	15,442	49	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine1	addCodeGenPrepare	AMDGPU	GPU	LLVM	15,443	83	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...	WebAssemblyReplacePhysRegs9	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	15,444	299	1	[]
[ "<s>", "static", "void", "mips_set_compression_mode", "(", "unsigned", "int", "compression_mode", ")", "{", "if", "(", "compression_mode", "==", "old_compression_mode", ")", "return", ";", "target_flags", "=", "mips_base_target_flags", ";", "flag_schedule_insns", "=", ...	[ "Set", "up", "the", "target-dependent", "global", "state", "for", "ISA", "mode", "COMPRESSION_MODE", ",", "which", "is", "either", "MASK_MIPS16", "or", "MASK_MICROMIPS", "." ]	[ "mips", "0", "0", "0", "0", "127", "0", "\"MIPS16 PIC for ABIs other than o32 and o64\"", "\"MIPS16 -mxgot code\"", "\"hard-float MIPS16 code for ABIs other than o32 and o64\"", "0", "8", "0", "8", "0", "8", "32768", "32767", "0x8000" ]	mips5	mips_set_compression_mode	mips	CPU	GCC	15,445	286	1	[]
[ "<s>", "bool", "BPFDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "BPF", "BPF", "ISD::ADD", "MVT::i32" ]	BPFISelDAGToDAG1	SelectInlineAsmMemoryOperand	BPF	Virtual ISA	LLVM	15,446	111	1	[]
[ "<s>", "bool", "AMDGPUPromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "AliasAnalysis", "&", "AA", "=...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPromoteKernelArguments	runOnFunction	AMDGPU	GPU	LLVM	15,447	51	1	[]
[ "<s>", "void", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering28	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	15,448	211	1	[]
[ "<s>", "static", "int", "ep_memory_offset", "(", "enum", "machine_mode", "mode", ",", "int", "unsignedp", "ATTRIBUTE_UNUSED", ")", "{", "int", "max_offset", "=", "0", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "if", "(", "TARGET_SMALL_SLD",...	[ "Return", "maximum", "offset", "supported", "for", "a", "short", "EP", "memory", "reference", "of", "mode", "MODE", "and", "signedness", "UNSIGNEDP", "." ]	[ "v850", "0", "1", "4", "1", "4", "1", "7", "1", "5", "1", "5", "1", "8", "1", "8" ]	v8503	ep_memory_offset	v850	MPU	GCC	15,449	158	1	[]
[ "<s>", "BitVector", "OR1KRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarg...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "OR1K", "OR1K", "OR1K::R0", "OR1K::R1", "OR1K::R2", "OR1K::R9", "OR1K::R10", "OR1K::R16" ]	OR1KRegisterInfo	getReservedRegs	OR1K	CPU	LLVM	15,450	118	1	[]
[ "<s>", "void", "s390_expand_merge", "(", "rtx", "target", ",", "rtx", "src1", ",", "rtx", "src2", ",", "bool", "high_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "opt_machine_mode", "opt_mode_2x", "=", "mode_for_vector", "(...	[ "Emit", "RTL", "to", "implement", "a", "vector", "merge", "operation", "of", "SRC1", "and", "SRC2", "which", "creates", "the", "result", "in", "TARGET", ".", "HIGH_P", "determines", "whether", "a", "merge", "hi", "or", "lo", "will", "be", "generated", "." ...	[ "s390", "2" ]	s390	s390_expand_merge	s390	MPU	GCC	15,451	128	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "RISCV", "\"Invalid type access!\"" ]	RISCVAsmParser	getReg	RISCV	CPU	LLVM	15,452	22	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine42	SparcTargetMachine	Sparc	CPU	LLVM	15,453	104	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Hexagon", "Hexagon", "0", "0", "1", "\"Expected exactly one superreg\"", "0", "1", "1", "0", "1", "\"Expected exactly one superreg\"", "0", "0", "0", "0", "1", "0" ]	HexagonFrameLowering7	spillCalleeSavedRegisters	Hexagon	DSP	LLVM	15,454	334	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "defa...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "RISCV", "RISCV", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::JAL", "RISCV::X0", "0", "RISCV::C_JAL", "RISCV::JAL", "RISCV::X1", "0" ]	RISCVAsmBackend	relaxInstruction	RISCV	CPU	LLVM	15,455	231	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine37	getObjFileLowering	AMDGPU	GPU	LLVM	15,456	12	1	[]
[ "<s>", "static", "bool", "bfin_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "\|\|", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "\|\|", "GET_MODE_CLASS", "(", ...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "bfin" ]	bfin	bfin_modes_tieable_p	bfin	DSP	GCC	15,457	75	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "PowerPC", "PPC", "PPC::F8RCRegClass", "PPC::VSLRCRegClass", "PPC::sub_64", "PPC::VSRCRegClass", "PPC::VRRCRegClass", "PPC::VSHRCRegClass", "PPC::sub_128", "PPC::VSRCRegClass", "PPC::F8RCRegClass", "PPC::VSLRCRegClass", "PPC::sub_64", "PPC::VSRCRegClass", "PPC::VRRCRegClass", "PPC::VSH...	PPCInstrInfo38	copyPhysReg	PowerPC	CPU	LLVM	15,458	474	1	[]
[ "<s>", "SDNode", "", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC", "PPC::G8RC_and_G8RC_NOX...	PPCISelDAGToDAG104	getGlobalBaseReg	PowerPC	CPU	LLVM	15,459	413	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createVideocoreELFObjectWriter", "(", "OS", ",", "OSType", ",", "true", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Videocore", "Videocore" ]	VideocoreAsmBackend	createObjectWriter	Videocore	DSP	LLVM	15,460	21	1	[]
[ "<s>", "static", "bool", "prologue_saved_reg_p", "(", "unsigned", "regno", ")", "{", "gcc_assert", "(", "GP_REG_P", "(", "regno", ")", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "retu...	[ "Return", "true", "if", "REGNO", "should", "be", "saved", "in", "the", "prologue", "." ]	[ "nios2" ]	nios22	prologue_saved_reg_p	nios2	MPU	GCC	15,461	74	1	[]
[ "<s>", "static", "reg_class_t", "nios2_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "regclass", ")", "{", "return", "regclass", "==", "NO_REGS", "?", "GENERAL_REGS", ":", "regclass", ";", "}", "</s>" ]	[ "Implement", "TARGET_PREFERRED_RELOAD_CLASS", "." ]	[ "nios2" ]	nios2	nios2_preferred_reload_class	nios2	MPU	GCC	15,462	22	1	[]
[ "<s>", "static", "void", "init_device", "(", ")", "{", "init_hsa_runtime_functions", "(", ")", ";", "XHSA", "(", "hsa_fns", ".", "hsa_init_fn", "(", ")", ",", "\"Initialize run-time\"", ")", ";", "XHSA_CMP", "(", "hsa_fns", ".", "hsa_iterate_agents_fn", "(", "...	[ "Initialize", "the", "HSA", "Runtime", "library", "and", "GPU", "device", "." ]	[ "gcn", "\"Initialize run-time\"", "\"Find a device\"", "0", "\"Find max queue size\"", "\"Set up a device queue\"", "\"Locate kernargs memory\"", "\"Locate device memory\"" ]	gcn-run	init_device	gcn	GPU	GCC	15,463	141	1	[]
[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "\"Altivec is not implemented on AIX yet.\"", "PPC", "PPC", "PPC" ]	PPCRegisterInfo11	getCallPreservedMask	PowerPC	CPU	LLVM	15,464	194	1	[]
[ "<s>", "bool", "HexagonTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Checking if value is in small-data, -G\"", "<<", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Hexagon", "Hexagon", "\"Checking if value is in small-data, -G\"", "\": \\\"\"", "\"\\\": \"", "\"no, not a global variable\\n\"", "\"yes\"", "\"no\"", "\", has section: \"", "\"no, is a constant\\n\"", "\"no, is static\\n\"", "\"no, is an array\\n\"", "\"no, has opaque type\\n\"", "0", ...	HexagonTargetObjectFile41	isGlobalInSmallSection	Hexagon	DSP	LLVM	15,465	341	1	[]
[ "<s>", "static", "bool", "rs6000_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "if", "(", "VECTOR_MEM_ALTIVEC_P", "(", ...	[ "TARGET_LEGITIMATE_ADDRESS_P", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants...	[ "rs6000", "1", "1", "16", "0", "0", "1", "0", "1", "1", "1", "1", "0", "0", "0", "0", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "1", "0" ]	rs60004	rs6000_legitimate_address_p	rs6000	CPU	GCC	15,466	456	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "for", "(", "const", "SDep", "&", "PI", ":", "SU", "->", "Preds", ")", "{", "unsigned", "PredReadyCycle", "=", "PI", ".", "getSUnit", "(", ")", "->", "...	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "Hexagon" ]	HexagonMachineScheduler11	releaseTopNode	Hexagon	DSP	LLVM	15,467	95	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine103	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	15,468	18	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "CallInst", "", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")...	[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "SI", "SI", "16" ]	SIISelLowering24	requiresUniformRegister	AMDGPU	GPU	LLVM	15,469	221	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "MSP430::PUSH16r" ]	MSP430FrameLowering37	spillCalleeSavedRegisters	MSP430	MPU	LLVM	15,470	175	1	[]
[ "<s>", "static", "void", "emit_store_conditional", "(", "enum", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", ...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]	[ "alpha" ]	alpha3	emit_store_conditional	alpha	MPU	GCC	15,471	67	1	[]
[ "<s>", "void", "m68k_init_cc", "(", ")", "{", "flags_compare_op0", "=", "flags_compare_op1", "=", "NULL_RTX", ";", "flags_operand1", "=", "flags_operand2", "=", "NULL_RTX", ";", "flags_valid", "=", "FLAGS_VALID_NO", ";", "}", "</s>" ]	[ "Called", "through", "CC_STATUS_INIT", ",", "which", "is", "invoked", "by", "final", "whenever", "a", "label", "is", "encountered", "." ]	[ "m68k" ]	m68k	m68k_init_cc	m68k	MPU	GCC	15,472	22	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "AArch64AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigned", "Type", "=", "llvm", ...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "AArch64", "AArch64", "\"BFD_RELOC_NONE\"", "\"BFD_RELOC_16\"", "\"BFD_RELOC_32\"", "\"BFD_RELOC_64\"", "1u", "1u" ]	AArch64AsmBackend (2)1	getFixupKind	AArch64	CPU	LLVM	15,473	102	1	[]
[ "<s>", "static", "void", "avr_asm_out_dtor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "fputs", "(", "\"\\t.global __do_global_dtors\\n\"", ",", "asm_out_file", ")", ";", "default_dtor_section_asm_out_destructor", "(", "symbol", ",", "priority", ")", "...	[ "Worker", "function", "for", "TARGET_ASM_DESTRUCTOR", "." ]	[ "avr", "\"\\t.global __do_global_dtors\\n\"" ]	avr	avr_asm_out_dtor	avr	MPU	GCC	15,474	26	1	[]
[ "<s>", "static", "void", "core2i7_first_cycle_multipass_issue", "(", "void", "", "_data", ",", "signed", "char", "", "ready_try", ",", "int", "n_ready", ",", "rtx_insn", "", "insn", ",", "const", "void", "", "_prev_data", ")", "{", "ix86_first_cycle_multipas...	[ "INSN", "is", "being", "issued", "in", "current", "solution", ".", "Account", "for", "its", "impact", "on", "the", "decoder", "model", "." ]	[ "i386", "1", "0" ]	x86-tune-sched-core	core2i7_first_cycle_multipass_issue	i386	CPU	GCC	15,475	160	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86", "4", "4", "4", "8", "\"@fe...	X86AsmPrinter17	emitStartOfAsmFile	X86	CPU	LLVM	15,476	471	1	[]
[ "<s>", "const", "MCExpr", "", "JVMAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "", "CV", ")", "{", "return", "AsmPrinter", "::", "lowerConstant", "(", "CV", ")", ";", "}", "</s>" ]	[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]	[ "JVM", "JVM" ]	JVMAsmPrinter	lowerConstant	JVM	Virtual ISA	LLVM	15,477	22	1	[]
[ "<s>", "static", "unsigned", "int", "increase_distance", "(", "rtx_insn", "", "prev", ",", "rtx_insn", "", "next", ",", "unsigned", "int", "distance", ")", "{", "df_ref", "def", ",", "use", ";", "if", "(", "!", "prev", "\|\|", "!", "next", ")", "return...	[ "Increase", "given", "DISTANCE", "in", "half-cycles", "according", "to", "dependencies", "between", "PREV", "and", "NEXT", "instructions", ".", "Add", "1", "half-cycle", "if", "there", "is", "no", "dependency", "and", "go", "to", "next", "cycle", "if", "there"...	[ "i386", "1", "2", "1", "1", "2", "1" ]	i386	increase_distance	i386	CPU	GCC	15,478	108	1	[]
[ "<s>", "void", "MMIXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "MMIX", "MMIX" ]	MMIXInstPrinter	printRegName	MMIX	CPU	LLVM	15,479	22	1	[]
[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Z80", "Z80", "\"Unsupported calling convention\"", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80" ]	Z80RegisterInfo2	getCallPreservedMask	Z80	MPU	LLVM	15,480	87	1	[]
[ "<s>", "enum", "h8sx_shift_type", "h8sx_classify_shift", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_H8300SX", ")", "return", "H8SX_SHIFT_NONE", ";", "switch", "(", "code", ")", "{", "case...	[ "Classify", "a", "shift", "with", "the", "given", "mode", "and", "code", ".", "OP", "is", "the", "shift", "amount", "." ]	[ "h8300", "0", "0", "1", "2", "2", "1" ]	h8300	h8sx_classify_shift	h8300	MPU	GCC	15,481	170	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "Machi...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine49	addPreRegAlloc	PowerPC	CPU	LLVM	15,482	39	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "", "MI", ")", ")", "return...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "12" ]	SIRegisterInfo112	isFrameOffsetLegal	AMDGPU	GPU	LLVM	15,483	52	1	[]
[ "<s>", "void", "ia64_vms_output_aligned_decl_common", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "tree", "attr", "=", "DECL_ATTRIBUTES",...	[ "Part", "of", "the", "low", "level", "implementation", "of", "DEC", "Ada", "pragma", "Common_Object", "." ]	[ "ia64", "\"common_object\"", "\"\\t.vms_common\\t\\\"%s\\\",\"", "\"%s\"", "\",\"", "\",%u\"" ]	ia644	ia64_vms_output_aligned_decl_common	ia64	CPU	GCC	15,484	154	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "0" ]	X86Disassembler1	getInstruction	X86	CPU	LLVM	15,485	143	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "R600" ]	AMDGPUInstrInfo10	isCoalescableExtInstr	R600	GPU	LLVM	15,486	28	1	[]
[ "<s>", "static", "bool", "peek", "(", "struct", "InternalInstruction", "*", "insn", ",", "uint8_t", "&", "byte", ")", "{", "uint64_t", "offset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", "if", "(", "offset", ">=", "insn", ...	[ "Return", "the", "current", "operation", "." ]	[ "X86" ]	X86Disassembler (2)2	peek	X86	CPU	LLVM	15,487	53	1	[]
[ "<s>", "void", "X86WinAllocaExpander", "::", "lower", "(", "MachineInstr", "", "MI", ",", "Lowering", "L", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "", "MBB", "=", "MI", "->", "getParent", "(", ")"...	[ "The", "instruction", "is", "lowered", "." ]	[ "X86", "X86", "0", "4", "8", "8", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "0", "1", "1" ]	X86WinAllocaExpander1	lower	X86	CPU	LLVM	15,488	418	1	[]
[ "<s>", "static", "tree", "alpha_fold_builtin_cmpbge", "(", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "==", "3", ")", "{", "int", "i", ",", "val", ";", "for", "(", "i", "=", "0", ",", "va...	[ "Fold", "the", "builtin", "for", "the", "CMPBGE", "instruction", ".", "This", "is", "a", "vector", "comparison", "with", "an", "8", "bit", "output", "vector", ".", "OPINT", "contains", "the", "integer", "operands", ";", "bit", "N", "of", "OP_CONST", "is", ...	[ "alpha", "3", "0", "0", "8", "0", "8", "0xff", "1", "8", "0xff", "1", "2", "1", "0", "0xff" ]	alpha3	alpha_fold_builtin_cmpbge	alpha	MPU	GCC	15,489	130	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSiz...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]	X86TargetTransformInfo14	getIntImmCost	X86	CPU	LLVM	15,490	429	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"mproc DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "mproc", "\"mproc DAG->DAG Pattern Instruction Selection\"" ]	mprocISelDAGToDAG	getPassName	mproc	Virtual ISA	LLVM	15,491	13	1	[]
[ "<s>", "static", "void", "pru_option_override", "(", "void", ")", "{", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"%<-fpic%> is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")",...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "pru", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "1", "\"%<-fpie%> is not supported\"", "2", "\"%<-fPIE%> is not supported\"", "\"%<-freorder-blocks-and-partition%> \"", "\"not supported on this architecture\"", "0", "1" ]	pru	pru_option_override	pru	CPU	GCC	15,492	106	1	[]
[ "<s>", "int", "Z80oldInstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Z80old", "::", "POP16r", ":", "case", "Z80old", "::", "POP16AF", ":", ...	[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]	[ "Z80old", "Z80old", "Z80old::POP16r", "Z80old::POP16AF", "2", "Z80old::PUSH16r", "Z80old::PUSH16AF", "2" ]	Z80oldInstrInfo	getSPAdjust	Z80old	MPU	LLVM	15,493	58	1	[]
[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "return", "CC_AMDGPU", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUISelLowering103	CCAssignFnForCall	AMDGPU	GPU	LLVM	15,494	20	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo107	isStoreToStackSlot	PowerPC	CPU	LLVM	15,495	119	1	[]
[ "<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ",", "bool", "isLittleEndian", ")", "{", "IsPIC", "=", "isPIC", ";", "IsLittleEndian", "=", "isLittleEndian", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Mips" ]	MipsJITInfo	Initialize	Mips	CPU	LLVM	15,496	24	1	[]
[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine36	getSubtargetImpl	X86	CPU	LLVM	15,497	314	1	[]
[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "Size", "==", "2", "\|\|", "Size", "==", "4", "\|\|", "Size", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "0", "32", "32", "ARM::SP" ]	ARMCallLowering30	getStackAddress	ARM	CPU	LLVM	15,498	143	1	[]
[ "<s>", "virtual", "bool", "hasRawTextSupport", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "asm", "streamer", "supports", "emitting", "unformatted", "text", "to", "the", ".s", "file", "with", "EmitRawText", "." ]	[ "PTX" ]	PTXMCAsmStreamer	hasRawTextSupport	PTX	GPU	LLVM	15,499	11	1	[]

[ "<s>", "static", "bool", "riscv_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset", ...

[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]

[ "riscv", "0" ]

riscv

riscv_return_in_memory

riscv

CPU

GCC

15,400

58

1

[]

[ "<s>", "bool", "NyuziTargetLowering", "::", "shouldInsertFencesForAtomic", "(", "const", "Instruction", "*", "I", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Helper", "functions", "for", "atomic", "operations", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziISelLowering

shouldInsertFencesForAtomic

Nyuzi

GPU

LLVM

15,401

16

1

[]

[ "<s>", "static", "int", "ia64_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type1", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "dw_t", "dw", ")", "{", "enum", "reg_note", "dep_type", "=", "(", "enum", "reg_note", ")", "dep_...

[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]

[ "ia64", "0", "0", "0" ]

ia64

ia64_adjust_cost

ia64

CPU

GCC

15,402

150

1

[]

[ "<s>", "BitVector", "GBZ80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "GBZ80", "::", "PC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "GBZ80", "GB", "GBZ80::PC", "GBZ80::SP", "GBZ80::FLAGS" ]

GBZ80RegisterInfo (2)

getReservedRegs

GBZ80

MPU

LLVM

15,403

61

1

[]

[ "<s>", "int", "M68kFrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "MergeWithPrevious", ")", "const", "{", "if", "(", "(", "MergeWithPrevious", "&&", "MBBI", "=="...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "M68k", "M68k", "0", "0", "M68k::ADD32ai", "0", "1", "2", "M68k::SUB32ai", "0", "1", "2" ]

M68kFrameLowering1

mergeSPUpdates

M68k

MPU

LLVM

15,404

265

1

[]

[ "<s>", "const", "SystemZRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo (2)2

getRegisterInfo

SystemZ

CPU

LLVM

15,405

12

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAttributor6

runOnModule

AMDGPU

GPU

LLVM

15,406

174

1

[]

[ "<s>", "unsigned", "int", "nds32_dbx_register_number", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "NDS32_IS_FPR_REGNUM", "(", "regno", ")", ")", "return", "regno", "+", "4", ";", "return", "regno", ";", "}", "</s>" ]

[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]

[ "nds32", "4" ]

nds32

nds32_dbx_register_number

nds32

CPU

GCC

15,407

25

1

[]

[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "ARM", "ARM", "\"unexpected asm memory constraint\"" ]

ARMISelDAGToDAG (2)

SelectInlineAsmMemoryOperand

ARM

CPU

LLVM

15,408

43

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreISel", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", ")", "PM", ".", "add", "(", "createARMGlobalMergePass...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine23

addPreISel

ARM

CPU

LLVM

15,409

39

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "shouldScheduleLoadsNear", "(", "SDNode", "*", "Load0", ",", "SDNode", "*", "Load1", ",", "int64_t", "Offset0", ",", "int64_t", "Offset1", ",", "unsigned", "NumLoads", ")", "const", "{", "assert", "(", "Offset1", ">", ...

[ "shouldScheduleLoadsNear", "-", "This", "is", "a", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "(", "in", "conjunction", "with", "areLoadsFromSameBasePtr", ")", "if", "two", "loads", "should", "be", "scheduled", "togther", "." ]

[ "AMDGPU", "AMDGPU", "\"Second offset should be larger than first offset!\"", "16", "64" ]

AMDGPUInstrInfo

shouldScheduleLoadsNear

AMDGPU

GPU

LLVM

15,410

49

1

[]

[ "<s>", "bool", "NyuziTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziISelLowering

isOffsetFoldingLegal

Nyuzi

GPU

LLVM

15,411

16

1

[]

[ "<s>", "void", "clear", "(", ")", "{", "Refs", "=", "AvailableDomains", "=", "Dist", "=", "0", ";", "Instrs", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "X86", "0" ]

SSEDomainFix

clear

X86

CPU

LLVM

15,412

20

1

[]

[ "<s>", "virtual", "const", "AZPRInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "AZPR", "AZPR" ]

AZPRTargetMachine

getInstrInfo

AZPR

CPU

LLVM

15,413

14

1

[]

[ "<s>", "StringRef", "AArch64NamedImmMapper", "::", "toString", "(", "uint32_t", "Value", ",", "const", "FeatureBitset", "&", "FeatureBits", ",", "bool", "&", "Valid", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumMappings", "...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64BaseInfo (2)

toString

AArch64

CPU

LLVM

15,414

73

1

[]

[ "<s>", "static", "rtx", "frv_expand_prefetches", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "pat", "=", "GEN_FCN", "(", "icode", ")", "("...

[ "Expand", "prefetch", "builtins", ".", "These", "take", "a", "single", "address", "as", "argument", "." ]

[ "frv", "0", "0", "0" ]

frv

frv_expand_prefetches

frv

VLIW

GCC

15,415

57

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterIn...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "SystemZ::VR128BitRegClass", "\"Should be loading %r15 and something else\"", "SystemZ::LMG", "SystemZ::R11D", "SystemZ::R15D", "0", "SystemZ::GR64BitRegC...

SystemZFrameLowering22

restoreCalleeSavedRegisters

SystemZ

CPU

LLVM

15,416

397

1

[]

[ "<s>", "bool", "RV16KInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected opcode!\"", ")", ";", "case", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "RV16K", "RV16K", "\"Unexpected opcode!\"", "RV16K::Bcc", "RV16K::BccI", "8", "2", "RV16K::J", "RV16K::JAL", "16" ]

RV16KInstrInfo

isBranchOffsetInRange

RV16K

Virtual ISA

LLVM

15,417

67

1

[]

[ "<s>", "uint64_t", "MipsFrameLowering", "::", "estimateStackSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "&", "TRI", ...

[ "Estimate", "and", "return", "the", "size", "of", "the", "stack", "frame", "." ]

[ "Mips", "Mips", "0", "0", "0" ]

MipsFrameLowering (2)

estimateStackSize

Mips

CPU

LLVM

15,418

231

1

[]

[ "<s>", "static", "void", "rs6000_setup_reg_addr_masks", "(", "void", ")", "{", "ssize_t", "rc", ",", "reg", ",", "m", ",", "nregs", ";", "addr_mask_type", "any_addr_mask", ",", "addr_mask", ";", "for", "(", "m", "=", "0", ";", "m", "<", "NUM_MACHINE_MODES"...

[ "Update", "the", "addr", "mask", "bits", "in", "reg_addr", "to", "help", "secondary", "reload", "and", "go", "if", "legitimate", "address", "support", "to", "figure", "out", "the", "appropriate", "addressing", "to", "use", "." ]

[ "rs6000", "0", "0", "0", "0", "1", "8", "0", "8", "8", "0", "16", "16", "0" ]

rs60007

rs6000_setup_reg_addr_masks

rs6000

CPU

GCC

15,419

474

1

[]

[ "<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ")", "{", "IsPIC", "=", "isPIC", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Sparc" ]

SparcJITInfo

Initialize

Sparc

CPU

LLVM

15,420

17

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "MachineInstr", "const", "*", ">", "BundleMIs", ";", "const...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "0", "\"Corrupt Bundle!\"", "0", "Hexagon", "Hexagon", "Hexagon", "0", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0" ]

HexagonAsmPrinter15

EmitInstruction

Hexagon

DSP

LLVM

15,421

280

1

[]

[ "<s>", "bool", "TLCS900TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&"...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "TLCS900", "TLCS900", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]

TLCS900ISelLowering

getPostIndexedAddressParts

TLCS900

MPU

LLVM

15,422

193

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", ...

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "Mips", "Mips", "32", "64", "1U", "Mips" ]

MipsISelLowering116

getNumRegistersForCallingConv

Mips

CPU

LLVM

15,423

66

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SparcRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", ...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::IntRegsRegClass" ]

SparcRegisterInfo (2)

getPointerRegClass

Sparc

CPU

LLVM

15,424

49

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon" ]

HexagonFrameLowering45

hasFP

Hexagon

DSP

LLVM

15,425

170

1

[]

[ "<s>", "static", "void", "arm_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "fprintf", "(", "f", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_ARM", ")", "{", "fprintf", "(", "f", ",", "\"\\t.arm\\n\"", ")", ";", "asm_fprintf", ...

[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts", ".", "On", "the", "ARM", ",", "(", "if", "r8", "is", "the", "static", "chai...

[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.arm\\n\"", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\t.thumb\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "2", "\"\\t.code\\t16\\n\"", "\".Ltrampoline_start:\\n\"", "\"\\tpush\\t{r0, r1}\\n\"", ...

arm5

arm_asm_trampoline_template

arm

CPU

GCC

15,426

178

1

[]

[ "<s>", "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "BPFISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "BPFISD", "::", "FIRST_NUMBER", ":", "break", ";", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "BPF", "BPF", "BPFISD::NodeType", "BPFISD::FIRST_NUMBER", "BPFISD::RET_FLAG", "\"BPFISD::RET_FLAG\"", "BPFISD::CALL", "\"BPFISD::CALL\"", "BPFISD::SELECT_CC", "\"BPFISD::SELECT_CC\"", "BPFISD::BR_CC", "\"BPFISD::BR_CC\"", "BPFISD::Wrapper", "\"BPFISD::Wrapper\"" ]

BPFISelLowering (2)

getTargetNodeName

BPF

Virtual ISA

LLVM

15,427

74

1

[]

[ "<s>", "static", "tree", "bpf_core_newdecl", "(", "tree", "type", ")", "{", "tree", "rettype", "=", "build_function_type_list", "(", "type", ",", "type", ",", "NULL", ")", ";", "char", "name", "[", "80", "]", ";", "int", "len", "=", "snprintf", "(", "n...

[ "Synthesize", "a", "new", "builtin", "function", "declaration", "with", "signature", "TYPE", ".", "Used", "by", "bpf_resolve_overloaded_builtin", "to", "resolve", "calls", "to", "__builtin_preserve_access_index", "." ]

[ "bpf", "80", "\"%s\"", "\"__builtin_pai_\"", "0", "\"%lu\"", "1" ]

bpf

bpf_core_newdecl

bpf

Virtual ISA

GCC

15,428

89

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "1", "0" ]

SIFoldOperands

runOnMachineFunction

AMDGPU

GPU

LLVM

15,429

297

1

[]

[ "<s>", "MachineSDNode", "*", "SITargetLowering", "::", "buildRSRC", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Ptr", ",", "uint32_t", "RsrcDword1", ",", "uint64_t", "RsrcDword2And3", ")", "const", "{", "SDValue", "PtrLo", "=", "DAG",...

[ "Return", "a", "resource", "descriptor", "with", "the", "'Add", "TID", "'", "bit", "enabled", "The", "TID", "(", "Thread", "ID", ")", "is", "multiplied", "by", "the", "stride", "value", "(", "bits", "[", "61:48", "]", "of", "the", "resource", "descriptor...

[ "R600", "SI", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::i32", "0", "0xFFFFFFFF", "32", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::i32", "MVT::v4i32" ]

SIISelLowering111

buildRSRC

R600

GPU

LLVM

15,430

248

1

[]

[ "<s>", "rtx", "gen_scalar_move_mask", "(", "machine_mode", "mode", ")", "{", "rtx_vector_builder", "builder", "(", "mode", ",", "1", ",", "2", ")", ";", "builder", ".", "quick_push", "(", "const1_rtx", ")", ";", "builder", ".", "quick_push", "(", "const0_rtx...

[ "Get", "{", "...", ",0", ",", "0", ",", "0", ",", "...", ",", "0", ",", "0", ",", "0", ",", "1", "}", "mask", "." ]

[ "riscv", "1", "2" ]

riscv-v

gen_scalar_move_mask

riscv

CPU

GCC

15,431

39

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon::JMPR", "Hexagon::DEALLOC_RET_V4", "Hexagon::DEALLOCFRAME" ]

HexagonFrameLowering24

emitEpilogue

Hexagon

DSP

LLVM

15,432

190

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo (2)1

storeRegToStackSlot

X86

CPU

LLVM

15,433

166

1

[]

[ "<s>", "const", "char", "*", "NVPTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "NVPTXISD", "::", "CALL", ":", "return", "\"NVPTXISD::...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "NVPTX", "NVPTX", "0", "NVPTXISD::CALL", "\"NVPTXISD::CALL\"", "NVPTXISD::RET_FLAG", "\"NVPTXISD::RET_FLAG\"", "NVPTXISD::Wrapper", "\"NVPTXISD::Wrapper\"", "NVPTXISD::DeclareParam", "\"NVPTXISD::DeclareParam\"", "NVPTXISD::DeclareScalarParam", "\"NVPTXISD::DeclareScalarParam\"", "NVPTXISD...

NVPTXISelLowering27

getTargetNodeName

NVPTX

GPU

LLVM

15,434

352

1

[]

[ "<s>", "static", "bool", "bfin_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")", ";", "}", "</s>" ]

[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", ".", "All", "other", "eliminations", "are", "valid", "." ]

[ "bfin" ]

bfin

bfin_can_eliminate

bfin

DSP

GCC

15,435

27

1

[]

[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "MipsDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "MipsDisassembler", "*", ">", "(", "D", ")", ";",...

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips", "Mips", "Mips" ]

MipsDisassembler

getReg

Mips

CPU

LLVM

15,436

64

1

[]

[ "<s>", "int", "mt_legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "xinsn", ",", "int", "strict", ")", "{", "if", "(", "mt_legitimate_simple_address_p", "(", "mode", ",", "xinsn", ",", "strict", ")", ")", "return", "1", ";", "if", "(...

[ "Helper", "function", "of", "GO_IF_LEGITIMATE_ADDRESS", ".", "Return", "non-zero", "if", "XINSN", "is", "a", "legitimate", "address", "on", "MT", "." ]

[ "mt", "1", "1", "1", "3", "0", "0" ]

mt

mt_legitimate_address_p

mt

CPU

GCC

15,437

88

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "MSP430" ]

MSP430TargetMachine

getDataLayout

MSP430

MPU

LLVM

15,438

19

1

[]

[ "<s>", "int", "shl_sext_kind", "(", "rtx", "left_rtx", ",", "rtx", "size_rtx", ",", "int", "*", "costp", ")", "{", "int", "left", ",", "size", ",", "insize", ",", "ext", ";", "int", "cost", "=", "0", ",", "best_cost", ";", "int", "kind", ";", "left...

[ "Try", "to", "find", "a", "good", "way", "to", "implement", "the", "combiner", "pattern", "[", "(", "set", "(", "match_operand", ":", "SI", "0", "``", "register_operand", "''", "``", "=r", "''", ")", "(", "sign_extract", ":", "SI", "(", "ashift", ":", ...

[ "sh", "0", "0", "0", "32", "32", "16", "16", "1", "16", "5", "16", "8", "1", "8", "1", "16", "1", "1", "8", "2", "8", "3", "6", "31", "3", "1", "1", "7", "32", "1", "0" ]

sh

shl_sext_kind

sh

CPU

GCC

15,439

417

1

[]

[ "<s>", "int", "leaf_return_peephole_ok", "(", ")", "{", "return", "(", "actual_fsize", "==", "0", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "if", "a", "return", "peephole", "merging", "return", "with", "setting", "of", "output", "register", "is", "ok", "." ]

[ "sparc", "0" ]

sparc2

leaf_return_peephole_ok

sparc

CPU

GCC

15,440

13

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "EnableA53Fix835769", ")", "addPass", "(", "createAArch64A53Fix835769", "(", ")", ")", ";", "addPass", "(", "createAArch64BranchRelaxation", "(", ")", ")", ";", "if", "(", "T...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine65

addPreEmitPass

AArch64

CPU

LLVM

15,441

60

1

[]

[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInZExt", "(", "unsigned", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "unsigned", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...

[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "zero-extended", "." ]

[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]

PPCMachineFunctionInfo1

isLiveInZExt

PowerPC

CPU

LLVM

15,442

49

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "TM", "->", "getTargetTriple", "(", ")", ".", "getArch", "(", ")", "==", "Triple", "::", "amdgcn", ")", "addPass", "(", "createAMDGPUAnnotateKernelFeaturesPass", "(", ")", ...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine1

addCodeGenPrepare

AMDGPU

GPU

LLVM

15,443

83

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...

WebAssemblyReplacePhysRegs9

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

15,444

299

1

[]

[ "<s>", "static", "void", "mips_set_compression_mode", "(", "unsigned", "int", "compression_mode", ")", "{", "if", "(", "compression_mode", "==", "old_compression_mode", ")", "return", ";", "target_flags", "=", "mips_base_target_flags", ";", "flag_schedule_insns", "=", ...

[ "Set", "up", "the", "target-dependent", "global", "state", "for", "ISA", "mode", "COMPRESSION_MODE", ",", "which", "is", "either", "MASK_MIPS16", "or", "MASK_MICROMIPS", "." ]

[ "mips", "0", "0", "0", "0", "127", "0", "\"MIPS16 PIC for ABIs other than o32 and o64\"", "\"MIPS16 -mxgot code\"", "\"hard-float MIPS16 code for ABIs other than o32 and o64\"", "0", "8", "0", "8", "0", "8", "32768", "32767", "0x8000" ]

mips5

mips_set_compression_mode

mips

CPU

GCC

15,445

286

1

[]

[ "<s>", "bool", "BPFDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "BPF", "BPF", "ISD::ADD", "MVT::i32" ]

BPFISelDAGToDAG1

SelectInlineAsmMemoryOperand

BPF

Virtual ISA

LLVM

15,446

111

1

[]

[ "<s>", "bool", "AMDGPUPromoteKernelArguments", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "MemorySSA", "&", "MSSA", "=", "getAnalysis", "<", "MemorySSAWrapperPass", ">", "(", ")", ".", "getMSSA", "(", ")", ";", "AliasAnalysis", "&", "AA", "=...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPromoteKernelArguments

runOnFunction

AMDGPU

GPU

LLVM

15,447

51

1

[]

[ "<s>", "void", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering28

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

15,448

211

1

[]

[ "<s>", "static", "int", "ep_memory_offset", "(", "enum", "machine_mode", "mode", ",", "int", "unsignedp", "ATTRIBUTE_UNUSED", ")", "{", "int", "max_offset", "=", "0", ";", "switch", "(", "mode", ")", "{", "case", "QImode", ":", "if", "(", "TARGET_SMALL_SLD",...

[ "Return", "maximum", "offset", "supported", "for", "a", "short", "EP", "memory", "reference", "of", "mode", "MODE", "and", "signedness", "UNSIGNEDP", "." ]

[ "v850", "0", "1", "4", "1", "4", "1", "7", "1", "5", "1", "5", "1", "8", "1", "8" ]

v8503

ep_memory_offset

v850

MPU

GCC

15,449

158

1

[]

[ "<s>", "BitVector", "OR1KRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarg...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "OR1K", "OR1K", "OR1K::R0", "OR1K::R1", "OR1K::R2", "OR1K::R9", "OR1K::R10", "OR1K::R16" ]

OR1KRegisterInfo

getReservedRegs

OR1K

CPU

LLVM

15,450

118

1

[]

[ "<s>", "void", "s390_expand_merge", "(", "rtx", "target", ",", "rtx", "src1", ",", "rtx", "src2", ",", "bool", "high_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "opt_machine_mode", "opt_mode_2x", "=", "mode_for_vector", "(...

[ "Emit", "RTL", "to", "implement", "a", "vector", "merge", "operation", "of", "SRC1", "and", "SRC2", "which", "creates", "the", "result", "in", "TARGET", ".", "HIGH_P", "determines", "whether", "a", "merge", "hi", "or", "lo", "will", "be", "generated", "." ...

[ "s390", "2" ]

s390

s390_expand_merge

s390

MPU

GCC

15,451

128

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "RISCV", "\"Invalid type access!\"" ]

RISCVAsmParser

getReg

RISCV

CPU

LLVM

15,452

22

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine42

SparcTargetMachine

Sparc

CPU

LLVM

15,453

104

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Hexagon", "Hexagon", "0", "0", "1", "\"Expected exactly one superreg\"", "0", "1", "1", "0", "1", "\"Expected exactly one superreg\"", "0", "0", "0", "0", "1", "0" ]

HexagonFrameLowering7

spillCalleeSavedRegisters

Hexagon

DSP

LLVM

15,454

334

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "defa...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "RISCV", "RISCV", "\"Opcode not expected!\"", "RISCV::C_BEQZ", "RISCV::BEQ", "0", "RISCV::X0", "1", "RISCV::C_BNEZ", "RISCV::BNE", "0", "RISCV::X0", "1", "RISCV::C_J", "RISCV::JAL", "RISCV::X0", "0", "RISCV::C_JAL", "RISCV::JAL", "RISCV::X1", "0" ]

RISCVAsmBackend

relaxInstruction

RISCV

CPU

LLVM

15,455

231

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine37

getObjFileLowering

AMDGPU

GPU

LLVM

15,456

12

1

[]

[ "<s>", "static", "bool", "bfin_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "mode1", "==", "mode2", "||", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_INT", "||", "GET_MODE_CLASS", "(", ...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "bfin" ]

bfin

bfin_modes_tieable_p

bfin

DSP

GCC

15,457

75

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "PowerPC", "PPC", "PPC::F8RCRegClass", "PPC::VSLRCRegClass", "PPC::sub_64", "PPC::VSRCRegClass", "PPC::VRRCRegClass", "PPC::VSHRCRegClass", "PPC::sub_128", "PPC::VSRCRegClass", "PPC::F8RCRegClass", "PPC::VSLRCRegClass", "PPC::sub_64", "PPC::VSRCRegClass", "PPC::VRRCRegClass", "PPC::VSH...

PPCInstrInfo38

copyPhysReg

PowerPC

CPU

LLVM

15,458

474

1

[]

[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC", "PPC::G8RC_and_G8RC_NOX...

PPCISelDAGToDAG104

getGlobalBaseReg

PowerPC

CPU

LLVM

15,459

413

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createVideocoreELFObjectWriter", "(", "OS", ",", "OSType", ",", "true", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Videocore", "Videocore" ]

VideocoreAsmBackend

createObjectWriter

Videocore

DSP

LLVM

15,460

21

1

[]

[ "<s>", "static", "bool", "prologue_saved_reg_p", "(", "unsigned", "regno", ")", "{", "gcc_assert", "(", "GP_REG_P", "(", "regno", ")", ")", ";", "if", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", ")", "retu...

[ "Return", "true", "if", "REGNO", "should", "be", "saved", "in", "the", "prologue", "." ]

[ "nios2" ]

nios22

prologue_saved_reg_p

nios2

MPU

GCC

15,461

74

1

[]

[ "<s>", "static", "reg_class_t", "nios2_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "regclass", ")", "{", "return", "regclass", "==", "NO_REGS", "?", "GENERAL_REGS", ":", "regclass", ";", "}", "</s>" ]

[ "Implement", "TARGET_PREFERRED_RELOAD_CLASS", "." ]

[ "nios2" ]

nios2

nios2_preferred_reload_class

nios2

MPU

GCC

15,462

22

1

[]

[ "<s>", "static", "void", "init_device", "(", ")", "{", "init_hsa_runtime_functions", "(", ")", ";", "XHSA", "(", "hsa_fns", ".", "hsa_init_fn", "(", ")", ",", "\"Initialize run-time\"", ")", ";", "XHSA_CMP", "(", "hsa_fns", ".", "hsa_iterate_agents_fn", "(", "...

[ "Initialize", "the", "HSA", "Runtime", "library", "and", "GPU", "device", "." ]

[ "gcn", "\"Initialize run-time\"", "\"Find a device\"", "0", "\"Find max queue size\"", "\"Set up a device queue\"", "\"Locate kernargs memory\"", "\"Locate device memory\"" ]

gcn-run

init_device

gcn

GPU

GCC

15,463

141

1

[]

[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "\"Altivec is not implemented on AIX yet.\"", "PPC", "PPC", "PPC" ]

PPCRegisterInfo11

getCallPreservedMask

PowerPC

CPU

LLVM

15,464

194

1

[]

[ "<s>", "bool", "HexagonTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Checking if value is in small-data, -G\"", "<<", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Hexagon", "Hexagon", "\"Checking if value is in small-data, -G\"", "\": \\\"\"", "\"\\\": \"", "\"no, not a global variable\\n\"", "\"yes\"", "\"no\"", "\", has section: \"", "\"no, is a constant\\n\"", "\"no, is static\\n\"", "\"no, is an array\\n\"", "\"no, has opaque type\\n\"", "0", ...

HexagonTargetObjectFile41

isGlobalInSmallSection

Hexagon

DSP

LLVM

15,465

341

1

[]

[ "<s>", "static", "bool", "rs6000_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "reg_ok_strict", ")", "{", "bool", "reg_offset_p", "=", "reg_offset_addressing_ok_p", "(", "mode", ")", ";", "if", "(", "VECTOR_MEM_ALTIVEC_P", "(", ...

[ "TARGET_LEGITIMATE_ADDRESS_P", "recognizes", "an", "RTL", "expression", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", "the", "MEM", "expression", "that", "wants...

[ "rs6000", "1", "1", "16", "0", "0", "1", "0", "1", "1", "1", "1", "0", "0", "0", "0", "1", "1", "1", "1", "0", "1", "1", "1", "0", "0", "1", "1", "0" ]

rs60004

rs6000_legitimate_address_p

rs6000

CPU

GCC

15,466

456

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "for", "(", "const", "SDep", "&", "PI", ":", "SU", "->", "Preds", ")", "{", "unsigned", "PredReadyCycle", "=", "PI", ".", "getSUnit", "(", ")", "->", "...

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "Hexagon" ]

HexagonMachineScheduler11

releaseTopNode

Hexagon

DSP

LLVM

15,467

95

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "TargetPassConfig", "::", "addOptimizedRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine103

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

15,468

18

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "requiresUniformRegister", "(", "MachineFunction", "&", "MF", ",", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "CallInst", "*", "CI", "=", "dyn_cast", "<", "CallInst", ">", "(", "V", ")", ")...

[ "Allows", "target", "to", "decide", "about", "the", "register", "class", "of", "the", "specific", "value", "that", "is", "live", "outside", "the", "defining", "block", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "SI", "SI", "16" ]

SIISelLowering24

requiresUniformRegister

AMDGPU

GPU

LLVM

15,469

221

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "MSP430::PUSH16r" ]

MSP430FrameLowering37

spillCalleeSavedRegisters

MSP430

MPU

LLVM

15,470

175

1

[]

[ "<s>", "static", "void", "emit_store_conditional", "(", "enum", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", ...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]

[ "alpha" ]

alpha3

emit_store_conditional

alpha

MPU

GCC

15,471

67

1

[]

[ "<s>", "void", "m68k_init_cc", "(", ")", "{", "flags_compare_op0", "=", "flags_compare_op1", "=", "NULL_RTX", ";", "flags_operand1", "=", "flags_operand2", "=", "NULL_RTX", ";", "flags_valid", "=", "FLAGS_VALID_NO", ";", "}", "</s>" ]

[ "Called", "through", "CC_STATUS_INIT", ",", "which", "is", "invoked", "by", "final", "whenever", "a", "label", "is", "encountered", "." ]

[ "m68k" ]

m68k

m68k_init_cc

m68k

MPU

GCC

15,472

22

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "AArch64AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "!", "TheTriple", ".", "isOSBinFormatELF", "(", ")", ")", "return", "None", ";", "unsigned", "Type", "=", "llvm", ...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "AArch64", "AArch64", "\"BFD_RELOC_NONE\"", "\"BFD_RELOC_16\"", "\"BFD_RELOC_32\"", "\"BFD_RELOC_64\"", "1u", "1u" ]

AArch64AsmBackend (2)1

getFixupKind

AArch64

CPU

LLVM

15,473

102

1

[]

[ "<s>", "static", "void", "avr_asm_out_dtor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "fputs", "(", "\"\\t.global __do_global_dtors\\n\"", ",", "asm_out_file", ")", ";", "default_dtor_section_asm_out_destructor", "(", "symbol", ",", "priority", ")", "...

[ "Worker", "function", "for", "TARGET_ASM_DESTRUCTOR", "." ]

[ "avr", "\"\\t.global __do_global_dtors\\n\"" ]

avr

avr_asm_out_dtor

avr

MPU

GCC

15,474

26

1

[]

[ "<s>", "static", "void", "core2i7_first_cycle_multipass_issue", "(", "void", "*", "_data", ",", "signed", "char", "*", "ready_try", ",", "int", "n_ready", ",", "rtx_insn", "*", "insn", ",", "const", "void", "*", "_prev_data", ")", "{", "ix86_first_cycle_multipas...

[ "INSN", "is", "being", "issued", "in", "current", "solution", ".", "Account", "for", "its", "impact", "on", "the", "decoder", "model", "." ]

[ "i386", "1", "0" ]

x86-tune-sched-core

core2i7_first_cycle_multipass_issue

i386

CPU

GCC

15,475

160

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Fe...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "X86", "X86", "0", "\"cf-protection-branch\"", "X86", "\"cf-protection-return\"", "X86", "\"CFProtection used on invalid architecture!\"", "\".note.gnu.property\"", "8", "4", "4", "4", "8", "4", "4", "8", "4", "4", "\"GNU\"", "4", "X86", "4", "4", "4", "8", "\"@fe...

X86AsmPrinter17

emitStartOfAsmFile

X86

CPU

LLVM

15,476

471

1

[]

[ "<s>", "const", "MCExpr", "*", "JVMAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "*", "CV", ")", "{", "return", "AsmPrinter", "::", "lowerConstant", "(", "CV", ")", ";", "}", "</s>" ]

[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]

[ "JVM", "JVM" ]

JVMAsmPrinter

lowerConstant

JVM

Virtual ISA

LLVM

15,477

22

1

[]

[ "<s>", "static", "unsigned", "int", "increase_distance", "(", "rtx_insn", "*", "prev", ",", "rtx_insn", "*", "next", ",", "unsigned", "int", "distance", ")", "{", "df_ref", "def", ",", "use", ";", "if", "(", "!", "prev", "||", "!", "next", ")", "return...

[ "Increase", "given", "DISTANCE", "in", "half-cycles", "according", "to", "dependencies", "between", "PREV", "and", "NEXT", "instructions", ".", "Add", "1", "half-cycle", "if", "there", "is", "no", "dependency", "and", "go", "to", "next", "cycle", "if", "there"...

[ "i386", "1", "2", "1", "1", "2", "1" ]

i386

increase_distance

i386

CPU

GCC

15,478

108

1

[]

[ "<s>", "void", "MMIXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "MMIX", "MMIX" ]

MMIXInstPrinter

printRegName

MMIX

CPU

LLVM

15,479

22

1

[]

[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Z80", "Z80", "\"Unsupported calling convention\"", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80" ]

Z80RegisterInfo2

getCallPreservedMask

Z80

MPU

LLVM

15,480

87

1

[]

[ "<s>", "enum", "h8sx_shift_type", "h8sx_classify_shift", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_H8300SX", ")", "return", "H8SX_SHIFT_NONE", ";", "switch", "(", "code", ")", "{", "case...

[ "Classify", "a", "shift", "with", "the", "given", "mode", "and", "code", ".", "OP", "is", "the", "shift", "amount", "." ]

[ "h8300", "0", "0", "1", "2", "2", "1" ]

h8300

h8sx_classify_shift

h8300

MPU

GCC

15,481

170

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "Machi...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine49

addPreRegAlloc

PowerPC

CPU

LLVM

15,482

39

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "SIInstrInfo", "::", "isMUBUF", "(", "*", "MI", ")", ")", "return...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "12" ]

SIRegisterInfo112

isFrameOffsetLegal

AMDGPU

GPU

LLVM

15,483

52

1

[]

[ "<s>", "void", "ia64_vms_output_aligned_decl_common", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "tree", "attr", "=", "DECL_ATTRIBUTES",...

[ "Part", "of", "the", "low", "level", "implementation", "of", "DEC", "Ada", "pragma", "Common_Object", "." ]

[ "ia64", "\"common_object\"", "\"\\t.vms_common\\t\\\"%s\\\",\"", "\"%s\"", "\",\"", "\",%u\"" ]

ia644

ia64_vms_output_aligned_decl_common

ia64

CPU

GCC

15,484

154

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "0" ]

X86Disassembler1

getInstruction

X86

CPU

LLVM

15,485

143

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "R600" ]

AMDGPUInstrInfo10

isCoalescableExtInstr

R600

GPU

LLVM

15,486

28

1

[]

[ "<s>", "static", "bool", "peek", "(", "struct", "InternalInstruction", "*", "insn", ",", "uint8_t", "&", "byte", ")", "{", "uint64_t", "offset", "=", "insn", "->", "readerCursor", "-", "insn", "->", "startLocation", ";", "if", "(", "offset", ">=", "insn", ...

[ "Return", "the", "current", "operation", "." ]

[ "X86" ]

X86Disassembler (2)2

peek

X86

CPU

LLVM

15,487

53

1

[]

[ "<s>", "void", "X86WinAllocaExpander", "::", "lower", "(", "MachineInstr", "*", "MI", ",", "Lowering", "L", ")", "{", "DebugLoc", "DL", "=", "MI", "->", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")"...

[ "The", "instruction", "is", "lowered", "." ]

[ "X86", "X86", "0", "4", "8", "8", "X86::RAX", "X86::EAX", "X86::PUSH64r", "X86::PUSH32r", "0", "X86::PUSH64r", "X86::PUSH32r", "0", "0", "1", "1" ]

X86WinAllocaExpander1

lower

X86

CPU

LLVM

15,488

418

1

[]

[ "<s>", "static", "tree", "alpha_fold_builtin_cmpbge", "(", "unsigned", "HOST_WIDE_INT", "opint", "[", "]", ",", "long", "op_const", ")", "{", "if", "(", "op_const", "==", "3", ")", "{", "int", "i", ",", "val", ";", "for", "(", "i", "=", "0", ",", "va...

[ "Fold", "the", "builtin", "for", "the", "CMPBGE", "instruction", ".", "This", "is", "a", "vector", "comparison", "with", "an", "8", "bit", "output", "vector", ".", "OPINT", "contains", "the", "integer", "operands", ";", "bit", "N", "of", "OP_CONST", "is", ...

[ "alpha", "3", "0", "0", "8", "0", "8", "0xff", "1", "8", "0xff", "1", "2", "1", "0", "0xff" ]

alpha3

alpha_fold_builtin_cmpbge

alpha

MPU

GCC

15,489

130

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSiz...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]

X86TargetTransformInfo14

getIntImmCost

X86

CPU

LLVM

15,490

429

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"mproc DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "mproc", "\"mproc DAG->DAG Pattern Instruction Selection\"" ]

mprocISelDAGToDAG

getPassName

mproc

Virtual ISA

LLVM

15,491

13

1

[]

[ "<s>", "static", "void", "pru_option_override", "(", "void", ")", "{", "SUBTARGET_OVERRIDE_OPTIONS", ";", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"%<-fpic%> is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")",...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "pru", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "1", "\"%<-fpie%> is not supported\"", "2", "\"%<-fPIE%> is not supported\"", "\"%<-freorder-blocks-and-partition%> \"", "\"not supported on this architecture\"", "0", "1" ]

pru

pru_option_override

pru

CPU

GCC

15,492

106

1

[]

[ "<s>", "int", "Z80oldInstrInfo", "::", "getSPAdjust", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Z80old", "::", "POP16r", ":", "case", "Z80old", "::", "POP16AF", ":", ...

[ "getSPAdjust", "-", "This", "returns", "the", "stack", "pointer", "adjustment", "made", "by", "this", "instruction", "." ]

[ "Z80old", "Z80old", "Z80old::POP16r", "Z80old::POP16AF", "2", "Z80old::PUSH16r", "Z80old::PUSH16AF", "2" ]

Z80oldInstrInfo

getSPAdjust

Z80old

MPU

LLVM

15,493

58

1

[]

[ "<s>", "CCAssignFn", "*", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "const", "{", "return", "CC_AMDGPU", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUISelLowering103

CCAssignFnForCall

AMDGPU

GPU

LLVM

15,494

20

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo107

isStoreToStackSlot

PowerPC

CPU

LLVM

15,495

119

1

[]

[ "<s>", "void", "Initialize", "(", "const", "MachineFunction", "&", "MF", ",", "bool", "isPIC", ",", "bool", "isLittleEndian", ")", "{", "IsPIC", "=", "isPIC", ";", "IsLittleEndian", "=", "isLittleEndian", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Mips" ]

MipsJITInfo

Initialize

Mips

CPU

LLVM

15,496

24

1

[]

[ "<s>", "const", "X86Subtarget", "*", "X86TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "X86", "X86", "X86", "\"target-cpu\"", "\"target-features\"", "512", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine36

getSubtargetImpl

X86

CPU

LLVM

15,497

314

1

[]

[ "<s>", "Register", "getStackAddress", "(", "uint64_t", "Size", ",", "int64_t", "Offset", ",", "MachinePointerInfo", "&", "MPO", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "Size", "==", "2", "||", "Size", "==", "4", "||", "Size", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "0", "32", "32", "ARM::SP" ]

ARMCallLowering30

getStackAddress

ARM

CPU

LLVM

15,498

143

1

[]

[ "<s>", "virtual", "bool", "hasRawTextSupport", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "asm", "streamer", "supports", "emitting", "unformatted", "text", "to", "the", ".s", "file", "with", "EmitRawText", "." ]

[ "PTX" ]

PTXMCAsmStreamer

hasRawTextSupport

PTX

GPU

LLVM

15,499

11

1

[]