docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "MOSCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "ret...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MOS", "MOS", "MOS" ]	MOSCombiner	runOnMachineFunction	MOS	MPU	LLVM	15,600	177	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "constrainOperandRegClass", "(", "const", "MCInstrDesc", "&", "II", ",", "unsigned", "Op", ",", "unsigned", "OpNum", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ")", ")", "{", "const"...	[ "Try", "to", "constrain", "Op", "so", "that", "it", "is", "usable", "by", "argument", "OpNum", "of", "the", "provided", "MCInstrDesc", "." ]	[ "ARM", "ARM" ]	ARMFastISel (2)	constrainOperandRegClass	ARM	CPU	LLVM	15,601	112	1	[]
[ "<s>", "BitVector", "XtensaRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Xtensa", "Xtensa" ]	XtensaRegisterInfo	getReservedRegs	Xtensa	MPU	LLVM	15,602	24	1	[]
[ "<s>", "TargetPassConfig", "", "PatmosTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PatmosPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Patmos", "Patmos", "Patmos" ]	PatmosTargetMachine1	createPassConfig	Patmos	VLIW	LLVM	15,603	22	1	[]
[ "<s>", "bool", "WebAssemblyStoreResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Store Results ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Store Results ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "\"StoreResults depends on SSA form\"", "\"Basic Block: \"", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::ST...	WebAssemblyStoreResults	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	15,604	247	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyReplacePhysRegs", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOp...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine1	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	15,605	113	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVe...	[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]	[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "\"No use information found\"" ]	HexagonCommonGEP11	materialize	Hexagon	DSP	LLVM	15,606	483	1	[]
[ "<s>", "BaseType", "::", "const_iterator", "begin", "(", ")", "const", "{", "return", "List", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAGHVX	begin	Hexagon	DSP	LLVM	15,607	16	1	[]
[ "<s>", "const", "MBlazeTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "MBlazeTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeISelDAGToDAG	getTargetMachine	MBlaze	MPU	LLVM	15,608	19	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "int64_t", "FullOffset", "=", "Off...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "AMDGPU", "SI", "SI" ]	SIRegisterInfo16	needsFrameBaseReg	AMDGPU	GPU	LLVM	15,609	46	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "UpperBound", "=", "true", ";", "if", "(", "!", "ST", "->", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "4", "0", "4", "1", "0", "1", "\"Cost of loop: \"", "\"\\n\"", "\"Default Runtime Unroll Count: \"", "\"\\n\""...	ARMTargetTransformInfo41	getUnrollingPreferences	ARM	CPU	LLVM	15,610	483	1	[]
[ "<s>", "static", "void", "ix86_emit_save_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REG...	[ "Emit", "code", "to", "save", "SSE", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "stored", "at", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "0" ]	i386	ix86_emit_save_sse_regs_using_mov	i386	CPU	GCC	15,611	60	1	[]
[ "<s>", "Register", "MCS51TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", ";", "if", "(", "VT", "==", "LLT", "::", "scalar"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "MCS51", "MCS51", "8", "\"r0\"", "MCS51::R0", "\"r1\"", "MCS51::R1", "0", "\"r0\"", "MCS51::R1R0", "\"sp\"", "MCS51::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]	MCS51ISelLowering	getRegisterByName	MCS51	MPU	LLVM	15,612	128	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "TMS320C64XInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "", "TM", ",", "const", "ScheduleDAG", "", "DAG", ")", "const", "{", "const", "TargetInstrInfo", "", "TII", "=", "TM", "->", "get...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "TMS320C64X", "TMS320C64X", "\"No InstrInfo? Can not create a hazard recognizer!\"" ]	TMS320C64XInstrInfo	CreateTargetHazardRecognizer	TMS320C64X	VLIW	LLVM	15,613	47	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "Ba...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "Mips", "Mips" ]	MipsAsmPrinter8	isBlockOnlyReachableByFallthrough	Mips	CPU	LLVM	15,614	175	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::STriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexa...	HexagonInstrInfo50	storeRegToStackSlot	Hexagon	DSP	LLVM	15,615	487	1	[]
[ "<s>", "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "0x8000", ")", "<", "0x10000", ")", "return", "1", ";", "else", "if", "(", "(", "value", "&", "0xffff",...	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "an", "integer", "register", "." ]	[ "rs6000", "0x8000", "0x10000", "1", "0xffff", "0", "31", "1", "31", "0", "1", "0xffffffff", "0x80000000", "0x80000000", "31", "0", "1", "2", "1", "0", "1", "0", "1", "1", "2" ]	rs60004	num_insns_constant_wide	rs6000	CPU	GCC	15,616	150	1	[]
[ "<s>", "static", "rtx", "wprop_gen", "(", "rtx", "reg", ",", "propagate_mask", "pm", ",", "unsigned", "rep", ",", "void", "", "data_", ")", "{", "wcast_data_t", "", "data", "=", "(", "wcast_data_t", "*", ")", "data_", ";", "if", "(", "pm", "&", "PM...	[ "Worker", "for", "nvptx_wpropagate", "." ]	[ "nvptx", "1", "1" ]	nvptx3	wprop_gen	nvptx	GPU	GCC	15,617	157	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", "."...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "XCore", "XCore", "ISD::LOAD", "MVT::i8" ]	XCoreISelLowering (2)1	isZExtFree	XCore	MPU	LLVM	15,618	98	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "LanaiOperand", ">", "LanaiAsmParser", "::", "parseIdentifier", "(", ")", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "End", "=", "SMLoc", "::", "getFromPoin...	[ "Parse", "an", "identifier", "or", "string", "(", "as", "a", "quoted", "identifier", ")", "and", "set", "Res", "to", "the", "identifier", "contents", "." ]	[ "Lanai", "Lanai", "Lanai", "1", "Lanai", "Lanai", "Lanai", "\"hi\"", "Lanai", "Lanai", "\"lo\"", "Lanai", "Lanai", "Lanai", "Lanai", "\"Expected '('\"", "Lanai", "Lanai", "\"Expected ')'\"", "1", "Lanai", "LanaiOperand::createImm" ]	LanaiAsmParser10	parseIdentifier	Lanai	CPU	LLVM	15,619	350	1	[]
[ "<s>", "bool", "alpha_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "rtx", "tmp", ";", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "1", "]", ",", "mo...	[ "Expand", "a", "move", "instruction", ";", "return", "true", "if", "all", "work", "is", "done", ".", "We", "do", "n't", "handle", "non-bwx", "subword", "loads", "here", "." ]	[ "alpha", "0", "1", "1", "1", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "0", "0", "1", "0", "1" ]	alpha	alpha_expand_mov	alpha	MPU	GCC	15,620	243	1	[]
[ "<s>", "static", "short", "high_pressure", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "(", "REG_N_SETS", "(", "0", ")", "-", "REG_N_DEATHS", "(", "0", ")", ")", ">=", "R0_MAX_LIFE_REGIONS", "&&", "REG_LIVE_LENGTH", "(", "0", ")", ">=", "R0...	[ "Return", "true", "if", "the", "pressure", "is", "high", "for", "MODE", "." ]	[ "sh", "0", "0", "0", "1" ]	sh3	high_pressure	sh	CPU	GCC	15,621	63	1	[]
[ "<s>", "bool", "msp430_is_interrupt_func", "(", "void", ")", "{", "return", "is_interrupt_func", "(", "current_function_decl", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "current", "function", "has", "the", "``", "interrupt", "''", "attribute", "." ]	[ "msp430" ]	msp430	msp430_is_interrupt_func	msp430	MPU	GCC	15,622	13	1	[]
[ "<s>", "int", "system_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "REGNO", "(", "op", ")", ")", "{", "case", "PR_REG", ":", "case", "MACL_REG", ":", "case", "MACH_REG", ":", "return", ...	[ "Returns", "1", "if", "OP", "is", "MACL", ",", "MACH", "or", "PR", ".", "The", "input", "must", "be", "a", "REG", "rtx", ".", "Used", "only", "in", "general_movsrc_operand", "." ]	[ "sh", "1", "0" ]	sh3	system_reg_operand	sh	CPU	GCC	15,623	37	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...	[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::S_TRAP", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]	SIInstrInfo110	hasUnwantedEffectsWhenEXECEmpty	AMDGPU	GPU	LLVM	15,624	127	1	[]
[ "<s>", "void", "output_addr_const_pdp11", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "char", "buf", "[", "256", "]", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert", "(", "flag_pic", ...	[ "A", "copy", "of", "output_addr_const", "modified", "for", "pdp11", "expression", "syntax", ".", "output_addr_const", "also", "gets", "called", "for", "%", "cDIGIT", "and", "%", "nDIGIT", ",", "which", "we", "do", "n't", "use", ",", "and", "for", "debugging"...	[ "pdp11", "256", "0", "\"L\"", "0", "\"L\"", "\"%#ho\"", "0", "\"%#ho\"", "\"floating constant misused\"", "0", "1", "0", "0", "\"+\"", "0", "0", "1", "0", "\"+\"", "1", "0", "\"-\"", "1", "1", "0", "1", "1", "0", "\"invalid expression as operand\"" ]	pdp113	output_addr_const_pdp11	pdp11	MPU	GCC	15,625	460	1	[]
[ "<s>", "static", "rtx", "ix86_expand_store_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "tree", "arg1", "=", "TREE_VALUE", "(", "TREE_CHAIN", ...	[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "stores", "." ]	[ "i386", "0", "0", "0", "1", "0" ]	i3863	ix86_expand_store_builtin	i386	CPU	GCC	15,626	158	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::CPURegsRegisterClass", "MVT::f32", "0U", "MBlaze::FGR32RegisterClass" ]	MBlazeISelLowering1	getRegForInlineAsmConstraint	MBlaze	MPU	LLVM	15,627	96	1	[]
[ "<s>", "static", "int", "mcore_and_cost", "(", "rtx", "x", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "2", ";", "val", "=", "INTVAL", "(", "XEXP", "(", ...	[ "What", "does", "an", "and", "instruction", "cost", "-", "we", "do", "this", "b/c", "immediates", "may", "have", "been", "relaxed", ".", "We", "want", "to", "ensure", "that", "cse", "will", "cse", "relaxed", "immeds", "out", ".", "Otherwise", "we", "'ll"...	[ "mcore", "1", "2", "1", "2", "3", "4", "5" ]	mcore	mcore_and_cost	mcore	MPU	GCC	15,628	84	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "\|\|", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->",...	[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]	[ "Hexagon", "0", "0" ]	HexagonMachineScheduler (2)2	isResourceAvailable	Hexagon	DSP	LLVM	15,629	203	1	[]
[ "<s>", "bool", "arc_check_mov_const", "(", "HOST_WIDE_INT", "ival", ")", "{", "ival", "=", "ival", "&", "0xffffffff", ";", "if", "(", "SIGNED_INT12", "(", "ival", ")", ")", "return", "false", ";", "if", "(", "(", "ival", "&", "~", "0x8000001f", ")", "=...	[ "Helper", "to", "check", "Cax", "constraint", "." ]	[ "arc", "0xffffffff", "0x8000001f", "0", "1", "1", "0xffffff00", "0", "0x3f00", "0", "0x3f0000", "0", "0x3f000000", "0" ]	arc	arc_check_mov_const	arc	MPU	GCC	15,630	127	1	[]
[ "<s>", "void", "aarch64_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "fndecl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "struct", "cl_target_option", "...	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "aarch64", "\"\\t.arch %s\\n\"", "\"\\t\"", "\".tune %s\\n\"", "\"function\"" ]	aarch64	aarch64_declare_function_name	aarch64	CPU	GCC	15,631	201	1	[]
[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addInstSelector", "(", ")", "{", "(", "void", ")", "TargetPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createWebAssemblyISelDag", "(", "getWebAssemblyTargetMachine", "(", ")", ",", "getOptLevel"...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine13	addInstSelector	WebAssembly	Virtual ISA	LLVM	15,632	55	1	[]
[ "<s>", "SystemZSubtarget", "&", "SystemZSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPU...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"generic\"", "\"generic\"" ]	SystemZSubtarget10	initializeSubtargetDependencies	SystemZ	CPU	LLVM	15,633	58	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "AMDGPUAAResult", "(", "M", ".", "getDataLayout", "(", ")", ",", "Triple", "(", "M", ".", "getTargetTriple", "(", ")", ")", ")", ")", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis	doInitialization	AMDGPU	GPU	LLVM	15,634	37	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "P...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]	HexagonMachineScheduler11	reserveResources	Hexagon	DSP	LLVM	15,635	266	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "R600" ]	AMDGPUAsmParser18	getReg	R600	GPU	LLVM	15,636	13	1	[]
[ "<s>", "rtx", "dimode_scalar_chain", "::", "replace_with_subreg", "(", "rtx", "x", ",", "rtx", "reg", ",", "rtx", "new_reg", ")", "{", "if", "(", "x", "==", "reg", ")", "return", "gen_rtx_SUBREG", "(", "V2DImode", ",", "new_reg", ",", "0", ")", ";", "c...	[ "Replace", "REG", "in", "X", "with", "a", "V2DI", "subreg", "of", "NEW_REG", "." ]	[ "i386", "0", "1", "0", "1", "0" ]	i3866	replace_with_subreg	i386	CPU	GCC	15,637	161	1	[]
[ "<s>", "void", "alpha_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "fnaddr", ",", "rtx", "cxt", ",", "int", "fnofs", ",", "int", "cxtofs", ",", "int", "jmpofs", ")", "{", "rtx", "temp", ",", "temp1", ",", "addr", ";", "enum", "machine_mode", ...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "TRAMP", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "fo...	[ "alpha", "0", "0", "4", "1", "2", "1", "0x3fff", "0", "0xffffc000", "1", "\"__enable_execute_stack\"", "0", "1", "0" ]	alpha3	alpha_initialize_trampoline	alpha	MPU	GCC	15,638	304	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isTriviallyReMaterializable", "(", "const", "MachineInstr", "", "MI", ",", "AliasAnalysis", "", "AA", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUInstr...	[ "Return", "true", "if", "the", "instruction", "is", "trivially", "rematerializable", ",", "meaning", "it", "has", "no", "side", "effects", "and", "requires", "no", "operands", "that", "are", "n't", "always", "available", "." ]	[ "R600", "SI", "1" ]	SIInstrInfo101	isTriviallyReMaterializable	R600	GPU	LLVM	15,639	66	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", ...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "R600", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering100	SplitVectorLoad	R600	GPU	LLVM	15,640	382	1	[]
[ "<s>", "static", "void", "visium_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "switch", "(", "letter", ")", "{", "case", "'#'", ":", "if", "(", "final_sequence", ")", "visium_indent_opcode", "=", "1", ";", ...	[ "Implement", "TARGET_PRINT_OPERAND", ".", "Output", "to", "stdio", "stream", "FILE", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "OP", "subject", "to", "the", "modifier", "LETTER", "." ]	[ "visium", "1", "\"\\n\\t nop\"", "0xff", "0xffff", "16", "0xffff", "0", "1", "0", "\"%LL%d\"", "1", "\"illegal operand \"" ]	visium	visium_print_operand	visium	Virtual ISA	GCC	15,641	331	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "ARMRegisterInfo", "::", "getPointerRegClass", "(", ")", "const", "{", "return", "&", "ARM", "::", "GPRRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "ARM", "ARM", "ARM::GPRRegClass" ]	ARMRegisterInfo13	getPointerRegClass	ARM	CPU	LLVM	15,642	17	1	[]
[ "<s>", "static", "void", "sh_override_options_after_change", "(", "void", ")", "{", "if", "(", "align_loops", "==", "0", ")", "{", "if", "(", "TARGET_SH5", ")", "align_loops", "=", "8", ";", "else", "align_loops", "=", "optimize_size", "?", "2", ":", "4", ...	[ "Implement", "targetm.override_options_after_change", "." ]	[ "sh", "0", "8", "2", "4", "0", "1", "2", "4", "2", "4", "2", "0", "8", "1", "2", "4", "4", "4" ]	sh5	sh_override_options_after_change	sh	CPU	GCC	15,643	149	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "AArch64", "AArch64", "128" ]	AArch64ISelLowering (2)	shouldExpandAtomicStoreInIR	AArch64	CPU	LLVM	15,644	34	1	[]
[ "<s>", "void", "MOSPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createMOSPostRAScavengingPass", "(", ")", ")", ";", "addPass", "(", "&", "FinalizeISelID", ")", ";", "addPass", "(", "&", "ExpandPostRAPseudosID", ")", ";", "addPass", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "MOS", "MOS", "MOS", "MOS", "MOS" ]	MOSTargetMachine	addPreSched2	MOS	MPU	LLVM	15,645	41	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "swit...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "AArch64", "AArch64", "Intrinsic::umin", "Intrinsic::umax", "MVT::v2i64", "2", "Intrinsic::smin", "Intrinsic::smax", "MVT::v8i8", "MVT::v16i8", "MVT::v4i16", "MVT::v8i16", "MVT::v2i32", "MVT::v4i32", "Intrinsic::sadd_sat", "Intrinsic::ssub_sat", "Intrinsic::uadd_sat", "Intrinsic::u...	AArch64TargetTransformInfo27	getIntrinsicInstrCost	AArch64	CPU	LLVM	15,646	474	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo136	loadRegFromStackSlot	AMDGPU	GPU	LLVM	15,647	362	1	[]
[ "<s>", "static", "inline", "tree", "def_builtin_const", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "def_builtin", "(", "m...	[ "Likewise", ",", "but", "also", "marks", "the", "function", "as", "``", "const", "''", "." ]	[ "i386", "1" ]	i3864	def_builtin_const	i386	CPU	GCC	15,648	64	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "MSP430" ]	MSP430Subtarget2	getDataLayout	MSP430	MPU	LLVM	15,649	13	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPExtFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "an", "fpext", "operation", "is", "free", "(", "for", "instance", ",", "because", "single-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "double-precision", ")", "." ]	[ "PowerPC", "PPC" ]	PPCISelLowering (2)2	isFPExtFree	PowerPC	CPU	LLVM	15,650	23	1	[]
[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AMDGPU", "SI", "128", "SI" ]	AMDGPUTargetMachine114	getSubtargetImpl	AMDGPU	GPU	LLVM	15,651	101	1	[]
[ "<s>", "bool", "isIntrinsic", "(", ")", "const", "{", "return", "(", "Attributes", "&", "X86FMA3Intrinsic", ")", "!=", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "intrinsic", "opcodes", "." ]	[ "X86", "X86", "0" ]	X86InstrFMA3Info	isIntrinsic	X86	CPU	LLVM	15,652	16	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_move", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "gpr_or_gpr_p", "(", "dest", ",", "s...	[ "Emit", "a", "sequence", "representing", "a", "little-endian", "VSX", "load", "or", "store", ",", "moving", "data", "from", "SOURCE", "to", "DEST", "in", "mode", "MODE", ".", "This", "is", "done", "separately", "from", "rs6000_emit_move", "to", "ensure", "it...	[ "rs6000" ]	rs60004	rs6000_emit_le_vsx_move	rs6000	CPU	GCC	15,653	107	1	[]
[ "<s>", "InstrStage", "::", "FuncUnits", "HexagonInstrInfo", "::", "getUnits", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "InstrItineraryData", "&", "II", "=", "*", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "const", "In...	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo15	getUnits	Hexagon	DSP	LLVM	15,654	55	1	[]
[ "<s>", "virtual", "unsigned", "getNumFixupKinds", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "SystemZ", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "SystemZ", "SystemZ::NumTargetFixupKinds" ]	SystemZMCAsmBackend29	getNumFixupKinds	SystemZ	CPU	LLVM	15,655	14	1	[]
[ "<s>", "static", "void", "ia64_asm_emit_except_personality", "(", "rtx", "personality", ")", "{", "fputs", "(", "\"\\t.personality\\t\"", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "personality", ")", ";", "fputc", "(", "'\\n'", ...	[ "Implement", "TARGET_ASM_EMIT_EXCEPT_PERSONALITY", "." ]	[ "ia64", "\"\\t.personality\\t\"" ]	ia64	ia64_asm_emit_except_personality	ia64	CPU	GCC	15,656	30	1	[]
[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbere...	[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]	[ "s390", "32", "0", "32", "0", "32", "0", "0", "12", "0", "0", "16", "6", "16" ]	s3905	s390_register_info	s390	MPU	GCC	15,657	330	1	[]
[ "<s>", "PreservedAnalyses", "AMDGPUUnifyMetadataPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "return", "unifyMetadataImpl", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyse...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUUnifyMetadata1	run	AMDGPU	GPU	LLVM	15,658	33	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "*"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "XCore", "XCore", "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]	XCoreFrameLowering	eliminateCallFramePseudoInstr	XCore	MPU	LLVM	15,659	283	1	[]
[ "<s>", "void", "final_prescan_insn", "(", "rtx", "insn", ",", "rtx", "*", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "\"\\n! at %04x\\n\"", ",", "IN...	[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...	[ "sh", "\"\\n! at %04x\\n\"", "0", "0", "\"L\"", "0", "\"\\t.uses %LL%d\\n\"", "0" ]	sh3	final_prescan_insn	sh	CPU	GCC	15,660	176	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "PM", ".", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine118	addInstSelector	X86	CPU	LLVM	15,661	41	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "onSymbolStart", "(", "StringRef", "Name", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ...	[ "Used", "to", "perform", "separate", "target", "specific", "disassembly", "for", "a", "particular", "symbol", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "\" # \"", "\" functions in section.\"", "\" .local \"", "0", "0", "\", \"", "WebAssembly::anyTypeToString", "\"\\n\"" ]	WebAssemblyDisassembler13	onSymbolStart	WebAssembly	Virtual ISA	LLVM	15,662	227	1	[]
[ "<s>", "enum", "attr_cc", "compute_logical_op_cc", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "intval", "=",...	[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "logical", "insn", "." ]	[ "h8300", "3", "2", "1", "2", "0x55555555", "0", "0xff", "8", "0xff", "0", "0xffff", "16", "0xffff", "0", "0", "0", "0", "0", "0", "0xffff", "0xffff", "0xff00", "0", "0", "0xffff", "0x8000", "0", "0xffff", "0x8000", "0" ]	h83004	compute_logical_op_cc	h8300	MPU	GCC	15,663	336	1	[]
[ "<s>", "void", "gen_ashift_hi", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "type", "=", "ASHIFT", ";", "n",...	[ "Same", "for", "HImode" ]	[ "sh", "0", "0" ]	sh3	gen_ashift_hi	sh	CPU	GCC	15,664	124	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Su...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::GPR64RegClass", "AArch64::FPR64RegClass", "AArch64::FPR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	AArch64ISelLowering (2)2	insertCopiesSplitCSR	AArch64	CPU	LLVM	15,665	271	1	[]
[ "<s>", "static", "bool", "c6x_registers_update", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_cross", "cross", ";", "enum", "attr_dest_regfile", "destrf", ";", "int", "i", ",", "nops", ";", "rtx", "x", ";", "if", "(", "!", "reload_completed", "\|\|"...	[ "Update", "the", "register", "state", "information", "for", "an", "instruction", "whose", "body", "is", "X", ".", "Return", "true", "if", "the", "instruction", "has", "to", "be", "delayed", "until", "the", "next", "cycle", "." ]	[ "c6x", "0", "0", "0", "2", "0", "0", "0", "1", "0", "1", "1", "0" ]	c6x	c6x_registers_update	c6x	VLIW	GCC	15,666	415	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Intrn", "=", "MF", ".", "getF...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86AsmPrinter21	runOnMachineFunction	X86	CPU	LLVM	15,667	91	1	[]
[ "<s>", "void", "ix86_expand_divmod_libfunc", "(", "rtx", "libfunc", ",", "machine_mode", "mode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "", "quot_p", ",", "rtx", "", "rem_p", ")", "{", "rtx", "rem", "=", "assign_386_stack_local", "(", "mode", ...	[ "Generate", "call", "to", "__divmoddi4", "." ]	[ "i386", "0" ]	i386-expand	ix86_expand_divmod_libfunc	i386	CPU	GCC	15,668	76	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "STri", "\|\|", "MI", "->", "getOpco...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Sparc", "Sparc", "SP::STri", "SP::STXri", "SP::STFri", "SP::STDFri", "SP::STQFri", "0", "1", "1", "0", "0", "2", "0" ]	SparcInstrInfo	isStoreToStackSlot	Sparc	CPU	LLVM	15,669	138	1	[]
[ "<s>", "static", "inline", "unsigned", "int", "rx_round_up", "(", "unsigned", "int", "value", ",", "unsigned", "int", "alignment", ")", "{", "alignment", "-=", "1", ";", "return", "(", "value", "+", "alignment", ")", "&", "(", "~", "alignment", ")", ";",...	[ "Return", "VALUE", "rounded", "up", "to", "the", "next", "ALIGNMENT", "boundary", "." ]	[ "rx", "1" ]	rx	rx_round_up	rx	CPU	GCC	15,670	32	1	[]
[ "<s>", "void", "PIC16TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "PIC16", "PIC16", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::STORE", "ISD::LOAD", "ISD::ADD", "ISD::FrameIndex", "0", "\"not implemented\"" ]	PIC16ISelLowering1	ReplaceNodeResults	PIC16	MPU	LLVM	15,671	146	1	[]
[ "<s>", "void", "CSKYInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY", "0", "CSKY::GPRRegClass", "CSKY::LD32W", "CSKY::CARRYRegClass", "CSKY::RESTORE_CARRY", "\"Unknown RegisterClass\"", "0" ]	CSKYInstrInfo4	loadRegFromStackSlot	CSKY	CPU	LLVM	15,672	213	1	[]
[ "<s>", "bool", "x86_maybe_negate_const_int", "(", "rtx", "", "loc", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "!", "CONST_INT_P", "(", "", "loc", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", ...	[ "If", "profitable", ",", "negate", "(", "without", "causing", "overflow", ")", "integer", "constant", "of", "mode", "MODE", "at", "location", "LOC", ".", "Return", "true", "in", "this", "case", "." ]	[ "i386", "0", "128", "128" ]	i386	x86_maybe_negate_const_int	i386	CPU	GCC	15,673	125	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "", "SparcFI", "=", "MF", "->", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBas...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "0", "SP::IntRegsRegClass", "SP::GETPCX", "Sparc" ]	SparcInstrInfo47	getGlobalBaseReg	Sparc	CPU	LLVM	15,674	123	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...	[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]	[ "R600", "SI", "1" ]	SIInstrInfo101	getOpRegClass	R600	GPU	LLVM	15,675	140	1	[]
[ "<s>", "static", "rtx", "emit_memset", "(", "rtx", "destmem", ",", "rtx", "destptr", ",", "rtx", "promoted_val", ",", "HOST_WIDE_INT", "size_to_move", ")", "{", "rtx", "dst", "=", "destmem", ",", "adjust", ";", "enum", "insn_code", "code", ";", "machine_mode...	[ "This", "function", "emits", "moves", "to", "fill", "SIZE_TO_MOVE", "bytes", "starting", "from", "DESTMEM", "with", "value", "PROMOTED_VAL", ".", "SRC", "is", "passed", "by", "pointer", "to", "be", "updated", "on", "return", ".", "Return", "value", "is", "up...	[ "i386", "0", "0", "0", "0" ]	i3864	emit_memset	i386	CPU	GCC	15,676	243	1	[]
[ "<s>", "bool", "AArch64TTIImpl", "::", "shouldConsiderAddressTypePromotion", "(", "const", "Instruction", "&", "I", ",", "bool", "&", "AllowPromotionWithoutCommonHeader", ")", "{", "bool", "Considerable", "=", "false", ";", "AllowPromotionWithoutCommonHeader", "=", "fal...	[ "See", "if", "I", "should", "be", "considered", "for", "address", "type", "promotion", "." ]	[ "AArch64", "AArch64", "2" ]	AArch64TargetTransformInfo	shouldConsiderAddressTypePromotion	AArch64	CPU	LLVM	15,677	133	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return", "false", ";", "TfrCounter", "++", ";", "}", "DEBUG", "(", "d...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "Hexagon", "Hexagon", "\"\\nsplitting BB#\"", "\": \"", "0", "1", "2", "3" ]	HexagonExpandCondsets1	split	Hexagon	DSP	LLVM	15,678	167	1	[]
[ "<s>", "static", "rtx", "nios2_expand_ldstio_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "const", "struct", "nios2_builtin_desc", "*", "d", ")", "{", "bool", "has_target_p", ";", "rtx", "addr", ",", "mem", ",", "val", ";", "struct", "expand_oper...	[ "Expand", "ldio/stio", "form", "load-store", "instruction", "builtins", "." ]	[ "nios2", "0", "0", "0", "1", "0", "0", "1", "0", "1", "2" ]	nios22	nios2_expand_ldstio_builtin	nios2	MPU	GCC	15,679	218	1	[]
[ "<s>", "int", "typemap_cmp", "(", "const", "void", "", "key", ",", "const", "void", "", "entry", ")", "{", "return", "strcmp", "(", "(", "const", "char", "", ")", "key", ",", "(", "(", "const", "typemap", "", ")", "entry", ")", "->", "key", "...	[ "Comparator", "for", "bsearch", "on", "the", "type", "map", "." ]	[ "rs6000" ]	rs6000-gen-builtins	typemap_cmp	rs6000	CPU	GCC	15,680	37	1	[]
[ "<s>", "void", "SPUTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "CellSPU", "SPU" ]	SPUISelLowering11	LowerAsmOperandForConstraint	CellSPU	MPU	LLVM	15,681	43	1	[]
[ "<s>", "static", "void", "initialize_aarch64_code_model", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "switch", "(", "aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "aarch64_cmodel", "=", "AARCH64_CMODEL_TINY_PIC", ";", "break", ";"...	[ "A", "checking", "mechanism", "for", "the", "implementation", "of", "the", "various", "code", "models", "." ]	[ "aarch64", "\"code model %qs with -f%s\"", "\"large\"", "1", "\"PIC\"", "\"pic\"" ]	aarch642	initialize_aarch64_code_model	aarch64	CPU	GCC	15,682	67	1	[]
[ "<s>", "const", "char", "", "ashrqi3_out", "(", "rtx", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";", "if", ...	[ "8bit", "arithmetic", "shift", "right", "(", "(", "signed", "char", ")", "x", ">", ">", "i", ")" ]	[ "avr", "2", "2", "1", "1", "0", "2", "2", "0", "0", "3", "3", "0", "0", "0", "4", "4", "0", "0", "0", "0", "5", "5", "0", "0", "0", "0", "0", "6", "4", "0", "6", "0", "0", "0", "0", "0", "2", "8", "7", "2", "0", "0", "0", "2", ...	avr3	ashrqi3_out	avr	MPU	GCC	15,683	367	1	[]
[ "<s>", "nvptx_function_end", "(", "STREAM", ")", "{", "\\", "\"%hr0\"", ",", "\"%outargs\"", ",", "\"%hfp\"", ",", "\"%punbuffer\"", ",", "\"%retval\"", ",", "\"%retval_in\"", ",", "\"%hr6\"", ",", "\"%hr7\"", ",", "\\", "\"%hr8\"", ",", "\"%hr9\"", ",", "\"%h...	[ "Terminate", "a", "function", "by", "writing", "a", "closing", "brace", "to", "FILE", "." ]	[ "nvptx", "\"%hr0\"", "\"%outargs\"", "\"%hfp\"", "\"%punbuffer\"", "\"%retval\"", "\"%retval_in\"", "\"%hr6\"", "\"%hr7\"", "\"%hr8\"", "\"%hr9\"", "\"%hr10\"", "\"%hr11\"", "\"%hr12\"", "\"%hr13\"", "\"%argp\"", "\"%frame\"", "1", "0" ]	nvptx4	nvptx_function_end	nvptx	GPU	GCC	15,684	90	1	[]
[ "<s>", "bool", "NVPTXDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "NVPTXSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Sele...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX" ]	NVPTXISelDAGToDAG (2)1	runOnMachineFunction	NVPTX	GPU	LLVM	15,685	36	1	[]
[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0" ]	X86FastISel109	fastSelectInstruction	X86	CPU	LLVM	15,686	313	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "\"0(%s)\"", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "rs6000", "\"0(%s)\"", "\"@%s(%s)\"", "0", "1", "0", "0", "\"%s,%s\"", "1", "0", "\"%s,%s\"", "0", "1", "0", "1", "\"(%s)\"", "1", "0", "0", "1", "\"lo16(\"", "1", "\")(%s)\"", "0", "0", "1", "1", "\"@l(%s)\"", "0", "\"@l(%s)\"", "0", "\"(%s)\"", "0", ...	rs60004	print_operand_address	rs6000	CPU	GCC	15,687	490	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"DXIL Op Lowering\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "DirectX", "\"DXIL Op Lowering\"" ]	DXILOpLowering	getPassName	DirectX	Virtual ISA	LLVM	15,688	11	1	[]
[ "<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "NVPTXFrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "{", "DwarfFrameBase", "::", "CFA", ",", "{", "0", "}", "}", ";", "}", "</s>" ]	[ "Return", "the", "frame", "base", "information", "to", "be", "encoded", "in", "the", "DWARF", "subprogram", "debug", "info", "." ]	[ "NVPTX", "NVPTX", "0" ]	NVPTXFrameLowering10	getDwarfFrameBase	NVPTX	GPU	LLVM	15,689	26	1	[]
[ "<s>", "void", "SystemZOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "break", ";", "case", "KindToken", ":", "OS", "<<", "\"Token:\"", "<<", "getToken", "(", ")", ";", "break", ";", "case", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "SystemZ", "SystemZ", "\"Token:\"", "\"Reg:\"", "SystemZ", "\"Imm:\"", "\"ImmTLS:\"", "\", \"", "\"Mem:\"", "\"(\"", "\",\"", "SystemZ", "\",\"", "SystemZ", "\",\"", "SystemZ", "\")\"" ]	SystemZAsmParser12	print	SystemZ	CPU	LLVM	15,690	245	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "BaseIdx", "=", "alignDown", "(", "getMaxNumSGPRs", "(", "MF", ")", ",", "4", ")", "-", "4", ";", "unsigned...	[ "Return", "the", "end", "register", "initially", "reserved", "for", "the", "scratch", "buffer", "in", "case", "spilling", "is", "needed", "." ]	[ "AMDGPU", "SI", "4", "4", "AMDGPU::SGPR_32RegClass", "AMDGPU::sub0", "AMDGPU::SReg_128RegClass" ]	SIRegisterInfo37	reservedPrivateSegmentBufferReg	AMDGPU	GPU	LLVM	15,691	56	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "report_fatal_error", "(", "\"RISCVAsmBackend::relaxInstruction() unimplemented\"", ")", ";...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "RISCV", "\"RISCVAsmBackend::relaxInstruction() unimplemented\"" ]	RISCVAsmBackend10	relaxInstruction	RISCV	CPU	LLVM	15,692	26	1	[]
[ "<s>", "void", "ix86_avx_emit_vzeroupper", "(", "HARD_REG_SET", "regs_live", ")", "{", "int", "i", ";", "for", "(", "i", "=", "FIRST_SSE_REG", ";", "i", "<=", "LAST_SSE_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "regs_live", ",", "i", ...	[ "Emit", "vzeroupper", "." ]	[ "i386" ]	i3864	ix86_avx_emit_vzeroupper	i386	CPU	GCC	15,693	82	1	[]
[ "<s>", "static", "bool", "avr_addr_space_subset_p", "(", "addr_space_t", "subset", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "superset", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Implement", "`", "TARGET_ADDR_SPACE_SUBSET_P", "'", "." ]	[ "avr" ]	avr	avr_addr_space_subset_p	avr	MPU	GCC	15,694	17	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "1", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "BPF", "1" ]	BPFAsmBackend (2)1	getNumFixupKinds	BPF	Virtual ISA	LLVM	15,695	11	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Mips", "Mips" ]	MipsISelLowering36	getSingleConstraintMatchWeight	Mips	CPU	LLVM	15,696	114	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU", ...	[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]	[ "R600", "SI", "MVT::i32" ]	SIRegisterInfo100	getCFGStructurizerRegClass	R600	GPU	LLVM	15,697	34	1	[]
[ "<s>", "virtual", "const", "MandarinInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Mandarin" ]	MandarinTargetMachine	getInstrInfo	Mandarin	CPU	LLVM	15,698	14	1	[]
[ "<s>", "bool", "legitimate_constant_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")"...	[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", ".", "It", "is", "given", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]	i3863	legitimate_constant_p	i386	CPU	GCC	15,699	220	1	[]

[ "<s>", "bool", "MOSCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")", ")", "ret...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MOS", "MOS", "MOS" ]

MOSCombiner

runOnMachineFunction

MOS

MPU

LLVM

15,600

177

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "constrainOperandRegClass", "(", "const", "MCInstrDesc", "&", "II", ",", "unsigned", "Op", ",", "unsigned", "OpNum", ")", "{", "if", "(", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "Op", ")", ")", "{", "const"...

[ "Try", "to", "constrain", "Op", "so", "that", "it", "is", "usable", "by", "argument", "OpNum", "of", "the", "provided", "MCInstrDesc", "." ]

[ "ARM", "ARM" ]

ARMFastISel (2)

constrainOperandRegClass

ARM

CPU

LLVM

15,601

112

1

[]

[ "<s>", "BitVector", "XtensaRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Xtensa", "Xtensa" ]

XtensaRegisterInfo

getReservedRegs

Xtensa

MPU

LLVM

15,602

24

1

[]

[ "<s>", "TargetPassConfig", "*", "PatmosTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PatmosPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Patmos", "Patmos", "Patmos" ]

PatmosTargetMachine1

createPassConfig

Patmos

VLIW

LLVM

15,603

22

1

[]

[ "<s>", "bool", "WebAssemblyStoreResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Store Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Store Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "\"StoreResults depends on SSA form\"", "\"Basic Block: \"", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::ST...

WebAssemblyStoreResults

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

15,604

247

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyReplacePhysRegs", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOp...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine1

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

15,605

113

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "materialize", "(", "NodeToValueMap", "&", "Loc", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Nodes before materialization:\\n\"", "<<", "Nodes", "<<", "'\\n'", ")", ";", "NodeChildrenMap", "NCM", ";", "NodeVe...

[ "This", "method", "can", "be", "implemented", "to", "generate", "a", "mapped", "Value", "on", "demand", "." ]

[ "Hexagon", "Hexagon", "\"Nodes before materialization:\\n\"", "0", "0", "1", "0", "0", "\"No use information found\"" ]

HexagonCommonGEP11

materialize

Hexagon

DSP

LLVM

15,606

483

1

[]

[ "<s>", "BaseType", "::", "const_iterator", "begin", "(", ")", "const", "{", "return", "List", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAGHVX

begin

Hexagon

DSP

LLVM

15,607

16

1

[]

[ "<s>", "const", "MBlazeTargetMachine", "&", "getTargetMachine", "(", ")", "{", "return", "static_cast", "<", "const", "MBlazeTargetMachine", "&", ">", "(", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeISelDAGToDAG

getTargetMachine

MBlaze

MPU

LLVM

15,608

19

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "if", "(", "!", "MI", "->", "mayLoadOrStore", "(", ")", ")", "return", "false", ";", "int64_t", "FullOffset", "=", "Off...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "AMDGPU", "SI", "SI" ]

SIRegisterInfo16

needsFrameBaseReg

AMDGPU

GPU

LLVM

15,609

46

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "UpperBound", "=", "true", ";", "if", "(", "!", "ST", "->", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "4", "0", "4", "1", "0", "1", "\"Cost of loop: \"", "\"\\n\"", "\"Default Runtime Unroll Count: \"", "\"\\n\""...

ARMTargetTransformInfo41

getUnrollingPreferences

ARM

CPU

LLVM

15,610

483

1

[]

[ "<s>", "static", "void", "ix86_emit_save_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "SSE_REG...

[ "Emit", "code", "to", "save", "SSE", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "stored", "at", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "0" ]

i386

ix86_emit_save_sse_regs_using_mov

i386

CPU

GCC

15,611

60

1

[]

[ "<s>", "Register", "MCS51TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", ";", "if", "(", "VT", "==", "LLT", "::", "scalar"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "MCS51", "MCS51", "8", "\"r0\"", "MCS51::R0", "\"r1\"", "MCS51::R1", "0", "\"r0\"", "MCS51::R1R0", "\"sp\"", "MCS51::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]

MCS51ISelLowering

getRegisterByName

MCS51

MPU

LLVM

15,612

128

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "TMS320C64XInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "TM", "->", "get...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "TMS320C64X", "TMS320C64X", "\"No InstrInfo? Can not create a hazard recognizer!\"" ]

TMS320C64XInstrInfo

CreateTargetHazardRecognizer

TMS320C64X

VLIW

LLVM

15,613

47

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "const", "MachineBasicBlock", "*", "Pred", "=", "*", "MBB", "->", "pred_begin", "(", ")", ";", "if", "(", "const", "Ba...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "Mips", "Mips" ]

MipsAsmPrinter8

isBlockOnlyReachableByFallthrough

Mips

CPU

LLVM

15,614

175

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "Hexagon::ModRegsRegClass", "Hexagon::STriw_ctr", "0", "Hexagon::HvxQRRegClass", "Hexa...

HexagonInstrInfo50

storeRegToStackSlot

Hexagon

DSP

LLVM

15,615

487

1

[]

[ "<s>", "int", "num_insns_constant_wide", "(", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "value", "+", "0x8000", ")", "<", "0x10000", ")", "return", "1", ";", "else", "if", "(", "(", "value", "&", "0xffff",...

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "an", "integer", "register", "." ]

[ "rs6000", "0x8000", "0x10000", "1", "0xffff", "0", "31", "1", "31", "0", "1", "0xffffffff", "0x80000000", "0x80000000", "31", "0", "1", "2", "1", "0", "1", "0", "1", "1", "2" ]

rs60004

num_insns_constant_wide

rs6000

CPU

GCC

15,616

150

1

[]

[ "<s>", "static", "rtx", "wprop_gen", "(", "rtx", "reg", ",", "propagate_mask", "pm", ",", "unsigned", "rep", ",", "void", "*", "data_", ")", "{", "wcast_data_t", "*", "data", "=", "(", "wcast_data_t", "*", ")", "data_", ";", "if", "(", "pm", "&", "PM...

[ "Worker", "for", "nvptx_wpropagate", "." ]

[ "nvptx", "1", "1" ]

nvptx3

wprop_gen

nvptx

GPU

GCC

15,617

157

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", "."...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "XCore", "XCore", "ISD::LOAD", "MVT::i8" ]

XCoreISelLowering (2)1

isZExtFree

XCore

MPU

LLVM

15,618

98

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "LanaiOperand", ">", "LanaiAsmParser", "::", "parseIdentifier", "(", ")", "{", "SMLoc", "Start", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "SMLoc", "End", "=", "SMLoc", "::", "getFromPoin...

[ "Parse", "an", "identifier", "or", "string", "(", "as", "a", "quoted", "identifier", ")", "and", "set", "Res", "to", "the", "identifier", "contents", "." ]

[ "Lanai", "Lanai", "Lanai", "1", "Lanai", "Lanai", "Lanai", "\"hi\"", "Lanai", "Lanai", "\"lo\"", "Lanai", "Lanai", "Lanai", "Lanai", "\"Expected '('\"", "Lanai", "Lanai", "\"Expected ')'\"", "1", "Lanai", "LanaiOperand::createImm" ]

LanaiAsmParser10

parseIdentifier

Lanai

CPU

LLVM

15,619

350

1

[]

[ "<s>", "bool", "alpha_expand_mov", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "rtx", "tmp", ";", "if", "(", "MEM_P", "(", "operands", "[", "0", "]", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "1", "]", ",", "mo...

[ "Expand", "a", "move", "instruction", ";", "return", "true", "if", "all", "work", "is", "done", ".", "We", "do", "n't", "handle", "non-bwx", "subword", "loads", "here", "." ]

[ "alpha", "0", "1", "1", "1", "1", "1", "0", "0", "1", "1", "1", "1", "1", "1", "0", "0", "1", "0", "1" ]

alpha

alpha_expand_mov

alpha

MPU

GCC

15,620

243

1

[]

[ "<s>", "static", "short", "high_pressure", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "(", "REG_N_SETS", "(", "0", ")", "-", "REG_N_DEATHS", "(", "0", ")", ")", ">=", "R0_MAX_LIFE_REGIONS", "&&", "REG_LIVE_LENGTH", "(", "0", ")", ">=", "R0...

[ "Return", "true", "if", "the", "pressure", "is", "high", "for", "MODE", "." ]

[ "sh", "0", "0", "0", "1" ]

sh3

high_pressure

sh

CPU

GCC

15,621

63

1

[]

[ "<s>", "bool", "msp430_is_interrupt_func", "(", "void", ")", "{", "return", "is_interrupt_func", "(", "current_function_decl", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "current", "function", "has", "the", "``", "interrupt", "''", "attribute", "." ]

[ "msp430" ]

msp430

msp430_is_interrupt_func

msp430

MPU

GCC

15,622

13

1

[]

[ "<s>", "int", "system_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "REGNO", "(", "op", ")", ")", "{", "case", "PR_REG", ":", "case", "MACL_REG", ":", "case", "MACH_REG", ":", "return", ...

[ "Returns", "1", "if", "OP", "is", "MACL", ",", "MACH", "or", "PR", ".", "The", "input", "must", "be", "a", "REG", "rtx", ".", "Used", "only", "in", "general_movsrc_operand", "." ]

[ "sh", "1", "0" ]

sh3

system_reg_operand

sh

CPU

GCC

15,623

37

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...

[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::S_TRAP", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]

SIInstrInfo110

hasUnwantedEffectsWhenEXECEmpty

AMDGPU

GPU

LLVM

15,624

127

1

[]

[ "<s>", "void", "output_addr_const_pdp11", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "char", "buf", "[", "256", "]", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert", "(", "flag_pic", ...

[ "A", "copy", "of", "output_addr_const", "modified", "for", "pdp11", "expression", "syntax", ".", "output_addr_const", "also", "gets", "called", "for", "%", "cDIGIT", "and", "%", "nDIGIT", ",", "which", "we", "do", "n't", "use", ",", "and", "for", "debugging"...

[ "pdp11", "256", "0", "\"L\"", "0", "\"L\"", "\"%#ho\"", "0", "\"%#ho\"", "\"floating constant misused\"", "0", "1", "0", "0", "\"+\"", "0", "0", "1", "0", "\"+\"", "1", "0", "\"-\"", "1", "1", "0", "1", "1", "0", "\"invalid expression as operand\"" ]

pdp113

output_addr_const_pdp11

pdp11

MPU

GCC

15,625

460

1

[]

[ "<s>", "static", "rtx", "ix86_expand_store_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "TREE_VALUE", "(", "arglist", ")", ";", "tree", "arg1", "=", "TREE_VALUE", "(", "TREE_CHAIN", ...

[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "stores", "." ]

[ "i386", "0", "0", "0", "1", "0" ]

i3863

ix86_expand_store_builtin

i386

CPU

GCC

15,626

158

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::CPURegsRegisterClass", "MVT::f32", "0U", "MBlaze::FGR32RegisterClass" ]

MBlazeISelLowering1

getRegForInlineAsmConstraint

MBlaze

MPU

LLVM

15,627

96

1

[]

[ "<s>", "static", "int", "mcore_and_cost", "(", "rtx", "x", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "2", ";", "val", "=", "INTVAL", "(", "XEXP", "(", ...

[ "What", "does", "an", "and", "instruction", "cost", "-", "we", "do", "this", "b/c", "immediates", "may", "have", "been", "relaxed", ".", "We", "want", "to", "ensure", "that", "cse", "will", "cse", "relaxed", "immeds", "out", ".", "Otherwise", "we", "'ll"...

[ "mcore", "1", "2", "1", "2", "3", "4", "5" ]

mcore

mcore_and_cost

mcore

MPU

GCC

15,628

84

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->",...

[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]

[ "Hexagon", "0", "0" ]

HexagonMachineScheduler (2)2

isResourceAvailable

Hexagon

DSP

LLVM

15,629

203

1

[]

[ "<s>", "bool", "arc_check_mov_const", "(", "HOST_WIDE_INT", "ival", ")", "{", "ival", "=", "ival", "&", "0xffffffff", ";", "if", "(", "SIGNED_INT12", "(", "ival", ")", ")", "return", "false", ";", "if", "(", "(", "ival", "&", "~", "0x8000001f", ")", "=...

[ "Helper", "to", "check", "Cax", "constraint", "." ]

[ "arc", "0xffffffff", "0x8000001f", "0", "1", "1", "0xffffff00", "0", "0x3f00", "0", "0x3f0000", "0", "0x3f000000", "0" ]

arc

arc_check_mov_const

arc

MPU

GCC

15,630

127

1

[]

[ "<s>", "void", "aarch64_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "fndecl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "struct", "cl_target_option", "...

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "aarch64", "\"\\t.arch %s\\n\"", "\"\\t\"", "\".tune %s\\n\"", "\"function\"" ]

aarch64

aarch64_declare_function_name

aarch64

CPU

GCC

15,631

201

1

[]

[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addInstSelector", "(", ")", "{", "(", "void", ")", "TargetPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "createWebAssemblyISelDag", "(", "getWebAssemblyTargetMachine", "(", ")", ",", "getOptLevel"...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine13

addInstSelector

WebAssembly

Virtual ISA

LLVM

15,632

55

1

[]

[ "<s>", "SystemZSubtarget", "&", "SystemZSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "std", "::", "string", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPU...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"generic\"", "\"generic\"" ]

SystemZSubtarget10

initializeSubtargetDependencies

SystemZ

CPU

LLVM

15,633

58

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", "M", ")", "override", "{", "Result", ".", "reset", "(", "new", "AMDGPUAAResult", "(", "M", ".", "getDataLayout", "(", ")", ",", "Triple", "(", "M", ".", "getTargetTriple", "(", ")", ")", ")", ")", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis

doInitialization

AMDGPU

GPU

LLVM

15,634

37

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "P...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "Hexagon", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"" ]

HexagonMachineScheduler11

reserveResources

Hexagon

DSP

LLVM

15,635

266

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "R600" ]

AMDGPUAsmParser18

getReg

R600

GPU

LLVM

15,636

13

1

[]

[ "<s>", "rtx", "dimode_scalar_chain", "::", "replace_with_subreg", "(", "rtx", "x", ",", "rtx", "reg", ",", "rtx", "new_reg", ")", "{", "if", "(", "x", "==", "reg", ")", "return", "gen_rtx_SUBREG", "(", "V2DImode", ",", "new_reg", ",", "0", ")", ";", "c...

[ "Replace", "REG", "in", "X", "with", "a", "V2DI", "subreg", "of", "NEW_REG", "." ]

[ "i386", "0", "1", "0", "1", "0" ]

i3866

replace_with_subreg

i386

CPU

GCC

15,637

161

1

[]

[ "<s>", "void", "alpha_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "fnaddr", ",", "rtx", "cxt", ",", "int", "fnofs", ",", "int", "cxtofs", ",", "int", "jmpofs", ")", "{", "rtx", "temp", ",", "temp1", ",", "addr", ";", "enum", "machine_mode", ...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "TRAMP", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "fo...

[ "alpha", "0", "0", "4", "1", "2", "1", "0x3fff", "0", "0xffffc000", "1", "\"__enable_execute_stack\"", "0", "1", "0" ]

alpha3

alpha_initialize_trampoline

alpha

MPU

GCC

15,638

304

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUInstr...

[ "Return", "true", "if", "the", "instruction", "is", "trivially", "rematerializable", ",", "meaning", "it", "has", "no", "side", "effects", "and", "requires", "no", "operands", "that", "are", "n't", "always", "available", "." ]

[ "R600", "SI", "1" ]

SIInstrInfo101

isTriviallyReMaterializable

R600

GPU

LLVM

15,639

66

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", ...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "R600", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering100

SplitVectorLoad

R600

GPU

LLVM

15,640

382

1

[]

[ "<s>", "static", "void", "visium_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "letter", ")", "{", "switch", "(", "letter", ")", "{", "case", "'#'", ":", "if", "(", "final_sequence", ")", "visium_indent_opcode", "=", "1", ";", ...

[ "Implement", "TARGET_PRINT_OPERAND", ".", "Output", "to", "stdio", "stream", "FILE", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "OP", "subject", "to", "the", "modifier", "LETTER", "." ]

[ "visium", "1", "\"\\n\\t nop\"", "0xff", "0xffff", "16", "0xffff", "0", "1", "0", "\"%LL%d\"", "1", "\"illegal operand \"" ]

visium

visium_print_operand

visium

Virtual ISA

GCC

15,641

331

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMRegisterInfo", "::", "getPointerRegClass", "(", ")", "const", "{", "return", "&", "ARM", "::", "GPRRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "ARM", "ARM", "ARM::GPRRegClass" ]

ARMRegisterInfo13

getPointerRegClass

ARM

CPU

LLVM

15,642

17

1

[]

[ "<s>", "static", "void", "sh_override_options_after_change", "(", "void", ")", "{", "if", "(", "align_loops", "==", "0", ")", "{", "if", "(", "TARGET_SH5", ")", "align_loops", "=", "8", ";", "else", "align_loops", "=", "optimize_size", "?", "2", ":", "4", ...

[ "Implement", "targetm.override_options_after_change", "." ]

[ "sh", "0", "8", "2", "4", "0", "1", "2", "4", "2", "4", "2", "0", "8", "1", "2", "4", "4", "4" ]

sh5

sh_override_options_after_change

sh

CPU

GCC

15,643

149

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "AArch64", "AArch64", "128" ]

AArch64ISelLowering (2)

shouldExpandAtomicStoreInIR

AArch64

CPU

LLVM

15,644

34

1

[]

[ "<s>", "void", "MOSPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createMOSPostRAScavengingPass", "(", ")", ")", ";", "addPass", "(", "&", "FinalizeISelID", ")", ";", "addPass", "(", "&", "ExpandPostRAPseudosID", ")", ";", "addPass", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "MOS", "MOS", "MOS", "MOS", "MOS" ]

MOSTargetMachine

addPreSched2

MOS

MPU

LLVM

15,645

41

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "auto", "*", "RetTy", "=", "ICA", ".", "getReturnType", "(", ")", ";", "swit...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "AArch64", "AArch64", "Intrinsic::umin", "Intrinsic::umax", "MVT::v2i64", "2", "Intrinsic::smin", "Intrinsic::smax", "MVT::v8i8", "MVT::v16i8", "MVT::v4i16", "MVT::v8i16", "MVT::v2i32", "MVT::v4i32", "Intrinsic::sadd_sat", "Intrinsic::ssub_sat", "Intrinsic::uadd_sat", "Intrinsic::u...

AArch64TargetTransformInfo27

getIntrinsicInstrCost

AArch64

CPU

LLVM

15,646

474

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo136

loadRegFromStackSlot

AMDGPU

GPU

LLVM

15,647

362

1

[]

[ "<s>", "static", "inline", "tree", "def_builtin_const", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "def_builtin", "(", "m...

[ "Likewise", ",", "but", "also", "marks", "the", "function", "as", "``", "const", "''", "." ]

[ "i386", "1" ]

i3864

def_builtin_const

i386

CPU

GCC

15,648

64

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "MSP430" ]

MSP430Subtarget2

getDataLayout

MSP430

MPU

LLVM

15,649

13

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPExtFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "an", "fpext", "operation", "is", "free", "(", "for", "instance", ",", "because", "single-precision", "floating-point", "numbers", "are", "implicitly", "extended", "to", "double-precision", ")", "." ]

[ "PowerPC", "PPC" ]

PPCISelLowering (2)2

isFPExtFree

PowerPC

CPU

LLVM

15,650

23

1

[]

[ "<s>", "const", "SISubtarget", "*", "GCNTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "StringRef", "GPU", "=", "getGPUName", "(", "F", ")", ";", "StringRef", "FS", "=", "getFeatureString", "(", "F", ")", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AMDGPU", "SI", "128", "SI" ]

AMDGPUTargetMachine114

getSubtargetImpl

AMDGPU

GPU

LLVM

15,651

101

1

[]

[ "<s>", "bool", "isIntrinsic", "(", ")", "const", "{", "return", "(", "Attributes", "&", "X86FMA3Intrinsic", ")", "!=", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "intrinsic", "opcodes", "." ]

[ "X86", "X86", "0" ]

X86InstrFMA3Info

isIntrinsic

X86

CPU

LLVM

15,652

16

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_move", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "gpr_or_gpr_p", "(", "dest", ",", "s...

[ "Emit", "a", "sequence", "representing", "a", "little-endian", "VSX", "load", "or", "store", ",", "moving", "data", "from", "SOURCE", "to", "DEST", "in", "mode", "MODE", ".", "This", "is", "done", "separately", "from", "rs6000_emit_move", "to", "ensure", "it...

[ "rs6000" ]

rs60004

rs6000_emit_le_vsx_move

rs6000

CPU

GCC

15,653

107

1

[]

[ "<s>", "InstrStage", "::", "FuncUnits", "HexagonInstrInfo", "::", "getUnits", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "InstrItineraryData", "&", "II", "=", "*", "Subtarget", ".", "getInstrItineraryData", "(", ")", ";", "const", "In...

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo15

getUnits

Hexagon

DSP

LLVM

15,654

55

1

[]

[ "<s>", "virtual", "unsigned", "getNumFixupKinds", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "SystemZ", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "SystemZ", "SystemZ::NumTargetFixupKinds" ]

SystemZMCAsmBackend29

getNumFixupKinds

SystemZ

CPU

LLVM

15,655

14

1

[]

[ "<s>", "static", "void", "ia64_asm_emit_except_personality", "(", "rtx", "personality", ")", "{", "fputs", "(", "\"\\t.personality\\t\"", ",", "asm_out_file", ")", ";", "output_addr_const", "(", "asm_out_file", ",", "personality", ")", ";", "fputc", "(", "'\\n'", ...

[ "Implement", "TARGET_ASM_EMIT_EXCEPT_PERSONALITY", "." ]

[ "ia64", "\"\\t.personality\\t\"" ]

ia64

ia64_asm_emit_except_personality

ia64

CPU

GCC

15,656

30

1

[]

[ "<s>", "static", "void", "s390_register_info", "(", ")", "{", "int", "i", ";", "char", "clobbered_regs", "[", "32", "]", ";", "gcc_assert", "(", "!", "epilogue_completed", ")", ";", "if", "(", "reload_completed", ")", "s390_regs_ever_clobbered", "(", "clobbere...

[ "Fill", "cfun-", ">", "machine", "with", "info", "about", "register", "usage", "of", "current", "function", ".", "Return", "in", "CLOBBERED_REGS", "which", "GPRs", "are", "currently", "considered", "set", "." ]

[ "s390", "32", "0", "32", "0", "32", "0", "0", "12", "0", "0", "16", "6", "16" ]

s3905

s390_register_info

s390

MPU

GCC

15,657

330

1

[]

[ "<s>", "PreservedAnalyses", "AMDGPUUnifyMetadataPass", "::", "run", "(", "Module", "&", "M", ",", "ModuleAnalysisManager", "&", "AM", ")", "{", "return", "unifyMetadataImpl", "(", "M", ")", "?", "PreservedAnalyses", "::", "none", "(", ")", ":", "PreservedAnalyse...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUUnifyMetadata1

run

AMDGPU

GPU

LLVM

15,658

33

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "XCoreInstrInfo", "&", "TII", "=", "*"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "XCore", "XCore", "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6", "XCore::LDAWSP_lru6", "XCore::SP" ]

XCoreFrameLowering

eliminateCallFramePseudoInstr

XCore

MPU

LLVM

15,659

283

1

[]

[ "<s>", "void", "final_prescan_insn", "(", "rtx", "insn", ",", "rtx", "*", "opvec", "ATTRIBUTE_UNUSED", ",", "int", "noperands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TARGET_DUMPISIZE", ")", "fprintf", "(", "asm_out_file", ",", "\"\\n! at %04x\\n\"", ",", "IN...

[ "If", "defined", ",", "a", "C", "statement", "to", "be", "executed", "just", "prior", "to", "the", "output", "of", "assembler", "code", "for", "INSN", ",", "to", "modify", "the", "extracted", "operands", "so", "they", "will", "be", "output", "differently",...

[ "sh", "\"\\n! at %04x\\n\"", "0", "0", "\"L\"", "0", "\"\\t.uses %LL%d\\n\"", "0" ]

sh3

final_prescan_insn

sh

CPU

GCC

15,660

176

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "PM", ".", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine118

addInstSelector

X86

CPU

LLVM

15,661

41

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "WebAssemblyDisassembler", "::", "onSymbolStart", "(", "StringRef", "Name", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ...

[ "Used", "to", "perform", "separate", "target", "specific", "disassembly", "for", "a", "particular", "symbol", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "\" # \"", "\" functions in section.\"", "\" .local \"", "0", "0", "\", \"", "WebAssembly::anyTypeToString", "\"\\n\"" ]

WebAssemblyDisassembler13

onSymbolStart

WebAssembly

Virtual ISA

LLVM

15,662

227

1

[]

[ "<s>", "enum", "attr_cc", "compute_logical_op_cc", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "intval", "=",...

[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "logical", "insn", "." ]

[ "h8300", "3", "2", "1", "2", "0x55555555", "0", "0xff", "8", "0xff", "0", "0xffff", "16", "0xffff", "0", "0", "0", "0", "0", "0", "0xffff", "0xffff", "0xff00", "0", "0", "0xffff", "0x8000", "0", "0xffff", "0x8000", "0" ]

h83004

compute_logical_op_cc

h8300

MPU

GCC

15,663

336

1

[]

[ "<s>", "void", "gen_ashift_hi", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "type", "=", "ASHIFT", ";", "n",...

[ "Same", "for", "HImode" ]

[ "sh", "0", "0" ]

sh3

gen_ashift_hi

sh

CPU

GCC

15,664

124

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Su...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::GPR64RegClass", "AArch64::FPR64RegClass", "AArch64::FPR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

AArch64ISelLowering (2)2

insertCopiesSplitCSR

AArch64

CPU

LLVM

15,665

271

1

[]

[ "<s>", "static", "bool", "c6x_registers_update", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_cross", "cross", ";", "enum", "attr_dest_regfile", "destrf", ";", "int", "i", ",", "nops", ";", "rtx", "x", ";", "if", "(", "!", "reload_completed", "||"...

[ "Update", "the", "register", "state", "information", "for", "an", "instruction", "whose", "body", "is", "X", ".", "Return", "true", "if", "the", "instruction", "has", "to", "be", "delayed", "until", "the", "next", "cycle", "." ]

[ "c6x", "0", "0", "0", "2", "0", "0", "0", "1", "0", "1", "1", "0" ]

c6x

c6x_registers_update

c6x

VLIW

GCC

15,666

415

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", "(", ")", ")", "{", "bool", "Intrn", "=", "MF", ".", "getF...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86AsmPrinter21

runOnMachineFunction

X86

CPU

LLVM

15,667

91

1

[]

[ "<s>", "void", "ix86_expand_divmod_libfunc", "(", "rtx", "libfunc", ",", "machine_mode", "mode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "*", "quot_p", ",", "rtx", "*", "rem_p", ")", "{", "rtx", "rem", "=", "assign_386_stack_local", "(", "mode", ...

[ "Generate", "call", "to", "__divmoddi4", "." ]

[ "i386", "0" ]

i386-expand

ix86_expand_divmod_libfunc

i386

CPU

GCC

15,668

76

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "SP", "::", "STri", "||", "MI", "->", "getOpco...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Sparc", "Sparc", "SP::STri", "SP::STXri", "SP::STFri", "SP::STDFri", "SP::STQFri", "0", "1", "1", "0", "0", "2", "0" ]

SparcInstrInfo

isStoreToStackSlot

Sparc

CPU

LLVM

15,669

138

1

[]

[ "<s>", "static", "inline", "unsigned", "int", "rx_round_up", "(", "unsigned", "int", "value", ",", "unsigned", "int", "alignment", ")", "{", "alignment", "-=", "1", ";", "return", "(", "value", "+", "alignment", ")", "&", "(", "~", "alignment", ")", ";",...

[ "Return", "VALUE", "rounded", "up", "to", "the", "next", "ALIGNMENT", "boundary", "." ]

[ "rx", "1" ]

rx

rx_round_up

rx

CPU

GCC

15,670

32

1

[]

[ "<s>", "void", "PIC16TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")"...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "PIC16", "PIC16", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::STORE", "ISD::LOAD", "ISD::ADD", "ISD::FrameIndex", "0", "\"not implemented\"" ]

PIC16ISelLowering1

ReplaceNodeResults

PIC16

MPU

LLVM

15,671

146

1

[]

[ "<s>", "void", "CSKYInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY", "0", "CSKY::GPRRegClass", "CSKY::LD32W", "CSKY::CARRYRegClass", "CSKY::RESTORE_CARRY", "\"Unknown RegisterClass\"", "0" ]

CSKYInstrInfo4

loadRegFromStackSlot

CSKY

CPU

LLVM

15,672

213

1

[]

[ "<s>", "bool", "x86_maybe_negate_const_int", "(", "rtx", "*", "loc", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "!", "CONST_INT_P", "(", "*", "loc", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", ...

[ "If", "profitable", ",", "negate", "(", "without", "causing", "overflow", ")", "integer", "constant", "of", "mode", "MODE", "at", "location", "LOC", ".", "Return", "true", "in", "this", "case", "." ]

[ "i386", "0", "128", "128" ]

i386

x86_maybe_negate_const_int

i386

CPU

GCC

15,673

125

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "SparcFI", "=", "MF", "->", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBas...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "0", "SP::IntRegsRegClass", "SP::GETPCX", "Sparc" ]

SparcInstrInfo47

getGlobalBaseReg

Sparc

CPU

LLVM

15,674

123

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIInstrInfo", "::", "getOpRegClass", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(", ")", "->", "g...

[ "Return", "the", "correct", "register", "class", "for", "OpNo", "." ]

[ "R600", "SI", "1" ]

SIInstrInfo101

getOpRegClass

R600

GPU

LLVM

15,675

140

1

[]

[ "<s>", "static", "rtx", "emit_memset", "(", "rtx", "destmem", ",", "rtx", "destptr", ",", "rtx", "promoted_val", ",", "HOST_WIDE_INT", "size_to_move", ")", "{", "rtx", "dst", "=", "destmem", ",", "adjust", ";", "enum", "insn_code", "code", ";", "machine_mode...

[ "This", "function", "emits", "moves", "to", "fill", "SIZE_TO_MOVE", "bytes", "starting", "from", "DESTMEM", "with", "value", "PROMOTED_VAL", ".", "SRC", "is", "passed", "by", "pointer", "to", "be", "updated", "on", "return", ".", "Return", "value", "is", "up...

[ "i386", "0", "0", "0", "0" ]

i3864

emit_memset

i386

CPU

GCC

15,676

243

1

[]

[ "<s>", "bool", "AArch64TTIImpl", "::", "shouldConsiderAddressTypePromotion", "(", "const", "Instruction", "&", "I", ",", "bool", "&", "AllowPromotionWithoutCommonHeader", ")", "{", "bool", "Considerable", "=", "false", ";", "AllowPromotionWithoutCommonHeader", "=", "fal...

[ "See", "if", "I", "should", "be", "considered", "for", "address", "type", "promotion", "." ]

[ "AArch64", "AArch64", "2" ]

AArch64TargetTransformInfo

shouldConsiderAddressTypePromotion

AArch64

CPU

LLVM

15,677

133

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return", "false", ";", "TfrCounter", "++", ";", "}", "DEBUG", "(", "d...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "Hexagon", "Hexagon", "\"\\nsplitting BB#\"", "\": \"", "0", "1", "2", "3" ]

HexagonExpandCondsets1

split

Hexagon

DSP

LLVM

15,678

167

1

[]

[ "<s>", "static", "rtx", "nios2_expand_ldstio_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "const", "struct", "nios2_builtin_desc", "*", "d", ")", "{", "bool", "has_target_p", ";", "rtx", "addr", ",", "mem", ",", "val", ";", "struct", "expand_oper...

[ "Expand", "ldio/stio", "form", "load-store", "instruction", "builtins", "." ]

[ "nios2", "0", "0", "0", "1", "0", "0", "1", "0", "1", "2" ]

nios22

nios2_expand_ldstio_builtin

nios2

MPU

GCC

15,679

218

1

[]

[ "<s>", "int", "typemap_cmp", "(", "const", "void", "*", "key", ",", "const", "void", "*", "entry", ")", "{", "return", "strcmp", "(", "(", "const", "char", "*", ")", "key", ",", "(", "(", "const", "typemap", "*", ")", "entry", ")", "->", "key", "...

[ "Comparator", "for", "bsearch", "on", "the", "type", "map", "." ]

[ "rs6000" ]

rs6000-gen-builtins

typemap_cmp

rs6000

CPU

GCC

15,680

37

1

[]

[ "<s>", "void", "SPUTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "CellSPU", "SPU" ]

SPUISelLowering11

LowerAsmOperandForConstraint

CellSPU

MPU

LLVM

15,681

43

1

[]

[ "<s>", "static", "void", "initialize_aarch64_code_model", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "switch", "(", "aarch64_cmodel_var", ")", "{", "case", "AARCH64_CMODEL_TINY", ":", "aarch64_cmodel", "=", "AARCH64_CMODEL_TINY_PIC", ";", "break", ";"...

[ "A", "checking", "mechanism", "for", "the", "implementation", "of", "the", "various", "code", "models", "." ]

[ "aarch64", "\"code model %qs with -f%s\"", "\"large\"", "1", "\"PIC\"", "\"pic\"" ]

aarch642

initialize_aarch64_code_model

aarch64

CPU

GCC

15,682

67

1

[]

[ "<s>", "const", "char", "*", "ashrqi3_out", "(", "rtx", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";", "if", ...

[ "8bit", "arithmetic", "shift", "right", "(", "(", "signed", "char", ")", "x", ">", ">", "i", ")" ]

[ "avr", "2", "2", "1", "1", "0", "2", "2", "0", "0", "3", "3", "0", "0", "0", "4", "4", "0", "0", "0", "0", "5", "5", "0", "0", "0", "0", "0", "6", "4", "0", "6", "0", "0", "0", "0", "0", "2", "8", "7", "2", "0", "0", "0", "2", ...

avr3

ashrqi3_out

avr

MPU

GCC

15,683

367

1

[]

[ "<s>", "nvptx_function_end", "(", "STREAM", ")", "{", "\\", "\"%hr0\"", ",", "\"%outargs\"", ",", "\"%hfp\"", ",", "\"%punbuffer\"", ",", "\"%retval\"", ",", "\"%retval_in\"", ",", "\"%hr6\"", ",", "\"%hr7\"", ",", "\\", "\"%hr8\"", ",", "\"%hr9\"", ",", "\"%h...

[ "Terminate", "a", "function", "by", "writing", "a", "closing", "brace", "to", "FILE", "." ]

[ "nvptx", "\"%hr0\"", "\"%outargs\"", "\"%hfp\"", "\"%punbuffer\"", "\"%retval\"", "\"%retval_in\"", "\"%hr6\"", "\"%hr7\"", "\"%hr8\"", "\"%hr9\"", "\"%hr10\"", "\"%hr11\"", "\"%hr12\"", "\"%hr13\"", "\"%argp\"", "\"%frame\"", "1", "0" ]

nvptx4

nvptx_function_end

nvptx

GPU

GCC

15,684

90

1

[]

[ "<s>", "bool", "NVPTXDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "NVPTXSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Sele...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX" ]

NVPTXISelDAGToDAG (2)1

runOnMachineFunction

NVPTX

GPU

LLVM

15,685

36

1

[]

[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0" ]

X86FastISel109

fastSelectInstruction

X86

CPU

LLVM

15,686

313

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "\"0(%s)\"", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "rs6000", "\"0(%s)\"", "\"@%s(%s)\"", "0", "1", "0", "0", "\"%s,%s\"", "1", "0", "\"%s,%s\"", "0", "1", "0", "1", "\"(%s)\"", "1", "0", "0", "1", "\"lo16(\"", "1", "\")(%s)\"", "0", "0", "1", "1", "\"@l(%s)\"", "0", "\"@l(%s)\"", "0", "\"(%s)\"", "0", ...

rs60004

print_operand_address

rs6000

CPU

GCC

15,687

490

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"DXIL Op Lowering\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "DirectX", "\"DXIL Op Lowering\"" ]

DXILOpLowering

getPassName

DirectX

Virtual ISA

LLVM

15,688

11

1

[]

[ "<s>", "TargetFrameLowering", "::", "DwarfFrameBase", "NVPTXFrameLowering", "::", "getDwarfFrameBase", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "{", "DwarfFrameBase", "::", "CFA", ",", "{", "0", "}", "}", ";", "}", "</s>" ]

[ "Return", "the", "frame", "base", "information", "to", "be", "encoded", "in", "the", "DWARF", "subprogram", "debug", "info", "." ]

[ "NVPTX", "NVPTX", "0" ]

NVPTXFrameLowering10

getDwarfFrameBase

NVPTX

GPU

LLVM

15,689

26

1

[]

[ "<s>", "void", "SystemZOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "break", ";", "case", "KindToken", ":", "OS", "<<", "\"Token:\"", "<<", "getToken", "(", ")", ";", "break", ";", "case", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "SystemZ", "SystemZ", "\"Token:\"", "\"Reg:\"", "SystemZ", "\"Imm:\"", "\"ImmTLS:\"", "\", \"", "\"Mem:\"", "\"(\"", "\",\"", "SystemZ", "\",\"", "SystemZ", "\",\"", "SystemZ", "\")\"" ]

SystemZAsmParser12

print

SystemZ

CPU

LLVM

15,690

245

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "BaseIdx", "=", "alignDown", "(", "getMaxNumSGPRs", "(", "MF", ")", ",", "4", ")", "-", "4", ";", "unsigned...

[ "Return", "the", "end", "register", "initially", "reserved", "for", "the", "scratch", "buffer", "in", "case", "spilling", "is", "needed", "." ]

[ "AMDGPU", "SI", "4", "4", "AMDGPU::SGPR_32RegClass", "AMDGPU::sub0", "AMDGPU::SReg_128RegClass" ]

SIRegisterInfo37

reservedPrivateSegmentBufferReg

AMDGPU

GPU

LLVM

15,691

56

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "report_fatal_error", "(", "\"RISCVAsmBackend::relaxInstruction() unimplemented\"", ")", ";...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "RISCV", "\"RISCVAsmBackend::relaxInstruction() unimplemented\"" ]

RISCVAsmBackend10

relaxInstruction

RISCV

CPU

LLVM

15,692

26

1

[]

[ "<s>", "void", "ix86_avx_emit_vzeroupper", "(", "HARD_REG_SET", "regs_live", ")", "{", "int", "i", ";", "for", "(", "i", "=", "FIRST_SSE_REG", ";", "i", "<=", "LAST_SSE_REG", ";", "i", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "regs_live", ",", "i", ...

[ "Emit", "vzeroupper", "." ]

[ "i386" ]

i3864

ix86_avx_emit_vzeroupper

i386

CPU

GCC

15,693

82

1

[]

[ "<s>", "static", "bool", "avr_addr_space_subset_p", "(", "addr_space_t", "subset", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "superset", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Implement", "`", "TARGET_ADDR_SPACE_SUBSET_P", "'", "." ]

[ "avr" ]

avr

avr_addr_space_subset_p

avr

MPU

GCC

15,694

17

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "1", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "BPF", "1" ]

BPFAsmBackend (2)1

getNumFixupKinds

BPF

Virtual ISA

LLVM

15,695

11

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Mips", "Mips" ]

MipsISelLowering36

getSingleConstraintMatchWeight

Mips

CPU

LLVM

15,696

114

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU", ...

[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]

[ "R600", "SI", "MVT::i32" ]

SIRegisterInfo100

getCFGStructurizerRegClass

R600

GPU

LLVM

15,697

34

1

[]

[ "<s>", "virtual", "const", "MandarinInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Mandarin" ]

MandarinTargetMachine

getInstrInfo

Mandarin

CPU

LLVM

15,698

14

1

[]

[ "<s>", "bool", "legitimate_constant_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", ")"...

[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", ".", "It", "is", "given", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]

i3863

legitimate_constant_p

i386

CPU

GCC

15,699

220

1

[]