Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "bool", "AArch64AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "}", "</s>" ]
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64" ]
AArch64AsmPrinter11
runOnMachineFunction
AArch64
CPU
LLVM
15,700
19
1
[]
[ "<s>", "static", "void", "sparc_init_pic_reg", "(", "void", ")", "{", "edge", "entry_edge", ";", "rtx_insn", "*", "seq", ";", "if", "(", "!", "flag_pic", "||", "(", "!", "crtl", "->", "uses_pic_offset_table", "&&", "!", "optimize", ")", ")", "return", ";...
[ "Implement", "TARGET_INIT_PIC_REG", "." ]
[ "sparc" ]
sparc
sparc_init_pic_reg
sparc
CPU
GCC
15,701
84
1
[]
[ "<s>", "static", "int", "rs6000_darwin64_struct_check_p", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "return", "rs6000_darwin64_abi", "&&", "(", "(", "mode", "==", "BLKmode", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", ...
[ "Check", "for", "an", "item", "that", "needs", "to", "be", "considered", "specially", "under", "the", "darwin", "64", "bit", "ABI", ".", "These", "are", "record", "types", "where", "the", "mode", "is", "BLK", "or", "the", "structure", "is", "8", "bytes",...
[ "rs6000", "0", "8", "1", "0" ]
rs60004
rs6000_darwin64_struct_check_p
rs6000
CPU
GCC
15,702
59
1
[]
[ "<s>", "bool", "NVPTXReplaceImageHandles", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "InstrsToRemove", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "NVPTX", "NVPTX", "0" ]
NVPTXReplaceImageHandles7
runOnMachineFunction
NVPTX
GPU
LLVM
15,703
91
1
[]
[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "nios2_init_libfuncs", "(", "void", ")", "{", "init_sync_libfuncs", "(", "UNITS_PER_WORD", ")", ";", "}", "</s>" ]
[ "Implement", "TARGET_INIT_LIBFUNCS", "." ]
[ "nios2" ]
nios2
nios2_init_libfuncs
nios2
MPU
GCC
15,704
14
1
[]
[ "<s>", "const", "uint32_t", "*", "SparcRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CSR_RegMask", ";", "}", "</s>" ]
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "Sparc", "Sparc" ]
SparcRegisterInfo
getCallPreservedMask
Sparc
CPU
LLVM
15,705
18
1
[]
[ "<s>", "static", "void", "v850_conditional_register_usage", "(", "void", ")", "{", "if", "(", "TARGET_APP_REGS", ")", "{", "fixed_regs", "[", "2", "]", "=", "0", ";", "call_used_regs", "[", "2", "]", "=", "0", ";", "fixed_regs", "[", "5", "]", "=", "0"...
[ "Worker", "function", "for", "TARGET_CONDITIONAL_REGISTER_USAGE", ".", "If", "TARGET_APP_REGS", "is", "not", "defined", "then", "add", "r2", "and", "r5", "to", "the", "pool", "of", "fixed", "registers", ".", "See", "PR", "14505", "." ]
[ "v850", "2", "0", "2", "0", "5", "0", "5", "1" ]
v850
v850_conditional_register_usage
v850
MPU
GCC
15,706
42
1
[]
[ "<s>", "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ",", "const", "bool", "int_registers_saved", ")", "{", "const", "HOST_WIDE_INT", "probe_interval", "=", "get_probe_interval", "(", ")", ";", "if", "(...
[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]
[ "i386", "6" ]
i386
ix86_emit_probe_stack_range
i386
CPU
GCC
15,707
204
1
[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDValue", "Val", ";", "switch", "(", "N", "->", ...
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
[ "Mips", "Mips", "ISD::ADDE", "ISD::AND", "ISD::OR", "ISD::SUBE", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::VSELECT", "ISD::XOR", "ISD::SETCC", "\"\\nMipsSE DAG Combine:\\n\"", "\"\\n=> \\n\"", "\"\\n\"", "Mips" ]
MipsSEISelLowering (2)
PerformDAGCombine
Mips
CPU
LLVM
15,708
298
1
[]
[ "<s>", "StringRef", "RISCVMCExpr", "::", "getVariantKindName", "(", "VariantKind", "Kind", ")", "{", "switch", "(", "Kind", ")", "{", "case", "VK_RISCV_Invalid", ":", "case", "VK_RISCV_None", ":", "llvm_unreachable", "(", "\"Invalid ELF symbol kind\"", ")", ";", "...
[ "Convert", "the", "variant", "kind", "into", "an", "ELF-appropriate", "modifier", "(", "e.g", "." ]
[ "RISCV", "RISCV", "RISCV", "RISCV", "\"Invalid ELF symbol kind\"", "RISCV", "\"lo\"", "RISCV", "\"hi\"", "RISCV", "\"pcrel_lo\"", "RISCV", "\"pcrel_hi\"", "RISCV", "\"got_pcrel_hi\"", "RISCV", "\"tprel_lo\"", "RISCV", "\"tprel_hi\"", "RISCV", "\"tprel_add\"", "RISCV", "\"...
RISCVMCExpr11
getVariantKindName
RISCV
CPU
LLVM
15,709
110
1
[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "Sparc", "Sparc", "SP::IntRegsRegisterClass", "SP::LDri", "0", "SP::FPRegsRegisterClass", "SP::LDFri", "0", "SP::DFPRegsRegisterClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]
SparcInstrInfo16
loadRegFromStackSlot
Sparc
CPU
LLVM
15,710
170
1
[]
[ "<s>", "static", "enum", "ivms_arg_type", "ia64_arg_type", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "FS", ";", "case", "DFmode", ":", "return", "FT", ";", "default", ":", "return", "I64", ";...
[ "Return", "ivms_arg_type", "based", "on", "machine_mode", "." ]
[ "ia64" ]
ia644
ia64_arg_type
ia64
CPU
GCC
15,711
33
1
[]
[ "<s>", "void", "AArch64RegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "switch", "(", "OpdMapper", ".", "getMI", "(", ")", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "...
[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]
[ "AArch64", "AArch64", "1", "4", "\"Don't know how to handle that ID\"", "\"Don't know how to handle that operation\"" ]
AArch64RegisterBankInfo
applyMappingImpl
AArch64
CPU
LLVM
15,712
86
1
[]
[ "<s>", "static", "void", "rs6000_emit_msub", "(", "rtx", "target", ",", "rtx", "m1", ",", "rtx", "m2", ",", "rtx", "a", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "rtx", "dst", ";", "if", "(", "optab_handler", "(", "f...
[ "Generate", "a", "FMSUB", "instruction", ":", "dst", "=", "fma", "(", "m1", ",", "m2", ",", "-a", ")", "." ]
[ "rs6000", "0", "0", "0" ]
rs60004
rs6000_emit_msub
rs6000
CPU
GCC
15,713
116
1
[]
[ "<s>", "BitVector", "BPFRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "BPF", "::", "W10", ")", ";"...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "BPF", "BPF", "BPF::W10", "BPF::W11" ]
BPFRegisterInfo11
getReservedRegs
BPF
Virtual ISA
LLVM
15,714
42
1
[]
[ "<s>", "MachineInstr", "*", "AlphaInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if"...
[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
[ "Alpha", "Alpha", "1", "Alpha::BISr", "Alpha::CPYSS", "Alpha::CPYST", "1", "2", "0", "0", "1", "1", "Alpha::BISr", "Alpha::STQ", "Alpha::CPYSS", "Alpha::STS", "Alpha::STT", "Alpha::F31", "0", "0", "Alpha::BISr", "Alpha::LDQ", "Alpha::CPYSS", "Alpha::LDS", "Alpha::LDT"...
AlphaInstrInfo5
foldMemoryOperandImpl
Alpha
MPU
LLVM
15,715
330
1
[]
[ "<s>", "static", "bool", "ia64_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "size", "==", "POINTER_SIZE", "/", "BITS_PER_UNIT", "&&", "!", "(", "TARGET_NO_PIC", "||", "TARGET_AUTO_PIC", ")"...
[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "Handle", "word-sized", "aligned", "objects", "and", "detect", "the", "cases", "when", "@", "fptr", "is", "needed", "." ]
[ "ia64", "2", "2", "\"\\tdata8.ua\\t@fptr(\"", "\"\\tdata4.ua\\t@fptr(\"", "\"\\tdata8\\t@fptr(\"", "\"\\tdata4\\t@fptr(\"", "0", "32", "\")\\n\"" ]
ia64
ia64_assemble_integer
ia64
CPU
GCC
15,716
118
1
[]
[ "<s>", "void", "m32r_init", "(", "void", ")", "{", "init_reg_tables", "(", ")", ";", "memset", "(", "m32r_punct_chars", ",", "0", ",", "sizeof", "(", "m32r_punct_chars", ")", ")", ";", "m32r_punct_chars", "[", "'#'", "]", "=", "1", ";", "m32r_punct_chars",...
[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]
[ "m32r", "0", "1", "1" ]
m32r3
m32r_init
m32r
MPU
GCC
15,717
46
1
[]
[ "<s>", "static", "void", "lm32_block_move_inline", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "alignment", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", ...
[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]
[ "lm32", "1", "8", "2", "16", "32", "0", "0", "0", "0", "0" ]
lm32
lm32_block_move_inline
lm32
MPU
GCC
15,718
247
1
[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass" ]
ARMBaseRegisterInfo27
getReservedRegs
ARM
CPU
LLVM
15,719
251
1
[]
[ "<s>", "const", "RegisterBankInfo", "*", "ARMSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]
[ "ARM", "ARM" ]
ARMSubtarget
getRegBankInfo
ARM
CPU
LLVM
15,720
18
1
[]
[ "<s>", "unsigned", "MCS51InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "MCS51", "::", "LDDRdPtrQ", ":",...
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
[ "MCS51", "MCS51", "MCS51::LDDRdPtrQ", "MCS51::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]
MCS51InstrInfo
isLoadFromStackSlot
MCS51
MPU
LLVM
15,721
112
1
[]
[ "<s>", "bool", "FPGATTIImpl", "::", "isTypeLegal", "(", "Type", "*", "Ty", ")", "{", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "this", "type", "is", "legal", "." ]
[ "FPGA", "FPGA" ]
FPGATargetTransformInfo
isTypeLegal
FPGA
CPU
LLVM
15,722
14
1
[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "BitVector", "::", "any", "(", ")", ";", "}", "</s>" ]
[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]
[ "Hexagon" ]
HexagonBitSimplify (2)
empty
Hexagon
DSP
LLVM
15,723
15
1
[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]
AMDGPUISelLowering102
getTargetNodeName
AMDGPU
GPU
LLVM
15,724
355
1
[]
[ "<s>", "unsigned", "PPCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "ge...
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MTCRF8", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "\"Relocation required in an instruction that we cannot encode!\"" ]
PPCCodeEmitter1
getMachineOpValue
PowerPC
CPU
LLVM
15,725
117
1
[]
[ "<s>", "const", "char", "*", "ashrhi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "scratch",...
[ "16bit", "arithmetic", "shift", "right", "(", "(", "signed", "short", ")", "x", ">", ">", "i", ")" ]
[ "avr", "2", "0", "2", "4", "5", "6", "8", "\"mov __tmp_reg__,%A0\"", "\"mov %A0,%B0\"", "\"lsl __tmp_reg__\"", "\"rol %A0\"", "\"sbc %B0,%B0\"", "\"lsl __tmp_reg__\"", "\"rol %A0\"", "\"rol %B0\"", "7", "4", "\"lsl %A0\"", "\"mov %A0,%B0\"", "\"rol %A0\"", "\"sbc %B0,%B0\""...
avr4
ashrhi3_out
avr
MPU
GCC
15,726
508
1
[]
[ "<s>", "void", "DCPU16RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "Dcpu16", "DCPU16", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "DCPU16::J", "DCPU16::SP", "1", "1", "DCPU16::ADD16ri", "DCPU16::MOV16rr", "0", "0", "0", "DCPU16::SUB16ri", "DCPU16::ADD16ri", "1" ]
Dcpu16RegisterInfo
eliminateFrameIndex
Dcpu16
CPU
LLVM
15,727
380
1
[]
[ "<s>", "enum", "tail_policy", "get_prefer_tail_policy", "(", ")", "{", "return", "TAIL_ANY", ";", "}", "</s>" ]
[ "Get", "prefer", "tail", "policy", "." ]
[ "riscv" ]
riscv-v
get_prefer_tail_policy
riscv
CPU
GCC
15,728
10
1
[]
[ "<s>", "bool", "PPCAIXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "Ret", "=", "PPCAsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "for", "(", "MCSymbol", "*", "Sym", ":", "ExtSymSDNodeSymbols", ")", "OutStreamer",...
[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]
[ "PowerPC", "PPC", "PPC" ]
PPCAsmPrinter59
doFinalization
PowerPC
CPU
LLVM
15,729
41
1
[]
[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff", "AArch64", "AArch64", "AArch64", "0", "3", "1", "6", "3", "1", "6" ]
AArch64AsmBackend18
applyFixup
AArch64
CPU
LLVM
15,730
336
1
[]
[ "<s>", "unsigned", "PHILinearize", "::", "getNumSources", "(", "unsigned", "DestReg", ")", "{", "return", "phiInfoElementGetSources", "(", "findPHIInfoElement", "(", "DestReg", ")", ")", ".", "size", "(", ")", ";", "}", "</s>" ]
[ "Returns", "the", "number", "of", "source", "registers", "." ]
[ "AMDGPU" ]
AMDGPUMachineCFGStructurizer
getNumSources
AMDGPU
GPU
LLVM
15,731
23
1
[]
[ "<s>", "static", "unsigned", "int", "s390_get_vstring_flags", "(", "int", "ob_fcode", ")", "{", "unsigned", "int", "flags", "=", "0", ";", "switch", "(", "ob_fcode", ")", "{", "case", "S390_OVERLOADED_BUILTIN_s390_vec_find_any_ne_idx", ":", "case", "S390_OVERLOADED_...
[ "Return", "the", "flags", "value", "to", "be", "used", "for", "string", "low-level", "builtins", "when", "expanded", "from", "overloaded", "builtin", "OB_FCODE", "." ]
[ "s390", "0" ]
s390-c
s390_get_vstring_flags
s390
MPU
GCC
15,732
203
1
[]
[ "<s>", "void", "SNESInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "(...
[ "value", "(", "e.g", "." ]
[ "SNES", "SNES", "0", "\"Unknown pcrel immediate operand\"" ]
SNESInstPrinter
printPCRelImm
SNES
DSP
LLVM
15,733
91
1
[]
[ "<s>", "void", "aarch64_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "old_out", ",", "rtx", "new_out", ",", "rtx", "mem", ",", "rtx", "value", ",", "rtx", "model_rtx", ",", "rtx", "cond", ")", "{", "machine_mode", "mode", "=", "GET_MODE",...
[ "Split", "an", "atomic", "operation", "." ]
[ "aarch64", "0" ]
aarch642
aarch64_split_atomic_op
aarch64
CPU
GCC
15,734
300
1
[]
[ "<s>", "int", "reg_unused_after", "(", "rtx", "insn", ",", "rtx", "reg", ")", "{", "return", "(", "dead_or_set_p", "(", "insn", ",", "reg", ")", "||", "(", "REG_P", "(", "reg", ")", "&&", "_reg_unused_after", "(", "insn", ",", "reg", ")", ")", ")", ...
[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]
[ "avr" ]
avr3
reg_unused_after
avr
MPU
GCC
15,735
35
1
[]
[ "<s>", "bool", "LanaiRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]
[ "Lanai", "Lanai" ]
LanaiRegisterInfo
requiresRegisterScavenging
Lanai
CPU
LLVM
15,736
16
1
[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", ",", ...
[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]
[ "ARM", "ARM", "MVT::f16", "MVT::bf16", "MVT::f32", "0", "ISD::BITCAST", "MVT::getIntegerVT", "ISD::TRUNCATE", "MVT::getIntegerVT", "ISD::BITCAST" ]
ARMISelLowering (2)5
joinRegisterPartsIntoValue
ARM
CPU
LLVM
15,737
169
1
[]
[ "<s>", "bool", "TPCTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...
[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...
[ "TPC", "TPC", "ISD::MemIndexedMode", "3", "ISD::POST_INC" ]
TPCISelLowering
getPostIndexedAddressParts
TPC
Virtual ISA
LLVM
15,738
172
1
[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumT", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumF", ")", "const", "{", "return", "NumT", "&&", "NumF", "&&", "NumT", "<=...
[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]
[ "ARM", "ARM", "2", "2" ]
ARMBaseInstrInfo43
isProfitableToIfCvt
ARM
CPU
LLVM
15,739
35
1
[]
[ "<s>", "const", "MipsTargetLowering", "*", "MipsTargetLowering", "::", "create", "(", "const", "MipsTargetMachine", "&", "TM", ",", "const", "MipsSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "inMips16Mode", "(", ")", ")", "return", "createMips16Tar...
[ "This", "creates", "an", "identified", "struct", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]
MipsISelLowering (2)4
create
Mips
CPU
LLVM
15,740
43
1
[]
[ "<s>", "static", "rtx", "mips16_local_alias", "(", "rtx", "func", ")", "{", "if", "(", "mips16_local_aliases", "==", "NULL", ")", "mips16_local_aliases", "=", "hash_map", "<", "nofree_string_hash", ",", "rtx", ">", "::", "create_ggc", "(", "37", ")", ";", "b...
[ "FUNC", "is", "the", "symbol", "for", "a", "locally-defined", "hard-float", "MIPS16", "function", ".", "Return", "a", "local", "alias", "for", "it", ",", "creating", "a", "new", "one", "if", "necessary", "." ]
[ "mips", "37", "0", "0", "\"__fn_local_\"" ]
mips
mips16_local_alias
mips
CPU
GCC
15,741
139
1
[]
[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "."...
[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]
[ "RISCV", "RISCV", "\".sdata\"", "\".sbss\"" ]
RISCVTargetObjectFile8
Initialize
RISCV
CPU
LLVM
15,742
80
1
[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&", "ST...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]
AArch64StorePairSuppress6
runOnMachineFunction
AArch64
CPU
LLVM
15,743
268
1
[]
[ "<s>", "rtx", "bfin_gen_compare", "(", "rtx", "cmp", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code1", ",", "code2", ";", "rtx", "op0", "=", "XEXP", "(", "cmp", ",", "0", ")", ",", "op1", "=", "XEXP", "(", "cmp", ...
[ "Emit", "rtl", "for", "a", "comparison", "operation", "CMP", "in", "mode", "MODE", ".", "Operands", "have", "been", "stored", "in", "bfin_compare_op0", "and", "bfin_compare_op1", "already", "." ]
[ "bfin", "0", "1" ]
bfin3
bfin_gen_compare
bfin
DSP
GCC
15,744
172
1
[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "assert", "(...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "NVPTX", "NVPTX", "\"Shrink-wrapping not yet supported\"", "NVPTX", "NVPTX::Int64RegsRegClass", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR_64", "NVPTX::Int32RegsRegClass", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::MOV_DEPOT_ADDR" ]
NVPTXFrameLowering20
emitPrologue
NVPTX
GPU
LLVM
15,745
276
1
[]
[ "<s>", "static", "bool", "classof", "(", "const", "SparcMCExpr", "*", ")", "{", "return", "true", ";", "}", "</s>" ]
[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]
[ "Sparc", "Sparc" ]
SparcMCExpr
classof
Sparc
CPU
LLVM
15,746
13
1
[]
[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo"...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "Mips", "Mips", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]
MipsAsmParser9
MatchAndEmitInstruction
Mips
CPU
LLVM
15,747
183
1
[]
[ "<s>", "static", "void", "nios2_alternate_compare_const", "(", "enum", "rtx_code", "code", ",", "rtx", "op", ",", "enum", "rtx_code", "*", "alt_code", ",", "rtx", "*", "alt_op", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "CONST_INT_P", "(", "o...
[ "Return", "in", "*", "ALT_CODE", "and", "*", "ALT_OP", ",", "an", "alternate", "equivalent", "constant", "comparison", ",", "e.g", ".", ">", "=", "1", "into", ">", "0", "." ]
[ "nios2", "1", "1", "1", "1", "0" ]
nios2
nios2_alternate_compare_const
nios2
MPU
GCC
15,748
179
1
[]
[ "<s>", "static", "void", "c6x_mark_reg_read", "(", "rtx", "reg", ",", "bool", "cross", ")", "{", "unsigned", "regno", "=", "REGNO", "(", "reg", ")", ";", "unsigned", "nregs", "=", "REG_NREGS", "(", "reg", ")", ";", "while", "(", "nregs", "--", ">", "...
[ "Note", "that", "REG", "is", "read", "in", "the", "insn", "being", "examined", ".", "If", "CROSS", ",", "it", "means", "the", "access", "is", "through", "a", "cross", "path", ".", "Update", "the", "temporary", "reg", "access", "arrays", ",", "and", "se...
[ "c6x", "0" ]
c6x
c6x_mark_reg_read
c6x
VLIW
GCC
15,749
44
1
[]
[ "<s>", "void", "AArch64TargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", ...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
[ "AArch64", "AArch64", "AArch64ISD::CSEL", "0", "1", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_ldxr", "ISD::INTRINSIC_WO_CHAIN", "ISD::INTRINSIC_VOID", "0", "Intrinsic::aarch64_neon_umaxv", "Intrinsic::...
AArch64ISelLowering119
computeKnownBitsForTargetNode
AArch64
CPU
LLVM
15,750
391
1
[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=",...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon" ]
HexagonHardwareLoops14
runOnMachineFunction
Hexagon
DSP
LLVM
15,751
125
1
[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
[ "Hexagon", "Hexagon", "0", "0", "1", "1", "1" ]
HexagonFrameLowering18
spillCalleeSavedRegisters
Hexagon
DSP
LLVM
15,752
283
1
[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]
[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]
[ "Lanai" ]
LanaiAsmBackend18
relaxInstruction
Lanai
CPU
LLVM
15,753
16
1
[]
[ "<s>", "void", "rs6000_disqualify_components", "(", "sbitmap", "components", ",", "edge", "e", ",", "sbitmap", "edge_components", ",", "bool", ")", "{", "if", "(", "bitmap_bit_p", "(", "edge_components", ",", "0", ")", "&&", "bitmap_bit_p", "(", "DF_LIVE_IN", ...
[ "Implement", "TARGET_SHRINK_WRAP_DISQUALIFY_COMPONENTS", "." ]
[ "rs6000", "0", "0", "\"Disqualifying LR because GPR0 is live \"", "\"on entry to bb %d\\n\"", "0" ]
rs6000-logue
rs6000_disqualify_components
rs6000
CPU
GCC
15,754
64
1
[]
[ "<s>", "unsigned", "MipsFastISel", "::", "fastEmitInst_rr", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "unsigned", "Op1", ")", "{", "if", "(", "MachineInstOpcode", "==", "Mips", "::", "MUL",...
[ "Emit", "a", "MachineInstr", "with", "two", "register", "operands", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]
[ "Mips", "Mips", "Mips::MUL", "1", "Mips::HI0", "Mips::LO0" ]
MipsFastISel19
fastEmitInst_rr
Mips
CPU
LLVM
15,755
158
1
[]
[ "<s>", "void", "ELFMBlazeAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "getFixupKindSize", "(", "Fixup", "....
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "MBlaze", "MBlaze", "\"Invalid fixup offset!\"", "\"Cannot fixup unknown value.\"", "1", "\"Cannot fixup 1 byte value.\"", "8", "\"Cannot fixup 8 byte value.\"", "4", "7", "6", "8", "3", "16", "2", "24", "2", "3", "0", "2", "8" ]
MBlazeAsmBackend1
applyFixup
MBlaze
MPU
LLVM
15,756
181
1
[]
[ "<s>", "unsigned", "MipsAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "JALR_HB", ":", "case", "Mips", "::", "JALRC_HB_MMR6", ":", "cas...
[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]
[ "Mips", "Mips", "Mips::JALR_HB", "Mips::JALRC_HB_MMR6", "Mips::JALRC_MMR6", "0", "1", "Mips::LWP_MM", "Mips::LWP_MMR6", "0", "2", "Mips::BLEZC", "Mips::BGEZC", "Mips::BGTZC", "Mips::BLTZC", "Mips::BEQZC", "Mips::BNEZC", "Mips::BLEZC64", "Mips::BGEZC64", "Mips::BGTZC64", "Mips...
MipsAsmParser37
checkTargetMatchPredicate
Mips
CPU
LLVM
15,757
369
1
[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "...
[ "Debug", "information", "queries", "." ]
[ "AArch64", "AArch64", "AArch64", "AArch64::FP", "AArch64::SP" ]
AArch64RegisterInfo (2)
getFrameRegister
AArch64
CPU
LLVM
15,758
39
1
[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]
[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...
[ "AVR" ]
AVRMCExpr
findAssociatedFragment
AVR
MPU
LLVM
15,759
18
1
[]
[ "<s>", "bool", "supportSplitCSR", "(", "MachineFunction", "*", "MF", ")", "const", "override", "{", "return", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "CXX_FAST_TLS", "&&", "MF", "->", "getFunction", "...
[ "Return", "true", "if", "the", "target", "supports", "that", "a", "subset", "of", "CSRs", "for", "the", "given", "machine", "function", "is", "handled", "explicitly", "via", "copies", "." ]
[ "PowerPC" ]
PPCISelLowering107
supportSplitCSR
PowerPC
CPU
LLVM
15,760
39
1
[]
[ "<s>", "static", "rtx", "m68k_move_to_reg", "(", "rtx", "x", ",", "rtx", "orig", ",", "rtx", "reg", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "reg", "==", "NULL_RTX", ")", "{", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "r...
[ "Move", "X", "to", "a", "register", "and", "add", "REG_EQUAL", "note", "pointing", "to", "ORIG", ".", "If", "REG", "is", "non-null", ",", "use", "it", ";", "generate", "new", "pseudo", "otherwise", "." ]
[ "m68k" ]
m68k
m68k_move_to_reg
m68k
MPU
GCC
15,761
62
1
[]
[ "<s>", "static", "bool", "aarch64_expand_sve_widened_duplicate", "(", "rtx", "dest", ",", "scalar_int_mode", "src_mode", ",", "rtx", "src", ")", "{", "if", "(", "src_mode", "!=", "TImode", ")", "{", "poly_uint64", "count", "=", "exact_div", "(", "GET_MODE_SIZE",...
[ "Try", "to", "duplicate", "SRC", "into", "SVE", "register", "DEST", ",", "given", "that", "SRC", "is", "an", "integer", "of", "mode", "INT_MODE", ".", "Return", "true", "on", "success", "." ]
[ "aarch64", "0", "2" ]
aarch645
aarch64_expand_sve_widened_duplicate
aarch64
CPU
GCC
15,762
200
1
[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "MipsAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "return", "StringSwitch", "<", "Optional", "<", "MCFixupKind", ">>", "(", "Name", ")", ".", "Case", "(", "\"R_MIPS_NONE\"", ",", ...
[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]
[ "Mips", "Mips", "\"R_MIPS_NONE\"", "\"R_MIPS_32\"", "\"R_MIPS_GOT_PAGE\"", "Mips::fixup_Mips_GOT_PAGE", "\"R_MIPS_CALL_HI16\"", "Mips::fixup_Mips_CALL_HI16", "\"R_MIPS_CALL_LO16\"", "Mips::fixup_Mips_CALL_LO16", "\"R_MIPS_CALL16\"", "Mips::fixup_Mips_CALL16", "\"R_MIPS_GOT16\"", "Mips::fix...
MipsAsmBackend55
getFixupKind
Mips
CPU
LLVM
15,763
421
1
[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-ca...
[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]
[ "Hexagon", "Hexagon", "\"disable-tail-calls\"", "\"true\"" ]
HexagonISelLowering (2)1
mayBeEmittedAsTailCall
Hexagon
DSP
LLVM
15,764
54
1
[]
[ "<s>", "static", "int", "bfin_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "bytes", "=", "arg", ".", "promoted_size_in_bytes", "(", ")", ";", "int", "bytes_left", "=", "get_cumulative_args", ...
[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "passed", "in", "registers", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in",...
[ "bfin", "1", "0", "0", "0", "0" ]
bfin
bfin_arg_partial_bytes
bfin
DSP
GCC
15,765
66
1
[]
[ "<s>", "static", "tree", "resolve_vec_cmpne", "(", "resolution", "*", "res", ",", "tree", "*", "args", ",", "tree", "*", "types", ",", "location_t", "loc", ")", "{", "if", "(", "TREE_CODE", "(", "types", "[", "0", "]", ")", "!=", "VECTOR_TYPE", "||", ...
[ "Resolve", "an", "overloaded", "vec_cmpne", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "ARGS", "contains", "the", "arguments", "to", "the", "call", ".", "TYPES", "contains", "their", "types", ...
[ "rs6000", "0", "0", "1", "0", "0", "1" ]
rs6000-c
resolve_vec_cmpne
rs6000
CPU
GCC
15,766
245
1
[]
[ "<s>", "rtx", "alpha_legitimize_reload_address", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", ...
[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "return", "the", "new", "rtx", "." ]
[ "alpha", "0", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0xffff", "0x8000", "0x8000", "0xffffffff", "0x80000000", "0x80000000", "0", "0", "0", "0", "0" ]
alpha3
alpha_legitimize_reload_address
alpha
MPU
GCC
15,767
332
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "ARM64" ]
ARM64AddressTypePromotion1
getAnalysisUsage
ARM64
CPU
LLVM
15,768
42
1
[]
[ "<s>", "bool", "MipsPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createMipsModuleISelDag", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";", "addPass", "(", "createMipsSEISelDag", "(", "getMipsTargetMachine", "(", ")", ")", ")", ";",...
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]
MipsTargetMachine45
addInstSelector
Mips
CPU
LLVM
15,769
31
1
[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...
[ "Create", "an", "AArch64", "architecture", "model", "." ]
[ "AArch64", "AArch64", "AArch64" ]
AArch64TargetMachine62
AArch64TargetMachine
AArch64
CPU
LLVM
15,770
159
1
[]
[ "<s>", "StringRef", "getSymbol", "(", ")", "const", "{", "return", "S", ";", "}", "</s>" ]
[ "Get", "the", "target", "address", "and", "flags", "for", "the", "named", "symbol", "." ]
[ "ARM" ]
ARMConstantPoolValue1
getSymbol
ARM
CPU
LLVM
15,771
10
1
[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "\"NVPTX uses no regalloc!\"", ")", ";", "addPass", "(", "&", "StrongPHIEliminationID", ")", ";", "}", "</...
[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]
[ "NVPTX", "NVPTX", "\"NVPTX uses no regalloc!\"" ]
NVPTXTargetMachine3
addOptimizedRegAlloc
NVPTX
GPU
LLVM
15,772
25
1
[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "XCore", "XCore", "ISD::OutputArg", "XCore", "XCore", "16", "4", "XCore", "4", "1", "0", "MVT::i32", "4", "0", "\"Can't return value from vararg function in memory\"", "8", "MVT::i32", "ISD::TokenFactor", "MVT::Other", "0", "1", "0", "XCoreISD::RETSP", "MVT::Other" ]
XCoreISelLowering12
LowerReturn
XCore
MPU
LLVM
15,773
493
1
[]
[ "<s>", "unsigned", "SITargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ...
[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]
[ "AMDGPU", "SI", "\"m0\"", "AMDGPU::M0", "\"exec\"", "AMDGPU::EXEC", "\"exec_lo\"", "AMDGPU::EXEC_LO", "\"exec_hi\"", "AMDGPU::EXEC_HI", "\"flat_scratch\"", "AMDGPU::FLAT_SCR", "\"flat_scratch_lo\"", "AMDGPU::FLAT_SCR_LO", "\"flat_scratch_hi\"", "AMDGPU::FLAT_SCR_HI", "AMDGPU::NoRegis...
SIISelLowering103
getRegisterByName
AMDGPU
GPU
LLVM
15,774
275
1
[]
[ "<s>", "bool", "ARMFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...
[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...
[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::t2LDMIA_UPD", "ARM::LDMIA_UPD", "ARM::t2LDR_POST", "ARM::LDR_POST_IMM", "ARM::VLDMDIA_UPD", "0", "ARM", "ARM", "0", "ARM", "0" ]
ARMFrameLowering1
restoreCalleeSavedRegisters
ARM
CPU
LLVM
15,775
214
1
[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMipsExpandPseudoPass", "(", "*", "this", ")", ")", ";", "return", "true", ";...
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]
[ "Mips", "Mips", "Mips" ]
MipsTargetMachine
addPostRegAlloc
Mips
CPU
LLVM
15,776
30
1
[]
[ "<s>", "static", "void", "unicosmk_unique_section", "(", "tree", "decl", ",", "int", "reloc", "ATTRIBUTE_UNUSED", ")", "{", "const", "char", "*", "name", ";", "int", "len", ";", "gcc_assert", "(", "decl", ")", ";", "name", "=", "IDENTIFIER_POINTER", "(", "...
[ "Generate", "a", "section", "name", "for", "decl", "and", "associate", "it", "with", "the", "declaration", "." ]
[ "alpha", "6", "\"code@%s\"", "5", "6", "\"data@%s\"", "5" ]
alpha3
unicosmk_unique_section
alpha
MPU
GCC
15,777
156
1
[]
[ "<s>", "bool", "gen_ldm_seq", "(", "rtx", "*", "operands", ",", "int", "nops", ",", "bool", "sort_regs", ")", "{", "int", "regs", "[", "MAX_LDM_STM_OPS", "]", ",", "mem_order", "[", "MAX_LDM_STM_OPS", "]", ";", "rtx", "mems", "[", "MAX_LDM_STM_OPS", "]", ...
[ "Called", "from", "a", "peephole2", "expander", "to", "turn", "a", "sequence", "of", "loads", "into", "an", "LDM", "instruction", ".", "OPERANDS", "are", "the", "operands", "found", "by", "the", "peephole", "matcher", ";", "NOPS", "indicates", "how", "many",...
[ "arm", "0", "0", "1", "1", "1", "5", "5", "0", "0", "0", "0", "4", "0", "4", "0" ]
arm4
gen_ldm_seq
arm
CPU
GCC
15,778
343
1
[]
[ "<s>", "void", "ARMConstantPoolMBB", "::", "print", "(", "raw_ostream", "&", "O", ")", "const", "{", "O", "<<", "\"BB#\"", "<<", "MBB", "->", "getNumber", "(", ")", ";", "ARMConstantPoolValue", "::", "print", "(", "O", ")", ";", "}", "</s>" ]
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "ARM", "ARM", "\"BB#\"", "ARM" ]
ARMConstantPoolValue (2)
print
ARM
CPU
LLVM
15,779
29
1
[]
[ "<s>", "bool", "NVVMReflect", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "NVVMReflectEnabled", ")", "return", "false", ";", "setVarMap", "(", ")", ";", "bool", "Res", "=", "false", ";", "std", "::", "string", "Name", ";", ...
[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]
[ "NVPTX", "1", "0", "5", "0", "Intrinsic::getName", "Intrinsic::nvvm_reflect", "0", "0" ]
NVVMReflect
runOnModule
NVPTX
GPU
LLVM
15,780
151
1
[]
[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "*", "args", ",", "int", "n", ",", "const", "struct", "altivec_builtin_types", "*", "desc", ")", "{", "tree", "impl_fndecl", "=", "rs6000_builtin_decls", "[", "desc", "->", "overloaded_code", ...
[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...
[ "powerpcspe", "3", "0", "2", "2", "1", "1", "2", "2", "1", "1", "0", "0", "0", "2", "0", "0", "1", "1", "0", "0", "2", "2", "0", "0", "1", "1", "3", "3", "0", "0", "1", "1", "2", "2" ]
powerpcspe-c
altivec_build_resolved_builtin
powerpcspe
CPU
GCC
15,781
349
1
[]
[ "<s>", "static", "bool", "arc_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V2HImode", ":", "return", "TARGET_PLUS_DMPY", ";", "case", "V4HImode", ":", "case", "V2SImode", ":", "return", "TARGET_PLUS_Q...
[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]
[ "arc" ]
arc6
arc_vector_mode_supported_p
arc
MPU
GCC
15,782
44
1
[]
[ "<s>", "static", "bool", "m68k_interrupt_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "a", "=", "lookup_attribute", "(", "\"interrupt_handler\"", "...
[ "Return", "nonzero", "if", "FUNC", "is", "an", "interrupt", "function", "as", "specified", "by", "the", "``", "interrupt_handler", "''", "attribute", "." ]
[ "m68k", "\"interrupt_handler\"" ]
m68k3
m68k_interrupt_function_p
m68k
MPU
GCC
15,783
43
1
[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MBB", ".", "getParent", "(", ")", "->", "getRegInfo", "(", ")", ";", "for", "(", "MachineInstr", ...
[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]
[ "PowerPC", "0", "1", "PPC::VSLRCRegClass", "\"Unknown source for a VSX copy\"", "1", "PPC::sub_64", "PPC::VSLRCRegClass", "\"Unknown destination for a VSX copy\"", "PPC::sub_64" ]
PPCVSXCopy1
processBlock
PowerPC
CPU
LLVM
15,784
350
1
[]
[ "<s>", "MCObjectWriter", "*", "LanaiAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createLanaiELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";", ...
[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]
[ "Lanai", "Lanai", "Lanai" ]
LanaiAsmBackend1
createObjectWriter
Lanai
CPU
LLVM
15,785
26
1
[]
[ "<s>", "void", "X86AvoidSFBPass", "::", "buildCopy", "(", "MachineInstr", "*", "LoadInst", ",", "unsigned", "NLoadOpcode", ",", "int64_t", "LoadDisp", ",", "MachineInstr", "*", "StoreInst", ",", "unsigned", "NStoreOpcode", ",", "int64_t", "StoreDisp", ",", "unsign...
[ "Build", "and", "insert", "Res", "=", "COPY", "Op", "." ]
[ "X86", "X86", "0", "1", "X86::NoRegister", "X86::NoRegister", "1", "X86::NoRegister", "X86::NoRegister", "X86::AddrNumOperands", "\"Expected virtual register\"", "X86::AddrNumOperands" ]
X86AvoidStoreForwardingBlocks2
buildCopy
X86
CPU
LLVM
15,786
410
1
[]
[ "<s>", "static", "bool", "tile_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "V4QImode", "||", "mode", "==", "V2HImode", ";", "}", "</s>" ]
[ "Implement", "TARGET_VECTOR_MODE_SUPPORTED_P", "." ]
[ "tilepro" ]
tilepro
tile_vector_mode_supported_p
tilepro
VLIW
GCC
15,787
18
1
[]
[ "<s>", "static", "void", "addUses", "(", "const", "MachineInstr", "&", "MI", ",", "SmallVectorImpl", "<", "const", "MachineInstr", "*", ">", "&", "Worklist", ",", "MachineRegisterInfo", "&", "MRI", ")", "{", "for", "(", "auto", "&", "UserOp", ":", "MRI", ...
[ "Add", "uses", "to", "the", "set", "." ]
[ "RISCV", "0" ]
RISCVSExtWRemoval1
addUses
RISCV
CPU
LLVM
15,788
75
1
[]
[ "<s>", "void", "sh_set_return_address", "(", "rtx", "ra", ",", "rtx", "tmp", ")", "{", "HARD_REG_SET", "live_regs_mask", ";", "int", "d", ";", "int", "pr_reg", "=", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ";", "int", "pr_offset", ";", "d", "=...
[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "RA", ".", "TEMP", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", "." ]
[ "sh", "0", "0", "1" ]
sh4
sh_set_return_address
sh
CPU
GCC
15,789
275
1
[]
[ "<s>", "unsigned", "WebAssemblyInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "...
[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]
[ "WebAssembly", "WebAssembly", "\"code size not handled\"", "0" ]
WebAssemblyInstrInfo10
removeBranch
WebAssembly
Virtual ISA
LLVM
15,790
96
1
[]
[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "*", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "usePreRAHazardRecognizer", "(", ")", ")", "{", ...
[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]
[ "ARM", "ARM", "ARM", "\"pre-RA-sched\"" ]
ARMBaseInstrInfo55
CreateTargetHazardRecognizer
ARM
CPU
LLVM
15,791
68
1
[]
[ "<s>", "void", "AVRInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::DREGSRegClass", "AVR::MOVWRdRr", "AVR::MOVRdRr", "AVR::MOVRdRr", "AVR::GPR8RegClass", "AVR::MOVRdRr", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPREAD", "AVR::SP", "AVR::DREGSRegClass", "AVR::SPWRITE", "\"Impossible reg-to-reg copy\"" ]
AVRInstrInfo17
copyPhysReg
AVR
MPU
LLVM
15,792
317
1
[]
[ "<s>", "AMDGPUTTI", "::", "PopcntSupportKind", "AMDGPUTTI", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "ST", "->", "hasB...
[ "Return", "hardware", "support", "for", "population", "count", "." ]
[ "R600", "\"Ty width must be power of 2\"" ]
AMDGPUTargetTransformInfo
getPopcntSupport
R600
GPU
LLVM
15,793
35
1
[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "B", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ".", "...
[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]
[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "\"expected switch to return\"" ]
AMDGPULegalizerInfo16
legalizeCustom
AMDGPU
GPU
LLVM
15,794
280
1
[]
[ "<s>", "bool", "SITargetLowering", "::", "shouldConvertConstantLoadToIntImm", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "S...
[ "Returns", "true", "if", "it", "is", "beneficial", "to", "convert", "a", "load", "of", "a", "constant", "to", "just", "the", "constant", "itself", "." ]
[ "R600", "SI", "SI", "SI" ]
SIISelLowering111
shouldConvertConstantLoadToIntImm
R600
GPU
LLVM
15,795
44
1
[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "HII", "=", "static_cast", "<", "const", "HexagonInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "Hexagon" ]
HexagonExpandCondsets1
runOnMachineFunction
Hexagon
DSP
LLVM
15,796
157
1
[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "Type", "*", "MemType", "=", "LI", "->", "getType", "(", ")", ";", "bool", "NoImplicitFloatOps", "=", "L...
[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]
[ "X86", "X86", "64" ]
X86ISelLowering (2)5
shouldExpandAtomicLoadInIR
X86
CPU
LLVM
15,797
100
1
[]
[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "FrameI...
[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
[ "AMDGPU", "SI", "0", "1", "AMDGPU::SReg_32RegClass", "AMDGPU::SReg_32_XM0_XEXECRegClass", "AMDGPU::SReg_64RegClass", "AMDGPU::SReg_64_XEXECRegClass" ]
SIInstrInfo11
foldMemoryOperandImpl
AMDGPU
GPU
LLVM
15,798
206
1
[]
[ "<s>", "static", "void", "init_alignment_context", "(", "struct", "alignment_context", "*", "ac", ",", "rtx", "mem", ",", "enum", "machine_mode", "mode", ")", "{", "ac", "->", "shift", "=", "GEN_INT", "(", "GET_MODE_SIZE", "(", "SImode", ")", "-", "GET_MODE_...
[ "Initialize", "structure", "AC", "for", "word", "access", "to", "HI", "and", "QI", "mode", "memory", "." ]
[ "s390", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]
s3903
init_alignment_context
s390
MPU
GCC
15,799
288
1
[]