docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "bool", "bind_global", "=", "decl", "&&", "!", "targetm", ".", "binds_local_p",...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "i386", "3" ]	i3865	ix86_function_ok_for_sibcall	i386	CPU	GCC	15,800	280	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Mips" ]	MipsAsmBackend11	relaxInstruction	Mips	CPU	LLVM	15,801	15	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine12	addPreEmitPass	Hexagon	DSP	LLVM	15,802	96	1	[]
[ "<s>", "unsigned", "find_first", "(", ")", "const", "{", "int", "First", "=", "Bits", ".", "find_first", "(", ")", ";", "if", "(", "First", "<", "0", ")", "return", "0", ";", "return", "x2v", "(", "First", ")", ";", "}", "</s>" ]	[ "find_first", "-", "Returns", "the", "index", "of", "the", "first", "set", "bit", "." ]	[ "Hexagon", "0", "0" ]	HexagonBitSimplify20	find_first	Hexagon	DSP	LLVM	15,803	31	1	[]
[ "<s>", "static", "void", "m68hc11_reorg", "(", "void", ")", "{", "int", "split_done", "=", "0", ";", "rtx", "insn", ",", "first", ";", "z_replacement_completed", "=", "0", ";", "z_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Z_REGNUM", ")", ";", "...	[ "Machine-dependent", "reorg", "pass", ".", "Specific", "optimizations", "are", "defined", "here", ":", "-", "this", "pass", "changes", "the", "Z", "register", "into", "either", "X", "or", "Y", "(", "it", "preserves", "X/Y", "previous", "values", "in", "a", ...	[ "m68hc11", "0", "0", "1", "1", "0", "0", "1", "1", "0", "2", "0", "0" ]	m68hc111	m68hc11_reorg	m68hc11	MPU	GCC	15,804	289	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<", "0", "&&", "\"Local offset must be negative\"", ")", ";", "unsigned", "OpC", "=", "MI", "->"...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "PowerPC", "PPC", "0", "\"Local offset must be negative\"", "PPC::ADDI", "PPC::ADDI8", "2", "0", "PPC" ]	PPCRegisterInfo (2)3	needsFrameBaseReg	PowerPC	CPU	LLVM	15,805	148	1	[]
[ "<s>", "void", "XtensaInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Xtensa", "Xtensa" ]	XtensaInstPrinter	printInst	Xtensa	MPU	LLVM	15,806	38	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "R600", "0", "0", "4" ]	R600InstrInfo50	fitsReadPortLimitations	R600	GPU	LLVM	15,807	307	1	[]
[ "<s>", "static", "void", "tilepro_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "flag_reorder_blocks_and_partition", ")", "{", "tilepro_fixup_pcrel_references", "(", ")", ";", "}", "if", "(", "flag_schedule_insns_after_reload", ")",...	[ "Perform", "machine", "dependent", "operations", "on", "the", "rtl", "chain", "INSNS", "." ]	[ "tilepro" ]	tilepro	tilepro_reorg	tilepro	VLIW	GCC	15,808	83	1	[]
[ "<s>", "void", "DLXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "DLX", "DLX" ]	DLXRegisterInfo	eliminateFrameIndex	DLX	CPU	LLVM	15,809	23	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubt...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "Hexagon::IntRegsRegClass", "1", "0" ]	HexagonFrameLowering2	determineCalleeSaves	Hexagon	DSP	LLVM	15,810	305	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64", "ARM::VST1d64TPseudo", "ARM::VST1d64QPseudo", "0", ...	ARMBaseInstrInfo (2)	isStoreToStackSlot	ARM	CPU	LLVM	15,811	355	1	[]
[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "pcum", "...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...	[ "arm", "1", "1", "0", "\"parameter passing for argument of \"", "\"type %qT changed in GCC 7.1\"", "0" ]	arm6	arm_setup_incoming_varargs	arm	CPU	GCC	15,812	129	1	[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")", "ret...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine6	runOnMachineFunction	Hexagon	DSP	LLVM	15,813	271	1	[]
[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg", ",", "rtx", "end", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "3", "]", ";", "ASM_GENERATE_INTERNAL_LABEL",...	[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]	[ "i386", "0", "32", "3", "\"LPSRL\"", "0", "1", "\"sub%z0\\t{%1, %0\|%0, %1}\"", "0", "1", "2", "\"or%z0\\t{%2, (%0,%1)\|DWORD PTR [%0+%1], %2}\"", "0", "1", "\"cmp%z0\\t{%1, %0\|%0, %1}\"", "\"\\tjne\\t\"", "\"\"" ]	i386	output_probe_stack_range	i386	CPU	GCC	15,814	147	1	[]
[ "<s>", "static", "rtx_insn", "*", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSE...	[ "Miscellaneous", "Parameters", "." ]	[ "nds32" ]	nds32	nds32_md_asm_adjust	nds32	CPU	GCC	15,815	83	1	[]
[ "<s>", "int", "nds32_can_use_btgl_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_b...	[ "Function", "to", "check", "if", "'btgl", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates5	nds32_can_use_btgl_p	nds32	CPU	GCC	15,816	35	1	[]
[ "<s>", "const", "uint16_t", "", "MBlazeRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "MBlaze", "::", "R20", ",", "MBlaze", "::", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MBlaze", "MBlaze", "MBlaze::R20", "MBlaze::R21", "MBlaze::R22", "MBlaze::R23", "MBlaze::R24", "MBlaze::R25", "MBlaze::R26", "MBlaze::R27", "MBlaze::R28", "MBlaze::R29", "MBlaze::R30", "MBlaze::R31", "0" ]	MBlazeRegisterInfo	getCalleeSavedRegs	MBlaze	MPU	LLVM	15,817	77	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	NOPInsertion	getAnalysisUsage	X86	CPU	LLVM	15,818	24	1	[]
[ "<s>", "const", "uint16_t", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo21	getCalleeSavedRegs	ARM	CPU	LLVM	15,819	87	1	[]
[ "<s>", "static", "unsigned", "int", "arc_compute_frame_size", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_size", ";", "uint...	[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]	[ "arc", "0", "0", "0", "4", "1ULL", "0", "1ULL", "0", "3", "2", "2", "2", "0", "4", "4" ]	arc	arc_compute_frame_size	arc	MPU	GCC	15,820	450	1	[]
[ "<s>", "static", "bool", "loongarch_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "loongarch_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "loongarch" ]	loongarch	loongarch_hard_regno_mode_ok	loongarch	CPU	GCC	15,821	22	1	[]
[ "<s>", "static", "bool", "mips_lo_sum_offset_lookup", "(", "mips_offset_table", "", "htab", ",", "rtx", "x", ",", "enum", "insert_option", "option", ")", "{", "rtx", "base", ",", "offset", ";", "mips_lo_sum_offset", "", "*", "slot", ";", "struct", "mips_lo_s...	[ "Look", "up", "symbolic", "constant", "X", "in", "HTAB", ",", "which", "is", "a", "hash", "table", "of", "mips_lo_sum_offsets", ".", "If", "OPTION", "is", "NO_INSERT", ",", "return", "true", "if", "X", "can", "be", "paired", "with", "a", "recorded", "LO_...	[ "mips" ]	mips	mips_lo_sum_offset_lookup	mips	CPU	GCC	15,822	169	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "if", "(", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">",...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Teak", "\"Expr shouldn't be null!\"" ]	TeakAsmParser	addExpr	Teak	DSP	LLVM	15,823	65	1	[]
[ "<s>", "inline", "machine_mode", "function_instance", "::", "memory_vector_mode", "(", ")", "const", "{", "return", "base", "->", "memory_vector_mode", "(", "*", "this", ")", ";", "}", "</s>" ]	[ "If", "the", "function", "addresses", "memory", ",", "return", "a", "vector", "mode", "whose", "GET_MODE_NUNITS", "is", "the", "number", "of", "elements", "addressed", "and", "whose", "GET_MODE_INNER", "is", "the", "mode", "of", "a", "single", "scalar", "memor...	[ "aarch64" ]	aarch64-sve-builtins	memory_vector_mode	aarch64	CPU	GCC	15,824	19	1	[]
[ "<s>", "TargetTransformInfo", "RISCVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "RISCVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine1	getTargetTransformInfo	RISCV	CPU	LLVM	15,825	24	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "X86", "X86", "ISD::EXTRACT_VECTOR_ELT", "ISD::SELECT", "X86ISD::CMOV", "ISD::ADD", "ISD::SUB", "X86ISD::ADC", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::AND", "ISD::OR", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT", "X86ISD::VZEXT_MOVL",...	X86ISelLowering170	PerformDAGCombine	X86	CPU	LLVM	15,826	441	1	[]
[ "<s>", "static", "bool", "use_rsqrt_p", "(", ")", "{", "return", "(", "TARGET_SSE_MATH", "&&", "flag_finite_math_only", "&&", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "safe", "to", "use", "the", "rsqrt", "optabs", "to", "optimize", "1.0/sqrt", "." ]	[ "i386" ]	i3865	use_rsqrt_p	i386	CPU	GCC	15,827	19	1	[]
[ "<s>", "static", "void", "nvptx_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "thread_prologue_and_epilogue_insns", "(", ")", ";", "bb_insn_map_t", "bb_insn_map", ";", "nvptx_split_blocks", "(", "&", "bb_insn_map", ")", ";", "df_clear_flags", ...	[ "Clean", "up", "subreg", "operands", ".", "In", "ptx", "assembly", ",", "everything", "is", "typed", ",", "and", "the", "presence", "of", "subregs", "would", "break", "the", "rules", "for", "most", "instructions", ".", "Replace", "them", "with", "a", "suit...	[ "nvptx", "1", "0", "0", "0", "0", "1", "0" ]	nvptx3	nvptx_reorg	nvptx	GPU	GCC	15,828	264	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPU::isShader", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]	R600ISelLowering69	LowerFormalArguments	AMDGPU	GPU	LLVM	15,829	455	1	[]
[ "<s>", "SNESTargetLowering", "::", "ConstraintType", "SNESTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "SNES", "SNES", "SNES", "1", "0" ]	SNESISelLowering	getConstraintType	SNES	DSP	LLVM	15,830	136	1	[]
[ "<s>", "static", "enum", "rtx_code", "ix86_prepare_fp_compare_args", "(", "enum", "rtx_code", "code", ",", "rtx", "", "pop0", ",", "rtx", "", "pop1", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", ")", ";", "rtx", "op0"...	[ "Swap", ",", "force", "into", "registers", ",", "or", "otherwise", "massage", "the", "two", "operands", "to", "a", "fp", "comparison", ".", "The", "operands", "are", "updated", "in", "place", ";", "the", "new", "comparsion", "code", "is", "returned", "." ]	[ "i386", "1", "1", "0", "0", "0", "1" ]	i386-expand	ix86_prepare_fp_compare_args	i386	CPU	GCC	15,831	344	1	[]
[ "<s>", "void", "ia64_split_return_addr_rtx", "(", "rtx", "dest", ")", "{", "rtx", "src", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "BR_REG", "(", "0", ")", ")", ")", "{", "if", "(", "current_frame_info", ".", "r", ...	[ "Split", "this", "value", "after", "reload", ",", "now", "that", "we", "know", "where", "the", "return", "address", "is", "saved", "." ]	[ "ia64", "0", "0", "1", "31", "8", "0" ]	ia64	ia64_split_return_addr_rtx	ia64	CPU	GCC	15,832	216	1	[]
[ "<s>", "static", "void", "alpha_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", ",", "mem", ",", "word1", ",", "word2", ";", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")",...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "M_TRAMP", ".", "FNDECL", "is", "target", "function", "'s", "decl", ".", "CHAIN_VALUE", "is", "an", "rtx", "for", "the", "static", "chain", "value", "for...	[ "alpha", "0", "0", "5", "\"..tr\"", "1", "0xffff0fff0000fff0", "0xa77b0010a43b0018", "0x47ff041f6bfb0000", "0", "8", "16", "24", "\"__enable_execute_stack\"", "1", "0" ]	alpha4	alpha_trampoline_init	alpha	MPU	GCC	15,833	295	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "switch", "(", "(", "Sparc", "::", "Fixups", ")", "Fixup", ".", "getKind",...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "Sparc", "Sparc::Fixups", "Sparc::fixup_sparc_wplt30", "Sparc::fixup_sparc_tls_gd_hi22", "Sparc::fixup_sparc_tls_gd_lo10", "Sparc::fixup_sparc_tls_gd_add", "Sparc::fixup_sparc_tls_gd_call", "Sparc::fixup_sparc_tls_ldm_hi22", "Sparc::fixup_sparc_tls_ldm_lo10", "Sparc::fixup_sparc_tls_ldm_add", "S...	SparcAsmBackend1	shouldForceRelocation	Sparc	CPU	LLVM	15,834	160	1	[]
[ "<s>", "static", "tree", "s390_handle_hotpatch_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "expr", ";", "tree", "expr2", ";", "...	[ "Check", "whether", "the", "hotpatch", "attribute", "is", "applied", "to", "a", "function", "and", ",", "if", "it", "has", "an", "argument", ",", "the", "argument", "is", "valid", "." ]	[ "s390", "\"%qE attribute only applies to functions\"", "1", "1", "1", "0", "\"requested %qE attribute is not a comma separated pair of\"", "\" non-negative integer constants or too large (max. %d)\"" ]	s3904	s390_handle_hotpatch_attribute	s390	MPU	GCC	15,835	201	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "RISCV", "RISCV", "0", "\"InsertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV::PseudoBR", "1", "0", "1", "2", "1", "RISCV::PseudoBR", "2" ]	RISCVInstrInfo	insertBranch	RISCV	CPU	LLVM	15,836	235	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Mips", "Mips", "0" ]	Mips16InstrInfo (2)	isStoreToStackSlot	Mips	CPU	LLVM	15,837	20	1	[]
[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "cfun", "->", "machine", "->", "start_call", "==", "NULL_RTX", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")", ";", ...	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "nvptx" ]	nvptx2	nvptx_libcall_value	nvptx	GPU	GCC	15,838	35	1	[]
[ "<s>", "void", "avr_register_target_pragmas", "(", "void", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC", "==", "ADDR_SPACE_RAM", ")", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "ADDR_SPACE_COUNT", ";", "i", "++", ")", "{", "gcc_assert", "("...	[ "Implement", "`", "REGISTER_TARGET_PRAGMAS", "'", "." ]	[ "avr", "0" ]	avr-c	avr_register_target_pragmas	avr	MPU	GCC	15,839	73	1	[]
[ "<s>", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "\"call reset first\"", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")...	[ "Recede", "across", "the", "previous", "instruction", "." ]	[ "AMDGPU", "\"call reset first\"" ]	GCNRegPressure22	recede	AMDGPU	GPU	LLVM	15,840	222	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "}", "</s>" ]	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Z80" ]	Z80AsmBackend	applyFixup	Z80	MPU	LLVM	15,841	21	1	[]
[ "<s>", "void", "PatmosLatencyQueue", "::", "clear", "(", ")", "{", "PendingQueue", ".", "clear", "(", ")", ";", "AvailableQueue", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "Patmos", "Patmos" ]	PatmosSchedStrategy	clear	Patmos	VLIW	LLVM	15,842	20	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Sparc" ]	SparcAsmParser11	getStartLoc	Sparc	CPU	LLVM	15,843	10	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "hasHardQuad", "=", "Subtarget", "->", "hasHardQuad", "(", ")", ";", "bool", "is64Bit", "=", "Subtarget", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", ...	SparcISelLowering21	LowerOperation	Sparc	CPU	LLVM	15,844	452	1	[]
[ "<s>", "static", "int", "ix86_set_reg_reg_cost", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "units", "=", "UNITS_PER_WORD", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "default", ":", "break", ";", "case", "MODE_CC", ":",...	[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", "." ]	[ "i386" ]	i3865	ix86_set_reg_reg_cost	i386	CPU	GCC	15,845	222	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "doMergeWithPrevious", ")", "const", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI", "...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::LEA32r", "X86::LEA64_32r", "0", "4", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameLowering14	mergeSPUpdates	X86	CPU	LLVM	15,846	306	1	[]
[ "<s>", "bool", "X86MCInstrAnalysis", "::", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==",...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "X86", "X86", "0", "0", "0" ]	X86MCTargetDesc13	evaluateBranch	X86	CPU	LLVM	15,847	78	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "X86" ]	X86AsmParser (2)2	getStartLoc	X86	CPU	LLVM	15,848	10	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "Hexagon", "\"Unknown Fixup Kind!\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "...	HexagonAsmBackend14	shouldForceRelocation	Hexagon	DSP	LLVM	15,849	370	1	[]
[ "<s>", "bool", "HSAILTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "CodeGenFileType", "FT", ",", "bool", "DisableVerify", ",", "AnalysisID", "StartBefore", ",", "AnalysisID", "StartAfter", ...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "HSAIL", "HSAIL" ]	HSAILTargetMachine	addPassesToEmitFile	HSAIL	Virtual ISA	LLVM	15,850	54	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0" ]	Thumb1InstrInfo30	loadRegFromStackSlot	ARM	CPU	LLVM	15,851	200	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "Mips::SLL_MMR6", "\"unimplemented opco...	MipsMCCodeEmitter (2)2	encodeInstruction	Mips	CPU	LLVM	15,852	428	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "VE", "VE", "ISD::TRUNCATE" ]	VEISelLowering1	PerformDAGCombine	VE	CPU	LLVM	15,853	48	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "AMDGPUTargetLowering", "::", "splitVector", "(", "const", "SDValue", "&", "N", ",", "const", "SDLoc", "&", "DL", ",", "const", "EVT", "&", "LoVT", ",", "const", "EVT", "&", "HiVT", ",", ...	[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"More vector elements requested than available!\"", "ISD::EXTRACT_SUBVECTOR", "0", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT" ]	AMDGPUISelLowering (2)1	splitVector	AMDGPU	GPU	LLVM	15,854	154	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "X86", "X86" ]	X86RegisterInfo11	getFrameRegister	X86	CPU	LLVM	15,855	23	1	[]
[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "int", "MCOp", "=", "AMDGPU", "::", "getMCOpcode", "(", "Opcode", ",", "AMDGPUSubtargetToSISubtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "R600", "SI", "1", "1", "1" ]	AMDGPUInstrInfo17	pseudoToMCOpcode	R600	GPU	LLVM	15,856	57	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOp...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]	AMDGPUInstructionSelector15	select	AMDGPU	GPU	LLVM	15,857	459	1	[]
[ "<s>", "static", "tree", "fold_build_vec_cmp", "(", "tree_code", "code", ",", "tree", "type", ",", "tree", "arg0", ",", "tree", "arg1", ",", "gimple_stmt_iterator", "*", "gsi", ")", "{", "tree", "cmp_type", "=", "truth_type_for", "(", "type", ")", ";", "tr...	[ "Helper", "function", "to", "handle", "the", "gimple", "folding", "of", "a", "vector", "compare", "operation", ".", "This", "sets", "up", "true/false", "vectors", ",", "and", "uses", "the", "VEC_COND_EXPR", "operation", ".", "CODE", "indicates", "which", "comp...	[ "rs6000" ]	rs6000-builtin	fold_build_vec_cmp	rs6000	CPU	GCC	15,858	92	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]	ARMAsmBackend14	relaxInstruction	ARM	CPU	LLVM	15,859	163	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "("...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "224", "PPC", "0", "PPC" ]	PPCFrameLowering43	determineFrameLayout	PowerPC	CPU	LLVM	15,860	223	1	[]
[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SP", "::", "G1", ")", ";", "Reser...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G5", "SP::G6", "SP::G7" ]	SparcRegisterInfo16	getReservedRegs	Sparc	CPU	LLVM	15,861	123	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Cpu0", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Cpu0", "Cpu0::NumTargetFixupKinds" ]	Cpu0AsmBackend	getNumFixupKinds	Cpu0	CPU	LLVM	15,862	13	1	[]
[ "<s>", "static", "void", "handle_special_swappables", "(", "swap_web_entry", "", "insn_entry", ",", "unsigned", "i", ")", "{", "rtx_insn", "", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ...	[ "The", "insn", "described", "by", "INSN_ENTRY", "[", "I", "]", "can", "be", "swapped", ",", "but", "only", "with", "special", "handling", ".", "Take", "care", "of", "that", "here", "." ]	[ "rs6000", "\"Swapping constant halves in insn %d\\n\"", "\"Adjusting subreg in insn %d\\n\"" ]	rs60005	handle_special_swappables	rs6000	CPU	GCC	15,863	185	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmo...	[ "Expand", "vec_init", "builtin", "." ]	[ "rs6000", "1", "0", "0" ]	rs6000-builtin	altivec_expand_vec_init_builtin	rs6000	CPU	GCC	15,864	190	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "MVT::i1", "64" ]	X86ISelLowering1	isShuffleMaskLegal	X86	CPU	LLVM	15,865	69	1	[]
[ "<s>", "X86TTI", "::", "PopcntSupportKind", "X86TTI", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "ST", "->", "hasSSE41",...	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "X86", "X86", "X86", "\"Ty width must be power of 2\"" ]	X86TargetTransformInfo113	getPopcntSupport	X86	CPU	LLVM	15,866	34	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...	[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]	[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDm_Int", "X86::SQRTPDr", "X86::SQRTPDr_Int", "X86::SQRTPSm", "X86::SQRTPSm_Int", "X86::SQRTPSr", ...	X86InstrInfo120	isHighLatencyDef	X86	CPU	LLVM	15,867	255	1	[]
[ "<s>", "MachineBasicBlock", "", "Cpu0TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Cpu0", "Cpu0", "\"Unexpected instr type to insert\"", "Cpu0::ATOMIC_LOAD_ADD_I8", "1", "Cpu0::ADDu", "Cpu0::ATOMIC_LOAD_ADD_I16", "2", "Cpu0::ADDu", "Cpu0::ATOMIC_LOAD_ADD_I32", "4", "Cpu0::ADDu", "Cpu0::ATOMIC_LOAD_AND_I8", "1", "Cpu0::AND", "Cpu0::ATOMIC_LOAD_AND_I16", "2", "Cpu...	Cpu0ISelLowering	EmitInstrWithCustomInserter	Cpu0	CPU	LLVM	15,868	472	1	[]
[ "<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V16QImode", "\|\|", "mode", "==", "V2DImode", ...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "aarch64" ]	aarch643	aarch64_vector_mode_supported_p	aarch64	CPU	GCC	15,869	73	1	[]
[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureAlignment", "(", "Align", "(", "256", ")", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "256", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]	R600AsmPrinter13	runOnMachineFunction	AMDGPU	GPU	LLVM	15,870	136	1	[]
[ "<s>", "static", "void", "visium_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "addr", "=", "XEXP", "(...	[ "Initialize", "a", "trampoline", ".", "M_TRAMP", "is", "an", "RTX", "for", "the", "memory", "block", "for", "the", "trampoline", ",", "FNDECL", "is", "the", "FUNCTION_DECL", "for", "the", "nested", "function", "and", "STATIC_CHAIN", "is", "an", "RTX", "for",...	[ "visium", "0", "0", "0", "16", "1", "0x04a90000", "4", "0xffff", "0x04890000", "8", "16", "1", "0x04b40000", "12", "0xff892404", "16", "0xffff", "0x04940000", "1" ]	visium3	visium_trampoline_init	visium	Virtual ISA	GCC	15,871	231	1	[]
[ "<s>", "inline", "static", "int", "number_of_first_bit_set", "(", "unsigned", "mask", ")", "{", "return", "ctz_hwi", "(", "mask", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "(", "counting", "from", "0", ")", "of", "the", "least", "significant", "set", "bit", "in", "MASK", "." ]	[ "arm" ]	arm	number_of_first_bit_set	arm	CPU	GCC	15,872	16	1	[]
[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "if", "(", "(", "INTVAL", "(",...	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]	[ "rs6000", "31", "0", "31", "1", "2", "2", "0", "0", "0", "0", "1", "0", "2", "0", "1", "1" ]	rs60003	num_insns_constant	rs6000	CPU	GCC	15,873	283	1	[]
[ "<s>", "void", "riscv_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "\|\|", "TARGET_ZFINX", ")", ")", "return", ";", "tree", "frflags", "=", ...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "riscv", "0", "1" ]	riscv-builtins1	riscv_atomic_assign_expand_fenv	riscv	CPU	GCC	15,874	92	1	[]
[ "<s>", "rtx", "rs6000_libcall_value", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "mode", "==", "DImode", ")", "return", "rs6000_parallel_return", "(", "mode", ",", "2", ","...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]	[ "rs6000", "2", "1", "1" ]	rs6000	rs6000_libcall_value	rs6000	CPU	GCC	15,875	122	1	[]
[ "<s>", "OperandMatchResultTy", "PatmosAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "if", "(", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "Patmos", "Patmos", "0" ]	PatmosAsmParser1	tryParseRegister	Patmos	VLIW	LLVM	15,876	55	1	[]
[ "<s>", "void", "LanaiFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Lanai", "Lanai", "Lanai", "Lanai", "4", "4", "4", "4", "4", "4" ]	LanaiFrameLowering1	determineCalleeSaves	Lanai	CPU	LLVM	15,877	129	1	[]
[ "<s>", "static", "void", "", "ix86_init_cost", "(", "struct", "loop", "", ")", "{", "unsigned", "*", "cost", "=", "XNEWVEC", "(", "unsigned", ",", "3", ")", ";", "cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "[...	[ "Implement", "targetm.vectorize.init_cost", "." ]	[ "i386", "3", "0" ]	i3864	ix86_init_cost	i386	CPU	GCC	15,878	42	1	[]
[ "<s>", "void", "WaitcntBrackets", "::", "print", "(", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "'\\n'", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "{", "uint32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "uint...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\" VM_CNT(\"", "\"): \"", "\" LGKM_CNT(\"", "\"): \"", "\" EXP_CNT(\"", "\"): \"", "\" UNKNOWN(\"", "\"): \"", "0", "1", "\":v\"", "\" \"", "\":ds \"", "0", "1", "\":s\"", "\" \"" ]	SIInsertWaitcnts	print	AMDGPU	GPU	LLVM	15,879	262	1	[]
[ "<s>", "MCOperand", "SystemZMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";"...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "SystemZ", "SystemZ", "\"unknown operand type\"", "0", "0" ]	SystemZMCInstLower3	lowerOperand	SystemZ	CPU	LLVM	15,880	239	1	[]
[ "<s>", "const", "JVMSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "*", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "JVM", "JVM" ]	JVMAsmPrinter	getSubtarget	JVM	Virtual ISA	LLVM	15,881	13	1	[]
[ "<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCRE...	[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]	[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]	rs60005	rs6000_output_addr_const_extra	rs6000	CPU	GCC	15,882	212	1	[]
[ "<s>", "static", "ARMOperand", "", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "bool", "OffsetIsReg", ",", "const", "MCExpr", "", "Offset", ",", "int", "OffsetRegNum", ",", "bool", "OffsetRegShifted", ",", "enum", "ARM_AM", "::", "ShiftOpc", "ShiftType", ...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "ARM", "ARM", "ARM_AM::ShiftOpc", "1", "\"OffsetRegNum must imply OffsetIsReg!\"", "\"OffsetRegShifted must imply OffsetIsReg!\"", "\"Offset must exists unless register offset is used!\"", "\"Cannot have shift amount without shifted register offset!\"", "\"Cannot have expression offset and register ...	ARMAsmParser35	CreateMem	ARM	CPU	LLVM	15,883	241	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips", "0", "1" ]	MipsISelLowering (2)4	isLegalAddressingMode	Mips	CPU	LLVM	15,884	74	1	[]
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "PowerPC" ]	PPCFrameInfo1	targetHandlesStackFrameRounding	PowerPC	CPU	LLVM	15,885	10	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SIFixSGPRCopies4	getAnalysisUsage	AMDGPU	GPU	LLVM	15,886	60	1	[]
[ "<s>", "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "size", "<=", "6", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", "...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "i386", "6" ]	i3865	ix86_emit_probe_stack_range	i386	CPU	GCC	15,887	181	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"esp\"", ",...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "X86", "X86", "\"esp\"", "X86::ESP", "\"rsp\"", "X86::RSP", "0", "\"Invalid register name global variable\"" ]	X86ISelLowering (2)	getRegisterByName	X86	CPU	LLVM	15,888	62	1	[]
[ "<s>", "static", "void", "rl78_note_reg_uses", "(", "char", "", "dead", ",", "rtx", "s", ",", "rtx", "insn", ")", "{", "const", "char", "", "fmt", ";", "int", "i", ",", "r", ";", "enum", "rtx_code", "code", ";", "if", "(", "!", "s", ")", "retur...	[ "Add", "REG_DEAD", "notes", "using", "DEAD", "[", "reg", "]", "for", "rtx", "S", "which", "is", "part", "of", "INSN", ".", "This", "function", "scans", "for", "uses", "of", "registers", ";", "the", "last", "use", "(", "i.e", ".", "first", "encounter", ...	[ "rl78", "\"note use reg %d size %d on insn %d\\n\"", "0", "0", "1", "0", "1", "0" ]	rl78	rl78_note_reg_uses	rl78	MPU	GCC	15,889	276	1	[]
[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "RISCV::FeatureStdExtZdinx", "RISCV::Feature64Bit", "\"Trying RV32Zdinx table (Double in Integer and\"", "\"rv32)\\n\"", "4", "RISCV::FeatureStdExtZfinx", "\"Trying RVZfinx table (Float in Integer):\\n\"", "4", "\"Tryi...	RISCVDisassembler22	getInstruction	RISCV	CPU	LLVM	15,890	376	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "LanaiAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "const", "MCFixupKindInfo", "Infos", "[", "Lanai", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"FIXUP_LANAI_NONE\"", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Lanai", "Lanai", "Lanai::NumTargetFixupKinds", "\"FIXUP_LANAI_NONE\"", "0", "32", "0", "\"FIXUP_LANAI_21\"", "16", "16", "0", "\"FIXUP_LANAI_21_F\"", "16", "16", "0", "\"FIXUP_LANAI_25\"", "7", "25", "0", "\"FIXUP_LANAI_32\"", "0", "32", "0", "\"FIXUP_LANAI_HI16\"", ...	LanaiAsmBackend	getFixupKindInfo	Lanai	CPU	LLVM	15,891	133	1	[]
[ "<s>", "static", "int", "rs6000_loop_align_max_skip", "(", "rtx_insn", "*", "label", ")", "{", "return", "(", "1", "<<", "rs6000_loop_align", "(", "label", ")", ")", "-", "1", ";", "}", "</s>" ]	[ "Implement", "TARGET_LOOP_ALIGN_MAX_SKIP", "." ]	[ "rs6000", "1", "1" ]	rs60004	rs6000_loop_align_max_skip	rs6000	CPU	GCC	15,892	22	1	[]
[ "<s>", "static", "bool", "rs6000_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")",...	[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...	[ "rs6000", "0", "0", "1", "8", "16", "8", "0", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility guarantee\"" ]	rs60003	rs6000_return_in_memory	rs6000	CPU	GCC	15,893	194	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "\"Thumb1 can only copy GPR registers\"", "ARM::hGPRRegClass", "ARM::tGPRRegClass", "ARM::tMOVr", "ARM::tPUSH", "ARM::tPOP" ]	Thumb1InstrInfo14	copyPhysReg	ARM	CPU	LLVM	15,894	193	1	[]
[ "<s>", "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", ...	[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "8", "Hexagon", "1", "10", "Hexagon", "1", "16", "Hexagon", "1", "23", "1", "Hexagon" ]	HexagonAsmBackend	fixupNeedsRelaxationAdvanced	Hexagon	DSP	LLVM	15,895	326	1	[]
[ "<s>", "bool", "MOSInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", ")", ";", "auto", "&", "Val", "=", "Cond", "[", ...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "MOS", "MOS", "2", "1" ]	MOSInstrInfo	reverseBranchCondition	MOS	MPU	LLVM	15,896	50	1	[]
[ "<s>", "bool", "n7_consumed_by_ii_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "if", "(", "movd44_even_dep_p", "(", ...	[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "II", "." ]	[ "nds32", "0", "0" ]	nds32-pipelines-auxiliary	n7_consumed_by_ii_dep_p	nds32	CPU	GCC	15,897	287	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine67	X86TargetMachine	X86	CPU	LLVM	15,898	298	1	[]
[ "<s>", "static", "bool", "nvptx_warp_propagate", "(", "bool", "is_call", ",", "basic_block", "block", ",", "rtx_insn", "*", "insn", ")", "{", "return", "nvptx_propagate", "(", "is_call", ",", "block", ",", "insn", ",", "PM_read_write", ",", "warp_prop_gen", ",...	[ "Propagate", "state", "that", "is", "live", "at", "start", "of", "BLOCK", "across", "the", "vectors", "of", "a", "single", "warp", ".", "Propagation", "is", "inserted", "just", "after", "INSN", ".", "IS_CALL", "and", "return", "as", "for", "nvptx_propagate",...	[ "nvptx", "0" ]	nvptx	nvptx_warp_propagate	nvptx	GPU	GCC	15,899	34	1	[]

[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "bool", "bind_global", "=", "decl", "&&", "!", "targetm", ".", "binds_local_p",...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "i386", "3" ]

i3865

ix86_function_ok_for_sibcall

i386

CPU

GCC

15,800

280

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Mips" ]

MipsAsmBackend11

relaxInstruction

Mips

CPU

LLVM

15,801

15

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine12

addPreEmitPass

Hexagon

DSP

LLVM

15,802

96

1

[]

[ "<s>", "unsigned", "find_first", "(", ")", "const", "{", "int", "First", "=", "Bits", ".", "find_first", "(", ")", ";", "if", "(", "First", "<", "0", ")", "return", "0", ";", "return", "x2v", "(", "First", ")", ";", "}", "</s>" ]

[ "find_first", "-", "Returns", "the", "index", "of", "the", "first", "set", "bit", "." ]

[ "Hexagon", "0", "0" ]

HexagonBitSimplify20

find_first

Hexagon

DSP

LLVM

15,803

31

1

[]

[ "<s>", "static", "void", "m68hc11_reorg", "(", "void", ")", "{", "int", "split_done", "=", "0", ";", "rtx", "insn", ",", "first", ";", "z_replacement_completed", "=", "0", ";", "z_reg", "=", "gen_rtx_REG", "(", "HImode", ",", "HARD_Z_REGNUM", ")", ";", "...

[ "Machine-dependent", "reorg", "pass", ".", "Specific", "optimizations", "are", "defined", "here", ":", "-", "this", "pass", "changes", "the", "Z", "register", "into", "either", "X", "or", "Y", "(", "it", "preserves", "X/Y", "previous", "values", "in", "a", ...

[ "m68hc11", "0", "0", "1", "1", "0", "0", "1", "1", "0", "2", "0", "0" ]

m68hc111

m68hc11_reorg

m68hc11

MPU

GCC

15,804

289

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<", "0", "&&", "\"Local offset must be negative\"", ")", ";", "unsigned", "OpC", "=", "MI", "->"...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "PowerPC", "PPC", "0", "\"Local offset must be negative\"", "PPC::ADDI", "PPC::ADDI8", "2", "0", "PPC" ]

PPCRegisterInfo (2)3

needsFrameBaseReg

PowerPC

CPU

LLVM

15,805

148

1

[]

[ "<s>", "void", "XtensaInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Xtensa", "Xtensa" ]

XtensaInstPrinter

printInst

Xtensa

MPU

LLVM

15,806

38

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "R600", "0", "0", "4" ]

R600InstrInfo50

fitsReadPortLimitations

R600

GPU

LLVM

15,807

307

1

[]

[ "<s>", "static", "void", "tilepro_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "flag_reorder_blocks_and_partition", ")", "{", "tilepro_fixup_pcrel_references", "(", ")", ";", "}", "if", "(", "flag_schedule_insns_after_reload", ")",...

[ "Perform", "machine", "dependent", "operations", "on", "the", "rtl", "chain", "INSNS", "." ]

[ "tilepro" ]

tilepro

tilepro_reorg

tilepro

VLIW

GCC

15,808

83

1

[]

[ "<s>", "void", "DLXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "DLX", "DLX" ]

DLXRegisterInfo

eliminateFrameIndex

DLX

CPU

LLVM

15,809

23

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "auto", "&", "HST", "=", "MF", ".", "getSubtarget", "<", "HexagonSubt...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon::IntRegsRegClass", "Hexagon::IntRegsRegClass", "1", "0" ]

HexagonFrameLowering2

determineCalleeSaves

Hexagon

DSP

LLVM

15,810

305

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64", "ARM::VST1d64TPseudo", "ARM::VST1d64QPseudo", "0", ...

ARMBaseInstrInfo (2)

isStoreToStackSlot

ARM

CPU

LLVM

15,811

355

1

[]

[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...

[ "arm", "1", "1", "0", "\"parameter passing for argument of \"", "\"type %qT changed in GCC 7.1\"", "0" ]

arm6

arm_setup_incoming_varargs

arm

CPU

GCC

15,812

129

1

[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "IsCombinesDisabled", ")", "ret...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine6

runOnMachineFunction

Hexagon

DSP

LLVM

15,813

271

1

[]

[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg", ",", "rtx", "end", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ";", "rtx", "xops", "[", "3", "]", ";", "ASM_GENERATE_INTERNAL_LABEL",...

[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]

[ "i386", "0", "32", "3", "\"LPSRL\"", "0", "1", "\"sub%z0\\t{%1, %0|%0, %1}\"", "0", "1", "2", "\"or%z0\\t{%2, (%0,%1)|DWORD PTR [%0+%1], %2}\"", "0", "1", "\"cmp%z0\\t{%1, %0|%0, %1}\"", "\"\\tjne\\t\"", "\"\"" ]

i386

output_probe_stack_range

i386

CPU

GCC

15,814

147

1

[]

[ "<s>", "static", "rtx_insn", "*", "nds32_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSE...

[ "Miscellaneous", "Parameters", "." ]

[ "nds32" ]

nds32

nds32_md_asm_adjust

nds32

CPU

GCC

15,815

83

1

[]

[ "<s>", "int", "nds32_can_use_btgl_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_b...

[ "Function", "to", "check", "if", "'btgl", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates5

nds32_can_use_btgl_p

nds32

CPU

GCC

15,816

35

1

[]

[ "<s>", "const", "uint16_t", "*", "MBlazeRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "MBlaze", "::", "R20", ",", "MBlaze", "::", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MBlaze", "MBlaze", "MBlaze::R20", "MBlaze::R21", "MBlaze::R22", "MBlaze::R23", "MBlaze::R24", "MBlaze::R25", "MBlaze::R26", "MBlaze::R27", "MBlaze::R28", "MBlaze::R29", "MBlaze::R30", "MBlaze::R31", "0" ]

MBlazeRegisterInfo

getCalleeSavedRegs

MBlaze

MPU

LLVM

15,817

77

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

NOPInsertion

getAnalysisUsage

X86

CPU

LLVM

15,818

24

1

[]

[ "<s>", "const", "uint16_t", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "ghcCall", "=", "false", ";", "if", "(", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo21

getCalleeSavedRegs

ARM

CPU

LLVM

15,819

87

1

[]

[ "<s>", "static", "unsigned", "int", "arc_compute_frame_size", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_size", ";", "uint...

[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]

[ "arc", "0", "0", "0", "4", "1ULL", "0", "1ULL", "0", "3", "2", "2", "2", "0", "4", "4" ]

arc

arc_compute_frame_size

arc

MPU

GCC

15,820

450

1

[]

[ "<s>", "static", "bool", "loongarch_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "loongarch_hard_regno_mode_ok_p", "[", "mode", "]", "[", "regno", "]", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "loongarch" ]

loongarch

loongarch_hard_regno_mode_ok

loongarch

CPU

GCC

15,821

22

1

[]

[ "<s>", "static", "bool", "mips_lo_sum_offset_lookup", "(", "mips_offset_table", "*", "htab", ",", "rtx", "x", ",", "enum", "insert_option", "option", ")", "{", "rtx", "base", ",", "offset", ";", "mips_lo_sum_offset", "*", "*", "slot", ";", "struct", "mips_lo_s...

[ "Look", "up", "symbolic", "constant", "X", "in", "HTAB", ",", "which", "is", "a", "hash", "table", "of", "mips_lo_sum_offsets", ".", "If", "OPTION", "is", "NO_INSERT", ",", "return", "true", "if", "X", "can", "be", "paired", "with", "a", "recorded", "LO_...

[ "mips" ]

mips

mips_lo_sum_offset_lookup

mips

CPU

GCC

15,822

169

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">",...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Teak", "\"Expr shouldn't be null!\"" ]

TeakAsmParser

addExpr

Teak

DSP

LLVM

15,823

65

1

[]

[ "<s>", "inline", "machine_mode", "function_instance", "::", "memory_vector_mode", "(", ")", "const", "{", "return", "base", "->", "memory_vector_mode", "(", "*", "this", ")", ";", "}", "</s>" ]

[ "If", "the", "function", "addresses", "memory", ",", "return", "a", "vector", "mode", "whose", "GET_MODE_NUNITS", "is", "the", "number", "of", "elements", "addressed", "and", "whose", "GET_MODE_INNER", "is", "the", "mode", "of", "a", "single", "scalar", "memor...

[ "aarch64" ]

aarch64-sve-builtins

memory_vector_mode

aarch64

CPU

GCC

15,824

19

1

[]

[ "<s>", "TargetTransformInfo", "RISCVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "RISCVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine1

getTargetTransformInfo

RISCV

CPU

LLVM

15,825

24

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "X86", "X86", "ISD::EXTRACT_VECTOR_ELT", "ISD::SELECT", "X86ISD::CMOV", "ISD::ADD", "ISD::SUB", "X86ISD::ADC", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::AND", "ISD::OR", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT", "X86ISD::VZEXT_MOVL",...

X86ISelLowering170

PerformDAGCombine

X86

CPU

LLVM

15,826

441

1

[]

[ "<s>", "static", "bool", "use_rsqrt_p", "(", ")", "{", "return", "(", "TARGET_SSE_MATH", "&&", "flag_finite_math_only", "&&", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "safe", "to", "use", "the", "rsqrt", "optabs", "to", "optimize", "1.0/sqrt", "." ]

[ "i386" ]

i3865

use_rsqrt_p

i386

CPU

GCC

15,827

19

1

[]

[ "<s>", "static", "void", "nvptx_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "thread_prologue_and_epilogue_insns", "(", ")", ";", "bb_insn_map_t", "bb_insn_map", ";", "nvptx_split_blocks", "(", "&", "bb_insn_map", ")", ";", "df_clear_flags", ...

[ "Clean", "up", "subreg", "operands", ".", "In", "ptx", "assembly", ",", "everything", "is", "typed", ",", "and", "the", "presence", "of", "subregs", "would", "break", "the", "rules", "for", "most", "instructions", ".", "Replace", "them", "with", "a", "suit...

[ "nvptx", "1", "0", "0", "0", "0", "1", "0" ]

nvptx3

nvptx_reorg

nvptx

GPU

GCC

15,828

264

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPU::isShader", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]

R600ISelLowering69

LowerFormalArguments

AMDGPU

GPU

LLVM

15,829

455

1

[]

[ "<s>", "SNESTargetLowering", "::", "ConstraintType", "SNESTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "SNES", "SNES", "SNES", "1", "0" ]

SNESISelLowering

getConstraintType

SNES

DSP

LLVM

15,830

136

1

[]

[ "<s>", "static", "enum", "rtx_code", "ix86_prepare_fp_compare_args", "(", "enum", "rtx_code", "code", ",", "rtx", "*", "pop0", ",", "rtx", "*", "pop1", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", ")", ";", "rtx", "op0"...

[ "Swap", ",", "force", "into", "registers", ",", "or", "otherwise", "massage", "the", "two", "operands", "to", "a", "fp", "comparison", ".", "The", "operands", "are", "updated", "in", "place", ";", "the", "new", "comparsion", "code", "is", "returned", "." ]

[ "i386", "1", "1", "0", "0", "0", "1" ]

i386-expand

ix86_prepare_fp_compare_args

i386

CPU

GCC

15,831

344

1

[]

[ "<s>", "void", "ia64_split_return_addr_rtx", "(", "rtx", "dest", ")", "{", "rtx", "src", ";", "if", "(", "TEST_HARD_REG_BIT", "(", "current_frame_info", ".", "mask", ",", "BR_REG", "(", "0", ")", ")", ")", "{", "if", "(", "current_frame_info", ".", "r", ...

[ "Split", "this", "value", "after", "reload", ",", "now", "that", "we", "know", "where", "the", "return", "address", "is", "saved", "." ]

[ "ia64", "0", "0", "1", "31", "8", "0" ]

ia64

ia64_split_return_addr_rtx

ia64

CPU

GCC

15,832

216

1

[]

[ "<s>", "static", "void", "alpha_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", ",", "mem", ",", "word1", ",", "word2", ";", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")",...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "M_TRAMP", ".", "FNDECL", "is", "target", "function", "'s", "decl", ".", "CHAIN_VALUE", "is", "an", "rtx", "for", "the", "static", "chain", "value", "for...

[ "alpha", "0", "0", "5", "\"..tr\"", "1", "0xffff0fff0000fff0", "0xa77b0010a43b0018", "0x47ff041f6bfb0000", "0", "8", "16", "24", "\"__enable_execute_stack\"", "1", "0" ]

alpha4

alpha_trampoline_init

alpha

MPU

GCC

15,833

295

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "switch", "(", "(", "Sparc", "::", "Fixups", ")", "Fixup", ".", "getKind",...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "Sparc", "Sparc::Fixups", "Sparc::fixup_sparc_wplt30", "Sparc::fixup_sparc_tls_gd_hi22", "Sparc::fixup_sparc_tls_gd_lo10", "Sparc::fixup_sparc_tls_gd_add", "Sparc::fixup_sparc_tls_gd_call", "Sparc::fixup_sparc_tls_ldm_hi22", "Sparc::fixup_sparc_tls_ldm_lo10", "Sparc::fixup_sparc_tls_ldm_add", "S...

SparcAsmBackend1

shouldForceRelocation

Sparc

CPU

LLVM

15,834

160

1

[]

[ "<s>", "static", "tree", "s390_handle_hotpatch_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "expr", ";", "tree", "expr2", ";", "...

[ "Check", "whether", "the", "hotpatch", "attribute", "is", "applied", "to", "a", "function", "and", ",", "if", "it", "has", "an", "argument", ",", "the", "argument", "is", "valid", "." ]

[ "s390", "\"%qE attribute only applies to functions\"", "1", "1", "1", "0", "\"requested %qE attribute is not a comma separated pair of\"", "\" non-negative integer constants or too large (max. %d)\"" ]

s3904

s390_handle_hotpatch_attribute

s390

MPU

GCC

15,835

201

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL",...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "RISCV", "RISCV", "0", "\"InsertBranch must not be told to insert a fallthrough\"", "3", "0", "\"RISCV branch conditions have two components!\"", "RISCV::PseudoBR", "1", "0", "1", "2", "1", "RISCV::PseudoBR", "2" ]

RISCVInstrInfo

insertBranch

RISCV

CPU

LLVM

15,836

235

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Mips", "Mips", "0" ]

Mips16InstrInfo (2)

isStoreToStackSlot

Mips

CPU

LLVM

15,837

20

1

[]

[ "<s>", "static", "rtx", "nvptx_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", ")", "{", "if", "(", "cfun", "->", "machine", "->", "start_call", "==", "NULL_RTX", ")", "return", "gen_rtx_REG", "(", "mode", ",", "NVPTX_RETURN_REGNUM", ")", ";", ...

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "nvptx" ]

nvptx2

nvptx_libcall_value

nvptx

GPU

GCC

15,838

35

1

[]

[ "<s>", "void", "avr_register_target_pragmas", "(", "void", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC", "==", "ADDR_SPACE_RAM", ")", ";", "for", "(", "int", "i", "=", "0", ";", "i", "<", "ADDR_SPACE_COUNT", ";", "i", "++", ")", "{", "gcc_assert", "("...

[ "Implement", "`", "REGISTER_TARGET_PRAGMAS", "'", "." ]

[ "avr", "0" ]

avr-c

avr_register_target_pragmas

avr

MPU

GCC

15,839

73

1

[]

[ "<s>", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "\"call reset first\"", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugValue", "(", ")", ")...

[ "Recede", "across", "the", "previous", "instruction", "." ]

[ "AMDGPU", "\"call reset first\"" ]

GCNRegPressure22

recede

AMDGPU

GPU

LLVM

15,840

222

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "}", "</s>" ]

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Z80" ]

Z80AsmBackend

applyFixup

Z80

MPU

LLVM

15,841

21

1

[]

[ "<s>", "void", "PatmosLatencyQueue", "::", "clear", "(", ")", "{", "PendingQueue", ".", "clear", "(", ")", ";", "AvailableQueue", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "Patmos", "Patmos" ]

PatmosSchedStrategy

clear

Patmos

VLIW

LLVM

15,842

20

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Sparc" ]

SparcAsmParser11

getStartLoc

Sparc

CPU

LLVM

15,843

10

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "hasHardQuad", "=", "Subtarget", "->", "hasHardQuad", "(", ")", ";", "bool", "is64Bit", "=", "Subtarget", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD::BR_CC", "ISD::SELECT_CC", ...

SparcISelLowering21

LowerOperation

Sparc

CPU

LLVM

15,844

452

1

[]

[ "<s>", "static", "int", "ix86_set_reg_reg_cost", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "units", "=", "UNITS_PER_WORD", ";", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "default", ":", "break", ";", "case", "MODE_CC", ":",...

[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", "." ]

[ "i386" ]

i3865

ix86_set_reg_reg_cost

i386

CPU

GCC

15,845

222

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "bool", "doMergeWithPrevious", ")", "const", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI", "...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::LEA32r", "X86::LEA64_32r", "0", "4", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameLowering14

mergeSPUpdates

X86

CPU

LLVM

15,846

306

1

[]

[ "<s>", "bool", "X86MCInstrAnalysis", "::", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==",...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "X86", "X86", "0", "0", "0" ]

X86MCTargetDesc13

evaluateBranch

X86

CPU

LLVM

15,847

78

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "X86" ]

X86AsmParser (2)2

getStartLoc

X86

CPU

LLVM

15,848

10

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", "{", "default...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "Hexagon", "\"Unknown Fixup Kind!\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "...

HexagonAsmBackend14

shouldForceRelocation

Hexagon

DSP

LLVM

15,849

370

1

[]

[ "<s>", "bool", "HSAILTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "CodeGenFileType", "FT", ",", "bool", "DisableVerify", ",", "AnalysisID", "StartBefore", ",", "AnalysisID", "StartAfter", ...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "HSAIL", "HSAIL" ]

HSAILTargetMachine

addPassesToEmitFile

HSAIL

Virtual ISA

LLVM

15,850

54

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tLDRspi", "0" ]

Thumb1InstrInfo30

loadRegFromStackSlot

ARM

CPU

LLVM

15,851

200

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "Mips::SLL_MMR6", "\"unimplemented opco...

MipsMCCodeEmitter (2)2

encodeInstruction

Mips

CPU

LLVM

15,852

428

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "VE", "VE", "ISD::TRUNCATE" ]

VEISelLowering1

PerformDAGCombine

VE

CPU

LLVM

15,853

48

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "AMDGPUTargetLowering", "::", "splitVector", "(", "const", "SDValue", "&", "N", ",", "const", "SDLoc", "&", "DL", ",", "const", "EVT", "&", "LoVT", ",", "const", "EVT", "&", "HiVT", ",", ...

[ "Split", "a", "vector", "value", "into", "two", "parts", "of", "types", "LoVT", "and", "HiVT", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"More vector elements requested than available!\"", "ISD::EXTRACT_SUBVECTOR", "0", "ISD::EXTRACT_SUBVECTOR", "ISD::EXTRACT_VECTOR_ELT" ]

AMDGPUISelLowering (2)1

splitVector

AMDGPU

GPU

LLVM

15,854

154

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "FramePtr", ":", "StackPtr", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "X86", "X86" ]

X86RegisterInfo11

getFrameRegister

X86

CPU

LLVM

15,855

23

1

[]

[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "int", "MCOp", "=", "AMDGPU", "::", "getMCOpcode", "(", "Opcode", ",", "AMDGPUSubtargetToSISubtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "R600", "SI", "1", "1", "1" ]

AMDGPUInstrInfo17

pseudoToMCOpcode

R600

GPU

LLVM

15,856

57

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "{", "if", "(", "I", ".", "isPHI", "(", ")", ")", "return", "selectPHI", "(", "I", ")", ";", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOp...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::ATOMIC_FENCE" ]

AMDGPUInstructionSelector15

select

AMDGPU

GPU

LLVM

15,857

459

1

[]

[ "<s>", "static", "tree", "fold_build_vec_cmp", "(", "tree_code", "code", ",", "tree", "type", ",", "tree", "arg0", ",", "tree", "arg1", ",", "gimple_stmt_iterator", "*", "gsi", ")", "{", "tree", "cmp_type", "=", "truth_type_for", "(", "type", ")", ";", "tr...

[ "Helper", "function", "to", "handle", "the", "gimple", "folding", "of", "a", "vector", "compare", "operation", ".", "This", "sets", "up", "true/false", "vectors", ",", "and", "uses", "the", "VEC_COND_EXPR", "operation", ".", "CODE", "indicates", "which", "comp...

[ "rs6000" ]

rs6000-builtin

fold_build_vec_cmp

rs6000

CPU

GCC

15,858

92

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]

ARMAsmBackend14

relaxInstruction

ARM

CPU

LLVM

15,859

163

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "("...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "224", "PPC", "0", "PPC" ]

PPCFrameLowering43

determineFrameLayout

PowerPC

CPU

LLVM

15,860

223

1

[]

[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SP", "::", "G1", ")", ";", "Reser...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G5", "SP::G6", "SP::G7" ]

SparcRegisterInfo16

getReservedRegs

Sparc

CPU

LLVM

15,861

123

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Cpu0", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Cpu0", "Cpu0::NumTargetFixupKinds" ]

Cpu0AsmBackend

getNumFixupKinds

Cpu0

CPU

LLVM

15,862

13

1

[]

[ "<s>", "static", "void", "handle_special_swappables", "(", "swap_web_entry", "*", "insn_entry", ",", "unsigned", "i", ")", "{", "rtx_insn", "*", "insn", "=", "insn_entry", "[", "i", "]", ".", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ...

[ "The", "insn", "described", "by", "INSN_ENTRY", "[", "I", "]", "can", "be", "swapped", ",", "but", "only", "with", "special", "handling", ".", "Take", "care", "of", "that", "here", "." ]

[ "rs6000", "\"Swapping constant halves in insn %d\\n\"", "\"Adjusting subreg in insn %d\\n\"" ]

rs60005

handle_special_swappables

rs6000

CPU

GCC

15,863

185

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_init_builtin", "(", "tree", "type", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "machine_mode", "tmode", "=", "TYPE_MODE", "(", "type", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "tmo...

[ "Expand", "vec_init", "builtin", "." ]

[ "rs6000", "1", "0", "0" ]

rs6000-builtin

altivec_expand_vec_init_builtin

rs6000

CPU

GCC

15,864

190

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "MVT::i1", "64" ]

X86ISelLowering1

isShuffleMaskLegal

X86

CPU

LLVM

15,865

69

1

[]

[ "<s>", "X86TTI", "::", "PopcntSupportKind", "X86TTI", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "return", "ST", "->", "hasSSE41",...

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "X86", "X86", "X86", "\"Ty width must be power of 2\"" ]

X86TargetTransformInfo113

getPopcntSupport

X86

CPU

LLVM

15,866

34

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...

[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]

[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDm_Int", "X86::SQRTPDr", "X86::SQRTPDr_Int", "X86::SQRTPSm", "X86::SQRTPSm_Int", "X86::SQRTPSr", ...

X86InstrInfo120

isHighLatencyDef

X86

CPU

LLVM

15,867

255

1

[]

[ "<s>", "MachineBasicBlock", "*", "Cpu0TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Cpu0", "Cpu0", "\"Unexpected instr type to insert\"", "Cpu0::ATOMIC_LOAD_ADD_I8", "1", "Cpu0::ADDu", "Cpu0::ATOMIC_LOAD_ADD_I16", "2", "Cpu0::ADDu", "Cpu0::ATOMIC_LOAD_ADD_I32", "4", "Cpu0::ADDu", "Cpu0::ATOMIC_LOAD_AND_I8", "1", "Cpu0::AND", "Cpu0::ATOMIC_LOAD_AND_I16", "2", "Cpu...

Cpu0ISelLowering

EmitInstrWithCustomInserter

Cpu0

CPU

LLVM

15,868

472

1

[]

[ "<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V2DImode", ...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "aarch64" ]

aarch643

aarch64_vector_mode_supported_p

aarch64

CPU

GCC

15,869

73

1

[]

[ "<s>", "bool", "R600AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "ensureAlignment", "(", "Align", "(", "256", ")", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "MCContext", "&", "Context", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "256", "\".AMDGPU.config\"", "0", "R600", "\".AMDGPU.csdata\"", "0", "R600", "R600", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"" ]

R600AsmPrinter13

runOnMachineFunction

AMDGPU

GPU

LLVM

15,870

136

1

[]

[ "<s>", "static", "void", "visium_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "addr", "=", "XEXP", "(...

[ "Initialize", "a", "trampoline", ".", "M_TRAMP", "is", "an", "RTX", "for", "the", "memory", "block", "for", "the", "trampoline", ",", "FNDECL", "is", "the", "FUNCTION_DECL", "for", "the", "nested", "function", "and", "STATIC_CHAIN", "is", "an", "RTX", "for",...

[ "visium", "0", "0", "0", "16", "1", "0x04a90000", "4", "0xffff", "0x04890000", "8", "16", "1", "0x04b40000", "12", "0xff892404", "16", "0xffff", "0x04940000", "1" ]

visium3

visium_trampoline_init

visium

Virtual ISA

GCC

15,871

231

1

[]

[ "<s>", "inline", "static", "int", "number_of_first_bit_set", "(", "unsigned", "mask", ")", "{", "return", "ctz_hwi", "(", "mask", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "(", "counting", "from", "0", ")", "of", "the", "least", "significant", "set", "bit", "in", "MASK", "." ]

[ "arm" ]

arm

number_of_first_bit_set

arm

CPU

GCC

15,872

16

1

[]

[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "if", "(", "(", "INTVAL", "(",...

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]

[ "rs6000", "31", "0", "31", "1", "2", "2", "0", "0", "0", "0", "1", "0", "2", "0", "1", "1" ]

rs60003

num_insns_constant

rs6000

CPU

GCC

15,873

283

1

[]

[ "<s>", "void", "riscv_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "||", "TARGET_ZFINX", ")", ")", "return", ";", "tree", "frflags", "=", ...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "riscv", "0", "1" ]

riscv-builtins1

riscv_atomic_assign_expand_fenv

riscv

CPU

GCC

15,874

92

1

[]

[ "<s>", "rtx", "rs6000_libcall_value", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "TARGET_32BIT", "&&", "TARGET_POWERPC64", "&&", "mode", "==", "DImode", ")", "return", "rs6000_parallel_return", "(", "mode", ",", "2", ","...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "library", "function", "assuming", "the", "value", "has", "mode", "MODE", "." ]

[ "rs6000", "2", "1", "1" ]

rs6000

rs6000_libcall_value

rs6000

CPU

GCC

15,875

122

1

[]

[ "<s>", "OperandMatchResultTy", "PatmosAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "if", "(", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLoc", ")", ")...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "Patmos", "Patmos", "0" ]

PatmosAsmParser1

tryParseRegister

Patmos

VLIW

LLVM

15,876

55

1

[]

[ "<s>", "void", "LanaiFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Lanai", "Lanai", "Lanai", "Lanai", "4", "4", "4", "4", "4", "4" ]

LanaiFrameLowering1

determineCalleeSaves

Lanai

CPU

LLVM

15,877

129

1

[]

[ "<s>", "static", "void", "*", "ix86_init_cost", "(", "struct", "loop", "*", ")", "{", "unsigned", "*", "cost", "=", "XNEWVEC", "(", "unsigned", ",", "3", ")", ";", "cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "[...

[ "Implement", "targetm.vectorize.init_cost", "." ]

[ "i386", "3", "0" ]

i3864

ix86_init_cost

i386

CPU

GCC

15,878

42

1

[]

[ "<s>", "void", "WaitcntBrackets", "::", "print", "(", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "'\\n'", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "{", "uint32_t", "LB", "=", "getScoreLB", "(", "T", ")", ";", "uint...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\" VM_CNT(\"", "\"): \"", "\" LGKM_CNT(\"", "\"): \"", "\" EXP_CNT(\"", "\"): \"", "\" UNKNOWN(\"", "\"): \"", "0", "1", "\":v\"", "\" \"", "\":ds \"", "0", "1", "\":s\"", "\" \"" ]

SIInsertWaitcnts

print

AMDGPU

GPU

LLVM

15,879

262

1

[]

[ "<s>", "MCOperand", "SystemZMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";"...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "SystemZ", "SystemZ", "\"unknown operand type\"", "0", "0" ]

SystemZMCInstLower3

lowerOperand

SystemZ

CPU

LLVM

15,880

239

1

[]

[ "<s>", "const", "JVMSubtarget", "&", "getSubtarget", "(", ")", "const", "{", "return", "*", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "JVM", "JVM" ]

JVMAsmPrinter

getSubtarget

JVM

Virtual ISA

LLVM

15,881

13

1

[]

[ "<s>", "static", "bool", "rs6000_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", ")", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_TOCRE...

[ "Implement", "TARGET_ASM_OUTPUT_ADDR_CONST_EXTRA", "." ]

[ "rs6000", "1", "0", "0", "0", "1", "0", "1", "0", "0", "0", "\"+\"", "1", "\"@toc\"", "0", "0" ]

rs60005

rs6000_output_addr_const_extra

rs6000

CPU

GCC

15,882

212

1

[]

[ "<s>", "static", "ARMOperand", "*", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "bool", "OffsetIsReg", ",", "const", "MCExpr", "*", "Offset", ",", "int", "OffsetRegNum", ",", "bool", "OffsetRegShifted", ",", "enum", "ARM_AM", "::", "ShiftOpc", "ShiftType", ...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "ARM", "ARM", "ARM_AM::ShiftOpc", "1", "\"OffsetRegNum must imply OffsetIsReg!\"", "\"OffsetRegShifted must imply OffsetIsReg!\"", "\"Offset must exists unless register offset is used!\"", "\"Cannot have shift amount without shifted register offset!\"", "\"Cannot have expression offset and register ...

ARMAsmParser35

CreateMem

ARM

CPU

LLVM

15,883

241

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips", "0", "1" ]

MipsISelLowering (2)4

isLegalAddressingMode

Mips

CPU

LLVM

15,884

74

1

[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "PowerPC" ]

PPCFrameInfo1

targetHandlesStackFrameRounding

PowerPC

CPU

LLVM

15,885

10

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SIFixSGPRCopies4

getAnalysisUsage

AMDGPU

GPU

LLVM

15,886

60

1

[]

[ "<s>", "static", "void", "ix86_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "if", "(", "size", "<=", "6", "*", "PROBE_INTERVAL", ")", "{", "HOST_WIDE_INT", "i", ";", "for", "(", "i", "=", "PROBE_INTERVAL", "...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "i386", "6" ]

i3865

ix86_emit_probe_stack_range

i386

CPU

GCC

15,887

181

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"esp\"", ",...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "X86", "X86", "\"esp\"", "X86::ESP", "\"rsp\"", "X86::RSP", "0", "\"Invalid register name global variable\"" ]

X86ISelLowering (2)

getRegisterByName

X86

CPU

LLVM

15,888

62

1

[]

[ "<s>", "static", "void", "rl78_note_reg_uses", "(", "char", "*", "dead", ",", "rtx", "s", ",", "rtx", "insn", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ",", "r", ";", "enum", "rtx_code", "code", ";", "if", "(", "!", "s", ")", "retur...

[ "Add", "REG_DEAD", "notes", "using", "DEAD", "[", "reg", "]", "for", "rtx", "S", "which", "is", "part", "of", "INSN", ".", "This", "function", "scans", "for", "uses", "of", "registers", ";", "the", "last", "use", "(", "i.e", ".", "first", "encounter", ...

[ "rl78", "\"note use reg %d size %d on insn %d\\n\"", "0", "0", "1", "0", "1", "0" ]

rl78

rl78_note_reg_uses

rl78

MPU

GCC

15,889

276

1

[]

[ "<s>", "DecodeStatus", "RISCVDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "uint32_t...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "RISCV", "RISCV", "0", "0x3", "0x3", "4", "0", "support::endian", "RISCV::FeatureStdExtZdinx", "RISCV::Feature64Bit", "\"Trying RV32Zdinx table (Double in Integer and\"", "\"rv32)\\n\"", "4", "RISCV::FeatureStdExtZfinx", "\"Trying RVZfinx table (Float in Integer):\\n\"", "4", "\"Tryi...

RISCVDisassembler22

getInstruction

RISCV

CPU

LLVM

15,890

376

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "LanaiAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "static", "const", "MCFixupKindInfo", "Infos", "[", "Lanai", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"FIXUP_LANAI_NONE\"", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Lanai", "Lanai", "Lanai::NumTargetFixupKinds", "\"FIXUP_LANAI_NONE\"", "0", "32", "0", "\"FIXUP_LANAI_21\"", "16", "16", "0", "\"FIXUP_LANAI_21_F\"", "16", "16", "0", "\"FIXUP_LANAI_25\"", "7", "25", "0", "\"FIXUP_LANAI_32\"", "0", "32", "0", "\"FIXUP_LANAI_HI16\"", ...

LanaiAsmBackend

getFixupKindInfo

Lanai

CPU

LLVM

15,891

133

1

[]

[ "<s>", "static", "int", "rs6000_loop_align_max_skip", "(", "rtx_insn", "*", "label", ")", "{", "return", "(", "1", "<<", "rs6000_loop_align", "(", "label", ")", ")", "-", "1", ";", "}", "</s>" ]

[ "Implement", "TARGET_LOOP_ALIGN_MAX_SKIP", "." ]

[ "rs6000", "1", "1" ]

rs60004

rs6000_loop_align_max_skip

rs6000

CPU

GCC

15,892

22

1

[]

[ "<s>", "static", "bool", "rs6000_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "rs6000_darwin64_abi", "&&", "TREE_CODE", "(", "type", ")", "==", "RECORD_TYPE", "&&", "int_size_in_bytes", "(", "type", ")",...

[ "Return", "a", "nonzero", "value", "to", "say", "to", "return", "the", "function", "value", "in", "memory", ",", "just", "as", "large", "structures", "are", "always", "returned", ".", "TYPE", "will", "be", "the", "data", "type", "of", "the", "value", ","...

[ "rs6000", "0", "0", "1", "8", "16", "8", "0", "\"GCC vector returned by reference: \"", "\"non-standard ABI extension with no compatibility guarantee\"" ]

rs60003

rs6000_return_in_memory

rs6000

CPU

GCC

15,893

194

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "\"Thumb1 can only copy GPR registers\"", "ARM::hGPRRegClass", "ARM::tGPRRegClass", "ARM::tMOVr", "ARM::tPUSH", "ARM::tPOP" ]

Thumb1InstrInfo14

copyPhysReg

ARM

CPU

LLVM

15,894

193

1

[]

[ "<s>", "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", ...

[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "8", "Hexagon", "1", "10", "Hexagon", "1", "16", "Hexagon", "1", "23", "1", "Hexagon" ]

HexagonAsmBackend

fixupNeedsRelaxationAdvanced

Hexagon

DSP

LLVM

15,895

326

1

[]

[ "<s>", "bool", "MOSInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", ")", ";", "auto", "&", "Val", "=", "Cond", "[", ...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "MOS", "MOS", "2", "1" ]

MOSInstrInfo

reverseBranchCondition

MOS

MPU

LLVM

15,896

50

1

[]

[ "<s>", "bool", "n7_consumed_by_ii_dep_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "rtx", "use_rtx", ";", "switch", "(", "get_attr_type", "(", "consumer", ")", ")", "{", "case", "TYPE_ALU", ":", "if", "(", "movd44_even_dep_p", "(", ...

[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "II", "." ]

[ "nds32", "0", "0" ]

nds32-pipelines-auxiliary

n7_consumed_by_ii_dep_p

nds32

CPU

GCC

15,897

287

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine67

X86TargetMachine

X86

CPU

LLVM

15,898

298

1

[]

[ "<s>", "static", "bool", "nvptx_warp_propagate", "(", "bool", "is_call", ",", "basic_block", "block", ",", "rtx_insn", "*", "insn", ")", "{", "return", "nvptx_propagate", "(", "is_call", ",", "block", ",", "insn", ",", "PM_read_write", ",", "warp_prop_gen", ",...

[ "Propagate", "state", "that", "is", "live", "at", "start", "of", "BLOCK", "across", "the", "vectors", "of", "a", "single", "warp", ".", "Propagation", "is", "inserted", "just", "after", "INSN", ".", "IS_CALL", "and", "return", "as", "for", "nvptx_propagate",...

[ "nvptx", "0" ]

nvptx

nvptx_warp_propagate

nvptx

GPU

GCC

15,899

34

1

[]