docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "MSP430InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "MSP430", "MSP430" ]	MSP430InstPrinter	printInst	MSP430	MPU	LLVM	15,900	33	1	[]
[ "<s>", "bool", "Mips16TargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "Mips", "Mips", "Mips" ]	Mips16ISelLowering (2)	isEligibleForTailCallOptimization	Mips	CPU	LLVM	15,901	24	1	[]
[ "<s>", "int", "condexec_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "machine_mode", "op_mode", "=", "GET_MODE", "(", "op", ")", ";", "rtx", "addr", ";", "if", "(", "mode", "!=", "VOIDmode", "&&", "op_mode", "!=", "mode", ")"...	[ "Return", "true", "if", "the", "memory", "operand", "is", "one", "that", "can", "be", "conditionally", "executed", "." ]	[ "frv", "0" ]	frv3	condexec_memory_operand	frv	VLIW	GCC	15,902	95	1	[]
[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "TagHeaderSize", "=", "1", "+", "4", ";", "Streamer", ".", "EmitIntValue", "(", "Ven...	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "ARM", "4", "1", "1", "4", "4", "0", "0", "1", "ARMBuildAttrs::File", "1", "4", "0", "0", "0", "0", "0", "1", "0", "\"Invalid attribute type\"" ]	ARMAsmPrinter96	Finish	ARM	CPU	LLVM	15,903	192	1	[]
[ "<s>", "TargetTransformInfo", "ARMBaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARMTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine	getTargetTransformInfo	ARM	CPU	LLVM	15,904	23	1	[]
[ "<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC...	[ "addLiveIn", "-", "Add", "the", "specified", "register", "as", "a", "live-in", "." ]	[ "Nios2" ]	Nios2ISelLowering	addLiveIn	Nios2	MPU	LLVM	15,905	48	1	[]
[ "<s>", "const", "MCPhysReg", "", "SystemZXPLINK64Registers", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SystemZ_XPLINK64_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "SystemZ", "SystemZXPLINK64Registers::getCalleeSavedRegs", "SystemZ" ]	SystemZRegisterInfo21	getCalleeSavedRegs	SystemZ	CPU	LLVM	15,906	18	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "getStackAddress", "(", "unsigned", "StackWidth", ",", "unsigned", "ElemIdx", ",", "unsigned", "&", "Channel", ",", "unsigned", "&", "PtrIncr", ")", "const", "{", "switch", "(", "StackWidth", ")", "{", "default", ":",...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "AMDGPU", "R600", "1", "0", "0", "1", "0", "2", "2", "2", "1", "0", "4", "0" ]	R600ISelLowering (2)	getStackAddress	AMDGPU	GPU	LLVM	15,907	101	1	[]
[ "<s>", "static", "void", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "{", "if", "(", "Info", ".", "hasWorkItemIDX", "...	[ "Allocate", "implicit", "function", "VGPR", "arguments", "at", "the", "end", "of", "allocated", "user", "arguments", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass", "SI", "AMDGPU::VGPR_32RegClass", "SI", "AMDGPU::VGPR_32RegClass" ]	SIISelLowering114	allocateSpecialInputVGPRs	AMDGPU	GPU	LLVM	15,908	152	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "LDriw", ":", "case", "Hexagon", "::", "LDriw_f", ":", ...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDriw_f", "Hexagon::STriw", "Hexagon::STriw_f", "4", "0", "\"Offset has incorrect alignment\"", "Hexagon", "Hexagon", "Hexagon::LDrid", "Hexagon::LDrid_f", "Hexagon::STrid", "Hexagon::STrid_f", "8", "0", "\"Offset has incorrect alig...	HexagonInstrInfo51	isValidOffset	Hexagon	DSP	LLVM	15,909	502	1	[]
[ "<s>", "bool", "AMDGPULowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false",...	[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULowerIntrinsics	makeLIDRangeMetadata	AMDGPU	GPU	LLVM	15,910	110	1	[]
[ "<s>", "BitVector", "BlackfinRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "using", "n...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Blackfin", "BF" ]	BlackfinRegisterInfo4	getReservedRegs	Blackfin	DSP	LLVM	15,911	190	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", ...	SystemZInstrInfo31	loadRegFromStackSlot	SystemZ	CPU	LLVM	15,912	206	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOperandsVOP3", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "VOP3Idx", "[", "3", "]", "=", "{...	[ "Fix", "operands", "in", "MI", "to", "satisfy", "constant", "bus", "requirements", "." ]	[ "AMDGPU", "SI", "3", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "0", "AMDGPU::NoRegister", "0", "3", "1", "0", "0", "0" ]	SIInstrInfo91	legalizeOperandsVOP3	AMDGPU	GPU	LLVM	15,913	308	1	[]
[ "<s>", "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "2", "2", "0", "0", "0", "30", "\"Constant Island pass failed to converge!\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]	ARMConstantIslandPass47	runOnMachineFunction	ARM	CPU	LLVM	15,914	452	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "{", "if", "(", "is16BitMode", "(", ")", ")", "return", "16", ";", "if", "(", "is32BitMode", "(", ")", ")", "return", "32", ";", "if", "(", "is64BitMode", "(", ")", ")", "return", "64", ";", "llvm_unreac...	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "X86", "16", "32", "64", "\"invalid mode\"" ]	X86AsmParser114	getPointerSize	X86	CPU	LLVM	15,915	38	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU", "0", "SI", "SI", "SI", "SI" ]	GCNHazardRecognizer22	PreEmitNoops	AMDGPU	GPU	LLVM	15,916	300	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::IntPairRegClass", "SP::STDri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "SP::QFPRegsRegClass", "SP::STQFri", "0", "\"Can't sto...	SparcInstrInfo24	storeRegToStackSlot	Sparc	CPU	LLVM	15,917	430	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "isPALIGNRMask", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "2", "0" ]	X86ISelLowering170	isShuffleMaskLegal	X86	CPU	LLVM	15,918	143	1	[]
[ "<s>", "int", "m32c_split_psi_p", "(", "rtx", "*", "operands", ")", "{", "fprintf", "(", "stderr", ",", "\"\\nm32c_split_psi_p\\n\"", ")", ";", "debug_rtx", "(", "operands", "[", "0", "]", ")", ";", "debug_rtx", "(", "operands", "[", "1", "]", ")", ";", ...	[ "Returns", "TRUE", "if", "the", "given", "PSImode", "move", "should", "be", "split", ".", "We", "split", "for", "all", "r8c/m16c", "moves", ",", "since", "it", "does", "n't", "support", "them", ",", "and", "for", "POP.L", "as", "we", "can", "only", "*"...	[ "m32c", "\"\\nm32c_split_psi_p\\n\"", "0", "1", "\"yes, A16\\n\"", "1", "1", "1", "0", "\"yes, pop.l\\n\"", "1", "\"no, default\\n\"", "0" ]	m32c	m32c_split_psi_p	m32c	MPU	GCC	15,919	97	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering (2)	LowerCall	XCore	MPU	LLVM	15,920	165	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Alpha DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Alpha", "\"Alpha DAG->DAG Pattern Instruction Selection\"" ]	AlphaISelDAGToDAG1	getPassName	Alpha	MPU	LLVM	15,921	13	1	[]
[ "<s>", "unsigned", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", "const", "{", "return", "128", ";", "}", "</s>" ]	[ "getMaxMemcpyTPInlineSizeThreshold", "-", "Returns", "the", "maximum", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "a", "llvm.memcpy", "as", "a", "Tail", "Predicated", "loop", "." ]	[ "ARM", "128" ]	ARMSubtarget100	getMaxMemcpyTPInlineSizeThreshold	ARM	CPU	LLVM	15,922	10	1	[]
[ "<s>", "unsigned", "M68kInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterato...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "M68k", "M68k", "\"code size not handled\"", "0", "M68k::BRA8", "M68k::COND_INVALID" ]	M68kInstrInfo (2)	removeBranch	M68k	MPU	LLVM	15,923	112	1	[]
[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0" ]	X86FastISel110	fastSelectInstruction	X86	CPU	LLVM	15,924	298	1	[]
[ "<s>", "bool", "PatmosAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Patmos", "Patmos", "\".word\"", "4", "\".half\"", "\".hword\"", "2", "\".fstart\"" ]	PatmosAsmParser	ParseDirective	Patmos	VLIW	LLVM	15,925	78	1	[]
[ "<s>", "MCSymbol", "*", "DCPU16MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "Dcpu16", "DCPU16", "\"Unknown target flag on GV operand\"", "0" ]	DCPU16MCInstLower	GetExternalSymbolSymbol	Dcpu16	CPU	LLVM	15,926	48	1	[]
[ "<s>", "static", "void", "output_btfext_core_sections", "(", "void", ")", "{", "size_t", "i", ";", "bpf_core_section_ref", "sec", ";", "dw2_asm_output_data", "(", "4", ",", "sizeof", "(", "struct", "btf_ext_reloc", ")", ",", "\"btfext_core_info_rec_size\"", ")", "...	[ "Output", "all", "CO-RE", "relocation", "sections", "." ]	[ "bpf", "4", "\"btfext_core_info_rec_size\"", "4", "\"btfext_secinfo_sec_name_off\"", "4", "\"btfext_secinfo_num_recs\"" ]	coreout	output_btfext_core_sections	bpf	Virtual ISA	GCC	15,927	81	1	[]
[ "<s>", "static", "bool", "mips_lra_p", "(", "void", ")", "{", "return", "mips_lra_flag", ";", "}", "</s>" ]	[ "Implement", "TARGET_LRA_P", "." ]	[ "mips" ]	mips	mips_lra_p	mips	CPU	GCC	15,928	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM move materializable\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"TVM move materializable\"" ]	TVMMoveMaterializable	getPassName	TVM	Virtual ISA	LLVM	15,929	11	1	[]
[ "<s>", "static", "void", "arm_emit_vfp_multi_reg_pop", "(", "int", "first_reg", ",", "int", "num_regs", ",", "rtx", "base_reg", ")", "{", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";",...	[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", "of", "NUM_REGS", "consecutive", "VFP", "regs", ",", "starting", "at", "FIRST_REG", ".", "Unfortunately", ",", "since", "this", "insn", "does", "no...	[ "arm", "32", "2", "15", "16", "16", "16", "16", "1", "8", "1", "0", "0", "0", "2", "8", "1", "0", "1", "1", "2" ]	arm	arm_emit_vfp_multi_reg_pop	arm	CPU	GCC	15,930	290	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::POST_INC", "ISD::POST_DEC" ]	ARMISelLowering124	getPostIndexedAddressParts	ARM	CPU	LLVM	15,931	168	1	[]
[ "<s>", "void", "arm_register_target_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "arm_pragma_target_parse", ";", "targetm", ".", "resolve_overloaded_builtin", "=", "arm_resolve_overloaded_builtin", ";", "c_register_pragma", "...	[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "arm.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "a...	[ "arm", "\"GCC\"", "\"arm\"" ]	arm-c	arm_register_target_pragmas	arm	CPU	GCC	15,932	34	1	[]
[ "<s>", "void", "CSKYAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "int", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "MCPV", "->", "getType", "(", ")", ")", ";", "CSKYConstant...	[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "\"unrecognized constant pool value\"", "CSKY", "\"PC\"", "\"_\"", "CSKY" ]	CSKYAsmPrinter1	emitMachineConstantPoolValue	CSKY	CPU	LLVM	15,933	394	1	[]
[ "<s>", "const", "PPCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine15	getSubtargetImpl	PowerPC	CPU	LLVM	15,934	14	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "bool", "has64BitAtomicLoad", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64BitAtomicL...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM", "64" ]	ARMISelLowering12	shouldExpandAtomicLoadInIR	ARM	CPU	LLVM	15,935	85	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "SI", "SI", "SI", "0", "4", "0" ]	SIInstrInfo16	loadRegFromStackSlot	R600	GPU	LLVM	15,936	261	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Lanai", "Lanai" ]	LanaiInstrInfo (2)	expandPostRAPseudo	Lanai	CPU	LLVM	15,937	14	1	[]
[ "<s>", "void", "setType", "(", "StringRef", "Type", ")", "{", "CurType", "=", "Type", ";", "}", "</s>" ]	[ "Set", "the", "low-level", "type", "of", "VReg", "to", "Ty", "." ]	[ "X86" ]	X86AsmParser58	setType	X86	CPU	LLVM	15,938	12	1	[]
[ "<s>", "void", "cr16_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libfunc", "ATTRIBUTE_UNUSED", ")", "{", "tree", "param", ",", "next_param", ";", "cum", "->", "ints", "=", "0", ";", "for", "(", "param", "=...	[ "Implements", "the", "macro", "INIT_CUMULATIVE_ARGS", "defined", "in", "cr16.h", "." ]	[ "cr16", "0", "0", "1" ]	cr16	cr16_init_cumulative_args	cr16	MPU	GCC	15,939	87	1	[]
[ "<s>", "static", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "size_t", "uns_fncode", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name"...	[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]	[ "rs6000", "0", "\"%qs is only valid for the cell processor\"", "0", "\"%qs requires the %qs option\"", "\"-mvsx\"", "0", "\"%qs requires the %qs option\"", "\"-mhtm\"", "0", "\"%qs requires the %qs option\"", "\"-maltivec\"", "\"%qs requires the %qs and %qs options\"", "\"-mhard-dfp\"", ...	rs6000-call1	rs6000_invalid_builtin	rs6000	CPU	GCC	15,940	473	1	[]
[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "const", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA",...	[ "Check", "whether", "metadata", "is", "replaceable", "." ]	[ "X86", "\"The function works only with LEA instructions\"", "1", "1", "0", "0", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]	X86OptimizeLEAs1	isReplaceable	X86	CPU	LLVM	15,941	286	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser	isMem	OR1K	CPU	LLVM	15,942	12	1	[]
[ "<s>", "static", "bool", "v850_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mspace", ":", "target_flags", "\|=", "MASK_EP", "\|", "MA...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "v850" ]	v8503	v850_handle_option	v850	MPU	GCC	15,943	107	1	[]
[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ")", "{", "if", "(", "GET_CODE", "(", "orig", ")", "==", "LABEL_REF", "\|\|", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "&&", "(", "CONSTANT_POOL_ADDRESS_P", "(", "...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "mn10300", "0", "0" ]	mn103003	legitimize_pic_address	mn10300	MPU	GCC	15,944	111	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "1", ...	[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]	[ "AArch64", "AArch64", "1", "\"Expected a reg operand.\"", "2", "1", "AArch64::LDURQi", "AArch64::STURQi", "AArch64::LDRQui", "AArch64::STRQui" ]	AArch64InstrInfo110	isCandidateToMergeOrPair	AArch64	CPU	LLVM	15,945	154	1	[]
[ "<s>", "static", "tree", "cris_md_asm_clobbers", "(", "tree", "outputs", ",", "tree", "inputs", ",", "tree", "in_clobbers", ")", "{", "HARD_REG_SET", "mof_set", ";", "tree", "clobbers", ";", "tree", "t", ";", "CLEAR_HARD_REG_SET", "(", "mof_set", ")", ";", "...	[ "Worker", "function", "for", "TARGET_MD_ASM_CLOBBERS", "." ]	[ "cris" ]	cris3	cris_md_asm_clobbers	cris	MPU	GCC	15,946	205	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "0", "4", "X86", "X86", "X86" ]	X86CallLowering11	lowerReturn	X86	CPU	LLVM	15,947	231	1	[]
[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "node_names", ".", "empty", "(", ")", ")", "{", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "RET_FLAG", "]", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "CellSPU", "SPU", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LDRESULT"...	SPUISelLowering1	getTargetNodeName	CellSPU	MPU	LLVM	15,948	351	1	[]
[ "<s>", "static", "bool", "cortexa7_younger", "(", "FILE", "", "file", ",", "int", "verbose", ",", "rtx_insn", "", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "{", "if", "(", "verbose", ">", "5", ")", "fprintf", ...	[ "Return", "true", "if", "and", "only", "if", "this", "insn", "can", "dual-issue", "as", "younger", "." ]	[ "arm", "0", "5", "\";; not cortexa7_younger %d\\n\"" ]	arm	cortexa7_younger	arm	CPU	GCC	15,949	102	1	[]
[ "<s>", "static", "bool", "isBranch", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "AMDGPU", "::", "BRANCH", "\|\|", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_i32", "\|\|", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_f32", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]	[ "R600" ]	R600InstrInfo11	isBranch	R600	GPU	LLVM	15,950	28	1	[]
[ "<s>", "bool", "xxspltib_constant_p", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "", "num_insns_ptr", ",", "int", "", "constant_ptr", ")", "{", "size_t", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "size_t", "i", ";", "HOST_W...	[ "Return", "true", "if", "OP", "is", "of", "the", "given", "MODE", "and", "can", "be", "synthesized", "with", "ISA", "3.0", "instructions", "(", "xxspltib", ",", "vupkhsb/vextsb2w/vextb2d", ")", ".", "Return", "the", "number", "of", "instructions", "needed", ...	[ "powerpcspe", "1", "256", "0", "128", "127", "0", "128", "127", "1", "128", "127", "1", "0", "1", "0", "1", "1", "0", "1", "2" ]	powerpcspe	xxspltib_constant_p	powerpcspe	CPU	GCC	15,951	456	1	[]
[ "<s>", "unsigned", "int", "rs6000_dbx_register_number", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "SPE_HIGH_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_SPE_HIGH_REGNO", "+", "1200", ";", "if", ...	[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]	[ "rs6000", "1200", "0", "2", "63", "108", "109", "1", "64", "86", "101", "1124", "356", "67", "99", "612" ]	rs60004	rs6000_dbx_register_number	rs6000	CPU	GCC	15,952	163	1	[]
[ "<s>", "bool", "aarch64_process_target_attr", "(", "tree", "args", ",", "const", "char", "*", "pragma_or_attr", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "do", "{", "tree", "head", "=", "TREE_VALUE", "(", "args", ")...	[ "Parse", "the", "tree", "in", "ARGS", "that", "contains", "the", "target", "attribute", "information", "and", "update", "the", "global", "target", "options", "space", ".", "PRAGMA_OR_ATTR", "is", "a", "string", "to", "be", "used", "in", "error", "messages", ...	[ "aarch64", "\"attribute %<target%> argument not a string\"", "1", "0", "\"malformed target %s value\"", "\",\"", "0", "\"target %s %qs is invalid\"", "\",\"", "1", "\"malformed target %s list %qs\"" ]	aarch644	aarch64_process_target_attr	aarch64	CPU	GCC	15,953	240	1	[]
[ "<s>", "static", "rtx_insn", "", "emit_window_save", "(", "rtx", "increment", ")", "{", "rtx_insn", "", "insn", "=", "emit_insn", "(", "gen_window_save", "(", "increment", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note...	[ "Emit", "a", "window_save", "insn", "." ]	[ "sparc", "1" ]	sparc	emit_window_save	sparc	CPU	GCC	15,954	81	1	[]
[ "<s>", "static", "void", "mips_set_compression_mode", "(", "unsigned", "int", "compression_mode", ")", "{", "if", "(", "compression_mode", "==", "old_compression_mode", ")", "return", ";", "target_flags", "=", "mips_base_target_flags", ";", "flag_schedule_insns", "=", ...	[ "Set", "up", "the", "target-dependent", "global", "state", "for", "ISA", "mode", "COMPRESSION_MODE", ",", "which", "is", "either", "MASK_MIPS16", "or", "MASK_MICROMIPS", "." ]	[ "mips", "0", "0", "0", "0", "127", "0", "\"MIPS16 PIC for ABIs other than o32 and o64\"", "\"MIPS16 -mxgot code\"", "\"hard-float MIPS16 code for ABIs other than o32 and o64\"", "0", "8", "0", "8", "0", "8", "32768", "32767", "0x8000" ]	mips4	mips_set_compression_mode	mips	CPU	GCC	15,955	260	1	[]
[ "<s>", "int", "find_post_update_rtx", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_rtx", ";", "int", "i", ",", "len", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ...	[ "Find", "the", "post", "update", "rtx", "in", "INSN", ".", "If", "INSN", "is", "a", "load/store", "multiple", "insn", ",", "the", "function", "returns", "the", "vector", "index", "of", "its", "parallel", "part", ".", "If", "INSN", "is", "a", "single", ...	[ "nds32", "0", "1", "0", "0", "1" ]	nds32-utils	find_post_update_rtx	nds32	CPU	GCC	15,956	155	1	[]
[ "<s>", "static", "void", "frv_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "machine_mode", "xmode", "=", "(", ...	[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "summarizer", "variable", "CUM", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", ".", "The", "values", "MODE", ",", "TYPE", "and", "NAMED", "describe",...	[ "frv", "1", "\"function_adv: words = %2d, mode = %4s, named = %d, size = %3d\\n\"" ]	frv	frv_function_arg_advance	frv	VLIW	GCC	15,957	102	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]	MipsISelLowering38	getOpndList	Mips	CPU	LLVM	15,958	371	1	[]
[ "<s>", "MCSectionGBZ80", "", "GBZ80TargetObjectFile", "::", "getSection", "(", "SectionKind", "Kind", ",", "StringRef", "N", ",", "GBSectionType", "T", ",", "uint16_t", "A", ",", "unsigned", "B", ",", "unsigned", "Align", ",", "const", "GlobalObject", "", "G...	[ "Get", "the", "section", "associated", "with", "a", "defined", ",", "non-absolute", "symbol", "." ]	[ "GBZ80", "GB", "GB", "GB", "GB", "GB", "GB" ]	GBZ80TargetObjectFile	getSection	GBZ80	MPU	LLVM	15,959	87	1	[]
[ "<s>", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", ...	[ "Matches", "check", "string", "and", "its", "``", "not", "strings", "''", "and/or", "``", "dag", "strings", "''", "." ]	[ "ARM" ]	ARMDisassembler13	Check	ARM	CPU	LLVM	15,960	54	1	[]
[ "<s>", "static", "void", "arc_override_options", "(", "void", ")", "{", "if", "(", "arc_cpu", "==", "PROCESSOR_NONE", ")", "arc_cpu", "=", "PROCESSOR_ARC700", ";", "if", "(", "arc_size_opt_level", "==", "3", ")", "optimize_size", "=", "1", ";", "if", "(", ...	[ "Check", "ARC", "options", ",", "generate", "derived", "target", "attributes", "." ]	[ "arc", "3", "1", "255", "1", "0", "1" ]	arc4	arc_override_options	arc	MPU	GCC	15,961	77	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUCallLowering47	lowerFormalArguments	AMDGPU	GPU	LLVM	15,962	30	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "cris_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "basic_align", ")", "{", "return", "MAX", "(", "cris_preferred_minimum_alignment", "(", ")", ",", "basic_align", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Note", "that", "this", "hook", "has", "the", "effect", "of", "making", "gcc", "believe", "that", "ALL", "references", "to", "constant", "stuff", "(", "in", "code", "segment", ",", "like", "strings", ")", "have", ...	[ "cris" ]	cris	cris_constant_alignment	cris	MPU	GCC	15,963	21	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if"...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]	ARMBaseInstrInfo (2)	PredicateInstruction	ARM	CPU	LLVM	15,964	164	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", ";", "return", "true", ";", "}", ...	[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]	[ "PowerPC", "PPC" ]	PPCISelLowering (2)7	useLoadStackGuardNode	PowerPC	CPU	LLVM	15,965	28	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine	ARMBaseTargetMachine	ARM	CPU	LLVM	15,966	289	1	[]
[ "<s>", "static", "rtx", "c6x_sched_dfa_pre_cycle_insn", "(", "void", ")", "{", "return", "const0_rtx", ";", "}", "</s>" ]	[ "Used", "together", "with", "the", "collapse_ndfa", "option", ",", "this", "ensures", "that", "we", "reach", "a", "deterministic", "automaton", "state", "before", "trying", "to", "advance", "a", "cycle", ".", "With", "collapse_ndfa", ",", "genautomata", "creates...	[ "c6x" ]	c6x	c6x_sched_dfa_pre_cycle_insn	c6x	VLIW	GCC	15,967	11	1	[]
[ "<s>", "void", "LanaiInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annotation", ",", "const", "MCSubtargetInfo", "&", ")", "{", "if", "(", "!", "printAlias", "(", "MI", ",", "OS", ")...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Lanai", "Lanai" ]	LanaiInstPrinter	printInst	Lanai	CPU	LLVM	15,968	55	1	[]
[ "<s>", "static", "unsigned", "long", "rs6000_arg_size", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "el...	[ "Compute", "the", "size", "(", "in", "words", ")", "of", "a", "function", "argument", "." ]	[ "rs6000", "3", "2", "7", "3" ]	rs60003	rs6000_arg_size	rs6000	CPU	GCC	15,969	62	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "AMDGPU" ]	AMDGPUDiagnosticInfoUnsupported	classof	AMDGPU	GPU	LLVM	15,970	22	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "==", "64",...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM", "64" ]	ARMISelLowering (2)3	shouldExpandAtomicLoadInIR	ARM	CPU	LLVM	15,971	39	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "if", "(", "!", "I", "->",...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "RISCV", "RISCV", "1", "Intrinsic::fma", "0", "1", "0" ]	RISCVISelLowering18	shouldSinkOperands	RISCV	CPU	LLVM	15,972	412	1	[]
[ "<s>", "static", "const", "simd_vec_cost", "", "aarch64_simd_vec_costs_for_flags", "(", "unsigned", "int", "flags", ")", "{", "const", "cpu_vector_cost", "", "costs", "=", "aarch64_tune_params", ".", "vec_costs", ";", "if", "(", "(", "flags", "&", "VEC_ANY_SVE",...	[ "Return", "the", "appropriate", "SIMD", "costs", "for", "vectors", "with", "VEC_", "*", "flags", "FLAGS", "." ]	[ "aarch64" ]	aarch641	aarch64_simd_vec_costs_for_flags	aarch64	CPU	GCC	15,973	43	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...	WebAssemblyReplacePhysRegs2	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	15,974	281	1	[]
[ "<s>", "static", "tree", "build_processor_model_struct", "(", "void", ")", "{", "const", "char", "*", "field_name", "[", "]", "=", "{", "\"__cpu_vendor\"", ",", "\"__cpu_type\"", ",", "\"__cpu_subtype\"", ",", "\"__cpu_features\"", "}", ";", "tree", "field", "="...	[ "This", "builds", "the", "processor_model", "struct", "type", "defined", "in", "libgcc/config/i386/cpuinfo.c" ]	[ "i386", "\"__cpu_vendor\"", "\"__cpu_type\"", "\"__cpu_subtype\"", "\"__cpu_features\"", "0", "3", "3", "\"__processor_model\"" ]	i386-builtins	build_processor_model_struct	i386	CPU	GCC	15,975	154	1	[]
[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"*** Machine Function before Domain Reassignment *\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "\"* Machine Function after Domain Reassignment ***\\n\"" ]	X86DomainReassignment1	runOnMachineFunction	X86	CPU	LLVM	15,976	295	1	[]
[ "<s>", "void", "XtensaInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Xtensa", "Xtensa", "Xtensa::GPRRegClass", "Xtensa::MOV_r", "\"Impossible reg-to-reg copy\"" ]	XtensaInstrInfo	copyPhysReg	Xtensa	MPU	LLVM	15,977	77	1	[]
[ "<s>", "DecodeStatus", "AGCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AGC", "AGC", "support::endian", "0xFFFE", "1", "AGC::EXTEND", "2", "support::endian", "2", "0xFFFE", "1", "4" ]	AGCDisassembler	getInstruction	AGC	MPU	LLVM	15,978	156	1	[]
[ "<s>", "const", "uint16_t", "", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Sparc", "Sparc" ]	SparcRegisterInfo13	getCalleeSavedRegs	Sparc	CPU	LLVM	15,979	18	1	[]
[ "<s>", "bool", "aarch64_simd_shift_imm_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "left", ")", "{", "x", "=", "unwrap_const_vec_duplicate", "(", "x", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "return", "false", ";",...	[ "Check", "of", "immediate", "shift", "constants", "are", "within", "range", "." ]	[ "aarch64", "0", "1", "1" ]	aarch64	aarch64_simd_shift_imm_p	aarch64	CPU	GCC	15,980	75	1	[]
[ "<s>", "void", "m32r_init_expanders", "(", "void", ")", "{", "}", "</s>" ]	[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "m32r" ]	m32r	m32r_init_expanders	m32r	MPU	GCC	15,981	7	1	[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "hasVarSizedObjec...	[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]	[ "AArch64", "AArch64" ]	AArch64RegisterInfo (2)	useFPForScavengingIndex	AArch64	CPU	LLVM	15,982	37	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+dx10-clamp,+load-sto...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+dx10-clamp,+load-store-opt,\"", "\"+flat-address-space,+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "\"+enable-prt-strict-null,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "...	AMDGPUSubtarget28	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	15,983	185	1	[]
[ "<s>", "static", "void", "rl78_alloc_physical_registers_cmp", "(", "rtx_insn", "", "insn", ")", "{", "int", "tmp_id", ";", "rtx", "saved_op1", ";", "rtx_insn", "", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "first", ";", "OP", ...	[ "Devirtualize", "a", "compare", "insn", "." ]	[ "rl78", "1", "1", "2", "2", "1", "1", "1", "2", "0", "2", "2", "2", "1", "2", "1", "2", "1", "2", "1", "2", "1", "3", "2", "1", "3", "1", "2", "1", "2", "1", "1", "1", "2", "2" ]	rl783	rl78_alloc_physical_registers_cmp	rl78	MPU	GCC	15,984	462	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "Char", ",", "SD...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "MVT::Glue", "SystemZISD::SELECT_CCMASK"...	SystemZSelectionDAGInfo8	EmitTargetCodeForMemchr	SystemZ	CPU	LLVM	15,985	271	1	[]
[ "<s>", "const", "uint16_t", "", "SPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "SPU_CalleeSaveRegs", "[", "]", "=", "{", "SPU", "::", "R80", ",", "SPU", "::", "R81...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "CellSPU", "SPU", "SPU", "SPU::R80", "SPU::R81", "SPU::R82", "SPU::R83", "SPU::R84", "SPU::R85", "SPU::R86", "SPU::R87", "SPU::R88", "SPU::R89", "SPU::R90", "SPU::R91", "SPU::R92", "SPU::R93", "SPU::R94", "SPU::R95", "SPU::R96", "SPU::R97", "SPU::R98", "SPU::R99", "SPU:...	SPURegisterInfo4	getCalleeSavedRegs	CellSPU	MPU	LLVM	15,986	233	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"LM32 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "LM32", "\"LM32 DAG->DAG Pattern Instruction Selection\"" ]	LM32ISelDAGToDAG	getPassName	LM32	MPU	LLVM	15,987	13	1	[]
[ "<s>", "size_t", "size", "(", ")", "const", "{", "return", "Vector", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonBitTracker (2)	size	Hexagon	DSP	LLVM	15,988	14	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget26OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...	[ "getBranchTarget26OpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTarget26OpValue expects only expressions or immediates\"", "4", "0", "Mips::fixup_MIPS_PC26_S2", "0" ]	MipsMCCodeEmitter (2)	getBranchTarget26OpValue	Mips	CPU	LLVM	15,989	120	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget64	AArch64Subtarget	AArch64	CPU	LLVM	15,990	128	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "getLoopAnalysisUsage", "(", "AU",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TPC" ]	TPCIndexSpace	getAnalysisUsage	TPC	Virtual ISA	LLVM	15,991	31	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"Too big...	AlphaRegisterInfo	emitPrologue	Alpha	MPU	LLVM	15,992	497	1	[]
[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ","...	[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPURegisterBankInfo13	copyCost	AMDGPU	GPU	LLVM	15,993	33	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "T...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "X86", "X86", "64", "32", "\"Unknown atomic operation\"" ]	X86ISelLowering (2)8	shouldExpandAtomicRMWInIR	X86	CPU	LLVM	15,994	168	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "register", "rtx", "addr", ")", "{", "rtx", "reg", ";", "rtx", "offset", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ","...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "spu", "1", "1", "16", "0", "\"0(%s)\"", "0", "1", "\"%s,%s\"", "\"(%s)\"" ]	spu	print_operand_address	spu	MPU	GCC	15,995	218	1	[]
[ "<s>", "int", "same_cmp_following_p", "(", "rtx", "i1", ")", "{", "rtx_insn", "", "i2", ",", "", "i3", ";", "i2", "=", "next_nonnote_insn", "(", "i1", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "0", ";", "i3", "=", "next_nonnote_insn",...	[ "Return", "nonzero", "if", "we", "have", "the", "same", "comparison", "insn", "as", "I1", "two", "insns", "after", "I1", ".", "I1", "is", "assumed", "to", "be", "a", "comparison", "insn", "." ]	[ "h8300", "0", "0" ]	h83004	same_cmp_following_p	h8300	MPU	GCC	15,996	78	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "FPDiff", "=", "RegInfo", "->", "hasFP", "(", "MF", ")", "?", "1", ":", "0"...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "X86", "X86", "1", "0", "0", "X86::GR32RegClassID", "4", "X86::GR64RegClassID", "8", "X86::VR128RegClassID", "10", "4", "X86::VR64RegClassID", "4" ]	X86ISelLowering73	getRegPressureLimit	X86	CPU	LLVM	15,997	90	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM2", "2", "RISCVOp::OPERAND_UIMM3", "3", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM7", "7", "RISCVOp::O...	RISCVInstrInfo22	verifyInstruction	RISCV	CPU	LLVM	15,998	349	1	[]
[ "<s>", "void", "M680x0FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes",...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "M680x0", "M680x0", "0", "1LL", "31", "1", "0", "M680x0::D0", "M680x0::D0", "M680x0::MOV32ri", "3", "0" ]	M680x0FrameLowering	emitSPUpdate	M680x0	MPU	LLVM	15,999	275	1	[]

[ "<s>", "void", "MSP430InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "MSP430", "MSP430" ]

MSP430InstPrinter

printInst

MSP430

MPU

LLVM

15,900

33

1

[]

[ "<s>", "bool", "Mips16TargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "Mips", "Mips", "Mips" ]

Mips16ISelLowering (2)

isEligibleForTailCallOptimization

Mips

CPU

LLVM

15,901

24

1

[]

[ "<s>", "int", "condexec_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "machine_mode", "op_mode", "=", "GET_MODE", "(", "op", ")", ";", "rtx", "addr", ";", "if", "(", "mode", "!=", "VOIDmode", "&&", "op_mode", "!=", "mode", ")"...

[ "Return", "true", "if", "the", "memory", "operand", "is", "one", "that", "can", "be", "conditionally", "executed", "." ]

[ "frv", "0" ]

frv3

condexec_memory_operand

frv

VLIW

GCC

15,902

95

1

[]

[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "TagHeaderSize", "=", "1", "+", "4", ";", "Streamer", ".", "EmitIntValue", "(", "Ven...

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "ARM", "4", "1", "1", "4", "4", "0", "0", "1", "ARMBuildAttrs::File", "1", "4", "0", "0", "0", "0", "0", "1", "0", "\"Invalid attribute type\"" ]

ARMAsmPrinter96

Finish

ARM

CPU

LLVM

15,903

192

1

[]

[ "<s>", "TargetTransformInfo", "ARMBaseTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "ARMTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine

getTargetTransformInfo

ARM

CPU

LLVM

15,904

23

1

[]

[ "<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC...

[ "addLiveIn", "-", "Add", "the", "specified", "register", "as", "a", "live-in", "." ]

[ "Nios2" ]

Nios2ISelLowering

addLiveIn

Nios2

MPU

LLVM

15,905

48

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SystemZXPLINK64Registers", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SystemZ_XPLINK64_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "SystemZ", "SystemZXPLINK64Registers::getCalleeSavedRegs", "SystemZ" ]

SystemZRegisterInfo21

getCalleeSavedRegs

SystemZ

CPU

LLVM

15,906

18

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "getStackAddress", "(", "unsigned", "StackWidth", ",", "unsigned", "ElemIdx", ",", "unsigned", "&", "Channel", ",", "unsigned", "&", "PtrIncr", ")", "const", "{", "switch", "(", "StackWidth", ")", "{", "default", ":",...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "AMDGPU", "R600", "1", "0", "0", "1", "0", "2", "2", "2", "1", "0", "4", "0" ]

R600ISelLowering (2)

getStackAddress

AMDGPU

GPU

LLVM

15,907

101

1

[]

[ "<s>", "static", "void", "allocateSpecialInputVGPRs", "(", "CCState", "&", "CCInfo", ",", "MachineFunction", "&", "MF", ",", "const", "SIRegisterInfo", "&", "TRI", ",", "SIMachineFunctionInfo", "&", "Info", ")", "{", "if", "(", "Info", ".", "hasWorkItemIDX", "...

[ "Allocate", "implicit", "function", "VGPR", "arguments", "at", "the", "end", "of", "allocated", "user", "arguments", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::VGPR_32RegClass", "SI", "AMDGPU::VGPR_32RegClass", "SI", "AMDGPU::VGPR_32RegClass" ]

SIISelLowering114

allocateSpecialInputVGPRs

AMDGPU

GPU

LLVM

15,908

152

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "LDriw", ":", "case", "Hexagon", "::", "LDriw_f", ":", ...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDriw_f", "Hexagon::STriw", "Hexagon::STriw_f", "4", "0", "\"Offset has incorrect alignment\"", "Hexagon", "Hexagon", "Hexagon::LDrid", "Hexagon::LDrid_f", "Hexagon::STrid", "Hexagon::STrid_f", "8", "0", "\"Offset has incorrect alig...

HexagonInstrInfo51

isValidOffset

Hexagon

DSP

LLVM

15,909

502

1

[]

[ "<s>", "bool", "AMDGPULowerIntrinsics", "::", "makeLIDRangeMetadata", "(", "Function", "&", "F", ")", "const", "{", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";", "if", "(", "!", "TPC", ")", "return", "false",...

[ "Creates", "value", "range", "metadata", "on", "an", "workitemid", ".", "*", "intrinsic", "call", "or", "load", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULowerIntrinsics

makeLIDRangeMetadata

AMDGPU

GPU

LLVM

15,910

110

1

[]

[ "<s>", "BitVector", "BlackfinRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "using", "n...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Blackfin", "BF" ]

BlackfinRegisterInfo4

getReservedRegs

Blackfin

DSP

LLVM

15,911

190

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", ...

SystemZInstrInfo31

loadRegFromStackSlot

SystemZ

CPU

LLVM

15,912

206

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOperandsVOP3", "(", "MachineRegisterInfo", "&", "MRI", ",", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "int", "VOP3Idx", "[", "3", "]", "=", "{...

[ "Fix", "operands", "in", "MI", "to", "satisfy", "constant", "bus", "requirements", "." ]

[ "AMDGPU", "SI", "3", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "0", "AMDGPU::NoRegister", "0", "3", "1", "0", "0", "0" ]

SIInstrInfo91

legalizeOperandsVOP3

AMDGPU

GPU

LLVM

15,913

308

1

[]

[ "<s>", "bool", "ARMConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineConstantPool", "&", "MCP", "=", "*", "MF", ".", "getConstantPool", "(", ")", ";", "TII", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "2", "2", "0", "0", "0", "30", "\"Constant Island pass failed to converge!\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]

ARMConstantIslandPass47

runOnMachineFunction

ARM

CPU

LLVM

15,914

452

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "{", "if", "(", "is16BitMode", "(", ")", ")", "return", "16", ";", "if", "(", "is32BitMode", "(", ")", ")", "return", "32", ";", "if", "(", "is64BitMode", "(", ")", ")", "return", "64", ";", "llvm_unreac...

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "X86", "16", "32", "64", "\"invalid mode\"" ]

X86AsmParser114

getPointerSize

X86

CPU

LLVM

15,915

38

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU", "0", "SI", "SI", "SI", "SI" ]

GCNHazardRecognizer22

PreEmitNoops

AMDGPU

GPU

LLVM

15,916

300

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::STXri", "0", "SP::IntRegsRegClass", "SP::STri", "0", "SP::IntPairRegClass", "SP::STDri", "0", "SP::FPRegsRegClass", "SP::STFri", "0", "SP::DFPRegsRegClass", "SP::STDFri", "0", "SP::QFPRegsRegClass", "SP::STQFri", "0", "\"Can't sto...

SparcInstrInfo24

storeRegToStackSlot

Sparc

CPU

LLVM

15,917

430

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "isPALIGNRMask", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "2", "0" ]

X86ISelLowering170

isShuffleMaskLegal

X86

CPU

LLVM

15,918

143

1

[]

[ "<s>", "int", "m32c_split_psi_p", "(", "rtx", "*", "operands", ")", "{", "fprintf", "(", "stderr", ",", "\"\\nm32c_split_psi_p\\n\"", ")", ";", "debug_rtx", "(", "operands", "[", "0", "]", ")", ";", "debug_rtx", "(", "operands", "[", "1", "]", ")", ";", ...

[ "Returns", "TRUE", "if", "the", "given", "PSImode", "move", "should", "be", "split", ".", "We", "split", "for", "all", "r8c/m16c", "moves", ",", "since", "it", "does", "n't", "support", "them", ",", "and", "for", "POP.L", "as", "we", "can", "only", "*"...

[ "m32c", "\"\\nm32c_split_psi_p\\n\"", "0", "1", "\"yes, A16\\n\"", "1", "1", "1", "0", "\"yes, pop.l\\n\"", "1", "\"no, default\\n\"", "0" ]

m32c

m32c_split_psi_p

m32c

MPU

GCC

15,919

97

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering (2)

LowerCall

XCore

MPU

LLVM

15,920

165

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Alpha DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Alpha", "\"Alpha DAG->DAG Pattern Instruction Selection\"" ]

AlphaISelDAGToDAG1

getPassName

Alpha

MPU

LLVM

15,921

13

1

[]

[ "<s>", "unsigned", "getMaxMemcpyTPInlineSizeThreshold", "(", ")", "const", "{", "return", "128", ";", "}", "</s>" ]

[ "getMaxMemcpyTPInlineSizeThreshold", "-", "Returns", "the", "maximum", "size", "that", "still", "makes", "it", "profitable", "to", "inline", "a", "llvm.memcpy", "as", "a", "Tail", "Predicated", "loop", "." ]

[ "ARM", "128" ]

ARMSubtarget100

getMaxMemcpyTPInlineSizeThreshold

ARM

CPU

LLVM

15,922

10

1

[]

[ "<s>", "unsigned", "M68kInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "iterato...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "M68k", "M68k", "\"code size not handled\"", "0", "M68k::BRA8", "M68k::COND_INVALID" ]

M68kInstrInfo (2)

removeBranch

M68k

MPU

LLVM

15,923

112

1

[]

[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0" ]

X86FastISel110

fastSelectInstruction

X86

CPU

LLVM

15,924

298

1

[]

[ "<s>", "bool", "PatmosAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".word\"", ")", "return", "ParseDirectiveWord", "(", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Patmos", "Patmos", "\".word\"", "4", "\".half\"", "\".hword\"", "2", "\".fstart\"" ]

PatmosAsmParser

ParseDirective

Patmos

VLIW

LLVM

15,925

78

1

[]

[ "<s>", "MCSymbol", "*", "DCPU16MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "Dcpu16", "DCPU16", "\"Unknown target flag on GV operand\"", "0" ]

DCPU16MCInstLower

GetExternalSymbolSymbol

Dcpu16

CPU

LLVM

15,926

48

1

[]

[ "<s>", "static", "void", "output_btfext_core_sections", "(", "void", ")", "{", "size_t", "i", ";", "bpf_core_section_ref", "sec", ";", "dw2_asm_output_data", "(", "4", ",", "sizeof", "(", "struct", "btf_ext_reloc", ")", ",", "\"btfext_core_info_rec_size\"", ")", "...

[ "Output", "all", "CO-RE", "relocation", "sections", "." ]

[ "bpf", "4", "\"btfext_core_info_rec_size\"", "4", "\"btfext_secinfo_sec_name_off\"", "4", "\"btfext_secinfo_num_recs\"" ]

coreout

output_btfext_core_sections

bpf

Virtual ISA

GCC

15,927

81

1

[]

[ "<s>", "static", "bool", "mips_lra_p", "(", "void", ")", "{", "return", "mips_lra_flag", ";", "}", "</s>" ]

[ "Implement", "TARGET_LRA_P", "." ]

[ "mips" ]

mips

mips_lra_p

mips

CPU

GCC

15,928

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM move materializable\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"TVM move materializable\"" ]

TVMMoveMaterializable

getPassName

TVM

Virtual ISA

LLVM

15,929

11

1

[]

[ "<s>", "static", "void", "arm_emit_vfp_multi_reg_pop", "(", "int", "first_reg", ",", "int", "num_regs", ",", "rtx", "base_reg", ")", "{", "int", "i", ",", "j", ";", "rtx", "par", ";", "rtx", "dwarf", "=", "NULL_RTX", ";", "rtx", "tmp", ",", "reg", ";",...

[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", "of", "NUM_REGS", "consecutive", "VFP", "regs", ",", "starting", "at", "FIRST_REG", ".", "Unfortunately", ",", "since", "this", "insn", "does", "no...

[ "arm", "32", "2", "15", "16", "16", "16", "16", "1", "8", "1", "0", "0", "0", "2", "8", "1", "0", "1", "1", "2" ]

arm

arm_emit_vfp_multi_reg_pop

arm

CPU

GCC

15,930

290

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::POST_INC", "ISD::POST_DEC" ]

ARMISelLowering124

getPostIndexedAddressParts

ARM

CPU

LLVM

15,931

168

1

[]

[ "<s>", "void", "arm_register_target_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "arm_pragma_target_parse", ";", "targetm", ".", "resolve_overloaded_builtin", "=", "arm_resolve_overloaded_builtin", ";", "c_register_pragma", "...

[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "arm.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "a...

[ "arm", "\"GCC\"", "\"arm\"" ]

arm-c

arm_register_target_pragmas

arm

CPU

GCC

15,932

34

1

[]

[ "<s>", "void", "CSKYAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "int", "Size", "=", "getDataLayout", "(", ")", ".", "getTypeAllocSize", "(", "MCPV", "->", "getType", "(", ")", ")", ";", "CSKYConstant...

[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "CSKY", "\"unrecognized constant pool value\"", "CSKY", "\"PC\"", "\"_\"", "CSKY" ]

CSKYAsmPrinter1

emitMachineConstantPoolValue

CSKY

CPU

LLVM

15,933

394

1

[]

[ "<s>", "const", "PPCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine15

getSubtargetImpl

PowerPC

CPU

LLVM

15,934

14

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "bool", "has64BitAtomicLoad", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64BitAtomicL...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM", "64" ]

ARMISelLowering12

shouldExpandAtomicLoadInIR

ARM

CPU

LLVM

15,935

85

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "SI", "SI", "SI", "0", "4", "0" ]

SIInstrInfo16

loadRegFromStackSlot

R600

GPU

LLVM

15,936

261

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Lanai", "Lanai" ]

LanaiInstrInfo (2)

expandPostRAPseudo

Lanai

CPU

LLVM

15,937

14

1

[]

[ "<s>", "void", "setType", "(", "StringRef", "Type", ")", "{", "CurType", "=", "Type", ";", "}", "</s>" ]

[ "Set", "the", "low-level", "type", "of", "VReg", "to", "Ty", "." ]

[ "X86" ]

X86AsmParser58

setType

X86

CPU

LLVM

15,938

12

1

[]

[ "<s>", "void", "cr16_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libfunc", "ATTRIBUTE_UNUSED", ")", "{", "tree", "param", ",", "next_param", ";", "cum", "->", "ints", "=", "0", ";", "for", "(", "param", "=...

[ "Implements", "the", "macro", "INIT_CUMULATIVE_ARGS", "defined", "in", "cr16.h", "." ]

[ "cr16", "0", "0", "1" ]

cr16

cr16_init_cumulative_args

cr16

MPU

GCC

15,939

87

1

[]

[ "<s>", "static", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "size_t", "uns_fncode", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "uns_fncode", "]", ".", "name"...

[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]

[ "rs6000", "0", "\"%qs is only valid for the cell processor\"", "0", "\"%qs requires the %qs option\"", "\"-mvsx\"", "0", "\"%qs requires the %qs option\"", "\"-mhtm\"", "0", "\"%qs requires the %qs option\"", "\"-maltivec\"", "\"%qs requires the %qs and %qs options\"", "\"-mhard-dfp\"", ...

rs6000-call1

rs6000_invalid_builtin

rs6000

CPU

GCC

15,940

473

1

[]

[ "<s>", "bool", "OptimizeLEAPass", "::", "isReplaceable", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Last", ",", "int64_t", "&", "AddrDispShift", ")", "const", "{", "assert", "(", "isLEA", "(", "First", ")", "&&", "isLEA",...

[ "Check", "whether", "metadata", "is", "replaceable", "." ]

[ "X86", "\"The function works only with LEA instructions\"", "1", "1", "0", "0", "0", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "0", "X86::AddrBaseReg", "X86::AddrDisp", "32", "X86::AddrDisp" ]

X86OptimizeLEAs1

isReplaceable

X86

CPU

LLVM

15,941

286

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser

isMem

OR1K

CPU

LLVM

15,942

12

1

[]

[ "<s>", "static", "bool", "v850_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_mspace", ":", "target_flags", "|=", "MASK_EP", "|", "MA...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "v850" ]

v8503

v850_handle_option

v850

MPU

GCC

15,943

107

1

[]

[ "<s>", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ")", "{", "if", "(", "GET_CODE", "(", "orig", ")", "==", "LABEL_REF", "||", "(", "GET_CODE", "(", "orig", ")", "==", "SYMBOL_REF", "&&", "(", "CONSTANT_POOL_ADDRESS_P", "(", "...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "mn10300", "0", "0" ]

mn103003

legitimize_pic_address

mn10300

MPU

GCC

15,944

111

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", "->", "getOperand", "(", "1", ...

[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]

[ "AArch64", "AArch64", "1", "\"Expected a reg operand.\"", "2", "1", "AArch64::LDURQi", "AArch64::STURQi", "AArch64::LDRQui", "AArch64::STRQui" ]

AArch64InstrInfo110

isCandidateToMergeOrPair

AArch64

CPU

LLVM

15,945

154

1

[]

[ "<s>", "static", "tree", "cris_md_asm_clobbers", "(", "tree", "outputs", ",", "tree", "inputs", ",", "tree", "in_clobbers", ")", "{", "HARD_REG_SET", "mof_set", ";", "tree", "clobbers", ";", "tree", "t", ";", "CLEAR_HARD_REG_SET", "(", "mof_set", ")", ";", "...

[ "Worker", "function", "for", "TARGET_MD_ASM_CLOBBERS", "." ]

[ "cris" ]

cris3

cris_md_asm_clobbers

cris

MPU

GCC

15,946

205

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "0", "4", "X86", "X86", "X86" ]

X86CallLowering11

lowerReturn

X86

CPU

LLVM

15,947

231

1

[]

[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "if", "(", "node_names", ".", "empty", "(", ")", ")", "{", "node_names", "[", "(", "unsigned", ")", "SPUISD", "::", "RET_FLAG", "]", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "CellSPU", "SPU", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LDRESULT"...

SPUISelLowering1

getTargetNodeName

CellSPU

MPU

LLVM

15,948

351

1

[]

[ "<s>", "static", "bool", "cortexa7_younger", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "{", "if", "(", "verbose", ">", "5", ")", "fprintf", ...

[ "Return", "true", "if", "and", "only", "if", "this", "insn", "can", "dual-issue", "as", "younger", "." ]

[ "arm", "0", "5", "\";; not cortexa7_younger %d\\n\"" ]

arm

cortexa7_younger

arm

CPU

GCC

15,949

102

1

[]

[ "<s>", "static", "bool", "isBranch", "(", "unsigned", "Opcode", ")", "{", "return", "Opcode", "==", "AMDGPU", "::", "BRANCH", "||", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_i32", "||", "Opcode", "==", "AMDGPU", "::", "BRANCH_COND_f32", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "is", "a", "conditional", ",", "unconditional", ",", "or", "indirect", "branch", "." ]

[ "R600" ]

R600InstrInfo11

isBranch

R600

GPU

LLVM

15,950

28

1

[]

[ "<s>", "bool", "xxspltib_constant_p", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "*", "num_insns_ptr", ",", "int", "*", "constant_ptr", ")", "{", "size_t", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "size_t", "i", ";", "HOST_W...

[ "Return", "true", "if", "OP", "is", "of", "the", "given", "MODE", "and", "can", "be", "synthesized", "with", "ISA", "3.0", "instructions", "(", "xxspltib", ",", "vupkhsb/vextsb2w/vextb2d", ")", ".", "Return", "the", "number", "of", "instructions", "needed", ...

[ "powerpcspe", "1", "256", "0", "128", "127", "0", "128", "127", "1", "128", "127", "1", "0", "1", "0", "1", "1", "0", "1", "2" ]

powerpcspe

xxspltib_constant_p

powerpcspe

CPU

GCC

15,951

456

1

[]

[ "<s>", "unsigned", "int", "rs6000_dbx_register_number", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "SPE_HIGH_REGNO_P", "(", "regno", ")", ")", "return", "regno", "-", "FIRST_SPE_HIGH_REGNO", "+", "1200", ";", "if", ...

[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]

[ "rs6000", "1200", "0", "2", "63", "108", "109", "1", "64", "86", "101", "1124", "356", "67", "99", "612" ]

rs60004

rs6000_dbx_register_number

rs6000

CPU

GCC

15,952

163

1

[]

[ "<s>", "bool", "aarch64_process_target_attr", "(", "tree", "args", ",", "const", "char", "*", "pragma_or_attr", ")", "{", "if", "(", "TREE_CODE", "(", "args", ")", "==", "TREE_LIST", ")", "{", "do", "{", "tree", "head", "=", "TREE_VALUE", "(", "args", ")...

[ "Parse", "the", "tree", "in", "ARGS", "that", "contains", "the", "target", "attribute", "information", "and", "update", "the", "global", "target", "options", "space", ".", "PRAGMA_OR_ATTR", "is", "a", "string", "to", "be", "used", "in", "error", "messages", ...

[ "aarch64", "\"attribute %<target%> argument not a string\"", "1", "0", "\"malformed target %s value\"", "\",\"", "0", "\"target %s %qs is invalid\"", "\",\"", "1", "\"malformed target %s list %qs\"" ]

aarch644

aarch64_process_target_attr

aarch64

CPU

GCC

15,953

240

1

[]

[ "<s>", "static", "rtx_insn", "*", "emit_window_save", "(", "rtx", "increment", ")", "{", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_window_save", "(", "increment", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note...

[ "Emit", "a", "window_save", "insn", "." ]

[ "sparc", "1" ]

sparc

emit_window_save

sparc

CPU

GCC

15,954

81

1

[]

[ "<s>", "static", "void", "mips_set_compression_mode", "(", "unsigned", "int", "compression_mode", ")", "{", "if", "(", "compression_mode", "==", "old_compression_mode", ")", "return", ";", "target_flags", "=", "mips_base_target_flags", ";", "flag_schedule_insns", "=", ...

[ "Set", "up", "the", "target-dependent", "global", "state", "for", "ISA", "mode", "COMPRESSION_MODE", ",", "which", "is", "either", "MASK_MIPS16", "or", "MASK_MICROMIPS", "." ]

[ "mips", "0", "0", "0", "0", "127", "0", "\"MIPS16 PIC for ABIs other than o32 and o64\"", "\"MIPS16 -mxgot code\"", "\"hard-float MIPS16 code for ABIs other than o32 and o64\"", "0", "8", "0", "8", "0", "8", "32768", "32767", "0x8000" ]

mips4

mips_set_compression_mode

mips

CPU

GCC

15,955

260

1

[]

[ "<s>", "int", "find_post_update_rtx", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_rtx", ";", "int", "i", ",", "len", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD_MULTIPLE", ":", "case", "TYPE_STORE_MULTIPLE", ...

[ "Find", "the", "post", "update", "rtx", "in", "INSN", ".", "If", "INSN", "is", "a", "load/store", "multiple", "insn", ",", "the", "function", "returns", "the", "vector", "index", "of", "its", "parallel", "part", ".", "If", "INSN", "is", "a", "single", ...

[ "nds32", "0", "1", "0", "0", "1" ]

nds32-utils

find_post_update_rtx

nds32

CPU

GCC

15,956

155

1

[]

[ "<s>", "static", "void", "frv_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "machine_mode", "xmode", "=", "(", ...

[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "summarizer", "variable", "CUM", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", ".", "The", "values", "MODE", ",", "TYPE", "and", "NAMED", "describe",...

[ "frv", "1", "\"function_adv: words = %2d, mode = %4s, named = %d, size = %3d\\n\"" ]

frv

frv_function_arg_advance

frv

VLIW

GCC

15,957

102

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]

MipsISelLowering38

getOpndList

Mips

CPU

LLVM

15,958

371

1

[]

[ "<s>", "MCSectionGBZ80", "*", "GBZ80TargetObjectFile", "::", "getSection", "(", "SectionKind", "Kind", ",", "StringRef", "N", ",", "GBSectionType", "T", ",", "uint16_t", "A", ",", "unsigned", "B", ",", "unsigned", "Align", ",", "const", "GlobalObject", "*", "G...

[ "Get", "the", "section", "associated", "with", "a", "defined", ",", "non-absolute", "symbol", "." ]

[ "GBZ80", "GB", "GB", "GB", "GB", "GB", "GB" ]

GBZ80TargetObjectFile

getSection

GBZ80

MPU

LLVM

15,959

87

1

[]

[ "<s>", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", ...

[ "Matches", "check", "string", "and", "its", "``", "not", "strings", "''", "and/or", "``", "dag", "strings", "''", "." ]

[ "ARM" ]

ARMDisassembler13

Check

ARM

CPU

LLVM

15,960

54

1

[]

[ "<s>", "static", "void", "arc_override_options", "(", "void", ")", "{", "if", "(", "arc_cpu", "==", "PROCESSOR_NONE", ")", "arc_cpu", "=", "PROCESSOR_ARC700", ";", "if", "(", "arc_size_opt_level", "==", "3", ")", "optimize_size", "=", "1", ";", "if", "(", ...

[ "Check", "ARC", "options", ",", "generate", "derived", "target", "attributes", "." ]

[ "arc", "3", "1", "255", "1", "0", "1" ]

arc4

arc_override_options

arc

MPU

GCC

15,961

77

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUCallLowering47

lowerFormalArguments

AMDGPU

GPU

LLVM

15,962

30

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "cris_constant_alignment", "(", "const_tree", ",", "HOST_WIDE_INT", "basic_align", ")", "{", "return", "MAX", "(", "cris_preferred_minimum_alignment", "(", ")", ",", "basic_align", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", ".", "Note", "that", "this", "hook", "has", "the", "effect", "of", "making", "gcc", "believe", "that", "ALL", "references", "to", "constant", "stuff", "(", "in", "code", "segment", ",", "like", "strings", ")", "have", ...

[ "cris" ]

cris

cris_constant_alignment

cris

MPU

GCC

15,963

21

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if"...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]

ARMBaseInstrInfo (2)

PredicateInstruction

ARM

CPU

LLVM

15,964

164

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetLinux", "(", ")", ")", "return", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", ";", "return", "true", ";", "}", ...

[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]

[ "PowerPC", "PPC" ]

PPCISelLowering (2)7

useLoadStackGuardNode

PowerPC

CPU

LLVM

15,965

28

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine

ARMBaseTargetMachine

ARM

CPU

LLVM

15,966

289

1

[]

[ "<s>", "static", "rtx", "c6x_sched_dfa_pre_cycle_insn", "(", "void", ")", "{", "return", "const0_rtx", ";", "}", "</s>" ]

[ "Used", "together", "with", "the", "collapse_ndfa", "option", ",", "this", "ensures", "that", "we", "reach", "a", "deterministic", "automaton", "state", "before", "trying", "to", "advance", "a", "cycle", ".", "With", "collapse_ndfa", ",", "genautomata", "creates...

[ "c6x" ]

c6x

c6x_sched_dfa_pre_cycle_insn

c6x

VLIW

GCC

15,967

11

1

[]

[ "<s>", "void", "LanaiInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annotation", ",", "const", "MCSubtargetInfo", "&", ")", "{", "if", "(", "!", "printAlias", "(", "MI", ",", "OS", ")...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Lanai", "Lanai" ]

LanaiInstPrinter

printInst

Lanai

CPU

LLVM

15,968

55

1

[]

[ "<s>", "static", "unsigned", "long", "rs6000_arg_size", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "unsigned", "long", "size", ";", "if", "(", "mode", "!=", "BLKmode", ")", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "el...

[ "Compute", "the", "size", "(", "in", "words", ")", "of", "a", "function", "argument", "." ]

[ "rs6000", "3", "2", "7", "3" ]

rs60003

rs6000_arg_size

rs6000

CPU

GCC

15,969

62

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "AMDGPU" ]

AMDGPUDiagnosticInfoUnsupported

classof

AMDGPU

GPU

LLVM

15,970

22

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldExpandAtomicLoadInIR", "(", "LoadInst", "*", "LI", ")", "const", "{", "unsigned", "Size", "=", "LI", "->", "getType", "(", ")", "->", "getPrimitiveSizeInBits", "(", ")", ";", "return", "(", "Size", "==", "64",...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "load", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM", "64" ]

ARMISelLowering (2)3

shouldExpandAtomicLoadInIR

ARM

CPU

LLVM

15,971

39

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "if", "(", "!", "I", "->",...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "RISCV", "RISCV", "1", "Intrinsic::fma", "0", "1", "0" ]

RISCVISelLowering18

shouldSinkOperands

RISCV

CPU

LLVM

15,972

412

1

[]

[ "<s>", "static", "const", "simd_vec_cost", "*", "aarch64_simd_vec_costs_for_flags", "(", "unsigned", "int", "flags", ")", "{", "const", "cpu_vector_cost", "*", "costs", "=", "aarch64_tune_params", ".", "vec_costs", ";", "if", "(", "(", "flags", "&", "VEC_ANY_SVE",...

[ "Return", "the", "appropriate", "SIMD", "costs", "for", "vectors", "with", "VEC_", "*", "flags", "FLAGS", "." ]

[ "aarch64" ]

aarch641

aarch64_simd_vec_costs_for_flags

aarch64

CPU

GCC

15,973

43

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...

WebAssemblyReplacePhysRegs2

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

15,974

281

1

[]

[ "<s>", "static", "tree", "build_processor_model_struct", "(", "void", ")", "{", "const", "char", "*", "field_name", "[", "]", "=", "{", "\"__cpu_vendor\"", ",", "\"__cpu_type\"", ",", "\"__cpu_subtype\"", ",", "\"__cpu_features\"", "}", ";", "tree", "field", "="...

[ "This", "builds", "the", "processor_model", "struct", "type", "defined", "in", "libgcc/config/i386/cpuinfo.c" ]

[ "i386", "\"__cpu_vendor\"", "\"__cpu_type\"", "\"__cpu_subtype\"", "\"__cpu_features\"", "0", "3", "3", "\"__processor_model\"" ]

i386-builtins

build_processor_model_struct

i386

CPU

GCC

15,975

154

1

[]

[ "<s>", "bool", "X86DomainReassignment", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "DisableX86DomainReassignment", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"***** Machine Function before Domain Reassignment *****\\n\"", "X86", "\"Expected MIR to be in SSA form\"", "0", "\"***** Machine Function after Domain Reassignment *****\\n\"" ]

X86DomainReassignment1

runOnMachineFunction

X86

CPU

LLVM

15,976

295

1

[]

[ "<s>", "void", "XtensaInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Xtensa", "Xtensa", "Xtensa::GPRRegClass", "Xtensa::MOV_r", "\"Impossible reg-to-reg copy\"" ]

XtensaInstrInfo

copyPhysReg

Xtensa

MPU

LLVM

15,977

77

1

[]

[ "<s>", "DecodeStatus", "AGCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AGC", "AGC", "support::endian", "0xFFFE", "1", "AGC::EXTEND", "2", "support::endian", "2", "0xFFFE", "1", "4" ]

AGCDisassembler

getInstruction

AGC

MPU

LLVM

15,978

156

1

[]

[ "<s>", "const", "uint16_t", "*", "SparcRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Sparc", "Sparc" ]

SparcRegisterInfo13

getCalleeSavedRegs

Sparc

CPU

LLVM

15,979

18

1

[]

[ "<s>", "bool", "aarch64_simd_shift_imm_p", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "left", ")", "{", "x", "=", "unwrap_const_vec_duplicate", "(", "x", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "x", ")", ")", "return", "false", ";",...

[ "Check", "of", "immediate", "shift", "constants", "are", "within", "range", "." ]

[ "aarch64", "0", "1", "1" ]

aarch64

aarch64_simd_shift_imm_p

aarch64

CPU

GCC

15,980

75

1

[]

[ "<s>", "void", "m32r_init_expanders", "(", "void", ")", "{", "}", "</s>" ]

[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "m32r" ]

m32r

m32r_init_expanders

m32r

MPU

GCC

15,981

7

1

[]

[ "<s>", "bool", "AArch64RegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "MFI", "->", "hasVarSizedObjec...

[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]

[ "AArch64", "AArch64" ]

AArch64RegisterInfo (2)

useFPForScavengingIndex

AArch64

CPU

LLVM

15,982

37

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+dx10-clamp,+load-sto...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+dx10-clamp,+load-store-opt,\"", "\"+flat-address-space,+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "\"+enable-prt-strict-null,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "...

AMDGPUSubtarget28

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

15,983

185

1

[]

[ "<s>", "static", "void", "rl78_alloc_physical_registers_cmp", "(", "rtx_insn", "*", "insn", ")", "{", "int", "tmp_id", ";", "rtx", "saved_op1", ";", "rtx_insn", "*", "prev", "=", "prev_nonnote_nondebug_insn", "(", "insn", ")", ";", "rtx", "first", ";", "OP", ...

[ "Devirtualize", "a", "compare", "insn", "." ]

[ "rl78", "1", "1", "2", "2", "1", "1", "1", "2", "0", "2", "2", "2", "1", "2", "1", "2", "1", "2", "1", "2", "1", "3", "2", "1", "3", "1", "2", "1", "2", "1", "1", "1", "2", "2" ]

rl783

rl78_alloc_physical_registers_cmp

rl78

MPU

GCC

15,984

462

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemchr", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src", ",", "SDValue", "Char", ",", "SD...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memchr", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "MVT::i32", "ISD::AND", "MVT::i32", "255", "MVT::i32", "ISD::ADD", "SystemZISD::SEARCH_STRING", "1", "2", "0", "SystemZ::CCMASK_SRST", "MVT::i32", "SystemZ::CCMASK_SRST_FOUND", "MVT::i32", "MVT::Glue", "SystemZISD::SELECT_CCMASK"...

SystemZSelectionDAGInfo8

EmitTargetCodeForMemchr

SystemZ

CPU

LLVM

15,985

271

1

[]

[ "<s>", "const", "uint16_t", "*", "SPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "SPU_CalleeSaveRegs", "[", "]", "=", "{", "SPU", "::", "R80", ",", "SPU", "::", "R81...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "CellSPU", "SPU", "SPU", "SPU::R80", "SPU::R81", "SPU::R82", "SPU::R83", "SPU::R84", "SPU::R85", "SPU::R86", "SPU::R87", "SPU::R88", "SPU::R89", "SPU::R90", "SPU::R91", "SPU::R92", "SPU::R93", "SPU::R94", "SPU::R95", "SPU::R96", "SPU::R97", "SPU::R98", "SPU::R99", "SPU:...

SPURegisterInfo4

getCalleeSavedRegs

CellSPU

MPU

LLVM

15,986

233

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"LM32 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "LM32", "\"LM32 DAG->DAG Pattern Instruction Selection\"" ]

LM32ISelDAGToDAG

getPassName

LM32

MPU

LLVM

15,987

13

1

[]

[ "<s>", "size_t", "size", "(", ")", "const", "{", "return", "Vector", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonBitTracker (2)

size

Hexagon

DSP

LLVM

15,988

14

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget26OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...

[ "getBranchTarget26OpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTarget26OpValue expects only expressions or immediates\"", "4", "0", "Mips::fixup_MIPS_PC26_S2", "0" ]

MipsMCCodeEmitter (2)

getBranchTarget26OpValue

Mips

CPU

LLVM

15,989

120

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget64

AArch64Subtarget

AArch64

CPU

LLVM

15,990

128

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addPreserved", "<", "ScalarEvolutionWrapperPass", ">", "(", ")", ";", "getLoopAnalysisUsage", "(", "AU",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TPC" ]

TPCIndexSpace

getAnalysisUsage

TPC

Virtual ISA

LLVM

15,991

31

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::LDAHg", "Alpha::R29", "Alpha::R27", "Alpha::LDAg", "Alpha::R29", "Alpha::R29", "Alpha::ALTENT", "8", "0", "1", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R30", "Alpha::R30", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "\"Too big...

AlphaRegisterInfo

emitPrologue

Alpha

MPU

LLVM

15,992

497

1

[]

[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "A", ",", "const", "RegisterBank", "&", "B", ",", "unsigned", "Size", ")", "const", "{", "return", "RegisterBankInfo", "::", "copyCost", "(", "A", ",", "B", ","...

[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPURegisterBankInfo13

copyCost

AMDGPU

GPU

LLVM

15,993

33

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "X86TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "T...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "X86", "X86", "64", "32", "\"Unknown atomic operation\"" ]

X86ISelLowering (2)8

shouldExpandAtomicRMWInIR

X86

CPU

LLVM

15,994

168

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "register", "rtx", "addr", ")", "{", "rtx", "reg", ";", "rtx", "offset", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ","...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "spu", "1", "1", "16", "0", "\"0(%s)\"", "0", "1", "\"%s,%s\"", "\"(%s)\"" ]

spu

print_operand_address

spu

MPU

GCC

15,995

218

1

[]

[ "<s>", "int", "same_cmp_following_p", "(", "rtx", "i1", ")", "{", "rtx_insn", "*", "i2", ",", "*", "i3", ";", "i2", "=", "next_nonnote_insn", "(", "i1", ")", ";", "if", "(", "i2", "==", "NULL", ")", "return", "0", ";", "i3", "=", "next_nonnote_insn",...

[ "Return", "nonzero", "if", "we", "have", "the", "same", "comparison", "insn", "as", "I1", "two", "insns", "after", "I1", ".", "I1", "is", "assumed", "to", "be", "a", "comparison", "insn", "." ]

[ "h8300", "0", "0" ]

h83004

same_cmp_following_p

h8300

MPU

GCC

15,996

78

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "FPDiff", "=", "RegInfo", "->", "hasFP", "(", "MF", ")", "?", "1", ":", "0"...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "X86", "X86", "1", "0", "0", "X86::GR32RegClassID", "4", "X86::GR64RegClassID", "8", "X86::VR128RegClassID", "10", "4", "X86::VR64RegClassID", "4" ]

X86ISelLowering73

getRegPressureLimit

X86

CPU

LLVM

15,997

90

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "const", "MCInstrInfo", "*", "MCII", "=", "STI", ".", "getInstrInfo", "(", ")", ";", "MCInstrDesc", "con...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "RISCV", "RISCV", "RISCVOp::OPERAND_FIRST_RISCV_IMM", "RISCVOp::OPERAND_LAST_RISCV_IMM", "\"Unexpected operand type\"", "RISCVOp::OPERAND_UIMM2", "2", "RISCVOp::OPERAND_UIMM3", "3", "RISCVOp::OPERAND_UIMM4", "4", "RISCVOp::OPERAND_UIMM5", "5", "RISCVOp::OPERAND_UIMM7", "7", "RISCVOp::O...

RISCVInstrInfo22

verifyInstruction

RISCV

CPU

LLVM

15,998

349

1

[]

[ "<s>", "void", "M680x0FrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "isSub", "=", "NumBytes",...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "M680x0", "M680x0", "0", "1LL", "31", "1", "0", "M680x0::D0", "M680x0::D0", "M680x0::MOV32ri", "3", "0" ]

M680x0FrameLowering

emitSPUpdate

M680x0

MPU

LLVM

15,999

275

1

[]