docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "tree", "rs6000_builtin_md_vectorized_function", "(", "tree", "fndecl", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", ...	[ "Implement", "targetm.vectorize.builtin_md_vectorized_function", "." ]	[ "rs6000", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", "4", "4", "2", "2", "4", "4", "2", "2" ]	rs6000-builtin	rs6000_builtin_md_vectorized_function	rs6000	CPU	GCC	16,200	445	1	[]
[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	LanaiAsmBackend	applyFixup	Lanai	CPU	LLVM	16,201	237	1	[]
[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]	RISCVFrameLowering1	getFrameIndexReference	RISCV	CPU	LLVM	16,202	321	1	[]
[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(...	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "X86", "1", "\"Unhandled register type\"", "0", "0", "0xf", "0", "4", "7", "4", "0xf", "0", "0xf", "0", "0xf", "0", "0xf", "7", "0", "0x7", "7", "5", "0", "7", "3", "0" ]	X86DisassemblerDecoder	name	X86	CPU	LLVM	16,203	423	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "Z80", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Z80", "Z80::NumTargetFixupKinds" ]	Z80AsmBackend	getNumFixupKinds	Z80	MPU	LLVM	16,204	12	1	[]
[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "machine_mode", "v2mode", ";", "rtx",...	[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]	[ "i386", "0", "0", "1", "0", "1" ]	i386-expand	expand_vselect_vconcat	i386	CPU	GCC	16,205	142	1	[]
[ "<s>", "static", "rtx", "ix86_validate_address_register", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "!=", "SImode", "&&", "mode", "!=", "DImode", ")", "return", "NULL_RTX", ";", "if", "("...	[ "Determine", "if", "op", "is", "suitable", "RTX", "for", "an", "address", "register", ".", "Return", "naked", "register", "if", "a", "register", "or", "a", "register", "subreg", "is", "found", ",", "otherwise", "return", "NULL_RTX", "." ]	[ "i386" ]	i3864	ix86_validate_address_register	i386	CPU	GCC	16,206	105	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "2", "==", ...	[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]	[ "AArch64", "AArch64", "2", "0", "\"Invalid frame offset\"", "AArch64::VG", "2", "0", "0ULL", "0", "0ULL" ]	AArch64RegisterInfo25	getOffsetOpcodes	AArch64	CPU	LLVM	16,207	187	1	[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "", "GVA", "=", "dyn_cast", "<", ...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Mips", "Mips" ]	MipsTargetObjectFile34	IsGlobalInSmallSection	Mips	CPU	LLVM	16,208	102	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "PowerPC", "PPC", "Intrinsic::ppc_altivec_lvx", "Intrinsic::ppc_altivec_lvxl", "Intrinsic::ppc_altivec_lvebx", "Intrinsic::ppc_altivec_lvehx", "Intrinsic::ppc_altivec_lvewx", "Intrinsic::ppc_vsx_lxvd2x", "Intrinsic::ppc_vsx_lxvw4x", "Intrinsic::ppc_vsx_lxvd2x_be", "Intrinsic::ppc_vsx_lxvw4x_be",...	PPCTargetTransformInfo1	getTgtMemIntrinsic	PowerPC	CPU	LLVM	16,209	208	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86" ]	X86FixupBWInsts	getPassName	X86	CPU	LLVM	16,210	11	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "get...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600" ]	R600RegisterInfo11	getReservedRegs	R600	GPU	LLVM	16,211	235	1	[]
[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "RISCV", "RISCV", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]	RISCVMCCodeEmitter22	encodeInstruction	RISCV	CPU	LLVM	16,212	149	1	[]
[ "<s>", "static", "rtx", "nios2_expand_builtin_insn", "(", "const", "struct", "nios2_builtin_desc", "", "d", ",", "int", "n", ",", "struct", "expand_operand", "", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "maybe_expand_insn", "(", "d", "->", ...	[ "Low-level", "built-in", "expand", "routine", "." ]	[ "nios2", "0", "\"invalid argument to built-in function %s\"", "0" ]	nios2	nios2_expand_builtin_insn	nios2	MPU	GCC	16,213	75	1	[]
[ "<s>", "bool", "PatmosFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Patmos", "Patmos" ]	PatmosFrameLowering	hasFP	Patmos	VLIW	LLVM	16,214	74	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "AArch64" ]	AArch64TargetMachine	getDataLayout	AArch64	CPU	LLVM	16,215	19	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMG...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]	ARMSubtarget28	ARMSubtarget	ARM	CPU	LLVM	16,216	87	1	[]
[ "<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "s...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...	[ "i386", "0", "0" ]	i386-c	ix86_pragma_target_parse	i386	CPU	GCC	16,217	382	1	[]
[ "<s>", "SDValue", "CSKYTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "CSKY", "CSKY", "ISD::OutputArg", "16", "CSKY", "CSKY", "4", "1", "0", "CSKY", "CSKY", "\"Can only return in registers!\"", "CSKY", "MVT::i32", "MVT::f64", "CSKY", "\"Expected return via registers\"", "CSKYISD::BITCAST_TO_LOHI", "MVT::i32", "MVT::i32", "0", "1", "CSKY::R3...	CSKYISelLowering	LowerReturn	CSKY	CPU	LLVM	16,218	504	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", ...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "ARM", "ARM", "0", "ARM", "ARM", "ARM", "0" ]	ARMFastISel17	fastMaterializeConstant	ARM	CPU	LLVM	16,219	118	1	[]
[ "<s>", "void", "addUse", "(", "long", "pos", ")", "{", "uses", ".", "set", "(", "pos", ")", ";", "}", "</s>" ]	[ "Add", "a", "virtual", "register", "use", "operand", "." ]	[ "Patmos" ]	RAInfo	addUse	Patmos	VLIW	LLVM	16,220	15	1	[]
[ "<s>", "void", "RV16KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RV16KRegisterInfo", "*", "RI", "=", "STI", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "RV16K", "RV16K", "RV16K" ]	RV16KFrameLowering	determineFrameLayout	RV16K	Virtual ISA	LLVM	16,221	78	1	[]
[ "<s>", "bool", "shouldTrackPressure", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "PostRA", "scheduling", "does", "not", "track", "pressure", "." ]	[ "SystemZ" ]	SystemZMachineScheduler	shouldTrackPressure	SystemZ	CPU	LLVM	16,222	11	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", ".", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]	AArch64ISelLowering (2)2	isShuffleMaskLegal	AArch64	CPU	LLVM	16,223	310	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if"...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]	ARMBaseInstrInfo (2)4	PredicateInstruction	ARM	CPU	LLVM	16,224	164	1	[]
[ "<s>", "void", "MOSMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verif...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "MOS", "MOS", "0", "\"Instruction size cannot be zero\"" ]	MOSMCCodeEmitter	encodeInstruction	MOS	MPU	LLVM	16,225	100	1	[]
[ "<s>", "bool", "TPCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "TPC", "TPC" ]	TPCAsmBackend	mayNeedRelaxation	TPC	Virtual ISA	LLVM	16,226	21	1	[]
[ "<s>", "bool", "contains", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", "{", "return", "Unit", "->", "contains", "(", "MBB", ")", ";", "}", "</s>" ]	[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]	[ "WebAssembly" ]	WebAssemblySortRegion	contains	WebAssembly	Virtual ISA	LLVM	16,227	20	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "X86TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "X86", "MVT::SimpleValueType", "X86", "MVT::i8" ]	X86ISelLowering144	getSetCCResultType	X86	CPU	LLVM	16,228	18	1	[]
[ "<s>", "static", "void", "print_multi_reg", "(", "FILE", "", "stream", ",", "const", "char", "", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not_first", "=", "FALSE", ";", "fputc", "(", "...	[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "ei...	[ "arm", "\", {\"", "0", "1", "\", \"", "\"%r\"", "\"}\\n\"" ]	arm3	print_multi_reg	arm	CPU	GCC	16,229	109	1	[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", "."...	[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]	[ "Mips", "Mips", "16u", "16u", "16u", "0", "1", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips::FeatureNoABICalls", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetStreamer13	finish	Mips	CPU	LLVM	16,230	407	1	[]
[ "<s>", "static", "int", "m32r_issue_rate", "(", "void", ")", "{", "return", "(", "(", "TARGET_LOW_ISSUE_RATE", ")", "?", "1", ":", "2", ")", ";", "}", "</s>" ]	[ "Indicate", "how", "many", "instructions", "can", "be", "issued", "at", "the", "same", "time", ".", "This", "is", "sort", "of", "a", "lie", ".", "The", "m32r", "can", "issue", "only", "1", "long", "insn", "at", "once", ",", "but", "it", "can", "issue...	[ "m32r", "1", "2" ]	m32r	m32r_issue_rate	m32r	MPU	GCC	16,231	19	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...	[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]	[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0" ]	X86InstrInfo50	replaceBranchWithTailCall	X86	CPU	LLVM	16,232	213	1	[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "AArch64", "AArch64", "1", "0" ]	AArch64TargetTransformInfo	getGatherScatterOpCost	AArch64	CPU	LLVM	16,233	177	1	[]
[ "<s>", "void", "altivec_expand_stvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "store", "=", "gen_rtx_SET", "(", "op0", ",",...	[ "Generate", "code", "for", "a", "``", "stvx", "''", "or", "``", "stvxl", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "....	[ "powerpcspe", "1", "2", "3" ]	powerpcspe	altivec_expand_stvx_be	powerpcspe	CPU	GCC	16,234	123	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"GCN RegBank Reassign\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"GCN RegBank Reassign\"" ]	GCNRegBankReassign	getPassName	AMDGPU	GPU	LLVM	16,235	11	1	[]
[ "<s>", "void", "M680x0InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "\"%\"", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "M680x0", "M680x0", "\"%\"" ]	M680x0InstPrinter	printRegName	M680x0	MPU	LLVM	16,236	27	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "ARM" ]	ARMAsmParser (2)1	getStartLoc	ARM	CPU	LLVM	16,237	10	1	[]
[ "<s>", "unsigned", "X86TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if", "(...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "X86", "X86", "0", "32", "16", "8" ]	X86TargetTransformInfo (2)	getNumberOfRegisters	X86	CPU	LLVM	16,238	53	1	[]
[ "<s>", "static", "void", "vr4130_avoid_branch_rt_conflict", "(", "rtx", "insn", ")", "{", "rtx", "first", ",", "second", ";", "first", "=", "SEQ_BEGIN", "(", "insn", ")", ";", "second", "=", "SEQ_END", "(", "insn", ")", ";", "if", "(", "JUMP_P", "(", "...	[ "The", "VR4130", "pipeline", "issues", "aligned", "pairs", "of", "instructions", "together", ",", "but", "it", "stalls", "the", "second", "instruction", "if", "it", "depends", "on", "the", "first", ".", "In", "order", "to", "cut", "down", "the", "amount", ...	[ "mips", "0", "0", "1", "1", "0", "0", "0", "1", "1" ]	mips3	vr4130_avoid_branch_rt_conflict	mips	CPU	GCC	16,239	198	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "VE" ]	VEAsmParser (2)	getStartLoc	VE	CPU	LLVM	16,240	11	1	[]
[ "<s>", "static", "void", "emit_store_conditional", "(", "enum", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", ...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]	[ "rs6000" ]	rs60003	emit_store_conditional	rs6000	CPU	GCC	16,241	78	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter1	printInst	X86	CPU	LLVM	16,242	142	1	[]
[ "<s>", "int", "fp_high_losum_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", ...	[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "high/losum", "instruction", "sequence", "." ]	[ "sparc", "0" ]	sparc	fp_high_losum_p	sparc	CPU	GCC	16,243	49	1	[]
[ "<s>", "bool", "CJGFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "CJG", "CJG" ]	CJGFrameLowering	hasReservedCallFrame	CJG	CPU	LLVM	16,244	25	1	[]
[ "<s>", "int", "arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "op", ")", ")", "return", "1", ";", "return", "register_operand", "(", "op...	[ "Return", "true", "if", "OP", "is", "a", "register", ",", "or", "is", "a", "CONST_INT", "that", "can", "fit", "in", "a", "signed", "13", "bit", "immediate", "field", ".", "This", "is", "an", "acceptable", "SImode", "operand", "for", "most", "3", "addre...	[ "mt", "1" ]	mt	arith_operand	mt	CPU	GCC	16,245	37	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]	AMDGPULegalizerInfo15	legalizeCustom	AMDGPU	GPU	LLVM	16,246	138	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to cu...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD:...	ARMISelLowering54	LowerOperation	ARM	CPU	LLVM	16,247	500	1	[]
[ "<s>", "bool", "TVMLoopPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"runnning TVMLoopPrepare on \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "const", "LoopInfo", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "TVM", "TVM", "\"runnning TVMLoopPrepare on \"", "\"\\n\"", "\"Unexpected shape of a loop\"" ]	TVMLoopPrepare	runOnFunction	TVM	Virtual ISA	LLVM	16,248	200	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "RISCV", "RISCV", "ISD::MemIndexedMode", "ISD::ADD", "0", "1", "1", "0", "ISD::POST_INC" ]	RISCVISelLowering73	getPostIndexedAddressParts	RISCV	CPU	LLVM	16,249	176	1	[]
[ "<s>", "enum", "reg_class", "crx_secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "HILO_REGS",...	[ "Transfer", "between", "HILO_REGS", "and", "memory", "via", "secondary", "reloading", "." ]	[ "crx", "1" ]	crx	crx_secondary_reload_class	crx	CPU	GCC	16,250	42	1	[]
[ "<s>", "bool", "LC2200InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "LC2200", "LC2200", "4", "0", "LC2200::JMP", "LC2200::CMP_JMP", "LC2200::GOTO", "0", "0", "0" ]	LC2200InstrInfo	analyzeBranch	LC2200	CPU	LLVM	16,251	385	1	[]
[ "<s>", "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I32", ")", ";", "if", ...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::ExprType", "WebAssembly::I64RegClass", "WebAssembly::ExprType", "WebAssembly::F32RegClass", "WebAssembly::ExprType", "WebAssembly::F64RegClass", "WebAssembly::ExprType", "\"Unexpected register class\"" ]	WebAssemblyMCInstLower23	getType	WebAssembly	Virtual ISA	LLVM	16,252	92	1	[]
[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]	ARMFastISel77	CCAssignFnForCall	ARM	CPU	LLVM	16,253	162	1	[]
[ "<s>", "static", "void", "crx_compute_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "last_reg_to_save", "=", "-", "1", ";", "if", "(", "FUNC_IS_NORETURN_P", "(", "current_function_decl", ")", ")", "return", ";", "sum_regs", "=", "0", ";...	[ "Compute", "values", "for", "the", "array", "save_regs", "and", "the", "variable", "sum_regs", ".", "The", "index", "", "of", "save_regs", "is", "numbers", "of", "register", ",", "each", "will", "get", "1", "if", "we", "need", "to", "save", "it", "", ...	[ "crx", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "1" ]	crx	crx_compute_save_regs	crx	CPU	GCC	16,254	180	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1Ins...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering13	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	16,255	201	1	[]
[ "<s>", "std", "::", "string", "MBlazeIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "const", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", ...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "mblazeIntrinsic::num_mblaze_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	MBlazeIntrinsicInfo	getName	MBlaze	MPU	LLVM	16,256	85	1	[]
[ "<s>", "MCSection", "", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\"sgxg_pub\"" ]	X86TargetObjectFile2	getSectionForConstant	X86	CPU	LLVM	16,257	233	1	[]
[ "<s>", "rtx", "assign_386_stack_local", "(", "machine_mode", "mode", ",", "enum", "ix86_stack_slot", "n", ")", "{", "struct", "stack_local_entry", "*", "s", ";", "gcc_assert", "(", "n", "<", "MAX_386_STACK_LOCALS", ")", ";", "for", "(", "s", "=", "ix86_stack_l...	[ "Return", "a", "MEM", "corresponding", "to", "a", "stack", "slot", "with", "mode", "MODE", ".", "Allocate", "a", "new", "slot", "if", "necessary", ".", "The", "RTL", "for", "a", "function", "can", "have", "several", "slots", "available", ":", "N", "is", ...	[ "i386", "0" ]	i386	assign_386_stack_local	i386	CPU	GCC	16,258	121	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]	SIInstrInfo (2)	canInsertSelect	AMDGPU	GPU	LLVM	16,259	230	1	[]
[ "<s>", "bool", "ARM64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")",...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "ARM64", "ARM64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128" ]	ARM64RegisterInfo	needsFrameBaseReg	ARM64	CPU	LLVM	16,260	164	1	[]
[ "<s>", "static", "bool", "loongarch_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "struct", "loongarch_arg_info", "info",...	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "loongarch", "0", "2" ]	loongarch	loongarch_pass_by_reference	loongarch	CPU	GCC	16,261	88	1	[]
[ "<s>", "SDValue", "SPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "CellSPU", "SPU", "ISD::OutputArg", "16", "SPU", "0", "0", "\"Can only return in registers!\"", "1", "SPUISD::RET_FLAG", "MVT::Other", "SPUISD::RET_FLAG", "MVT::Other" ]	SPUISelLowering8	LowerReturn	CellSPU	MPU	LLVM	16,262	254	1	[]
[ "<s>", "static", "void", "h8300_file_end", "(", "void", ")", "{", "fputs", "(", "\"\\t.end\\n\"", ",", "asm_out_file", ")", ";", "}", "</s>" ]	[ "Output", "assembly", "language", "code", "for", "the", "end", "of", "file", "." ]	[ "h8300", "\"\\t.end\\n\"" ]	h8300	h8300_file_end	h8300	MPU	GCC	16,263	15	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegisterClass", "MVT::f32", "0U", "MBlaze::GPRRegisterClass" ]	MBlazeISelLowering7	getRegForInlineAsmConstraint	MBlaze	MPU	LLVM	16,264	96	1	[]
[ "<s>", "void", "JVMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnot...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "JVM", "JVM" ]	JVMInstPrinter	printInst	JVM	Virtual ISA	LLVM	16,265	37	1	[]
[ "<s>", "void", "mips_emit_save_slot_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "temp", ")", "{", "unsigned", "int", "regno", ";", "rtx", "mem", ";", "if", "(", "REG_P", "(", "src", ")", ")", "{", "regno", "=", "REGNO", "(", "src", ")...	[ "Emit", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "one", "of", "them", "is", "a", "register", "save", "slot", "and", "that", "the", "other", "is", "a", "register", ".", "TEMP", "is", "a", "temporary", "GPR", "of", "the", "same",...	[ "mips" ]	mips4	mips_emit_save_slot_move	mips	CPU	GCC	16,266	283	1	[]
[ "<s>", "bool", "LSRWithInstrQueries", "(", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "loop", "strength", "reduce", "pass", "should", "make", "Instruction", "*", "based", "TTI", "queries", "to", "isLegalAddressingMode", "(", ")", "." ]	[ "SystemZ" ]	SystemZTargetTransformInfo	LSRWithInstrQueries	SystemZ	CPU	LLVM	16,267	9	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "BPF" ]	BPFAsmParser	isMem	BPF	Virtual ISA	LLVM	16,268	11	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";"...	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::X0", "PPC::R0", "0", "PPC::MFCR8pseud", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW8", "PPC::STW", "1" ]	PPCRegisterInfo92	lowerCRSpilling	PowerPC	CPU	LLVM	16,269	259	1	[]
[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "E...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "MBlaze", "128" ]	MBlazeAsmPrinter1	EmitInstruction	MBlaze	MPU	LLVM	16,270	40	1	[]
[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&...	[ "LLT", "returning", "variant", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]	AArch64ISelLowering (2)3	getOptimalMemOpLLT	AArch64	CPU	LLVM	16,271	230	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "VE" ]	VEAsmBackend1	shouldForceRelocation	VE	CPU	LLVM	16,272	24	1	[]
[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu"...	[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]	[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]	avr	avr_set_core_architecture	avr	MPU	GCC	16,273	123	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC", "PPC::X31", "PPC::X2", "PPC", "PPC:...	PPCRegisterInfo1	getReservedRegs	PowerPC	CPU	LLVM	16,274	257	1	[]
[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";",...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AMDGPU", "AMDGPU", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	AMDGPUIntrinsicInfo2	getName	AMDGPU	GPU	LLVM	16,275	75	1	[]
[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Late EH Prepare ******\\n\"", "\"******** Function: \"" ]	WebAssemblyLateEHPrepare16	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,276	123	1	[]
[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", "=", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ";", "int", "dest_uid", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "IF_THEN_ELSE", ")", "dest", "=...	[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...	[ "sh", "1", "0" ]	sh3	branch_dest	sh	CPU	GCC	16,277	63	1	[]
[ "<s>", "static", "rtx", "frv_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Implements", "TARGET_LIBCALL_VALUE", "." ]	[ "frv" ]	frv	frv_libcall_value	frv	VLIW	GCC	16,278	21	1	[]
[ "<s>", "bool", "ARCompactInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "s...	[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]	[ "ARCompact", "ARC", "2", "2", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::COND_AL", "ARCCC::COND_HS", "ARCCC::COND_HI", "ARCCC::COND_LS", "ARCCC::COND_LO", "ARCCC::COND_EQ", "ARCCC::COND_GE", "ARCCC::COND_GT", "ARCCC::COND_LE"...	ARCompactInstrInfo	SubsumesPredicate	ARCompact	MPU	LLVM	16,279	169	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Shrink Instructions\"" ]	SIShrinkInstructions10	getPassName	R600	GPU	LLVM	16,280	13	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I",...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "RI5CY", "RISCV", "0", "0", "0", "1", "1", "2" ]	RISCVInstrInfo	removeBranch	RI5CY	CPU	LLVM	16,281	157	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "SPIRV" ]	SPIRVAsmBackend	fixupNeedsRelaxation	SPIRV	Virtual ISA	LLVM	16,282	28	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]	[ "ARM", "ARM" ]	ARMTargetTransformInfo14	getPeelingPreferences	ARM	CPU	LLVM	16,283	32	1	[]
[ "<s>", "static", "void", "ia64_add_bundle_selector_before", "(", "int", "template0", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "b", "=", "gen_bundle_selector", "(", "GEN_INT", "(", "template0", ")", ")", ";", "ia64_emit_insn_before", "(", "b", ",", "insn"...	[ "Add", "a", "bundle", "selector", "TEMPLATE0", "before", "INSN", "." ]	[ "ia64", "4", "5", "0", "3", "0" ]	ia64	ia64_add_bundle_selector_before	ia64	CPU	GCC	16,284	182	1	[]
[ "<s>", "unsigned", "GBZ80MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "GBZ80", "GB", "32" ]	GBZ80MCCodeEmitter	getMachineOpValue	GBZ80	MPU	LLVM	16,285	135	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "8", "==", "0...	[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]	[ "RISCV", "RISCV", "8", "0", "\"Invalid frame offset\"", "RISCV::VLENB", "8", "0", "0ULL", "0", "0ULL" ]	RISCVRegisterInfo12	getOffsetOpcodes	RISCV	CPU	LLVM	16,286	187	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "\|\|", "hasFP", ...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "X86", "X86" ]	X86FrameLowering (2)2	enableShrinkWrapping	X86	CPU	LLVM	16,287	55	1	[]
[ "<s>", "static", "MCInstrInfo", "", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitJVMMCInstrInfo", "(", "X", ")", ";", "return", "X", ";", "}", "</s>" ]	[ "createMCInstrInfo", "-", "Create", "a", "MCInstrInfo", "implementation", "." ]	[ "JVM", "JVM" ]	JVMMCTargetDesc	createMCInstrInfo	JVM	Virtual ISA	LLVM	16,288	25	1	[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AArch64", "AArch64", "1", "2", "0", "AArch64" ]	AArch64TargetTransformInfo16	getUnrollingPreferences	AArch64	CPU	LLVM	16,289	77	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to en...	rs60005	init_cumulative_args	rs6000	CPU	GCC	16,290	428	1	[]
[ "<s>", "static", "inline", "int", "arm_arm_address_cost", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "PRE_INC", "\|\|", "c", "==", "PRE_DEC", "\|\|", "c", "==", "POST_INC", "\|\|", "c", ...	[ "All", "address", "computations", "that", "can", "be", "done", "are", "free", ",", "but", "rtx", "cost", "returns", "the", "same", "for", "practically", "all", "of", "them", ".", "So", "we", "weight", "the", "different", "types", "of", "address", "here", ...	[ "arm", "0", "10", "1", "2", "0", "1", "3", "4", "6" ]	arm	arm_arm_address_cost	arm	CPU	GCC	16,291	111	1	[]
[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AMDGPU", "SI", "AMDGPU::fixup_si_end_of_text", "AMDGPU::fixup_si_rodata", "4", "0", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]	SIMCCodeEmitter1	getMachineOpValue	AMDGPU	GPU	LLVM	16,292	304	1	[]
[ "<s>", "static", "rtx", "move_to_acc", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "...	[ "Copy", "SRC", "to", "accumulator", "(", "A", "or", "AX", ")", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "accumulator", "RTX", "." ]	[ "rl78", "2" ]	rl782	move_to_acc	rl78	MPU	GCC	16,293	78	1	[]
[ "<s>", "void", "MOSInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "MOS", "MOS" ]	MOSInstrInfo	copyPhysReg	MOS	MPU	LLVM	16,294	48	1	[]
[ "<s>", "virtual", "bool", "useAA", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "SystemZ" ]	SystemZSubtarget31	useAA	SystemZ	CPU	LLVM	16,295	12	1	[]
[ "<s>", "void", "vax_notice_update_cc", "(", "rtx", "exp", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "CALL", ")",...	[ "Worker", "function", "for", "NOTICE_UPDATE_CC", "." ]	[ "vax", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	vax3	vax_notice_update_cc	vax	CPU	GCC	16,296	328	1	[]
[ "<s>", "int", "mmix_reversible_cc_mode", "(", "machine_mode", "mode", ")", "{", "return", "mode", "!=", "CC_FPmode", ";", "}", "</s>" ]	[ "REVERSIBLE_CC_MODE", "." ]	[ "mmix" ]	mmix	mmix_reversible_cc_mode	mmix	CPU	GCC	16,297	13	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "AMDGPU", "R600", "0", "R600::OpName", "R600", "R600", "0", "4" ]	R600InstrInfo (2)1	fitsReadPortLimitations	AMDGPU	GPU	LLVM	16,298	306	1	[]
[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF"...	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...	[ "mn10300", "0", "1", "1", "1", "1", "1", "1", "0", "1", "0", "0", "0", "1" ]	mn103003	legitimate_pic_operand_p	mn10300	MPU	GCC	16,299	200	1	[]

[ "<s>", "tree", "rs6000_builtin_md_vectorized_function", "(", "tree", "fndecl", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "machine_mode", "in_mode", ",", "out_mode", ";", "int", "in_n", ",", "out_n", ";", "if", "(", "TARGET_DEBUG_BUILTIN", ")", ...

[ "Implement", "targetm.vectorize.builtin_md_vectorized_function", "." ]

[ "rs6000", "\"rs6000_builtin_md_vectorized_function (%s, %s, %s)\\n\"", "4", "4", "2", "2", "4", "4", "2", "2" ]

rs6000-builtin

rs6000_builtin_md_vectorized_function

rs6000

CPU

GCC

16,200

445

1

[]

[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

LanaiAsmBackend

applyFixup

Lanai

CPU

LLVM

16,201

237

1

[]

[ "<s>", "int", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]

RISCVFrameLowering1

getFrameIndexReference

RISCV

CPU

LLVM

16,202

321

1

[]

[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "\\", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "\\", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(...

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "X86", "1", "\"Unhandled register type\"", "0", "0", "0xf", "0", "4", "7", "4", "0xf", "0", "0xf", "0", "0xf", "0", "0xf", "7", "0", "0x7", "7", "5", "0", "7", "3", "0" ]

X86DisassemblerDecoder

name

X86

CPU

LLVM

16,203

423

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "Z80", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Z80", "Z80::NumTargetFixupKinds" ]

Z80AsmBackend

getNumFixupKinds

Z80

MPU

LLVM

16,204

12

1

[]

[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "machine_mode", "v2mode", ";", "rtx",...

[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]

[ "i386", "0", "0", "1", "0", "1" ]

i386-expand

expand_vselect_vconcat

i386

CPU

GCC

16,205

142

1

[]

[ "<s>", "static", "rtx", "ix86_validate_address_register", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "!=", "SImode", "&&", "mode", "!=", "DImode", ")", "return", "NULL_RTX", ";", "if", "("...

[ "Determine", "if", "op", "is", "suitable", "RTX", "for", "an", "address", "register", ".", "Return", "naked", "register", "if", "a", "register", "or", "a", "register", "subreg", "is", "found", ",", "otherwise", "return", "NULL_RTX", "." ]

[ "i386" ]

i3864

ix86_validate_address_register

i386

CPU

GCC

16,206

105

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "2", "==", ...

[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]

[ "AArch64", "AArch64", "2", "0", "\"Invalid frame offset\"", "AArch64::VG", "2", "0", "0ULL", "0", "0ULL" ]

AArch64RegisterInfo25

getOffsetOpcodes

AArch64

CPU

LLVM

16,207

187

1

[]

[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsGlobalInSmallSection", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ",", "SectionKind", "Kind", ")", "const", "{", "const", "GlobalVariable", "*", "GVA", "=", "dyn_cast", "<", ...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Mips", "Mips" ]

MipsTargetObjectFile34

IsGlobalInSmallSection

Mips

CPU

LLVM

16,208

102

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intrinsic", "::", "ppc_altivec_lvx", ":", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "PowerPC", "PPC", "Intrinsic::ppc_altivec_lvx", "Intrinsic::ppc_altivec_lvxl", "Intrinsic::ppc_altivec_lvebx", "Intrinsic::ppc_altivec_lvehx", "Intrinsic::ppc_altivec_lvewx", "Intrinsic::ppc_vsx_lxvd2x", "Intrinsic::ppc_vsx_lxvw4x", "Intrinsic::ppc_vsx_lxvd2x_be", "Intrinsic::ppc_vsx_lxvw4x_be",...

PPCTargetTransformInfo1

getTgtMemIntrinsic

PowerPC

CPU

LLVM

16,209

208

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "FIXUPBW_DESC", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86" ]

X86FixupBWInsts

getPassName

X86

CPU

LLVM

16,210

11

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "R600MachineFunctionInfo", "*", "MFI", "=", "MF", ".", "get...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600" ]

R600RegisterInfo11

getReservedRegs

R600

GPU

LLVM

16,211

235

1

[]

[ "<s>", "void", "RISCVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "RISCV", "RISCV", "\"Unhandled encodeInstruction length!\"", "2", "support::endian", "support::little", "4", "support::endian", "support::little" ]

RISCVMCCodeEmitter22

encodeInstruction

RISCV

CPU

LLVM

16,212

149

1

[]

[ "<s>", "static", "rtx", "nios2_expand_builtin_insn", "(", "const", "struct", "nios2_builtin_desc", "*", "d", ",", "int", "n", ",", "struct", "expand_operand", "*", "ops", ",", "bool", "has_target_p", ")", "{", "if", "(", "maybe_expand_insn", "(", "d", "->", ...

[ "Low-level", "built-in", "expand", "routine", "." ]

[ "nios2", "0", "\"invalid argument to built-in function %s\"", "0" ]

nios2

nios2_expand_builtin_insn

nios2

MPU

GCC

16,213

75

1

[]

[ "<s>", "bool", "PatmosFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF", ".", "getFunction", "(", ")", "->...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Patmos", "Patmos" ]

PatmosFrameLowering

hasFP

Patmos

VLIW

LLVM

16,214

74

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "AArch64" ]

AArch64TargetMachine

getDataLayout

AArch64

CPU

LLVM

16,215

19

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMG...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]

ARMSubtarget28

ARMSubtarget

ARM

CPU

LLVM

16,216

87

1

[]

[ "<s>", "static", "bool", "ix86_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "s...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...

[ "i386", "0", "0" ]

i386-c

ix86_pragma_target_parse

i386

CPU

GCC

16,217

382

1

[]

[ "<s>", "SDValue", "CSKYTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "CSKY", "CSKY", "ISD::OutputArg", "16", "CSKY", "CSKY", "4", "1", "0", "CSKY", "CSKY", "\"Can only return in registers!\"", "CSKY", "MVT::i32", "MVT::f64", "CSKY", "\"Expected return via registers\"", "CSKYISD::BITCAST_TO_LOHI", "MVT::i32", "MVT::i32", "0", "1", "CSKY::R3...

CSKYISelLowering

LowerReturn

CSKY

CPU

LLVM

16,218

504

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", "CEVT", ".", ...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "ARM", "ARM", "0", "ARM", "ARM", "ARM", "0" ]

ARMFastISel17

fastMaterializeConstant

ARM

CPU

LLVM

16,219

118

1

[]

[ "<s>", "void", "addUse", "(", "long", "pos", ")", "{", "uses", ".", "set", "(", "pos", ")", ";", "}", "</s>" ]

[ "Add", "a", "virtual", "register", "use", "operand", "." ]

[ "Patmos" ]

RAInfo

addUse

Patmos

VLIW

LLVM

16,220

15

1

[]

[ "<s>", "void", "RV16KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "RV16KRegisterInfo", "*", "RI", "=", "STI", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "RV16K", "RV16K", "RV16K" ]

RV16KFrameLowering

determineFrameLayout

RV16K

Virtual ISA

LLVM

16,221

78

1

[]

[ "<s>", "bool", "shouldTrackPressure", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "PostRA", "scheduling", "does", "not", "track", "pressure", "." ]

[ "SystemZ" ]

SystemZMachineScheduler

shouldTrackPressure

SystemZ

CPU

LLVM

16,222

11

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "useSVEForFixedLengthVectorVT", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", ".", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "AArch64", "AArch64", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16", "128" ]

AArch64ISelLowering (2)2

isShuffleMaskLegal

AArch64

CPU

LLVM

16,223

310

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if"...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "0", "1", "1", "0", "1", "1" ]

ARMBaseInstrInfo (2)4

PredicateInstruction

ARM

CPU

LLVM

16,224

164

1

[]

[ "<s>", "void", "MOSMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verif...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "MOS", "MOS", "0", "\"Instruction size cannot be zero\"" ]

MOSMCCodeEmitter

encodeInstruction

MOS

MPU

LLVM

16,225

100

1

[]

[ "<s>", "bool", "TPCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "TPC", "TPC" ]

TPCAsmBackend

mayNeedRelaxation

TPC

Virtual ISA

LLVM

16,226

21

1

[]

[ "<s>", "bool", "contains", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "override", "{", "return", "Unit", "->", "contains", "(", "MBB", ")", ";", "}", "</s>" ]

[ "contains", "-", "Returns", "true", "if", "this", "trace", "contains", "the", "given", "basic", "block", "." ]

[ "WebAssembly" ]

WebAssemblySortRegion

contains

WebAssembly

Virtual ISA

LLVM

16,227

20

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "X86TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "X86", "MVT::SimpleValueType", "X86", "MVT::i8" ]

X86ISelLowering144

getSetCCResultType

X86

CPU

LLVM

16,228

18

1

[]

[ "<s>", "static", "void", "print_multi_reg", "(", "FILE", "*", "stream", ",", "const", "char", "*", "instr", ",", "unsigned", "reg", ",", "unsigned", "long", "mask", ")", "{", "unsigned", "i", ";", "bool", "not_first", "=", "FALSE", ";", "fputc", "(", "...

[ "Output", "the", "operands", "of", "a", "LDM/STM", "instruction", "to", "STREAM", ".", "MASK", "is", "the", "ARM", "register", "set", "mask", "of", "which", "only", "bits", "0-15", "are", "important", ".", "REG", "is", "the", "base", "register", ",", "ei...

[ "arm", "\", {\"", "0", "1", "\", \"", "\"%r\"", "\"}\\n\"" ]

arm3

print_multi_reg

arm

CPU

GCC

16,229

109

1

[]

[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", "."...

[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]

[ "Mips", "Mips", "16u", "16u", "16u", "0", "1", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips::FeatureNoABICalls", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetStreamer13

finish

Mips

CPU

LLVM

16,230

407

1

[]

[ "<s>", "static", "int", "m32r_issue_rate", "(", "void", ")", "{", "return", "(", "(", "TARGET_LOW_ISSUE_RATE", ")", "?", "1", ":", "2", ")", ";", "}", "</s>" ]

[ "Indicate", "how", "many", "instructions", "can", "be", "issued", "at", "the", "same", "time", ".", "This", "is", "sort", "of", "a", "lie", ".", "The", "m32r", "can", "issue", "only", "1", "long", "insn", "at", "once", ",", "but", "it", "can", "issue...

[ "m32r", "1", "2" ]

m32r

m32r_issue_rate

m32r

MPU

GCC

16,231

19

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...

[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]

[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0" ]

X86InstrInfo50

replaceBranchWithTailCall

X86

CPU

LLVM

16,232

213

1

[]

[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "Cos...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "AArch64", "AArch64", "1", "0" ]

AArch64TargetTransformInfo

getGatherScatterOpCost

AArch64

CPU

LLVM

16,233

177

1

[]

[ "<s>", "void", "altivec_expand_stvx_be", "(", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "mode", ",", "unsigned", "unspec", ")", "{", "rtx", "tmp", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "store", "=", "gen_rtx_SET", "(", "op0", ",",...

[ "Generate", "code", "for", "a", "``", "stvx", "''", "or", "``", "stvxl", "''", "built-in", "for", "a", "little", "endian", "target", "with", "-maltivec=be", "specified", ".", "Issue", "the", "store", "preceded", "by", "an", "element-reversing", "permute", "....

[ "powerpcspe", "1", "2", "3" ]

powerpcspe

altivec_expand_stvx_be

powerpcspe

CPU

GCC

16,234

123

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"GCN RegBank Reassign\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"GCN RegBank Reassign\"" ]

GCNRegBankReassign

getPassName

AMDGPU

GPU

LLVM

16,235

11

1

[]

[ "<s>", "void", "M680x0InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "\"%\"", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "M680x0", "M680x0", "\"%\"" ]

M680x0InstPrinter

printRegName

M680x0

MPU

LLVM

16,236

27

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "ARM" ]

ARMAsmParser (2)1

getStartLoc

ARM

CPU

LLVM

16,237

10

1

[]

[ "<s>", "unsigned", "X86TTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", "&&", "!", "ST", "->", "hasSSE1", "(", ")", ")", "return", "0", ";", "if", "(", "ST", "->", "is64Bit", "(", ")", ")", "{", "if", "(...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "X86", "X86", "0", "32", "16", "8" ]

X86TargetTransformInfo (2)

getNumberOfRegisters

X86

CPU

LLVM

16,238

53

1

[]

[ "<s>", "static", "void", "vr4130_avoid_branch_rt_conflict", "(", "rtx", "insn", ")", "{", "rtx", "first", ",", "second", ";", "first", "=", "SEQ_BEGIN", "(", "insn", ")", ";", "second", "=", "SEQ_END", "(", "insn", ")", ";", "if", "(", "JUMP_P", "(", "...

[ "The", "VR4130", "pipeline", "issues", "aligned", "pairs", "of", "instructions", "together", ",", "but", "it", "stalls", "the", "second", "instruction", "if", "it", "depends", "on", "the", "first", ".", "In", "order", "to", "cut", "down", "the", "amount", ...

[ "mips", "0", "0", "1", "1", "0", "0", "0", "1", "1" ]

mips3

vr4130_avoid_branch_rt_conflict

mips

CPU

GCC

16,239

198

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "VE" ]

VEAsmParser (2)

getStartLoc

VE

CPU

LLVM

16,240

11

1

[]

[ "<s>", "static", "void", "emit_store_conditional", "(", "enum", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "if", ...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]

[ "rs6000" ]

rs60003

emit_store_conditional

rs6000

CPU

GCC

16,241

78

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "CommentStream", ")", "HasCustomInstComment", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter1

printInst

X86

CPU

LLVM

16,242

142

1

[]

[ "<s>", "int", "fp_high_losum_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_DOUBLE", ")", "{", "long", "i", ";", "REAL_VALUE_TO_TARGET_SINGLE", "(", "*", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ",", "i", ")", ";", ...

[ "Nonzero", "if", "OP", "is", "a", "floating", "point", "constant", "which", "can", "be", "loaded", "into", "an", "integer", "register", "using", "a", "high/losum", "instruction", "sequence", "." ]

[ "sparc", "0" ]

sparc

fp_high_losum_p

sparc

CPU

GCC

16,243

49

1

[]

[ "<s>", "bool", "CJGFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "CJG", "CJG" ]

CJGFrameLowering

hasReservedCallFrame

CJG

CPU

LLVM

16,244

25

1

[]

[ "<s>", "int", "arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "SMALL_INT", "(", "op", ")", ")", "return", "1", ";", "return", "register_operand", "(", "op...

[ "Return", "true", "if", "OP", "is", "a", "register", ",", "or", "is", "a", "CONST_INT", "that", "can", "fit", "in", "a", "signed", "13", "bit", "immediate", "field", ".", "This", "is", "an", "acceptable", "SImode", "operand", "for", "most", "3", "addre...

[ "mt", "1" ]

mt

arith_operand

mt

CPU

GCC

16,245

37

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "switch", "(", "MI", ...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"expected switch to return\"" ]

AMDGPULegalizerInfo15

legalizeCustom

AMDGPU

GPU

LLVM

16,246

138

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to cu...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD:...

ARMISelLowering54

LowerOperation

ARM

CPU

LLVM

16,247

500

1

[]

[ "<s>", "bool", "TVMLoopPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"runnning TVMLoopPrepare on \"", "<<", "F", ".", "getName", "(", ")", "<<", "\"\\n\"", ")", ";", "const", "LoopInfo", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "TVM", "TVM", "\"runnning TVMLoopPrepare on \"", "\"\\n\"", "\"Unexpected shape of a loop\"" ]

TVMLoopPrepare

runOnFunction

TVM

Virtual ISA

LLVM

16,248

200

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "RISCV", "RISCV", "ISD::MemIndexedMode", "ISD::ADD", "0", "1", "1", "0", "ISD::POST_INC" ]

RISCVISelLowering73

getPostIndexedAddressParts

RISCV

CPU

LLVM

16,249

176

1

[]

[ "<s>", "enum", "reg_class", "crx_secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "reg_classes_intersect_p", "(", "class", ",", "HILO_REGS",...

[ "Transfer", "between", "HILO_REGS", "and", "memory", "via", "secondary", "reloading", "." ]

[ "crx", "1" ]

crx

crx_secondary_reload_class

crx

CPU

GCC

16,250

42

1

[]

[ "<s>", "bool", "LC2200InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "LC2200", "LC2200", "4", "0", "LC2200::JMP", "LC2200::CMP_JMP", "LC2200::GOTO", "0", "0", "0" ]

LC2200InstrInfo

analyzeBranch

LC2200

CPU

LLVM

16,251

385

1

[]

[ "<s>", "static", "unsigned", "getType", "(", "const", "TargetRegisterClass", "*", "RC", ")", "{", "if", "(", "RC", "==", "&", "WebAssembly", "::", "I32RegClass", ")", "return", "unsigned", "(", "WebAssembly", "::", "ExprType", "::", "I32", ")", ";", "if", ...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::ExprType", "WebAssembly::I64RegClass", "WebAssembly::ExprType", "WebAssembly::F32RegClass", "WebAssembly::ExprType", "WebAssembly::F64RegClass", "WebAssembly::ExprType", "\"Unexpected register class\"" ]

WebAssemblyMCInstLower23

getType

WebAssembly

Virtual ISA

LLVM

16,252

92

1

[]

[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")", ";", "...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]

ARMFastISel77

CCAssignFnForCall

ARM

CPU

LLVM

16,253

162

1

[]

[ "<s>", "static", "void", "crx_compute_save_regs", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "last_reg_to_save", "=", "-", "1", ";", "if", "(", "FUNC_IS_NORETURN_P", "(", "current_function_decl", ")", ")", "return", ";", "sum_regs", "=", "0", ";...

[ "Compute", "values", "for", "the", "array", "save_regs", "and", "the", "variable", "sum_regs", ".", "The", "index", "*", "of", "save_regs", "is", "numbers", "of", "register", ",", "each", "will", "get", "1", "if", "we", "need", "to", "save", "it", "*", ...

[ "crx", "1", "0", "0", "0", "1", "1", "0", "1", "0", "0", "1" ]

crx

crx_compute_save_regs

crx

CPU

GCC

16,254

180

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1Ins...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering13

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

16,255

201

1

[]

[ "<s>", "std", "::", "string", "MBlazeIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "const", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", ...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "MBlaze", "MBlaze", "\"MBlaze intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "mblazeIntrinsic::num_mblaze_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

MBlazeIntrinsicInfo

getName

MBlaze

MPU

LLVM

16,256

85

1

[]

[ "<s>", "MCSection", "*", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\"sgxg_pub\"" ]

X86TargetObjectFile2

getSectionForConstant

X86

CPU

LLVM

16,257

233

1

[]

[ "<s>", "rtx", "assign_386_stack_local", "(", "machine_mode", "mode", ",", "enum", "ix86_stack_slot", "n", ")", "{", "struct", "stack_local_entry", "*", "s", ";", "gcc_assert", "(", "n", "<", "MAX_386_STACK_LOCALS", ")", ";", "for", "(", "s", "=", "ix86_stack_l...

[ "Return", "a", "MEM", "corresponding", "to", "a", "stack", "slot", "with", "mode", "MODE", ".", "Allocate", "a", "new", "slot", "if", "necessary", ".", "The", "RTL", "for", "a", "function", "can", "have", "several", "slots", "available", ":", "N", "is", ...

[ "i386", "0" ]

i386

assign_386_stack_local

i386

CPU

GCC

16,258

121

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", "&", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]

SIInstrInfo (2)

canInsertSelect

AMDGPU

GPU

LLVM

16,259

230

1

[]

[ "<s>", "bool", "ARM64RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "!", "MI", "->", "getOperand", "(", "i", ")", ".", "isFI", "(", ")",...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "ARM64", "ARM64", "0", "\"Instr doesn't have FrameIndex operand!\"", "16", "20", "128" ]

ARM64RegisterInfo

needsFrameBaseReg

ARM64

CPU

LLVM

16,260

164

1

[]

[ "<s>", "static", "bool", "loongarch_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "HOST_WIDE_INT", "size", "=", "arg", ".", "type_size_in_bytes", "(", ")", ";", "struct", "loongarch_arg_info", "info",...

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "loongarch", "0", "2" ]

loongarch

loongarch_pass_by_reference

loongarch

CPU

GCC

16,261

88

1

[]

[ "<s>", "SDValue", "SPUTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl", ",", "SelectionD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "CellSPU", "SPU", "ISD::OutputArg", "16", "SPU", "0", "0", "\"Can only return in registers!\"", "1", "SPUISD::RET_FLAG", "MVT::Other", "SPUISD::RET_FLAG", "MVT::Other" ]

SPUISelLowering8

LowerReturn

CellSPU

MPU

LLVM

16,262

254

1

[]

[ "<s>", "static", "void", "h8300_file_end", "(", "void", ")", "{", "fputs", "(", "\"\\t.end\\n\"", ",", "asm_out_file", ")", ";", "}", "</s>" ]

[ "Output", "assembly", "language", "code", "for", "the", "end", "of", "file", "." ]

[ "h8300", "\"\\t.end\\n\"" ]

h8300

h8300_file_end

h8300

MPU

GCC

16,263

15

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegisterClass", "MVT::f32", "0U", "MBlaze::GPRRegisterClass" ]

MBlazeISelLowering7

getRegForInlineAsmConstraint

MBlaze

MPU

LLVM

16,264

96

1

[]

[ "<s>", "void", "JVMInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnot...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "JVM", "JVM" ]

JVMInstPrinter

printInst

JVM

Virtual ISA

LLVM

16,265

37

1

[]

[ "<s>", "void", "mips_emit_save_slot_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "temp", ")", "{", "unsigned", "int", "regno", ";", "rtx", "mem", ";", "if", "(", "REG_P", "(", "src", ")", ")", "{", "regno", "=", "REGNO", "(", "src", ")...

[ "Emit", "a", "move", "from", "SRC", "to", "DEST", ",", "given", "that", "one", "of", "them", "is", "a", "register", "save", "slot", "and", "that", "the", "other", "is", "a", "register", ".", "TEMP", "is", "a", "temporary", "GPR", "of", "the", "same",...

[ "mips" ]

mips4

mips_emit_save_slot_move

mips

CPU

GCC

16,266

283

1

[]

[ "<s>", "bool", "LSRWithInstrQueries", "(", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "loop", "strength", "reduce", "pass", "should", "make", "Instruction", "*", "based", "TTI", "queries", "to", "isLegalAddressingMode", "(", ")", "." ]

[ "SystemZ" ]

SystemZTargetTransformInfo

LSRWithInstrQueries

SystemZ

CPU

LLVM

16,267

9

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "BPF" ]

BPFAsmParser

isMem

BPF

Virtual ISA

LLVM

16,268

11

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";"...

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::X0", "PPC::R0", "0", "PPC::MFCR8pseud", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW8", "PPC::STW", "1" ]

PPCRegisterInfo92

lowerCRSpilling

PowerPC

CPU

LLVM

16,269

259

1

[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer", ".", "E...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "MBlaze", "128" ]

MBlazeAsmPrinter1

EmitInstruction

MBlaze

MPU

LLVM

16,270

40

1

[]

[ "<s>", "LLT", "AArch64TargetLowering", "::", "getOptimalMemOpLLT", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&...

[ "LLT", "returning", "variant", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "2", "64", "MVT::f128", "16", "128", "8", "MVT::i64", "8", "64", "4", "MVT::i32", "4", "32" ]

AArch64ISelLowering (2)3

getOptimalMemOpLLT

AArch64

CPU

LLVM

16,271

230

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "VE" ]

VEAsmBackend1

shouldForceRelocation

VE

CPU

LLVM

16,272

24

1

[]

[ "<s>", "static", "bool", "avr_set_core_architecture", "(", "void", ")", "{", "if", "(", "!", "avr_mmcu", ")", "avr_mmcu", "=", "AVR_MMCU_DEFAULT", ";", "avr_arch", "=", "&", "avr_arch_types", "[", "0", "]", ";", "for", "(", "const", "avr_mcu_t", "*", "mcu"...

[ "Set", "`", "avr_arch", "'", "as", "specified", "by", "`", "-mmcu=", "'", ".", "Return", "true", "on", "success", "." ]

[ "avr", "0", "\"unknown core architecture %qs specified with %qs\"", "\"-mmcu=\"", "0", "0", "1", "1", "0x10000" ]

avr

avr_set_core_architecture

avr

MPU

GCC

16,273

123

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCFrameLowering", "*", "PPCFI", "=", "static_cast", "<", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::ZERO8", "PPC::FP", "PPC::FP8", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::R2", "PPC::R13", "PPC", "PPC::R13", "PPC::X1", "PPC::X13", "PPC", "PPC::X31", "PPC::X2", "PPC", "PPC:...

PPCRegisterInfo1

getReservedRegs

PowerPC

CPU

LLVM

16,274

257

1

[]

[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";",...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AMDGPU", "AMDGPU", "Intrinsic::num_intrinsics", "AMDGPUIntrinsic::num_AMDGPU_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

AMDGPUIntrinsicInfo2

getName

AMDGPU

GPU

LLVM

16,275

75

1

[]

[ "<s>", "bool", "WebAssemblyLateEHPrepare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Late EH Prepare **********\\n\"", "\"********** Function: \"" ]

WebAssemblyLateEHPrepare16

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,276

123

1

[]

[ "<s>", "static", "int", "branch_dest", "(", "rtx", "branch", ")", "{", "rtx", "dest", "=", "SET_SRC", "(", "PATTERN", "(", "branch", ")", ")", ";", "int", "dest_uid", ";", "if", "(", "GET_CODE", "(", "dest", ")", "==", "IF_THEN_ELSE", ")", "dest", "=...

[ "Return", "the", "destination", "address", "of", "BRANCH", ".", "We", "need", "to", "use", "this", "instead", "of", "get_attr_length", ",", "because", "the", "cbranch_with_nops", "pattern", "conservatively", "sets", "its", "length", "to", "6", ",", "and", "we"...

[ "sh", "1", "0" ]

sh3

branch_dest

sh

CPU

GCC

16,277

63

1

[]

[ "<s>", "static", "rtx", "frv_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "RETURN_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Implements", "TARGET_LIBCALL_VALUE", "." ]

[ "frv" ]

frv

frv_libcall_value

frv

VLIW

GCC

16,278

21

1

[]

[ "<s>", "bool", "ARCompactInstrInfo", "::", "SubsumesPredicate", "(", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred1", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "s...

[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]

[ "ARCompact", "ARC", "2", "2", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::CondCodes", "ARCCC::CondCodes", "0", "ARCCC::COND_AL", "ARCCC::COND_HS", "ARCCC::COND_HI", "ARCCC::COND_LS", "ARCCC::COND_LO", "ARCCC::COND_EQ", "ARCCC::COND_GE", "ARCCC::COND_GT", "ARCCC::COND_LE"...

ARCompactInstrInfo

SubsumesPredicate

ARCompact

MPU

LLVM

16,279

169

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Shrink Instructions\"" ]

SIShrinkInstructions10

getPassName

R600

GPU

LLVM

16,280

13

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I",...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "RI5CY", "RISCV", "0", "0", "0", "1", "1", "2" ]

RISCVInstrInfo

removeBranch

RI5CY

CPU

LLVM

16,281

157

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "SPIRV" ]

SPIRVAsmBackend

fixupNeedsRelaxation

SPIRV

Virtual ISA

LLVM

16,282

28

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getPeelingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "PeelingPreferences", "&", "PP", ")", "{", "BaseT", "::", "getPeelingPreferences", "(", "L", ",", "SE", ",", "PP", ")", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "peeling", "transformation", "." ]

[ "ARM", "ARM" ]

ARMTargetTransformInfo14

getPeelingPreferences

ARM

CPU

LLVM

16,283

32

1

[]

[ "<s>", "static", "void", "ia64_add_bundle_selector_before", "(", "int", "template0", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "b", "=", "gen_bundle_selector", "(", "GEN_INT", "(", "template0", ")", ")", ";", "ia64_emit_insn_before", "(", "b", ",", "insn"...

[ "Add", "a", "bundle", "selector", "TEMPLATE0", "before", "INSN", "." ]

[ "ia64", "4", "5", "0", "3", "0" ]

ia64

ia64_add_bundle_selector_before

ia64

CPU

GCC

16,284

182

1

[]

[ "<s>", "unsigned", "GBZ80MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "GBZ80", "GB", "32" ]

GBZ80MCCodeEmitter

getMachineOpValue

GBZ80

MPU

LLVM

16,285

135

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "getOffsetOpcodes", "(", "const", "StackOffset", "&", "Offset", ",", "SmallVectorImpl", "<", "uint64_t", ">", "&", "Ops", ")", "const", "{", "assert", "(", "Offset", ".", "getScalable", "(", ")", "%", "8", "==", "0...

[ "Gets", "the", "DWARF", "expression", "opcodes", "for", "Offset", "." ]

[ "RISCV", "RISCV", "8", "0", "\"Invalid frame offset\"", "RISCV::VLENB", "8", "0", "0ULL", "0", "0ULL" ]

RISCVRegisterInfo12

getOffsetOpcodes

RISCV

CPU

LLVM

16,286

187

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "NoUnwind", ")", "||", "hasFP", ...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "X86", "X86" ]

X86FrameLowering (2)2

enableShrinkWrapping

X86

CPU

LLVM

16,287

55

1

[]

[ "<s>", "static", "MCInstrInfo", "*", "createMCInstrInfo", "(", ")", "{", "MCInstrInfo", "*", "X", "=", "new", "MCInstrInfo", "(", ")", ";", "InitJVMMCInstrInfo", "(", "X", ")", ";", "return", "X", ";", "}", "</s>" ]

[ "createMCInstrInfo", "-", "Create", "a", "MCInstrInfo", "implementation", "." ]

[ "JVM", "JVM" ]

JVMMCTargetDesc

createMCInstrInfo

JVM

Virtual ISA

LLVM

16,288

25

1

[]

[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AArch64", "AArch64", "1", "2", "0", "AArch64" ]

AArch64TargetTransformInfo16

getUnrollingPreferences

AArch64

CPU

LLVM

16,289

77

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ",", "int", "libcall", ",", "int", "n_named_args", ",", "tree", "fndecl", "ATTRIBUTE_UNUSED", ","...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "rs6000", "0", "0", "\"longcall\"", "\"shortcall\"", "\"\\ninit_cumulative_args:\"", "\" ret code = %s,\"", "\" longcall,\"", "\" proto = %d, nargs = %d\\n\"", "0", "8", "\"cannot return value in vector register because\"", "\" altivec instructions are disabled, use -maltivec\"", "\" to en...

rs60005

init_cumulative_args

rs6000

CPU

GCC

16,290

428

1

[]

[ "<s>", "static", "inline", "int", "arm_arm_address_cost", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "PRE_INC", "||", "c", "==", "PRE_DEC", "||", "c", "==", "POST_INC", "||", "c", ...

[ "All", "address", "computations", "that", "can", "be", "done", "are", "free", ",", "but", "rtx", "cost", "returns", "the", "same", "for", "practically", "all", "of", "them", ".", "So", "we", "weight", "the", "different", "types", "of", "address", "here", ...

[ "arm", "0", "10", "1", "2", "0", "1", "3", "4", "6" ]

arm

arm_arm_address_cost

arm

CPU

GCC

16,291

111

1

[]

[ "<s>", "uint64_t", "SIMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AMDGPU", "SI", "AMDGPU::fixup_si_end_of_text", "AMDGPU::fixup_si_rodata", "4", "0", "0U", "255", "4", "\"Encoding of this operand type is not supported yet.\"", "0" ]

SIMCCodeEmitter1

getMachineOpValue

AMDGPU

GPU

LLVM

16,292

304

1

[]

[ "<s>", "static", "rtx", "move_to_acc", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "if", "(", "REG_P", "(", "src", ")", "&&", "...

[ "Copy", "SRC", "to", "accumulator", "(", "A", "or", "AX", ")", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "accumulator", "RTX", "." ]

[ "rl78", "2" ]

rl782

move_to_acc

rl78

MPU

GCC

16,293

78

1

[]

[ "<s>", "void", "MOSInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "MOS", "MOS" ]

MOSInstrInfo

copyPhysReg

MOS

MPU

LLVM

16,294

48

1

[]

[ "<s>", "virtual", "bool", "useAA", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "SystemZ" ]

SystemZSubtarget31

useAA

SystemZ

CPU

LLVM

16,295

12

1

[]

[ "<s>", "void", "vax_notice_update_cc", "(", "rtx", "exp", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SET", ")", "{", "if", "(", "GET_CODE", "(", "SET_SRC", "(", "exp", ")", ")", "==", "CALL", ")",...

[ "Worker", "function", "for", "NOTICE_UPDATE_CC", "." ]

[ "vax", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

vax3

vax_notice_update_cc

vax

CPU

GCC

16,296

328

1

[]

[ "<s>", "int", "mmix_reversible_cc_mode", "(", "machine_mode", "mode", ")", "{", "return", "mode", "!=", "CC_FPmode", ";", "}", "</s>" ]

[ "REVERSIBLE_CC_MODE", "." ]

[ "mmix" ]

mmix

mmix_reversible_cc_mode

mmix

CPU

GCC

16,297

13

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "AMDGPU", "R600", "0", "R600::OpName", "R600", "R600", "0", "4" ]

R600InstrInfo (2)1

fitsReadPortLimitations

AMDGPU

GPU

LLVM

16,298

306

1

[]

[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF"...

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...

[ "mn10300", "0", "1", "1", "1", "1", "1", "1", "0", "1", "0", "0", "0", "1" ]

mn103003

legitimate_pic_operand_p

mn10300

MPU

GCC

16,299

200

1

[]