docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "SIInstrInfo", "::", "swapOperands", "(", "MachineBasicBlock", "::", "iterator", "Inst", ")", "const", "{", "assert", "(", "Inst", "->", "getNumExplicitOperands", "(", ")", "==", "3", ")", ";", "MachineOperand", "Op1", "=", "Inst", "->", "getO...	[ "Exchange", "the", "two", "operands", "to", "this", "instruction", "in", "such", "a", "way", "that", "it", "does", "not", "modify", "the", "semantics", "of", "the", "instruction", "." ]	[ "AMDGPU", "SI", "3", "1", "1" ]	SIInstrInfo (3)	swapOperands	AMDGPU	GPU	LLVM	16,300	48	1	[]
[ "<s>", "static", "void", "output_btfext_header", "(", "void", ")", "{", "switch_to_section", "(", "btf_ext_info_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "btf_ext_info_section_label", ")", ";", "dw2_asm_output_data", "(", "2", ",", "BTF_MAGIC",...	[ "Compute", "and", "output", "the", "header", "of", "a", ".BTF.ext", "debug", "info", "section", "." ]	[ "bpf", "2", "\"btf_magic\"", "1", "\"btfext_version\"", "1", "0", "\"btfext_flags\"", "4", "\"btfext_hdr_len\"", "0", "0", "0", "0", "0", "0", "4", "\"func_info_offset\"", "4", "\"func_info_len\"", "4", "\"line_info_offset\"", "4", "\"line_info_len\"", "4", "\"core_...	coreout	output_btfext_header	bpf	Virtual ISA	GCC	16,301	195	1	[]
[ "<s>", "const", "uint16_t", "", "Tile64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "T64", "::", "R30", ",", "T64", "::", "R31...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Tile64", "T64::R30", "T64::R31", "T64::R32", "T64::R33", "T64::R34", "T64::R35", "T64::R36", "T64::R37", "T64::R38", "T64::R39", "T64::R40", "T64::R41", "T64::R42", "T64::R43", "T64::R44", "T64::R45", "T64::R46", "T64::R47", "T64::R48", "T64::R49", "T64::R50", "T64::R51"...	Tile64RegisterInfo	getCalleeSavedRegs	Tile64	VLIW	LLVM	16,302	117	1	[]
[ "<s>", "bool", "VETargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMConte...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "VE", "VE", "ISD::OutputArg", "VE", "16" ]	VEISelLowering	CanLowerReturn	VE	CPU	LLVM	16,303	72	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "SystemZ" ]	SystemZTargetMachine	getDataLayout	SystemZ	CPU	LLVM	16,304	19	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XCore" ]	XCoreInstrInfo	getRegisterInfo	XCore	MPU	LLVM	16,305	13	1	[]
[ "<s>", "static", "unsigned", "int", "ix86_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "XFmode", ")", "return", "TARGET_64BIT", ...	[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "This", "is", "ordinarily", "the", "length", "in", "words", "of", "a", "value", "of", "mode", "MODE", "but", "can", "be", "less", "for", "certain", "modes", "in", "special", "long", "registers", ".", "Actually", "...	[ "i386", "2", "3", "4", "6", "2", "2", "4", "1" ]	i386	ix86_hard_regno_nregs	i386	CPU	GCC	16,306	99	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine39	X86TargetMachine	X86	CPU	LLVM	16,307	139	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasStdExtZbb", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering1	isCheapToSpeculateCttz	RISCV	CPU	LLVM	16,308	16	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"unknown operan...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "ARM", "ARM", "0", "\"unknown operand type\"", "ARM::CPSR", "\"Subregs should be eliminated!\"" ]	ARMMCInstLower28	lowerOperand	ARM	CPU	LLVM	16,309	324	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "ARM64FI", "=", "F", ".", "getInfo", "<", "ARM64FunctionInfo", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "F", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM64", "ARM64", "ARM64" ]	ARM64AsmPrinter	runOnMachineFunction	ARM64	CPU	LLVM	16,310	28	1	[]
[ "<s>", "static", "bool", "spe_func_has_64bit_regs_p", "(", "void", ")", "{", "rtx", "insns", ",", "insn", ";", "if", "(", "current_function_calls_eh_return", "\|\|", "current_function_calls_setjmp", "\|\|", "current_function_has_nonlocal_goto", ")", "return", "true", ";", ...	[ "Return", "true", "if", "the", "current", "function", "uses", "any", "GPRs", "in", "64-bit", "SIMD", "mode", "." ]	[ "rs6000" ]	rs60003	spe_func_has_64bit_regs_p	rs6000	CPU	GCC	16,311	118	1	[]
[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "g...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "WebAssembly", "0", "WebAssembly", "0", "0" ]	WebAssemblyOptimizeLiveIntervals3	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,312	296	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunction...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::SGPR_32RegClassID" ]	SIRegisterInfo111	getRegPressureLimit	AMDGPU	GPU	LLVM	16,313	125	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "MI"...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "M68k", "M68k", "M68k::PUSH8d", "M68k::MOV8ed", "M68k::PUSH16d", "M68k::MOV16er", "M68k::PUSH32r", "M68k::MOV32er", "M68k::POP8d", "M68k::MOV8do", "M68k::POP16d", "M68k::MOV16ro", "M68k::POP32r", "M68k::MOV32ro", "M68k::SETCS_C8d", "M68k::SUBX8dd", "M68k::SETCS_C16d", "M68k::SUBX16...	M68kInstrInfo (2)	expandPostRAPseudo	M68k	MPU	LLVM	16,314	216	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "llvm", "::", "Function", "*", "ImplicitOffsetIntrinsic", "=", "M", ".", "getFunction", "(", "Intrinsic", ":...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "NVPTX", "Intrinsic::getName", "Intrinsic::nvvm_implicit_offset", "3", "\"Intrinsic::nvvm_implicit_offset does not return the expected \"", "\"type\"", "\"Not all uses of intrinsic removed\"" ]	GlobalOffset	runOnModule	NVPTX	GPU	LLVM	16,315	148	1	[]
[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "MSP430", "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PC", "MSP430::SP", "MSP430::SR", "MSP430::CG", "MSP430::R4B", "MSP430::R4" ]	MSP430RegisterInfo20	getReservedRegs	MSP430	MPU	LLVM	16,316	135	1	[]
[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "if", "(", "!", "TARGET_MACHO", "&&", "!", "TARGET_64BIT", "&&", "flag_pic", ...	[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...	[ "i386", "3" ]	i3864	ix86_function_ok_for_sibcall	i386	CPU	GCC	16,317	262	1	[]
[ "<s>", "void", "ia64_expand_dot_prod_v8qi", "(", "rtx", "operands", "[", "4", "]", ",", "bool", "unsignedp", ")", "{", "rtx", "l1", ",", "l2", ",", "h1", ",", "h2", ",", "x1", ",", "x2", ",", "p1", ",", "p2", ",", "p3", ",", "p4", ",", "s1", ",...	[ "Emit", "a", "signed", "or", "unsigned", "V8QI", "dot", "product", "operation", "." ]	[ "ia64", "4", "1", "2", "1", "2", "1", "2", "3", "0" ]	ia643	ia64_expand_dot_prod_v8qi	ia64	CPU	GCC	16,318	387	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "Sectio...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]	XCoreTargetObjectFile (2)	getExplicitSectionGlobal	XCore	MPU	LLVM	16,319	83	1	[]
[ "<s>", "void", "LC3AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "isPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "4", ";", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "LC3", "LC3", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	LC3AsmBackend	applyFixup	LC3	CPU	LLVM	16,320	107	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600", "SI", "SI", "SI" ]	AMDGPUTargetMachine14	addPreRegAlloc	R600	GPU	LLVM	16,321	85	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser25	validateTargetOperandClass	AMDGPU	GPU	LLVM	16,322	217	1	[]
[ "<s>", "BitVector", "LC3RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "LC3", "::", "SP", ")", ";", "Reserv...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "LC3", "LC3", "LC3::SP", "LC3::LR" ]	LC3RegisterInfo	getReservedRegs	LC3	CPU	LLVM	16,323	42	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget26OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "getBranchTarget26OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "1", "\"getBranchTarget26OpValueMM expects only expressions or immediates\"", "4", "0", "Mips::fixup_MICROMIPS_PC26_S1", "0" ]	MipsMCCodeEmitter (2)	getBranchTarget26OpValueMM	Mips	CPU	LLVM	16,324	120	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "if", "(", "!", "I", "->",...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "RISCV", "RISCV", "1", "Intrinsic::fma", "0", "1", "0" ]	RISCVISelLowering1	shouldSinkOperands	RISCV	CPU	LLVM	16,325	402	1	[]
[ "<s>", "const", "uint32_t", "*", "ARM64RegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_ARM64_AAPCS_ThisReturn_RegMask", ";", "}", "</s>" ]	[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...	[ "ARM64", "ARM64", "ARM64" ]	ARM64RegisterInfo	getThisReturnPreservedMask	ARM64	CPU	LLVM	16,326	17	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUPrintfRuntimeBinding	getAnalysisUsage	AMDGPU	GPU	LLVM	16,327	29	1	[]
[ "<s>", "bool", "alpha_split_const_mov", "(", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "i0", ",", "i1", ";", "rtx", "temp", "=", "NULL_RTX", ";", "alpha_extract_integer", "(", "operands", "[", "1", "]", ",", "&...	[ "Operand", "1", "is", "known", "to", "be", "a", "constant", ",", "and", "should", "require", "more", "than", "one", "instruction", "to", "load", ".", "Emit", "that", "multi-part", "load", "." ]	[ "alpha", "1", "64", "0", "0", "3", "0", "0", "0" ]	alpha3	alpha_split_const_mov	alpha	MPU	GCC	16,328	126	1	[]
[ "<s>", "void", "XtensaFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::emitPrologue not implemented\"", ")", ";", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::emitPrologue not implemented\"" ]	XtensaFrameLowering1	emitPrologue	Xtensa	MPU	LLVM	16,329	23	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "Alpha", "MVT::i64" ]	AlphaISelLowering1	getShiftAmountTy	Alpha	MPU	LLVM	16,330	15	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "("...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine84	addPreRegAlloc	X86	CPU	LLVM	16,331	39	1	[]
[ "<s>", "static", "void", "make_type_sizeless", "(", "tree", "type", ")", "{", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "\"SVE sizeless type\"", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";",...	[ "Force", "TYPE", "to", "be", "a", "sizeless", "type", "." ]	[ "aarch64", "\"SVE sizeless type\"" ]	aarch64-sve-builtins	make_type_sizeless	aarch64	CPU	GCC	16,332	29	1	[]
[ "<s>", "static", "int", "neon_pair_endian_lane_map", "(", "machine_mode", "mode", ",", "int", "lane", ")", "{", "int", "nelem", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "lane", "=", "neon_endian_lane_map", "(", "mode",...	[ "Some", "permutations", "index", "into", "pairs", "of", "vectors", ",", "this", "is", "a", "helper", "function", "to", "map", "indexes", "into", "those", "pairs", "of", "vectors", "." ]	[ "arm", "1" ]	arm	neon_pair_endian_lane_map	arm	CPU	GCC	16,333	48	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "NumCy...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "ARM::t2Bcc", "ARM::tCMPi8", "ARM::t2CMPri", "0", "0", "ARMCC::CondCodes", "ARMCC::AL", "1", "0", "ARM", "1", "10" ]	ARMBaseInstrInfo85	isProfitableToIfCvt	ARM	CPU	LLVM	16,334	264	1	[]
[ "<s>", "bool", "M68kDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "M68kSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Select...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "M68k", "M68k", "M68k" ]	M68kISelDAGToDAG	runOnMachineFunction	M68k	MPU	LLVM	16,335	36	1	[]
[ "<s>", "void", "MOSFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF"...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "MOS", "MOS", "0", "0" ]	MOSFrameLowering	processFunctionBeforeFrameFinalized	MOS	MPU	LLVM	16,336	112	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::FNEG", "ISD::FABS", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD:...	SparcISelLowering101	LowerOperation	Sparc	CPU	LLVM	16,337	219	1	[]
[ "<s>", "static", "bool", "riscv_valid_base_register_p", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "("...	[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "riscv" ]	riscv2	riscv_valid_base_register_p	riscv	CPU	GCC	16,338	55	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::v32i1", "MVT::v32i8", "MVT::i1", "16", "64", "MVT::i8", "MVT::v32i16", "MVT::v64i8", "MVT::v16i32" ]	X86ISelLowering (2)7	getRegisterTypeForCallingConv	X86	CPU	LLVM	16,339	169	1	[]
[ "<s>", "static", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", ...	[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...	[ "i386", "0", "0", "0", "0", "0", "1", "1", "\"leaf\"", "1" ]	i3867	ix86_add_new_builtins	i386	CPU	GCC	16,340	247	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "1", "\"getBranchTargetOpValueMM expects only expressions or immediates\"", "0", "Mips", "0" ]	MipsMCCodeEmitter2	getBranchTargetOpValueMM	Mips	CPU	LLVM	16,341	103	1	[]
[ "<s>", "static", "void", "mmix_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "fprintf", "(", "stream", ",", "\"%s,0\"", ",", "reg_names", "[", "MMIX_OUTPUT...	[ "PRINT_OPERAND_ADDRESS", "." ]	[ "mmix", "\"%s,0\"", "0", "1", "\"%s,\"", "\"%s\"", "\"MMIX Internal: This is not a recognized address\"" ]	mmix	mmix_print_operand_address	mmix	CPU	GCC	16,342	180	1	[]
[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "assert", "(", "!", "isSet", "(", ")", "&&", "\"Can't change kind with non-zero base\"", ")", ";", "Kind", "=", "K", ";", "}", "</s>" ]	[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]	[ "WebAssembly", "\"Can't change kind with non-zero base\"" ]	WebAssemblyFastISel (2)2	setKind	WebAssembly	Virtual ISA	LLVM	16,343	22	1	[]
[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...	[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "6", "0" ]	PPCHazardRecognizers29	EmitNoop	PowerPC	CPU	LLVM	16,344	77	1	[]
[ "<s>", "DEBUG_FUNCTION", "char", "", "rs6000_debug_addr_mask", "(", "addr_mask_type", "mask", ",", "bool", "keep_spaces", ")", "{", "static", "char", "ret", "[", "8", "]", ";", "char", "", "p", "=", "ret", ";", "if", "(", "(", "mask", "&", "RELOAD_REG_...	[ "Inner", "function", "printing", "just", "the", "address", "mask", "for", "a", "particular", "reload", "register", "class", "." ]	[ "rs6000", "8", "0", "0", "0", "0", "0", "0", "0", "0" ]	rs6000	rs6000_debug_addr_mask	rs6000	CPU	GCC	16,345	240	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL" ]	RISCVRegisterInfo21	getReservedRegs	RISCV	CPU	LLVM	16,346	166	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineFunction", "", "MF", "=", "MI", "-...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "R600", "SI", "SI", "SI" ]	SIRegisterInfo102	eliminateFrameIndex	R600	GPU	LLVM	16,347	184	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600", "SI", "SI", "SI" ]	SIRegisterInfo3	getReservedRegs	R600	GPU	LLVM	16,348	70	1	[]
[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...	[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG" ]	SIISelLowering103	finalizeLowering	AMDGPU	GPU	LLVM	16,349	287	1	[]
[ "<s>", "static", "rtx", "altivec_expand_st_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "un...	[ "Expand", "the", "stvx", "builtins", "." ]	[ "rs6000", "0", "0", "1", "0", "1", "0", "1" ]	rs60006	altivec_expand_st_builtin	rs6000	CPU	GCC	16,350	297	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "Nios2", "\"RelaxInstruction() unimplemented\"" ]	Nios2AsmBackend	fixupNeedsRelaxation	Nios2	MPU	LLVM	16,351	33	1	[]
[ "<s>", "void", "MipsTargetStreamer", "::", "emitLoadWithImmOffset", "(", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ",", "unsigned", "TmpReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", ...	[ "Emit", "a", "load", "instruction", "with", "an", "immediate", "offset", "." ]	[ "Mips", "Mips", "16", "0x0000ffff", "0xffff0000", "16", "0x8000", "Mips::LUi", "Mips::ZERO", "Mips::ADDu" ]	MipsTargetStreamer (2)1	emitLoadWithImmOffset	Mips	CPU	LLVM	16,352	141	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lanai DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Lanai", "\"Lanai DAG->DAG Pattern Instruction Selection\"" ]	LanaiISelDAGToDAG12	getPassName	Lanai	CPU	LLVM	16,353	11	1	[]
[ "<s>", "DEBUG_FUNCTION", "char", "", "rs6000_debug_addr_mask", "(", "addr_mask_type", "mask", ",", "bool", "keep_spaces", ")", "{", "static", "char", "ret", "[", "8", "]", ";", "char", "", "p", "=", "ret", ";", "if", "(", "(", "mask", "&", "RELOAD_REG_...	[ "Inner", "function", "printing", "just", "the", "address", "mask", "for", "a", "particular", "reload", "register", "class", "." ]	[ "powerpcspe", "8", "0", "0", "0", "0", "0", "0", "0", "0" ]	powerpcspe	rs6000_debug_addr_mask	powerpcspe	CPU	GCC	16,354	240	1	[]
[ "<s>", "static", "int", "ix86_i387_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_i387_cw", "mode", ";", "if", "(", "CALL_P", "(", "insn", ")", "\|\|", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "asm_nope...	[ "Return", "mode", "that", "i387", "must", "be", "switched", "into", "prior", "to", "the", "execution", "of", "insn", "." ]	[ "i386", "0", "0" ]	i3864	ix86_i387_mode_needed	i386	CPU	GCC	16,355	146	1	[]
[ "<s>", "static", "void", "arm_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "regno1", ",", "unsigned", "long", "live_regs", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno1", ...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "REGNO1", "is", "the", "index", "number", "of...	[ "arm", "5", "2", "4095", "255", "4095", "255" ]	arm	arm_emit_probe_stack_range	arm	CPU	GCC	16,356	422	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", ":...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "X86", "X86", "X86::TAILJMPd64", "X86::CALL64pcrel32" ]	X86InstrInfo64	insertOutlinedCall	X86	CPU	LLVM	16,357	128	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]	MipsISelLowering (2)1	getOpndList	Mips	CPU	LLVM	16,358	379	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "TOY", "4" ]	TOYAsmBackend1	getPointerSize	TOY	CPU	LLVM	16,359	10	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)	mayBeEmittedAsTailCall	AArch64	CPU	LLVM	16,360	19	1	[]
[ "<s>", "bool", "isEmpty", "(", ")", "const", "{", "return", "Size", "==", "0", ";", "}", "</s>" ]	[ "isEmpty", "-", "Return", "true", "if", "there", "are", "no", "jump", "tables", "." ]	[ "TPC", "0" ]	TPCFrameLowering	isEmpty	TPC	Virtual ISA	LLVM	16,361	12	1	[]
[ "<s>", "static", "void", "computeKnownBits", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ARMISD", "::", "BFI", ")", ...	[ "Determine", "which", "bits", "of", "Op", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "Known", "." ]	[ "ARM", "ARMISD::BFI", "0", "2", "ARMISD::CMOV", "0", "0", "1", "2" ]	ARMISelLowering (2)2	computeKnownBits	ARM	CPU	LLVM	16,362	179	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "return", "ST", ".", "getL1CacheLineSize", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo	getCacheLineSize	Hexagon	DSP	LLVM	16,363	16	1	[]
[ "<s>", "static", "bool", "riscv_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset", ...	[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]	[ "riscv", "0" ]	riscv2	riscv_return_in_memory	riscv	CPU	GCC	16,364	51	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "\|\|", "S...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "0" ]	ARMCallLowering18	assignValueToAddress	ARM	CPU	LLVM	16,365	138	1	[]
[ "<s>", "bool", "isValid", "(", ")", "const", "{", "return", "Valid", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "Hexagon" ]	HexagonShuffler	isValid	Hexagon	DSP	LLVM	16,366	10	1	[]
[ "<s>", "int", "arm_early_load_addr_dep_ptr", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", "=", "arm_find_sub_rtx_with_code", "(", "PATTERN", "(", "producer", ")", ",", "SET", ",", "false", ")", ";", "rtx", "addr", "=", "arm_find_...	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "load", ")", "does", "need", "a", "Pmode", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]	[ "arm", "0" ]	aarch-common	arm_early_load_addr_dep_ptr	arm	CPU	GCC	16,367	90	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "\"NVPTX uses no regalloc!\"", ")", ";", "addPass", "(", "&", "StrongPHIEliminationID", ")", ";", "}", "</s>" ]	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "NVPTX", "NVPTX", "\"NVPTX uses no regalloc!\"" ]	NVPTXTargetMachine3	addFastRegAlloc	NVPTX	GPU	LLVM	16,368	25	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...	[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]	[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "X86::getCondFromBranchOpc", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]	X86InstrInfo113	replaceBranchWithTailCall	X86	CPU	LLVM	16,369	298	1	[]
[ "<s>", "void", "mips_output_ascii", "(", "FILE", "", "stream", ",", "const", "char", "", "string", ",", "size_t", "len", ")", "{", "size_t", "i", ";", "int", "cur_pos", ";", "cur_pos", "=", "17", ";", "fprintf", "(", "stream", ",", "\"\\t.ascii\\t\\\"\...	[ "Output", "an", "ASCII", "string", ",", "in", "a", "space-saving", "way", ".", "PREFIX", "is", "the", "string", "that", "should", "be", "written", "before", "the", "opening", "quote", ",", "such", "as", "``", "\\t.ascii\\t", "''", "for", "real", "string", ...	[ "mips", "17", "\"\\t.ascii\\t\\\"\"", "0", "\"\\\\%03o\"", "4", "72", "1", "17", "\"\\\"\\n\\t.ascii\\t\\\"\"", "\"\\\"\\n\"" ]	mips	mips_output_ascii	mips	CPU	GCC	16,370	152	1	[]
[ "<s>", "SDValue", "LanaiSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", ",", "const", "SDLoc", "&", ",", "SDValue", ",", "SDValue", ",", "SDValue", ",", "SDValue", "Size", ",", "Align", ",", "bool", ",", "bool", ",", "bool", ","...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Lanai", "Lanai" ]	LanaiSelectionDAGInfo4	EmitTargetCodeForMemcpy	Lanai	CPU	LLVM	16,371	63	1	[]
[ "<s>", "FastISel", "", "PPC", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "", "LibInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "FuncInfo", ".", "MF", "->", "getTarget", "(", ")", ";...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "PowerPC", "PPC::createFastISel", "PPC", "PPC", "PPC", "PPC" ]	PPCFastISel1	createFastISel	PowerPC	CPU	LLVM	16,372	71	1	[]
[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Hexagon", "Hexagon", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonISD::CMP...	HexagonISelLowering (2)2	getTargetNodeName	Hexagon	DSP	LLVM	16,373	192	1	[]
[ "<s>", "bool", "X86DiscriminateMemOps", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DISubprogram", "*", "FDI", "=", "MF", ".", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "if", "(", "!", "FDI", "\|\|", "!", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "0", "X86II::getMemoryOperandNo", "0", "\"Unable to create a unique discriminator in \"", "\" Line: \"", "\" Column: \"", "\". This is likely due to a large macro expansion.\\n\"" ]	X86DiscriminateMemOps1	runOnMachineFunction	X86	CPU	LLVM	16,374	386	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::SADDSAT", "ISD::SSUBSAT", "0",...	ARMISelLowering (2)6	ReplaceNodeResults	ARM	CPU	LLVM	16,375	343	1	[]
[ "<s>", "rtx", "crx_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "last_parm_in_reg", "=", "0", ";", "if", "(", "type", "==", "void_type_node", "...	[ "Implements", "the", "macro", "FUNCTION_ARG", "defined", "in", "crx.h", "." ]	[ "crx", "0", "0", "0", "1", "0", "1" ]	crx	crx_function_arg	crx	CPU	GCC	16,376	146	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM", "ARM", "ARM::STR", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2STRi12", "ARM::tSpill", "1", "2", "2", "0", "1", "0", "ARM::FSTD", "ARM::FSTS", "1", "2", "2", "0", "1", "0", "0" ]	ARMBaseInstrInfo31	isStoreToStackSlot	ARM	CPU	LLVM	16,377	286	1	[]
[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "static_cast", "<", "const", "ARMTargetMachine", "&", ">", "(", "TM", ")", ".", "Target...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "\".ARM.attributes\"", "ARM", "0" ]	ARMTargetObjectFile32	Initialize	ARM	CPU	LLVM	16,378	92	1	[]
[ "<s>", "static", "rtx", "nds32_expand_priority_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",",...	[ "Expand", "set", "int", "priority", "builtins", "." ]	[ "nds32", "0", "1", "0", "1", "0", "1" ]	nds32-intrinsic	nds32_expand_priority_builtin	nds32	CPU	GCC	16,379	128	1	[]
[ "<s>", "rtx", "mips_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "enum", "insn_code", "icode", ...	[ "Expand", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_EXPAND_BUILTIN", "." ]	[ "mips", "0", "0", "1", "0", "0" ]	mips3	mips_expand_builtin	mips	CPU	GCC	16,380	271	1	[]
[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]	LanaiISelLowering11	computeKnownBitsForTargetNode	Lanai	CPU	LLVM	16,381	139	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::COPY", "0", "AMDGPU::S_ADD_U32", "SI", "AMDGPU::VGPR_32RegClass" ]	SIFrameLowering13	emitPrologue	AMDGPU	GPU	LLVM	16,382	293	1	[]
[ "<s>", "SDNode", "", "BlackfinDAGToDAGISel", "::", "Select", "(", "SDValue", "Op", ")", "{", "SDNode", "", "N", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMac...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Blackfin", "ISD::FrameIndex", "MVT::i32", "BF::ADDpp", "MVT::i32", "0", "MVT::i32" ]	BlackfinISelDAGToDAG3	Select	Blackfin	DSP	LLVM	16,383	126	1	[]
[ "<s>", "static", "void", "init_frame", "(", "FILE", "*", "file", ",", "int", "regno", ",", "unsigned", "align", ",", "unsigned", "size", ")", "{", "if", "(", "size", ")", "fprintf", "(", "file", ",", "\"\\t.local .align %d .b8 %s_ar[%u];\\n\"", ",", "align",...	[ "Emit", "a", "local", "array", "to", "hold", "some", "part", "of", "a", "conventional", "stack", "frame", "and", "initialize", "REGNO", "to", "point", "to", "it", ".", "If", "the", "size", "is", "zero", ",", "it", "'ll", "never", "be", "valid", "to", ...	[ "nvptx", "\"\\t.local .align %d .b8 %s_ar[%u];\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\tcvta.local.u%d %s, %s_ar;\\n\"", "\"\\tmov.u%d %s, 0;\\n\"" ]	nvptx	init_frame	nvptx	GPU	GCC	16,384	78	1	[]
[ "<s>", "void", "func_fma_steering", "::", "update_balance", "(", "int", "parity", ")", "{", "this", "->", "m_fpu_balance", "=", "parity", "?", "this", "->", "m_fpu_balance", "+", "1", ":", "this", "->", "m_fpu_balance", "-", "1", ";", "}", "</s>" ]	[ "Update", "the", "current", "balance", "considering", "a", "node", "with", "the", "given", "PARITY", "." ]	[ "aarch64", "1", "1" ]	cortex-a57-fma-steering	update_balance	aarch64	CPU	GCC	16,385	28	1	[]
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getInstSizeInBytes", "(", "const", "MCInst", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "PowerPC", "PPC" ]	PPCMCCodeEmitter13	getInstSizeInBytes	PowerPC	CPU	LLVM	16,386	41	1	[]
[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc" ]	SparcMachineFunctionInfo13	getGlobalBaseReg	Sparc	CPU	LLVM	16,387	10	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")"...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VFRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID"...	PPCRegisterInfo22	getRegPressureLimit	PowerPC	CPU	LLVM	16,388	152	1	[]
[ "<s>", "const", "MCExpr", "", "PPCTargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", "...	[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCISelLowering (2)7	getPICJumpTableRelocBaseExpr	PowerPC	CPU	LLVM	16,389	93	1	[]
[ "<s>", "bool", "MipsFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "s...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "Mips", "Mips", "ISD::SDIV", "ISD::SDIV", "ISD::UDIV", "ISD::UDIV", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM" ]	MipsFastISel10	fastSelectInstruction	Mips	CPU	LLVM	16,390	337	1	[]
[ "<s>", "static", "void", "tilegx_expand_high_multiply", "(", "rtx", "result", ",", "rtx", "op1", ",", "rtx", "op2", ",", "bool", "sign", ")", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "DImode...	[ "Expand", "a", "high", "multiply", "pattern", "in", "DImode", ".", "RESULT", ",", "OP1", ",", "OP2", "are", "the", "operands", ",", "and", "SIGN", "is", "true", "if", "it", "'s", "a", "signed", "multiply", ",", "and", "false", "if", "it", "'s", "an",...	[ "tilegx", "32", "32", "32", "32", "32", "32" ]	tilegx	tilegx_expand_high_multiply	tilegx	VLIW	GCC	16,391	490	1	[]
[ "<s>", "bool", "PTXFPRoundingModePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "bbi", "=", "MF", ".", "begin", "(", ")", ",", "bbe", "=", "MF", ".", "end", "(", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PTX", "PTX" ]	PTXFPRoundingModePass	runOnMachineFunction	PTX	GPU	LLVM	16,392	93	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc", "8", "0" ]	SparcTargetMachine5	SparcTargetMachine	Sparc	CPU	LLVM	16,393	75	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering100	mayBeEmittedAsTailCall	Hexagon	DSP	LLVM	16,394	20	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src", ",", "MachineOperand", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "\|\|", "(", "MI", ...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "ARM", "ARM", "ARM::VORRq", "1", "2", "0", "1" ]	ARMBaseInstrInfo44	isCopyInstr	ARM	CPU	LLVM	16,395	88	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI",...	[ "Debug", "information", "queries", "." ]	[ "X86", "X86" ]	X86RegisterInfo40	getFrameRegister	X86	CPU	LLVM	16,396	40	1	[]
[ "<s>", "tree", "loongarch_build_builtin_va_list", "(", "void", ")", "{", "return", "ptr_type_node", ";", "}", "</s>" ]	[ "Implement", "TARGET_BUILTIN_VA_LIST", "." ]	[ "loongarch" ]	loongarch-builtins	loongarch_build_builtin_va_list	loongarch	CPU	GCC	16,397	10	1	[]
[ "<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "NVPTXSection", "(", "MCSec...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetObjectFile1	Initialize	NVPTX	GPU	LLVM	16,398	312	1	[]
[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "nvptx::LowerConstant", "\"symbol type unknown\"", "1", "4" ]	NVPTXAsmPrinter2	print	NVPTX	GPU	LLVM	16,399	266	1	[]

[ "<s>", "void", "SIInstrInfo", "::", "swapOperands", "(", "MachineBasicBlock", "::", "iterator", "Inst", ")", "const", "{", "assert", "(", "Inst", "->", "getNumExplicitOperands", "(", ")", "==", "3", ")", ";", "MachineOperand", "Op1", "=", "Inst", "->", "getO...

[ "Exchange", "the", "two", "operands", "to", "this", "instruction", "in", "such", "a", "way", "that", "it", "does", "not", "modify", "the", "semantics", "of", "the", "instruction", "." ]

[ "AMDGPU", "SI", "3", "1", "1" ]

SIInstrInfo (3)

swapOperands

AMDGPU

GPU

LLVM

16,300

48

1

[]

[ "<s>", "static", "void", "output_btfext_header", "(", "void", ")", "{", "switch_to_section", "(", "btf_ext_info_section", ")", ";", "ASM_OUTPUT_LABEL", "(", "asm_out_file", ",", "btf_ext_info_section_label", ")", ";", "dw2_asm_output_data", "(", "2", ",", "BTF_MAGIC",...

[ "Compute", "and", "output", "the", "header", "of", "a", ".BTF.ext", "debug", "info", "section", "." ]

[ "bpf", "2", "\"btf_magic\"", "1", "\"btfext_version\"", "1", "0", "\"btfext_flags\"", "4", "\"btfext_hdr_len\"", "0", "0", "0", "0", "0", "0", "4", "\"func_info_offset\"", "4", "\"func_info_len\"", "4", "\"line_info_offset\"", "4", "\"line_info_len\"", "4", "\"core_...

coreout

output_btfext_header

bpf

Virtual ISA

GCC

16,301

195

1

[]

[ "<s>", "const", "uint16_t", "*", "Tile64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "T64", "::", "R30", ",", "T64", "::", "R31...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Tile64", "T64::R30", "T64::R31", "T64::R32", "T64::R33", "T64::R34", "T64::R35", "T64::R36", "T64::R37", "T64::R38", "T64::R39", "T64::R40", "T64::R41", "T64::R42", "T64::R43", "T64::R44", "T64::R45", "T64::R46", "T64::R47", "T64::R48", "T64::R49", "T64::R50", "T64::R51"...

Tile64RegisterInfo

getCalleeSavedRegs

Tile64

VLIW

LLVM

16,302

117

1

[]

[ "<s>", "bool", "VETargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMConte...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "VE", "VE", "ISD::OutputArg", "VE", "16" ]

VEISelLowering

CanLowerReturn

VE

CPU

LLVM

16,303

72

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "SystemZ" ]

SystemZTargetMachine

getDataLayout

SystemZ

CPU

LLVM

16,304

19

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XCore" ]

XCoreInstrInfo

getRegisterInfo

XCore

MPU

LLVM

16,305

13

1

[]

[ "<s>", "static", "unsigned", "int", "ix86_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GENERAL_REGNO_P", "(", "regno", ")", ")", "{", "if", "(", "mode", "==", "XFmode", ")", "return", "TARGET_64BIT", ...

[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "This", "is", "ordinarily", "the", "length", "in", "words", "of", "a", "value", "of", "mode", "MODE", "but", "can", "be", "less", "for", "certain", "modes", "in", "special", "long", "registers", ".", "Actually", "...

[ "i386", "2", "3", "4", "6", "2", "2", "4", "1" ]

i386

ix86_hard_regno_nregs

i386

CPU

GCC

16,306

99

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine39

X86TargetMachine

X86

CPU

LLVM

16,307

139

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasStdExtZbb", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering1

isCheapToSpeculateCttz

RISCV

CPU

LLVM

16,308

16

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "assert", "(", "0", "&&", "\"unknown operan...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "ARM", "ARM", "0", "\"unknown operand type\"", "ARM::CPSR", "\"Subregs should be eliminated!\"" ]

ARMMCInstLower28

lowerOperand

ARM

CPU

LLVM

16,309

324

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "ARM64FI", "=", "F", ".", "getInfo", "<", "ARM64FunctionInfo", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "F", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM64", "ARM64", "ARM64" ]

ARM64AsmPrinter

runOnMachineFunction

ARM64

CPU

LLVM

16,310

28

1

[]

[ "<s>", "static", "bool", "spe_func_has_64bit_regs_p", "(", "void", ")", "{", "rtx", "insns", ",", "insn", ";", "if", "(", "current_function_calls_eh_return", "||", "current_function_calls_setjmp", "||", "current_function_has_nonlocal_goto", ")", "return", "true", ";", ...

[ "Return", "true", "if", "the", "current", "function", "uses", "any", "GPRs", "in", "64-bit", "SIMD", "mode", "." ]

[ "rs6000" ]

rs60003

spe_func_has_64bit_regs_p

rs6000

CPU

GCC

16,311

118

1

[]

[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "g...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "WebAssembly", "0", "WebAssembly", "0", "0" ]

WebAssemblyOptimizeLiveIntervals3

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,312

296

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunction...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::SGPR_32RegClassID" ]

SIRegisterInfo111

getRegPressureLimit

AMDGPU

GPU

LLVM

16,313

125

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "MI"...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "M68k", "M68k", "M68k::PUSH8d", "M68k::MOV8ed", "M68k::PUSH16d", "M68k::MOV16er", "M68k::PUSH32r", "M68k::MOV32er", "M68k::POP8d", "M68k::MOV8do", "M68k::POP16d", "M68k::MOV16ro", "M68k::POP32r", "M68k::MOV32ro", "M68k::SETCS_C8d", "M68k::SUBX8dd", "M68k::SETCS_C16d", "M68k::SUBX16...

M68kInstrInfo (2)

expandPostRAPseudo

M68k

MPU

LLVM

16,314

216

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "llvm", "::", "Function", "*", "ImplicitOffsetIntrinsic", "=", "M", ".", "getFunction", "(", "Intrinsic", ":...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "NVPTX", "Intrinsic::getName", "Intrinsic::nvvm_implicit_offset", "3", "\"Intrinsic::nvvm_implicit_offset does not return the expected \"", "\"type\"", "\"Not all uses of intrinsic removed\"" ]

GlobalOffset

runOnModule

NVPTX

GPU

LLVM

16,315

148

1

[]

[ "<s>", "BitVector", "MSP430RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "MSP430FrameLowering", "*", "TFI", "=", "getFrameLowering", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "MSP430", "MSP430", "MSP430", "MSP430::PCB", "MSP430::SPB", "MSP430::SRB", "MSP430::CGB", "MSP430::PC", "MSP430::SP", "MSP430::SR", "MSP430::CG", "MSP430::R4B", "MSP430::R4" ]

MSP430RegisterInfo20

getReservedRegs

MSP430

MPU

LLVM

16,316

135

1

[]

[ "<s>", "static", "bool", "ix86_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "tree", "type", ",", "decl_or_type", ";", "rtx", "a", ",", "b", ";", "if", "(", "!", "TARGET_MACHO", "&&", "!", "TARGET_64BIT", "&&", "flag_pic", ...

[ "Decide", "whether", "we", "can", "make", "a", "sibling", "call", "to", "a", "function", ".", "DECL", "is", "the", "declaration", "of", "the", "function", "being", "targeted", "by", "the", "call", "and", "EXP", "is", "the", "CALL_EXPR", "representing", "th...

[ "i386", "3" ]

i3864

ix86_function_ok_for_sibcall

i386

CPU

GCC

16,317

262

1

[]

[ "<s>", "void", "ia64_expand_dot_prod_v8qi", "(", "rtx", "operands", "[", "4", "]", ",", "bool", "unsignedp", ")", "{", "rtx", "l1", ",", "l2", ",", "h1", ",", "h2", ",", "x1", ",", "x2", ",", "p1", ",", "p2", ",", "p3", ",", "p4", ",", "s1", ",...

[ "Emit", "a", "signed", "or", "unsigned", "V8QI", "dot", "product", "operation", "." ]

[ "ia64", "4", "1", "2", "1", "2", "1", "2", "3", "0" ]

ia643

ia64_expand_dot_prod_v8qi

ia64

CPU

GCC

16,318

387

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "StringRef", "Sectio...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "XCore", "XCore", "\".cp.\"", "\"Using .cp. section for writeable object.\"", "XCore", "XCore" ]

XCoreTargetObjectFile (2)

getExplicitSectionGlobal

XCore

MPU

LLVM

16,319

83

1

[]

[ "<s>", "void", "LC3AsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "isPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "4", ";", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "LC3", "LC3", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

LC3AsmBackend

applyFixup

LC3

CPU

LLVM

16,320

107

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getGeneration", "(", ")", "<=", "AMDGPUSubt...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600", "SI", "SI", "SI" ]

AMDGPUTargetMachine14

addPreRegAlloc

R600

GPU

LLVM

16,321

85

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser25

validateTargetOperandClass

AMDGPU

GPU

LLVM

16,322

217

1

[]

[ "<s>", "BitVector", "LC3RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "LC3", "::", "SP", ")", ";", "Reserv...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "LC3", "LC3", "LC3::SP", "LC3::LR" ]

LC3RegisterInfo

getReservedRegs

LC3

CPU

LLVM

16,323

42

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget26OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "getBranchTarget26OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "1", "\"getBranchTarget26OpValueMM expects only expressions or immediates\"", "4", "0", "Mips::fixup_MICROMIPS_PC26_S1", "0" ]

MipsMCCodeEmitter (2)

getBranchTarget26OpValueMM

Mips

CPU

LLVM

16,324

120

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "if", "(", "!", "I", "->",...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "RISCV", "RISCV", "1", "Intrinsic::fma", "0", "1", "0" ]

RISCVISelLowering1

shouldSinkOperands

RISCV

CPU

LLVM

16,325

402

1

[]

[ "<s>", "const", "uint32_t", "*", "ARM64RegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_ARM64_AAPCS_ThisReturn_RegMask", ";", "}", "</s>" ]

[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...

[ "ARM64", "ARM64", "ARM64" ]

ARM64RegisterInfo

getThisReturnPreservedMask

ARM64

CPU

LLVM

16,326

17

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetLibraryInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUPrintfRuntimeBinding

getAnalysisUsage

AMDGPU

GPU

LLVM

16,327

29

1

[]

[ "<s>", "bool", "alpha_split_const_mov", "(", "enum", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "i0", ",", "i1", ";", "rtx", "temp", "=", "NULL_RTX", ";", "alpha_extract_integer", "(", "operands", "[", "1", "]", ",", "&...

[ "Operand", "1", "is", "known", "to", "be", "a", "constant", ",", "and", "should", "require", "more", "than", "one", "instruction", "to", "load", ".", "Emit", "that", "multi-part", "load", "." ]

[ "alpha", "1", "64", "0", "0", "3", "0", "0", "0" ]

alpha3

alpha_split_const_mov

alpha

MPU

GCC

16,328

126

1

[]

[ "<s>", "void", "XtensaFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::emitPrologue not implemented\"", ")", ";", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::emitPrologue not implemented\"" ]

XtensaFrameLowering1

emitPrologue

Xtensa

MPU

LLVM

16,329

23

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i64", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "Alpha", "MVT::i64" ]

AlphaISelLowering1

getShiftAmountTy

Alpha

MPU

LLVM

16,330

15

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createX86OptimizeLEAs", "(", ")", ")", ";", "addPass", "(", "createX86CallFrameOptimization", "("...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine84

addPreRegAlloc

X86

CPU

LLVM

16,331

39

1

[]

[ "<s>", "static", "void", "make_type_sizeless", "(", "tree", "type", ")", "{", "TYPE_ATTRIBUTES", "(", "type", ")", "=", "tree_cons", "(", "get_identifier", "(", "\"SVE sizeless type\"", ")", ",", "NULL_TREE", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", ";",...

[ "Force", "TYPE", "to", "be", "a", "sizeless", "type", "." ]

[ "aarch64", "\"SVE sizeless type\"" ]

aarch64-sve-builtins

make_type_sizeless

aarch64

CPU

GCC

16,332

29

1

[]

[ "<s>", "static", "int", "neon_pair_endian_lane_map", "(", "machine_mode", "mode", ",", "int", "lane", ")", "{", "int", "nelem", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "if", "(", "BYTES_BIG_ENDIAN", ")", "lane", "=", "neon_endian_lane_map", "(", "mode",...

[ "Some", "permutations", "index", "into", "pairs", "of", "vectors", ",", "this", "is", "a", "helper", "function", "to", "map", "indexes", "into", "those", "pairs", "of", "vectors", "." ]

[ "arm", "1" ]

arm

neon_pair_endian_lane_map

arm

CPU

GCC

16,333

48

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "if", "(", "!", "NumCy...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "ARM::t2Bcc", "ARM::tCMPi8", "ARM::t2CMPri", "0", "0", "ARMCC::CondCodes", "ARMCC::AL", "1", "0", "ARM", "1", "10" ]

ARMBaseInstrInfo85

isProfitableToIfCvt

ARM

CPU

LLVM

16,334

264

1

[]

[ "<s>", "bool", "M68kDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "M68kSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "return", "Select...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "M68k", "M68k", "M68k" ]

M68kISelDAGToDAG

runOnMachineFunction

M68k

MPU

LLVM

16,335

36

1

[]

[ "<s>", "void", "MOSFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "MF"...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "MOS", "MOS", "0", "0" ]

MOSFrameLowering

processFunctionBeforeFrameFinalized

MOS

MPU

LLVM

16,336

112

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::FNEG", "ISD::FABS", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD:...

SparcISelLowering101

LowerOperation

Sparc

CPU

LLVM

16,337

219

1

[]

[ "<s>", "static", "bool", "riscv_valid_base_register_p", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "("...

[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "riscv" ]

riscv2

riscv_valid_base_register_p

riscv

CPU

GCC

16,338

55

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::v32i1", "MVT::v32i8", "MVT::i1", "16", "64", "MVT::i8", "MVT::v32i16", "MVT::v64i8", "MVT::v16i32" ]

X86ISelLowering (2)7

getRegisterTypeForCallingConv

X86

CPU

LLVM

16,339

169

1

[]

[ "<s>", "static", "void", "ix86_add_new_builtins", "(", "HOST_WIDE_INT", "isa", ",", "HOST_WIDE_INT", "isa2", ")", "{", "isa", "&=", "~", "OPTION_MASK_ISA_64BIT", ";", "if", "(", "(", "isa", "&", "deferred_isa_values", ")", "==", "0", "&&", "(", "isa2", "&", ...

[ "Add", "any", "new", "builtin", "functions", "for", "a", "given", "ISA", "that", "may", "not", "have", "been", "declared", ".", "This", "saves", "a", "bit", "of", "space", "compared", "to", "adding", "all", "of", "the", "declarations", "to", "the", "tree...

[ "i386", "0", "0", "0", "0", "0", "1", "1", "\"leaf\"", "1" ]

i3867

ix86_add_new_builtins

i386

CPU

GCC

16,340

247

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "1", "\"getBranchTargetOpValueMM expects only expressions or immediates\"", "0", "Mips", "0" ]

MipsMCCodeEmitter2

getBranchTargetOpValueMM

Mips

CPU

LLVM

16,341

103

1

[]

[ "<s>", "static", "void", "mmix_print_operand_address", "(", "FILE", "*", "stream", ",", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "{", "fprintf", "(", "stream", ",", "\"%s,0\"", ",", "reg_names", "[", "MMIX_OUTPUT...

[ "PRINT_OPERAND_ADDRESS", "." ]

[ "mmix", "\"%s,0\"", "0", "1", "\"%s,\"", "\"%s\"", "\"MMIX Internal: This is not a recognized address\"" ]

mmix

mmix_print_operand_address

mmix

CPU

GCC

16,342

180

1

[]

[ "<s>", "void", "setKind", "(", "BaseKind", "K", ")", "{", "assert", "(", "!", "isSet", "(", ")", "&&", "\"Can't change kind with non-zero base\"", ")", ";", "Kind", "=", "K", ";", "}", "</s>" ]

[ "Setter", "for", "the", "kind", "of", "this", "node", "." ]

[ "WebAssembly", "\"Can't change kind with non-zero base\"" ]

WebAssemblyFastISel (2)2

setKind

WebAssembly

Virtual ISA

LLVM

16,343

22

1

[]

[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...

[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "6", "0" ]

PPCHazardRecognizers29

EmitNoop

PowerPC

CPU

LLVM

16,344

77

1

[]

[ "<s>", "DEBUG_FUNCTION", "char", "*", "rs6000_debug_addr_mask", "(", "addr_mask_type", "mask", ",", "bool", "keep_spaces", ")", "{", "static", "char", "ret", "[", "8", "]", ";", "char", "*", "p", "=", "ret", ";", "if", "(", "(", "mask", "&", "RELOAD_REG_...

[ "Inner", "function", "printing", "just", "the", "address", "mask", "for", "a", "particular", "reload", "register", "class", "." ]

[ "rs6000", "8", "0", "0", "0", "0", "0", "0", "0", "0" ]

rs6000

rs6000_debug_addr_mask

rs6000

CPU

GCC

16,345

240

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg", "RISCV::VL" ]

RISCVRegisterInfo21

getReservedRegs

RISCV

CPU

LLVM

16,346

166

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFunction", "*", "MF", "=", "MI", "-...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "R600", "SI", "SI", "SI" ]

SIRegisterInfo102

eliminateFrameIndex

R600

GPU

LLVM

16,347

184

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600", "SI", "SI", "SI" ]

SIRegisterInfo3

getReservedRegs

R600

GPU

LLVM

16,348

70

1

[]

[ "<s>", "void", "SITargetLowering", "::", "finalizeLowering", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "SIMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", ...

[ "Execute", "target", "specific", "actions", "to", "finalize", "target", "lowering", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::SP_REG", "AMDGPU::SP_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::PRIVATE_RSRC_REG", "AMDGPU::FP_REG", "AMDGPU::FP_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG", "AMDGPU::SCRATCH_WAVE_OFFSET_REG" ]

SIISelLowering103

finalizeLowering

AMDGPU

GPU

LLVM

16,349

287

1

[]

[ "<s>", "static", "rtx", "altivec_expand_st_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "un...

[ "Expand", "the", "stvx", "builtins", "." ]

[ "rs6000", "0", "0", "1", "0", "1", "0", "1" ]

rs60006

altivec_expand_st_builtin

rs6000

CPU

GCC

16,350

297

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "Nios2", "\"RelaxInstruction() unimplemented\"" ]

Nios2AsmBackend

fixupNeedsRelaxation

Nios2

MPU

LLVM

16,351

33

1

[]

[ "<s>", "void", "MipsTargetStreamer", "::", "emitLoadWithImmOffset", "(", "unsigned", "Opcode", ",", "unsigned", "DstReg", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ",", "unsigned", "TmpReg", ",", "SMLoc", "IDLoc", ",", "const", "MCSubtargetInfo", "*", ...

[ "Emit", "a", "load", "instruction", "with", "an", "immediate", "offset", "." ]

[ "Mips", "Mips", "16", "0x0000ffff", "0xffff0000", "16", "0x8000", "Mips::LUi", "Mips::ZERO", "Mips::ADDu" ]

MipsTargetStreamer (2)1

emitLoadWithImmOffset

Mips

CPU

LLVM

16,352

141

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lanai DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Lanai", "\"Lanai DAG->DAG Pattern Instruction Selection\"" ]

LanaiISelDAGToDAG12

getPassName

Lanai

CPU

LLVM

16,353

11

1

[]

[ "<s>", "DEBUG_FUNCTION", "char", "*", "rs6000_debug_addr_mask", "(", "addr_mask_type", "mask", ",", "bool", "keep_spaces", ")", "{", "static", "char", "ret", "[", "8", "]", ";", "char", "*", "p", "=", "ret", ";", "if", "(", "(", "mask", "&", "RELOAD_REG_...

[ "Inner", "function", "printing", "just", "the", "address", "mask", "for", "a", "particular", "reload", "register", "class", "." ]

[ "powerpcspe", "8", "0", "0", "0", "0", "0", "0", "0", "0" ]

powerpcspe

rs6000_debug_addr_mask

powerpcspe

CPU

GCC

16,354

240

1

[]

[ "<s>", "static", "int", "ix86_i387_mode_needed", "(", "int", "entity", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_i387_cw", "mode", ";", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "(", "asm_nope...

[ "Return", "mode", "that", "i387", "must", "be", "switched", "into", "prior", "to", "the", "execution", "of", "insn", "." ]

[ "i386", "0", "0" ]

i3864

ix86_i387_mode_needed

i386

CPU

GCC

16,355

146

1

[]

[ "<s>", "static", "void", "arm_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "regno1", ",", "unsigned", "long", "live_regs", ")", "{", "rtx", "reg1", "=", "gen_rtx_REG", "(", "Pmode", ",", "regno1", ...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "REGNO1", "is", "the", "index", "number", "of...

[ "arm", "5", "2", "4095", "255", "4095", "255" ]

arm

arm_emit_probe_stack_range

arm

CPU

GCC

16,356

422

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "outliner", ":...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "X86", "X86", "X86::TAILJMPd64", "X86::CALL64pcrel32" ]

X86InstrInfo64

insertOutlinedCall

X86

CPU

LLVM

16,357

128

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">", ">", "&", "RegsToPass", ",", "bool", "IsPICCall", ...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]

MipsISelLowering (2)1

getOpndList

Mips

CPU

LLVM

16,358

379

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "TOY", "4" ]

TOYAsmBackend1

getPointerSize

TOY

CPU

LLVM

16,359

10

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)

mayBeEmittedAsTailCall

AArch64

CPU

LLVM

16,360

19

1

[]

[ "<s>", "bool", "isEmpty", "(", ")", "const", "{", "return", "Size", "==", "0", ";", "}", "</s>" ]

[ "isEmpty", "-", "Return", "true", "if", "there", "are", "no", "jump", "tables", "." ]

[ "TPC", "0" ]

TPCFrameLowering

isEmpty

TPC

Virtual ISA

LLVM

16,361

12

1

[]

[ "<s>", "static", "void", "computeKnownBits", "(", "SelectionDAG", "&", "DAG", ",", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ")", "{", "if", "(", "Op", ".", "getOpcode", "(", ")", "==", "ARMISD", "::", "BFI", ")", ...

[ "Determine", "which", "bits", "of", "Op", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "Known", "." ]

[ "ARM", "ARMISD::BFI", "0", "2", "ARMISD::CMOV", "0", "0", "1", "2" ]

ARMISelLowering (2)2

computeKnownBits

ARM

CPU

LLVM

16,362

179

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "return", "ST", ".", "getL1CacheLineSize", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo

getCacheLineSize

Hexagon

DSP

LLVM

16,363

16

1

[]

[ "<s>", "static", "bool", "riscv_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset", ...

[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]

[ "riscv", "0" ]

riscv2

riscv_return_in_memory

riscv

CPU

GCC

16,364

51

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "(", "Size", "==", "1", "||", "S...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "ARM", "1", "2", "4", "8", "\"Unsupported size\"", "4", "\"Only scalars supported atm\"", "32", "0" ]

ARMCallLowering18

assignValueToAddress

ARM

CPU

LLVM

16,365

138

1

[]

[ "<s>", "bool", "isValid", "(", ")", "const", "{", "return", "Valid", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "Hexagon" ]

HexagonShuffler

isValid

Hexagon

DSP

LLVM

16,366

10

1

[]

[ "<s>", "int", "arm_early_load_addr_dep_ptr", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", "=", "arm_find_sub_rtx_with_code", "(", "PATTERN", "(", "producer", ")", ",", "SET", ",", "false", ")", ";", "rtx", "addr", "=", "arm_find_...

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "a", "load", ")", "does", "need", "a", "Pmode", "PRODUCER", "'s", "value", "to", "calculate", "the", "address", "." ]

[ "arm", "0" ]

aarch-common

arm_early_load_addr_dep_ptr

arm

CPU

GCC

16,367

90

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "\"NVPTX uses no regalloc!\"", ")", ";", "addPass", "(", "&", "StrongPHIEliminationID", ")", ";", "}", "</s>" ]

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "NVPTX", "NVPTX", "\"NVPTX uses no regalloc!\"" ]

NVPTXTargetMachine3

addFastRegAlloc

NVPTX

GPU

LLVM

16,368

25

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...

[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]

[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "X86::getCondFromBranchOpc", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]

X86InstrInfo113

replaceBranchWithTailCall

X86

CPU

LLVM

16,369

298

1

[]

[ "<s>", "void", "mips_output_ascii", "(", "FILE", "*", "stream", ",", "const", "char", "*", "string", ",", "size_t", "len", ")", "{", "size_t", "i", ";", "int", "cur_pos", ";", "cur_pos", "=", "17", ";", "fprintf", "(", "stream", ",", "\"\\t.ascii\\t\\\"\...

[ "Output", "an", "ASCII", "string", ",", "in", "a", "space-saving", "way", ".", "PREFIX", "is", "the", "string", "that", "should", "be", "written", "before", "the", "opening", "quote", ",", "such", "as", "``", "\\t.ascii\\t", "''", "for", "real", "string", ...

[ "mips", "17", "\"\\t.ascii\\t\\\"\"", "0", "\"\\\\%03o\"", "4", "72", "1", "17", "\"\\\"\\n\\t.ascii\\t\\\"\"", "\"\\\"\\n\"" ]

mips

mips_output_ascii

mips

CPU

GCC

16,370

152

1

[]

[ "<s>", "SDValue", "LanaiSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", ",", "const", "SDLoc", "&", ",", "SDValue", ",", "SDValue", ",", "SDValue", ",", "SDValue", "Size", ",", "Align", ",", "bool", ",", "bool", ",", "bool", ","...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Lanai", "Lanai" ]

LanaiSelectionDAGInfo4

EmitTargetCodeForMemcpy

Lanai

CPU

LLVM

16,371

63

1

[]

[ "<s>", "FastISel", "*", "PPC", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "{", "const", "TargetMachine", "&", "TM", "=", "FuncInfo", ".", "MF", "->", "getTarget", "(", ")", ";...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "PowerPC", "PPC::createFastISel", "PPC", "PPC", "PPC", "PPC" ]

PPCFastISel1

createFastISel

PowerPC

CPU

LLVM

16,372

71

1

[]

[ "<s>", "const", "char", "*", "HexagonTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "HexagonISD", "::", "CONST32", ":", "return", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Hexagon", "Hexagon", "HexagonISD::CONST32", "\"HexagonISD::CONST32\"", "HexagonISD::CONST32_GP", "\"HexagonISD::CONST32_GP\"", "HexagonISD::CONST32_Int_Real", "\"HexagonISD::CONST32_Int_Real\"", "HexagonISD::ADJDYNALLOC", "\"HexagonISD::ADJDYNALLOC\"", "HexagonISD::CMPICC", "\"HexagonISD::CMP...

HexagonISelLowering (2)2

getTargetNodeName

Hexagon

DSP

LLVM

16,373

192

1

[]

[ "<s>", "bool", "X86DiscriminateMemOps", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DISubprogram", "*", "FDI", "=", "MF", ".", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "if", "(", "!", "FDI", "||", "!", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "0", "X86II::getMemoryOperandNo", "0", "\"Unable to create a unique discriminator in \"", "\" Line: \"", "\" Column: \"", "\". This is likely due to a large macro expansion.\\n\"" ]

X86DiscriminateMemOps1

runOnMachineFunction

X86

CPU

LLVM

16,374

386

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SHL", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::SADDSAT", "ISD::SSUBSAT", "0",...

ARMISelLowering (2)6

ReplaceNodeResults

ARM

CPU

LLVM

16,375

343

1

[]

[ "<s>", "rtx", "crx_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "last_parm_in_reg", "=", "0", ";", "if", "(", "type", "==", "void_type_node", "...

[ "Implements", "the", "macro", "FUNCTION_ARG", "defined", "in", "crx.h", "." ]

[ "crx", "0", "0", "0", "1", "0", "1" ]

crx

crx_function_arg

crx

CPU

GCC

16,376

146

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM", "ARM", "ARM::STR", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::t2STRi12", "ARM::tSpill", "1", "2", "2", "0", "1", "0", "ARM::FSTD", "ARM::FSTS", "1", "2", "2", "0", "1", "0", "0" ]

ARMBaseInstrInfo31

isStoreToStackSlot

ARM

CPU

LLVM

16,377

286

1

[]

[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "bool", "isAAPCS_ABI", "=", "static_cast", "<", "const", "ARMTargetMachine", "&", ">", "(", "TM", ")", ".", "Target...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "\".ARM.attributes\"", "ARM", "0" ]

ARMTargetObjectFile32

Initialize

ARM

CPU

LLVM

16,378

92

1

[]

[ "<s>", "static", "rtx", "nds32_expand_priority_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "const", "char", "*", "name", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "nds32_read_argument", "(", "exp", ",",...

[ "Expand", "set", "int", "priority", "builtins", "." ]

[ "nds32", "0", "1", "0", "1", "0", "1" ]

nds32-intrinsic

nds32_expand_priority_builtin

nds32

CPU

GCC

16,379

128

1

[]

[ "<s>", "rtx", "mips_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "enum", "insn_code", "icode", ...

[ "Expand", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_EXPAND_BUILTIN", "." ]

[ "mips", "0", "0", "1", "0", "0" ]

mips3

mips_expand_builtin

mips

CPU

GCC

16,380

271

1

[]

[ "<s>", "void", "LanaiTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "cons...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "Lanai", "Lanai", "LanaiISD::SETCC", "1", "LanaiISD::SELECT_CC", "0", "1", "1", "1" ]

LanaiISelLowering11

computeKnownBitsForTargetNode

Lanai

CPU

LLVM

16,381

139

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "AMDGPU::COPY", "0", "AMDGPU::S_ADD_U32", "SI", "AMDGPU::VGPR_32RegClass" ]

SIFrameLowering13

emitPrologue

AMDGPU

GPU

LLVM

16,382

293

1

[]

[ "<s>", "SDNode", "*", "BlackfinDAGToDAGISel", "::", "Select", "(", "SDValue", "Op", ")", "{", "SDNode", "*", "N", "=", "Op", ".", "getNode", "(", ")", ";", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ")", ";", "if", "(", "N", "->", "isMac...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Blackfin", "ISD::FrameIndex", "MVT::i32", "BF::ADDpp", "MVT::i32", "0", "MVT::i32" ]

BlackfinISelDAGToDAG3

Select

Blackfin

DSP

LLVM

16,383

126

1

[]

[ "<s>", "static", "void", "init_frame", "(", "FILE", "*", "file", ",", "int", "regno", ",", "unsigned", "align", ",", "unsigned", "size", ")", "{", "if", "(", "size", ")", "fprintf", "(", "file", ",", "\"\\t.local .align %d .b8 %s_ar[%u];\\n\"", ",", "align",...

[ "Emit", "a", "local", "array", "to", "hold", "some", "part", "of", "a", "conventional", "stack", "frame", "and", "initialize", "REGNO", "to", "point", "to", "it", ".", "If", "the", "size", "is", "zero", ",", "it", "'ll", "never", "be", "valid", "to", ...

[ "nvptx", "\"\\t.local .align %d .b8 %s_ar[%u];\\n\"", "\"\\t.reg.u%d %s;\\n\"", "\"\\tcvta.local.u%d %s, %s_ar;\\n\"", "\"\\tmov.u%d %s, 0;\\n\"" ]

nvptx

init_frame

nvptx

GPU

GCC

16,384

78

1

[]

[ "<s>", "void", "func_fma_steering", "::", "update_balance", "(", "int", "parity", ")", "{", "this", "->", "m_fpu_balance", "=", "parity", "?", "this", "->", "m_fpu_balance", "+", "1", ":", "this", "->", "m_fpu_balance", "-", "1", ";", "}", "</s>" ]

[ "Update", "the", "current", "balance", "considering", "a", "node", "with", "the", "given", "PARITY", "." ]

[ "aarch64", "1", "1" ]

cortex-a57-fma-steering

update_balance

aarch64

CPU

GCC

16,385

28

1

[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getInstSizeInBytes", "(", "const", "MCInst", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "MCInstrDesc", "&", "Desc", "=", "MCII", ".", "get", "(", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "PowerPC", "PPC" ]

PPCMCCodeEmitter13

getInstSizeInBytes

PowerPC

CPU

LLVM

16,386

41

1

[]

[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc" ]

SparcMachineFunctionInfo13

getGlobalBaseReg

Sparc

CPU

LLVM

16,387

10

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "Subtarget", ".", "getFrameLowering", "(", ")"...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VFRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID"...

PPCRegisterInfo22

getRegPressureLimit

PowerPC

CPU

LLVM

16,388

152

1

[]

[ "<s>", "const", "MCExpr", "*", "PPCTargetLowering", "::", "getPICJumpTableRelocBaseExpr", "(", "const", "MachineFunction", "*", "MF", ",", "unsigned", "JTI", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", "...

[ "This", "returns", "the", "relocation", "base", "for", "the", "given", "PIC", "jumptable", ",", "the", "same", "as", "getPICJumpTableRelocBase", ",", "but", "as", "an", "MCExpr", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCISelLowering (2)7

getPICJumpTableRelocBaseExpr

PowerPC

CPU

LLVM

16,389

93

1

[]

[ "<s>", "bool", "MipsFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "s...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "Mips", "Mips", "ISD::SDIV", "ISD::SDIV", "ISD::UDIV", "ISD::UDIV", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM" ]

MipsFastISel10

fastSelectInstruction

Mips

CPU

LLVM

16,390

337

1

[]

[ "<s>", "static", "void", "tilegx_expand_high_multiply", "(", "rtx", "result", ",", "rtx", "op1", ",", "rtx", "op2", ",", "bool", "sign", ")", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "DImode...

[ "Expand", "a", "high", "multiply", "pattern", "in", "DImode", ".", "RESULT", ",", "OP1", ",", "OP2", "are", "the", "operands", ",", "and", "SIGN", "is", "true", "if", "it", "'s", "a", "signed", "multiply", ",", "and", "false", "if", "it", "'s", "an",...

[ "tilegx", "32", "32", "32", "32", "32", "32" ]

tilegx

tilegx_expand_high_multiply

tilegx

VLIW

GCC

16,391

490

1

[]

[ "<s>", "bool", "PTXFPRoundingModePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "bbi", "=", "MF", ".", "begin", "(", ")", ",", "bbe", "=", "MF", ".", "end", "(", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PTX", "PTX" ]

PTXFPRoundingModePass

runOnMachineFunction

PTX

GPU

LLVM

16,392

93

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64bit", ")", ":", "LLVMTargetMachine", "(", "T", ",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc", "8", "0" ]

SparcTargetMachine5

SparcTargetMachine

Sparc

CPU

LLVM

16,393

75

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "return", "CI", "->", "isTailCall", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering100

mayBeEmittedAsTailCall

Hexagon

DSP

LLVM

16,394

20

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isCopyInstr", "(", "const", "MachineInstr", "&", "MI", ",", "MachineOperand", "&", "Src", ",", "MachineOperand", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg", "(", ")", "||", "(", "MI", ...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "ARM", "ARM", "ARM::VORRq", "1", "2", "0", "1" ]

ARMBaseInstrInfo44

isCopyInstr

ARM

CPU

LLVM

16,395

88

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI",...

[ "Debug", "information", "queries", "." ]

[ "X86", "X86" ]

X86RegisterInfo40

getFrameRegister

X86

CPU

LLVM

16,396

40

1

[]

[ "<s>", "tree", "loongarch_build_builtin_va_list", "(", "void", ")", "{", "return", "ptr_type_node", ";", "}", "</s>" ]

[ "Implement", "TARGET_BUILTIN_VA_LIST", "." ]

[ "loongarch" ]

loongarch-builtins

loongarch_build_builtin_va_list

loongarch

CPU

GCC

16,397

10

1

[]

[ "<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "NVPTXSection", "(", "MCSec...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetObjectFile1

Initialize

NVPTX

GPU

LLVM

16,398

312

1

[]

[ "<s>", "void", "print", "(", ")", "{", "if", "(", "numSymbols", "==", "0", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "size", ";", "i", "++", ")", "{", "if", "(", "i", ")", "O", "<<", "\", \"", ";", "O", "<<", "(", "u...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "NVPTX", "0", "0", "\", \"", "0", "0", "4", "8", "0", "\", \"", "nvptx::LowerConstant", "\"symbol type unknown\"", "1", "4" ]

NVPTXAsmPrinter2

print

NVPTX

GPU

LLVM

16,399

266

1

[]