docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "unsigned", "getDepth", "(", "const", "SmallVectorImpl", "<", "const", "MachineBasicBlock", "", ">", "&", "Stack", ",", "const", "MachineBasicBlock", "", "MBB", ")", "{", "unsigned", "Depth", "=", "0", ";", "for", "(", "auto", "X", ":", ...	[ "The", "depth", ",", "in", "the", "dependence", "graph", ",", "for", "a", "node", "." ]	[ "WebAssembly", "0", "\"Branch destination should be in scope\"" ]	WebAssemblyCFGStackify (2)2	getDepth	WebAssembly	Virtual ISA	LLVM	16,000	65	1	[]
[ "<s>", "static", "bool", "mcore_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", ";", "if", "(", "mcore_base_regis...	[ "Worker", "function", "for", "TARGET_ADDR_SPACE_LEGITIMATE_ADDRESS_P", ".", "Allow", "REG", "REG", "+", "disp" ]	[ "mcore", "0", "1" ]	mcore	mcore_legitimate_address_p	mcore	MPU	GCC	16,001	118	1	[]
[ "<s>", "unsigned", "AVRAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "AVROperand", "&", "Op", "=", "static_cast", "<", "AVROperand", "&", ">", "(", "AsmOp", ")", ";", "MatchCla...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AVR", "AVR", "AVR", "AVR", "\"r\"", "AVR::NoRegister", "AVR::NoRegister" ]	AVRAsmParser13	validateTargetOperandClass	AVR	MPU	LLVM	16,002	194	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "DLXTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "retur...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "DLX", "DLX" ]	DLXISelLowering	getSingleConstraintMatchWeight	DLX	CPU	LLVM	16,003	27	1	[]
[ "<s>", "const", "MCPhysReg", "", "XtensaRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Xtensa", "Xtensa", "0" ]	XtensaRegisterInfo1	getCalleeSavedRegs	Xtensa	MPU	LLVM	16,004	18	1	[]
[ "<s>", "void", "MINA32AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "MINA32", "MINA32", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xFF" ]	MINA32AsmBackend	applyFixup	MINA32	CPU	LLVM	16,005	181	1	[]
[ "<s>", "static", "rtx", "arc_legitimize_pic_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "flag_pic", ")", "return", "addr", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "addr"...	[ "Legitimize", "a", "pic", "address", "reference", "in", "ORIG", ".", "The", "return", "value", "is", "the", "legitimated", "address", ".", "If", "OLDX", "is", "non-zero", ",", "it", "is", "the", "target", "to", "assign", "the", "address", "to", "first", ...	[ "arc", "1", "0", "0" ]	arc	arc_legitimize_pic_address	arc	MPU	GCC	16,006	116	1	[]
[ "<s>", "static", "bool", "pru_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "operand", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "operand", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case",...	[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]	[ "pru", "0", "1" ]	pru	pru_legitimate_address_p	pru	CPU	GCC	16,007	108	1	[]
[ "<s>", "static", "bool", "s390_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "i...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...	[ "s390", "0" ]	s390-c1	s390_pragma_target_parse	s390	MPU	GCC	16,008	158	1	[]
[ "<s>", "int", "following_call", "(", "rtx", "insn", ")", "{", "if", "(", "!", "TARGET_JUMP_IN_DELAY", ")", "return", "0", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "while", "(", "insn", "&&", "GET_CODE", "(", "insn", ")", "==", "NOTE", ")...	[ "Return", "nonzero", "if", "INSN", "(", "a", "jump", "insn", ")", "immediately", "follows", "a", "call", "to", "a", "named", "function", ".", "This", "is", "used", "to", "avoid", "filling", "the", "delay", "slot", "of", "the", "jump", "since", "it", "c...	[ "pa", "0", "1", "0" ]	pa3	following_call	pa	CPU	GCC	16,009	115	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i24", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]	[ "Z80", "Z80", "MVT::i24", "MVT::i16" ]	Z80ISelLowering2	isNarrowingProfitable	Z80	MPU	LLVM	16,010	30	1	[]
[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "f...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX::VRFrame", "NVPTX::VRFrame" ]	NVPTXPeephole12	runOnMachineFunction	NVPTX	GPU	LLVM	16,011	137	1	[]
[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", ...	[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized",...	[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]	rs60004	rs6000_density_test	rs6000	CPU	GCC	16,012	228	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")",...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"******** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\" VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempt...	HexagonMachineScheduler35	schedule	Hexagon	DSP	LLVM	16,013	371	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...	[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]	[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "\"Cannot change domain\"", "1" ]	X86InstrInfo (2)2	setExecutionDomain	X86	CPU	LLVM	16,014	129	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVRegisterInfo12	hasReservedSpillSlot	RISCV	CPU	LLVM	16,015	99	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPUPreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine108	addPreLegalizeMachineIR	AMDGPU	GPU	LLVM	16,016	27	1	[]
[ "<s>", "bool", "cris_simple_epilogue", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "bool", "got_really_used", "=", "false", ";", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer...	[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tel...	[ "cris", "0", "0" ]	cris3	cris_simple_epilogue	cris	MPU	GCC	16,017	104	1	[]
[ "<s>", "bool", "prefersVectorizedAddressing", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "does", "n't", "mind", "addresses", "in", "vectors", "." ]	[ "Hexagon" ]	HexagonTargetTransformInfo1	prefersVectorizedAddressing	Hexagon	DSP	LLVM	16,018	9	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "PPC", "0x7010", "0x7008", "PPC", "PPC::X13", "PPC::R2", "PPC", "PPC::LD", "PPC::LWZ", "PPC::DFLOADf32", "PPC::DFLOADf64", "PPC::DFSTOREf32", "PPC::DFSTOREf64", "\"Invalid D-Form Pseudo-ops on non-P9 t...	PPCInstrInfo101	expandPostRAPseudo	PowerPC	CPU	LLVM	16,019	321	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableRedundantCopyElimination", ")", "addPass", "(", "createAArch64RedundantCopyEliminationPass", "(...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine10	addPostRegAlloc	AArch64	CPU	LLVM	16,020	73	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVEM", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MCInstrDesc", "&", "Desc", ",", "bool", "IsRM", ")", "const", "{", "int", "Reg", "=", "0", ",", "Offset", "=", "0", ",", "Base", "=", "0", ";", ...	[ "Expand", "all", "MOVEM", "pseudos", "into", "real", "MOVEMs", "." ]	[ "M68k", "M68k", "0", "0", "0", "M68k::XR32RegClassID", "0", "1", "2", "0", "1", "2", "\"Has not meaningful MEGA register\"", "1" ]	M68kInstrInfo (2)	ExpandMOVEM	M68k	MPU	LLVM	16,021	303	1	[]
[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "", ",", "8", ">", "FuncsToAlwaysInline", ";", "SmallPt...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "8", "8", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAlwaysInlinePass12	runOnModule	AMDGPU	GPU	LLVM	16,022	298	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_vectorized_libmass", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "32", "]", ";", "const", "char", "*", "suffix", "=", "NULL", ";", "tree", "fntype", ",",...	[ "Handler", "for", "the", "Mathematical", "Acceleration", "Subsystem", "(", "mass", ")", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]	[ "powerpcspe", "32", "1", "2", "2", "\"d2\"", "4", "\"4\"", "\"__builtin_\"", "1", "1", "2", "1", "1", "1", "1" ]	powerpcspe	rs6000_builtin_vectorized_libmass	powerpcspe	CPU	GCC	16,023	388	1	[]
[ "<s>", "static", "bool", "nios2_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RETVAL_REGNO", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "nios2" ]	nios2	nios2_function_value_regno_p	nios2	MPU	GCC	16,024	16	1	[]
[ "<s>", "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "TARGET_INLINE_ALL_STRINGOPS", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">",...	[ "Expand", "strlen", "." ]	[ "i386", "1", "0" ]	i386-expand	ix86_expand_strlen	i386	CPU	GCC	16,025	81	1	[]
[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	arm	use_return_insn	arm	CPU	GCC	16,026	396	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo1	loadRegFromStackSlot	AMDGPU	GPU	LLVM	16,027	369	1	[]
[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", ...	[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]	[ "powerpcspe", "1", "\"selector must be an integer constant in the range 0..%wi\"", "0" ]	powerpcspe	get_element_number	powerpcspe	CPU	GCC	16,028	61	1	[]
[ "<s>", "MachineBasicBlock", "", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "get...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Mips", "Mips", "\"Unexpected instr type to insert\"", "Mips::Select_FCC", "Mips::Select_FCC_S32", "Mips::Select_FCC_D32", "Mips::Select_CC", "Mips::Select_CC_S32", "Mips::Select_CC_D32", "Mips::CondCode", "Mips::CondCode", "4", "Mips::BNE", "1", "Mips::ZERO", "Mips::PHI", "0", "2"...	MipsISelLowering35	EmitInstrWithCustomInserter	Mips	CPU	LLVM	16,029	436	1	[]
[ "<s>", "const", "uint32_t", "*", "DCPU16RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Dcpu16", "DCPU16", "\"Unsupported calling convention\"", "DCPU16" ]	Dcpu16RegisterInfo	getCallPreservedMask	Dcpu16	CPU	LLVM	16,030	41	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::LDWFI", "0" ]	XCoreInstrInfo21	loadRegFromStackSlot	XCore	MPU	LLVM	16,031	152	1	[]
[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "typedef", "llvm", "::", "FunctionPass", "", "(", "", "BuilderFunc", ")", "(", "const", "char", "*", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU" ]	SPUTargetMachine12	addPreEmitPass	CellSPU	MPU	LLVM	16,032	79	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "Fn", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "Fn", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", ...	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIRegisterInfo (3)	requiresRegisterScavenging	AMDGPU	GPU	LLVM	16,033	64	1	[]
[ "<s>", "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "CurrCycleInstr", "=", "MI", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AMDGPU" ]	GCNHazardRecognizer (2)	EmitInstruction	AMDGPU	GPU	LLVM	16,034	15	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Is64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"" ]	X86ATTInstPrinter30	printInst	X86	CPU	LLVM	16,035	161	1	[]
[ "<s>", "bool", "TVMInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROWIF", "\|\|", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROW...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "TVM", "TVM", "TVM::THROWIF", "TVM::THROWIFNOT" ]	TVMInstrInfo	isPredicated	TVM	Virtual ISA	LLVM	16,036	34	1	[]
[ "<s>", "StringRef", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDGPU Assembly Printer\"" ]	AMDGPUAsmPrinter	getPassName	AMDGPU	GPU	LLVM	16,037	12	1	[]
[ "<s>", "static", "bool", "aarch64_validate_mtune", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "*", "res", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "res", ")", ";", ...	[ "Validate", "a", "command-line", "-mtune", "option", ".", "Parse", "the", "cpu", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "result", ",", "if", "it", "is", "valid", ",", "in", "RES", ".", "Return", "wheth...	[ "aarch64", "\"missing cpu name in %<-mtune=%s%>\"", "\"unknown value %qs for %<-mtune%>\"" ]	aarch64	aarch64_validate_mtune	aarch64	CPU	GCC	16,038	82	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", ...	AMDGPUISelLowering10	LowerOperation	AMDGPU	GPU	LLVM	16,039	359	1	[]
[ "<s>", "bool", "rs6000_builtin_is_supported", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "switch", "(", "rs6000_builtin_info", "[", "(", "size_t", ")", "fncode", "]", ".", "enable", ")", "{", "case", "ENB_ALWAYS", ":", "return", "true", ";", "case...	[ "Check", "whether", "a", "builtin", "function", "is", "supported", "in", "this", "target", "configuration", "." ]	[ "rs6000" ]	rs6000-builtin	rs6000_builtin_is_supported	rs6000	CPU	GCC	16,040	171	1	[]
[ "<s>", "void", "ARCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARC", "ARC", "128", "ARC::DBG_VALUE", "\"Should be handled target independently\"" ]	ARCAsmPrinter1	EmitInstruction	ARC	MPU	LLVM	16,041	66	1	[]
[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", ...	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"\\t.fpu %s\\n\"", "\"softvfp\"" ]	arm5	arm_declare_function_name	arm	CPU	GCC	16,042	112	1	[]
[ "<s>", "unsigned", "getCallInstrCost", "(", "Function", "", "F", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]	[ "Hexagon", "1" ]	HexagonTargetTransformInfo20	getCallInstrCost	Hexagon	DSP	LLVM	16,043	23	1	[]
[ "<s>", "bool", "epiphany_uninterruptible_p", "(", "tree", "t", ")", "{", "tree", "attrs", ";", "if", "(", "t", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "t", ")", ")", ";", "if", "(", "lookup_attribute", "(", "\"disinterrupt\"", "...	[ "T", "is", "a", "function", "declaration", "or", "the", "MEM_EXPR", "of", "a", "MEM", "passed", "to", "a", "call", "expander", ".", "Return", "true", "iff", "the", "type", "of", "T", "has", "the", "uninterruptible", "attribute", ".", "If", "T", "is", "...	[ "epiphany", "\"disinterrupt\"" ]	epiphany	epiphany_uninterruptible_p	epiphany	MPU	GCC	16,044	42	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0" ]	ARMCallLowering1	lowerFormalArguments	ARM	CPU	LLVM	16,045	306	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "IsTargetStreamerInitialized", ")", "initTargetStreamer", "(", "M", ")", ";", "if", "(", "!", "getTargetStreamer", "(", ")", ")", "return", ";", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "AMDGPU", "AMDGPU", "\"Malformed HSA Metadata\"" ]	AMDGPUAsmPrinter51	emitEndOfAsmFile	AMDGPU	GPU	LLVM	16,046	110	1	[]
[ "<s>", "static", "bool", "riscv_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "HOST_WIDE_INT", "size", "=", "type", "?", "int_size_in_bytes", "(", "type", ")", ":", ...	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "riscv", "0", "2" ]	riscv3	riscv_pass_by_reference	riscv	CPU	GCC	16,047	92	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo3	EmitTargetCodeForMemset	ARM	CPU	LLVM	16,048	336	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx...	MipsRegisterBankInfo39	getInstrMapping	Mips	CPU	LLVM	16,049	299	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86LowerAMXType10	getAnalysisUsage	X86	CPU	LLVM	16,050	17	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine31	addPreEmitPass	PowerPC	CPU	LLVM	16,051	20	1	[]
[ "<s>", "virtual", "const", "VideoCore4Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "VideoCore4", "VideoCore4" ]	VideoCore4TargetMachine	getSubtargetImpl	VideoCore4	DSP	LLVM	16,052	14	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PPCInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "const", "unsigned", "Mask", "=", "PPCII", "::", "MO_ACCESS_MASK", ";", "return", "std", "...	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "PowerPC", "PPC", "PPCII::MO_ACCESS_MASK" ]	PPCInstrInfo (2)2	decomposeMachineOperandsTargetFlags	PowerPC	CPU	LLVM	16,053	41	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Sparc", "0", "4", "3", "8", "0xff" ]	SparcAsmBackend1	applyFixup	Sparc	CPU	LLVM	16,054	112	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", ...	SystemZInstrInfo25	loadRegFromStackSlot	SystemZ	CPU	LLVM	16,055	205	1	[]
[ "<s>", "int", "ix86_omp_device_kind_arch_isa", "(", "enum", "omp_device_kind_arch_isa", "trait", ",", "const", "char", "*", "name", ")", "{", "switch", "(", "trait", ")", "{", "case", "omp_device_kind", ":", "return", "strcmp", "(", "name", ",", "\"cpu\"", ")"...	[ "Return", "1", "if", "TRAIT", "NAME", "is", "present", "in", "the", "OpenMP", "context", "'s", "device", "trait", "set", ",", "return", "0", "if", "not", "present", "in", "any", "OpenMP", "context", "in", "the", "whole", "translation", "unit", ",", "or",...	[ "i386", "\"cpu\"", "0", "\"intel_mic\"", "0", "1", "\"x86\"", "0", "1", "\"x32\"", "0", "\"x86_64\"", "0", "\"ia32\"", "0", "\"i386\"", "0", "1", "\"i486\"", "0", "1", "1", "\"i586\"", "0", "1", "1", "\"i686\"", "0", "1", "1", "0", "0", "2", "0", "...	i386-options	ix86_omp_device_kind_arch_isa	i386	CPU	GCC	16,056	363	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "RegInfo", "=", "...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AArch64", "AArch64" ]	AArch64FrameLowering55	hasFP	AArch64	CPU	LLVM	16,057	92	1	[]
[ "<s>", "const", "MCPhysReg", "", "TVMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TVM", "TVM", "0" ]	TVMRegisterInfo	getCalleeSavedRegs	TVM	Virtual ISA	LLVM	16,058	29	1	[]
[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", ...	[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...	[ "i386", "1", "1", "1", "1", "1", "128", "128", "64", "64", "1", "2", "2" ]	i386	ix86_reassociation_width	i386	CPU	GCC	16,059	198	1	[]
[ "<s>", "static", "reg_class_t", "pdp11_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "FPU_REGS", ")", "return", "LOAD_FPU_REGS", ";", "if", "(", "rclass", "==", "ALL_REGS", ")", "{", "if", "(", ...	[ "TARGET_PREFERRED_RELOAD_CLASS", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", "this", "is", "j...	[ "pdp11" ]	pdp11	pdp11_preferred_reload_class	pdp11	MPU	GCC	16,060	49	1	[]
[ "<s>", "HexagonMCExpr", "", "HexagonMCExpr", "::", "create", "(", "MCExpr", "const", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "HexagonMCExpr", "(", "Expr", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCExpr10	create	Hexagon	DSP	LLVM	16,061	27	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM A15 S->D optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM A15 S->D optimizer\"" ]	A15SDOptimizer (2)	getPassName	ARM	CPU	LLVM	16,062	13	1	[]
[ "<s>", "void", "AArch64InstPrinter", "::", "printImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "get...	[ "Implement", "target", "specific", "printing", "for", "machine", "operand", "immediate", "value", ",", "so", "that", "we", "can", "have", "more", "meaningful", "mnemonic", "than", "a", "64-bit", "integer", "." ]	[ "AArch64", "AArch64", "\"#\"" ]	AArch64InstPrinter11	printImm	AArch64	CPU	LLVM	16,063	49	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", ...	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\"//, debug\"", "\"\\n\"", "\".address_s...	NVPTXAsmPrinter2	emitHeader	NVPTX	GPU	LLVM	16,064	220	1	[]
[ "<s>", "bool", "SystemZPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine10	addILPOpts	SystemZ	CPU	LLVM	16,065	17	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Instruction Selection\"" ]	AArch64ISelDAGToDAG	getPassName	AArch64	CPU	LLVM	16,066	13	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo125	loadRegFromStackSlot	AMDGPU	GPU	LLVM	16,067	410	1	[]
[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]	[ "WebAssembly" ]	WebAssemblySubtarget11	enableIndirectBrExpand	WebAssembly	Virtual ISA	LLVM	16,068	11	1	[]
[ "<s>", "virtual", "int", "getSize", "(", "const", "MachineInstr", "*", "Instr", ")", "{", "return", "TM", ".", "getInstrInfo", "(", ")", "->", "getInstrSize", "(", "Instr", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "Patmos" ]	PatmosExport	getSize	Patmos	VLIW	LLVM	16,069	23	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", ...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo22	getArithmeticInstrCost	Hexagon	DSP	LLVM	16,070	120	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "return", "TTI", "::", "TCC_Free", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "RISCV", "RISCV", "Intrinsic::ID" ]	RISCVTargetTransformInfo16	getIntImmCost	RISCV	CPU	LLVM	16,071	29	1	[]
[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "WebAssembly", "WebAssembly" ]	WebAssemblyFrameLowering1	hasReservedCallFrame	WebAssembly	Virtual ISA	LLVM	16,072	25	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "0xFFFF" ]	PPCRegisterInfo50	eliminateCallFramePseudoInstr	PowerPC	CPU	LLVM	16,073	306	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "UPTFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "-...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "UPT", "UPT", "UPT::ADJCALLSTACKUP", "UPT::ADJCALLSTACKDOWN" ]	UPTFrameLowering	eliminateCallFramePseudoInstr	UPT	CPU	LLVM	16,074	55	1	[]
[ "<s>", "static", "rtx", "arm_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "int", "do_load", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "r...	[ "Subroutine", "of", "arm_expand_builtin", "to", "take", "care", "of", "unop", "insns", "." ]	[ "arm", "0", "0", "1", "3", "0", "1", "1", "0", "0" ]	arm-builtins2	arm_expand_unop_builtin	arm	CPU	GCC	16,075	275	1	[]
[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "aarch64_sve_int_mode", "(", "GET_MODE", "(", "dest", ")", ")", ";", "machine_mode", "mode_with_narro...	[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]	[ "aarch64" ]	aarch64	aarch64_split_sve_subreg_move	aarch64	CPU	GCC	16,076	117	1	[]
[ "<s>", "void", "AArch64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "", "begin", ",", "MachineInstr", "", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", ...	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget11	overrideSchedPolicy	AArch64	CPU	LLVM	16,077	47	1	[]
[ "<s>", "const", "LC3bRegisterInfo", "&", "LC3bInstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "LC3b", "LC3b", "LC3b" ]	LC3bInstrInfo	getRegisterInfo	LC3b	CPU	LLVM	16,078	14	1	[]
[ "<s>", "static", "bool", "is_branch", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "CALL_P", "(", "insn", ")", "\|\|", "JUMP_P", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "insn", "is", "a", "branch", "instruction", "." ]	[ "i386" ]	i3865	is_branch	i386	CPU	GCC	16,079	23	1	[]
[ "<s>", "static", "rtx", "ix86_convert_const_wide_int_to_broadcast", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "return", "nullptr", ";", "if", "(", "!", "TARGET_AVX", "\|\|", "!", "CONST_WIDE_INT_P...	[ "Convert", "the", "CONST_WIDE_INT", "operand", "OP", "to", "broadcast", "in", "MODE", "." ]	[ "i386", "0", "1" ]	i386-expand1	ix86_convert_const_wide_int_to_broadcast	i386	CPU	GCC	16,080	270	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getFMAPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Root", ".", "getParent", "(", ")", "...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "a", "fma", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC", "1", "0", "1", "0", "\"add operand index not right!\"", "1", "0", "\"add operand index not right!\"", "1" ]	PPCInstrInfo128	getFMAPatterns	PowerPC	CPU	LLVM	16,081	485	1	[]
[ "<s>", "static", "tree", "s390_builtin_decl", "(", "unsigned", "fcode", ",", "bool", "initialized_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "fcode", ">=", "S390_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "s390_builtin_decls", "[", "fcode", "...	[ "Return", "the", "decl", "for", "the", "target", "specific", "builtin", "with", "the", "function", "code", "FCODE", "." ]	[ "s390" ]	s390	s390_builtin_decl	s390	MPU	GCC	16,082	28	1	[]
[ "<s>", "enum", "avms_arg_type", "alpha_arg_type", "(", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FF", ":", "FS", ";", "case", "DFmode", ":", "return", "TARGET_FLOAT_V...	[ "Return", "the", "VMS", "argument", "type", "corresponding", "to", "MODE", "." ]	[ "alpha" ]	alpha3	alpha_arg_type	alpha	MPU	GCC	16,083	41	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCCTRLoops18	getAnalysisUsage	PowerPC	CPU	LLVM	16,084	56	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "TOY" ]	TOYAsmBackend1	fixupNeedsRelaxation	TOY	CPU	LLVM	16,085	28	1	[]
[ "<s>", "static", "void", "ix86_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "this_is_asm_operands", "&&", "!", "address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "output_operand_lossage",...	[ "Print", "a", "memory", "operand", "whose", "address", "is", "ADDR", "." ]	[ "i386", "\"invalid constraints for operand\"" ]	i386	ix86_print_operand_address	i386	CPU	GCC	16,086	44	1	[]
[ "<s>", "static", "int", "hppa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "SHIFT_REGS", ")", "return", "0x100", ";", "else", "if", "(", "to", "...	[ "Implement", "the", "TARGET_REGISTER_MOVE_COST", "hook", ".", "Compute", "extra", "cost", "of", "moving", "data", "between", "one", "register", "class", "and", "another", ".", "Make", "moves", "from", "SAR", "so", "expensive", "they", "should", "never", "happen"...	[ "pa", "0x100", "18", "16", "2" ]	pa	hppa_register_move_cost	pa	CPU	GCC	16,087	76	1	[]
[ "<s>", "static", "void", "pa_init_libfuncs", "(", "void", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", ...	[ "Initialize", "optabs", "to", "point", "to", "emulation", "routines", "." ]	[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_qua...	pa4	pa_init_libfuncs	pa	CPU	GCC	16,088	303	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "0" ]	MipsCodeEmitter21	getBranchTargetOpValue	Mips	CPU	LLVM	16,089	19	1	[]
[ "<s>", "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "ta...	[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]	[ "rs6000", "0", "0", "0", "\"builtin %s only accepts a string argument\"", "0", "0", "\"cpu %s is an invalid argument to builtin %s\"", "0", "0", "\"hwcap %s is an invalid argument to builtin %s\"", "0" ]	rs60005	cpu_expand_builtin	rs6000	CPU	GCC	16,090	479	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SystemZ", "SystemZ", "SystemZ::ADJCALLSTACKDOWN", "SystemZ::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]	SystemZFrameLowering1	eliminateCallFramePseudoInstr	SystemZ	CPU	LLVM	16,091	70	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateMem", "(", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parse...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsAsmParser103	CreateMem	Mips	CPU	LLVM	16,092	84	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "shrinkWrapDisabled", "(", ")", ")", "return", "fals...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCFrameLowering16	enableShrinkWrapping	PowerPC	CPU	LLVM	16,093	46	1	[]
[ "<s>", "inline", "unsigned", "int", "function_base", "::", "call_properties", "(", "const", "function_instance", "&", "instance", ")", "const", "{", "unsigned", "int", "flags", "=", "0", ";", "if", "(", "instance", ".", "type_suffix", "(", "0", ")", ".", "...	[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]	[ "aarch64", "0", "0", "1" ]	aarch64-sve-builtins	call_properties	aarch64	CPU	GCC	16,094	50	1	[]
[ "<s>", "unsigned", "getAlign", "(", ")", "const", "{", "return", "Align", ";", "}", "</s>" ]	[ "Return", "the", "minimum", "known", "alignment", "in", "bytes", "of", "the", "actual", "memory", "reference", "." ]	[ "ARM" ]	ARMMachineFunctionInfo10	getAlign	ARM	CPU	LLVM	16,095	10	1	[]
[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "XCore", "XCore", "XCore::STWFI", "0" ]	XCoreInstrInfo5	storeRegToStackSlot	XCore	MPU	LLVM	16,096	88	1	[]
[ "<s>", "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "We...	[ "Debug", "information", "queries", "." ]	[ "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]	WebAssemblyRegisterInfo21	getFrameRegister	WebAssembly	Virtual ISA	LLVM	16,097	74	1	[]
[ "<s>", "int", "riscv_address_insns", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "int", "n", "=", "1", ";", "if", "(", "!", "riscv_classify_address", "(", "&", "...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...	[ "riscv", "1", "0", "1", "1" ]	riscv2	riscv_address_insns	riscv	CPU	GCC	16,098	87	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]	MipsSEFrameLowering1	emitEpilogue	Mips	CPU	LLVM	16,099	369	1	[]

[ "<s>", "static", "unsigned", "getDepth", "(", "const", "SmallVectorImpl", "<", "const", "MachineBasicBlock", "*", ">", "&", "Stack", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "unsigned", "Depth", "=", "0", ";", "for", "(", "auto", "X", ":", ...

[ "The", "depth", ",", "in", "the", "dependence", "graph", ",", "for", "a", "node", "." ]

[ "WebAssembly", "0", "\"Branch destination should be in scope\"" ]

WebAssemblyCFGStackify (2)2

getDepth

WebAssembly

Virtual ISA

LLVM

16,000

65

1

[]

[ "<s>", "static", "bool", "mcore_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict_p", ",", "addr_space_t", "as", ")", "{", "gcc_assert", "(", "ADDR_SPACE_GENERIC_P", "(", "as", ")", ")", ";", "if", "(", "mcore_base_regis...

[ "Worker", "function", "for", "TARGET_ADDR_SPACE_LEGITIMATE_ADDRESS_P", ".", "Allow", "REG", "REG", "+", "disp" ]

[ "mcore", "0", "1" ]

mcore

mcore_legitimate_address_p

mcore

MPU

GCC

16,001

118

1

[]

[ "<s>", "unsigned", "AVRAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "AVROperand", "&", "Op", "=", "static_cast", "<", "AVROperand", "&", ">", "(", "AsmOp", ")", ";", "MatchCla...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AVR", "AVR", "AVR", "AVR", "\"r\"", "AVR::NoRegister", "AVR::NoRegister" ]

AVRAsmParser13

validateTargetOperandClass

AVR

MPU

LLVM

16,002

194

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "DLXTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "retur...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "DLX", "DLX" ]

DLXISelLowering

getSingleConstraintMatchWeight

DLX

CPU

LLVM

16,003

27

1

[]

[ "<s>", "const", "MCPhysReg", "*", "XtensaRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Xtensa", "Xtensa", "0" ]

XtensaRegisterInfo1

getCalleeSavedRegs

Xtensa

MPU

LLVM

16,004

18

1

[]

[ "<s>", "void", "MINA32AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "MINA32", "MINA32", "8", "8", "0", "0", "1", "\"Invalid fixup offset!\"", "0", "8", "0xFF" ]

MINA32AsmBackend

applyFixup

MINA32

CPU

LLVM

16,005

181

1

[]

[ "<s>", "static", "rtx", "arc_legitimize_pic_address", "(", "rtx", "addr", ")", "{", "if", "(", "!", "flag_pic", ")", "return", "addr", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "UNSPEC", ":", "switch", "(", "XINT", "(", "addr"...

[ "Legitimize", "a", "pic", "address", "reference", "in", "ORIG", ".", "The", "return", "value", "is", "the", "legitimated", "address", ".", "If", "OLDX", "is", "non-zero", ",", "it", "is", "the", "target", "to", "assign", "the", "address", "to", "first", ...

[ "arc", "1", "0", "0" ]

arc

arc_legitimize_pic_address

arc

MPU

GCC

16,006

116

1

[]

[ "<s>", "static", "bool", "pru_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "operand", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "operand", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "case",...

[ "Implement", "TARGET_LEGITIMATE_ADDRESS_P", "." ]

[ "pru", "0", "1" ]

pru

pru_legitimate_address_p

pru

CPU

GCC

16,007

108

1

[]

[ "<s>", "static", "bool", "s390_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "i...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...

[ "s390", "0" ]

s390-c1

s390_pragma_target_parse

s390

MPU

GCC

16,008

158

1

[]

[ "<s>", "int", "following_call", "(", "rtx", "insn", ")", "{", "if", "(", "!", "TARGET_JUMP_IN_DELAY", ")", "return", "0", ";", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "while", "(", "insn", "&&", "GET_CODE", "(", "insn", ")", "==", "NOTE", ")...

[ "Return", "nonzero", "if", "INSN", "(", "a", "jump", "insn", ")", "immediately", "follows", "a", "call", "to", "a", "named", "function", ".", "This", "is", "used", "to", "avoid", "filling", "the", "delay", "slot", "of", "the", "jump", "since", "it", "c...

[ "pa", "0", "1", "0" ]

pa3

following_call

pa

CPU

GCC

16,009

115

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isNarrowingProfitable", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "return", "!", "(", "VT1", "==", "MVT", "::", "i24", "&&", "VT2", "==", "MVT", "::", "i16", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "narrow", "operations", "of", "type", "SrcVT", "to", "DestVT", "." ]

[ "Z80", "Z80", "MVT::i24", "MVT::i16" ]

Z80ISelLowering2

isNarrowingProfitable

Z80

MPU

LLVM

16,010

30

1

[]

[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "f...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX::VRFrame", "NVPTX::VRFrame" ]

NVPTXPeephole12

runOnMachineFunction

NVPTX

GPU

LLVM

16,011

137

1

[]

[ "<s>", "static", "void", "rs6000_density_test", "(", "rs6000_cost_data", "*", "data", ")", "{", "const", "int", "DENSITY_PCT_THRESHOLD", "=", "85", ";", "const", "int", "DENSITY_SIZE_THRESHOLD", "=", "70", ";", "const", "int", "DENSITY_PENALTY", "=", "10", ";", ...

[ "Test", "for", "likely", "overcommitment", "of", "vector", "hardware", "resources", ".", "If", "a", "loop", "iteration", "is", "relatively", "large", ",", "and", "too", "large", "a", "percentage", "of", "instructions", "in", "the", "loop", "are", "vectorized",...

[ "rs6000", "85", "70", "10", "0", "0", "100", "100", "100", "\"density %d%%, cost %d exceeds threshold, penalizing \"", "\"loop body cost by %d%%\"" ]

rs60004

rs6000_density_test

rs6000

CPU

GCC

16,012

228

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")",...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempt...

HexagonMachineScheduler35

schedule

Hexagon

DSP

LLVM

16,013

371

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...

[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]

[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "3", "\"256-bit vector operations only available in AVX2\"", "\"Cannot change domain\"", "1" ]

X86InstrInfo (2)2

setExecutionDomain

X86

CPU

LLVM

16,014

129

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVRegisterInfo12

hasReservedSpillSlot

RISCV

CPU

LLVM

16,015

99

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPUPreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine108

addPreLegalizeMachineIR

AMDGPU

GPU

LLVM

16,016

27

1

[]

[ "<s>", "bool", "cris_simple_epilogue", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "bool", "got_really_used", "=", "false", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer...

[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tel...

[ "cris", "0", "0" ]

cris3

cris_simple_epilogue

cris

MPU

GCC

16,017

104

1

[]

[ "<s>", "bool", "prefersVectorizedAddressing", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "does", "n't", "mind", "addresses", "in", "vectors", "." ]

[ "Hexagon" ]

HexagonTargetTransformInfo1

prefersVectorizedAddressing

Hexagon

DSP

LLVM

16,018

9

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TargetOpcode", "::", "LOAD_STACK_GUARD", ":", "{", "assert", "(", "Subtarget", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "PPC", "0x7010", "0x7008", "PPC", "PPC::X13", "PPC::R2", "PPC", "PPC::LD", "PPC::LWZ", "PPC::DFLOADf32", "PPC::DFLOADf64", "PPC::DFSTOREf32", "PPC::DFSTOREf64", "\"Invalid D-Form Pseudo-ops on non-P9 t...

PPCInstrInfo101

expandPostRAPseudo

PowerPC

CPU

LLVM

16,019

321

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableRedundantCopyElimination", ")", "addPass", "(", "createAArch64RedundantCopyEliminationPass", "(...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine10

addPostRegAlloc

AArch64

CPU

LLVM

16,020

73

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVEM", "(", "MachineInstrBuilder", "&", "MIB", ",", "const", "MCInstrDesc", "&", "Desc", ",", "bool", "IsRM", ")", "const", "{", "int", "Reg", "=", "0", ",", "Offset", "=", "0", ",", "Base", "=", "0", ";", ...

[ "Expand", "all", "MOVEM", "pseudos", "into", "real", "MOVEMs", "." ]

[ "M68k", "M68k", "0", "0", "0", "M68k::XR32RegClassID", "0", "1", "2", "0", "1", "2", "\"Has not meaningful MEGA register\"", "1" ]

M68kInstrInfo (2)

ExpandMOVEM

M68k

MPU

LLVM

16,021

303

1

[]

[ "<s>", "bool", "AMDGPUAlwaysInline", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "std", "::", "vector", "<", "GlobalAlias", "*", ">", "AliasesToRemove", ";", "SmallPtrSet", "<", "Function", "*", ",", "8", ">", "FuncsToAlwaysInline", ";", "SmallPt...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "8", "8", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAlwaysInlinePass12

runOnModule

AMDGPU

GPU

LLVM

16,022

298

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_vectorized_libmass", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "32", "]", ";", "const", "char", "*", "suffix", "=", "NULL", ";", "tree", "fntype", ",",...

[ "Handler", "for", "the", "Mathematical", "Acceleration", "Subsystem", "(", "mass", ")", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]

[ "powerpcspe", "32", "1", "2", "2", "\"d2\"", "4", "\"4\"", "\"__builtin_\"", "1", "1", "2", "1", "1", "1", "1" ]

powerpcspe

rs6000_builtin_vectorized_libmass

powerpcspe

CPU

GCC

16,023

388

1

[]

[ "<s>", "static", "bool", "nios2_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RETVAL_REGNO", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "nios2" ]

nios2

nios2_function_value_regno_p

nios2

MPU

GCC

16,024

16

1

[]

[ "<s>", "bool", "ix86_expand_strlen", "(", "rtx", "out", ",", "rtx", "src", ",", "rtx", "eoschar", ",", "rtx", "align", ")", "{", "if", "(", "TARGET_UNROLL_STRLEN", "&&", "TARGET_INLINE_ALL_STRINGOPS", "&&", "eoschar", "==", "const0_rtx", "&&", "optimize", ">",...

[ "Expand", "strlen", "." ]

[ "i386", "1", "0" ]

i386-expand

ix86_expand_strlen

i386

CPU

GCC

16,025

81

1

[]

[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

arm

use_return_insn

arm

CPU

GCC

16,026

396

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "SIStackID::SGPR_SPILL", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo1

loadRegFromStackSlot

AMDGPU

GPU

LLVM

16,027

369

1

[]

[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", ...

[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]

[ "powerpcspe", "1", "\"selector must be an integer constant in the range 0..%wi\"", "0" ]

powerpcspe

get_element_number

powerpcspe

CPU

GCC

16,028

61

1

[]

[ "<s>", "MachineBasicBlock", "*", "MipsTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "get...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Mips", "Mips", "\"Unexpected instr type to insert\"", "Mips::Select_FCC", "Mips::Select_FCC_S32", "Mips::Select_FCC_D32", "Mips::Select_CC", "Mips::Select_CC_S32", "Mips::Select_CC_D32", "Mips::CondCode", "Mips::CondCode", "4", "Mips::BNE", "1", "Mips::ZERO", "Mips::PHI", "0", "2"...

MipsISelLowering35

EmitInstrWithCustomInserter

Mips

CPU

LLVM

16,029

436

1

[]

[ "<s>", "const", "uint32_t", "*", "DCPU16RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "switch", "(", "CallConv", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling convention\"", ")...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Dcpu16", "DCPU16", "\"Unsupported calling convention\"", "DCPU16" ]

Dcpu16RegisterInfo

getCallPreservedMask

Dcpu16

CPU

LLVM

16,030

41

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::LDWFI", "0" ]

XCoreInstrInfo21

loadRegFromStackSlot

XCore

MPU

LLVM

16,031

152

1

[]

[ "<s>", "bool", "SPUTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "typedef", "llvm", "::", "FunctionPass", "*", "(", "*", "BuilderFunc", ")", "(", "const", "char", "*", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU" ]

SPUTargetMachine12

addPreEmitPass

CellSPU

MPU

LLVM

16,032

79

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "Fn", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "Info", "=", "Fn", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "if", ...

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIRegisterInfo (3)

requiresRegisterScavenging

AMDGPU

GPU

LLVM

16,033

64

1

[]

[ "<s>", "void", "GCNHazardRecognizer", "::", "EmitInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "CurrCycleInstr", "=", "MI", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AMDGPU" ]

GCNHazardRecognizer (2)

EmitInstruction

AMDGPU

GPU

LLVM

16,034

15

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "CommentStream",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86::CALLpcrel32", "X86::Is64Bit", "\"\\tcallq\\t\"", "0", "X86::DATA16_PREFIX", "X86::Is16Bit", "\"\\tdata32\"" ]

X86ATTInstPrinter30

printInst

X86

CPU

LLVM

16,035

161

1

[]

[ "<s>", "bool", "TVMInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROWIF", "||", "MI", ".", "getOpcode", "(", ")", "==", "TVM", "::", "THROW...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "TVM", "TVM", "TVM::THROWIF", "TVM::THROWIFNOT" ]

TVMInstrInfo

isPredicated

TVM

Virtual ISA

LLVM

16,036

34

1

[]

[ "<s>", "StringRef", "AMDGPUAsmPrinter", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDGPU Assembly Printer\"" ]

AMDGPUAsmPrinter

getPassName

AMDGPU

GPU

LLVM

16,037

12

1

[]

[ "<s>", "static", "bool", "aarch64_validate_mtune", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_tune", "(", "str", ",", "res", ")", ";", ...

[ "Validate", "a", "command-line", "-mtune", "option", ".", "Parse", "the", "cpu", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "result", ",", "if", "it", "is", "valid", ",", "in", "RES", ".", "Return", "wheth...

[ "aarch64", "\"missing cpu name in %<-mtune=%s%>\"", "\"unknown value %qs for %<-mtune%>\"" ]

aarch64

aarch64_validate_mtune

aarch64

CPU

GCC

16,038

82

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", "->", "print", "(", "errs", "(", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FTRUNC", "ISD::FRINT", "ISD::FNEARBYINT", ...

AMDGPUISelLowering10

LowerOperation

AMDGPU

GPU

LLVM

16,039

359

1

[]

[ "<s>", "bool", "rs6000_builtin_is_supported", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "switch", "(", "rs6000_builtin_info", "[", "(", "size_t", ")", "fncode", "]", ".", "enable", ")", "{", "case", "ENB_ALWAYS", ":", "return", "true", ";", "case...

[ "Check", "whether", "a", "builtin", "function", "is", "supported", "in", "this", "target", "configuration", "." ]

[ "rs6000" ]

rs6000-builtin

rs6000_builtin_is_supported

rs6000

CPU

GCC

16,040

171

1

[]

[ "<s>", "void", "ARCAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARC", "ARC", "128", "ARC::DBG_VALUE", "\"Should be handled target independently\"" ]

ARCAsmPrinter1

EmitInstruction

ARC

MPU

LLVM

16,041

66

1

[]

[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "fprintf", "(", "stream", ",", "\"\\t.syntax unified\\n\"", ")", ";", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", ...

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"", "\"\\t.fpu %s\\n\"", "\"softvfp\"" ]

arm5

arm_declare_function_name

arm

CPU

GCC

16,042

112

1

[]

[ "<s>", "unsigned", "getCallInstrCost", "(", "Function", "*", "F", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Compute", "a", "cost", "of", "the", "given", "call", "instruction", "." ]

[ "Hexagon", "1" ]

HexagonTargetTransformInfo20

getCallInstrCost

Hexagon

DSP

LLVM

16,043

23

1

[]

[ "<s>", "bool", "epiphany_uninterruptible_p", "(", "tree", "t", ")", "{", "tree", "attrs", ";", "if", "(", "t", ")", "{", "attrs", "=", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "t", ")", ")", ";", "if", "(", "lookup_attribute", "(", "\"disinterrupt\"", "...

[ "T", "is", "a", "function", "declaration", "or", "the", "MEM_EXPR", "of", "a", "MEM", "passed", "to", "a", "call", "expander", ".", "Return", "true", "iff", "the", "type", "of", "T", "has", "the", "uninterruptible", "attribute", ".", "If", "T", "is", "...

[ "epiphany", "\"disinterrupt\"" ]

epiphany

epiphany_uninterruptible_p

epiphany

MPU

GCC

16,044

42

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ")", "const", "{", "auto", "&", "TLI", "=", "*",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0" ]

ARMCallLowering1

lowerFormalArguments

ARM

CPU

LLVM

16,045

306

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "IsTargetStreamerInitialized", ")", "initTargetStreamer", "(", "M", ")", ";", "if", "(", "!", "getTargetStreamer", "(", ")", ")", "return", ";", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "AMDGPU", "AMDGPU", "\"Malformed HSA Metadata\"" ]

AMDGPUAsmPrinter51

emitEndOfAsmFile

AMDGPU

GPU

LLVM

16,046

110

1

[]

[ "<s>", "static", "bool", "riscv_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "HOST_WIDE_INT", "size", "=", "type", "?", "int_size_in_bytes", "(", "type", ")", ":", ...

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "riscv", "0", "2" ]

riscv3

riscv_pass_by_reference

riscv

CPU

GCC

16,047

92

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "DebugLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "boo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo3

EmitTargetCodeForMemset

ARM

CPU

LLVM

16,048

336

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx...

MipsRegisterBankInfo39

getInstrMapping

Mips

CPU

LLVM

16,049

299

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86LowerAMXType10

getAnalysisUsage

X86

CPU

LLVM

16,050

17

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createPPCBranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine31

addPreEmitPass

PowerPC

CPU

LLVM

16,051

20

1

[]

[ "<s>", "virtual", "const", "VideoCore4Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "VideoCore4", "VideoCore4" ]

VideoCore4TargetMachine

getSubtargetImpl

VideoCore4

DSP

LLVM

16,052

14

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "PPCInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "const", "unsigned", "Mask", "=", "PPCII", "::", "MO_ACCESS_MASK", ";", "return", "std", "...

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "PowerPC", "PPC", "PPCII::MO_ACCESS_MASK" ]

PPCInstrInfo (2)2

decomposeMachineOperandsTargetFlags

PowerPC

CPU

LLVM

16,053

41

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ")",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Sparc", "0", "4", "3", "8", "0xff" ]

SparcAsmBackend1

applyFixup

Sparc

CPU

LLVM

16,054

112

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32rm", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64rm", "SystemZ::FP32RegClass", "SystemZ::FMOV32rm", "SystemZ::FP64RegClass", "SystemZ::FMOV64rm", "SystemZ::GR64PRegClass", ...

SystemZInstrInfo25

loadRegFromStackSlot

SystemZ

CPU

LLVM

16,055

205

1

[]

[ "<s>", "int", "ix86_omp_device_kind_arch_isa", "(", "enum", "omp_device_kind_arch_isa", "trait", ",", "const", "char", "*", "name", ")", "{", "switch", "(", "trait", ")", "{", "case", "omp_device_kind", ":", "return", "strcmp", "(", "name", ",", "\"cpu\"", ")"...

[ "Return", "1", "if", "TRAIT", "NAME", "is", "present", "in", "the", "OpenMP", "context", "'s", "device", "trait", "set", ",", "return", "0", "if", "not", "present", "in", "any", "OpenMP", "context", "in", "the", "whole", "translation", "unit", ",", "or",...

[ "i386", "\"cpu\"", "0", "\"intel_mic\"", "0", "1", "\"x86\"", "0", "1", "\"x32\"", "0", "\"x86_64\"", "0", "\"ia32\"", "0", "\"i386\"", "0", "1", "\"i486\"", "0", "1", "1", "\"i586\"", "0", "1", "1", "\"i686\"", "0", "1", "1", "0", "0", "2", "0", "...

i386-options

ix86_omp_device_kind_arch_isa

i386

CPU

GCC

16,056

363

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AArch64", "AArch64" ]

AArch64FrameLowering55

hasFP

AArch64

CPU

LLVM

16,057

92

1

[]

[ "<s>", "const", "MCPhysReg", "*", "TVMRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TVM", "TVM", "0" ]

TVMRegisterInfo

getCalleeSavedRegs

TVM

Virtual ISA

LLVM

16,058

29

1

[]

[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", ...

[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...

[ "i386", "1", "1", "1", "1", "1", "128", "128", "64", "64", "1", "2", "2" ]

i386

ix86_reassociation_width

i386

CPU

GCC

16,059

198

1

[]

[ "<s>", "static", "reg_class_t", "pdp11_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "rclass", "==", "FPU_REGS", ")", "return", "LOAD_FPU_REGS", ";", "if", "(", "rclass", "==", "ALL_REGS", ")", "{", "if", "(", ...

[ "TARGET_PREFERRED_RELOAD_CLASS", "Given", "an", "rtx", "X", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", ".", "In", "general", "this", "is", "j...

[ "pdp11" ]

pdp11

pdp11_preferred_reload_class

pdp11

MPU

GCC

16,060

49

1

[]

[ "<s>", "HexagonMCExpr", "*", "HexagonMCExpr", "::", "create", "(", "MCExpr", "const", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "HexagonMCExpr", "(", "Expr", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCExpr10

create

Hexagon

DSP

LLVM

16,061

27

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM A15 S->D optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM A15 S->D optimizer\"" ]

A15SDOptimizer (2)

getPassName

ARM

CPU

LLVM

16,062

13

1

[]

[ "<s>", "void", "AArch64InstPrinter", "::", "printImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "get...

[ "Implement", "target", "specific", "printing", "for", "machine", "operand", "immediate", "value", ",", "so", "that", "we", "can", "have", "more", "meaningful", "mnemonic", "than", "a", "64-bit", "integer", "." ]

[ "AArch64", "AArch64", "\"#\"" ]

AArch64InstPrinter11

printImm

AArch64

CPU

LLVM

16,063

49

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", ...

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\"//, debug\"", "\"\\n\"", "\".address_s...

NVPTXAsmPrinter2

emitHeader

NVPTX

GPU

LLVM

16,064

220

1

[]

[ "<s>", "bool", "SystemZPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine10

addILPOpts

SystemZ

CPU

LLVM

16,065

17

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Instruction Selection\"" ]

AArch64ISelDAGToDAG

getPassName

AArch64

CPU

LLVM

16,066

13

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo125

loadRegFromStackSlot

AMDGPU

GPU

LLVM

16,067

410

1

[]

[ "<s>", "bool", "enableIndirectBrExpand", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "we", "are", "using", "indirect", "thunks", ",", "we", "need", "to", "expand", "indirectbr", "to", "avoid", "it", "lowering", "to", "an", "actual", "indirect", "jump", "." ]

[ "WebAssembly" ]

WebAssemblySubtarget11

enableIndirectBrExpand

WebAssembly

Virtual ISA

LLVM

16,068

11

1

[]

[ "<s>", "virtual", "int", "getSize", "(", "const", "MachineInstr", "*", "Instr", ")", "{", "return", "TM", ".", "getInstrInfo", "(", ")", "->", "getInstrSize", "(", "Instr", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "Patmos" ]

PatmosExport

getSize

Patmos

VLIW

LLVM

16,069

23

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", ...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo22

getArithmeticInstrCost

Hexagon

DSP

LLVM

16,070

120

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "return", "TTI", "::", "TCC_Free", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "RISCV", "RISCV", "Intrinsic::ID" ]

RISCVTargetTransformInfo16

getIntImmCost

RISCV

CPU

LLVM

16,071

29

1

[]

[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "WebAssembly", "WebAssembly" ]

WebAssemblyFrameLowering1

hasReservedCallFrame

WebAssembly

Virtual ISA

LLVM

16,072

25

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "GuaranteedTailCallOpt", "&&", "I", "->...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "0xFFFF" ]

PPCRegisterInfo50

eliminateCallFramePseudoInstr

PowerPC

CPU

LLVM

16,073

306

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "UPTFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "-...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "UPT", "UPT", "UPT::ADJCALLSTACKUP", "UPT::ADJCALLSTACKDOWN" ]

UPTFrameLowering

eliminateCallFramePseudoInstr

UPT

CPU

LLVM

16,074

55

1

[]

[ "<s>", "static", "rtx", "arm_expand_unop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "int", "do_load", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "r...

[ "Subroutine", "of", "arm_expand_builtin", "to", "take", "care", "of", "unop", "insns", "." ]

[ "arm", "0", "0", "1", "3", "0", "1", "1", "0", "0" ]

arm-builtins2

arm_expand_unop_builtin

arm

CPU

GCC

16,075

275

1

[]

[ "<s>", "void", "aarch64_split_sve_subreg_move", "(", "rtx", "dest", ",", "rtx", "ptrue", ",", "rtx", "src", ")", "{", "machine_mode", "mode_with_wider_elts", "=", "aarch64_sve_int_mode", "(", "GET_MODE", "(", "dest", ")", ")", ";", "machine_mode", "mode_with_narro...

[ "Split", "a", "*", "aarch64_sve_mov", "<", "mode", ">", "_subreg_be", "pattern", "with", "the", "given", "operands", "." ]

[ "aarch64" ]

aarch64

aarch64_split_sve_subreg_move

aarch64

CPU

GCC

16,076

117

1

[]

[ "<s>", "void", "AArch64Subtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "Policy", ".", "OnlyTopDown", "=", ...

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget11

overrideSchedPolicy

AArch64

CPU

LLVM

16,077

47

1

[]

[ "<s>", "const", "LC3bRegisterInfo", "&", "LC3bInstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "LC3b", "LC3b", "LC3b" ]

LC3bInstrInfo

getRegisterInfo

LC3b

CPU

LLVM

16,078

14

1

[]

[ "<s>", "static", "bool", "is_branch", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "insn", "is", "a", "branch", "instruction", "." ]

[ "i386" ]

i3865

is_branch

i386

CPU

GCC

16,079

23

1

[]

[ "<s>", "static", "rtx", "ix86_convert_const_wide_int_to_broadcast", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_TO_VEC", ")", "return", "nullptr", ";", "if", "(", "!", "TARGET_AVX", "||", "!", "CONST_WIDE_INT_P...

[ "Convert", "the", "CONST_WIDE_INT", "operand", "OP", "to", "broadcast", "in", "MODE", "." ]

[ "i386", "0", "1" ]

i386-expand1

ix86_convert_const_wide_int_to_broadcast

i386

CPU

GCC

16,080

270

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getFMAPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Root", ".", "getParent", "(", ")", "...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "a", "fma", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC", "1", "0", "1", "0", "\"add operand index not right!\"", "1", "0", "\"add operand index not right!\"", "1" ]

PPCInstrInfo128

getFMAPatterns

PowerPC

CPU

LLVM

16,081

485

1

[]

[ "<s>", "static", "tree", "s390_builtin_decl", "(", "unsigned", "fcode", ",", "bool", "initialized_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "fcode", ">=", "S390_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "s390_builtin_decls", "[", "fcode", "...

[ "Return", "the", "decl", "for", "the", "target", "specific", "builtin", "with", "the", "function", "code", "FCODE", "." ]

[ "s390" ]

s390

s390_builtin_decl

s390

MPU

GCC

16,082

28

1

[]

[ "<s>", "enum", "avms_arg_type", "alpha_arg_type", "(", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "SFmode", ":", "return", "TARGET_FLOAT_VAX", "?", "FF", ":", "FS", ";", "case", "DFmode", ":", "return", "TARGET_FLOAT_V...

[ "Return", "the", "VMS", "argument", "type", "corresponding", "to", "MODE", "." ]

[ "alpha" ]

alpha3

alpha_arg_type

alpha

MPU

GCC

16,083

41

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCCTRLoops18

getAnalysisUsage

PowerPC

CPU

LLVM

16,084

56

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "TOY" ]

TOYAsmBackend1

fixupNeedsRelaxation

TOY

CPU

LLVM

16,085

28

1

[]

[ "<s>", "static", "void", "ix86_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "addr", ")", "{", "if", "(", "this_is_asm_operands", "&&", "!", "address_operand", "(", "addr", ",", "VOIDmode", ")", ")", "output_operand_lossage",...

[ "Print", "a", "memory", "operand", "whose", "address", "is", "ADDR", "." ]

[ "i386", "\"invalid constraints for operand\"" ]

i386

ix86_print_operand_address

i386

CPU

GCC

16,086

44

1

[]

[ "<s>", "static", "int", "hppa_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "from", "==", "SHIFT_REGS", ")", "return", "0x100", ";", "else", "if", "(", "to", "...

[ "Implement", "the", "TARGET_REGISTER_MOVE_COST", "hook", ".", "Compute", "extra", "cost", "of", "moving", "data", "between", "one", "register", "class", "and", "another", ".", "Make", "moves", "from", "SAR", "so", "expensive", "they", "should", "never", "happen"...

[ "pa", "0x100", "18", "16", "2" ]

pa

hppa_register_move_cost

pa

CPU

GCC

16,087

76

1

[]

[ "<s>", "static", "void", "pa_init_libfuncs", "(", "void", ")", "{", "if", "(", "HPUX_LONG_DOUBLE_LIBRARY", ")", "{", "set_optab_libfunc", "(", "add_optab", ",", "TFmode", ",", "\"_U_Qfadd\"", ")", ";", "set_optab_libfunc", "(", "sub_optab", ",", "TFmode", ",", ...

[ "Initialize", "optabs", "to", "point", "to", "emulation", "routines", "." ]

[ "pa", "\"_U_Qfadd\"", "\"_U_Qfsub\"", "\"_U_Qfmpy\"", "\"_U_Qfdiv\"", "\"_U_Qmin\"", "\"_U_Qfmax\"", "\"_U_Qfsqrt\"", "\"_U_Qfabs\"", "\"_U_Qfneg\"", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"", "\"_U_Qfunord\"", "\"_U_Qfcnvff_sgl_to_qua...

pa4

pa_init_libfuncs

pa

CPU

GCC

16,088

303

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "0" ]

MipsCodeEmitter21

getBranchTargetOpValue

Mips

CPU

LLVM

16,089

19

1

[]

[ "<s>", "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "ta...

[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]

[ "rs6000", "0", "0", "0", "\"builtin %s only accepts a string argument\"", "0", "0", "\"cpu %s is an invalid argument to builtin %s\"", "0", "0", "\"hwcap %s is an invalid argument to builtin %s\"", "0" ]

rs60005

cpu_expand_builtin

rs6000

CPU

GCC

16,090

479

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SystemZFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SystemZ", "SystemZ", "SystemZ::ADJCALLSTACKDOWN", "SystemZ::ADJCALLSTACKUP", "\"ADJSTACKDOWN and ADJSTACKUP should be no-ops\"", "\"Unexpected call frame instruction\"" ]

SystemZFrameLowering1

eliminateCallFramePseudoInstr

SystemZ

CPU

LLVM

16,091

70

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateMem", "(", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parse...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsAsmParser103

CreateMem

Mips

CPU

LLVM

16,092

84

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getInfo", "<", "PPCFunctionInfo", ">", "(", ")", "->", "shrinkWrapDisabled", "(", ")", ")", "return", "fals...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCFrameLowering16

enableShrinkWrapping

PowerPC

CPU

LLVM

16,093

46

1

[]

[ "<s>", "inline", "unsigned", "int", "function_base", "::", "call_properties", "(", "const", "function_instance", "&", "instance", ")", "const", "{", "unsigned", "int", "flags", "=", "0", ";", "if", "(", "instance", ".", "type_suffix", "(", "0", ")", ".", "...

[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]

[ "aarch64", "0", "0", "1" ]

aarch64-sve-builtins

call_properties

aarch64

CPU

GCC

16,094

50

1

[]

[ "<s>", "unsigned", "getAlign", "(", ")", "const", "{", "return", "Align", ";", "}", "</s>" ]

[ "Return", "the", "minimum", "known", "alignment", "in", "bytes", "of", "the", "actual", "memory", "reference", "." ]

[ "ARM" ]

ARMMachineFunctionInfo10

getAlign

ARM

CPU

LLVM

16,095

10

1

[]

[ "<s>", "void", "XCoreInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "XCore", "XCore", "XCore::STWFI", "0" ]

XCoreInstrInfo5

storeRegToStackSlot

XCore

MPU

LLVM

16,096

88

1

[]

[ "<s>", "Register", "WebAssemblyRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "unsigned", "Regs", "[", "2", "]", "[", "2", "]", "=", "{", "{", "WebAssembly", "::", "SP32", ",", "We...

[ "Debug", "information", "queries", "." ]

[ "WebAssembly", "WebAssembly", "2", "2", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64", "WebAssembly" ]

WebAssemblyRegisterInfo21

getFrameRegister

WebAssembly

Virtual ISA

LLVM

16,097

74

1

[]

[ "<s>", "int", "riscv_address_insns", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "riscv_address_info", "addr", ";", "int", "n", "=", "1", ";", "if", "(", "!", "riscv_classify_address", "(", "&", "...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...

[ "riscv", "1", "0", "1", "1" ]

riscv2

riscv_address_insns

riscv

CPU

GCC

16,098

87

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]

MipsSEFrameLowering1

emitEpilogue

Mips

CPU

LLVM

16,099

369

1

[]