docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "fpscr_set_from_mem", "(", "int", "mode", ",", "HARD_REG_SET", "regs_live", ")", "{", "enum", "attr_fp_mode", "fp_mode", "=", "(", "enum", "attr_fp_mode", ")", "mode", ";", "enum", "attr_fp_mode", "norm_mode", "=", "ACTUAL_NORMAL_MODE", "(", "FP_M...	[ "This", "function", "will", "set", "the", "fpscr", "from", "memory", ".", "MODE", "is", "the", "mode", "we", "are", "setting", "it", "to", "." ]	[ "sh" ]	sh4	fpscr_set_from_mem	sh	CPU	GCC	16,100	56	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "", "MF", ")", "{", "auto", "", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...	[ "Gather", "pre-function", "debug", "information", "." ]	[ "BPF", "BTF::FUNC_STATIC", "BTF::FUNC_GLOBAL", "\"Null section for Function Label\"", "\".text\"" ]	BTFDebug10	beginFunctionImpl	BPF	Virtual ISA	LLVM	16,101	335	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "withTargetFlags", "(", "SDValue", "Op", ",", "unsigned", "TF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", "...	[ "}", "Custom", "DAGCombine" ]	[ "VE", "VE", "0", "0", "0", "\"Unhandled address SDNode\"" ]	VEISelLowering	withTargetFlags	VE	CPU	LLVM	16,102	143	1	[]
[ "<s>", "bool", "r0rel_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "&&", "nios2_symbol_ref_in_r0rel_data_p", "(", "op", ")", ")", "return", "true", ";", "else", "if", "(", "GET_CODE", "(", "op", ")",...	[ "Likewise", "if", "this", "is", "a", "zero-relative", "accessible", "reference", "." ]	[ "nios2", "0", "0", "0" ]	nios2	r0rel_constant_p	nios2	MPU	GCC	16,103	87	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "X86TargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarg...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "X86", "X86", "MVT::v32i1", "1", "MVT::i1" ]	X86ISelLowering	getPreferredVectorAction	X86	CPU	LLVM	16,104	74	1	[]
[ "<s>", "static", "void", "expand_block_set_1", "(", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "1", ")", ";", "emit_library_call", "(", "byt_memset_lib...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "at", "address", "DST_REG", "to", "VALUE_RTX", "in", "1-byte", "chunks", "." ]	[ "visium", "1", "3" ]	visium3	expand_block_set_1	visium	Virtual ISA	GCC	16,105	65	1	[]
[ "<s>", "FastISel", "", "PPCTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "", "LibInfo", ")", "const", "{", "return", "PPC", "::", "createFastISel", "(", "FuncInfo", ",", "LibInfo", ")", ...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "PowerPC", "PPC", "PPC::createFastISel" ]	PPCISelLowering (2)	createFastISel	PowerPC	CPU	LLVM	16,106	28	1	[]
[ "<s>", "static", "void", "sparc_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "...	[ "Handle", "the", "TARGET_FUNCTION_ARG_ADVANCE", "hook", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", ...	[ "sparc", "8", "16", "2" ]	sparc4	sparc_function_arg_advance	sparc	CPU	GCC	16,107	170	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "(", "Subtarget", "->", "hasFMA", "(", ")", "\|\|", "Subtarget", "->", "hasFMA4", "(", ")", ")", ")", "return", "false", ";", "VT",...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "X86", "X86", "MVT::f32", "MVT::f64" ]	X86ISelLowering (2)	isFMAFasterThanFMulAndFAdd	X86	CPU	LLVM	16,108	83	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::LDriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::LDrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::LDriw_pred", "0", "\"Can't store this register to stack slot\"" ]	HexagonInstrInfo25	loadRegFromStackSlot	Hexagon	DSP	LLVM	16,109	246	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "", "&", "Src", ",", "const", "MachineOperand", "", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "ARM", "ARM", "ARM::VORRq", "1", "2", "0", "1" ]	ARMBaseInstrInfo1	isCopyInstrImpl	ARM	CPU	LLVM	16,110	94	1	[]
[ "<s>", "static", "inline", "int", "arm_arm_address_cost", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "PRE_INC", "\|\|", "c", "==", "PRE_DEC", "\|\|", "c", "==", "POST_INC", "\|\|", "c", ...	[ "All", "address", "computations", "that", "can", "be", "done", "are", "free", ",", "but", "rtx", "cost", "returns", "the", "same", "for", "practically", "all", "of", "them", ".", "So", "we", "weight", "the", "different", "types", "of", "address", "here", ...	[ "arm", "0", "10", "0", "2", "0", "1", "3", "4", "6" ]	arm3	arm_arm_address_cost	arm	CPU	GCC	16,111	117	1	[]
[ "<s>", "static", "rtx", "gen_frame_mem_offset", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "int_rtx", ",", "offset_rtx", ";", "int_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "if", "(", "(", "TARGET_SPE_ABI", ...	[ "Emit", "an", "offset", "memory", "reference", "suitable", "for", "a", "frame", "store", ",", "while", "converting", "to", "a", "valid", "addressing", "mode", "." ]	[ "powerpcspe" ]	powerpcspe	gen_frame_mem_offset	powerpcspe	CPU	GCC	16,112	90	1	[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Mips", "Mips", "\"Unexpected asm memory constraint\"" ]	MipsISelDAGToDAG27	SelectInlineAsmMemoryOperand	Mips	CPU	LLVM	16,113	65	1	[]
[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "SP", "::", "I0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "Sparc", "SP::I0" ]	SparcISelLowering (2)2	getExceptionPointerRegister	Sparc	CPU	LLVM	16,114	17	1	[]
[ "<s>", "bool", "sh_vector_mode_supported_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "sh" ]	sh	sh_vector_mode_supported_p	sh	CPU	GCC	16,115	12	1	[]
[ "<s>", "void", "microblaze_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "rtx", "fsiz_rtx", "=", "GEN_INT", "(", "fsiz", ")", ";", "rtx", "reg_rtx", ";", "rtx", "mem_rtx", ";", "if", "(",...	[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]	[ "microblaze", "0", "1", "0" ]	microblaze	microblaze_expand_epilogue	microblaze	MPU	GCC	16,116	191	1	[]
[ "<s>", "static", "void", "rs6000_darwin64_record_arg_flush", "(", "CUMULATIVE_ARGS", "", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "rtx", "rvec", "[", "]", ",", "int", "", "k", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsi...	[ "A", "subroutine", "of", "rs6000_darwin64_record_arg", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "cum-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]	[ "rs6000", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1", "1", "0" ]	rs60005	rs6000_darwin64_record_arg_flush	rs6000	CPU	GCC	16,117	271	1	[]
[ "<s>", "static", "rtx", "arc_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "rtl", ")", ";", "unsigned", "regno", ";", "rtx", "p", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "8", ")", "ret...	[ "Return", "a", "parallel", "of", "registers", "to", "represent", "where", "to", "find", "the", "register", "pieces", "if", "required", ",", "otherwise", "NULL_RTX", "." ]	[ "arc", "8", "2", "0", "0", "0", "1", "1" ]	arc	arc_dwarf_register_span	arc	MPU	GCC	16,118	91	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "Register", "SrcReg", ",", "Register", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "co...	[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...	[ "AArch64", "AArch64", "AArch64::NZCV", "1", "AArch64::WZR", "AArch64::XZR", "\"Some operands reg class are incompatible!\"", "AArch64::PTEST_PP", "0", "1", "\"CmpValue must be 0 or 1!\"", "0", "0", "0" ]	AArch64InstrInfo107	optimizeCompareInstr	AArch64	CPU	LLVM	16,119	255	1	[]
[ "<s>", "const", "char", "*", "SHUXITargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SHUXIISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SHUXIISD", "::", "FIRST_NUMBER", ":", "break", ";...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SHUXI", "SHUXI", "SHUXIISD::NodeType", "SHUXIISD::FIRST_NUMBER", "SHUXIISD::CMP", "\"SHUXIISD::CMP\"", "SHUXIISD::RET_FLAG", "\"SHUXIISD::RET_FLAG\"", "SHUXIISD::BR_CC", "\"SHUXIISD::BR_CC\"", "SHUXIISD::SELECT_CC", "\"SHUXIISD::SELECT_CC\"", "SHUXIISD::Wrapper", "\"SHUXIISD::Wrapper\"", ...	SHUXIISelLowering	getTargetNodeName	SHUXI	CPU	LLVM	16,120	82	1	[]
[ "<s>", "void", "WebAssemblyCFGStackify", "::", "releaseMemory", "(", ")", "{", "ScopeTops", ".", "clear", "(", ")", ";", "BeginToEnd", ".", "clear", "(", ")", ";", "EndToBegin", ".", "clear", "(", ")", ";", "TryToEHPad", ".", "clear", "(", ")", ";", "E...	[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyCFGStackify1	releaseMemory	WebAssembly	Virtual ISA	LLVM	16,121	44	1	[]
[ "<s>", "int", "ia64_direct_return", "(", ")", "{", "if", "(", "reload_completed", "&&", "!", "frame_pointer_needed", ")", "{", "ia64_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "(", "current_frame_info", ".", "total_size", "==", "0"...	[ "Return", "1", "if", "br.ret", "can", "do", "all", "the", "work", "required", "to", "return", "from", "a", "function", "." ]	[ "ia64", "0", "0", "0", "0", "0", "0", "0", "0" ]	ia642	ia64_direct_return	ia64	CPU	GCC	16,122	70	1	[]
[ "<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "CJG" ]	CJGTargetMachine	getSubtargetImpl	CJG	CPU	LLVM	16,123	18	1	[]
[ "<s>", "static", "void", "spu_emit_branch_hint", "(", "rtx_insn", "", "before", ",", "rtx_insn", "", "branch", ",", "rtx", "target", ",", "int", "distance", ",", "sbitmap", "blocks", ")", "{", "rtx_insn", "", "hint", ";", "rtx_insn", "", "insn", ";", ...	[ "Routines", "for", "branch", "hints", "." ]	[ "spu", "0", "0", "0", "600", "1", "1", "0", "1", "0", "0", "1", "1", "0", "0", "1", "588", "8", "4", "8", "4", "4", "127", "8", "4" ]	spu2	spu_emit_branch_hint	spu	MPU	GCC	16,124	440	1	[]
[ "<s>", "const", "uint16_t", "", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_SaveList", ";", "if", "(",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Mips", "Mips" ]	MipsRegisterInfo19	getCalleeSavedRegs	Mips	CPU	LLVM	16,125	62	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "BL8", ":", "case", "PPC", "::...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "PowerPC", "PPC", "PPC::BL8", "PPC::BL", "PPC::BL8_NOP", "PPC::BL_NOP", "0", "PPC::BL_TLS", "PPC::BL8_TLS", "PPC::BL8_TLS_", "PPC::BL8_NOP_TLS", "\"TLS call not yet implemented\"", "PPC::TAILB", "PPC::TAILB8", "PPC::TAILBA", "PPC::TAILBA8", "PPC::TAILBCTR", "PPC::TAILBCTR8", "0",...	PPCAsmPrinter10	emitInstruction	PowerPC	CPU	LLVM	16,126	183	1	[]
[ "<s>", "rtx_insn", "*", "s390_emit_jump", "(", "rtx", "target", ",", "rtx", "cond", ")", "{", "rtx", "insn", ";", "target", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "target", ")", ";", "if", "(", "cond", ")", "target", "=", "gen_rtx_IF_THEN_ELSE", ...	[ "Emit", "a", "jump", "instruction", "to", "TARGET", ".", "If", "COND", "is", "NULL_RTX", ",", "emit", "an", "unconditional", "jump", ",", "else", "a", "conditional", "jump", "under", "condition", "COND", "." ]	[ "s390" ]	s3904	s390_emit_jump	s390	MPU	GCC	16,127	58	1	[]
[ "<s>", "static", "struct", "mips_multi_member", "*", "mips_multi_add", "(", "void", ")", "{", "mips_multi_member", "empty", ";", "memset", "(", "&", "empty", ",", "0", ",", "sizeof", "(", "empty", ")", ")", ";", "return", "mips_multi_members", ".", "safe_pus...	[ "Add", "a", "new", ",", "uninitialized", "member", "to", "the", "current", "multi-insn", "sequence", "." ]	[ "mips", "0" ]	mips	mips_multi_add	mips	CPU	GCC	16,128	34	1	[]
[ "<s>", "void", "AnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ")", "{", "PreAnalyzeCallResultForF128", "(", "Ins"...	[ "AnalyzeCallResult", "-", "Same", "as", "above", "except", "it", "'s", "specialized", "for", "calls", "which", "produce", "a", "single", "value", "." ]	[ "Mips", "ISD::InputArg" ]	MipsCCState	AnalyzeCallResult	Mips	CPU	LLVM	16,129	53	1	[]
[ "<s>", "static", "void", "add_to_reg", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "value", ",", "int", "frame", ",", "int", "epilogue_p", ")", "{", "if", "(", "value", "==", "0", ")", "return", ";", "if", "(", "value", ">", "120", "\|\|", "value", "<", ...	[ "Generate", "efficient", "code", "to", "add", "a", "value", "to", "a", "P", "register", ".", "Set", "RTX_FRAME_RELATED_P", "on", "the", "generated", "insns", "if", "FRAME", "is", "nonzero", ".", "EPILOGUE_P", "is", "zero", "if", "this", "function", "is", "...	[ "bfin", "0", "120", "120", "0", "1", "60", "60", "60", "60", "1", "0" ]	bfin3	add_to_reg	bfin	DSP	GCC	16,130	310	1	[]
[ "<s>", "Optional", "<", "bool", ">", "isSyncScopeInclusion", "(", "SyncScope", "::", "ID", "A", ",", "SyncScope", "::", "ID", "B", ")", "const", "{", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", ...	[ "In", "AMDGPU", "target", "synchronization", "scopes", "are", "inclusive", ",", "meaning", "a", "larger", "synchronization", "scope", "is", "inclusive", "of", "a", "smaller", "synchronization", "scope", "." ]	[ "AMDGPU" ]	AMDGPUMachineModuleInfo	isSyncScopeInclusion	AMDGPU	GPU	LLVM	16,131	63	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "X86", "0" ]	X86FrameLowering101	getFrameIndexReference	X86	CPU	LLVM	16,132	465	1	[]
[ "<s>", "bool", "MipsCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "JTI", "=", "(", "(", "MipsTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "\"JITTing function '\"", "\"'\\n\"" ]	MipsCodeEmitter10	runOnMachineFunction	Mips	CPU	LLVM	16,133	256	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo2	storeRegToStackSlot	MSP430	MPU	LLVM	16,134	217	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "Subtarget", ".", "g...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo	getMachineCombinerPatterns	PowerPC	CPU	LLVM	16,135	67	1	[]
[ "<s>", "static", "void", "sparc_handle_vis_mul8x16", "(", "tree", "*", "n_elts", ",", "enum", "sparc_builtins", "fncode", ",", "tree", "inner_type", ",", "tree", "cst0", ",", "tree", "cst1", ")", "{", "unsigned", "i", ",", "num", "=", "VECTOR_CST_NELTS", "("...	[ "Multiply", "the", "vector", "elements", "in", "ELTS0", "to", "the", "elements", "in", "ELTS1", "as", "specified", "by", "FNCODE", ".", "All", "of", "the", "elements", "in", "ELTS0", "and", "ELTS1", "lists", "must", "be", "integer", "constants", ".", "A", ...	[ "sparc", "0", "0", "0", "1", "0" ]	sparc4	sparc_handle_vis_mul8x16	sparc	CPU	GCC	16,136	230	1	[]
[ "<s>", "int", "AArch64LoadStoreOpt", "::", "getMemSize", "(", "MachineInstr", "*", "MemMI", ")", "{", "switch", "(", "MemMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has has unknown size!\"", ")", ";", "case", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]	[ "AArch64", "AArch64", "\"Opcode has has unknown size!\"", "AArch64::STRSui", "AArch64::STURSi", "4", "AArch64::STRDui", "AArch64::STURDi", "8", "AArch64::STRQui", "AArch64::STURQi", "16", "AArch64::STRWui", "AArch64::STURWi", "4", "AArch64::STRXui", "AArch64::STURXi", "8", "AArch...	AArch64LoadStoreOptimizer24	getMemSize	AArch64	CPU	LLVM	16,137	158	1	[]
[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "0" ]	X86FastISel (2)6	tryToFoldLoadIntoMI	X86	CPU	LLVM	16,138	288	1	[]
[ "<s>", "static", "sbitmap", "aarch64_get_separate_components", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "1", ")", ";", "bitmap_clear", "(", "components", ")", ";", ...	[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]	[ "aarch64", "1", "0" ]	aarch645	aarch64_get_separate_components	aarch64	CPU	GCC	16,139	179	1	[]
[ "<s>", "SDValue", "AlphaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Alpha", "Alpha", "ISD::OutputArg", "Alpha::R26", "AlphaISD::GlobalRetAddr", "MVT::i64", "\"Do not know how to return this many arguments!\"", "0", "1", "0", "Alpha::R0", "Alpha::F0", "0", "1", "2", "0", "Alpha::R0", "Alpha::R1", "Alpha::F0", "Alpha::F1", "0", "1", "1", ...	AlphaISelLowering7	LowerReturn	Alpha	MPU	LLVM	16,140	493	1	[]
[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "Dst", ",", "const", "RegisterBank", "&", "Src", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "Dst", ".", "getID", "(", ")", "==", "AMDGPU", "::", ...	[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "1", "AMDGPU::SCCRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::SCCRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::AGPRRegBankID", "AMDGPU::AGPRRegBankID", "4" ]	AMDGPURegisterBankInfo30	copyCost	AMDGPU	GPU	LLVM	16,141	190	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableMachineCombinerPass", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine1	addILPOpts	PowerPC	CPU	LLVM	16,142	27	1	[]
[ "<s>", "virtual", "const", "NVPTXSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine13	getSubtargetImpl	NVPTX	GPU	LLVM	16,143	14	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "", "Caller", ",", "const", "Function", "", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...	[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]	[ "ARM", "ARM" ]	ARMTargetTransformInfo1	areInlineCompatible	ARM	CPU	LLVM	16,144	106	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "Mips", "Mips" ]	MipsCallLowering32	lowerFormalArguments	Mips	CPU	LLVM	16,145	37	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo	isSchedulingBoundary	Hexagon	DSP	LLVM	16,146	64	1	[]
[ "<s>", "unsigned", "getSlotSize", "(", ")", "const", "{", "return", "SlotSize", ";", "}", "</s>" ]	[ "getSlotSize", "-", "Stack", "slot", "size", "in", "bytes", "." ]	[ "X86" ]	X86RegisterInfo (2)	getSlotSize	X86	CPU	LLVM	16,147	10	1	[]
[ "<s>", "static", "int", "available_regs", "(", ")", "{", "static", "int", "n", "=", "-", "1", ";", "int", "i", ";", "if", "(", "n", ">=", "0", ")", "return", "n", ";", "for", "(", "i", "=", "n", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER",...	[ "Return", "the", "number", "of", "registers", "available", "for", "-mregparm", ",", "-mreturn-regs", ",", "and", "-mcall-clobbered", "." ]	[ "pdp10", "1", "0", "0", "0" ]	pdp10	available_regs	pdp10	MPU	GCC	16,148	74	1	[]
[ "<s>", "static", "void", "tilepro_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "\|\|", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "tilepro", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]	tilepro	tilepro_print_operand_address	tilepro	VLIW	GCC	16,149	184	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Sparc", "4", "0", "4", "0", "support::endian", "0x01000000" ]	SparcAsmBackend11	writeNopData	Sparc	CPU	LLVM	16,150	65	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "aarch64_replicate_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", "=", "GET_MODE_UNIT_PRECISION", "(", "mode", ")", ";", "while", "(", "size", "...	[ "VAL", "is", "a", "value", "with", "the", "inner", "mode", "of", "MODE", ".", "Replicate", "it", "to", "fill", "a", "64-bit", "(", "DImode", ")", "integer", "." ]	[ "aarch64", "64", "1", "2" ]	aarch64	aarch64_replicate_bitmask_imm	aarch64	CPU	GCC	16,151	54	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::SEXTLOAD", "ARM", "ISD::PRE_INC", "ISD::PRE_DEC" ]	ARMISelLowering (2)5	getPreIndexedAddressParts	ARM	CPU	LLVM	16,152	395	1	[]
[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "", ","...	[ "CallInst", "simplification", "." ]	[ "R600", "SI", "8", "8", "0", "\".v4i32\"", "1", "\"i32\"", "1", "\"v1\"" ]	SITypeRewriter	visitCallInst	R600	GPU	LLVM	16,153	390	1	[]
[ "<s>", "static", "inline", "bool", "is_brk_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"brk_interrupt\"", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "brk_interrupt", "''", "attribute", "." ]	[ "rl78", "\"brk_interrupt\"" ]	rl78	is_brk_interrupt_func	rl78	MPU	GCC	16,154	18	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "MMIX" ]	MMIXAsmParser	getLoc	MMIX	CPU	LLVM	16,155	20	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...	[ "Debug", "information", "queries", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP" ]	ARMBaseRegisterInfo10	getFrameRegister	ARM	CPU	LLVM	16,156	57	1	[]
[ "<s>", "static", "SDValue", "getTruncateOrZeroExtend", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ",", "MVT", "ToVT", ")", "{", "SDNodeTreeBuilder", "b", "(", "V", ",", "&", "DAG", ")", ";", "MVT", "VT", "=", "V", ".", "getSimpleValueType", "(...	[ "Return", "a", "SCEV", "corresponding", "to", "a", "conversion", "of", "the", "input", "value", "to", "the", "specified", "type", "." ]	[ "X86" ]	X86ParabixISelLowering	getTruncateOrZeroExtend	X86	CPU	LLVM	16,157	76	1	[]
[ "<s>", "static", "tree", "handle_nodirect_extern_access_attribute", "(", "tree", "", "pnode", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "", "no_add_attrs", ")", "{", "tree", ...	[ "Handle", "a", "``", "nodirect_extern_access", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "i386", "\"%qE attribute have effect only on public objects\"", "\"%qE attribute ignored\"" ]	i386-options	handle_nodirect_extern_access_attribute	i386	CPU	GCC	16,158	109	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering (2)1	isShuffleMaskLegal	Hexagon	DSP	LLVM	16,159	20	1	[]
[ "<s>", "static", "int", "ix86_flags_dependant", "(", "rtx", "insn", ",", "rtx", "dep_insn", ",", "enum", "attr_type", "insn_type", ")", "{", "rtx", "set", ",", "set2", ";", "if", "(", "insn_type", "!=", "TYPE_SETCC", "&&", "insn_type", "!=", "TYPE_ICMOV", ...	[ "A", "subroutine", "of", "ix86_adjust_cost", "--", "return", "true", "iff", "INSN", "reads", "flags", "set", "by", "DEP_INSN", "and", "nothing", "set", "by", "DEP_INSN", "." ]	[ "i386", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	i3863	ix86_flags_dependant	i386	CPU	GCC	16,160	222	1	[]
[ "<s>", "bool", "PTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "Module", "::", "GlobalListType", "&", "global_list", "=", "M", ".", "getGlobalList", "(", ")", ";", "int", "i", ",", "n", "=", "global_list", ".", "size", "(", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PTX", "PTX", "0", "0" ]	PTXAsmPrinter	doFinalization	PTX	GPU	LLVM	16,161	155	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeList"...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "X86", "X86", "0", "0", "\"Unexpected divisor!\"", "0", "MVT::i16", "MVT::i32", "MVT::i64", "1", "0", "0", "MVT::i8", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "MVT::i64", "ISD::SUB" ]	X86ISelLowering (2)6	BuildSDIVPow2	X86	CPU	LLVM	16,162	396	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "M", ".", "data", "(", ")", ",", "VT", ")", ")", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering1	isShuffleMaskLegal	RISCV	CPU	LLVM	16,163	38	1	[]
[ "<s>", "TargetTransformInfo", "HexagonTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "HexagonTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine26	getTargetTransformInfo	Hexagon	DSP	LLVM	16,164	24	1	[]
[ "<s>", "bool", "invalid_e500_subreg", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_E500_DOUBLE", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "(", "mode", "==", "SImode", "\|\|", "mode", "==", "DIm...	[ "Return", "TRUE", "if", "OP", "is", "an", "invalid", "SUBREG", "operation", "on", "the", "e500", "." ]	[ "powerpcspe" ]	powerpcspe	invalid_e500_subreg	powerpcspe	CPU	GCC	16,165	235	1	[]
[ "<s>", "bool", "FISCPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "FISC", "FISC" ]	FISCTargetMachine	addPreISel	FISC	CPU	LLVM	16,166	11	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]	XCoreInstrInfo34	loadImmediate	XCore	MPU	LLVM	16,167	236	1	[]
[ "<s>", "void", "ix86_expand_vector_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "NULL_RTX", ",", "op2", "=", "NULL_RTX", ";", "if", "(", "SUBREG_P", "(", "op...	[ "Expand", "vector", "logical", "operation", "CODE", "(", "AND", ",", "IOR", ",", "XOR", ")", "in", "MODE", "with", "the", "given", "OPERANDS", "." ]	[ "i386", "1", "1", "2", "2", "2", "1", "0", "0", "1", "2", "0", "1", "1", "1", "2", "2", "2", "0", "1", "2" ]	i3865	ix86_expand_vector_logical_operator	i386	CPU	GCC	16,168	470	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValueMM", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function.\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "\"Unimplemented function.\"", "0" ]	MipsCodeEmitter11	getBranchTargetOpValueMM	Mips	CPU	LLVM	16,169	24	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...	X86RegisterInfo (2)1	getLargestLegalSuperClass	X86	CPU	LLVM	16,170	295	1	[]
[ "<s>", "void", "dimode_scalar_chain", "::", "convert_op", "(", "rtx", "", "op", ",", "rtx_insn", "", "insn", ")", "{", "", "op", "=", "copy_rtx_if_shared", "(", "", "op", ")", ";", "if", "(", "GET_CODE", "(", "*", "op", ")", "==", "NOT", ")", "...	[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]	[ "i386", "0", "0", "\" Preloading operand for insn %d into r%d\\n\"", "0", "0", "2" ]	i3866	convert_op	i386	CPU	GCC	16,171	340	1	[]
[ "<s>", "int", "emit_cbcond_nop", "(", "rtx", "insn", ")", "{", "rtx", "next", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "!", "next", ")", "return", "1", ";", "if", "(", "NONJUMP_INSN_P", "(", "next", ")", "&&", "GET_CODE", "(", "PATT...	[ "Return", "nonzero", "if", "we", "should", "emit", "a", "nop", "after", "a", "cbcond", "instruction", ".", "The", "cbcond", "instruction", "does", "not", "have", "a", "delay", "slot", ",", "however", "there", "is", "a", "severe", "performance", "penalty", ...	[ "sparc", "1", "0", "0", "0", "1", "0", "0", "1" ]	sparc4	emit_cbcond_nop	sparc	CPU	GCC	16,172	123	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Illegal opcode!\"", ")", ";", "case", "Mips", "::", "BEQ", ":", "return",...	[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]	[ "Mips", "Mips", "\"Illegal opcode!\"", "Mips::BEQ", "Mips::BNE", "Mips::BNE", "Mips::BEQ", "Mips::BGTZ", "Mips::BLEZ", "Mips::BGEZ", "Mips::BLTZ", "Mips::BLTZ", "Mips::BGEZ", "Mips::BLEZ", "Mips::BGTZ", "Mips::BEQ64", "Mips::BNE64", "Mips::BNE64", "Mips::BEQ64", "Mips::BGTZ64",...	MipsSEInstrInfo	getOppositeBranchOpc	Mips	CPU	LLVM	16,173	184	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]	MipsMCCodeEmitter13	getJumpTargetOpValue	Mips	CPU	LLVM	16,174	96	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "Cpu0" ]	Cpu0AsmParser	isMem	Cpu0	CPU	LLVM	16,175	13	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "ARM", "ARM", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegClass", "2", "MVT::v4i64", "ARM::DPRRegCl...	ARMISelLowering (2)2	findRepresentativeClass	ARM	CPU	LLVM	16,176	202	1	[]
[ "<s>", "unsigned", "OR1KMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "OR...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "OR1K", "OR1K", "OR1K::GPRRegClass" ]	OR1KMachineFunctionInfo	getGlobalBaseReg	OR1K	CPU	LLVM	16,177	32	1	[]
[ "<s>", "static", "rtx_insn", "", "thumb1_emit_multi_reg_push", "(", "unsigned", "long", "mask", ",", "unsigned", "long", "real_regs", ")", "{", "unsigned", "long", "regno", ";", "rtx", "par", "[", "10", "]", ",", "tmp", ",", "reg", ";", "rtx_insn", "", ...	[ "Like", "emit_multi_reg_push", ",", "but", "allowing", "for", "a", "different", "set", "of", "registers", "to", "be", "described", "as", "saved", ".", "MASK", "is", "the", "set", "of", "registers", "to", "be", "saved", ";", "REAL_REGS", "is", "the", "set",...	[ "arm", "10", "0", "1", "0", "1", "4", "0", "0", "4", "0", "0", "1", "4", "1", "1", "0", "0", "0", "1", "1" ]	arm	thumb1_emit_multi_reg_push	arm	CPU	GCC	16,178	352	1	[]
[ "<s>", "static", "rtx", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}", "</s>" ]	[ "Create", "a", "temporary", "variable", "to", "hold", "a", "partial", "result", ",", "to", "enable", "CSE", "." ]	[ "tilegx" ]	tilegx	create_temp_reg_if_possible	tilegx	VLIW	GCC	16,179	24	1	[]
[ "<s>", "void", "LanaiFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Lanai", "Lanai", "Lanai", "Lanai", "4", "4", "4", "4", "4", "4" ]	LanaiFrameLowering	determineCalleeSaves	Lanai	CPU	LLVM	16,180	129	1	[]
[ "<s>", "const", "M68kSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "M68k", "M68k" ]	M68kTargetMachine	getSubtargetImpl	M68k	MPU	LLVM	16,181	13	1	[]
[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "ROUND_ADVANCE", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", "if", ...	[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...	[ "sparc", "0", "1", "1", "0", "0" ]	sparc4	function_arg_union_value	sparc	CPU	GCC	16,182	118	1	[]
[ "<s>", "static", "void", "macho_branch_islands", "(", "void", ")", "{", "char", "tmp_buf", "[", "512", "]", ";", "while", "(", "!", "vec_safe_is_empty", "(", "branch_islands", ")", ")", "{", "branch_island", "*", "bi", "=", "&", "branch_islands", "->", "la...	[ "Generate", "far-jump", "branch", "islands", "for", "everything", "on", "the", "branch_island_list", ".", "Invoked", "immediately", "after", "the", "last", "instruction", "of", "the", "epilogue", "has", "been", "emitted", ";", "the", "branch-islands", "must", "be"...	[ "powerpcspe", "512", "512", "0", "0", "1", "0", "1", "\"\\n\"", "32", "\":\\n\\tmflr r0\\n\\tbl \"", "\"\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\":\\n\\tmflr r0\\n\\tbcl 20,31,\"", "\"_pic\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\"\\taddis r11,r11,ha16(\"", "\" - \"", "\"_pic)\\n\""...	powerpcspe	macho_branch_islands	powerpcspe	CPU	GCC	16,183	392	1	[]
[ "<s>", "static", "tree", "h8300_handle_tiny_data_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", ...	[ "Handle", "an", "``", "tiny_data", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "h8300", "\".tiny\"", "\"%qE attribute ignored\"" ]	h8300	h8300_handle_tiny_data_attribute	h8300	MPU	GCC	16,184	72	1	[]
[ "<s>", "void", "build", "(", "function_builder", "&", "b", ",", "const", "function_group_info", "&", "group", ")", "const", "OVERRIDE", "{", "b", ".", "add_overloaded_functions", "(", "group", ",", "MODE_none", ")", ";", "build_all", "(", "b", ",", "\"v0,vu0...	[ "Build", "new", "chain", "starting", "from", "insn", "INSN_UID", "recursively", "adding", "all", "dependent", "uses", "and", "definitions", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "chain", "discovery", "was", "aborted", "." ]	[ "aarch64", "\"v0,vu0\"" ]	aarch64-sve-builtins-shapes	build	aarch64	CPU	GCC	16,185	36	1	[]
[ "<s>", "void", "AVRInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "("...	[ "value", "(", "e.g", "." ]	[ "AVR", "AVR", "0", "\"Unknown pcrel immediate operand\"" ]	AVRInstPrinter5	printPCRelImm	AVR	MPU	LLVM	16,186	91	1	[]
[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "bool", "is64...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine	SparcTargetMachine	Sparc	CPU	LLVM	16,187	90	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "int", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "MCPV", ...	[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMII::MO_NONLAZY", "0", "ARM", "ARM", "\"unrecognized constant pool value\"", "ARM" ]	ARMAsmPrinter35	emitMachineConstantPoolValue	ARM	CPU	LLVM	16,188	483	1	[]
[ "<s>", "const", "char", "", "mips_msa_output_division", "(", "const", "char", "", "division", ",", "rtx", "", "operands", ")", "{", "const", "char", "", "s", ";", "s", "=", "division", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{", "output_asm_insn...	[ "Return", "the", "assembly", "code", "for", "MSA", "DIV_", "{", "S", ",", "U", "}", ".DF", "or", "MOD_", "{", "S", ",", "U", "}", ".DF", "instructions", ",", "which", "has", "the", "operands", "given", "by", "OPERANDS", ".", "Add", "in", "a", "divi...	[ "mips", "\"%(bnz.%v0\\t%w2,1f\"", "\"break\\t7%)\\n1:\"" ]	mips	mips_msa_output_division	mips	CPU	GCC	16,189	52	1	[]
[ "<s>", "virtual", "bool", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "AArch64" ]	AArch64Subtarget32	enableMachineScheduler	AArch64	CPU	LLVM	16,190	11	1	[]
[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "="...	[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]	[ "bfin", "\"saveall\"", "8", "6", "2", "6", "\"nesting\"", "1", "2", "1" ]	bfin	n_regs_saved_by_prologue	bfin	DSP	GCC	16,191	250	1	[]
[ "<s>", "int", "frv_emit_cond_branch", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "test_rtx", ";", "rtx", "label_ref", ";", "rtx", "if_else", ";", "enum", "rtx_code", "test", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "cc_...	[ "Emit", "code", "for", "a", "conditional", "branch", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", ".", "XXX", ":", "I", "originally", "wanted", "to", "add", "a", "clobber", "of", "a", ...	[ "frv", "0", "1", "2", "3" ]	frv3	frv_emit_cond_branch	frv	VLIW	GCC	16,192	110	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "canSaveCmp", "(", "Loop", "", "L", ",", "BranchInst", "", "", "BI", ",", "ScalarEvolution", "", "SE", ",", "LoopInfo", "", "LI", ",", "DominatorTree", "", "DT", ",", "AssumptionCache", "*", "AC", ",", "TargetLibr...	[ "Return", "true", "if", "the", "target", "can", "save", "a", "compare", "for", "loop", "count", ",", "for", "example", "hardware", "loop", "saves", "a", "compare", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo14	canSaveCmp	PowerPC	CPU	LLVM	16,193	138	1	[]
[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "RISCV", "RISCV" ]	RISCVISelDAGToDAG	SelectInlineAsmMemoryOperand	RISCV	CPU	LLVM	16,194	67	1	[]
[ "<s>", "MCLOHType", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "AArch64" ]	AArch64MachineFunctionInfo	getKind	AArch64	CPU	LLVM	16,195	10	1	[]
[ "<s>", "static", "rtx", "m68hc11_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "HARD_D_REGNUM", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]	[ "m68hc11" ]	m68hc111	m68hc11_struct_value_rtx	m68hc11	MPU	GCC	16,196	22	1	[]
[ "<s>", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "500", ";", "}", "</s>" ]	[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]	[ "AMDGPU", "500" ]	SIInstrInfo (2)	getMachineCSELookAheadLimit	AMDGPU	GPU	LLVM	16,197	11	1	[]
[ "<s>", "unsigned", "TeeRISCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "0", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TeeRISC", ":...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "TeeRISC", "TeeRISC", "0", "TeeRISC::LD", "1", "2", "2", "0", "1", "0", "0" ]	TeeRISCInstrInfo	isLoadFromStackSlot	TeeRISC	CPU	LLVM	16,198	103	1	[]
[ "<s>", "static", "void", "pru_reorg", "(", "void", ")", "{", "rtx_insn", "*", "insns", "=", "get_insns", "(", ")", ";", "compute_bb_for_insn", "(", ")", ";", "df_analyze", "(", ")", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "pru_reor...	[ "Implement", "TARGET_MACHINE_DEPENDENT_REORG", "." ]	[ "pru" ]	pru	pru_reorg	pru	CPU	GCC	16,199	41	1	[]

[ "<s>", "void", "fpscr_set_from_mem", "(", "int", "mode", ",", "HARD_REG_SET", "regs_live", ")", "{", "enum", "attr_fp_mode", "fp_mode", "=", "(", "enum", "attr_fp_mode", ")", "mode", ";", "enum", "attr_fp_mode", "norm_mode", "=", "ACTUAL_NORMAL_MODE", "(", "FP_M...

[ "This", "function", "will", "set", "the", "fpscr", "from", "memory", ".", "MODE", "is", "the", "mode", "we", "are", "setting", "it", "to", "." ]

[ "sh" ]

sh4

fpscr_set_from_mem

sh

CPU

GCC

16,100

56

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginFunctionImpl", "(", "const", "MachineFunction", "*", "MF", ")", "{", "auto", "*", "SP", "=", "MF", "->", "getFunction", "(", ")", ".", "getSubprogram", "(", ")", ";", "auto", "*", "Unit", "=", "SP", "->", "getUnit...

[ "Gather", "pre-function", "debug", "information", "." ]

[ "BPF", "BTF::FUNC_STATIC", "BTF::FUNC_GLOBAL", "\"Null section for Function Label\"", "\".text\"" ]

BTFDebug10

beginFunctionImpl

BPF

Virtual ISA

LLVM

16,101

335

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "withTargetFlags", "(", "SDValue", "Op", ",", "unsigned", "TF", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "const", "GlobalAddressSDNode", "*", "GA", "=", "dyn_cast", "<", "GlobalAddressSDNode", "...

[ "}", "Custom", "DAGCombine" ]

[ "VE", "VE", "0", "0", "0", "\"Unhandled address SDNode\"" ]

VEISelLowering

withTargetFlags

VE

CPU

LLVM

16,102

143

1

[]

[ "<s>", "bool", "r0rel_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "&&", "nios2_symbol_ref_in_r0rel_data_p", "(", "op", ")", ")", "return", "true", ";", "else", "if", "(", "GET_CODE", "(", "op", ")",...

[ "Likewise", "if", "this", "is", "a", "zero-relative", "accessible", "reference", "." ]

[ "nios2", "0", "0", "0" ]

nios2

r0rel_constant_p

nios2

MPU

GCC

16,103

87

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "X86TargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarg...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "X86", "X86", "MVT::v32i1", "1", "MVT::i1" ]

X86ISelLowering

getPreferredVectorAction

X86

CPU

LLVM

16,104

74

1

[]

[ "<s>", "static", "void", "expand_block_set_1", "(", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "value_rtx", "=", "convert_to_mode", "(", "Pmode", ",", "value_rtx", ",", "1", ")", ";", "emit_library_call", "(", "byt_memset_lib...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "at", "address", "DST_REG", "to", "VALUE_RTX", "in", "1-byte", "chunks", "." ]

[ "visium", "1", "3" ]

visium3

expand_block_set_1

visium

Virtual ISA

GCC

16,105

65

1

[]

[ "<s>", "FastISel", "*", "PPCTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "FuncInfo", ",", "const", "TargetLibraryInfo", "*", "LibInfo", ")", "const", "{", "return", "PPC", "::", "createFastISel", "(", "FuncInfo", ",", "LibInfo", ")", ...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "PowerPC", "PPC", "PPC::createFastISel" ]

PPCISelLowering (2)

createFastISel

PowerPC

CPU

LLVM

16,106

28

1

[]

[ "<s>", "static", "void", "sparc_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "...

[ "Handle", "the", "TARGET_FUNCTION_ARG_ADVANCE", "hook", ".", "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "TYPE", "is", "null", "for", "libcalls", "where", "that", ...

[ "sparc", "8", "16", "2" ]

sparc4

sparc_function_arg_advance

sparc

CPU

GCC

16,107

170

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "(", "Subtarget", "->", "hasFMA", "(", ")", "||", "Subtarget", "->", "hasFMA4", "(", ")", ")", ")", "return", "false", ";", "VT",...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "X86", "X86", "MVT::f32", "MVT::f64" ]

X86ISelLowering (2)

isFMAFasterThanFMulAndFAdd

X86

CPU

LLVM

16,108

83

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::LDriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::LDrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::LDriw_pred", "0", "\"Can't store this register to stack slot\"" ]

HexagonInstrInfo25

loadRegFromStackSlot

Hexagon

DSP

LLVM

16,109

246

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "!", "MI", ".", "isMoveReg...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "ARM", "ARM", "ARM::VORRq", "1", "2", "0", "1" ]

ARMBaseInstrInfo1

isCopyInstrImpl

ARM

CPU

LLVM

16,110

94

1

[]

[ "<s>", "static", "inline", "int", "arm_arm_address_cost", "(", "rtx", "x", ")", "{", "enum", "rtx_code", "c", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "c", "==", "PRE_INC", "||", "c", "==", "PRE_DEC", "||", "c", "==", "POST_INC", "||", "c", ...

[ "All", "address", "computations", "that", "can", "be", "done", "are", "free", ",", "but", "rtx", "cost", "returns", "the", "same", "for", "practically", "all", "of", "them", ".", "So", "we", "weight", "the", "different", "types", "of", "address", "here", ...

[ "arm", "0", "10", "0", "2", "0", "1", "3", "4", "6" ]

arm3

arm_arm_address_cost

arm

CPU

GCC

16,111

117

1

[]

[ "<s>", "static", "rtx", "gen_frame_mem_offset", "(", "machine_mode", "mode", ",", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "int_rtx", ",", "offset_rtx", ";", "int_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "if", "(", "(", "TARGET_SPE_ABI", ...

[ "Emit", "an", "offset", "memory", "reference", "suitable", "for", "a", "frame", "store", ",", "while", "converting", "to", "a", "valid", "addressing", "mode", "." ]

[ "powerpcspe" ]

powerpcspe

gen_frame_mem_offset

powerpcspe

CPU

GCC

16,112

90

1

[]

[ "<s>", "bool", "MipsDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Mips", "Mips", "\"Unexpected asm memory constraint\"" ]

MipsISelDAGToDAG27

SelectInlineAsmMemoryOperand

Mips

CPU

LLVM

16,113

65

1

[]

[ "<s>", "unsigned", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "SP", "::", "I0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "Sparc", "SP::I0" ]

SparcISelLowering (2)2

getExceptionPointerRegister

Sparc

CPU

LLVM

16,114

17

1

[]

[ "<s>", "bool", "sh_vector_mode_supported_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "sh" ]

sh

sh_vector_mode_supported_p

sh

CPU

GCC

16,115

12

1

[]

[ "<s>", "void", "microblaze_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "rtx", "fsiz_rtx", "=", "GEN_INT", "(", "fsiz", ")", ";", "rtx", "reg_rtx", ";", "rtx", "mem_rtx", ";", "if", "(",...

[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]

[ "microblaze", "0", "1", "0" ]

microblaze

microblaze_expand_epilogue

microblaze

MPU

GCC

16,116

191

1

[]

[ "<s>", "static", "void", "rs6000_darwin64_record_arg_flush", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "HOST_WIDE_INT", "bitpos", ",", "rtx", "rvec", "[", "]", ",", "int", "*", "k", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "unsi...

[ "A", "subroutine", "of", "rs6000_darwin64_record_arg", ".", "Assign", "the", "bits", "of", "the", "structure", "between", "cum-", ">", "intoffset", "and", "bitpos", "to", "integer", "registers", "." ]

[ "rs6000", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1", "1", "0" ]

rs60005

rs6000_darwin64_record_arg_flush

rs6000

CPU

GCC

16,117

271

1

[]

[ "<s>", "static", "rtx", "arc_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "rtl", ")", ";", "unsigned", "regno", ";", "rtx", "p", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "8", ")", "ret...

[ "Return", "a", "parallel", "of", "registers", "to", "represent", "where", "to", "find", "the", "register", "pieces", "if", "required", ",", "otherwise", "NULL_RTX", "." ]

[ "arc", "8", "2", "0", "0", "0", "1", "1" ]

arc

arc_dwarf_register_span

arc

MPU

GCC

16,118

91

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "optimizeCompareInstr", "(", "MachineInstr", "&", "CmpInstr", ",", "Register", "SrcReg", ",", "Register", "SrcReg2", ",", "int", "CmpMask", ",", "int", "CmpValue", ",", "const", "MachineRegisterInfo", "*", "MRI", ")", "co...

[ "optimizeCompareInstr", "-", "Check", "if", "there", "exists", "an", "earlier", "instruction", "that", "operates", "on", "the", "same", "source", "operands", "and", "sets", "flags", "in", "the", "same", "way", "as", "Compare", ";", "remove", "Compare", "if", ...

[ "AArch64", "AArch64", "AArch64::NZCV", "1", "AArch64::WZR", "AArch64::XZR", "\"Some operands reg class are incompatible!\"", "AArch64::PTEST_PP", "0", "1", "\"CmpValue must be 0 or 1!\"", "0", "0", "0" ]

AArch64InstrInfo107

optimizeCompareInstr

AArch64

CPU

LLVM

16,119

255

1

[]

[ "<s>", "const", "char", "*", "SHUXITargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "SHUXIISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "SHUXIISD", "::", "FIRST_NUMBER", ":", "break", ";...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SHUXI", "SHUXI", "SHUXIISD::NodeType", "SHUXIISD::FIRST_NUMBER", "SHUXIISD::CMP", "\"SHUXIISD::CMP\"", "SHUXIISD::RET_FLAG", "\"SHUXIISD::RET_FLAG\"", "SHUXIISD::BR_CC", "\"SHUXIISD::BR_CC\"", "SHUXIISD::SELECT_CC", "\"SHUXIISD::SELECT_CC\"", "SHUXIISD::Wrapper", "\"SHUXIISD::Wrapper\"", ...

SHUXIISelLowering

getTargetNodeName

SHUXI

CPU

LLVM

16,120

82

1

[]

[ "<s>", "void", "WebAssemblyCFGStackify", "::", "releaseMemory", "(", ")", "{", "ScopeTops", ".", "clear", "(", ")", ";", "BeginToEnd", ".", "clear", "(", ")", ";", "EndToBegin", ".", "clear", "(", ")", ";", "TryToEHPad", ".", "clear", "(", ")", ";", "E...

[ "releaseMemory", "(", ")", "-", "This", "member", "can", "be", "implemented", "by", "a", "pass", "if", "it", "wants", "to", "be", "able", "to", "release", "its", "memory", "when", "it", "is", "no", "longer", "needed", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyCFGStackify1

releaseMemory

WebAssembly

Virtual ISA

LLVM

16,121

44

1

[]

[ "<s>", "int", "ia64_direct_return", "(", ")", "{", "if", "(", "reload_completed", "&&", "!", "frame_pointer_needed", ")", "{", "ia64_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "return", "(", "current_frame_info", ".", "total_size", "==", "0"...

[ "Return", "1", "if", "br.ret", "can", "do", "all", "the", "work", "required", "to", "return", "from", "a", "function", "." ]

[ "ia64", "0", "0", "0", "0", "0", "0", "0", "0" ]

ia642

ia64_direct_return

ia64

CPU

GCC

16,122

70

1

[]

[ "<s>", "virtual", "const", "TargetSubtargetInfo", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "CJG" ]

CJGTargetMachine

getSubtargetImpl

CJG

CPU

LLVM

16,123

18

1

[]

[ "<s>", "static", "void", "spu_emit_branch_hint", "(", "rtx_insn", "*", "before", ",", "rtx_insn", "*", "branch", ",", "rtx", "target", ",", "int", "distance", ",", "sbitmap", "blocks", ")", "{", "rtx_insn", "*", "hint", ";", "rtx_insn", "*", "insn", ";", ...

[ "Routines", "for", "branch", "hints", "." ]

[ "spu", "0", "0", "0", "600", "1", "1", "0", "1", "0", "0", "1", "1", "0", "0", "1", "588", "8", "4", "8", "4", "4", "127", "8", "4" ]

spu2

spu_emit_branch_hint

spu

MPU

GCC

16,124

440

1

[]

[ "<s>", "const", "uint16_t", "*", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isSingleFloat", "(", ")", ")", "return", "CSR_SingleFloatOnly_SaveList", ";", "if", "(",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Mips", "Mips" ]

MipsRegisterInfo19

getCalleeSavedRegs

Mips

CPU

LLVM

16,125

62

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "PPC", "::", "BL8", ":", "case", "PPC", "::...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "PowerPC", "PPC", "PPC::BL8", "PPC::BL", "PPC::BL8_NOP", "PPC::BL_NOP", "0", "PPC::BL_TLS", "PPC::BL8_TLS", "PPC::BL8_TLS_", "PPC::BL8_NOP_TLS", "\"TLS call not yet implemented\"", "PPC::TAILB", "PPC::TAILB8", "PPC::TAILBA", "PPC::TAILBA8", "PPC::TAILBCTR", "PPC::TAILBCTR8", "0",...

PPCAsmPrinter10

emitInstruction

PowerPC

CPU

LLVM

16,126

183

1

[]

[ "<s>", "rtx_insn", "*", "s390_emit_jump", "(", "rtx", "target", ",", "rtx", "cond", ")", "{", "rtx", "insn", ";", "target", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "target", ")", ";", "if", "(", "cond", ")", "target", "=", "gen_rtx_IF_THEN_ELSE", ...

[ "Emit", "a", "jump", "instruction", "to", "TARGET", ".", "If", "COND", "is", "NULL_RTX", ",", "emit", "an", "unconditional", "jump", ",", "else", "a", "conditional", "jump", "under", "condition", "COND", "." ]

[ "s390" ]

s3904

s390_emit_jump

s390

MPU

GCC

16,127

58

1

[]

[ "<s>", "static", "struct", "mips_multi_member", "*", "mips_multi_add", "(", "void", ")", "{", "mips_multi_member", "empty", ";", "memset", "(", "&", "empty", ",", "0", ",", "sizeof", "(", "empty", ")", ")", ";", "return", "mips_multi_members", ".", "safe_pus...

[ "Add", "a", "new", ",", "uninitialized", "member", "to", "the", "current", "multi-insn", "sequence", "." ]

[ "mips", "0" ]

mips

mips_multi_add

mips

CPU

GCC

16,128

34

1

[]

[ "<s>", "void", "AnalyzeCallResult", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ",", "const", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ")", "{", "PreAnalyzeCallResultForF128", "(", "Ins"...

[ "AnalyzeCallResult", "-", "Same", "as", "above", "except", "it", "'s", "specialized", "for", "calls", "which", "produce", "a", "single", "value", "." ]

[ "Mips", "ISD::InputArg" ]

MipsCCState

AnalyzeCallResult

Mips

CPU

LLVM

16,129

53

1

[]

[ "<s>", "static", "void", "add_to_reg", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "value", ",", "int", "frame", ",", "int", "epilogue_p", ")", "{", "if", "(", "value", "==", "0", ")", "return", ";", "if", "(", "value", ">", "120", "||", "value", "<", ...

[ "Generate", "efficient", "code", "to", "add", "a", "value", "to", "a", "P", "register", ".", "Set", "RTX_FRAME_RELATED_P", "on", "the", "generated", "insns", "if", "FRAME", "is", "nonzero", ".", "EPILOGUE_P", "is", "zero", "if", "this", "function", "is", "...

[ "bfin", "0", "120", "120", "0", "1", "60", "60", "60", "60", "1", "0" ]

bfin3

add_to_reg

bfin

DSP

GCC

16,130

310

1

[]

[ "<s>", "Optional", "<", "bool", ">", "isSyncScopeInclusion", "(", "SyncScope", "::", "ID", "A", ",", "SyncScope", "::", "ID", "B", ")", "const", "{", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", ...

[ "In", "AMDGPU", "target", "synchronization", "scopes", "are", "inclusive", ",", "meaning", "a", "larger", "synchronization", "scope", "is", "inclusive", "of", "a", "smaller", "synchronization", "scope", "." ]

[ "AMDGPU" ]

AMDGPUMachineModuleInfo

isSyncScopeInclusion

AMDGPU

GPU

LLVM

16,131

63

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "X86", "0" ]

X86FrameLowering101

getFrameIndexReference

X86

CPU

LLVM

16,132

465

1

[]

[ "<s>", "bool", "MipsCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "JTI", "=", "(", "(", "MipsTargetMachine", "&", ")", "MF", ".", "getTarget", "(", ")", ")", ".", "getJITInfo", "(", ")", ";", "II", "=", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "\"JITTing function '\"", "\"'\\n\"" ]

MipsCodeEmitter10

runOnMachineFunction

Mips

CPU

LLVM

16,133

256

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo2

storeRegToStackSlot

MSP430

MPU

LLVM

16,134

217

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "Subtarget", ".", "g...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo

getMachineCombinerPatterns

PowerPC

CPU

LLVM

16,135

67

1

[]

[ "<s>", "static", "void", "sparc_handle_vis_mul8x16", "(", "tree", "*", "n_elts", ",", "enum", "sparc_builtins", "fncode", ",", "tree", "inner_type", ",", "tree", "cst0", ",", "tree", "cst1", ")", "{", "unsigned", "i", ",", "num", "=", "VECTOR_CST_NELTS", "("...

[ "Multiply", "the", "vector", "elements", "in", "ELTS0", "to", "the", "elements", "in", "ELTS1", "as", "specified", "by", "FNCODE", ".", "All", "of", "the", "elements", "in", "ELTS0", "and", "ELTS1", "lists", "must", "be", "integer", "constants", ".", "A", ...

[ "sparc", "0", "0", "0", "1", "0" ]

sparc4

sparc_handle_vis_mul8x16

sparc

CPU

GCC

16,136

230

1

[]

[ "<s>", "int", "AArch64LoadStoreOpt", "::", "getMemSize", "(", "MachineInstr", "*", "MemMI", ")", "{", "switch", "(", "MemMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has has unknown size!\"", ")", ";", "case", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]

[ "AArch64", "AArch64", "\"Opcode has has unknown size!\"", "AArch64::STRSui", "AArch64::STURSi", "4", "AArch64::STRDui", "AArch64::STURDi", "8", "AArch64::STRQui", "AArch64::STURQi", "16", "AArch64::STRWui", "AArch64::STURWi", "4", "AArch64::STRXui", "AArch64::STURXi", "8", "AArch...

AArch64LoadStoreOptimizer24

getMemSize

AArch64

CPU

LLVM

16,137

158

1

[]

[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "0" ]

X86FastISel (2)6

tryToFoldLoadIntoMI

X86

CPU

LLVM

16,138

288

1

[]

[ "<s>", "static", "sbitmap", "aarch64_get_separate_components", "(", "void", ")", "{", "aarch64_layout_frame", "(", ")", ";", "sbitmap", "components", "=", "sbitmap_alloc", "(", "LAST_SAVED_REGNUM", "+", "1", ")", ";", "bitmap_clear", "(", "components", ")", ";", ...

[ "Implement", "TARGET_SHRINK_WRAP_GET_SEPARATE_COMPONENTS", "." ]

[ "aarch64", "1", "0" ]

aarch645

aarch64_get_separate_components

aarch64

CPU

GCC

16,139

179

1

[]

[ "<s>", "SDValue", "AlphaTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Alpha", "Alpha", "ISD::OutputArg", "Alpha::R26", "AlphaISD::GlobalRetAddr", "MVT::i64", "\"Do not know how to return this many arguments!\"", "0", "1", "0", "Alpha::R0", "Alpha::F0", "0", "1", "2", "0", "Alpha::R0", "Alpha::R1", "Alpha::F0", "Alpha::F1", "0", "1", "1", ...

AlphaISelLowering7

LowerReturn

Alpha

MPU

LLVM

16,140

493

1

[]

[ "<s>", "unsigned", "AMDGPURegisterBankInfo", "::", "copyCost", "(", "const", "RegisterBank", "&", "Dst", ",", "const", "RegisterBank", "&", "Src", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "Dst", ".", "getID", "(", ")", "==", "AMDGPU", "::", ...

[ "Get", "the", "cost", "of", "a", "copy", "from", "B", "to", "A", ",", "or", "put", "differently", ",", "get", "the", "cost", "of", "A", "=", "COPY", "B", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::SGPRRegBankID", "1", "AMDGPU::SCCRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::SGPRRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::SCCRegBankID", "AMDGPU::VCCRegBankID", "AMDGPU::AGPRRegBankID", "AMDGPU::AGPRRegBankID", "4" ]

AMDGPURegisterBankInfo30

copyCost

AMDGPU

GPU

LLVM

16,141

190

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableMachineCombinerPass", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine1

addILPOpts

PowerPC

CPU

LLVM

16,142

27

1

[]

[ "<s>", "virtual", "const", "NVPTXSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine13

getSubtargetImpl

NVPTX

GPU

LLVM

16,143

14

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...

[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]

[ "ARM", "ARM" ]

ARMTargetTransformInfo1

areInlineCompatible

ARM

CPU

LLVM

16,144

106

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "Mips", "Mips" ]

MipsCallLowering32

lowerFormalArguments

Mips

CPU

LLVM

16,145

37

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo

isSchedulingBoundary

Hexagon

DSP

LLVM

16,146

64

1

[]

[ "<s>", "unsigned", "getSlotSize", "(", ")", "const", "{", "return", "SlotSize", ";", "}", "</s>" ]

[ "getSlotSize", "-", "Stack", "slot", "size", "in", "bytes", "." ]

[ "X86" ]

X86RegisterInfo (2)

getSlotSize

X86

CPU

LLVM

16,147

10

1

[]

[ "<s>", "static", "int", "available_regs", "(", ")", "{", "static", "int", "n", "=", "-", "1", ";", "int", "i", ";", "if", "(", "n", ">=", "0", ")", "return", "n", ";", "for", "(", "i", "=", "n", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER",...

[ "Return", "the", "number", "of", "registers", "available", "for", "-mregparm", ",", "-mreturn-regs", ",", "and", "-mcall-clobbered", "." ]

[ "pdp10", "1", "0", "0", "0" ]

pdp10

available_regs

pdp10

MPU

GCC

16,148

74

1

[]

[ "<s>", "static", "void", "tilepro_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "tilepro", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]

tilepro

tilepro_print_operand_address

tilepro

VLIW

GCC

16,149

184

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Sparc", "4", "0", "4", "0", "support::endian", "0x01000000" ]

SparcAsmBackend11

writeNopData

Sparc

CPU

LLVM

16,150

65

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "aarch64_replicate_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "size", "=", "GET_MODE_UNIT_PRECISION", "(", "mode", ")", ";", "while", "(", "size", "...

[ "VAL", "is", "a", "value", "with", "the", "inner", "mode", "of", "MODE", ".", "Replicate", "it", "to", "fill", "a", "64-bit", "(", "DImode", ")", "integer", "." ]

[ "aarch64", "64", "1", "2" ]

aarch64

aarch64_replicate_bitmask_imm

aarch64

CPU

GCC

16,151

54

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "ARM", "ARM", "ISD::MemIndexedMode", "ISD::SEXTLOAD", "ISD::SEXTLOAD", "ARM", "ISD::PRE_INC", "ISD::PRE_DEC" ]

ARMISelLowering (2)5

getPreIndexedAddressParts

ARM

CPU

LLVM

16,152

395

1

[]

[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "*", ","...

[ "CallInst", "simplification", "." ]

[ "R600", "SI", "8", "8", "0", "\".v4i32\"", "1", "\"i32\"", "1", "\"v1\"" ]

SITypeRewriter

visitCallInst

R600

GPU

LLVM

16,153

390

1

[]

[ "<s>", "static", "inline", "bool", "is_brk_interrupt_func", "(", "const_tree", "decl", ")", "{", "return", "has_func_attr", "(", "decl", ",", "\"brk_interrupt\"", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "brk_interrupt", "''", "attribute", "." ]

[ "rl78", "\"brk_interrupt\"" ]

rl78

is_brk_interrupt_func

rl78

MPU

GCC

16,154

18

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "MMIX" ]

MMIXAsmParser

getLoc

MMIX

CPU

LLVM

16,155

20

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...

[ "Debug", "information", "queries", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP" ]

ARMBaseRegisterInfo10

getFrameRegister

ARM

CPU

LLVM

16,156

57

1

[]

[ "<s>", "static", "SDValue", "getTruncateOrZeroExtend", "(", "SDValue", "V", ",", "SelectionDAG", "&", "DAG", ",", "MVT", "ToVT", ")", "{", "SDNodeTreeBuilder", "b", "(", "V", ",", "&", "DAG", ")", ";", "MVT", "VT", "=", "V", ".", "getSimpleValueType", "(...

[ "Return", "a", "SCEV", "corresponding", "to", "a", "conversion", "of", "the", "input", "value", "to", "the", "specified", "type", "." ]

[ "X86" ]

X86ParabixISelLowering

getTruncateOrZeroExtend

X86

CPU

LLVM

16,157

76

1

[]

[ "<s>", "static", "tree", "handle_nodirect_extern_access_attribute", "(", "tree", "*", "pnode", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", ...

[ "Handle", "a", "``", "nodirect_extern_access", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "i386", "\"%qE attribute have effect only on public objects\"", "\"%qE attribute ignored\"" ]

i386-options

handle_nodirect_extern_access_attribute

i386

CPU

GCC

16,158

109

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering (2)1

isShuffleMaskLegal

Hexagon

DSP

LLVM

16,159

20

1

[]

[ "<s>", "static", "int", "ix86_flags_dependant", "(", "rtx", "insn", ",", "rtx", "dep_insn", ",", "enum", "attr_type", "insn_type", ")", "{", "rtx", "set", ",", "set2", ";", "if", "(", "insn_type", "!=", "TYPE_SETCC", "&&", "insn_type", "!=", "TYPE_ICMOV", ...

[ "A", "subroutine", "of", "ix86_adjust_cost", "--", "return", "true", "iff", "INSN", "reads", "flags", "set", "by", "DEP_INSN", "and", "nothing", "set", "by", "DEP_INSN", "." ]

[ "i386", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

i3863

ix86_flags_dependant

i386

CPU

GCC

16,160

222

1

[]

[ "<s>", "bool", "PTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "Module", "::", "GlobalListType", "&", "global_list", "=", "M", ".", "getGlobalList", "(", ")", ";", "int", "i", ",", "n", "=", "global_list", ".", "size", "(", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PTX", "PTX", "0", "0" ]

PTXAsmPrinter

doFinalization

PTX

GPU

LLVM

16,161

155

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeList"...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "X86", "X86", "0", "0", "\"Unexpected divisor!\"", "0", "MVT::i16", "MVT::i32", "MVT::i64", "1", "0", "0", "MVT::i8", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "MVT::i64", "ISD::SUB" ]

X86ISelLowering (2)6

BuildSDIVPow2

X86

CPU

LLVM

16,162

396

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "ShuffleVectorSDNode", "::", "isSplatMask", "(", "M", ".", "data", "(", ")", ",", "VT", ")", ")", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering1

isShuffleMaskLegal

RISCV

CPU

LLVM

16,163

38

1

[]

[ "<s>", "TargetTransformInfo", "HexagonTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "HexagonTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine26

getTargetTransformInfo

Hexagon

DSP

LLVM

16,164

24

1

[]

[ "<s>", "bool", "invalid_e500_subreg", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_E500_DOUBLE", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "(", "mode", "==", "SImode", "||", "mode", "==", "DIm...

[ "Return", "TRUE", "if", "OP", "is", "an", "invalid", "SUBREG", "operation", "on", "the", "e500", "." ]

[ "powerpcspe" ]

powerpcspe

invalid_e500_subreg

powerpcspe

CPU

GCC

16,165

235

1

[]

[ "<s>", "bool", "FISCPassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "FISC", "FISC" ]

FISCTargetMachine

addPreISel

FISC

CPU

LLVM

16,166

11

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]

XCoreInstrInfo34

loadImmediate

XCore

MPU

LLVM

16,167

236

1

[]

[ "<s>", "void", "ix86_expand_vector_logical_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "NULL_RTX", ",", "op2", "=", "NULL_RTX", ";", "if", "(", "SUBREG_P", "(", "op...

[ "Expand", "vector", "logical", "operation", "CODE", "(", "AND", ",", "IOR", ",", "XOR", ")", "in", "MODE", "with", "the", "given", "OPERANDS", "." ]

[ "i386", "1", "1", "2", "2", "2", "1", "0", "0", "1", "2", "0", "1", "1", "1", "2", "2", "2", "0", "1", "2" ]

i3865

ix86_expand_vector_logical_operator

i386

CPU

GCC

16,168

470

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValueMM", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function.\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "\"Unimplemented function.\"", "0" ]

MipsCodeEmitter11

getBranchTargetOpValueMM

Mips

CPU

LLVM

16,169

24

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "RC", "==", "&", "X86", "::", "GR8_NOREXRe...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "X86", "X86", "X86::GR8_NOREXRegClass", "X86", "X86", "X86::FR32RegClassID", "X86::FR64RegClassID", "X86::VR128RegClassID", "X86::VR256RegClassID", "X86::VR128XRegClassID", "X86::VR256XRegClassID", "X86::FR32XRegClassID", "X86::FR64XRegClassID", "X86::GR8RegClassID", "X86::GR16RegClassID...

X86RegisterInfo (2)1

getLargestLegalSuperClass

X86

CPU

LLVM

16,170

295

1

[]

[ "<s>", "void", "dimode_scalar_chain", "::", "convert_op", "(", "rtx", "*", "op", ",", "rtx_insn", "*", "insn", ")", "{", "*", "op", "=", "copy_rtx_if_shared", "(", "*", "op", ")", ";", "if", "(", "GET_CODE", "(", "*", "op", ")", "==", "NOT", ")", "...

[ "Convert", "operand", "OP", "in", "INSN", ".", "We", "should", "handle", "memory", "operands", "and", "uninitialized", "registers", ".", "All", "other", "register", "uses", "are", "converted", "during", "registers", "conversion", "." ]

[ "i386", "0", "0", "\" Preloading operand for insn %d into r%d\\n\"", "0", "0", "2" ]

i3866

convert_op

i386

CPU

GCC

16,171

340

1

[]

[ "<s>", "int", "emit_cbcond_nop", "(", "rtx", "insn", ")", "{", "rtx", "next", "=", "next_active_insn", "(", "insn", ")", ";", "if", "(", "!", "next", ")", "return", "1", ";", "if", "(", "NONJUMP_INSN_P", "(", "next", ")", "&&", "GET_CODE", "(", "PATT...

[ "Return", "nonzero", "if", "we", "should", "emit", "a", "nop", "after", "a", "cbcond", "instruction", ".", "The", "cbcond", "instruction", "does", "not", "have", "a", "delay", "slot", ",", "however", "there", "is", "a", "severe", "performance", "penalty", ...

[ "sparc", "1", "0", "0", "0", "1", "0", "0", "1" ]

sparc4

emit_cbcond_nop

sparc

CPU

GCC

16,172

123

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Illegal opcode!\"", ")", ";", "case", "Mips", "::", "BEQ", ":", "return",...

[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]

[ "Mips", "Mips", "\"Illegal opcode!\"", "Mips::BEQ", "Mips::BNE", "Mips::BNE", "Mips::BEQ", "Mips::BGTZ", "Mips::BLEZ", "Mips::BGEZ", "Mips::BLTZ", "Mips::BLTZ", "Mips::BGEZ", "Mips::BLEZ", "Mips::BGTZ", "Mips::BEQ64", "Mips::BNE64", "Mips::BNE64", "Mips::BEQ64", "Mips::BGTZ64",...

MipsSEInstrInfo

getOppositeBranchOpc

Mips

CPU

LLVM

16,173

184

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]

MipsMCCodeEmitter13

getJumpTargetOpValue

Mips

CPU

LLVM

16,174

96

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "Cpu0" ]

Cpu0AsmParser

isMem

Cpu0

CPU

LLVM

16,175

13

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "MVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "ARM", "ARM", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegClass", "2", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegClass", "2", "MVT::v4i64", "ARM::DPRRegCl...

ARMISelLowering (2)2

findRepresentativeClass

ARM

CPU

LLVM

16,176

202

1

[]

[ "<s>", "unsigned", "OR1KMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "OR...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "OR1K", "OR1K", "OR1K::GPRRegClass" ]

OR1KMachineFunctionInfo

getGlobalBaseReg

OR1K

CPU

LLVM

16,177

32

1

[]

[ "<s>", "static", "rtx_insn", "*", "thumb1_emit_multi_reg_push", "(", "unsigned", "long", "mask", ",", "unsigned", "long", "real_regs", ")", "{", "unsigned", "long", "regno", ";", "rtx", "par", "[", "10", "]", ",", "tmp", ",", "reg", ";", "rtx_insn", "*", ...

[ "Like", "emit_multi_reg_push", ",", "but", "allowing", "for", "a", "different", "set", "of", "registers", "to", "be", "described", "as", "saved", ".", "MASK", "is", "the", "set", "of", "registers", "to", "be", "saved", ";", "REAL_REGS", "is", "the", "set",...

[ "arm", "10", "0", "1", "0", "1", "4", "0", "0", "4", "0", "0", "1", "4", "1", "1", "0", "0", "0", "1", "1" ]

arm

thumb1_emit_multi_reg_push

arm

CPU

GCC

16,178

352

1

[]

[ "<s>", "static", "rtx", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}", "</s>" ]

[ "Create", "a", "temporary", "variable", "to", "hold", "a", "partial", "result", ",", "to", "enable", "CSE", "." ]

[ "tilegx" ]

tilegx

create_temp_reg_if_possible

tilegx

VLIW

GCC

16,179

24

1

[]

[ "<s>", "void", "LanaiFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Lanai", "Lanai", "Lanai", "Lanai", "4", "4", "4", "4", "4", "4" ]

LanaiFrameLowering

determineCalleeSaves

Lanai

CPU

LLVM

16,180

129

1

[]

[ "<s>", "const", "M68kSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "M68k", "M68k" ]

M68kTargetMachine

getSubtargetImpl

M68k

MPU

LLVM

16,181

13

1

[]

[ "<s>", "static", "rtx", "function_arg_union_value", "(", "int", "size", ",", "machine_mode", "mode", ",", "int", "slotno", ",", "int", "regno", ")", "{", "int", "nwords", "=", "ROUND_ADVANCE", "(", "size", ")", ",", "i", ";", "rtx", "regs", ";", "if", ...

[ "Used", "by", "function_arg", "and", "sparc_function_value_1", "to", "implement", "the", "conventions", "of", "the", "64-bit", "ABI", "for", "passing", "and", "returning", "unions", ".", "Return", "an", "expression", "valid", "as", "a", "return", "value", "for",...

[ "sparc", "0", "1", "1", "0", "0" ]

sparc4

function_arg_union_value

sparc

CPU

GCC

16,182

118

1

[]

[ "<s>", "static", "void", "macho_branch_islands", "(", "void", ")", "{", "char", "tmp_buf", "[", "512", "]", ";", "while", "(", "!", "vec_safe_is_empty", "(", "branch_islands", ")", ")", "{", "branch_island", "*", "bi", "=", "&", "branch_islands", "->", "la...

[ "Generate", "far-jump", "branch", "islands", "for", "everything", "on", "the", "branch_island_list", ".", "Invoked", "immediately", "after", "the", "last", "instruction", "of", "the", "epilogue", "has", "been", "emitted", ";", "the", "branch-islands", "must", "be"...

[ "powerpcspe", "512", "512", "0", "0", "1", "0", "1", "\"\\n\"", "32", "\":\\n\\tmflr r0\\n\\tbl \"", "\"\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\":\\n\\tmflr r0\\n\\tbcl 20,31,\"", "\"_pic\\n\"", "\"_pic:\\n\\tmflr r11\\n\"", "\"\\taddis r11,r11,ha16(\"", "\" - \"", "\"_pic)\\n\""...

powerpcspe

macho_branch_islands

powerpcspe

CPU

GCC

16,183

392

1

[]

[ "<s>", "static", "tree", "h8300_handle_tiny_data_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "*", ...

[ "Handle", "an", "``", "tiny_data", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "h8300", "\".tiny\"", "\"%qE attribute ignored\"" ]

h8300

h8300_handle_tiny_data_attribute

h8300

MPU

GCC

16,184

72

1

[]

[ "<s>", "void", "build", "(", "function_builder", "&", "b", ",", "const", "function_group_info", "&", "group", ")", "const", "OVERRIDE", "{", "b", ".", "add_overloaded_functions", "(", "group", ",", "MODE_none", ")", ";", "build_all", "(", "b", ",", "\"v0,vu0...

[ "Build", "new", "chain", "starting", "from", "insn", "INSN_UID", "recursively", "adding", "all", "dependent", "uses", "and", "definitions", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "chain", "discovery", "was", "aborted", "." ]

[ "aarch64", "\"v0,vu0\"" ]

aarch64-sve-builtins-shapes

build

aarch64

CPU

GCC

16,185

36

1

[]

[ "<s>", "void", "AVRInstPrinter", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "const", "MCOperand", "&", "Op", "=", "MI", "->", "getOperand", "(", "OpNo", ")", ";", "if", "("...

[ "value", "(", "e.g", "." ]

[ "AVR", "AVR", "0", "\"Unknown pcrel immediate operand\"" ]

AVRInstPrinter5

printPCRelImm

AVR

MPU

LLVM

16,186

91

1

[]

[ "<s>", "SparcTargetMachine", "::", "SparcTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "bool", "is64...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine

Sparc

CPU

LLVM

16,187

90

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "int", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "MCPV", ...

[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMII::MO_NONLAZY", "0", "ARM", "ARM", "\"unrecognized constant pool value\"", "ARM" ]

ARMAsmPrinter35

emitMachineConstantPoolValue

ARM

CPU

LLVM

16,188

483

1

[]

[ "<s>", "const", "char", "*", "mips_msa_output_division", "(", "const", "char", "*", "division", ",", "rtx", "*", "operands", ")", "{", "const", "char", "*", "s", ";", "s", "=", "division", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{", "output_asm_insn...

[ "Return", "the", "assembly", "code", "for", "MSA", "DIV_", "{", "S", ",", "U", "}", ".DF", "or", "MOD_", "{", "S", ",", "U", "}", ".DF", "instructions", ",", "which", "has", "the", "operands", "given", "by", "OPERANDS", ".", "Add", "in", "a", "divi...

[ "mips", "\"%(bnz.%v0\\t%w2,1f\"", "\"break\\t7%)\\n1:\"" ]

mips

mips_msa_output_division

mips

CPU

GCC

16,189

52

1

[]

[ "<s>", "virtual", "bool", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "AArch64" ]

AArch64Subtarget32

enableMachineScheduler

AArch64

CPU

LLVM

16,190

11

1

[]

[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "="...

[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]

[ "bfin", "\"saveall\"", "8", "6", "2", "6", "\"nesting\"", "1", "2", "1" ]

bfin

n_regs_saved_by_prologue

bfin

DSP

GCC

16,191

250

1

[]

[ "<s>", "int", "frv_emit_cond_branch", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "test_rtx", ";", "rtx", "label_ref", ";", "rtx", "if_else", ";", "enum", "rtx_code", "test", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "cc_...

[ "Emit", "code", "for", "a", "conditional", "branch", ".", "The", "comparison", "operands", "were", "previously", "stored", "in", "frv_compare_op0", "and", "frv_compare_op1", ".", "XXX", ":", "I", "originally", "wanted", "to", "add", "a", "clobber", "of", "a", ...

[ "frv", "0", "1", "2", "3" ]

frv3

frv_emit_cond_branch

frv

VLIW

GCC

16,192

110

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "canSaveCmp", "(", "Loop", "*", "L", ",", "BranchInst", "*", "*", "BI", ",", "ScalarEvolution", "*", "SE", ",", "LoopInfo", "*", "LI", ",", "DominatorTree", "*", "DT", ",", "AssumptionCache", "*", "AC", ",", "TargetLibr...

[ "Return", "true", "if", "the", "target", "can", "save", "a", "compare", "for", "loop", "count", ",", "for", "example", "hardware", "loop", "saves", "a", "compare", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo14

canSaveCmp

PowerPC

CPU

LLVM

16,193

138

1

[]

[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "RISCV", "RISCV" ]

RISCVISelDAGToDAG

SelectInlineAsmMemoryOperand

RISCV

CPU

LLVM

16,194

67

1

[]

[ "<s>", "MCLOHType", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "AArch64" ]

AArch64MachineFunctionInfo

getKind

AArch64

CPU

LLVM

16,195

10

1

[]

[ "<s>", "static", "rtx", "m68hc11_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "HARD_D_REGNUM", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]

[ "m68hc11" ]

m68hc111

m68hc11_struct_value_rtx

m68hc11

MPU

GCC

16,196

22

1

[]

[ "<s>", "unsigned", "getMachineCSELookAheadLimit", "(", ")", "const", "override", "{", "return", "500", ";", "}", "</s>" ]

[ "Return", "the", "value", "to", "use", "for", "the", "MachineCSE", "'s", "LookAheadLimit", ",", "which", "is", "a", "heuristic", "used", "for", "CSE'ing", "phys", "reg", "defs", "." ]

[ "AMDGPU", "500" ]

SIInstrInfo (2)

getMachineCSELookAheadLimit

AMDGPU

GPU

LLVM

16,197

11

1

[]

[ "<s>", "unsigned", "TeeRISCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "assert", "(", "0", ")", ";", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "TeeRISC", ":...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "TeeRISC", "TeeRISC", "0", "TeeRISC::LD", "1", "2", "2", "0", "1", "0", "0" ]

TeeRISCInstrInfo

isLoadFromStackSlot

TeeRISC

CPU

LLVM

16,198

103

1

[]

[ "<s>", "static", "void", "pru_reorg", "(", "void", ")", "{", "rtx_insn", "*", "insns", "=", "get_insns", "(", ")", ";", "compute_bb_for_insn", "(", ")", ";", "df_analyze", "(", ")", ";", "shorten_branches", "(", "get_insns", "(", ")", ")", ";", "pru_reor...

[ "Implement", "TARGET_MACHINE_DEPENDENT_REORG", "." ]

[ "pru" ]

pru

pru_reorg

pru

CPU

GCC

16,199

41

1

[]