docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "g...	[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-max-work-group-size\"", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]	AMDGPUSubtarget10	getWavesPerEU	AMDGPU	GPU	LLVM	16,500	185	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "", "VectorTy", ",", "Value", "", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ...	[ "Return", "true", "if", "the", "target", "can", "combine", "store", "(", "extractelement", "VectorTy", ",", "Idx", ")", "." ]	[ "ARM", "ARM", "\"VectorTy is not a vector type\"", "64", "128", "0" ]	ARMISelLowering (2)5	canCombineStoreAndExtract	ARM	CPU	LLVM	16,501	103	1	[]
[ "<s>", "int", "ix86_data_alignment", "(", "tree", "type", ",", "int", "align", ",", "bool", "opt", ")", "{", "int", "max_align_compat", "=", "MIN", "(", "256", ",", "MAX_OFILE_ALIGNMENT", ")", ";", "int", "max_align", "=", "MIN", "(", "(", "unsigned", ")...	[ "Compute", "the", "alignment", "for", "a", "static", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "function",...	[ "i386", "256", "8", "128", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]	i3865	ix86_data_alignment	i386	CPU	GCC	16,502	466	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";",...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "ARM", "1", "16", "8", "0", "8", "13" ]	ARMTargetTransformInfo (2)1	getNumberOfRegisters	ARM	CPU	LLVM	16,503	63	1	[]
[ "<s>", "static", "void", "nios2_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_...	[ "TODO", ":", "It", "may", "be", "possible", "to", "eliminate", "the", "copyback", "and", "implement", "own", "va_arg", "type", "." ]	[ "nios2", "1", "0" ]	nios23	nios2_setup_incoming_varargs	nios2	MPU	GCC	16,504	152	1	[]
[ "<s>", "TargetPassConfig", "", "TeakTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TeakPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Teak", "Teak", "Teak" ]	TeakTargetMachine	createPassConfig	Teak	DSP	LLVM	16,505	22	1	[]
[ "<s>", "static", "void", "AnalyzeArguments", "(", "CCState", "&", "State", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "ArgLocs", ",", "const", "SmallVectorImpl", "<", "ArgT", ">", "&", "Args", ")", "{", "static", "const", "MCPhysReg", "RegList", "...	[ "The", "function", "will", "invoke", "AnalyzeCallOperands", "." ]	[ "CJG", "CJG::R24", "CJG::R25", "CJG::R26", "CJG::R27", "CJG::R28", "CJG::R29", "CJG::R30", "CJG::R31", "\"Cannot support var args\"", "4", "0", "0", "ISD::ArgFlagsTy", "4", "4", "0", "0", "CJG" ]	CJGISelLowering	AnalyzeArguments	CJG	CPU	LLVM	16,506	351	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "Hexagon", "Hexagon", "1", "1" ]	HexagonInstrInfo10	getOperandLatency	Hexagon	DSP	LLVM	16,507	224	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "HexagonArchEnum", ">", "CpuTable", "{", "{", "\"hexagonv4\...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "\"hexagonv62\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonSubtarget12	initializeSubtargetDependencies	Hexagon	DSP	LLVM	16,508	168	1	[]
[ "<s>", "static", "void", "or1k_output_mi_thunk", "(", "FILE", "", "file", ",", "tree", "thunk_fndecl", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "char", "", "fnname", "=", "IDENTIFIER_POINT...	[ "Worker", "for", "TARGET_ASM_OUTPUT_MI_THUNK", ".", "Output", "the", "assembler", "code", "for", "a", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", ...	[ "or1k", "1", "1", "4", "3", "16", "0", "1", "0", "1", "1", "1", "0", "0" ]	or1k	or1k_output_mi_thunk	or1k	CPU	GCC	16,509	402	1	[]
[ "<s>", "static", "bool", "spu_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V4SFmode", "...	[ "Similarly", "for", "vector", "modes", ".", "``", "Supported", "''", "here", "is", "less", "strict", ".", "At", "least", "some", "operations", "are", "supported", ";", "need", "to", "check", "optabs", "or", "builtins", "for", "further", "details", "." ]	[ "spu" ]	spu3	spu_vector_mode_supported_p	spu	MPU	GCC	16,510	41	1	[]
[ "<s>", "static", "bool", "mn10300_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "mode2", ")", "!=", "MODE_FLOAT", ")", "r...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "mn10300", "4", "4" ]	mn10300	mn10300_modes_tieable_p	mn10300	MPU	GCC	16,511	80	1	[]
[ "<s>", "bool", "SystemZTTIImpl", "::", "isLSRCostLess", "(", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "return", "std", "::", "tie", "(", "C1", ".", "Insns", ",", ...	[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetTransformInfo23	isLSRCostLess	SystemZ	CPU	LLVM	16,512	88	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "\"Non-floating-point FMA?\"", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]	[ "PowerPC", "PPC", "\"Non-floating-point FMA?\"" ]	PPCISelLowering (2)2	enableAggressiveFMAFusion	PowerPC	CPU	LLVM	16,513	25	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AArch64", "AArch64", "128", "128", "128" ]	AArch64ISelLowering10	shouldExpandAtomicRMWInIR	AArch64	CPU	LLVM	16,514	153	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmParser (2)1	ParseDirective	RISCV	CPU	LLVM	16,515	13	1	[]
[ "<s>", "bool", "ARM64RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "ARM64", "ARM64" ]	ARM64RegisterInfo	requiresRegisterScavenging	ARM64	CPU	LLVM	16,516	16	1	[]
[ "<s>", "static", "const", "char", "*", "m68k_get_reloc_decoration", "(", "enum", "m68k_reloc", "reloc", ")", "{", "gcc_assert", "(", "MOTOROLA", "\|\|", "reloc", "==", "RELOC_GOT", ")", ";", "switch", "(", "reloc", ")", "{", "case", "RELOC_GOT", ":", "if", "...	[ "Return", "string", "for", "TLS", "relocation", "RELOC", "." ]	[ "m68k", "1", "\"@GOT.w\"", "\"@GOT\"", "1", "\":w\"", "2", "\":l\"", "\"\"", "\"@TLSGD\"", "\"@TLSLDM\"", "\"@TLSLDO\"", "\"@TLSIE\"", "\"@TLSLE\"" ]	m68k4	m68k_get_reloc_decoration	m68k	MPU	GCC	16,517	119	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "MSP430::PUSH16r" ]	MSP430FrameLowering (2)	spillCalleeSavedRegisters	MSP430	MPU	LLVM	16,518	175	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "LittleEndian", ")", ":", "AArch64GenSubtarge...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"generic\"" ]	AArch64Subtarget41	AArch64Subtarget	AArch64	CPU	LLVM	16,519	108	1	[]
[ "<s>", "static", "bool", "s390_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "TARGET_TPF_PROFILING", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "decl", "&&", "TREE_PUBLIC", "...	[ "Return", "true", "if", "the", "given", "call", "expression", "can", "be", "turned", "into", "a", "sibling", "call", ".", "DECL", "holds", "the", "declaration", "of", "the", "function", "to", "be", "called", "whereas", "EXP", "is", "the", "call", "expressi...	[ "s390", "1", "1" ]	s3903	s390_function_ok_for_sibcall	s390	MPU	GCC	16,520	61	1	[]
[ "<s>", "const", "char", "", "output_call", "(", "rtx", "", "operands", ")", "{", "gcc_assert", "(", "!", "arm_arch5t", ")", ";", "if", "(", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "LR_REGNUM", ")", "{", "operands", "[", "0", "]", "=",...	[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]	[ "arm", "0", "0", "\"mov%?\\t%0, %\|lr\"", "\"mov%?\\t%\|lr, %\|pc\"", "\"bx%?\\t%0\"", "\"mov%?\\t%\|pc, %0\"", "\"\"" ]	arm	output_call	arm	CPU	GCC	16,521	81	1	[]
[ "<s>", "static", "void", "riscv_disqualify_components", "(", "sbitmap", ",", "edge", ",", "sbitmap", ",", "bool", ")", "{", "}", "</s>" ]	[ "Implement", "TARGET_SHRINK_WRAP_DISQUALIFY_COMPONENTS", "." ]	[ "riscv" ]	riscv1	riscv_disqualify_components	riscv	CPU	GCC	16,522	14	1	[]
[ "<s>", "void", "AArch64CondBrTuning", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64CondBrTuning	getAnalysisUsage	AArch64	CPU	LLVM	16,523	25	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalInterleavedAccessType", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", ...	[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]	[ "ARM", "ARM", "2", "8", "16", "32", "64", "128", "0" ]	ARMISelLowering (3)	isLegalInterleavedAccessType	ARM	CPU	LLVM	16,524	97	1	[]
[ "<s>", "void", "avr_final_prescan_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "avr_log", ".", "rtx_costs", ")", "{", "rtx", "set", "=", "single_set", ...	[ "Output", "insn", "cost", "for", "next", "insn", "." ]	[ "avr", "\"/* DEBUG: cost = %d. /\\n\"", "\"/ DEBUG: pattern-cost = %d. */\\n\"", "0", "\";; ADDR = %d\\n\"" ]	avr	avr_final_prescan_insn	avr	MPU	GCC	16,525	115	1	[]
[ "<s>", "bool", "Z80old", "::", "splitReg", "(", "unsigned", "ByteSize", ",", "unsigned", "Opc8", ",", "unsigned", "&", "RC", ",", "unsigned", "&", "LoOpc", ",", "unsigned", "&", "LoIdx", ",", "unsigned", "&", "HiOpc", ",", "unsigned", "&", "HiIdx", ",", ...	[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]	[ "Z80old", "Z80old::splitReg", "\"Unexpected Size!\"", "1", "Z80old::RR8RegClassID", "Z80old::NoSubRegister", "0", "2", "Z80old::R16RegClassID", "Z80old::sub_low", "Z80old::sub_high", "1" ]	Z80oldInstrInfo	splitReg	Z80old	MPU	LLVM	16,526	114	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", "AArch64", ...	[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]	[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]	AArch64InstrInfo (2)1	isGPRZero	AArch64	CPU	LLVM	16,527	165	1	[]
[ "<s>", "bool", "NVPTXLowerAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "\"\"", "\"\"", "0", "0" ]	NVPTXLowerAlloca4	runOnFunction	NVPTX	GPU	LLVM	16,528	346	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo21	getCalleeSavedRegs	AArch64	CPU	LLVM	16,529	246	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "4", "\"Parsed as: \"", "\"\\n\"", "\"Changed to: \"", "\"\\n\"", "\"deprecated instruction in IT block\"", "ARM::ITasm", "ARM", "ARM", "0", "\"invalid instruction\"", "ARM", "0", "\"Implement any new match types added!\"" ]	ARMAsmParser127	MatchAndEmitInstruction	ARM	CPU	LLVM	16,530	388	1	[]
[ "<s>", "bool", "arc_store_addr_hazard_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "if", "(", "TARGET_ARC700", "&&", "(", "arc_tune", "!=", "ARC_TUNE_ARC7XX", ")", ")", "return", "true", ";", "return", "arc_store_addr_hazard_...	[ "Return", "true", "if", "a", "load", "instruction", "(", "CONSUMER", ")", "uses", "the", "same", "address", "as", "a", "store", "instruction", "(", "PRODUCER", ")", ".", "This", "function", "is", "used", "to", "avoid", "st/ld", "address", "hazard", "in", ...	[ "arc" ]	arc	arc_store_addr_hazard_p	arc	MPU	GCC	16,531	34	1	[]
[ "<s>", "static", "bool", "legitimate_small_data_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "return", "legitimate_small_data_address_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", ...	[ "Return", "true", "if", "x", "is", "ok", "to", "be", "used", "as", "a", "small", "data", "address", "." ]	[ "arc", "0", "0", "0", "1", "1" ]	arc8	legitimate_small_data_address_p	arc	MPU	GCC	16,532	110	1	[]
[ "<s>", "bool", "scalar_chain", "::", "build", "(", "bitmap", "candidates", ",", "unsigned", "insn_uid", ",", "bitmap", "disallowed", ")", "{", "queue", "=", "BITMAP_ALLOC", "(", "NULL", ")", ";", "bitmap_set_bit", "(", "queue", ",", "insn_uid", ")", ";", "...	[ "Build", "new", "chain", "starting", "from", "insn", "INSN_UID", "recursively", "adding", "all", "dependent", "uses", "and", "definitions", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "chain", "discovery", "was", "aborted", "." ]	[ "i386", "\"Building chain #%d...\\n\"", "\"Aborted chain #%d discovery\\n\"", "\"Collected chain #%d...\\n\"", "\" insns: \"", "\"\"", "\" defs to convert: \"", "0", "\"%sr%d\"", "\", \"", "\"\\n\"" ]	i386-features1	build	i386	CPU	GCC	16,533	217	1	[]
[ "<s>", "static", "bool", "m32r_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "return", "true", ";", "return", "false", ";", "}", "</...	[ "Worker", "function", "for", "TARGET_MODE_DEPENDENT_ADDRESS_P", "." ]	[ "m32r" ]	m32r	m32r_mode_dependent_address_p	m32r	MPU	GCC	16,534	28	1	[]
[ "<s>", "static", "void", "ix86_pad_short_function", "(", "void", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "{", "rtx_insn", "*", "ret", ...	[ "Pad", "short", "function", "to", "4", "instructions", "." ]	[ "i386", "4", "2", "4" ]	i386	ix86_pad_short_function	i386	CPU	GCC	16,535	139	1	[]
[ "<s>", "void", "SparcAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Sparc", "Sparc", "SP::GETPCX", "Sparc" ]	SparcAsmPrinter10	EmitInstruction	Sparc	CPU	LLVM	16,536	110	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "Patmos", "Patmos", "0", "0", "0", "0", "1", "1", "\"AnalyzeBranch error.\"" ]	PatmosInstrInfo1	analyzeBranch	Patmos	VLIW	LLVM	16,537	301	1	[]
[ "<s>", "static", "void", "frame_related_constant_load", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "constant", ",", "bool", "related", ")", "{", "rtx", "insn", ";", "rtx", "cst", "=", "GEN_INT", "(", "constant", ")", ";", "if", "(", "constant", ">=", "-", ...	[ "Emit", "code", "to", "load", "a", "constant", "CONSTANT", "into", "register", "REG", ";", "setting", "RTX_FRAME_RELATED_P", "on", "all", "insns", "we", "generate", "if", "RELATED", "is", "true", ".", "Make", "sure", "that", "the", "insns", "we", "generate",...	[ "bfin", "32768", "65536", "1", "1" ]	bfin2	frame_related_constant_load	bfin	DSP	GCC	16,538	97	1	[]
[ "<s>", "static", "bool", "rs6000_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "T...	[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...	[ "rs6000", "\"function_arg_pass_by_reference: V4 long double\\n\"", "1", "0", "\"function_arg_pass_by_reference: V4 aggregate\\n\"", "1", "0", "\"function_arg_pass_by_reference: variable size\\n\"", "1", "\"function_arg_pass_by_reference: AltiVec\\n\"", "1", "16", "8", "\"function_arg_pass_...	rs60004	rs6000_pass_by_reference	rs6000	CPU	GCC	16,539	202	1	[]
[ "<s>", "tree", "resolve_overloaded_builtin", "(", "location_t", "location", ",", "unsigned", "int", "code", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ")", "{", "if", "(", "code", ">=", "vec_safe_length", "(", "registered_functions", ")", ")...	[ "If", "we", "'re", "implementing", "manual", "overloading", ",", "check", "whether", "the", "SVE", "function", "with", "subcode", "CODE", "is", "overloaded", ",", "and", "if", "so", "attempt", "to", "determine", "the", "corresponding", "non-overloaded", "functio...	[ "aarch64" ]	aarch64-sve-builtins	resolve_overloaded_builtin	aarch64	CPU	GCC	16,540	76	1	[]
[ "<s>", "const", "SystemZSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine10	getSubtargetImpl	SystemZ	CPU	LLVM	16,541	17	1	[]
[ "<s>", "static", "void", "rs6000_emit_dot_insn", "(", "rtx", "dst", ",", "rtx", "src", ",", "int", "dot", ",", "rtx", "ccreg", ")", "{", "if", "(", "dot", "==", "0", ")", "{", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "return", ";", "}", ...	[ "Emit", "a", "potentially", "record-form", "instruction", ",", "setting", "DST", "from", "SRC", ".", "If", "DOT", "is", "0", ",", "that", "is", "all", ";", "otherwise", ",", "set", "CCREG", "to", "the", "result", "of", "the", "signed", "comparison", "of"...	[ "rs6000", "0", "1", "2", "2" ]	rs60005	rs6000_emit_dot_insn	rs6000	CPU	GCC	16,542	151	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", ...	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\", debug\"", "\"\\n\"", "\".address_siz...	NVPTXAsmPrinter15	emitHeader	NVPTX	GPU	LLVM	16,543	220	1	[]
[ "<s>", "bool", "X86DiscriminateMemOps", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableDiscriminateMemops", ")", "return", "false", ";", "DISubprogram", "*", "FDI", "=", "MF", ".", "getFunction", "(", ")", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "0", "X86II::getMemoryOperandNo", "0", "0", "1", "\"Unable to create a unique discriminator \"", "\"for instruction with memory operand in: \"", "\" Line: \"", "\" Column: \"", "\". This is likely due to a large macro expansion. \\n\"", "\"New discriminator shouldn't be ...	X86DiscriminateMemOps (2)	runOnMachineFunction	X86	CPU	LLVM	16,544	464	1	[]
[ "<s>", "void", "aarch64_expand_call", "(", "rtx", "result", ",", "rtx", "mem", ",", "bool", "sibcall", ")", "{", "rtx", "call", ",", "callee", ",", "tmp", ";", "rtvec", "vec", ";", "machine_mode", "mode", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")...	[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "RESULT", "is", "the", "register", "in", "which", "the", "result", "is", "returned", ".", "It", "'s", "NULL", "for", "``", "call", "''", "and"...	[ "aarch64", "0", "0", "2" ]	aarch645	aarch64_expand_call	aarch64	CPU	GCC	16,545	171	1	[]
[ "<s>", "int", "ARMBaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "SDNode", "", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", ...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "ARM", "ARM", "1", "3", "1", "2", "1", "1", "3", "1", "2", "0", "0", "1", "ARM::LDRrs", "ARM::LDRBrs", "2", "ARM_AM::getAM2Offset", "0", "2", "ARM_AM::getAM2ShiftOpc", "ARM_AM::lsl", "ARM::t2LDRs", "ARM::t2LDRBs", "ARM::t2LDRHs", "ARM::t2LDRSHs", "2", "0", "2"...	ARMBaseInstrInfo54	getOperandLatency	ARM	CPU	LLVM	16,546	409	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "emitAlignment", "(", "std", "::", "max", "...	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsAsmPrinter	emitFunctionEntryLabel	Mips	CPU	LLVM	16,547	113	1	[]
[ "<s>", "bool", "isFPVectorizationPotentiallyUnsafe", "(", ")", "{", "return", "!", "ST", "->", "isTargetDarwin", "(", ")", ";", "}", "</s>" ]	[ "Indicate", "that", "it", "is", "potentially", "unsafe", "to", "automatically", "vectorize", "floating-point", "operations", "because", "the", "semantics", "of", "vector", "and", "scalar", "floating-point", "semantics", "may", "differ", "." ]	[ "ARM" ]	ARMTargetTransformInfo	isFPVectorizationPotentiallyUnsafe	ARM	CPU	LLVM	16,548	14	1	[]
[ "<s>", "unsigned", "rvexFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "if", "(", "rvexFixGlobalBaseReg", ")", "return", "GlobalBaseReg", "=", "rvex", "::", "R0", ";", "const", "TargetRegi...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "rvex", "rvex", "rvex", "rvex::R0", "rvex::CPURegsRegClass" ]	rvexMachineFunction	getGlobalBaseReg	rvex	VLIW	LLVM	16,549	57	1	[]
[ "<s>", "bool", "aarch64_sve_sqadd_sqsub_immediate_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "negate_p", ")", "{", "if", "(", "!", "aarch64_sve_arith_immediate_p", "(", "mode", ",", "x", ",", "negate_p", ")", ")", "return", "false", ";", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "SQADD", "and", "SQSUB", "instructions", "when", "applied", "to", "mode", "MODE", ".", "Negate", "X", "first", "if", "NEGATE_P", "is", "true", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_sve_sqadd_sqsub_immediate_p	aarch64	CPU	GCC	16,550	49	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]	MSP430InstrInfo14	spillCalleeSavedRegisters	MSP430	MPU	LLVM	16,551	171	1	[]
[ "<s>", "bool", "MBlazePassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "getMBlazeTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine2	addPreEmitPass	MBlaze	MPU	LLVM	16,552	23	1	[]
[ "<s>", "static", "void", "ix86_store_bounds", "(", "rtx", "ptr", ",", "rtx", "slot", ",", "rtx", "bounds", ",", "rtx", "slot_no", ")", "{", "rtx", "addr", ";", "addr", "=", "ix86_get_arg_address_for_bt", "(", "slot", ",", "slot_no", ",", "stack_pointer_rtx",...	[ "Expand", "pass", "uses", "this", "hook", "to", "store", "BOUNDS", "for", "call", "argument", "PTR", "passed", "in", "SLOT", "in", "case", "BOUNDS", "are", "not", "passed", "in", "a", "register", ".", "If", "SLOT", "is", "a", "memory", ",", "then", "BO...	[ "i386" ]	i3864	ix86_store_bounds	i386	CPU	GCC	16,553	109	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::t2STRi12", "0", "ARM" ]	Thumb2InstrInfo49	storeRegToStackSlot	ARM	CPU	LLVM	16,554	126	1	[]
[ "<s>", "SDValue", "LC2200TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "LC2200", "LC2200", "ISD::OutputArg", "16", "4", "1", "0", "\"Can only return in registers!\"", "MVT::i32", "MVT::f64", "\"not supported\"", "1", "0", "\"interrupt\"", "\"interrupts not supported\"", "LC2200ISD::RET", "MVT::Other" ]	LC2200ISelLowering	LowerReturn	LC2200	CPU	LLVM	16,555	332	1	[]
[ "<s>", "static", "unsigned", "int", "move_elim_pass", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "ninsn", ";", "rtx", "prev", "=", "NULL_RTX", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn",...	[ "Redundant", "move", "elimination", "pass", ".", "Must", "be", "run", "after", "the", "basic", "block", "reordering", "pass", "for", "the", "best", "effect", "." ]	[ "rl78", "\" Delete insn %d because it is redundant\\n\"", "0" ]	rl78	move_elim_pass	rl78	MPU	GCC	16,556	184	1	[]
[ "<s>", "void", "AArch64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "AArch64", "AArch64", "\"\\t\"", "\"tbx\"", "\"tbl\"", "0", "AArch64::vreg", "\", \"", "2", "1", "\"\"", "\", \"", "1", "AArch64::vreg", "\"\\t\"", "\"\"", "\", [\"", "0", "AArch64::XZR", "\", \"", "\"no offset on post-inc instruction?\"", "\", #\"", "AArch64" ]	AArch64InstPrinter1	printInst	AArch64	CPU	LLVM	16,557	331	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "MachineInstr", "", ...	[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]	[ "PowerPC", "PPC" ]	PPCInstrInfo128	genAlternativeCodeSequence	PowerPC	CPU	LLVM	16,558	90	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Mips" ]	MipsAsmBackend11	mayNeedRelaxation	Mips	CPU	LLVM	16,559	14	1	[]
[ "<s>", "static", "machine_mode", "aarch64_c_mode_for_suffix", "(", "char", "suffix", ")", "{", "if", "(", "suffix", "==", "'q'", ")", "return", "TFmode", ";", "return", "VOIDmode", ";", "}", "</s>" ]	[ "Target", "hook", "for", "c_mode_for_suffix", "." ]	[ "aarch64" ]	aarch64	aarch64_c_mode_for_suffix	aarch64	CPU	GCC	16,560	21	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ")", "<<", "markup", "(",...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "X86", "X86", "\"<reg:\"", "\">\"" ]	X86ATTInstPrinter (2)	printRegName	X86	CPU	LLVM	16,561	34	1	[]
[ "<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "isAmdHsaOrMesa", "(", "F", ")", "?", "0", ":", "36", ";", "}", "</s>" ]	[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]	[ "AMDGPU", "0", "36" ]	AMDGPUSubtarget1	getExplicitKernelArgOffset	AMDGPU	GPU	LLVM	16,562	21	1	[]
[ "<s>", "void", "SparcInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", "&&", "!", "printSparcAliasInstr", "(...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcInstPrinter14	printInst	Sparc	CPU	LLVM	16,563	51	1	[]
[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Cpu0", "Cpu0", "\"getJumpTargetOpValue expects only expressions\"", "0", "Cpu0::fixup_Cpu0_24", "0" ]	Cpu0MCCodeEmitter1	getJumpTargetOpValue	Cpu0	CPU	LLVM	16,564	96	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "mmix_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "return", "MAX", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "32", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]	[ "mmix", "32" ]	mmix	mmix_static_rtx_alignment	mmix	CPU	GCC	16,565	20	1	[]
[ "<s>", "const", "R600RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "AMDGPU", "R600" ]	AMDGPUSubtarget	getRegisterInfo	AMDGPU	GPU	LLVM	16,566	18	1	[]
[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "SPIRV" ]	SPIRVAsmBackend	relaxInstruction	SPIRV	Virtual ISA	LLVM	16,567	16	1	[]
[ "<s>", "static", "void", "arm_init_builtin", "(", "unsigned", "int", "fcode", ",", "arm_builtin_datum", "", "d", ",", "const", "char", "", "prefix", ")", "{", "bool", "print_type_signature_p", "=", "false", ";", "char", "type_signature", "[", "SIMD_MAX_BUILTIN...	[ "Set", "up", "a", "builtin", ".", "It", "will", "use", "information", "stored", "in", "the", "argument", "struct", "D", "to", "derive", "the", "builtin", "'s", "type", "signature", "and", "name", ".", "It", "will", "append", "the", "name", "in", "D", "...	[ "arm", "0", "60", "1", "0", "1", "0", "0", "0", "0", "1", "\"%s_%s_%s\"", "\"%s_%s\"" ]	arm-builtins4	arm_init_builtin	arm	CPU	GCC	16,568	402	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "MOSPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "std", "::", "make_unique", "<", ...	[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]	[ "MOS", "MOS", "MOS" ]	MOSTargetMachine	getCSEConfig	MOS	MPU	LLVM	16,569	46	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...	WebAssemblyISelLowering21	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	16,570	390	1	[]
[ "<s>", "static", "bool", "expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "unsigned", "int", "i", ";", "rtx", "x", ",", "save_vconcat", ...	[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]	[ "i386", "1", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	i386-expand	expand_vselect	i386	CPU	GCC	16,571	224	1	[]
[ "<s>", "void", "BPFDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "BPF", "BPF", "\"== \"", "ISD::SDIV", "\"Error at line \"", "\": \"", "\"Error: \"", "\"Unsupport signed division for DAG: \"", "\"Please convert to unsigned div/mod.\\n\"", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::bpf_load_byte", "Intrinsic::bpf_load_half", "Intrinsic::bpf_load_word", ...	BPFISelDAGToDAG12	Select	BPF	Virtual ISA	LLVM	16,572	393	1	[]
[ "<s>", "enum", "direction", "function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_ARCH64", "&&", "type", "!=", "0", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DE...	[ "Handle", "the", "FUNCTION_ARG_PADDING", "macro", ".", "For", "the", "64", "bit", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]	[ "sparc", "0" ]	sparc4	function_arg_padding	sparc	CPU	GCC	16,573	36	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"PPC hazards don't support scoreboard lookahead\"", ")", ";", ...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "PowerPC", "PPC", "0", "\"PPC hazards don't support scoreboard lookahead\"", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII:...	PPCHazardRecognizers30	getHazardType	PowerPC	CPU	LLVM	16,574	500	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]	SystemZFrameLowering1	determineCalleeSaves	SystemZ	CPU	LLVM	16,575	258	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "if", "(", "CommentStream", ")", "EmitAnyX86InstComments", "(", "MI", ","...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86" ]	X86ATTInstPrinter12	printInst	X86	CPU	LLVM	16,576	37	1	[]
[ "<s>", "int", "c4x_R_constraint", "(", "rtx", "op", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "TARGET_C3X", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", ...	[ "ARx", "+", "5-bit", "unsigned", "const", "", "ARx", ",", "", "+ARx", "(", "n", ")", "for", "n", "<", "32", "." ]	[ "c4x", "0", "0", "0", "1", "0", "1", "0", "0", "1", "0" ]	c4x1	c4x_R_constraint	c4x	DSP	GCC	16,577	147	1	[]
[ "<s>", "Register", "LC2200RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "LC2200Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "LC2200Subtarget", ">", "(", ")", ";", "const", ...	[ "Debug", "information", "queries", "." ]	[ "LC2200", "LC2200", "LC2200", "LC2200", "LC2200::fp", "LC2200::sp" ]	LC2200RegisterInfo	getFrameRegister	LC2200	CPU	LLVM	16,578	54	1	[]
[ "<s>", "int", "ARMBaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "ARM", "ARM", "1", "0", "1", "0", "1", "ARM::CPSR", "ARM::FMSTAT", "1", "20", "0", "0", "1", "0", "0", "0", "0" ]	ARMBaseInstrInfo101	getOperandLatency	ARM	CPU	LLVM	16,579	483	1	[]
[ "<s>", "BlackfinTargetLowering", "::", "ConstraintType", "BlackfinTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "!=", "1", ")", "return", "...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Blackfin", "1", "0" ]	BlackfinISelLowering	getConstraintType	Blackfin	DSP	LLVM	16,580	127	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86FixupBWInsts1	getAnalysisUsage	X86	CPU	LLVM	16,581	27	1	[]
[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "POINTER_BOUNDS_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "false", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{...	[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]	i3864	ix86_legitimate_constant_p	i386	CPU	GCC	16,582	304	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AZPR" ]	DelaySlotFiller	runOnMachineFunction	AZPR	CPU	LLVM	16,583	53	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(", "uint6...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "PowerPC", "4", "0", "4", "0", "0x60000000" ]	PPCAsmBackend12	writeNopData	PowerPC	CPU	LLVM	16,584	55	1	[]
[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "", "insn", ",", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "uint8_t", "", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(", "type", "...	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "X86", "1", "\"Unhandled register type\"", "0", "0", "0xf", "0", "4", "7", "4", "0xf", "0", "0xf", "0", "0xf", "0", "7", "0", "0xf", "7", "0", "7", "0", "2", "0x7", "7", "5", "0", "7", "3", "0" ]	X86Disassembler24	name	X86	CPU	LLVM	16,585	474	1	[]
[ "<s>", "static", "void", "h8300_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "if", "(", "TREE_CODE", "(", "node", ")", "==", "FUNCTION_DECL", ")", "{", "if", "(", "pragma_interrupt", ")", "{", "pragma_interrupt", "=", ...	[ "Generate", "an", "'interrupt_handler", "'", "attribute", "for", "decls", ".", "We", "convert", "all", "the", "pragmas", "to", "corresponding", "attributes", "." ]	[ "h8300", "0", "\"interrupt_handler\"", "0", "\"saveall\"" ]	h8300	h8300_insert_attributes	h8300	MPU	GCC	16,586	76	1	[]
[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Sparc", "Sparc", "Sparc::FeatureV9", "Sparc", "Sparc", "Sparc", "4" ]	SparcDisassembler (2)1	getInstruction	Sparc	CPU	LLVM	16,587	178	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_NOREXRegClass", "X86::GR32_NOREXRegClass", "3", "X86::GR64_NOREX_NOSPRegClass", "X86::GR32...	X86RegisterInfo87	getPointerRegClass	X86	CPU	LLVM	16,588	245	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Mips", "Mips", "128" ]	MipsISelLowering (2)1	getSingleConstraintMatchWeight	Mips	CPU	LLVM	16,589	214	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "14", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "AAP", "14" ]	AAPAsmBackend	getNumFixupKinds	AAP	MPU	LLVM	16,590	11	1	[]
[ "<s>", "int", "loongarch_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "HARD_REG_SET", "left", ";", "size", "=", "0x8000", ";", "left", "=", "reg_class_contents", "[", "rclass", "]", ";", "if...	[ "Implement", "CLASS_MAX_NREGS", ",", "taking", "the", "maximum", "of", "the", "cases", "in", "loongarch_hard_regno_nregs", "." ]	[ "loongarch", "0x8000", "4", "1" ]	loongarch	loongarch_class_max_nregs	loongarch	CPU	GCC	16,591	146	1	[]
[ "<s>", "SDValue", "ARM64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM64", "ARM64", "256", "ARM64", "ARM64", "0" ]	ARM64SelectionDAGInfo	EmitTargetCodeForMemset	ARM64	CPU	LLVM	16,592	277	1	[]
[ "<s>", "bool", "NVPTXFavorNonGenericAddrSpaces", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "DisableFavorNonGeneric", "\|\|", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX", "0", "1" ]	NVPTXFavorNonGenericAddrSpaces8	runOnFunction	NVPTX	GPU	LLVM	16,593	96	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "X86II"...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_DLLIMPORT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "\"Unknown rip-relative target\"", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_GOT", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_DARWIN_HIDDEN_NONLAZ...	X86Subtarget (2)1	ClassifyGlobalReference	X86	CPU	LLVM	16,594	283	1	[]
[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "if",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine18	addPreEmitPass	SystemZ	CPU	LLVM	16,595	74	1	[]
[ "<s>", "MachineInstr", "", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "=...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]	LanaiInstrInfo (2)	optimizeSelect	Lanai	CPU	LLVM	16,596	377	1	[]
[ "<s>", "static", "bool", "mips_cfg_in_reorg", "(", "void", ")", "{", "return", "(", "mips_r10k_cache_barrier", "!=", "R10K_CACHE_BARRIER_NONE", "\|\|", "TARGET_RELAX_PIC_CALLS", ")", ";", "}", "</s>" ]	[ "Return", "whether", "CFG", "is", "used", "in", "mips_reorg", "." ]	[ "mips" ]	mips	mips_cfg_in_reorg	mips	CPU	GCC	16,597	17	1	[]
[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getNam...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Optimize LiveIntervals ******\\n\"", "\"******** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "0", "0" ]	WebAssemblyOptimizeLiveIntervals14	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,598	261	1	[]
[ "<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cp...	[ "Validate", "a", "command-line", "-mcpu", "option", ".", "Parse", "the", "cpu", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", "if", "they", "are", "valid",...	[ "aarch64", "\"missing cpu name in %<-mcpu=%s%>\"", "\"unknown value %qs for -mcpu\"", "\"invalid feature modifier in %<-mcpu=%s%>\"" ]	aarch644	aarch64_validate_mcpu	aarch64	CPU	GCC	16,599	101	1	[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "AMDGPUSubtarget", "::", "getWavesPerEU", "(", "const", "Function", "&", "F", ")", "const", "{", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "Default", "(", "1", ",", "g...

[ "Overload", "which", "uses", "the", "specified", "values", "for", "the", "flat", "work", "group", "sizes", ",", "rather", "than", "querying", "the", "function", "itself", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"amdgpu-max-work-group-size\"", "\"amdgpu-flat-work-group-size\"", "AMDGPU::getIntegerPairAttribute", "\"amdgpu-waves-per-eu\"" ]

AMDGPUSubtarget10

getWavesPerEU

AMDGPU

GPU

LLVM

16,500

185

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "canCombineStoreAndExtract", "(", "Type", "*", "VectorTy", ",", "Value", "*", "Idx", ",", "unsigned", "&", "Cost", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", ")", "return", "false", ...

[ "Return", "true", "if", "the", "target", "can", "combine", "store", "(", "extractelement", "VectorTy", ",", "Idx", ")", "." ]

[ "ARM", "ARM", "\"VectorTy is not a vector type\"", "64", "128", "0" ]

ARMISelLowering (2)5

canCombineStoreAndExtract

ARM

CPU

LLVM

16,501

103

1

[]

[ "<s>", "int", "ix86_data_alignment", "(", "tree", "type", ",", "int", "align", ",", "bool", "opt", ")", "{", "int", "max_align_compat", "=", "MIN", "(", "256", ",", "MAX_OFILE_ALIGNMENT", ")", ";", "int", "max_align", "=", "MIN", "(", "(", "unsigned", ")...

[ "Compute", "the", "alignment", "for", "a", "static", "variable", ".", "TYPE", "is", "the", "data", "type", ",", "and", "ALIGN", "is", "the", "alignment", "that", "the", "object", "would", "ordinarily", "have", ".", "The", "value", "of", "this", "function",...

[ "i386", "256", "8", "128", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128", "64", "64", "128", "128" ]

i3865

ix86_data_alignment

i386

CPU

GCC

16,502

466

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";",...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "ARM", "1", "16", "8", "0", "8", "13" ]

ARMTargetTransformInfo (2)1

getNumberOfRegisters

ARM

CPU

LLVM

16,503

63

1

[]

[ "<s>", "static", "void", "nios2_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_...

[ "TODO", ":", "It", "may", "be", "possible", "to", "eliminate", "the", "copyback", "and", "implement", "own", "va_arg", "type", "." ]

[ "nios2", "1", "0" ]

nios23

nios2_setup_incoming_varargs

nios2

MPU

GCC

16,504

152

1

[]

[ "<s>", "TargetPassConfig", "*", "TeakTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "TeakPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Teak", "Teak", "Teak" ]

TeakTargetMachine

createPassConfig

Teak

DSP

LLVM

16,505

22

1

[]

[ "<s>", "static", "void", "AnalyzeArguments", "(", "CCState", "&", "State", ",", "SmallVectorImpl", "<", "CCValAssign", ">", "&", "ArgLocs", ",", "const", "SmallVectorImpl", "<", "ArgT", ">", "&", "Args", ")", "{", "static", "const", "MCPhysReg", "RegList", "...

[ "The", "function", "will", "invoke", "AnalyzeCallOperands", "." ]

[ "CJG", "CJG::R24", "CJG::R25", "CJG::R26", "CJG::R27", "CJG::R28", "CJG::R29", "CJG::R30", "CJG::R31", "\"Cannot support var args\"", "4", "0", "0", "ISD::ArgFlagsTy", "4", "4", "0", "0", "CJG" ]

CJGISelLowering

AnalyzeArguments

CJG

CPU

LLVM

16,506

351

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "Hexagon", "Hexagon", "1", "1" ]

HexagonInstrInfo10

getOperandLatency

Hexagon

DSP

LLVM

16,507

224

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "HexagonArchEnum", ">", "CpuTable", "{", "{", "\"hexagonv4\...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "\"hexagonv62\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonSubtarget12

initializeSubtargetDependencies

Hexagon

DSP

LLVM

16,508

168

1

[]

[ "<s>", "static", "void", "or1k_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", "thunk_fndecl", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "const", "char", "*", "fnname", "=", "IDENTIFIER_POINT...

[ "Worker", "for", "TARGET_ASM_OUTPUT_MI_THUNK", ".", "Output", "the", "assembler", "code", "for", "a", "thunk", "function", ".", "THUNK_DECL", "is", "the", "declaration", "for", "the", "thunk", "function", "itself", ",", "FUNCTION", "is", "the", "decl", "for", ...

[ "or1k", "1", "1", "4", "3", "16", "0", "1", "0", "1", "1", "1", "0", "0" ]

or1k

or1k_output_mi_thunk

or1k

CPU

GCC

16,509

402

1

[]

[ "<s>", "static", "bool", "spu_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_V16QImode", ":", "case", "E_V8HImode", ":", "case", "E_V4SImode", ":", "case", "E_V2DImode", ":", "case", "E_V4SFmode", "...

[ "Similarly", "for", "vector", "modes", ".", "``", "Supported", "''", "here", "is", "less", "strict", ".", "At", "least", "some", "operations", "are", "supported", ";", "need", "to", "check", "optabs", "or", "builtins", "for", "further", "details", "." ]

[ "spu" ]

spu3

spu_vector_mode_supported_p

spu

MPU

GCC

16,510

41

1

[]

[ "<s>", "static", "bool", "mn10300_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "&&", "GET_MODE_CLASS", "(", "mode2", ")", "!=", "MODE_FLOAT", ")", "r...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "mn10300", "4", "4" ]

mn10300

mn10300_modes_tieable_p

mn10300

MPU

GCC

16,511

80

1

[]

[ "<s>", "bool", "SystemZTTIImpl", "::", "isLSRCostLess", "(", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "return", "std", "::", "tie", "(", "C1", ".", "Insns", ",", ...

[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetTransformInfo23

isLSRCostLess

SystemZ

CPU

LLVM

16,512

88

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", "&&", "\"Non-floating-point FMA?\"", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]

[ "PowerPC", "PPC", "\"Non-floating-point FMA?\"" ]

PPCISelLowering (2)2

enableAggressiveFMAFusion

PowerPC

CPU

LLVM

16,513

25

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AArch64", "AArch64", "128", "128", "128" ]

AArch64ISelLowering10

shouldExpandAtomicRMWInIR

AArch64

CPU

LLVM

16,514

153

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmParser (2)1

ParseDirective

RISCV

CPU

LLVM

16,515

13

1

[]

[ "<s>", "bool", "ARM64RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "ARM64", "ARM64" ]

ARM64RegisterInfo

requiresRegisterScavenging

ARM64

CPU

LLVM

16,516

16

1

[]

[ "<s>", "static", "const", "char", "*", "m68k_get_reloc_decoration", "(", "enum", "m68k_reloc", "reloc", ")", "{", "gcc_assert", "(", "MOTOROLA", "||", "reloc", "==", "RELOC_GOT", ")", ";", "switch", "(", "reloc", ")", "{", "case", "RELOC_GOT", ":", "if", "...

[ "Return", "string", "for", "TLS", "relocation", "RELOC", "." ]

[ "m68k", "1", "\"@GOT.w\"", "\"@GOT\"", "1", "\":w\"", "2", "\":l\"", "\"\"", "\"@TLSGD\"", "\"@TLSLDM\"", "\"@TLSLDO\"", "\"@TLSIE\"", "\"@TLSLE\"" ]

m68k4

m68k_get_reloc_decoration

m68k

MPU

GCC

16,517

119

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "MSP430::PUSH16r" ]

MSP430FrameLowering (2)

spillCalleeSavedRegisters

MSP430

MPU

LLVM

16,518

175

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "LittleEndian", ")", ":", "AArch64GenSubtarge...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"generic\"" ]

AArch64Subtarget41

AArch64Subtarget

AArch64

CPU

LLVM

16,519

108

1

[]

[ "<s>", "static", "bool", "s390_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "if", "(", "TARGET_TPF_PROFILING", ")", "return", "false", ";", "if", "(", "!", "TARGET_64BIT", "&&", "flag_pic", "&&", "decl", "&&", "TREE_PUBLIC", "...

[ "Return", "true", "if", "the", "given", "call", "expression", "can", "be", "turned", "into", "a", "sibling", "call", ".", "DECL", "holds", "the", "declaration", "of", "the", "function", "to", "be", "called", "whereas", "EXP", "is", "the", "call", "expressi...

[ "s390", "1", "1" ]

s3903

s390_function_ok_for_sibcall

s390

MPU

GCC

16,520

61

1

[]

[ "<s>", "const", "char", "*", "output_call", "(", "rtx", "*", "operands", ")", "{", "gcc_assert", "(", "!", "arm_arch5t", ")", ";", "if", "(", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "LR_REGNUM", ")", "{", "operands", "[", "0", "]", "=",...

[ "INSN", "is", "either", "a", "function", "call", "or", "a", "millicode", "call", ".", "It", "may", "have", "an", "unconditional", "jump", "in", "its", "delay", "slot", ".", "CALL_DEST", "is", "the", "routine", "we", "are", "calling", "." ]

[ "arm", "0", "0", "\"mov%?\\t%0, %|lr\"", "\"mov%?\\t%|lr, %|pc\"", "\"bx%?\\t%0\"", "\"mov%?\\t%|pc, %0\"", "\"\"" ]

arm

output_call

arm

CPU

GCC

16,521

81

1

[]

[ "<s>", "static", "void", "riscv_disqualify_components", "(", "sbitmap", ",", "edge", ",", "sbitmap", ",", "bool", ")", "{", "}", "</s>" ]

[ "Implement", "TARGET_SHRINK_WRAP_DISQUALIFY_COMPONENTS", "." ]

[ "riscv" ]

riscv1

riscv_disqualify_components

riscv

CPU

GCC

16,522

14

1

[]

[ "<s>", "void", "AArch64CondBrTuning", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64CondBrTuning

getAnalysisUsage

AArch64

CPU

LLVM

16,523

25

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalInterleavedAccessType", "(", "VectorType", "*", "VecTy", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "unsigned", "VecSize", "=", "DL", ".", "getTypeSizeInBits", "(", "VecTy", ")", ";", "unsigned", ...

[ "Returns", "whether", "or", "not", "generating", "a", "interleaved", "load/store", "intrinsic", "for", "this", "type", "will", "be", "legal", "." ]

[ "ARM", "ARM", "2", "8", "16", "32", "64", "128", "0" ]

ARMISelLowering (3)

isLegalInterleavedAccessType

ARM

CPU

LLVM

16,524

97

1

[]

[ "<s>", "void", "avr_final_prescan_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operand", "ATTRIBUTE_UNUSED", ",", "int", "num_operands", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "avr_log", ".", "rtx_costs", ")", "{", "rtx", "set", "=", "single_set", ...

[ "Output", "insn", "cost", "for", "next", "insn", "." ]

[ "avr", "\"/* DEBUG: cost = %d. */\\n\"", "\"/* DEBUG: pattern-cost = %d. */\\n\"", "0", "\";; ADDR = %d\\n\"" ]

avr

avr_final_prescan_insn

avr

MPU

GCC

16,525

115

1

[]

[ "<s>", "bool", "Z80old", "::", "splitReg", "(", "unsigned", "ByteSize", ",", "unsigned", "Opc8", ",", "unsigned", "&", "RC", ",", "unsigned", "&", "LoOpc", ",", "unsigned", "&", "LoIdx", ",", "unsigned", "&", "HiOpc", ",", "unsigned", "&", "HiIdx", ",", ...

[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]

[ "Z80old", "Z80old::splitReg", "\"Unexpected Size!\"", "1", "Z80old::RR8RegClassID", "Z80old::NoSubRegister", "0", "2", "Z80old::R16RegClassID", "Z80old::sub_low", "Z80old::sub_high", "1" ]

Z80oldInstrInfo

splitReg

Z80old

MPU

LLVM

16,526

114

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "AArch64", "::", "MOVZWi", ":", "case", "AArch64", ...

[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]

[ "AArch64", "AArch64", "AArch64::MOVZWi", "AArch64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "AArch64::ANDWri", "1", "AArch64::WZR", "AArch64::ANDXri", "1", "AArch64::XZR", "1", "AArch64::WZR" ]

AArch64InstrInfo (2)1

isGPRZero

AArch64

CPU

LLVM

16,527

165

1

[]

[ "<s>", "bool", "NVPTXLowerAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "BB", ":", "F", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "\"\"", "\"\"", "0", "0" ]

NVPTXLowerAlloca4

runOnFunction

NVPTX

GPU

LLVM

16,528

346

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo21

getCalleeSavedRegs

AArch64

CPU

LLVM

16,529

246

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "4", "\"Parsed as: \"", "\"\\n\"", "\"Changed to: \"", "\"\\n\"", "\"deprecated instruction in IT block\"", "ARM::ITasm", "ARM", "ARM", "0", "\"invalid instruction\"", "ARM", "0", "\"Implement any new match types added!\"" ]

ARMAsmParser127

MatchAndEmitInstruction

ARM

CPU

LLVM

16,530

388

1

[]

[ "<s>", "bool", "arc_store_addr_hazard_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "if", "(", "TARGET_ARC700", "&&", "(", "arc_tune", "!=", "ARC_TUNE_ARC7XX", ")", ")", "return", "true", ";", "return", "arc_store_addr_hazard_...

[ "Return", "true", "if", "a", "load", "instruction", "(", "CONSUMER", ")", "uses", "the", "same", "address", "as", "a", "store", "instruction", "(", "PRODUCER", ")", ".", "This", "function", "is", "used", "to", "avoid", "st/ld", "address", "hazard", "in", ...

[ "arc" ]

arc

arc_store_addr_hazard_p

arc

MPU

GCC

16,531

34

1

[]

[ "<s>", "static", "bool", "legitimate_small_data_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "return", "legitimate_small_data_address_p", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", ...

[ "Return", "true", "if", "x", "is", "ok", "to", "be", "used", "as", "a", "small", "data", "address", "." ]

[ "arc", "0", "0", "0", "1", "1" ]

arc8

legitimate_small_data_address_p

arc

MPU

GCC

16,532

110

1

[]

[ "<s>", "bool", "scalar_chain", "::", "build", "(", "bitmap", "candidates", ",", "unsigned", "insn_uid", ",", "bitmap", "disallowed", ")", "{", "queue", "=", "BITMAP_ALLOC", "(", "NULL", ")", ";", "bitmap_set_bit", "(", "queue", ",", "insn_uid", ")", ";", "...

[ "Build", "new", "chain", "starting", "from", "insn", "INSN_UID", "recursively", "adding", "all", "dependent", "uses", "and", "definitions", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "chain", "discovery", "was", "aborted", "." ]

[ "i386", "\"Building chain #%d...\\n\"", "\"Aborted chain #%d discovery\\n\"", "\"Collected chain #%d...\\n\"", "\" insns: \"", "\"\"", "\" defs to convert: \"", "0", "\"%sr%d\"", "\", \"", "\"\\n\"" ]

i386-features1

build

i386

CPU

GCC

16,533

217

1

[]

[ "<s>", "static", "bool", "m32r_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LO_SUM", ")", "return", "true", ";", "return", "false", ";", "}", "</...

[ "Worker", "function", "for", "TARGET_MODE_DEPENDENT_ADDRESS_P", "." ]

[ "m32r" ]

m32r

m32r_mode_dependent_address_p

m32r

MPU

GCC

16,534

28

1

[]

[ "<s>", "static", "void", "ix86_pad_short_function", "(", "void", ")", "{", "edge", "e", ";", "edge_iterator", "ei", ";", "FOR_EACH_EDGE", "(", "e", ",", "ei", ",", "EXIT_BLOCK_PTR_FOR_FN", "(", "cfun", ")", "->", "preds", ")", "{", "rtx_insn", "*", "ret", ...

[ "Pad", "short", "function", "to", "4", "instructions", "." ]

[ "i386", "4", "2", "4" ]

i386

ix86_pad_short_function

i386

CPU

GCC

16,535

139

1

[]

[ "<s>", "void", "SparcAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "DBG_VALUE", ":", "return"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Sparc", "Sparc", "SP::GETPCX", "Sparc" ]

SparcAsmPrinter10

EmitInstruction

Sparc

CPU

LLVM

16,536

110

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "Patmos", "Patmos", "0", "0", "0", "0", "1", "1", "\"AnalyzeBranch error.\"" ]

PatmosInstrInfo1

analyzeBranch

Patmos

VLIW

LLVM

16,537

301

1

[]

[ "<s>", "static", "void", "frame_related_constant_load", "(", "rtx", "reg", ",", "HOST_WIDE_INT", "constant", ",", "bool", "related", ")", "{", "rtx", "insn", ";", "rtx", "cst", "=", "GEN_INT", "(", "constant", ")", ";", "if", "(", "constant", ">=", "-", ...

[ "Emit", "code", "to", "load", "a", "constant", "CONSTANT", "into", "register", "REG", ";", "setting", "RTX_FRAME_RELATED_P", "on", "all", "insns", "we", "generate", "if", "RELATED", "is", "true", ".", "Make", "sure", "that", "the", "insns", "we", "generate",...

[ "bfin", "32768", "65536", "1", "1" ]

bfin2

frame_related_constant_load

bfin

DSP

GCC

16,538

97

1

[]

[ "<s>", "static", "bool", "rs6000_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "T...

[ "A", "C", "expression", "that", "indicates", "when", "an", "argument", "must", "be", "passed", "by", "reference", ".", "If", "nonzero", "for", "an", "argument", ",", "a", "copy", "of", "that", "argument", "is", "made", "in", "memory", "and", "a", "pointe...

[ "rs6000", "\"function_arg_pass_by_reference: V4 long double\\n\"", "1", "0", "\"function_arg_pass_by_reference: V4 aggregate\\n\"", "1", "0", "\"function_arg_pass_by_reference: variable size\\n\"", "1", "\"function_arg_pass_by_reference: AltiVec\\n\"", "1", "16", "8", "\"function_arg_pass_...

rs60004

rs6000_pass_by_reference

rs6000

CPU

GCC

16,539

202

1

[]

[ "<s>", "tree", "resolve_overloaded_builtin", "(", "location_t", "location", ",", "unsigned", "int", "code", ",", "vec", "<", "tree", ",", "va_gc", ">", "*", "arglist", ")", "{", "if", "(", "code", ">=", "vec_safe_length", "(", "registered_functions", ")", ")...

[ "If", "we", "'re", "implementing", "manual", "overloading", ",", "check", "whether", "the", "SVE", "function", "with", "subcode", "CODE", "is", "overloaded", ",", "and", "if", "so", "attempt", "to", "determine", "the", "corresponding", "non-overloaded", "functio...

[ "aarch64" ]

aarch64-sve-builtins

resolve_overloaded_builtin

aarch64

CPU

GCC

16,540

76

1

[]

[ "<s>", "const", "SystemZSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine10

getSubtargetImpl

SystemZ

CPU

LLVM

16,541

17

1

[]

[ "<s>", "static", "void", "rs6000_emit_dot_insn", "(", "rtx", "dst", ",", "rtx", "src", ",", "int", "dot", ",", "rtx", "ccreg", ")", "{", "if", "(", "dot", "==", "0", ")", "{", "emit_move_insn", "(", "dst", ",", "src", ")", ";", "return", ";", "}", ...

[ "Emit", "a", "potentially", "record-form", "instruction", ",", "setting", "DST", "from", "SRC", ".", "If", "DOT", "is", "0", ",", "that", "is", "all", ";", "otherwise", ",", "set", "CCREG", "to", "the", "result", "of", "the", "signed", "comparison", "of"...

[ "rs6000", "0", "1", "2", "2" ]

rs60005

rs6000_emit_dot_insn

rs6000

CPU

GCC

16,542

151

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ",", "const", "NVPTXSubtarget", "&", "STI", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", ...

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX", "NVPTX", "NVPTX::NVCL", "\", texmode_independent\"", "\", debug\"", "\"\\n\"", "\".address_siz...

NVPTXAsmPrinter15

emitHeader

NVPTX

GPU

LLVM

16,543

220

1

[]

[ "<s>", "bool", "X86DiscriminateMemOps", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "EnableDiscriminateMemops", ")", "return", "false", ";", "DISubprogram", "*", "FDI", "=", "MF", ".", "getFunction", "(", ")", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "0", "X86II::getMemoryOperandNo", "0", "0", "1", "\"Unable to create a unique discriminator \"", "\"for instruction with memory operand in: \"", "\" Line: \"", "\" Column: \"", "\". This is likely due to a large macro expansion. \\n\"", "\"New discriminator shouldn't be ...

X86DiscriminateMemOps (2)

runOnMachineFunction

X86

CPU

LLVM

16,544

464

1

[]

[ "<s>", "void", "aarch64_expand_call", "(", "rtx", "result", ",", "rtx", "mem", ",", "bool", "sibcall", ")", "{", "rtx", "call", ",", "callee", ",", "tmp", ";", "rtvec", "vec", ";", "machine_mode", "mode", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")...

[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "RESULT", "is", "the", "register", "in", "which", "the", "result", "is", "returned", ".", "It", "'s", "NULL", "for", "``", "call", "''", "and"...

[ "aarch64", "0", "0", "2" ]

aarch645

aarch64_expand_call

aarch64

CPU

GCC

16,545

171

1

[]

[ "<s>", "int", "ARMBaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "SDNode", "*", "DefNode", ",", "unsigned", "DefIdx", ",", "SDNode", "*", "UseNode", ",", "unsigned", "UseIdx", ")", "const", "{", "if", "(", ...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "ARM", "ARM", "1", "3", "1", "2", "1", "1", "3", "1", "2", "0", "0", "1", "ARM::LDRrs", "ARM::LDRBrs", "2", "ARM_AM::getAM2Offset", "0", "2", "ARM_AM::getAM2ShiftOpc", "ARM_AM::lsl", "ARM::t2LDRs", "ARM::t2LDRBs", "ARM::t2LDRHs", "ARM::t2LDRSHs", "2", "0", "2"...

ARMBaseInstrInfo54

getOperandLatency

ARM

CPU

LLVM

16,546

409

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "if", "(", "Subtarget", "->", "isTargetNaCl", "(", ")", ")", "emitAlignment", "(", "std", "::", "max", "...

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsAsmPrinter

emitFunctionEntryLabel

Mips

CPU

LLVM

16,547

113

1

[]

[ "<s>", "bool", "isFPVectorizationPotentiallyUnsafe", "(", ")", "{", "return", "!", "ST", "->", "isTargetDarwin", "(", ")", ";", "}", "</s>" ]

[ "Indicate", "that", "it", "is", "potentially", "unsafe", "to", "automatically", "vectorize", "floating-point", "operations", "because", "the", "semantics", "of", "vector", "and", "scalar", "floating-point", "semantics", "may", "differ", "." ]

[ "ARM" ]

ARMTargetTransformInfo

isFPVectorizationPotentiallyUnsafe

ARM

CPU

LLVM

16,548

14

1

[]

[ "<s>", "unsigned", "rvexFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "if", "(", "rvexFixGlobalBaseReg", ")", "return", "GlobalBaseReg", "=", "rvex", "::", "R0", ";", "const", "TargetRegi...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "rvex", "rvex", "rvex", "rvex::R0", "rvex::CPURegsRegClass" ]

rvexMachineFunction

getGlobalBaseReg

rvex

VLIW

LLVM

16,549

57

1

[]

[ "<s>", "bool", "aarch64_sve_sqadd_sqsub_immediate_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "negate_p", ")", "{", "if", "(", "!", "aarch64_sve_arith_immediate_p", "(", "mode", ",", "x", ",", "negate_p", ")", ")", "return", "false", ";", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "the", "SVE", "SQADD", "and", "SQSUB", "instructions", "when", "applied", "to", "mode", "MODE", ".", "Negate", "X", "first", "if", "NEGATE_P", "is", "true", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_sve_sqadd_sqsub_immediate_p

aarch64

CPU

GCC

16,550

49

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]

MSP430InstrInfo14

spillCalleeSavedRegisters

MSP430

MPU

LLVM

16,551

171

1

[]

[ "<s>", "bool", "MBlazePassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", ".", "add", "(", "createMBlazeDelaySlotFillerPass", "(", "getMBlazeTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine2

addPreEmitPass

MBlaze

MPU

LLVM

16,552

23

1

[]

[ "<s>", "static", "void", "ix86_store_bounds", "(", "rtx", "ptr", ",", "rtx", "slot", ",", "rtx", "bounds", ",", "rtx", "slot_no", ")", "{", "rtx", "addr", ";", "addr", "=", "ix86_get_arg_address_for_bt", "(", "slot", ",", "slot_no", ",", "stack_pointer_rtx",...

[ "Expand", "pass", "uses", "this", "hook", "to", "store", "BOUNDS", "for", "call", "argument", "PTR", "passed", "in", "SLOT", "in", "case", "BOUNDS", "are", "not", "passed", "in", "a", "register", ".", "If", "SLOT", "is", "a", "memory", ",", "then", "BO...

[ "i386" ]

i3864

ix86_store_bounds

i386

CPU

GCC

16,553

109

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::t2STRi12", "0", "ARM" ]

Thumb2InstrInfo49

storeRegToStackSlot

ARM

CPU

LLVM

16,554

126

1

[]

[ "<s>", "SDValue", "LC2200TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "LC2200", "LC2200", "ISD::OutputArg", "16", "4", "1", "0", "\"Can only return in registers!\"", "MVT::i32", "MVT::f64", "\"not supported\"", "1", "0", "\"interrupt\"", "\"interrupts not supported\"", "LC2200ISD::RET", "MVT::Other" ]

LC2200ISelLowering

LowerReturn

LC2200

CPU

LLVM

16,555

332

1

[]

[ "<s>", "static", "unsigned", "int", "move_elim_pass", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "ninsn", ";", "rtx", "prev", "=", "NULL_RTX", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn",...

[ "Redundant", "move", "elimination", "pass", ".", "Must", "be", "run", "after", "the", "basic", "block", "reordering", "pass", "for", "the", "best", "effect", "." ]

[ "rl78", "\" Delete insn %d because it is redundant\\n\"", "0" ]

rl78

move_elim_pass

rl78

MPU

GCC

16,556

184

1

[]

[ "<s>", "void", "AArch64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "AArch64", "AArch64", "\"\\t\"", "\"tbx\"", "\"tbl\"", "0", "AArch64::vreg", "\", \"", "2", "1", "\"\"", "\", \"", "1", "AArch64::vreg", "\"\\t\"", "\"\"", "\", [\"", "0", "AArch64::XZR", "\", \"", "\"no offset on post-inc instruction?\"", "\", #\"", "AArch64" ]

AArch64InstPrinter1

printInst

AArch64

CPU

LLVM

16,557

331

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ...

[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]

[ "PowerPC", "PPC" ]

PPCInstrInfo128

genAlternativeCodeSequence

PowerPC

CPU

LLVM

16,558

90

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Mips" ]

MipsAsmBackend11

mayNeedRelaxation

Mips

CPU

LLVM

16,559

14

1

[]

[ "<s>", "static", "machine_mode", "aarch64_c_mode_for_suffix", "(", "char", "suffix", ")", "{", "if", "(", "suffix", "==", "'q'", ")", "return", "TFmode", ";", "return", "VOIDmode", ";", "}", "</s>" ]

[ "Target", "hook", "for", "c_mode_for_suffix", "." ]

[ "aarch64" ]

aarch64

aarch64_c_mode_for_suffix

aarch64

CPU

GCC

16,560

21

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "'%'", "<<", "getRegisterName", "(", "RegNo", ")", "<<", "markup", "(",...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "X86", "X86", "\"<reg:\"", "\">\"" ]

X86ATTInstPrinter (2)

printRegName

X86

CPU

LLVM

16,561

34

1

[]

[ "<s>", "unsigned", "getExplicitKernelArgOffset", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "isAmdHsaOrMesa", "(", "F", ")", "?", "0", ":", "36", ";", "}", "</s>" ]

[ "Returns", "the", "offset", "in", "bytes", "from", "the", "start", "of", "the", "input", "buffer", "of", "the", "first", "explicit", "kernel", "argument", "." ]

[ "AMDGPU", "0", "36" ]

AMDGPUSubtarget1

getExplicitKernelArgOffset

AMDGPU

GPU

LLVM

16,562

21

1

[]

[ "<s>", "void", "SparcInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O", ")", "&&", "!", "printSparcAliasInstr", "(...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcInstPrinter14

printInst

Sparc

CPU

LLVM

16,563

51

1

[]

[ "<s>", "unsigned", "Cpu0MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Cpu0", "Cpu0", "\"getJumpTargetOpValue expects only expressions\"", "0", "Cpu0::fixup_Cpu0_24", "0" ]

Cpu0MCCodeEmitter1

getJumpTargetOpValue

Cpu0

CPU

LLVM

16,564

96

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "mmix_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "return", "MAX", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "32", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", "." ]

[ "mmix", "32" ]

mmix

mmix_static_rtx_alignment

mmix

CPU

GCC

16,565

20

1

[]

[ "<s>", "const", "R600RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "AMDGPU", "R600" ]

AMDGPUSubtarget

getRegisterInfo

AMDGPU

GPU

LLVM

16,566

18

1

[]

[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "SPIRV" ]

SPIRVAsmBackend

relaxInstruction

SPIRV

Virtual ISA

LLVM

16,567

16

1

[]

[ "<s>", "static", "void", "arm_init_builtin", "(", "unsigned", "int", "fcode", ",", "arm_builtin_datum", "*", "d", ",", "const", "char", "*", "prefix", ")", "{", "bool", "print_type_signature_p", "=", "false", ";", "char", "type_signature", "[", "SIMD_MAX_BUILTIN...

[ "Set", "up", "a", "builtin", ".", "It", "will", "use", "information", "stored", "in", "the", "argument", "struct", "D", "to", "derive", "the", "builtin", "'s", "type", "signature", "and", "name", ".", "It", "will", "append", "the", "name", "in", "D", "...

[ "arm", "0", "60", "1", "0", "1", "0", "0", "0", "0", "1", "\"%s_%s_%s\"", "\"%s_%s\"" ]

arm-builtins4

arm_init_builtin

arm

CPU

GCC

16,568

402

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "CSEConfigBase", ">", "MOSPassConfig", "::", "getCSEConfig", "(", ")", "const", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "return", "std", "::", "make_unique", "<", ...

[ "Returns", "the", "CSEConfig", "object", "to", "use", "for", "the", "current", "optimization", "level", "." ]

[ "MOS", "MOS", "MOS" ]

MOSTargetMachine

getCSEConfig

MOS

MPU

LLVM

16,569

46

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...

WebAssemblyISelLowering21

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

16,570

390

1

[]

[ "<s>", "static", "bool", "expand_vselect", "(", "rtx", "target", ",", "rtx", "op0", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "unsigned", "int", "i", ";", "rtx", "x", ",", "save_vconcat", ...

[ "Construct", "(", "set", "target", "(", "vec_select", "op0", "(", "parallel", "perm", ")", ")", ")", "and", "return", "true", "if", "that", "'s", "a", "valid", "instruction", "in", "the", "active", "ISA", "." ]

[ "i386", "1", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

i386-expand

expand_vselect

i386

CPU

GCC

16,571

224

1

[]

[ "<s>", "void", "BPFDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "DEBUG", "(", "dbgs", "(", ")...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "BPF", "BPF", "\"== \"", "ISD::SDIV", "\"Error at line \"", "\": \"", "\"Error: \"", "\"Unsupport signed division for DAG: \"", "\"Please convert to unsigned div/mod.\\n\"", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::bpf_load_byte", "Intrinsic::bpf_load_half", "Intrinsic::bpf_load_word", ...

BPFISelDAGToDAG12

Select

BPF

Virtual ISA

LLVM

16,572

393

1

[]

[ "<s>", "enum", "direction", "function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_ARCH64", "&&", "type", "!=", "0", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DE...

[ "Handle", "the", "FUNCTION_ARG_PADDING", "macro", ".", "For", "the", "64", "bit", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]

[ "sparc", "0" ]

sparc4

function_arg_padding

sparc

CPU

GCC

16,573

36

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"PPC hazards don't support scoreboard lookahead\"", ")", ";", ...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "PowerPC", "PPC", "0", "\"PPC hazards don't support scoreboard lookahead\"", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII:...

PPCHazardRecognizers30

getHazardType

PowerPC

CPU

LLVM

16,574

500

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Sav...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZ::R6D", "SystemZ::R7D", "SystemZ::R11D", "SystemZ::R14D", "0", "SystemZ::GR64BitRegClass", "SystemZ::R15D" ]

SystemZFrameLowering1

determineCalleeSaves

SystemZ

CPU

LLVM

16,575

258

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "if", "(", "CommentStream", ")", "EmitAnyX86InstComments", "(", "MI", ","...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86" ]

X86ATTInstPrinter12

printInst

X86

CPU

LLVM

16,576

37

1

[]

[ "<s>", "int", "c4x_R_constraint", "(", "rtx", "op", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "TARGET_C3X", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", ...

[ "ARx", "+", "5-bit", "unsigned", "const", "*", "ARx", ",", "*", "+ARx", "(", "n", ")", "for", "n", "<", "32", "." ]

[ "c4x", "0", "0", "0", "1", "0", "1", "0", "0", "1", "0" ]

c4x1

c4x_R_constraint

c4x

DSP

GCC

16,577

147

1

[]

[ "<s>", "Register", "LC2200RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "LC2200Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "LC2200Subtarget", ">", "(", ")", ";", "const", ...

[ "Debug", "information", "queries", "." ]

[ "LC2200", "LC2200", "LC2200", "LC2200", "LC2200::fp", "LC2200::sp" ]

LC2200RegisterInfo

getFrameRegister

LC2200

CPU

LLVM

16,578

54

1

[]

[ "<s>", "int", "ARMBaseInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "*", "UseMI", ",", "unsigned", "UseIdx", ")", "...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "ARM", "ARM", "1", "0", "1", "0", "1", "ARM::CPSR", "ARM::FMSTAT", "1", "20", "0", "0", "1", "0", "0", "0", "0" ]

ARMBaseInstrInfo101

getOperandLatency

ARM

CPU

LLVM

16,579

483

1

[]

[ "<s>", "BlackfinTargetLowering", "::", "ConstraintType", "BlackfinTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "!=", "1", ")", "return", "...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Blackfin", "1", "0" ]

BlackfinISelLowering

getConstraintType

Blackfin

DSP

LLVM

16,580

127

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86FixupBWInsts1

getAnalysisUsage

X86

CPU

LLVM

16,581

27

1

[]

[ "<s>", "static", "bool", "ix86_legitimate_constant_p", "(", "machine_mode", ",", "rtx", "x", ")", "{", "if", "(", "POINTER_BOUNDS_MODE_P", "(", "GET_MODE", "(", "x", ")", ")", ")", "return", "false", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{...

[ "Determine", "if", "a", "given", "RTX", "is", "a", "valid", "constant", ".", "We", "already", "know", "this", "satisfies", "CONSTANT_P", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "0", "0" ]

i3864

ix86_legitimate_constant_p

i386

CPU

GCC

16,582

304

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AZPR" ]

DelaySlotFiller

runOnMachineFunction

AZPR

CPU

LLVM

16,583

53

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(", "uint6...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "PowerPC", "4", "0", "4", "0", "0x60000000" ]

PPCAsmBackend12

writeNopData

PowerPC

CPU

LLVM

16,584

55

1

[]

[ "<s>", "static", "uint16_t", "name", "(", "struct", "InternalInstruction", "*", "insn", ",", "OperandType", "type", ",", "\\", "uint8_t", "index", ",", "uint8_t", "*", "valid", ")", "{", "\\", "*", "valid", "=", "1", ";", "\\", "switch", "(", "type", "...

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "X86", "1", "\"Unhandled register type\"", "0", "0", "0xf", "0", "4", "7", "4", "0xf", "0", "0xf", "0", "0xf", "0", "7", "0", "0xf", "7", "0", "7", "0", "2", "0x7", "7", "5", "0", "7", "3", "0" ]

X86Disassembler24

name

X86

CPU

LLVM

16,585

474

1

[]

[ "<s>", "static", "void", "h8300_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "if", "(", "TREE_CODE", "(", "node", ")", "==", "FUNCTION_DECL", ")", "{", "if", "(", "pragma_interrupt", ")", "{", "pragma_interrupt", "=", ...

[ "Generate", "an", "'interrupt_handler", "'", "attribute", "for", "decls", ".", "We", "convert", "all", "the", "pragmas", "to", "corresponding", "attributes", "." ]

[ "h8300", "0", "\"interrupt_handler\"", "0", "\"saveall\"" ]

h8300

h8300_insert_attributes

h8300

MPU

GCC

16,586

76

1

[]

[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Sparc", "Sparc", "Sparc::FeatureV9", "Sparc", "Sparc", "Sparc", "4" ]

SparcDisassembler (2)1

getInstruction

Sparc

CPU

LLVM

16,587

178

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_NOREXRegClass", "X86::GR32_NOREXRegClass", "3", "X86::GR64_NOREX_NOSPRegClass", "X86::GR32...

X86RegisterInfo87

getPointerRegClass

X86

CPU

LLVM

16,588

245

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Mips", "Mips", "128" ]

MipsISelLowering (2)1

getSingleConstraintMatchWeight

Mips

CPU

LLVM

16,589

214

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "14", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "AAP", "14" ]

AAPAsmBackend

getNumFixupKinds

AAP

MPU

LLVM

16,590

11

1

[]

[ "<s>", "int", "loongarch_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "HARD_REG_SET", "left", ";", "size", "=", "0x8000", ";", "left", "=", "reg_class_contents", "[", "rclass", "]", ";", "if...

[ "Implement", "CLASS_MAX_NREGS", ",", "taking", "the", "maximum", "of", "the", "cases", "in", "loongarch_hard_regno_nregs", "." ]

[ "loongarch", "0x8000", "4", "1" ]

loongarch

loongarch_class_max_nregs

loongarch

CPU

GCC

16,591

146

1

[]

[ "<s>", "SDValue", "ARM64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM64", "ARM64", "256", "ARM64", "ARM64", "0" ]

ARM64SelectionDAGInfo

EmitTargetCodeForMemset

ARM64

CPU

LLVM

16,592

277

1

[]

[ "<s>", "bool", "NVPTXFavorNonGenericAddrSpaces", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "DisableFavorNonGeneric", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX", "0", "1" ]

NVPTXFavorNonGenericAddrSpaces8

runOnFunction

NVPTX

GPU

LLVM

16,593

96

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "X86II"...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_DLLIMPORT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "\"Unknown rip-relative target\"", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_GOT", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_DARWIN_HIDDEN_NONLAZ...

X86Subtarget (2)1

ClassifyGlobalReference

X86

CPU

LLVM

16,594

283

1

[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ")", ";", "if",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine18

addPreEmitPass

SystemZ

CPU

LLVM

16,595

74

1

[]

[ "<s>", "MachineInstr", "*", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "=...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]

LanaiInstrInfo (2)

optimizeSelect

Lanai

CPU

LLVM

16,596

377

1

[]

[ "<s>", "static", "bool", "mips_cfg_in_reorg", "(", "void", ")", "{", "return", "(", "mips_r10k_cache_barrier", "!=", "R10K_CACHE_BARRIER_NONE", "||", "TARGET_RELAX_PIC_CALLS", ")", ";", "}", "</s>" ]

[ "Return", "whether", "CFG", "is", "used", "in", "mips_reorg", "." ]

[ "mips" ]

mips

mips_cfg_in_reorg

mips

CPU

GCC

16,597

17

1

[]

[ "<s>", "bool", "WebAssemblyOptimizeLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getNam...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Optimize LiveIntervals **********\\n\"", "\"********** Function: \"", "\"OptimizeLiveIntervals expects liveness\"", "4", "0", "0", "0" ]

WebAssemblyOptimizeLiveIntervals14

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,598

261

1

[]

[ "<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cp...

[ "Validate", "a", "command-line", "-mcpu", "option", ".", "Parse", "the", "cpu", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", "if", "they", "are", "valid",...

[ "aarch64", "\"missing cpu name in %<-mcpu=%s%>\"", "\"unknown value %qs for -mcpu\"", "\"invalid feature modifier in %<-mcpu=%s%>\"" ]

aarch644

aarch64_validate_mcpu

aarch64

CPU

GCC

16,599

101

1

[]