ground_truth listlengths 8 512 | natrual_language listlengths 1 243 | TS_V_token listlengths 1 182 | File stringlengths 2 45 | Func stringlengths 1 56 | Target stringclasses 175
values | Target_Clf stringclasses 6
values | Compiler_Type stringclasses 2
values | Idx int64 0 36.2k | Length int64 6 510 | Cover_Rate float64 1 1 | Template_token listlengths 0 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|
[
"<s>",
"bool",
"X86AsmPrinter",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"SetupMachineFunction",
"(",
"MF",
")",
";",
"if",
"(",
"Subtarget",
"->",
"isTargetCOFF",
"(",
")",
")",
"{",
"const",
"Function",
"*",
"F",
"=",
"M... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"X86",
"X86",
"\"\\t.def\\t \"",
"\";\\t.scl\\t\"",
"\";\\t.type\\t\"",
"\";\\t.endef\""
] | X86AsmPrinter4 | runOnMachineFunction | X86 | CPU | LLVM | 16,700 | 98 | 1 | [] |
[
"<s>",
"bool",
"nios2_validate_fpu_compare",
"(",
"machine_mode",
"mode",
",",
"rtx",
"*",
"cmp",
",",
"rtx",
"*",
"op1",
",",
"rtx",
"*",
"op2",
",",
"bool",
"modify_p",
")",
"{",
"bool",
"rev_p",
"=",
"false",
";",
"enum",
"rtx_code",
"code",
"=",
"G... | [
"Checks",
"if",
"the",
"FPU",
"comparison",
"in",
"*",
"CMP",
",",
"*",
"OP1",
",",
"and",
"*",
"OP2",
"can",
"be",
"supported",
"in",
"the",
"current",
"configuration",
".",
"Perform",
"modifications",
"if",
"MODIFY_P",
"is",
"true",
".",
"Returns",
"tr... | [
"nios2"
] | nios2 | nios2_validate_fpu_compare | nios2 | MPU | GCC | 16,701 | 144 | 1 | [] |
[
"<s>",
"static",
"void",
"i386_pe_mark_dllexport",
"(",
"tree",
"decl",
")",
"{",
"const",
"char",
"*",
"oldname",
";",
"char",
"*",
"newname",
";",
"rtx",
"rtlname",
";",
"rtx",
"symref",
";",
"tree",
"idp",
";",
"rtlname",
"=",
"XEXP",
"(",
"DECL_RTL",... | [
"Mark",
"a",
"DECL",
"as",
"being",
"dllexport",
"'d",
".",
"Note",
"that",
"we",
"override",
"the",
"previous",
"setting",
"(",
"e.g",
".",
":",
"dllimport",
")",
"."
] | [
"i386",
"0",
"0",
"0",
"0",
"\"inconsistent dll linkage for %q+D, dllexport assumed\"",
"1",
"\"%s%s\"",
"0"
] | winnt3 | i386_pe_mark_dllexport | i386 | CPU | GCC | 16,702 | 177 | 1 | [] |
[
"<s>",
"bool",
"WebAssemblyCFGSort",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"DEBUG",
"(",
"dbgs",
"(",
")",
"<<",
"\"********** CFG Sorting **********\\n\"",
"\"********** Function: \"",
"<<",
"MF",
".",
"getName",
"(",
")",
"<<",... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"WebAssembly",
"WebAssembly",
"\"********** CFG Sorting **********\\n\"",
"\"********** Function: \""
] | WebAssemblyCFGSort14 | runOnMachineFunction | WebAssembly | Virtual ISA | LLVM | 16,703 | 74 | 1 | [] |
[
"<s>",
"bool",
"GCNPassConfig",
"::",
"addIRTranslator",
"(",
")",
"{",
"addPass",
"(",
"new",
"IRTranslator",
"(",
"getOptLevel",
"(",
")",
")",
")",
";",
"return",
"false",
";",
"}",
"</s>"
] | [
"This",
"method",
"should",
"install",
"an",
"IR",
"translator",
"pass",
",",
"which",
"converts",
"from",
"LLVM",
"code",
"to",
"machine",
"instructions",
"with",
"possibly",
"generic",
"opcodes",
"."
] | [
"AMDGPU"
] | AMDGPUTargetMachine (2)1 | addIRTranslator | AMDGPU | GPU | LLVM | 16,704 | 22 | 1 | [] |
[
"<s>",
"StringRef",
"getPassName",
"(",
")",
"const",
"override",
"{",
"return",
"AVR_RELAX_MEM_OPS_NAME",
";",
"}",
"</s>"
] | [
"getPassName",
"-",
"Return",
"a",
"nice",
"clean",
"name",
"for",
"a",
"pass",
"."
] | [
"AVR",
"AVR"
] | AVRRelaxMemOperations | getPassName | AVR | MPU | LLVM | 16,705 | 11 | 1 | [] |
[
"<s>",
"bool",
"PPCInstrInfo",
"::",
"canInsertSelect",
"(",
"const",
"MachineBasicBlock",
"&",
"MBB",
",",
"const",
"SmallVectorImpl",
"<",
"MachineOperand",
">",
"&",
"Cond",
",",
"unsigned",
"TrueReg",
",",
"unsigned",
"FalseReg",
",",
"int",
"&",
"CondCycles... | [
"Return",
"true",
"if",
"it",
"is",
"possible",
"to",
"insert",
"a",
"select",
"instruction",
"that",
"chooses",
"between",
"TrueReg",
"and",
"FalseReg",
"based",
"on",
"the",
"condition",
"code",
"in",
"Cond",
"."
] | [
"PowerPC",
"PPC",
"2",
"1",
"PPC::CTR",
"1",
"PPC::CTR8",
"PPC::GPRCRegClass",
"PPC::G8RCRegClass",
"1",
"1",
"1"
] | PPCInstrInfo132 | canInsertSelect | PowerPC | CPU | LLVM | 16,706 | 186 | 1 | [] |
[
"<s>",
"void",
"PPCRegisterInfo",
"::",
"resolveFrameIndex",
"(",
"MachineInstr",
"&",
"MI",
",",
"Register",
"BaseReg",
",",
"int64_t",
"Offset",
")",
"const",
"{",
"unsigned",
"FIOperandNum",
"=",
"0",
";",
"while",
"(",
"!",
"MI",
".",
"getOperand",
"(",
... | [
"Resolve",
"a",
"frame",
"index",
"operand",
"of",
"an",
"instruction",
"to",
"reference",
"the",
"indicated",
"base",
"register",
"plus",
"offset",
"instead",
"."
] | [
"PowerPC",
"PPC",
"0",
"\"Instr doesn't have FrameIndex operand!\"",
"PPC",
"PPC"
] | PPCRegisterInfo (2)3 | resolveFrameIndex | PowerPC | CPU | LLVM | 16,707 | 193 | 1 | [] |
[
"<s>",
"unsigned",
"getIssueWidth",
"(",
")",
"const",
"{",
"return",
"IssueWidth",
";",
"}",
"</s>"
] | [
"Maximum",
"number",
"of",
"micro-ops",
"that",
"may",
"be",
"scheduled",
"per",
"cycle",
"."
] | [
"Patmos"
] | PatmosSchedStrategy | getIssueWidth | Patmos | VLIW | LLVM | 16,708 | 10 | 1 | [] |
[
"<s>",
"bool",
"PPCDarwinAsmPrinter",
"::",
"doFinalization",
"(",
"Module",
"&",
"M",
")",
"{",
"bool",
"isPPC64",
"=",
"TM",
".",
"getSubtargetImpl",
"(",
")",
"->",
"getDataLayout",
"(",
")",
"->",
"getPointerSizeInBits",
"(",
")",
"==",
"64",
";",
"con... | [
"doFinalization",
"-",
"Virtual",
"method",
"overriden",
"by",
"subclasses",
"to",
"do",
"any",
"necessary",
"clean",
"up",
"after",
"all",
"passes",
"have",
"run",
"."
] | [
"PowerPC",
"PPC",
"PPC",
"64",
"\"$non_lazy_ptr\"",
"PPC",
"3",
"2",
"0",
"0",
"PPC",
"8",
"4",
"PPC",
"8",
"4",
"PPC",
"3",
"2",
"0",
"PPC",
"8",
"4"
] | PPCAsmPrinter103 | doFinalization | PowerPC | CPU | LLVM | 16,709 | 491 | 1 | [] |
[
"<s>",
"static",
"tree",
"nvptx_global_lock_addr",
"(",
")",
"{",
"tree",
"v",
"=",
"global_lock_var",
";",
"if",
"(",
"!",
"v",
")",
"{",
"tree",
"name",
"=",
"get_identifier",
"(",
"\"__reduction_lock\"",
")",
";",
"tree",
"type",
"=",
"build_qualified_typ... | [
"Lazily",
"generate",
"the",
"global",
"lock",
"var",
"decl",
"and",
"return",
"its",
"address",
"."
] | [
"nvptx",
"\"__reduction_lock\"",
"1",
"1",
"1",
"1",
"1"
] | nvptx | nvptx_global_lock_addr | nvptx | GPU | GCC | 16,710 | 105 | 1 | [] |
[
"<s>",
"unsigned",
"RISCVMCCodeEmitter",
"::",
"getMachineOpValue",
"(",
"const",
"MCInst",
"&",
"MI",
",",
"const",
"MCOperand",
"&",
"MO",
",",
"SmallVectorImpl",
"<",
"MCFixup",
">",
"&",
"Fixups",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"const",
... | [
"getMachineOpValue",
"-",
"Return",
"binary",
"encoding",
"of",
"operand",
"."
] | [
"RI5CY",
"RISCV",
"RISCV::LOOP0setup",
"RISCV::LOOP1setup",
"RISCV::LOOP0setupi",
"RISCV::LOOP1setupi",
"RISCV::LOOP0starti",
"RISCV::LOOP1starti",
"RISCV::LOOP0endi",
"RISCV::LOOP1endi",
"RISCV::LOOP0counti",
"RISCV::LOOP1counti",
"RISCV::LOOP0setupi",
"RISCV::LOOP1setupi",
"RISCV::Fixu... | RISCVMCCodeEmitter | getMachineOpValue | RI5CY | CPU | LLVM | 16,711 | 304 | 1 | [] |
[
"<s>",
"unsigned",
"PPCTargetLowering",
"::",
"getByValTypeAlignment",
"(",
"Type",
"*",
"Ty",
")",
"const",
"{",
"const",
"TargetMachine",
"&",
"TM",
"=",
"getTargetMachine",
"(",
")",
";",
"if",
"(",
"TM",
".",
"getSubtarget",
"<",
"PPCSubtarget",
">",
"("... | [
"Return",
"the",
"desired",
"alignment",
"for",
"ByVal",
"aggregate",
"function",
"arguments",
"in",
"the",
"caller",
"parameter",
"area",
"."
] | [
"PowerPC",
"PPC",
"PPC",
"4",
"4"
] | PPCISelLowering113 | getByValTypeAlignment | PowerPC | CPU | LLVM | 16,712 | 42 | 1 | [] |
[
"<s>",
"bool",
"Thumb2SizeReduce",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"STI",
"=",
"&",
"static_cast",
"<",
"const",
"ARMSubtarget",
"&",
">",
"(",
"MF",
".",
"getSubtarget",
"(",
")",
")",
";",
"TII",
"=",
"static_ca... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"ARM",
"ARM"
] | Thumb2SizeReduction15 | runOnMachineFunction | ARM | CPU | LLVM | 16,713 | 164 | 1 | [] |
[
"<s>",
"bool",
"arm_check_builtin_call",
"(",
"location_t",
",",
"vec",
"<",
"location_t",
">",
",",
"tree",
"fndecl",
",",
"tree",
",",
"unsigned",
"int",
",",
"tree",
"*",
")",
"{",
"int",
"fcode",
"=",
"DECL_MD_FUNCTION_CODE",
"(",
"fndecl",
")",
";",
... | [
"Implement",
"TARGET_CHECK_BUILTIN_CALL",
".",
"Record",
"a",
"read",
"of",
"the",
"Q",
"bit",
"through",
"intrinsics",
"in",
"the",
"machine",
"function",
"."
] | [
"arm",
"\"acle qbit\"",
"\"acle gebits\""
] | arm-builtins | arm_check_builtin_call | arm | CPU | GCC | 16,714 | 118 | 1 | [] |
[
"<s>",
"bool",
"MipsCallLowering",
"::",
"lowerReturn",
"(",
"MachineIRBuilder",
"&",
"MIRBuilder",
",",
"const",
"Value",
"*",
"Val",
",",
"ArrayRef",
"<",
"unsigned",
">",
"VRegs",
")",
"const",
"{",
"MachineInstrBuilder",
"Ret",
"=",
"MIRBuilder",
".",
"bui... | [
"This",
"hook",
"behaves",
"as",
"the",
"extended",
"lowerReturn",
"function",
",",
"but",
"for",
"targets",
"that",
"do",
"not",
"support",
"swifterror",
"value",
"promotion",
"."
] | [
"Mips",
"Mips",
"Mips::RetRA",
"Mips",
"Mips",
"4",
"\"For each split Type there should be exactly one VReg.\"",
"8",
"8",
"0",
"0",
"ISD::OutputArg",
"8",
"ISD::ArgFlagsTy",
"16",
"Mips"
] | MipsCallLowering | lowerReturn | Mips | CPU | LLVM | 16,715 | 396 | 1 | [] |
[
"<s>",
"int",
"HexagonInstrInfo",
"::",
"getMinValue",
"(",
"const",
"MachineInstr",
"&",
"MI",
")",
"const",
"{",
"const",
"uint64_t",
"F",
"=",
"MI",
".",
"getDesc",
"(",
")",
".",
"TSFlags",
";",
"unsigned",
"isSigned",
"=",
"(",
"F",
">>",
"HexagonII... | [
"Return",
"the",
"minimal",
"unsigned",
"value",
"possible",
"given",
"these",
"KnownBits",
"."
] | [
"Hexagon",
"Hexagon",
"HexagonII::ExtentSignedPos",
"HexagonII::ExtentSignedMask",
"HexagonII::ExtentBitsPos",
"HexagonII::ExtentBitsMask",
"1U",
"1",
"0"
] | HexagonInstrInfo (2)2 | getMinValue | Hexagon | DSP | LLVM | 16,716 | 73 | 1 | [] |
[
"<s>",
"bool",
"hasFP",
"(",
"const",
"MachineFunction",
"&",
"MF",
")",
"const",
"override",
"{",
"return",
"false",
";",
"}",
"</s>"
] | [
"hasFP",
"-",
"Return",
"true",
"if",
"the",
"specified",
"function",
"should",
"have",
"a",
"dedicated",
"frame",
"pointer",
"register",
"."
] | [
"SPIRV"
] | SPIRVFrameLowering | hasFP | SPIRV | Virtual ISA | LLVM | 16,717 | 15 | 1 | [] |
[
"<s>",
"bool",
"SIInstrInfo",
"::",
"isReallyTriviallyReMaterializable",
"(",
"const",
"MachineInstr",
"&",
"MI",
",",
"AliasAnalysis",
"*",
"AA",
")",
"const",
"{",
"switch",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
"{",
"case",
"AMDGPU",
"::",
"V_MOV_B3... | [
"For",
"instructions",
"with",
"opcodes",
"for",
"which",
"the",
"M_REMATERIALIZABLE",
"flag",
"is",
"set",
",",
"this",
"hook",
"lets",
"the",
"target",
"specify",
"whether",
"the",
"instruction",
"is",
"actually",
"trivially",
"rematerializable",
",",
"taking",
... | [
"AMDGPU",
"SI",
"AMDGPU::V_MOV_B32_e32",
"AMDGPU::V_MOV_B32_e64",
"AMDGPU::V_MOV_B64_PSEUDO",
"AMDGPU::V_ACCVGPR_READ_B32",
"AMDGPU::V_ACCVGPR_WRITE_B32"
] | SIInstrInfo111 | isReallyTriviallyReMaterializable | AMDGPU | GPU | LLVM | 16,718 | 74 | 1 | [] |
[
"<s>",
"static",
"bool",
"ix86_cannot_force_const_mem",
"(",
"machine_mode",
"mode",
",",
"rtx",
"x",
")",
"{",
"switch",
"(",
"GET_CODE",
"(",
"x",
")",
")",
"{",
"case",
"CONST_INT",
":",
"case",
"CONST_DOUBLE",
":",
"case",
"CONST_VECTOR",
":",
"return",
... | [
"Determine",
"if",
"it",
"'s",
"legal",
"to",
"put",
"X",
"into",
"the",
"constant",
"pool",
".",
"This",
"is",
"not",
"possible",
"for",
"the",
"address",
"of",
"thread-local",
"symbols",
",",
"which",
"is",
"checked",
"above",
"."
] | [
"i386"
] | i3864 | ix86_cannot_force_const_mem | i386 | CPU | GCC | 16,719 | 46 | 1 | [] |
[
"<s>",
"bool",
"Mips16FrameLowering",
"::",
"spillCalleeSavedRegisters",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"MI",
",",
"ArrayRef",
"<",
"CalleeSavedInfo",
">",
"CSI",
",",
"const",
"TargetRegisterInfo",
"*",
"TRI",
")",... | [
"spillCalleeSavedRegisters",
"-",
"Issues",
"instruction",
"(",
"s",
")",
"to",
"spill",
"all",
"callee",
"saved",
"registers",
"and",
"returns",
"true",
"if",
"it",
"is",
"n't",
"possible",
"/",
"profitable",
"to",
"do",
"so",
"by",
"issuing",
"a",
"series"... | [
"Mips",
"Mips",
"Mips::RA"
] | Mips16FrameLowering35 | spillCalleeSavedRegisters | Mips | CPU | LLVM | 16,720 | 94 | 1 | [] |
[
"<s>",
"void",
"X86PassConfig",
"::",
"addPreEmitPass",
"(",
")",
"{",
"if",
"(",
"getOptLevel",
"(",
")",
"!=",
"CodeGenOpt",
"::",
"None",
")",
"{",
"addPass",
"(",
"new",
"X86ExecutionDomainFix",
"(",
")",
")",
";",
"addPass",
"(",
"createBreakFalseDeps",... | [
"This",
"pass",
"may",
"be",
"implemented",
"by",
"targets",
"that",
"want",
"to",
"run",
"passes",
"immediately",
"before",
"machine",
"code",
"is",
"emitted",
"."
] | [
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86",
"X86"
] | X86TargetMachine21 | addPreEmitPass | X86 | CPU | LLVM | 16,721 | 117 | 1 | [] |
[
"<s>",
"bool",
"AMDGPUAsmPrinter",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"MF",
".",
"setAlignment",
"(",
"8",
")",
";",
"SetupMachineFunction",
"(",
"MF",
")",
";",
"EmitFunctionHeader",
"(",
")",
";",
"MCContext",
"&",
"... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"R600",
"8",
"\".AMDGPU.config\"",
"0",
"SI",
"SI",
"SI",
"0",
"\".AMDGPU.csdata\"",
"0",
"\" Kernel info:\"",
"\" codeLenInByte = \"",
"\" NumSgprs: \"",
"\" NumVgprs: \"",
"\" FloatMode: \"",
"\" IeeeMode: \"",
"\" ScratchSize: \"",
"\"SQ_PGM_RESOURCES:STACK_SIZE = \"",
"\".AMD... | AMDGPUAsmPrinter98 | runOnMachineFunction | R600 | GPU | LLVM | 16,722 | 469 | 1 | [] |
[
"<s>",
"Value",
"*",
"X86TargetLowering",
"::",
"getSDagStackGuard",
"(",
"const",
"Module",
"&",
"M",
")",
"const",
"{",
"if",
"(",
"Subtarget",
".",
"getTargetTriple",
"(",
")",
".",
"isWindowsMSVCEnvironment",
"(",
")",
"||",
"Subtarget",
".",
"getTargetTri... | [
"Return",
"the",
"variable",
"that",
"'s",
"previously",
"inserted",
"by",
"insertSSPDeclarations",
",",
"if",
"any",
",",
"otherwise",
"return",
"nullptr",
"."
] | [
"X86",
"X86",
"\"__security_cookie\""
] | X86ISelLowering (2)5 | getSDagStackGuard | X86 | CPU | LLVM | 16,723 | 54 | 1 | [] |
[
"<s>",
"TargetTransformInfo",
"XCoreTargetMachine",
"::",
"getTargetTransformInfo",
"(",
"const",
"Function",
"&",
"F",
")",
"{",
"return",
"TargetTransformInfo",
"(",
"XCoreTTIImpl",
"(",
"this",
",",
"F",
")",
")",
";",
"}",
"</s>"
] | [
"Get",
"a",
"TargetTransformInfo",
"implementation",
"for",
"the",
"target",
"."
] | [
"XCore",
"XCore",
"XCore"
] | XCoreTargetMachine | getTargetTransformInfo | XCore | MPU | LLVM | 16,724 | 23 | 1 | [] |
[
"<s>",
"bool",
"MipsAsmBackend",
"::",
"shouldForceRelocation",
"(",
"const",
"MCAssembler",
"&",
"Asm",
",",
"const",
"MCFixup",
"&",
"Fixup",
",",
"const",
"MCValue",
"&",
"Target",
")",
"{",
"const",
"unsigned",
"FixupKind",
"=",
"Fixup",
".",
"getKind",
... | [
"Hook",
"to",
"check",
"if",
"a",
"relocation",
"is",
"needed",
"for",
"some",
"target",
"specific",
"reason",
"."
] | [
"Mips",
"Mips",
"Mips::fixup_Mips_CALL_HI16",
"Mips::fixup_Mips_CALL_LO16",
"Mips::fixup_Mips_CALL16",
"Mips::fixup_Mips_GOT",
"Mips::fixup_Mips_GOT_PAGE",
"Mips::fixup_Mips_GOT_OFST",
"Mips::fixup_Mips_GOT_DISP",
"Mips::fixup_Mips_GOT_HI16",
"Mips::fixup_Mips_GOT_LO16",
"Mips::fixup_Mips_GOTT... | MipsAsmBackend37 | shouldForceRelocation | Mips | CPU | LLVM | 16,725 | 226 | 1 | [] |
[
"<s>",
"static",
"bool",
"legitimate_reload_vector_constant_p",
"(",
"rtx",
"op",
")",
"{",
"if",
"(",
"TARGET_VX",
"&&",
"GET_MODE_SIZE",
"(",
"GET_MODE",
"(",
"op",
")",
")",
"==",
"16",
"&&",
"(",
"satisfies_constraint_j00",
"(",
"op",
")",
"||",
"satisfi... | [
"Returns",
"true",
"if",
"the",
"constant",
"value",
"OP",
"is",
"a",
"legitimate",
"vector",
"operand",
"during",
"and",
"after",
"reload",
".",
"This",
"function",
"accepts",
"all",
"constants",
"which",
"can",
"be",
"loaded",
"directly",
"into",
"an",
"VR... | [
"s390",
"16"
] | s390 | legitimate_reload_vector_constant_p | s390 | MPU | GCC | 16,726 | 56 | 1 | [] |
[
"<s>",
"void",
"SITargetLowering",
"::",
"finalizeLowering",
"(",
"MachineFunction",
"&",
"MF",
")",
"const",
"{",
"MachineRegisterInfo",
"&",
"MRI",
"=",
"MF",
".",
"getRegInfo",
"(",
")",
";",
"SIMachineFunctionInfo",
"*",
"Info",
"=",
"MF",
".",
"getInfo",
... | [
"Execute",
"target",
"specific",
"actions",
"to",
"finalize",
"target",
"lowering",
"."
] | [
"AMDGPU",
"SI",
"SI",
"SI",
"SI",
"SI",
"AMDGPU::SP_REG",
"AMDGPU::SP_REG",
"AMDGPU::PRIVATE_RSRC_REG",
"AMDGPU::PRIVATE_RSRC_REG",
"AMDGPU::FP_REG",
"AMDGPU::FP_REG",
"0",
"1"
] | SIISelLowering12 | finalizeLowering | AMDGPU | GPU | LLVM | 16,727 | 382 | 1 | [] |
[
"<s>",
"bool",
"Thumb1FrameLowering",
"::",
"spillCalleeSavedRegisters",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"MI",
",",
"const",
"std",
"::",
"vector",
"<",
"CalleeSavedInfo",
">",
"&",
"CSI",
",",
"const",
"TargetRegi... | [
"spillCalleeSavedRegisters",
"-",
"Issues",
"instruction",
"(",
"s",
")",
"to",
"spill",
"all",
"callee",
"saved",
"registers",
"and",
"returns",
"true",
"if",
"it",
"is",
"n't",
"possible",
"/",
"profitable",
"to",
"do",
"so",
"by",
"issuing",
"a",
"series"... | [
"ARM",
"ARM::tPUSH",
"0",
"1",
"ARM::LR"
] | Thumb1FrameLowering57 | spillCalleeSavedRegisters | ARM | CPU | LLVM | 16,728 | 239 | 1 | [] |
[
"<s>",
"static",
"tree",
"rl78_handle_saddr_attribute",
"(",
"tree",
"*",
"node",
",",
"tree",
"name",
",",
"tree",
"args",
"ATTRIBUTE_UNUSED",
",",
"int",
"flags",
"ATTRIBUTE_UNUSED",
",",
"bool",
"*",
"no_add_attrs",
")",
"{",
"gcc_assert",
"(",
"DECL_P",
"(... | [
"Check",
"``",
"saddr",
"''",
"attributes",
"."
] | [
"rl78",
"\"%qE attribute doesn't apply to functions\""
] | rl782 | rl78_handle_saddr_attribute | rl78 | MPU | GCC | 16,729 | 63 | 1 | [] |
[
"<s>",
"static",
"enum",
"aarch64_parse_opt_result",
"aarch64_parse_tune",
"(",
"const",
"char",
"*",
"to_parse",
",",
"const",
"struct",
"processor",
"*",
"*",
"res",
")",
"{",
"const",
"struct",
"processor",
"*",
"cpu",
";",
"for",
"(",
"cpu",
"=",
"all_co... | [
"Parse",
"the",
"TUNE",
"string",
"."
] | [
"aarch64",
"0"
] | aarch64 | aarch64_parse_tune | aarch64 | CPU | GCC | 16,730 | 68 | 1 | [] |
[
"<s>",
"const",
"TargetRegisterClass",
"*",
"SIRegisterInfo",
"::",
"getPointerRegClass",
"(",
"const",
"MachineFunction",
"&",
"MF",
",",
"unsigned",
"Kind",
")",
"const",
"{",
"return",
"&",
"AMDGPU",
"::",
"VGPR_32RegClass",
";",
"}",
"</s>"
] | [
"getPointerRegClass",
"-",
"Returns",
"a",
"TargetRegisterClass",
"used",
"for",
"pointer",
"values",
"."
] | [
"AMDGPU",
"SI",
"AMDGPU::VGPR_32RegClass"
] | SIRegisterInfo (3) | getPointerRegClass | AMDGPU | GPU | LLVM | 16,731 | 24 | 1 | [] |
[
"<s>",
"bool",
"PPCFastISel",
"::",
"tryToFoldLoadIntoMI",
"(",
"MachineInstr",
"*",
"MI",
",",
"unsigned",
"OpNo",
",",
"const",
"LoadInst",
"*",
"LI",
")",
"{",
"MVT",
"VT",
";",
"if",
"(",
"!",
"isLoadTypeLegal",
"(",
"LI",
"->",
"getType",
"(",
")",
... | [
"The",
"specified",
"machine",
"instr",
"operand",
"is",
"a",
"vreg",
",",
"and",
"that",
"vreg",
"is",
"being",
"provided",
"by",
"the",
"specified",
"load",
"instruction",
"."
] | [
"PowerPC",
"PPC",
"PPC::RLDICL",
"PPC::RLDICL_32_64",
"3",
"MVT::i8",
"56",
"MVT::i16",
"48",
"MVT::i32",
"32",
"PPC::RLWINM",
"PPC::RLWINM8",
"3",
"MVT::i8",
"24",
"MVT::i16",
"16",
"PPC::EXTSB",
"PPC::EXTSB8",
"PPC::EXTSB8_32_64",
"PPC::EXTSH",
"PPC::EXTSH8",
"PPC::EX... | PPCFastISel (2) | tryToFoldLoadIntoMI | PowerPC | CPU | LLVM | 16,732 | 347 | 1 | [] |
[
"<s>",
"MachineBasicBlock",
"*",
"SITargetLowering",
"::",
"EmitInstrWithCustomInserter",
"(",
"MachineInstr",
"&",
"MI",
",",
"MachineBasicBlock",
"*",
"BB",
")",
"const",
"{",
"switch",
"(",
"MI",
".",
"getOpcode",
"(",
")",
")",
"{",
"case",
"AMDGPU",
"::",... | [
"This",
"method",
"should",
"be",
"implemented",
"by",
"targets",
"that",
"mark",
"instructions",
"with",
"the",
"'usesCustomInserter",
"'",
"flag",
"."
] | [
"AMDGPU",
"SI",
"AMDGPU::SI_INIT_M0",
"SI",
"AMDGPU::S_MOV_B32",
"AMDGPU::M0",
"0",
"AMDGPU::GET_GROUPSTATICSIZE",
"SI",
"SI",
"SI",
"AMDGPU::S_MOV_B32",
"0",
"AMDGPU::SI_INDIRECT_SRC_V1",
"AMDGPU::SI_INDIRECT_SRC_V2",
"AMDGPU::SI_INDIRECT_SRC_V4",
"AMDGPU::SI_INDIRECT_SRC_V8",
"AM... | SIISelLowering121 | EmitInstrWithCustomInserter | AMDGPU | GPU | LLVM | 16,733 | 305 | 1 | [] |
[
"<s>",
"static",
"void",
"frv_optimize_membar_global",
"(",
"basic_block",
"bb",
",",
"struct",
"frv_io",
"*",
"first_io",
",",
"rtx",
"membar",
")",
"{",
"struct",
"frv_io",
"this_io",
",",
"next_io",
";",
"edge",
"succ",
";",
"edge_iterator",
"ei",
";",
"F... | [
"See",
"if",
"MEMBAR",
",",
"the",
"last",
"membar",
"instruction",
"in",
"BB",
",",
"can",
"be",
"removed",
".",
"FIRST_IO",
"[",
"X",
"]",
"describes",
"the",
"first",
"operation",
"performed",
"by",
"basic",
"block",
"X",
"."
] | [
"frv",
"\";; [Global] Removing membar %d since order of accesses\"",
"\" is guaranteed\\n\""
] | frv2 | frv_optimize_membar_global | frv | VLIW | GCC | 16,734 | 184 | 1 | [] |
[
"<s>",
"static",
"unsigned",
"addLiveIn",
"(",
"MachineFunction",
"&",
"MF",
",",
"unsigned",
"PReg",
",",
"const",
"TargetRegisterClass",
"*",
"RC",
")",
"{",
"unsigned",
"VReg",
"=",
"MF",
".",
"getRegInfo",
"(",
")",
".",
"createVirtualRegister",
"(",
"RC... | [
"addLiveIn",
"-",
"Add",
"the",
"specified",
"register",
"as",
"a",
"live-in",
"."
] | [
"Cpu0"
] | Cpu0ISelLowering | addLiveIn | Cpu0 | CPU | LLVM | 16,735 | 48 | 1 | [] |
[
"<s>",
"static",
"int",
"ix86_function_sseregparm",
"(",
"tree",
"type",
",",
"tree",
"decl",
")",
"{",
"if",
"(",
"TARGET_SSEREGPARM",
"||",
"(",
"type",
"&&",
"lookup_attribute",
"(",
"\"sseregparm\"",
",",
"TYPE_ATTRIBUTES",
"(",
"type",
")",
")",
")",
")... | [
"Return",
"1",
"or",
"2",
",",
"if",
"we",
"can",
"pass",
"up",
"to",
"SSE_REGPARM_MAX",
"SFmode",
"(",
"1",
")",
"and",
"DFmode",
"(",
"2",
")",
"arguments",
"in",
"SSE",
"registers",
"for",
"a",
"function",
"with",
"the",
"indicated",
"TYPE",
"and",
... | [
"i386",
"\"sseregparm\"",
"\"Calling %qD with attribute sseregparm without \"",
"\"SSE/SSE2 enabled\"",
"\"Calling %qT with attribute sseregparm without \"",
"\"SSE/SSE2 enabled\"",
"0",
"2",
"2",
"1",
"0"
] | i3863 | ix86_function_sseregparm | i386 | CPU | GCC | 16,736 | 110 | 1 | [] |
[
"<s>",
"bool",
"ARMBaseInstrInfo",
"::",
"isMBBSafeToOutlineFrom",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"unsigned",
"&",
"Flags",
")",
"const",
"{",
"assert",
"(",
"MBB",
".",
"getParent",
"(",
")",
"->",
"getRegInfo",
"(",
")",
".",
"tracksLiveness",
... | [
"Optional",
"target",
"hook",
"that",
"returns",
"true",
"if",
"MBB",
"is",
"safe",
"to",
"outline",
"from",
",",
"and",
"returns",
"any",
"target-specific",
"information",
"in",
"Flags",
"."
] | [
"ARM",
"ARM",
"\"Suitable Machine Function for outlining must track liveness\"",
"ARM::R12",
"ARM::CPSR",
"ARM::R12",
"ARM::CPSR",
"ARM::LR"
] | ARMBaseInstrInfo116 | isMBBSafeToOutlineFrom | ARM | CPU | LLVM | 16,737 | 207 | 1 | [] |
[
"<s>",
"bool",
"RISCVTargetLowering",
"::",
"isMulAddWithConstProfitable",
"(",
"const",
"SDValue",
"&",
"AddNode",
",",
"const",
"SDValue",
"&",
"ConstNode",
")",
"const",
"{",
"EVT",
"VT",
"=",
"AddNode",
".",
"getValueType",
"(",
")",
";",
"if",
"(",
"VT"... | [
"Return",
"true",
"if",
"it",
"may",
"be",
"profitable",
"to",
"transform",
"(",
"mul",
"(",
"add",
"x",
",",
"c1",
")",
",",
"c2",
")",
"-",
">",
"(",
"add",
"(",
"mul",
"x",
",",
"c2",
")",
",",
"c1",
"*",
"c2",
")",
"."
] | [
"RISCV",
"RISCV",
"1",
"12",
"12"
] | RISCVISelLowering1 | isMulAddWithConstProfitable | RISCV | CPU | LLVM | 16,738 | 133 | 1 | [] |
[
"<s>",
"bool",
"Thumb1InstrInfo",
"::",
"spillCalleeSavedRegisters",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"MI",
",",
"const",
"std",
"::",
"vector",
"<",
"CalleeSavedInfo",
">",
"&",
"CSI",
")",
"const",
"{",
"if",
... | [
"spillCalleeSavedRegisters",
"-",
"Issues",
"instruction",
"(",
"s",
")",
"to",
"spill",
"all",
"callee",
"saved",
"registers",
"and",
"returns",
"true",
"if",
"it",
"is",
"n't",
"possible",
"/",
"profitable",
"to",
"do",
"so",
"by",
"issuing",
"a",
"series"... | [
"ARM",
"ARM::tPUSH",
"0",
"1"
] | Thumb1InstrInfo2 | spillCalleeSavedRegisters | ARM | CPU | LLVM | 16,739 | 138 | 1 | [] |
[
"<s>",
"rtx",
"mips_msa_vec_parallel_const_half",
"(",
"machine_mode",
"mode",
",",
"bool",
"high_p",
")",
"{",
"int",
"nunits",
"=",
"GET_MODE_NUNITS",
"(",
"mode",
")",
";",
"rtvec",
"v",
"=",
"rtvec_alloc",
"(",
"nunits",
"/",
"2",
")",
";",
"int",
"bas... | [
"Construct",
"and",
"return",
"PARALLEL",
"RTX",
"with",
"CONST_INTs",
"for",
"HIGH",
"(",
"high_p",
"==",
"TRUE",
")",
"or",
"LOW",
"(",
"high_p",
"==",
"FALSE",
")",
"half",
"of",
"a",
"vector",
"for",
"mode",
"MODE",
"."
] | [
"mips",
"2",
"0",
"2",
"2",
"0",
"0",
"2"
] | mips | mips_msa_vec_parallel_const_half | mips | CPU | GCC | 16,740 | 97 | 1 | [] |
[
"<s>",
"bool",
"MipsAsmParser",
"::",
"ParseInstruction",
"(",
"ParseInstructionInfo",
"&",
"Info",
",",
"StringRef",
"Name",
",",
"SMLoc",
"NameLoc",
",",
"OperandVector",
"&",
"Operands",
")",
"{",
"MCAsmParser",
"&",
"Parser",
"=",
"getParser",
"(",
")",
";... | [
"ParseInstruction",
"-",
"Parse",
"one",
"assembly",
"instruction",
"."
] | [
"Mips",
"Mips",
"\"ParseInstruction\\n\"",
"0",
"\"unknown instruction\"",
"MipsOperand::CreateToken",
"\"unexpected token in argument list\"",
"\"unexpected token in argument list\"",
"\"unexpected token in argument list\""
] | MipsAsmParser | ParseInstruction | Mips | CPU | LLVM | 16,741 | 320 | 1 | [] |
[
"<s>",
"int",
"ix86_unary_operator_ok",
"(",
"enum",
"rtx_code",
"code",
"ATTRIBUTE_UNUSED",
",",
"enum",
"machine_mode",
"mode",
"ATTRIBUTE_UNUSED",
",",
"rtx",
"operands",
"[",
"2",
"]",
"ATTRIBUTE_UNUSED",
")",
"{",
"if",
"(",
"(",
"GET_CODE",
"(",
"operands"... | [
"Return",
"TRUE",
"or",
"FALSE",
"depending",
"on",
"whether",
"the",
"unary",
"operator",
"meets",
"the",
"appropriate",
"constraints",
"."
] | [
"i386",
"2",
"0",
"1",
"0",
"1"
] | i3863 | ix86_unary_operator_ok | i386 | CPU | GCC | 16,742 | 66 | 1 | [] |
[
"<s>",
"RISCVTargetLowering",
"::",
"ConstraintType",
"RISCVTargetLowering",
"::",
"getConstraintType",
"(",
"StringRef",
"Constraint",
")",
"const",
"{",
"if",
"(",
"Constraint",
".",
"size",
"(",
")",
"==",
"1",
")",
"{",
"switch",
"(",
"Constraint",
"[",
"0... | [
"Given",
"a",
"constraint",
"letter",
",",
"return",
"the",
"type",
"of",
"constraint",
"for",
"this",
"target",
"."
] | [
"RISCV",
"RISCV",
"RISCV",
"1",
"0"
] | RISCVISelLowering35 | getConstraintType | RISCV | CPU | LLVM | 16,743 | 79 | 1 | [] |
[
"<s>",
"void",
"X86DAGToDAGISel",
"::",
"PreprocessISelDAG",
"(",
")",
"{",
"OptForSize",
"=",
"MF",
"->",
"getFunction",
"(",
")",
"->",
"getFnAttributes",
"(",
")",
".",
"hasOptimizeForSizeAttr",
"(",
")",
";",
"for",
"(",
"SelectionDAG",
"::",
"allnodes_ite... | [
"PreprocessISelDAG",
"-",
"This",
"hook",
"allows",
"targets",
"to",
"hack",
"on",
"the",
"graph",
"before",
"instruction",
"selection",
"starts",
"."
] | [
"X86",
"X86",
"X86ISD::CALL",
"X86ISD::TC_RETURN",
"X86ISD::CALL",
"0",
"1",
"0",
"ISD::FP_ROUND",
"ISD::FP_EXTEND",
"0",
"0",
"X86",
"X86",
"ISD::FP_EXTEND",
"1",
"ISD::FP_ROUND",
"0",
"0",
"ISD::EXTLOAD",
"0",
"0"
] | X86ISelDAGToDAG13 | PreprocessISelDAG | X86 | CPU | LLVM | 16,744 | 451 | 1 | [] |
[
"<s>",
"static",
"uint32_t",
"getBranchTargetOpValue",
"(",
"const",
"MCInst",
"&",
"MI",
",",
"unsigned",
"OpIdx",
",",
"unsigned",
"FixupKind",
",",
"SmallVectorImpl",
"<",
"MCFixup",
">",
"&",
"Fixups",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"{",... | [
"getBranchTargetOpValue",
"-",
"Return",
"binary",
"encoding",
"of",
"the",
"branch",
"target",
"operand",
"."
] | [
"Xtensa",
"\"Unexpected branch target type!\"",
"0",
"0"
] | XtensaMCCodeEmitter | getBranchTargetOpValue | Xtensa | MPU | LLVM | 16,745 | 111 | 1 | [] |
[
"<s>",
"void",
"arm_output_multireg_pop",
"(",
"rtx",
"*",
"operands",
",",
"bool",
"return_pc",
",",
"rtx",
"cond",
",",
"bool",
"reverse",
",",
"bool",
"update",
")",
"{",
"int",
"i",
";",
"char",
"pattern",
"[",
"100",
"]",
";",
"int",
"offset",
";"... | [
"OPERANDS",
"[",
"0",
"]",
"is",
"the",
"entire",
"list",
"of",
"insns",
"that",
"constitute",
"pop",
",",
"OPERANDS",
"[",
"1",
"]",
"is",
"the",
"base",
"register",
",",
"RETURN_PC",
"is",
"true",
"iff",
"return",
"insn",
"is",
"in",
"the",
"list",
... | [
"arm",
"100",
"0",
"0",
"1",
"0",
"1",
"0",
"1",
"0",
"0",
"0",
"0",
"\"%?%D0\"",
"\"%?%d0\"",
"\"pop%s\\t{\"",
"\"ldm%sfd\\t\"",
"\"ldmia%s\\t\"",
"\"ldm%sia\\t\"",
"\"!, {\"",
"\", {\"",
"0",
"0",
"0",
"1",
"\", \"",
"0",
"0",
"0",
"\"}\"",
"\"^\""
] | arm4 | arm_output_multireg_pop | arm | CPU | GCC | 16,746 | 369 | 1 | [] |
[
"<s>",
"static",
"tree",
"nvptx_get_shared_red_addr",
"(",
"tree",
"type",
",",
"tree",
"offset",
",",
"bool",
"vector",
")",
"{",
"enum",
"nvptx_builtins",
"addr_dim",
"=",
"NVPTX_BUILTIN_WORKER_ADDR",
";",
"if",
"(",
"vector",
")",
"addr_dim",
"=",
"NVPTX_BUIL... | [
"Generate",
"a",
"PTX",
"builtin",
"function",
"call",
"that",
"returns",
"the",
"address",
"in",
"the",
"worker",
"reduction",
"buffer",
"at",
"OFFSET",
".",
"TYPE",
"is",
"the",
"type",
"of",
"the",
"data",
"at",
"that",
"location",
"."
] | [
"nvptx",
"3"
] | nvptx | nvptx_get_shared_red_addr | nvptx | GPU | GCC | 16,747 | 102 | 1 | [] |
[
"<s>",
"void",
"SIRegisterInfo",
"::",
"resolveFrameIndex",
"(",
"MachineInstr",
"&",
"MI",
",",
"Register",
"BaseReg",
",",
"int64_t",
"Offset",
")",
"const",
"{",
"const",
"SIInstrInfo",
"*",
"TII",
"=",
"ST",
".",
"getInstrInfo",
"(",
")",
";",
"bool",
... | [
"Resolve",
"a",
"frame",
"index",
"operand",
"of",
"an",
"instruction",
"to",
"reference",
"the",
"indicated",
"base",
"register",
"plus",
"offset",
"instead",
"."
] | [
"AMDGPU",
"SI",
"SI",
"\"should not see multiple frame indices\"",
"AMDGPU::OpName",
"\"frame index must be address operand\"",
"AMDGPU::OpName",
"SI",
"\"should only be seeing stack pointer offset relative FrameIndex\"",
"AMDGPU::OpName",
"SI",
"\"offset should be legal\"",
"0"
] | SIRegisterInfo16 | resolveFrameIndex | AMDGPU | GPU | LLVM | 16,748 | 236 | 1 | [] |
[
"<s>",
"unsigned",
"Z80oldRegisterInfo",
"::",
"getFrameRegister",
"(",
"const",
"MachineFunction",
"&",
"MF",
")",
"const",
"{",
"return",
"getFrameLowering",
"(",
"MF",
")",
"->",
"hasFP",
"(",
"MF",
")",
"?",
"Z80old",
"::",
"IX",
":",
"Z80old",
"::",
"... | [
"Debug",
"information",
"queries",
"."
] | [
"Z80old",
"Z80old",
"Z80old::IX",
"Z80old::SPS"
] | Z80oldRegisterInfo | getFrameRegister | Z80old | MPU | LLVM | 16,749 | 32 | 1 | [] |
[
"<s>",
"void",
"P2TargetLowering",
"::",
"getOpndList",
"(",
"SmallVectorImpl",
"<",
"SDValue",
">",
"&",
"Ops",
",",
"std",
"::",
"deque",
"<",
"std",
"::",
"pair",
"<",
"unsigned",
",",
"SDValue",
">",
">",
"&",
"RegsToPass",
",",
"bool",
"IsPICCall",
... | [
"This",
"function",
"fills",
"Ops",
",",
"which",
"is",
"the",
"list",
"of",
"operands",
"that",
"will",
"later",
"be",
"used",
"when",
"a",
"function",
"call",
"node",
"is",
"created",
"."
] | [
"P2",
"P2",
"0",
"1",
"0",
"\"Missing call preserved mask for calling convention\""
] | P2ISelLowering | getOpndList | P2 | MPU | LLVM | 16,750 | 245 | 1 | [] |
[
"<s>",
"std",
"::",
"pair",
"<",
"unsigned",
",",
"const",
"TargetRegisterClass",
"*",
">",
"HexagonTargetLowering",
"::",
"getRegForInlineAsmConstraint",
"(",
"const",
"TargetRegisterInfo",
"*",
"TRI",
",",
"StringRef",
"Constraint",
",",
"MVT",
"VT",
")",
"const... | [
"Given",
"a",
"physical",
"register",
"constraint",
"(",
"e.g",
"."
] | [
"Hexagon",
"Hexagon",
"1",
"0",
"\"getRegForInlineAsmConstraint Unhandled data type\"",
"MVT::i32",
"MVT::i16",
"MVT::i8",
"MVT::f32",
"0U",
"Hexagon::IntRegsRegClass",
"MVT::i64",
"MVT::f64",
"0U",
"Hexagon::DoubleRegsRegClass",
"\"getRegForInlineAsmConstraint Unhandled data type\"",
... | HexagonISelLowering (2) | getRegForInlineAsmConstraint | Hexagon | DSP | LLVM | 16,751 | 363 | 1 | [] |
[
"<s>",
"static",
"sbitmap",
"rs6000_components_for_bb",
"(",
"basic_block",
"bb",
")",
"{",
"rs6000_stack_t",
"*",
"info",
"=",
"rs6000_stack_info",
"(",
")",
";",
"bitmap",
"in",
"=",
"DF_LIVE_IN",
"(",
"bb",
")",
";",
"bitmap",
"gen",
"=",
"&",
"DF_LIVE_BB... | [
"Implement",
"TARGET_SHRINK_WRAP_COMPONENTS_FOR_BB",
"."
] | [
"rs6000",
"32",
"64",
"0",
"2"
] | rs60007 | rs6000_components_for_bb | rs6000 | CPU | GCC | 16,752 | 219 | 1 | [] |
[
"<s>",
"SparcTargetMachine",
"::",
"SparcTargetMachine",
"(",
"const",
"Target",
"&",
"T",
",",
"StringRef",
"TT",
",",
"StringRef",
"CPU",
",",
"StringRef",
"FS",
",",
"Reloc",
"::",
"Model",
"RM",
",",
"CodeModel",
"::",
"Model",
"CM",
",",
"CodeGenOpt",
... | [
"Create",
"an",
"ILP32",
"architecture",
"model",
"."
] | [
"Sparc",
"Sparc",
"Sparc"
] | SparcTargetMachine47 | SparcTargetMachine | Sparc | CPU | LLVM | 16,753 | 97 | 1 | [] |
[
"<s>",
"int",
"mmix_function_arg_regno_p",
"(",
"int",
"regno",
",",
"int",
"incoming",
")",
"{",
"int",
"first_arg_regnum",
"=",
"incoming",
"?",
"MMIX_FIRST_INCOMING_ARG_REGNUM",
":",
"MMIX_FIRST_ARG_REGNUM",
";",
"return",
"regno",
">=",
"first_arg_regnum",
"&&",
... | [
"Return",
"nonzero",
"if",
"regno",
"is",
"a",
"register",
"number",
"where",
"a",
"parameter",
"is",
"passed",
",",
"and",
"0",
"otherwise",
"."
] | [
"mmix"
] | mmix | mmix_function_arg_regno_p | mmix | CPU | GCC | 16,754 | 31 | 1 | [] |
[
"<s>",
"bool",
"SITargetLowering",
"::",
"requiresUniformRegister",
"(",
"MachineFunction",
"&",
"MF",
",",
"const",
"Value",
"*",
"V",
")",
"const",
"{",
"if",
"(",
"const",
"IntrinsicInst",
"*",
"Intrinsic",
"=",
"dyn_cast",
"<",
"IntrinsicInst",
">",
"(",
... | [
"Allows",
"target",
"to",
"decide",
"about",
"the",
"register",
"class",
"of",
"the",
"specific",
"value",
"that",
"is",
"live",
"outside",
"the",
"defining",
"block",
"."
] | [
"AMDGPU",
"SI",
"Intrinsic::amdgcn_if_break",
"0",
"Intrinsic::amdgcn_if",
"Intrinsic::amdgcn_else",
"1",
"0",
"1",
"SI",
"SI",
"SI",
"0",
"SI",
"SI",
"16"
] | SIISelLowering153 | requiresUniformRegister | AMDGPU | GPU | LLVM | 16,755 | 361 | 1 | [] |
[
"<s>",
"bool",
"isLegalNTStore",
"(",
"Type",
"*",
"DataType",
",",
"Align",
"Alignment",
")",
"{",
"if",
"(",
"auto",
"*",
"DataTypeVTy",
"=",
"dyn_cast",
"<",
"VectorType",
">",
"(",
"DataType",
")",
")",
"{",
"unsigned",
"NumElements",
"=",
"cast",
"<... | [
"Return",
"true",
"if",
"the",
"target",
"supports",
"nontemporal",
"store",
"."
] | [
"AArch64",
"1",
"8",
"128"
] | AArch64TargetTransformInfo | isLegalNTStore | AArch64 | CPU | LLVM | 16,756 | 89 | 1 | [] |
[
"<s>",
"bool",
"Z80DAGToDAGISel",
"::",
"SelectInlineAsmMemoryOperand",
"(",
"const",
"SDValue",
"&",
"Op",
",",
"unsigned",
"ConstraintID",
",",
"std",
"::",
"vector",
"<",
"SDValue",
">",
"&",
"OutOps",
")",
"{",
"SDValue",
"Op0",
",",
"Op1",
";",
"switch"... | [
"SelectInlineAsmMemoryOperand",
"-",
"Select",
"the",
"specified",
"address",
"as",
"a",
"target",
"addressing",
"mode",
",",
"according",
"to",
"the",
"specified",
"constraint",
"."
] | [
"Z80",
"Z80",
"\"Unexpected asm memory constraint\""
] | Z80ISelDAGToDAG2 | SelectInlineAsmMemoryOperand | Z80 | MPU | LLVM | 16,757 | 107 | 1 | [] |
[
"<s>",
"BPFSubtarget",
"&",
"BPFSubtarget",
"::",
"initializeSubtargetDependencies",
"(",
"StringRef",
"CPU",
",",
"StringRef",
"FS",
")",
"{",
"initializeEnvironment",
"(",
")",
";",
"initSubtargetFeatures",
"(",
"CPU",
",",
"FS",
")",
";",
"ParseSubtargetFeatures"... | [
"initializeSubtargetDependencies",
"-",
"Initializes",
"using",
"a",
"CPU",
",",
"a",
"TuneCPU",
",",
"and",
"feature",
"string",
"so",
"that",
"we",
"can",
"use",
"initializer",
"lists",
"for",
"subtarget",
"initialization",
"."
] | [
"BPF",
"BPF",
"BPF"
] | BPFSubtarget | initializeSubtargetDependencies | BPF | Virtual ISA | LLVM | 16,758 | 36 | 1 | [] |
[
"<s>",
"void",
"init_cumulative_args",
"(",
"CUMULATIVE_ARGS",
"*",
"cum",
",",
"tree",
"fntype",
",",
"rtx",
"libname",
"ATTRIBUTE_UNUSED",
")",
"{",
"static",
"CUMULATIVE_ARGS",
"zero_cum",
";",
"tree",
"param",
",",
"next_param",
";",
"*",
"cum",
"=",
"zero... | [
"Handle",
"the",
"INIT_CUMULATIVE_ARGS",
"macro",
".",
"Initialize",
"a",
"variable",
"CUM",
"of",
"type",
"CUMULATIVE_ARGS",
"for",
"a",
"call",
"to",
"a",
"function",
"whose",
"data",
"type",
"is",
"FNTYPE",
".",
"For",
"a",
"library",
"call",
",",
"FNTYPE... | [
"mips",
"0",
"0",
"0",
"1"
] | mips3 | init_cumulative_args | mips | CPU | GCC | 16,759 | 92 | 1 | [] |
[
"<s>",
"int",
"includes_rldic_lshift_p",
"(",
"rtx",
"shiftop",
",",
"rtx",
"andop",
")",
"{",
"if",
"(",
"GET_CODE",
"(",
"andop",
")",
"==",
"CONST_INT",
")",
"{",
"HOST_WIDE_INT",
"c",
",",
"lsb",
",",
"shift_mask",
";",
"c",
"=",
"INTVAL",
"(",
"an... | [
"Return",
"1",
"if",
"ANDOP",
"is",
"a",
"mask",
"suitable",
"for",
"use",
"with",
"an",
"rldic",
"insn",
"to",
"perform",
"a",
"left",
"shift",
".",
"It",
"must",
"have",
"exactly",
"SHIFTOP",
"least",
"significant",
"0",
"'s",
",",
"then",
"one",
"or... | [
"rs6000",
"0",
"0",
"0",
"0",
"0",
"64",
"0",
"64",
"0",
"0",
"64",
"0",
"0",
"64",
"0",
"0",
"32",
"32",
"32",
"0",
"0",
"0",
"64",
"64",
"0",
"64",
"0",
"0"
] | rs60003 | includes_rldic_lshift_p | rs6000 | CPU | GCC | 16,760 | 386 | 1 | [] |
[
"<s>",
"static",
"unsigned",
"getTOCSaveOffset",
"(",
"bool",
"isELFv2ABI",
")",
"{",
"return",
"isELFv2ABI",
"?",
"24",
":",
"40",
";",
"}",
"</s>"
] | [
"getTOCSaveOffset",
"-",
"Return",
"the",
"previous",
"frame",
"offset",
"to",
"save",
"the",
"TOC",
"register",
"�",
"?",
"64-bit",
"SVR4",
"ABI",
"only",
"."
] | [
"PowerPC",
"24",
"40"
] | PPCFrameLowering21 | getTOCSaveOffset | PowerPC | CPU | LLVM | 16,761 | 16 | 1 | [] |
[
"<s>",
"unsigned",
"MipsSEInstrInfo",
"::",
"loadImmediate",
"(",
"int64_t",
"Imm",
",",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"II",
",",
"DebugLoc",
"DL",
",",
"unsigned",
"*",
"NewImm",
")",
"const",
"{",
"MipsAnalyzeImme... | [
"Emit",
"a",
"series",
"of",
"instructions",
"to",
"load",
"an",
"immediate",
"."
] | [
"Mips",
"Mips",
"Mips",
"Mips",
"64",
"32",
"Mips::LUi64",
"Mips::LUi",
"Mips::ZERO_64",
"Mips::ZERO",
"Mips::GPR64RegClass",
"Mips::GPR32RegClass",
"Mips",
"Mips",
"1",
"16",
"16",
"16"
] | MipsSEInstrInfo | loadImmediate | Mips | CPU | LLVM | 16,762 | 335 | 1 | [] |
[
"<s>",
"void",
"asm_conditional_branch",
"(",
"rtx_insn",
"*",
"insn",
",",
"rtx",
"*",
"operands",
",",
"int",
"n_nops",
",",
"int",
"predict_taken",
")",
"{",
"int",
"offset",
"=",
"branch_dest",
"(",
"insn",
")",
"-",
"INSN_ADDRESSES",
"(",
"INSN_UID",
... | [
"Output",
"INSN",
",",
"which",
"is",
"a",
"conditional",
"branch",
"instruction",
"with",
"operands",
"OPERANDS",
".",
"We",
"deal",
"with",
"the",
"various",
"forms",
"of",
"conditional",
"branches",
"that",
"can",
"be",
"generated",
"by",
"bfin_reorg",
"to"... | [
"bfin",
"1024",
"1022",
"0",
"4094",
"4096",
"1",
"2",
"0",
"1",
"1",
"0",
"0",
"0",
"0",
"\"nop;\""
] | bfin | asm_conditional_branch | bfin | DSP | GCC | 16,763 | 148 | 1 | [] |
[
"<s>",
"inline",
"void",
"function_expander",
"::",
"add_integer_operand",
"(",
"rtx",
"x",
")",
"{",
"create_integer_operand",
"(",
"&",
"m_ops",
"[",
"opno",
"++",
"]",
",",
"INTVAL",
"(",
"x",
")",
")",
";",
"}",
"</s>"
] | [
"Add",
"an",
"integer",
"operand",
"X",
"."
] | [
"riscv"
] | riscv-vector-builtins | add_integer_operand | riscv | CPU | GCC | 16,764 | 26 | 1 | [] |
[
"<s>",
"static",
"bool",
"aarch64_evpc_ext",
"(",
"struct",
"expand_vec_perm_d",
"*",
"d",
")",
"{",
"unsigned",
"int",
"i",
",",
"nelt",
"=",
"d",
"->",
"nelt",
";",
"rtx",
"(",
"*",
"gen",
")",
"(",
"rtx",
",",
"rtx",
",",
"rtx",
",",
"rtx",
")",... | [
"Recognize",
"patterns",
"for",
"the",
"EXT",
"insn",
"."
] | [
"aarch64",
"0",
"1",
"1",
"0"
] | aarch642 | aarch64_evpc_ext | aarch64 | CPU | GCC | 16,765 | 276 | 1 | [] |
[
"<s>",
"bool",
"AMDGPUCallLowering",
"::",
"lowerReturn",
"(",
"MachineIRBuilder",
"&",
"MIRBuilder",
",",
"const",
"Value",
"*",
"Val",
",",
"ArrayRef",
"<",
"Register",
">",
"VRegs",
")",
"const",
"{",
"MachineFunction",
"&",
"MF",
"=",
"MIRBuilder",
".",
... | [
"This",
"hook",
"behaves",
"as",
"the",
"extended",
"lowerReturn",
"function",
",",
"but",
"for",
"targets",
"that",
"do",
"not",
"support",
"swifterror",
"value",
"promotion",
"."
] | [
"AMDGPU",
"AMDGPU",
"SI",
"SI",
"\"Return value without a vreg\"",
"AMDGPU::isShader",
"AMDGPU::isKernel",
"AMDGPU::S_ENDPGM",
"0",
"AMDGPU::SI_RETURN_TO_EPILOG",
"AMDGPU::S_SETPC_B64_return",
"AMDGPU::S_SETPC_B64_return",
"AMDGPU::CCR_SGPR_64RegClass",
"AMDGPU::S_SETPC_B64_return",
"SI"... | AMDGPUCallLowering2 | lowerReturn | AMDGPU | GPU | LLVM | 16,766 | 304 | 1 | [] |
[
"<s>",
"static",
"int",
"no_previous_def",
"(",
"tree",
"function_name",
")",
"{",
"branch_island",
"*",
"bi",
";",
"unsigned",
"ix",
";",
"FOR_EACH_VEC_SAFE_ELT",
"(",
"branch_islands",
",",
"ix",
",",
"bi",
")",
"if",
"(",
"function_name",
"==",
"bi",
"->"... | [
"NO_PREVIOUS_DEF",
"checks",
"in",
"the",
"link",
"list",
"whether",
"the",
"function",
"name",
"is",
"already",
"there",
"or",
"not",
"."
] | [
"rs6000",
"0",
"1"
] | rs6000 | no_previous_def | rs6000 | CPU | GCC | 16,767 | 38 | 1 | [] |
[
"<s>",
"bool",
"AArch64InstrInfo",
"::",
"getMemOperandWithOffset",
"(",
"MachineInstr",
"&",
"LdSt",
",",
"MachineOperand",
"*",
"&",
"BaseOp",
",",
"int64_t",
"&",
"Offset",
",",
"const",
"TargetRegisterInfo",
"*",
"TRI",
")",
"const",
"{",
"unsigned",
"Width"... | [
"Get",
"the",
"base",
"operand",
"and",
"byte",
"offset",
"of",
"an",
"instruction",
"that",
"reads/writes",
"memory",
"."
] | [
"AArch64",
"AArch64"
] | AArch64InstrInfo (2)1 | getMemOperandWithOffset | AArch64 | CPU | LLVM | 16,768 | 43 | 1 | [] |
[
"<s>",
"bool",
"HexagonInstrInfo",
"::",
"isValidOffset",
"(",
"unsigned",
"Opcode",
",",
"int",
"Offset",
",",
"bool",
"Extend",
")",
"const",
"{",
"switch",
"(",
"Opcode",
")",
"{",
"case",
"Hexagon",
"::",
"J2_loop0i",
":",
"case",
"Hexagon",
"::",
"J2_... | [
"Test",
"the",
"validity",
"of",
"offset",
"."
] | [
"Hexagon",
"Hexagon",
"Hexagon::J2_loop0i",
"Hexagon::J2_loop1i",
"10",
"Hexagon::L2_loadri_io",
"Hexagon::S2_storeri_io",
"Hexagon",
"Hexagon",
"Hexagon::L2_loadrd_io",
"Hexagon::S2_storerd_io",
"Hexagon",
"Hexagon",
"Hexagon::L2_loadrh_io",
"Hexagon::L2_loadruh_io",
"Hexagon::S2_stor... | HexagonInstrInfo64 | isValidOffset | Hexagon | DSP | LLVM | 16,769 | 335 | 1 | [] |
[
"<s>",
"void",
"AMDGPUDAGToDAGISel",
"::",
"PostprocessISelDAG",
"(",
")",
"{",
"const",
"AMDGPUTargetLowering",
"&",
"Lowering",
"=",
"*",
"static_cast",
"<",
"const",
"AMDGPUTargetLowering",
"*",
">",
"(",
"getTargetLowering",
"(",
")",
")",
";",
"bool",
"IsMo... | [
"PostprocessISelDAG",
"(",
")",
"-",
"This",
"hook",
"allows",
"the",
"target",
"to",
"hack",
"on",
"the",
"graph",
"right",
"after",
"selection",
"."
] | [
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU"
] | AMDGPUISelDAGToDAG (2) | PostprocessISelDAG | AMDGPU | GPU | LLVM | 16,770 | 118 | 1 | [] |
[
"<s>",
"std",
"::",
"pair",
"<",
"unsigned",
",",
"const",
"TargetRegisterClass",
"*",
">",
"SITargetLowering",
"::",
"getRegForInlineAsmConstraint",
"(",
"const",
"TargetRegisterInfo",
"*",
"TRI_",
",",
"StringRef",
"Constraint",
",",
"MVT",
"VT",
")",
"const",
... | [
"Given",
"a",
"physical",
"register",
"constraint",
"(",
"e.g",
"."
] | [
"AMDGPU",
"SI",
"SI",
"SI",
"1",
"0",
"16",
"AMDGPU::SReg_32RegClass",
"64",
"AMDGPU::SGPR_64RegClass",
"SI",
"0U",
"16",
"AMDGPU::VGPR_32RegClass",
"0U",
"16",
"AMDGPU::AGPR_32RegClass",
"0U",
"MVT::i128",
"MVT::i16",
"MVT::f16",
"0U",
"1",
"1",
"AMDGPU::VGPR_32RegCl... | SIISelLowering12 | getRegForInlineAsmConstraint | AMDGPU | GPU | LLVM | 16,771 | 453 | 1 | [] |
[
"<s>",
"SDValue",
"TriCoreTargetLowering",
"::",
"LowerOperation",
"(",
"SDValue",
"Op",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"switch",
"(",
"Op",
".",
"getOpcode",
"(",
")",
")",
"{",
"case",
"ISD",
"::",
"GlobalAddress",
":",
"return",
"Lo... | [
"LowerOperation",
"-",
"Provide",
"custom",
"lowering",
"hooks",
"for",
"some",
"operations",
"."
] | [
"TriCore",
"TriCore",
"ISD::GlobalAddress",
"ISD::BR_CC",
"ISD::SELECT_CC",
"ISD::SETCC",
"ISD::SHL",
"ISD::SRL",
"ISD::SRA",
"\"unimplemented operand\""
] | TriCoreISelLowering | LowerOperation | TriCore | MPU | LLVM | 16,772 | 107 | 1 | [] |
[
"<s>",
"const",
"InstrItineraryData",
"*",
"getInstrItineraryData",
"(",
")",
"const",
"override",
"{",
"return",
"&",
"InstrItins",
";",
"}",
"</s>"
] | [
"getInstrItineraryData",
"-",
"Returns",
"instruction",
"itinerary",
"data",
"for",
"the",
"target",
"or",
"specific",
"subtarget",
"."
] | [
"TriCore"
] | TriCoreSubtarget | getInstrItineraryData | TriCore | MPU | LLVM | 16,773 | 14 | 1 | [] |
[
"<s>",
"bool",
"PPCPassConfig",
"::",
"addPreEmitPass",
"(",
")",
"{",
"PM",
"->",
"add",
"(",
"createPPCBranchSelectionPass",
"(",
")",
")",
";",
"return",
"false",
";",
"}",
"</s>"
] | [
"This",
"pass",
"may",
"be",
"implemented",
"by",
"targets",
"that",
"want",
"to",
"run",
"passes",
"immediately",
"before",
"machine",
"code",
"is",
"emitted",
"."
] | [
"PowerPC",
"PPC",
"PPC"
] | PPCTargetMachine62 | addPreEmitPass | PowerPC | CPU | LLVM | 16,774 | 20 | 1 | [] |
[
"<s>",
"bool",
"HexagonInstrInfo",
"::",
"isPostIncrement",
"(",
"const",
"MachineInstr",
"&",
"MI",
")",
"const",
"{",
"return",
"getAddrMode",
"(",
"MI",
")",
"==",
"HexagonII",
"::",
"PostInc",
";",
"}",
"</s>"
] | [
"Return",
"true",
"for",
"post-incremented",
"instructions",
"."
] | [
"Hexagon",
"Hexagon",
"HexagonII::PostInc"
] | HexagonInstrInfo (2)2 | isPostIncrement | Hexagon | DSP | LLVM | 16,775 | 23 | 1 | [] |
[
"<s>",
"rtx",
"ix86_replace_reg_with_reg",
"(",
"rtx",
"x",
",",
"rtx",
"from",
",",
"rtx",
"to",
")",
"{",
"gcc_checking_assert",
"(",
"REG_P",
"(",
"from",
")",
"&&",
"REG_P",
"(",
"to",
")",
"&&",
"GET_MODE",
"(",
"from",
")",
"==",
"GET_MODE",
"(",... | [
"Replace",
"all",
"occurrences",
"of",
"REG",
"FROM",
"with",
"REG",
"TO",
"in",
"X",
",",
"including",
"occurrences",
"with",
"different",
"modes",
"."
] | [
"i386",
"1"
] | i386-expand1 | ix86_replace_reg_with_reg | i386 | CPU | GCC | 16,776 | 150 | 1 | [] |
[
"<s>",
"bool",
"PPCTTIImpl",
"::",
"enableAggressiveInterleaving",
"(",
"bool",
"LoopHasReductions",
")",
"{",
"if",
"(",
"ST",
"->",
"getCPUDirective",
"(",
")",
"==",
"PPC",
"::",
"DIR_A2",
")",
"return",
"true",
";",
"return",
"LoopHasReductions",
";",
"}",... | [
"Do",
"n't",
"restrict",
"interleaved",
"unrolling",
"to",
"small",
"loops",
"."
] | [
"PowerPC",
"PPC",
"PPC::DIR_A2"
] | PPCTargetTransformInfo1 | enableAggressiveInterleaving | PowerPC | CPU | LLVM | 16,777 | 28 | 1 | [] |
[
"<s>",
"static",
"int",
"pad_groups",
"(",
"FILE",
"*",
"dump",
",",
"int",
"sched_verbose",
",",
"rtx_insn",
"*",
"prev_head_insn",
",",
"rtx_insn",
"*",
"tail",
")",
"{",
"rtx_insn",
"*",
"insn",
",",
"*",
"next_insn",
";",
"rtx",
"nop",
";",
"int",
... | [
"Scan",
"the",
"insn",
"sequence",
"between",
"PREV_HEAD_INSN",
"and",
"TAIL",
"and",
"examine",
"the",
"dispatch",
"group",
"boundaries",
"that",
"the",
"scheduler",
"had",
"marked",
".",
"Pad",
"with",
"nops",
"any",
"dispatch",
"groups",
"which",
"have",
"v... | [
"rs6000",
"0"
] | rs6000 | pad_groups | rs6000 | CPU | GCC | 16,778 | 207 | 1 | [] |
[
"<s>",
"bool",
"AArch64InstrInfo",
"::",
"isGPRCopy",
"(",
"const",
"MachineInstr",
"*",
"MI",
")",
"const",
"{",
"switch",
"(",
"MI",
"->",
"getOpcode",
"(",
")",
")",
"{",
"default",
":",
"break",
";",
"case",
"TargetOpcode",
"::",
"COPY",
":",
"{",
... | [
"Does",
"this",
"instruction",
"rename",
"a",
"GPR",
"without",
"modifying",
"bits",
"?"
] | [
"AArch64",
"AArch64",
"0",
"AArch64::GPR32RegClass",
"AArch64::GPR64RegClass",
"AArch64::ORRXrs",
"1",
"AArch64::XZR",
"4",
"3",
"0",
"\"invalid ORRrs operands\"",
"AArch64::ADDXri",
"2",
"0",
"4",
"3",
"0",
"\"invalid ADDXri operands\""
] | AArch64InstrInfo4 | isGPRCopy | AArch64 | CPU | LLVM | 16,779 | 184 | 1 | [] |
[
"<s>",
"static",
"rtx",
"s390_execute_label",
"(",
"rtx",
"insn",
")",
"{",
"if",
"(",
"INSN_P",
"(",
"insn",
")",
"&&",
"GET_CODE",
"(",
"PATTERN",
"(",
"insn",
")",
")",
"==",
"PARALLEL",
"&&",
"GET_CODE",
"(",
"XVECEXP",
"(",
"PATTERN",
"(",
"insn",... | [
"Check",
"whether",
"INSN",
"is",
"an",
"execute",
".",
"Return",
"the",
"label_ref",
"to",
"its",
"execute",
"target",
"template",
"if",
"so",
",",
"NULL_RTX",
"otherwise",
"."
] | [
"s390",
"0",
"0",
"0",
"0",
"1",
"0",
"0",
"1",
"0",
"0",
"1",
"0",
"0",
"0",
"2",
"0",
"0",
"0",
"0",
"0"
] | s390 | s390_execute_label | s390 | MPU | GCC | 16,780 | 165 | 1 | [] |
[
"<s>",
"int",
"X86TTIImpl",
"::",
"getIntImmCostInst",
"(",
"unsigned",
"Opcode",
",",
"unsigned",
"Idx",
",",
"const",
"APInt",
"&",
"Imm",
",",
"Type",
"*",
"Ty",
",",
"TTI",
"::",
"TargetCostKind",
"CostKind",
",",
"Instruction",
"*",
"Inst",
")",
"{",
... | [
"Return",
"the",
"expected",
"cost",
"of",
"materialization",
"for",
"the",
"given",
"integer",
"immediate",
"of",
"the",
"specified",
"type",
"for",
"a",
"given",
"instruction",
"."
] | [
"X86",
"X86",
"0",
"0U",
"0",
"2",
"0",
"1",
"64",
"0x100000000ULL",
"0xffffffff",
"1",
"1",
"64",
"32",
"1",
"1",
"64",
"0x80000000",
"1",
"1",
"1",
"64",
"X86",
"X86"
] | X86TargetTransformInfo103 | getIntImmCostInst | X86 | CPU | LLVM | 16,781 | 447 | 1 | [] |
[
"<s>",
"void",
"PPCPassConfig",
"::",
"addPreEmitPass2",
"(",
")",
"{",
"addPass",
"(",
"createPPCExpandAtomicPseudoPass",
"(",
")",
")",
";",
"addPass",
"(",
"createPPCBranchSelectionPass",
"(",
")",
")",
";",
"}",
"</s>"
] | [
"Targets",
"may",
"add",
"passes",
"immediately",
"before",
"machine",
"code",
"is",
"emitted",
"in",
"this",
"callback",
"."
] | [
"PowerPC",
"PPC",
"PPC",
"PPC"
] | PPCTargetMachine40 | addPreEmitPass2 | PowerPC | CPU | LLVM | 16,782 | 22 | 1 | [] |
[
"<s>",
"void",
"override_options",
"(",
")",
"{",
"int",
"regno",
";",
"enum",
"machine_mode",
"mode",
";",
"if",
"(",
"!",
"TARGET_BOOLEANS",
"&&",
"TARGET_HARD_FLOAT",
")",
"error",
"(",
"\"boolean registers required for the floating-point option\"",
")",
";",
"xt... | [
"Set",
"global",
"variables",
"as",
"needed",
"for",
"the",
"options",
"enabled",
"."
] | [
"xtensa",
"\"boolean registers required for the floating-point option\"",
"\"l32i\"",
"\"l16ui\"",
"\"l8ui\"",
"\"s32i\"",
"\"s16i\"",
"\"s8i\"",
"1",
"0",
"1",
"0",
"\"-f%s ignored (all code is position independent)\"",
"1",
"\"PIC\"",
"\"pic\"",
"1",
"1",
"1"
] | xtensa2 | override_options | xtensa | MPU | GCC | 16,783 | 422 | 1 | [] |
[
"<s>",
"gimple",
"*",
"fold",
"(",
"gimple_folder",
"&",
"f",
")",
"const",
"override",
"{",
"poly_uint64",
"nelts",
"=",
"TYPE_VECTOR_SUBPARTS",
"(",
"TREE_TYPE",
"(",
"f",
".",
"lhs",
")",
")",
";",
"poly_uint64",
"base",
"=",
"m_base",
"*",
"exact_div",... | [
"Try",
"to",
"fold",
"the",
"call",
".",
"Return",
"the",
"new",
"statement",
"on",
"success",
"and",
"null",
"on",
"failure",
"."
] | [
"aarch64",
"2",
"2",
"3",
"0",
"3"
] | aarch64-sve-builtins-base3 | fold | aarch64 | CPU | GCC | 16,784 | 92 | 1 | [] |
[
"<s>",
"void",
"rs6000_xcoff_asm_globalize_decl_name",
"(",
"FILE",
"*",
"stream",
",",
"tree",
"decl",
")",
"{",
"const",
"char",
"*",
"name",
"=",
"XSTR",
"(",
"XEXP",
"(",
"DECL_RTL",
"(",
"decl",
")",
",",
"0",
")",
",",
"0",
")",
";",
"fputs",
"... | [
"Output",
"assembly",
"language",
"to",
"globalize",
"a",
"symbol",
"from",
"a",
"DECL",
",",
"possibly",
"with",
"visibility",
"."
] | [
"powerpcspe",
"0",
"0"
] | powerpcspe | rs6000_xcoff_asm_globalize_decl_name | powerpcspe | CPU | GCC | 16,785 | 63 | 1 | [] |
[
"<s>",
"bool",
"mips_small_data_pattern_p",
"(",
"rtx",
"op",
")",
"{",
"return",
"for_each_rtx",
"(",
"&",
"op",
",",
"mips_small_data_pattern_1",
",",
"0",
")",
";",
"}",
"</s>"
] | [
"Return",
"true",
"if",
"OP",
"refers",
"to",
"small",
"data",
"symbols",
"directly",
",",
"not",
"through",
"a",
"LO_SUM",
"."
] | [
"mips",
"0"
] | mips3 | mips_small_data_pattern_p | mips | CPU | GCC | 16,786 | 19 | 1 | [] |
[
"<s>",
"void",
"aarch64_sls_emit_blr_function_thunks",
"(",
"FILE",
"*",
"out_file",
")",
"{",
"if",
"(",
"!",
"aarch64_harden_sls_blr_p",
"(",
")",
")",
"return",
";",
"bool",
"any_functions_emitted",
"=",
"false",
";",
"section",
"*",
"save_text_section",
"=",
... | [
"Emit",
"all",
"BLR",
"stubs",
"for",
"this",
"particular",
"function",
".",
"Here",
"we",
"emit",
"all",
"the",
"BLR",
"stubs",
"needed",
"for",
"the",
"current",
"function",
".",
"Since",
"we",
"emit",
"these",
"stubs",
"in",
"a",
"consecutive",
"block",... | [
"aarch64",
"0",
"30",
"0",
"\":\\n\"",
"\"\\t%s\\n\""
] | aarch641 | aarch64_sls_emit_blr_function_thunks | aarch64 | CPU | GCC | 16,787 | 125 | 1 | [] |
[
"<s>",
"unsigned",
"getStackAlignment",
"(",
")",
"const",
"{",
"return",
"stackAlignment",
";",
"}",
"</s>"
] | [
"Returns",
"the",
"minimum",
"alignment",
"known",
"to",
"hold",
"of",
"the",
"stack",
"frame",
"on",
"entry",
"to",
"the",
"function",
"and",
"which",
"must",
"be",
"maintained",
"by",
"every",
"function",
"for",
"this",
"subtarget",
"."
] | [
"ARM"
] | ARMSubtarget (2) | getStackAlignment | ARM | CPU | LLVM | 16,788 | 10 | 1 | [] |
[
"<s>",
"void",
"PPCTargetLowering",
"::",
"computeKnownBitsForTargetNode",
"(",
"const",
"SDValue",
"Op",
",",
"KnownBits",
"&",
"Known",
",",
"const",
"APInt",
"&",
"DemandedElts",
",",
"const",
"SelectionDAG",
"&",
"DAG",
",",
"unsigned",
"Depth",
")",
"const"... | [
"Determine",
"which",
"of",
"the",
"bits",
"specified",
"in",
"Mask",
"are",
"known",
"to",
"be",
"either",
"zero",
"or",
"one",
"and",
"return",
"them",
"in",
"the",
"KnownZero/KnownOne",
"bitsets",
"."
] | [
"PowerPC",
"PPC",
"PPCISD::LBRX",
"2",
"MVT::i16",
"0xFFFF0000",
"ISD::INTRINSIC_WO_CHAIN",
"0",
"Intrinsic::ppc_altivec_vcmpbfp_p",
"Intrinsic::ppc_altivec_vcmpeqfp_p",
"Intrinsic::ppc_altivec_vcmpequb_p",
"Intrinsic::ppc_altivec_vcmpequh_p",
"Intrinsic::ppc_altivec_vcmpequw_p",
"Intrinsi... | PPCISelLowering11 | computeKnownBitsForTargetNode | PowerPC | CPU | LLVM | 16,789 | 272 | 1 | [] |
[
"<s>",
"bool",
"PPCDarwinAsmPrinter",
"::",
"doFinalization",
"(",
"Module",
"&",
"M",
")",
"{",
"bool",
"isPPC64",
"=",
"TM",
".",
"getDataLayout",
"(",
")",
"->",
"getPointerSizeInBits",
"(",
"0",
")",
"==",
"64",
";",
"const",
"TargetLoweringObjectFileMachO... | [
"doFinalization",
"-",
"Virtual",
"method",
"overriden",
"by",
"subclasses",
"to",
"do",
"any",
"necessary",
"clean",
"up",
"after",
"all",
"passes",
"have",
"run",
"."
] | [
"PowerPC",
"PPC",
"PPC",
"0",
"64",
"\"$non_lazy_ptr\"",
"PPC",
"3",
"2",
"0",
"0",
"PPC",
"8",
"4",
"0",
"PPC",
"8",
"4",
"0",
"PPC",
"3",
"2",
"0",
"PPC",
"8",
"4",
"0"
] | PPCAsmPrinter19 | doFinalization | PowerPC | CPU | LLVM | 16,790 | 496 | 1 | [] |
[
"<s>",
"bool",
"SITargetLowering",
"::",
"requiresUniformRegister",
"(",
"MachineFunction",
"&",
"MF",
",",
"const",
"Value",
"*",
"V",
")",
"const",
"{",
"if",
"(",
"const",
"CallInst",
"*",
"CI",
"=",
"dyn_cast",
"<",
"CallInst",
">",
"(",
"V",
")",
")... | [
"Allows",
"target",
"to",
"decide",
"about",
"the",
"register",
"class",
"of",
"the",
"specific",
"value",
"that",
"is",
"live",
"outside",
"the",
"defining",
"block",
"."
] | [
"AMDGPU",
"SI",
"SI",
"SI",
"SI",
"0",
"SI",
"SI",
"16"
] | SIISelLowering12 | requiresUniformRegister | AMDGPU | GPU | LLVM | 16,791 | 210 | 1 | [] |
[
"<s>",
"bool",
"X86AsmPrinter",
"::",
"PrintAsmMemoryOperand",
"(",
"const",
"MachineInstr",
"*",
"MI",
",",
"unsigned",
"OpNo",
",",
"const",
"char",
"*",
"ExtraCode",
",",
"raw_ostream",
"&",
"O",
")",
"{",
"if",
"(",
"MI",
"->",
"getInlineAsmDialect",
"("... | [
"Print",
"the",
"specified",
"operand",
"of",
"MI",
",",
"an",
"INLINEASM",
"instruction",
",",
"using",
"the",
"specified",
"assembler",
"variant",
"as",
"an",
"address",
"."
] | [
"X86",
"X86",
"0",
"1",
"0",
"0",
"\"H\"",
"\"no-rip\""
] | X86AsmPrinter (2)2 | PrintAsmMemoryOperand | X86 | CPU | LLVM | 16,792 | 152 | 1 | [] |
[
"<s>",
"unsigned",
"SIInstrInfo",
"::",
"insertBranch",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"*",
"TBB",
",",
"MachineBasicBlock",
"*",
"FBB",
",",
"ArrayRef",
"<",
"MachineOperand",
">",
"Cond",
",",
"const",
"DebugLoc",
"&",
"DL",
... | [
"Insert",
"branch",
"code",
"into",
"the",
"end",
"of",
"the",
"specified",
"MachineBasicBlock",
"."
] | [
"AMDGPU",
"SI",
"AMDGPU::S_BRANCH",
"4",
"1",
"0",
"0",
"1",
"1",
"1",
"1",
"4",
"1",
"AMDGPU::S_BRANCH",
"1",
"1",
"1",
"8",
"2"
] | SIInstrInfo41 | insertBranch | AMDGPU | GPU | LLVM | 16,793 | 304 | 1 | [] |
[
"<s>",
"virtual",
"const",
"TargetRegisterClass",
"*",
"getCFGStructurizerRegClass",
"(",
"MVT",
"VT",
")",
"const",
"{",
"assert",
"(",
"!",
"\"Unimplemented\"",
")",
";",
"return",
"NULL",
";",
"}",
"</s>"
] | [
"get",
"the",
"register",
"class",
"of",
"the",
"specified",
"type",
"to",
"use",
"in",
"the",
"CFGStructurizer"
] | [
"R600",
"\"Unimplemented\""
] | AMDGPURegisterInfo1 | getCFGStructurizerRegClass | R600 | GPU | LLVM | 16,794 | 21 | 1 | [] |
[
"<s>",
"static",
"void",
"query",
"(",
"const",
"MachineInstr",
"&",
"MI",
",",
"AliasAnalysis",
"&",
"AA",
",",
"bool",
"&",
"Read",
",",
"bool",
"&",
"Write",
",",
"bool",
"&",
"Effects",
",",
"bool",
"&",
"StackPointer",
")",
"{",
"assert",
"(",
"... | [
"Query",
"a",
"line",
"of",
"the",
"assigned",
"virtual",
"register",
"matrix",
"directly",
"."
] | [
"WebAssembly",
"WebAssembly::DIV_S_I32",
"WebAssembly::DIV_S_I64",
"WebAssembly::REM_S_I32",
"WebAssembly::REM_S_I64",
"WebAssembly::DIV_U_I32",
"WebAssembly::DIV_U_I64",
"WebAssembly::REM_U_I32",
"WebAssembly::REM_U_I64",
"WebAssembly::I32_TRUNC_S_F32",
"WebAssembly::I64_TRUNC_S_F32",
"WebAss... | WebAssemblyRegStackify28 | query | WebAssembly | Virtual ISA | LLVM | 16,795 | 401 | 1 | [] |
[
"<s>",
"void",
"SparcTargetLowering",
"::",
"ReplaceNodeResults",
"(",
"SDNode",
"*",
"N",
",",
"SmallVectorImpl",
"<",
"SDValue",
">",
"&",
"Results",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"SDLoc",
"dl",
"(",
"N",
")",
";",
"RTLIB",
"::",
... | [
"ReplaceNodeResults",
"-",
"Replace",
"the",
"results",
"of",
"node",
"with",
"an",
"illegal",
"result",
"type",
"with",
"new",
"values",
"built",
"out",
"of",
"custom",
"code",
"."
] | [
"Sparc",
"Sparc",
"\"Do not know how to custom type legalize this operation!\"",
"ISD::FP_TO_SINT",
"ISD::FP_TO_UINT",
"0",
"MVT::f128",
"0",
"MVT::i64",
"ISD::FP_TO_SINT",
"0",
"1",
"ISD::SINT_TO_FP",
"ISD::UINT_TO_FP",
"0",
"MVT::f128",
"0",
"MVT::i64",
"ISD::SINT_TO_FP",
"0"... | SparcISelLowering14 | ReplaceNodeResults | Sparc | CPU | LLVM | 16,796 | 390 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"Z80TargetLowering",
"::",
"getTargetNodeName",
"(",
"unsigned",
"Opcode",
")",
"const",
"{",
"switch",
"(",
"(",
"Z80ISD",
"::",
"NodeType",
")",
"Opcode",
")",
"{",
"case",
"Z80ISD",
"::",
"FIRST_NUMBER",
":",
"break",
";",
"... | [
"getTargetNodeName",
"-",
"This",
"method",
"returns",
"the",
"name",
"of",
"a",
"target",
"specific"
] | [
"Z80",
"Z80",
"Z80ISD::NodeType",
"Z80ISD::FIRST_NUMBER",
"Z80ISD::RET_FLAG",
"\"Z80ISD::RET_FLAG\""
] | Z80ISelLowering1 | getTargetNodeName | Z80 | MPU | LLVM | 16,797 | 42 | 1 | [] |
[
"<s>",
"const",
"P2TargetMachine",
"&",
"getTargetMachine",
"(",
")",
"{",
"return",
"static_cast",
"<",
"const",
"P2TargetMachine",
"&",
">",
"(",
"TM",
")",
";",
"}",
"</s>"
] | [
"Return",
"the",
"target",
"machine",
"(",
"if",
"available",
")",
"."
] | [
"P2",
"P2",
"P2"
] | P2ISelDAGToDAG | getTargetMachine | P2 | MPU | LLVM | 16,798 | 19 | 1 | [] |
[
"<s>",
"bool",
"AMDGPUTargetMachine",
"::",
"isNoopAddrSpaceCast",
"(",
"unsigned",
"SrcAS",
",",
"unsigned",
"DestAS",
")",
"const",
"{",
"return",
"AMDGPU",
"::",
"isFlatGlobalAddrSpace",
"(",
"SrcAS",
")",
"&&",
"AMDGPU",
"::",
"isFlatGlobalAddrSpace",
"(",
"De... | [
"Returns",
"true",
"if",
"a",
"cast",
"between",
"SrcAS",
"and",
"DestAS",
"is",
"a",
"noop",
"."
] | [
"AMDGPU",
"AMDGPU",
"AMDGPU::isFlatGlobalAddrSpace",
"AMDGPU::isFlatGlobalAddrSpace"
] | AMDGPUTargetMachine (2)1 | isNoopAddrSpaceCast | AMDGPU | GPU | LLVM | 16,799 | 29 | 1 | [] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.