docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM::Q0", "ARM::Q1", "ARM::Q2", "ARM::Q3", "ARM::Q4", "ARM::Q5", "ARM::Q6", "ARM::Q7", "ARM::Q8", "ARM::Q9", "ARM::Q10", "ARM::Q11", "ARM::Q12", "ARM::Q13", "ARM::Q14", "ARM::Q15", "2", "32", "\"Unable to encode MCOperand!\"" ]	ARMMCCodeEmitter1	getMachineOpValue	ARM	CPU	LLVM	16,600	228	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "RISCVInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "RISCVII", ";", "static", "const", "std", "::",...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "RI5CY", "RISCV", "RISCV", "\"riscv-call\"", "\"riscv-plt\"", "\"riscv-lo\"", "\"riscv-hi\"", "\"riscv-pcrel-lo\"", "\"riscv-pcrel-hi\"", "\"riscv-got-hi\"", "\"riscv-tprel-lo\"", "\"riscv-tprel-hi\"", "\"riscv-tprel-add\"", "\"riscv-tls-got-hi\"", "\"riscv-tls-gd-hi\"" ]	RISCVInstrInfo	getSerializableDirectMachineOperandTargetFlags	RI5CY	CPU	LLVM	16,601	120	1	[]
[ "<s>", "int", "arm_regno_class", "(", "int", "regno", ")", "{", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", "regno", "==", "STACK_POINTER_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "regno", "==", "CC_REGNUM", ")", "return", "CC_REG", ";", "...	[ "For", "efficiency", "and", "historical", "reasons", "LO_REGS", ",", "HI_REGS", "and", "CC_REGS", "are", "not", "used", "in", "arm", "mode", "." ]	[ "arm", "8" ]	arm3	arm_regno_class	arm	CPU	GCC	16,602	117	1	[]
[ "<s>", "const", "ARMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine15	getInstrInfo	ARM	CPU	LLVM	16,603	14	1	[]
[ "<s>", "std", "::", "string", "BlackfinIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "bfinIntrinsic::num_bfin_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]	BlackfinIntrinsicInfo2	getName	Blackfin	DSP	LLVM	16,604	84	1	[]
[ "<s>", "MCSection", "", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "TextSection", ";", "}", "</s>" ]	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "SPIRV" ]	SPIRVTargetObjectFile	getExplicitSectionGlobal	SPIRV	Virtual ISA	LLVM	16,605	24	1	[]
[ "<s>", "static", "bool", "sh_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "1", "&&", "(", "!", "TARGET_SHCOMPACT", "\|\|", "current_function_args_info", ".", "stack_regs", "==", "0", ")", "&&", "...	[ "If", "PIC", ",", "we", "can", "not", "make", "sibling", "calls", "to", "global", "functions", "because", "the", "PLT", "requires", "r12", "to", "be", "live", "." ]	[ "sh", "1", "0" ]	sh3	sh_function_ok_for_sibcall	sh	CPU	GCC	16,606	60	1	[]
[ "<s>", "void", "WebAssemblyDebugValueManager", "::", "clone", "(", "MachineInstr", "", "Insert", ",", "unsigned", "NewReg", ")", "{", "MachineBasicBlock", "", "MBB", "=", "Insert", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ...	[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]	[ "WebAssembly", "WebAssembly", "0" ]	WebAssemblyDebugValueManager10	clone	WebAssembly	Virtual ISA	LLVM	16,607	79	1	[]
[ "<s>", "static", "void", "c6x_print_unit_specifier_field", "(", "FILE", "", "file", ",", "rtx_insn", "", "insn", ")", "{", "enum", "attr_units", "units", "=", "get_attr_units", "(", "insn", ")", ";", "enum", "attr_cross", "cross", "=", "get_attr_cross", "(",...	[ "Prints", "the", "unit", "specifier", "field", "." ]	[ "c6x", "1", "2", "1", "2", "\".d%dt%d\"", "\".\"", "\"x\"", "1", "2", "\".%c%d%s\"", "\"x\"", "\"\"" ]	c6x	c6x_print_unit_specifier_field	c6x	VLIW	GCC	16,608	205	1	[]
[ "<s>", "bool", "csky_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE",...	[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "." ]	[ "csky", "1", "0", "1", "0" ]	csky	csky_symbol_mentioned_p	csky	CPU	GCC	16,609	138	1	[]
[ "<s>", "InstructionCost", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "SrcVTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKin...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"" ]	X86TargetTransformInfo (2)1	getGatherScatterOpCost	X86	CPU	LLVM	16,610	258	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "MSP430TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MSP430", "MSP430", "1", "0", "MVT::i8", "0U", "MSP430::GR8RegClass", "0U", "MSP430::GR16RegClass" ]	MSP430ISelLowering15	getRegForInlineAsmConstraint	MSP430	MPU	LLVM	16,611	106	1	[]
[ "<s>", "void", "ix86_emit_swdivsf", "(", "rtx", "res", ",", "rtx", "a", ",", "rtx", "b", ",", "machine_mode", "mode", ")", "{", "rtx", "x0", ",", "x1", ",", "e0", ",", "e1", ";", "x0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "e0", "=", "gen_re...	[ "Output", "code", "to", "perform", "a", "Newton-Rhapson", "approximation", "of", "a", "single", "precision", "floating", "point", "divide", "[", "http", ":", "//en.wikipedia.org/wiki/N-th_root_algorithm", "]", "." ]	[ "i386", "1", "1", "1" ]	i386-expand	ix86_emit_swdivsf	i386	CPU	GCC	16,612	253	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "REGISTER", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "DLX" ]	DLXAsmParser	isReg	DLX	CPU	LLVM	16,613	13	1	[]
[ "<s>", "const", "uint32_t", "*", "SICRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_O32_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "SIC", "SIC" ]	SICRegisterInfo	getCallPreservedMask	SIC	CPU	LLVM	16,614	22	1	[]
[ "<s>", "bool", "SparcAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".byte\"", ")", "return", "parseDirectiveWord", "(", "1", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Sparc", "Sparc", "\".byte\"", "1", "\".half\"", "2", "\".word\"", "4", "\".nword\"", "8", "4", "\".xword\"", "8", "\".register\"", "\".proc\"" ]	SparcAsmParser12	ParseDirective	Sparc	CPU	LLVM	16,615	156	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominat...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM64" ]	ARM64CollectLOH1	getAnalysisUsage	ARM64	CPU	LLVM	16,616	33	1	[]
[ "<s>", "bool", "Z80RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "return", "isInt", "<", "8", ">", "(", "Offset", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "Z80", "Z80", "8" ]	Z80RegisterInfo2	isFrameOffsetLegal	Z80	MPU	LLVM	16,617	28	1	[]
[ "<s>", "const", "TVMSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "TVM", "TVM" ]	TVMTargetMachine	getSubtargetImpl	TVM	Virtual ISA	LLVM	16,618	18	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getTargetNode", "(", "GlobalAddressSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetGlobalAddress", "(", "N", "->...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64ISelLowering105	getTargetNode	AArch64	CPU	LLVM	16,619	45	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "getMaddPatterns", ...	[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo105	getMachineCombinerPatterns	AArch64	CPU	LLVM	16,620	58	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", ",", "bool", "CanDeriveFromPcc", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "if", "...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "RISCV", "RISCV", "RISCVABI::isCheriPureCapABI", "0", "RISCV::PseudoCLLC", "0", "RISCV::PseudoCLGC", "0", "8", "0", "RISCV::PseudoLLA", "0", "RISCV::PseudoLA", "0", "8", "\"Unsupported code model for lowering\"", "RISCVII::MO_HI", "RISCVII::MO_LO", "RISCV::LUI", "0", "RISCV::...	RISCVISelLowering42	getAddr	RISCV	CPU	LLVM	16,621	502	1	[]
[ "<s>", "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "*", "...	[ "Perform", "machine-dependent", "processing", "." ]	[ "s390", "0", "1", "1", "0", "0", "0", "3", "3", "2", "2", "1", "0" ]	s3904	s390_reorg	s390	MPU	GCC	16,622	492	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", ...	[ "Can", "this", "function", "use", "the", "red", "zone", "for", "local", "allocations", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "128" ]	AArch64FrameLowering100	canUseRedZone	AArch64	CPU	LLVM	16,623	97	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "!", "OpToFold", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "R600" ]	SIFoldOperands18	isImm	R600	GPU	LLVM	16,624	11	1	[]
[ "<s>", "unsigned", "WDC65816InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "WDC65816MachineFunctionInfo", "", "WDC65816FI", "=", "MF", "->", "getInfo", "<", "WDC65816MachineFunctionInfo", ">", "(", ")", ";", "return", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "WDC65816", "WDC", "WDC", "WDC", "WDC", "WDC", "WDC", "0", "SP::IntRegsRegClass", "SP::GETPCX" ]	WDC65816InstrInfo	getGlobalBaseReg	WDC65816	MPU	LLVM	16,625	124	1	[]
[ "<s>", "static", "int", "pad_groups", "(", "FILE", "", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "", "prev_head_insn", ",", "rtx_insn", "", "tail", ")", "{", "rtx_insn", "", "insn", ",", "*", "next_insn", ";", "rtx", "nop", ";", "int", ...	[ "Scan", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examine", "the", "dispatch", "group", "boundaries", "that", "the", "scheduler", "had", "marked", ".", "Pad", "with", "nops", "any", "dispatch", "groups", "which", "have", "v...	[ "powerpcspe", "0" ]	powerpcspe	pad_groups	powerpcspe	CPU	GCC	16,626	207	1	[]
[ "<s>", "void", "rs6000_emit_swsqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recip", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "e", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "g", "=", "gen_reg...	[ "Goldschmidt", "'s", "Algorithm", "for", "single/double-precision", "floating", "point", "sqrt", "and", "rsqrt", ".", "Assumes", "no", "trapping", "math", "and", "finite", "arguments", "." ]	[ "powerpcspe", "1", "3", "1", "0", "1", "0" ]	powerpcspe	rs6000_emit_swsqrt	powerpcspe	CPU	GCC	16,627	426	1	[]
[ "<s>", "static", "tree", "arm_handle_cmse_nonsecure_call", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "NULL_TREE", ",", "fntype", "=", "NULL_TREE", ";", "tree", ...	[ "Called", "upon", "detection", "of", "the", "use", "of", "the", "cmse_nonsecure_call", "attribute", ",", "this", "function", "will", "check", "whether", "the", "attribute", "is", "allowed", "here", "and", "will", "add", "the", "attribute", "to", "the", "functi...	[ "arm", "\"%qE attribute ignored without %<-mcmse%> \"", "\"option\"", "\"%qE attribute only applies to base type of a \"", "\"function pointer\"", "\"cmse_nonsecure_call\"" ]	arm	arm_handle_cmse_nonsecure_call	arm	CPU	GCC	16,628	251	1	[]
[ "<s>", "static", "rtx", "moxie_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "", "cum", "<", "8", ")",...	[ "Return", "the", "next", "register", "to", "be", "used", "to", "hold", "a", "function", "argument", "or", "NULL_RTX", "if", "there", "'s", "no", "more", "space", "." ]	[ "moxie", "8" ]	moxie	moxie_function_arg	moxie	CPU	GCC	16,629	45	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo5	getCallPreservedMask	ARM	CPU	LLVM	16,630	56	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Cou...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "AMDGPU", "SI", "0", "0" ]	SIInstrInfo120	removeBranch	AMDGPU	GPU	LLVM	16,631	94	1	[]
[ "<s>", "static", "const", "char", "*", "gen_prefix", "(", "tree", "decl", ")", "{", "if", "(", "DECL_ONE_ONLY", "(", "decl", ")", ")", "return", "NULL", ";", "if", "(", "has_attr", "(", "\"section\"", ",", "decl", ")", ")", "return", "NULL", ";", "if...	[ "Generate", "a", "prefix", "for", "a", "section", "name", ",", "based", "upon", "the", "region", "into", "which", "the", "object", "should", "be", "placed", "." ]	[ "msp430", "\"section\"" ]	msp4303	gen_prefix	msp430	MPU	GCC	16,632	148	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "X86", "X86::TAILJMPm64", "X86::TAILJMPm", "X86::TCRETURNmi", "X86::TCRETURNmi64", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", ...	X86RegisterInfo (2)4	eliminateFrameIndex	X86	CPU	LLVM	16,633	502	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", "{", "unsigned", "Size", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "X86", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]	X86AsmBackend18	applyFixup	X86	CPU	LLVM	16,634	110	1	[]
[ "<s>", "int", "mve_vector_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "enum", "rtx_code", "code", ";", "int", "val", ",", "reg_no", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "int", "reg_no", ...	[ "This", "function", "returns", "TRUE", "on", "matching", "mode", "and", "op.1", ".", "For", "given", "modes", ",", "check", "for", "[", "Rn", "]", ",", "return", "TRUE", "for", "Rn", "<", "=", "LO_REGS.2", ".", "For", "other", "modes", ",", "check", ...	[ "arm", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "127", "2", "0", "254", "4", "0", "508" ]	arm	mve_vector_mem_operand	arm	CPU	GCC	16,635	430	1	[]
[ "<s>", "static", "void", "s390_optimize_register_info", "(", ")", "{", "char", "clobbered_regs", "[", "32", "]", ";", "int", "i", ",", "j", ";", "gcc_assert", "(", "epilogue_completed", ")", ";", "gcc_assert", "(", "!", "cfun", "->", "machine", "->", "spli...	[ "This", "function", "is", "called", "by", "s390_optimize_prologue", "in", "order", "to", "get", "rid", "of", "unnecessary", "GPR", "save/restore", "instructions", ".", "The", "register", "info", "for", "the", "GPRs", "is", "re-computed", "and", "the", "ranges", ...	[ "s390", "32", "0", "32", "0", "6", "6", "16", "0", "0", "16", "1", "15", "1", "16", "1", "16", "1", "0", "16", "1", "15", "1", "16", "1", "16", "1" ]	s3904	s390_optimize_register_info	s390	MPU	GCC	16,636	275	1	[]
[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "", "CallSym", ")", "{", "const", "char", "", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...	[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]	[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...	MipsCCState	isF128SoftLibCall	Mips	CPU	LLVM	16,637	190	1	[]
[ "<s>", "bool", "s390_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "if", "(", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", ...	[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]	[ "s390" ]	s3903	s390_hard_regno_rename_ok	s390	MPU	GCC	16,638	51	1	[]
[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Set p2align Operands ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Set p2align Operands ******\\n\"", "\"******** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...	WebAssemblySetP2AlignOperands10	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,639	247	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "OR1KTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "OR1K", "OR1K", "1", "0", "0U", "OR1K::GPRRegClass" ]	OR1KISelLowering1	getRegForInlineAsmConstraint	OR1K	CPU	LLVM	16,640	81	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PASS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU" ]	SIDebuggerInsertNops1	getPassName	AMDGPU	GPU	LLVM	16,641	11	1	[]
[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "1", "\"eliminateFrameIndex currently requires hasFP\"", "12", "\"Frame offsets outside of the signed 12-bit range not supported\"", "1" ]	RISCVRegisterInfo27	eliminateFrameIndex	RISCV	CPU	LLVM	16,642	176	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "hasReassociableOperands", "(", "const", "MachineInstr", "&", "Inst", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "3", "&&", "Inst"...	[ "Return", "true", "when", "\\P", "Inst", "has", "reassociable", "operands", "in", "the", "same", "\\P", "MBB", "." ]	[ "X86", "X86", "3", "1", "2", "\"Reassociation needs binary operators\"", "X86::EFLAGS", "1", "\"Implicit def isn't flags?\"" ]	X86InstrInfo (2)3	hasReassociableOperands	X86	CPU	LLVM	16,643	102	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Immed", ")", "const", "{", "if", "(", "Immed", "==", "std", "::", "numeric_limits", "<", "int64_t", ">", "::", "min", "(", ")", ")", "return", "false", ";", "Immed", "=",...	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "AArch64", "AArch64", "12", "0", "0xfff", "0", "24", "0" ]	AArch64ISelLowering (2)	isLegalAddImmediate	AArch64	CPU	LLVM	16,644	65	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "Machi...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine	addPreRegAlloc	PowerPC	CPU	LLVM	16,645	35	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "SI", "SI", "4", "0", "SI", "SI", "SI", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]	SIISelLowering114	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	16,646	213	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "....	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]	PPCRegisterInfo (2)1	lowerCRSpilling	PowerPC	CPU	LLVM	16,647	318	1	[]
[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]	MipsCodeEmitter	emitInstruction	Mips	CPU	LLVM	16,648	110	1	[]
[ "<s>", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", ...	[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]	[ "s390", "1", "1", "0", "0", "0", "0", "24", "32", "0", "18", "20", "0", "16", "32", "1" ]	s3903	s390_conditional_register_usage	s390	MPU	GCC	16,649	154	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "Cpu0FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0FrameLowering3	eliminateCallFramePseudoInstr	Cpu0	CPU	LLVM	16,650	22	1	[]
[ "<s>", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumSGPRs", "(", "unsigned", "SGPRs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "80", ")", "return", ...	[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "SGPRs", "SGPRs", "." ]	[ "AMDGPU", "AMDGPU", "80", "10", "88", "9", "100", "8", "7", "48", "10", "56", "9", "64", "8", "72", "7", "80", "6", "5" ]	AMDGPUSubtarget	getOccupancyWithNumSGPRs	AMDGPU	GPU	LLVM	16,651	101	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "R600", "0", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SDIV", "ISD::SREM", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::BRCOND", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::STORE", "ISD::UDIVREM" ]	AMDGPUISelLowering108	LowerOperation	R600	GPU	LLVM	16,652	167	1	[]
[ "<s>", "const", "char", "", "output_387_reg_move", "(", "rtx", "insn", ",", "rtx", "", "operands", ")", "{", "if", "(", "REG_P", "(", "operands", "[", "0", "]", ")", ")", "{", "if", "(", "REG_P", "(", "operands", "[", "1", "]", ")", "&&", "find...	[ "Output", "code", "to", "perform", "an", "x87", "FP", "register", "move", ",", "from", "OPERANDS", "[", "1", "]", "to", "OPERANDS", "[", "0", "]", "." ]	[ "i386", "0", "1", "1", "0", "0", "\"fstp\\t%y0\"", "0", "\"fld%Z1\\t%y1\"", "\"fst\\t%y0\"", "0", "1", "1", "\"fstp%Z0\\t%y0\"", "0", "\"fstp%Z0\\t%y0\\n\\tfld%Z0\\t%y0\"", "\"fst%Z0\\t%y0\"" ]	i3864	output_387_reg_move	i386	CPU	GCC	16,653	163	1	[]
[ "<s>", "MCObjectWriter", "*", "AVRAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createAVRELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";", "}",...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "AVR", "AVR", "AVR" ]	AVRAsmBackend14	createObjectWriter	AVR	MPU	LLVM	16,654	26	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmBackend9	applyFixup	RISCV	CPU	LLVM	16,655	37	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "R600", "SI", "MVT::Other", "AMDGPUAS::LOCAL_ADDRESS", "4", "0", "MVT::i32", "4", "0" ]	SIISelLowering51	allowsMisalignedMemoryAccesses	R600	GPU	LLVM	16,656	90	1	[]
[ "<s>", "bool", "hasStandaloneRem", "(", "EVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "can", "handle", "a", "standalone", "remainder", "operation", "." ]	[ "VE" ]	VEISelLowering	hasStandaloneRem	VE	CPU	LLVM	16,657	12	1	[]
[ "<s>", "char", "", "m32c_output_compare", "(", "rtx_insn", "", "insn", ",", "rtx", "*", "operands", ")", "{", "static", "char", "templ", "[", "]", "=", "\";cmp.b\\t%1,%0\"", ";", "templ", "[", "5", "]", "=", "\" bwll\"", "[", "GET_MODE_SIZE", "(", "GET...	[ "Return", "the", "pattern", "for", "a", "compare", ".", "This", "will", "be", "commented", "out", "if", "the", "compare", "is", "redundant", ",", "else", "a", "normal", "pattern", "is", "returned", ".", "Thus", ",", "the", "assembler", "output", "says", ...	[ "m32c", "\";cmp.b\\t%1,%0\"", "5", "\" bwll\"", "0", "\"cbranch: cmp not needed\\n\"", "\"cbranch: cmp needed: `%s'\\n\"", "1", "1" ]	m32c	m32c_output_compare	m32c	MPU	GCC	16,658	78	1	[]
[ "<s>", "const", "char", "*", "AVRMCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ModifierNames", ")", ",", "std", "::", "end", "(", "ModifierNames", ")", ...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AVR", "AVR" ]	AVRMCExpr	getName	AVR	MPU	LLVM	16,659	75	1	[]
[ "<s>", "void", "WebAssemblyRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "1", "0", "1", "\"Memory offset field overflow\"", "1", "2", "WebAssembly::SP32", "WebAssembly", "WebAssembly::SP32", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::SP32" ]	WebAssemblyRegisterInfo12	eliminateFrameIndex	WebAssembly	Virtual ISA	LLVM	16,660	337	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "SIRegisterInfo", "::", "getCompatibleSubRegClass", "(", "const", "TargetRegisterClass", "", "SuperRC", ",", "const", "TargetRegisterClass", "*", "SubRC", ",", "unsigned", "SubIdx", ")", "const", "{", "const", "TargetRegist...	[ "Returns", "a", "register", "class", "which", "is", "compatible", "with", "SuperRC", ",", "such", "that", "a", "subregister", "exists", "with", "class", "SubRC", "with", "subregister", "index", "SubIdx", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo (3)	getCompatibleSubRegClass	AMDGPU	GPU	LLVM	16,661	51	1	[]
[ "<s>", "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printAbsMem", "(", "MI", ",", "opNum", ",", "O", ")", ";", "}", "</s>" ]	[ "value", "(", "e.g", "." ]	[ "M68k" ]	M68kInstPrinter	printPCRelImm	M68k	MPU	LLVM	16,662	29	1	[]
[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64IS...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\...	AArch64ISelLowering140	getTargetNodeName	AArch64	CPU	LLVM	16,663	472	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "reduceSelectOfFPConstantLoads", "(", "bool", "IsFPSetCC", ")", "const", "{", "return", "!", "IsFPSetCC", "\|\|", "!", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "\|\|", "!", "Subtarget", ".", "hasAVX", "(", ")", ";"...	[ "Return", "true", "if", "it", "is", "profitable", "to", "convert", "a", "select", "of", "FP", "constants", "into", "a", "constant", "pool", "load", "whose", "address", "depends", "on", "the", "select", "condition", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)8	reduceSelectOfFPConstantLoads	X86	CPU	LLVM	16,664	29	1	[]
[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtar...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]	RISCVRegisterInfo1	getCallPreservedMask	RISCV	CPU	LLVM	16,665	100	1	[]
[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine16	addPreEmitPass	Sparc	CPU	LLVM	16,666	163	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy",...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "X86", "X86", "X86", "X86", "4", "4", "0", "1", "0", "1", "8", "0" ]	X86CallLowering10	splitToValueTypes	X86	CPU	LLVM	16,667	257	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedReg...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "VE", "VE", "VE", "VE" ]	VEFrameLowering2	determineCalleeSaves	VE	CPU	LLVM	16,668	66	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "I...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "AArch64", "AArch64", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM", "ISD::FP_TO_SINT", "ISD::TRUNCATE", "ISD::SINT_TO_FP", "AArch64" ]	AArch64FastISel20	fastSelectInstruction	AArch64	CPU	LLVM	16,669	475	1	[]
[ "<s>", "void", "function_expander", "::", "add_mem_operand", "(", "machine_mode", "mode", ",", "unsigned", "argno", ")", "{", "gcc_assert", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", ";", "rtx", "addr", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp",...	[ "Add", "a", "memory", "operand", "with", "mode", "MODE", "and", "address", "ADDR", "." ]	[ "riscv" ]	riscv-vector-builtins	add_mem_operand	riscv	CPU	GCC	16,670	67	1	[]
[ "<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "PowerPC" ]	PPCSubtarget (2)	getInstrItineraryData	PowerPC	CPU	LLVM	16,671	12	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]	AArch64ISelLowering114	getOptimalMemOpType	AArch64	CPU	LLVM	16,672	222	1	[]
[ "<s>", "static", "bool", "m68k_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "interrupt_handler", ")", "{", "if", "(", "flag_pic", "&&", "regno", "==", "PIC_REG", ")", "{", "if", "(", "crtl", "->", "saves_all_registers", ")", "return", "true", "...	[ "Refer", "to", "the", "array", "`", "regs_ever_live", "'", "to", "determine", "which", "registers", "to", "save", ";", "`", "regs_ever_live", "[", "I", "]", "'", "is", "nonzero", "if", "register", "number", "I", "is", "ever", "used", "in", "the", "functi...	[ "m68k", "0" ]	m68k	m68k_save_reg	m68k	MPU	GCC	16,673	170	1	[]
[ "<s>", "unsigned", "GCNTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "RCID", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "AMDGPU", "4" ]	AMDGPUTargetTransformInfo (2)1	getNumberOfRegisters	AMDGPU	GPU	LLVM	16,674	14	1	[]
[ "<s>", "void", "SIScheduleBlock", "::", "releaseSuccessors", "(", "SUnit", "", "SU", ",", "bool", "InOrOutBlock", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "SUnit", "", "SuccSU", "=", "Succ", ".", "getSUnit", "(",...	[ "releaseSuccessors", "-", "Call", "releaseSucc", "on", "each", "of", "SU", "'s", "successors", "." ]	[ "AMDGPU", "SI", "0" ]	SIMachineScheduler15	releaseSuccessors	AMDGPU	GPU	LLVM	16,675	76	1	[]
[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "auto", "cloneIfNew", "=", "[", "NewMI", "]", "(", ...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "SystemZ", "SystemZ", "SystemZ::SELRMux", "SystemZ::SELFHR", "SystemZ::SELR", "SystemZ::SELGR", "SystemZ::LOCRMux", "SystemZ::LOCFHR", "SystemZ::LOCR", "SystemZ::LOCGR", "3", "4", "4" ]	SystemZInstrInfo16	commuteInstructionImpl	SystemZ	CPU	LLVM	16,676	197	1	[]
[ "<s>", "bool", "GBZ80InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "%", "2", "==", "0", ")", "&&", "\"Invalid GBZ80 branch co...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "GBZ80", "GB", "2", "0", "\"Invalid GBZ80 branch condition!\"" ]	GBZ80InstrInfo	reverseBranchCondition	GBZ80	MPU	LLVM	16,677	39	1	[]
[ "<s>", "static", "bool", "aarch64_use_new_vector_costs_p", "(", ")", "{", "return", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_USE_NEW_VECTOR_COSTS", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "current", "CPU", "should", "use", "the", "new", "costs", "defined", "in", "GCC", "11", ".", "This", "should", "be", "removed", "for", "GCC", "12", "and", "above", ",", "with", "the", "costs", "applying", "to", "all", "CP...	[ "aarch64" ]	aarch641	aarch64_use_new_vector_costs_p	aarch64	CPU	GCC	16,678	16	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PTX" ]	PTXRegAlloc	runOnMachineFunction	PTX	GPU	LLVM	16,679	13	1	[]
[ "<s>", "bool", "SIFixSGPRLiveRanges", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "static_cast", "<", "co...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "SI", "SI", "SI", "0", "1", "1" ]	SIFixSGPRLiveRanges3	runOnMachineFunction	R600	GPU	LLVM	16,680	302	1	[]
[ "<s>", "rtx", "ix86_zero_extend_to_Pmode", "(", "rtx", "exp", ")", "{", "rtx", "r", ";", "if", "(", "GET_MODE", "(", "exp", ")", "==", "VOIDmode", ")", "return", "force_reg", "(", "Pmode", ",", "exp", ")", ";", "if", "(", "GET_MODE", "(", "exp", ")",...	[ "Zero", "extend", "possibly", "SImode", "EXP", "to", "Pmode", "register", "." ]	[ "i386" ]	i3863	ix86_zero_extend_to_Pmode	i386	CPU	GCC	16,681	65	1	[]
[ "<s>", "int", "immediate_load_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "CONSTANT_P", "(", "op", ")", ")", "{", "enum", "immediate_class", "c", "=", "classify_immediate", "(", "op", ",", "mode", ")", ";", "return", "c", "=...	[ "Return", "true", "when", "OP", "can", "be", "loaded", "by", "one", "of", "the", "il", "instructions", ",", "or", "when", "flow2", "is", "not", "completed", "and", "OP", "can", "be", "loaded", "using", "ilhu", "and", "iohl", "." ]	[ "spu", "0" ]	spu	immediate_load_p	spu	MPU	GCC	16,682	58	1	[]
[ "<s>", "rtx", "arc_rewrite_small_data", "(", "rtx", "op", ")", "{", "op", "=", "arc_rewrite_small_data_1", "(", "op", ")", ";", "if", "(", "MEM_P", "(", "op", ")", "&&", "!", "LEGITIMATE_SMALL_DATA_ADDRESS_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", ...	[ "If", "possible", ",", "rewrite", "OP", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]	[ "arc", "0", "0" ]	arc7	arc_rewrite_small_data	arc	MPU	GCC	16,683	72	1	[]
[ "<s>", "SDNode", "", "MBlazeDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "("...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "MBlaze", "MBlaze", "ISD::GLOBAL_OFFSET_TABLE", "ISD::FrameIndex", "0", "MVT::i32", "0", "MBlaze::ADDIK", "MBlazeISD::JmpLink", "0", "1", "MBlaze::R20", "MVT::i32", "0", "0", "MBlaze::R15", "MVT::i32", "MBlaze::LW", "MVT::i32", "MVT::Other", "0", "1", "MBlaze::BRLID", "...	MBlazeISelDAGToDAG	Select	MBlaze	MPU	LLVM	16,684	487	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "execute_tag_collision_avoidance", "(", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "aarch64", "0" ]	falkor-tag-collision-avoidance	execute	aarch64	CPU	GCC	16,685	17	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "RI5CY" ]	RISCVRegisterInfo	requiresFrameIndexScavenging	RI5CY	CPU	LLVM	16,686	15	1	[]
[ "<s>", "const", "char", "", "avr_out_lshrpsi3", "(", "rtx_insn", "", "insn", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "int", "dest", "=", "REGNO", "(", "op", "[", "0", "]", ")", ";", "int", "src", "=", "REGNO", "(", "op", "["...	[ "24-bit", "logic", "shift", "right" ]	[ "avr", "0", "1", "2", "0", "2", "8", "\"mov %A0,%B1\"", "\"mov %B0,%C1\"", "\"clr %C0\"", "3", "\"clr %C0\"", "\"mov %B0,%C1\"", "\"mov %A0,%B1\"", "3", "16", "2", "\"mov %A0,%C1\"", "1", "\"clr %B0\"", "\"clr %C0\"", "2", "2", "24", "23", "\"clr %A0\"", "\"sbrc %...	avr	avr_out_lshrpsi3	avr	MPU	GCC	16,687	211	1	[]
[ "<s>", "BitVector", "WDC65816RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "WDC", "::", "P", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "WDC65816", "WDC", "WDC::P", "WDC::S", "WDC::D", "WDC::K", "WDC::B", "WDC::PC", "WDC::dpI32_0" ]	WDC65816RegisterInfo	getReservedRegs	WDC65816	MPU	LLVM	16,688	87	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "assert", "(", "!", "IsBaseSet", "&&", "\"Base cannot be reset\"", ")", ";", "Base", ".", "Reg", "=", "Reg",...	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "WebAssembly", "\"Invalid base register access!\"", "\"Base cannot be reset\"" ]	WebAssemblyFastISel (2)2	setReg	WebAssembly	Virtual ISA	LLVM	16,689	35	1	[]
[ "<s>", "bool", "SparcAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Sparc", "Sparc", "0", "1", "0", "0" ]	SparcAsmPrinter12	PrintAsmOperand	Sparc	CPU	LLVM	16,690	97	1	[]
[ "<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "Patmos" ]	PatmosTargetMachine1	isNoopAddrSpaceCast	Patmos	VLIW	LLVM	16,691	16	1	[]
[ "<s>", "bool", "MipsCallEntry", "::", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]	[ "Mips", "Mips" ]	MipsMachineFunction	mayAlias	Mips	CPU	LLVM	16,692	15	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo10	isSchedulingBoundary	Hexagon	DSP	LLVM	16,693	114	1	[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass", "ARM::ZR" ]	ARMBaseRegisterInfo17	getReservedRegs	ARM	CPU	LLVM	16,694	260	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips" ]	MipsISelLowering (2)4	CanLowerReturn	Mips	CPU	LLVM	16,695	66	1	[]
[ "<s>", "static", "bool", "visium_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "tree", "type", "=", "arg", ".", "type", ";", "return", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "\|\|", "TR...	[ "Return", "true", "if", "an", "argument", "must", "be", "passed", "by", "indirect", "reference", "." ]	[ "visium" ]	visium	visium_pass_by_reference	visium	Virtual ISA	GCC	16,696	37	1	[]
[ "<s>", "virtual", "MachineInstr", "", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Mips", "0" ]	MipsInstrInfo30	foldMemoryOperandImpl	Mips	CPU	LLVM	16,697	31	1	[]
[ "<s>", "int", "tilepro_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "total_size", "=", "compute_total_frame_size", "(", ")", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")...	[ "Implement", "INITIAL_ELIMINATION_OFFSET", "." ]	[ "tilepro" ]	tilepro	tilepro_initial_elimination_offset	tilepro	VLIW	GCC	16,698	111	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget	enableMachineScheduler	PowerPC	CPU	LLVM	16,699	12	1	[]

[ "<s>", "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM::Q0", "ARM::Q1", "ARM::Q2", "ARM::Q3", "ARM::Q4", "ARM::Q5", "ARM::Q6", "ARM::Q7", "ARM::Q8", "ARM::Q9", "ARM::Q10", "ARM::Q11", "ARM::Q12", "ARM::Q13", "ARM::Q14", "ARM::Q15", "2", "32", "\"Unable to encode MCOperand!\"" ]

ARMMCCodeEmitter1

getMachineOpValue

ARM

CPU

LLVM

16,600

228

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "RISCVInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "RISCVII", ";", "static", "const", "std", "::",...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "RI5CY", "RISCV", "RISCV", "\"riscv-call\"", "\"riscv-plt\"", "\"riscv-lo\"", "\"riscv-hi\"", "\"riscv-pcrel-lo\"", "\"riscv-pcrel-hi\"", "\"riscv-got-hi\"", "\"riscv-tprel-lo\"", "\"riscv-tprel-hi\"", "\"riscv-tprel-add\"", "\"riscv-tls-got-hi\"", "\"riscv-tls-gd-hi\"" ]

RISCVInstrInfo

getSerializableDirectMachineOperandTargetFlags

RI5CY

CPU

LLVM

16,601

120

1

[]

[ "<s>", "int", "arm_regno_class", "(", "int", "regno", ")", "{", "if", "(", "TARGET_THUMB", ")", "{", "if", "(", "regno", "==", "STACK_POINTER_REGNUM", ")", "return", "STACK_REG", ";", "if", "(", "regno", "==", "CC_REGNUM", ")", "return", "CC_REG", ";", "...

[ "For", "efficiency", "and", "historical", "reasons", "LO_REGS", ",", "HI_REGS", "and", "CC_REGS", "are", "not", "used", "in", "arm", "mode", "." ]

[ "arm", "8" ]

arm3

arm_regno_class

arm

CPU

GCC

16,602

117

1

[]

[ "<s>", "const", "ARMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine15

getInstrInfo

ARM

CPU

LLVM

16,603

14

1

[]

[ "<s>", "std", "::", "string", "BlackfinIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "numTys", ")", "const", "{", "static", "const", "char", "*", "const", "names", "[", "]", "=", "{", "}", ";...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "Blackfin", "\"Blackfin intrinsics are not overloaded\"", "Intrinsic::num_intrinsics", "0", "bfinIntrinsic::num_bfin_intrinsics", "\"Invalid intrinsic ID\"", "Intrinsic::num_intrinsics" ]

BlackfinIntrinsicInfo2

getName

Blackfin

DSP

LLVM

16,604

84

1

[]

[ "<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "TextSection", ";", "}", "</s>" ]

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "SPIRV" ]

SPIRVTargetObjectFile

getExplicitSectionGlobal

SPIRV

Virtual ISA

LLVM

16,605

24

1

[]

[ "<s>", "static", "bool", "sh_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "1", "&&", "(", "!", "TARGET_SHCOMPACT", "||", "current_function_args_info", ".", "stack_regs", "==", "0", ")", "&&", "...

[ "If", "PIC", ",", "we", "can", "not", "make", "sibling", "calls", "to", "global", "functions", "because", "the", "PLT", "requires", "r12", "to", "be", "live", "." ]

[ "sh", "1", "0" ]

sh3

sh_function_ok_for_sibcall

sh

CPU

GCC

16,606

60

1

[]

[ "<s>", "void", "WebAssemblyDebugValueManager", "::", "clone", "(", "MachineInstr", "*", "Insert", ",", "unsigned", "NewReg", ")", "{", "MachineBasicBlock", "*", "MBB", "=", "Insert", "->", "getParent", "(", ")", ";", "MachineFunction", "*", "MF", "=", "MBB", ...

[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]

[ "WebAssembly", "WebAssembly", "0" ]

WebAssemblyDebugValueManager10

clone

WebAssembly

Virtual ISA

LLVM

16,607

79

1

[]

[ "<s>", "static", "void", "c6x_print_unit_specifier_field", "(", "FILE", "*", "file", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_units", "units", "=", "get_attr_units", "(", "insn", ")", ";", "enum", "attr_cross", "cross", "=", "get_attr_cross", "(",...

[ "Prints", "the", "unit", "specifier", "field", "." ]

[ "c6x", "1", "2", "1", "2", "\".d%dt%d\"", "\".\"", "\"x\"", "1", "2", "\".%c%d%s\"", "\"x\"", "\"\"" ]

c6x

c6x_print_unit_specifier_field

c6x

VLIW

GCC

16,608

205

1

[]

[ "<s>", "bool", "csky_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "return", "true", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE",...

[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "." ]

[ "csky", "1", "0", "1", "0" ]

csky

csky_symbol_mentioned_p

csky

CPU

GCC

16,609

138

1

[]

[ "<s>", "InstructionCost", "X86TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "SrcVTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKin...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "X86", "X86", "1", "\"Unexpected data type for Gather/Scatter\"", "\"Unexpected type for Ptr argument\"" ]

X86TargetTransformInfo (2)1

getGatherScatterOpCost

X86

CPU

LLVM

16,610

258

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MSP430TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MSP430", "MSP430", "1", "0", "MVT::i8", "0U", "MSP430::GR8RegClass", "0U", "MSP430::GR16RegClass" ]

MSP430ISelLowering15

getRegForInlineAsmConstraint

MSP430

MPU

LLVM

16,611

106

1

[]

[ "<s>", "void", "ix86_emit_swdivsf", "(", "rtx", "res", ",", "rtx", "a", ",", "rtx", "b", ",", "machine_mode", "mode", ")", "{", "rtx", "x0", ",", "x1", ",", "e0", ",", "e1", ";", "x0", "=", "gen_reg_rtx", "(", "mode", ")", ";", "e0", "=", "gen_re...

[ "Output", "code", "to", "perform", "a", "Newton-Rhapson", "approximation", "of", "a", "single", "precision", "floating", "point", "divide", "[", "http", ":", "//en.wikipedia.org/wiki/N-th_root_algorithm", "]", "." ]

[ "i386", "1", "1", "1" ]

i386-expand

ix86_emit_swdivsf

i386

CPU

GCC

16,612

253

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "REGISTER", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "DLX" ]

DLXAsmParser

isReg

DLX

CPU

LLVM

16,613

13

1

[]

[ "<s>", "const", "uint32_t", "*", "SICRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_O32_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "SIC", "SIC" ]

SICRegisterInfo

getCallPreservedMask

SIC

CPU

LLVM

16,614

22

1

[]

[ "<s>", "bool", "SparcAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".byte\"", ")", "return", "parseDirectiveWord", "(", "1", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Sparc", "Sparc", "\".byte\"", "1", "\".half\"", "2", "\".word\"", "4", "\".nword\"", "8", "4", "\".xword\"", "8", "\".register\"", "\".proc\"" ]

SparcAsmParser12

ParseDirective

Sparc

CPU

LLVM

16,615

156

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominat...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM64" ]

ARM64CollectLOH1

getAnalysisUsage

ARM64

CPU

LLVM

16,616

33

1

[]

[ "<s>", "bool", "Z80RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "return", "isInt", "<", "8", ">", "(", "Offset", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "Z80", "Z80", "8" ]

Z80RegisterInfo2

isFrameOffsetLegal

Z80

MPU

LLVM

16,617

28

1

[]

[ "<s>", "const", "TVMSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "TVM", "TVM" ]

TVMTargetMachine

getSubtargetImpl

TVM

Virtual ISA

LLVM

16,618

18

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getTargetNode", "(", "GlobalAddressSDNode", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flag", ")", "const", "{", "return", "DAG", ".", "getTargetGlobalAddress", "(", "N", "->...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64ISelLowering105

getTargetNode

AArch64

CPU

LLVM

16,619

45

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "getMachineCombinerPatterns", "(", "MachineInstr", "&", "Root", ",", "SmallVectorImpl", "<", "MachineCombinerPattern", ">", "&", "Patterns", ",", "bool", "DoRegPressureReduce", ")", "const", "{", "if", "(", "getMaddPatterns", ...

[ "Return", "true", "when", "there", "is", "potentially", "a", "faster", "code", "sequence", "for", "an", "instruction", "chain", "ending", "in", "Root", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo105

getMachineCombinerPatterns

AArch64

CPU

LLVM

16,620

58

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", ",", "bool", "CanDeriveFromPcc", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "if", "...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "RISCV", "RISCV", "RISCVABI::isCheriPureCapABI", "0", "RISCV::PseudoCLLC", "0", "RISCV::PseudoCLGC", "0", "8", "0", "RISCV::PseudoLLA", "0", "RISCV::PseudoLA", "0", "8", "\"Unsupported code model for lowering\"", "RISCVII::MO_HI", "RISCVII::MO_LO", "RISCV::LUI", "0", "RISCV::...

RISCVISelLowering42

getAddr

RISCV

CPU

LLVM

16,621

502

1

[]

[ "<s>", "static", "void", "s390_reorg", "(", "void", ")", "{", "bool", "pool_overflow", "=", "false", ";", "int", "hw_before", ",", "hw_after", ";", "split_all_insns_noflow", "(", ")", ";", "for", "(", ";", ";", ")", "{", "struct", "constant_pool", "*", "...

[ "Perform", "machine-dependent", "processing", "." ]

[ "s390", "0", "1", "1", "0", "0", "0", "3", "3", "2", "2", "1", "0" ]

s3904

s390_reorg

s390

MPU

GCC

16,622

492

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", ...

[ "Can", "this", "function", "use", "the", "red", "zone", "for", "local", "allocations", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "128" ]

AArch64FrameLowering100

canUseRedZone

AArch64

CPU

LLVM

16,623

97

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "!", "OpToFold", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "R600" ]

SIFoldOperands18

isImm

R600

GPU

LLVM

16,624

11

1

[]

[ "<s>", "unsigned", "WDC65816InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "WDC65816MachineFunctionInfo", "*", "WDC65816FI", "=", "MF", "->", "getInfo", "<", "WDC65816MachineFunctionInfo", ">", "(", ")", ";", "return", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "WDC65816", "WDC", "WDC", "WDC", "WDC", "WDC", "WDC", "0", "SP::IntRegsRegClass", "SP::GETPCX" ]

WDC65816InstrInfo

getGlobalBaseReg

WDC65816

MPU

LLVM

16,625

124

1

[]

[ "<s>", "static", "int", "pad_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx_insn", "*", "prev_head_insn", ",", "rtx_insn", "*", "tail", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next_insn", ";", "rtx", "nop", ";", "int", ...

[ "Scan", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examine", "the", "dispatch", "group", "boundaries", "that", "the", "scheduler", "had", "marked", ".", "Pad", "with", "nops", "any", "dispatch", "groups", "which", "have", "v...

[ "powerpcspe", "0" ]

powerpcspe

pad_groups

powerpcspe

CPU

GCC

16,626

207

1

[]

[ "<s>", "void", "rs6000_emit_swsqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recip", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "e", "=", "gen_reg_rtx", "(", "mode", ")", ";", "rtx", "g", "=", "gen_reg...

[ "Goldschmidt", "'s", "Algorithm", "for", "single/double-precision", "floating", "point", "sqrt", "and", "rsqrt", ".", "Assumes", "no", "trapping", "math", "and", "finite", "arguments", "." ]

[ "powerpcspe", "1", "3", "1", "0", "1", "0" ]

powerpcspe

rs6000_emit_swsqrt

powerpcspe

CPU

GCC

16,627

426

1

[]

[ "<s>", "static", "tree", "arm_handle_cmse_nonsecure_call", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "NULL_TREE", ",", "fntype", "=", "NULL_TREE", ";", "tree", ...

[ "Called", "upon", "detection", "of", "the", "use", "of", "the", "cmse_nonsecure_call", "attribute", ",", "this", "function", "will", "check", "whether", "the", "attribute", "is", "allowed", "here", "and", "will", "add", "the", "attribute", "to", "the", "functi...

[ "arm", "\"%qE attribute ignored without %<-mcmse%> \"", "\"option\"", "\"%qE attribute only applies to base type of a \"", "\"function pointer\"", "\"cmse_nonsecure_call\"" ]

arm

arm_handle_cmse_nonsecure_call

arm

CPU

GCC

16,628

251

1

[]

[ "<s>", "static", "rtx", "moxie_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "(", "*", "cum", "<", "8", ")",...

[ "Return", "the", "next", "register", "to", "be", "used", "to", "hold", "a", "function", "argument", "or", "NULL_RTX", "if", "there", "'s", "no", "more", "space", "." ]

[ "moxie", "8" ]

moxie

moxie_function_arg

moxie

CPU

GCC

16,629

45

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo5

getCallPreservedMask

ARM

CPU

LLVM

16,630

56

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Cou...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "AMDGPU", "SI", "0", "0" ]

SIInstrInfo120

removeBranch

AMDGPU

GPU

LLVM

16,631

94

1

[]

[ "<s>", "static", "const", "char", "*", "gen_prefix", "(", "tree", "decl", ")", "{", "if", "(", "DECL_ONE_ONLY", "(", "decl", ")", ")", "return", "NULL", ";", "if", "(", "has_attr", "(", "\"section\"", ",", "decl", ")", ")", "return", "NULL", ";", "if...

[ "Generate", "a", "prefix", "for", "a", "section", "name", ",", "based", "upon", "the", "region", "into", "which", "the", "object", "should", "be", "placed", "." ]

[ "msp430", "\"section\"" ]

msp4303

gen_prefix

msp430

MPU

GCC

16,632

148

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "X86", "X86::TAILJMPm64", "X86::TAILJMPm", "X86::TCRETURNmi", "X86::TCRETURNmi64", "0", "0", "X86::LEA64_32r", "X86::GR32RegClass", "X86", "64", "\"Expected the FP as base register\"", "1", "1", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", ...

X86RegisterInfo (2)4

eliminateFrameIndex

X86

CPU

LLVM

16,633

502

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "override", "{", "unsigned", "Size", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "X86", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]

X86AsmBackend18

applyFixup

X86

CPU

LLVM

16,634

110

1

[]

[ "<s>", "int", "mve_vector_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "enum", "rtx_code", "code", ";", "int", "val", ",", "reg_no", ";", "if", "(", "REG_P", "(", "op", ")", ")", "{", "int", "reg_no", ...

[ "This", "function", "returns", "TRUE", "on", "matching", "mode", "and", "op.1", ".", "For", "given", "modes", ",", "check", "for", "[", "Rn", "]", ",", "return", "TRUE", "for", "Rn", "<", "=", "LO_REGS.2", ".", "For", "other", "modes", ",", "check", ...

[ "arm", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "127", "2", "0", "254", "4", "0", "508" ]

arm

mve_vector_mem_operand

arm

CPU

GCC

16,635

430

1

[]

[ "<s>", "static", "void", "s390_optimize_register_info", "(", ")", "{", "char", "clobbered_regs", "[", "32", "]", ";", "int", "i", ",", "j", ";", "gcc_assert", "(", "epilogue_completed", ")", ";", "gcc_assert", "(", "!", "cfun", "->", "machine", "->", "spli...

[ "This", "function", "is", "called", "by", "s390_optimize_prologue", "in", "order", "to", "get", "rid", "of", "unnecessary", "GPR", "save/restore", "instructions", ".", "The", "register", "info", "for", "the", "GPRs", "is", "re-computed", "and", "the", "ranges", ...

[ "s390", "32", "0", "32", "0", "6", "6", "16", "0", "0", "16", "1", "15", "1", "16", "1", "16", "1", "0", "16", "1", "15", "1", "16", "1", "16", "1" ]

s3904

s390_optimize_register_info

s390

MPU

GCC

16,636

275

1

[]

[ "<s>", "static", "bool", "isF128SoftLibCall", "(", "const", "char", "*", "CallSym", ")", "{", "const", "char", "*", "const", "LibCalls", "[", "]", "=", "{", "\"__addtf3\"", ",", "\"__divtf3\"", ",", "\"__eqtf2\"", ",", "\"__extenddftf2\"", ",", "\"__extendsftf...

[ "This", "function", "returns", "true", "if", "CallSym", "is", "a", "long", "double", "emulation", "routine", "." ]

[ "Mips", "\"__addtf3\"", "\"__divtf3\"", "\"__eqtf2\"", "\"__extenddftf2\"", "\"__extendsftf2\"", "\"__fixtfdi\"", "\"__fixtfsi\"", "\"__fixtfti\"", "\"__fixunstfdi\"", "\"__fixunstfsi\"", "\"__fixunstfti\"", "\"__floatditf\"", "\"__floatsitf\"", "\"__floattitf\"", "\"__floatunditf\"", ...

MipsCCState

isF128SoftLibCall

Mips

CPU

LLVM

16,637

190

1

[]

[ "<s>", "bool", "s390_hard_regno_rename_ok", "(", "unsigned", "int", "old_reg", ",", "unsigned", "int", "new_reg", ")", "{", "if", "(", "cfun", "->", "machine", "->", "base_reg", ")", "if", "(", "REGNO", "(", "cfun", "->", "machine", "->", "base_reg", ")", ...

[ "Return", "nonzero", "if", "register", "OLD_REG", "can", "be", "renamed", "to", "register", "NEW_REG", "." ]

[ "s390" ]

s3903

s390_hard_regno_rename_ok

s390

MPU

GCC

16,638

51

1

[]

[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Set p2align Operands **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Set p2align Operands **********\\n\"", "\"********** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...

WebAssemblySetP2AlignOperands10

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,639

247

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "OR1KTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "OR1K", "OR1K", "1", "0", "0U", "OR1K::GPRRegClass" ]

OR1KISelLowering1

getRegForInlineAsmConstraint

OR1K

CPU

LLVM

16,640

81

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PASS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU" ]

SIDebuggerInsertNops1

getPassName

AMDGPU

GPU

LLVM

16,641

11

1

[]

[ "<s>", "void", "RISCVRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "RISCV", "RISCV", "0", "\"Unexpected non-zero SPAdj value\"", "1", "\"eliminateFrameIndex currently requires hasFP\"", "12", "\"Frame offsets outside of the signed 12-bit range not supported\"", "1" ]

RISCVRegisterInfo27

eliminateFrameIndex

RISCV

CPU

LLVM

16,642

176

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "hasReassociableOperands", "(", "const", "MachineInstr", "&", "Inst", ",", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "assert", "(", "Inst", ".", "getNumExplicitOperands", "(", ")", "==", "3", "&&", "Inst"...

[ "Return", "true", "when", "\\P", "Inst", "has", "reassociable", "operands", "in", "the", "same", "\\P", "MBB", "." ]

[ "X86", "X86", "3", "1", "2", "\"Reassociation needs binary operators\"", "X86::EFLAGS", "1", "\"Implicit def isn't flags?\"" ]

X86InstrInfo (2)3

hasReassociableOperands

X86

CPU

LLVM

16,643

102

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Immed", ")", "const", "{", "if", "(", "Immed", "==", "std", "::", "numeric_limits", "<", "int64_t", ">", "::", "min", "(", ")", ")", "return", "false", ";", "Immed", "=",...

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "AArch64", "AArch64", "12", "0", "0xfff", "0", "24", "0" ]

AArch64ISelLowering (2)

isLegalAddImmediate

AArch64

CPU

LLVM

16,644

65

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "initializePPCVSXFMAMutatePass", "(", "*", "PassRegistry", "::", "getPassRegistry", "(", ")", ")", ";", "insertPass", "(", "VSXFMAMutateEarly", "?", "&", "RegisterCoalescerID", ":", "&", "Machi...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine

addPreRegAlloc

PowerPC

CPU

LLVM

16,645

35

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "SI", "SI", "4", "0", "SI", "SI", "SI", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]

SIISelLowering114

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

16,646

213

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "....

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]

PPCRegisterInfo (2)1

lowerCRSpilling

PowerPC

CPU

LLVM

16,647

318

1

[]

[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "MachineBasicBlock", "::", "instr_iterator", "MI", ",", "MachineBasicBlock", "&", "MBB", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]

MipsCodeEmitter

emitInstruction

Mips

CPU

LLVM

16,648

110

1

[]

[ "<s>", "void", "s390_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "if", "(", "flag_pic", ")", "{", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "call_used_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", ...

[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]

[ "s390", "1", "1", "0", "0", "0", "0", "24", "32", "0", "18", "20", "0", "16", "32", "1" ]

s3903

s390_conditional_register_usage

s390

MPU

GCC

16,649

154

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "Cpu0FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0FrameLowering3

eliminateCallFramePseudoInstr

Cpu0

CPU

LLVM

16,650

22

1

[]

[ "<s>", "unsigned", "GCNSubtarget", "::", "getOccupancyWithNumSGPRs", "(", "unsigned", "SGPRs", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "VOLCANIC_ISLANDS", ")", "{", "if", "(", "SGPRs", "<=", "80", ")", "return", ...

[ "Return", "the", "maximum", "number", "of", "waves", "per", "SIMD", "for", "kernels", "using", "SGPRs", "SGPRs", "." ]

[ "AMDGPU", "AMDGPU", "80", "10", "88", "9", "100", "8", "7", "48", "10", "56", "9", "64", "8", "72", "7", "80", "6", "5" ]

AMDGPUSubtarget

getOccupancyWithNumSGPRs

AMDGPU

GPU

LLVM

16,651

101

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "R600", "0", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SDIV", "ISD::SREM", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::BRCOND", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::STORE", "ISD::UDIVREM" ]

AMDGPUISelLowering108

LowerOperation

R600

GPU

LLVM

16,652

167

1

[]

[ "<s>", "const", "char", "*", "output_387_reg_move", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "if", "(", "REG_P", "(", "operands", "[", "0", "]", ")", ")", "{", "if", "(", "REG_P", "(", "operands", "[", "1", "]", ")", "&&", "find...

[ "Output", "code", "to", "perform", "an", "x87", "FP", "register", "move", ",", "from", "OPERANDS", "[", "1", "]", "to", "OPERANDS", "[", "0", "]", "." ]

[ "i386", "0", "1", "1", "0", "0", "\"fstp\\t%y0\"", "0", "\"fld%Z1\\t%y1\"", "\"fst\\t%y0\"", "0", "1", "1", "\"fstp%Z0\\t%y0\"", "0", "\"fstp%Z0\\t%y0\\n\\tfld%Z0\\t%y0\"", "\"fst%Z0\\t%y0\"" ]

i3864

output_387_reg_move

i386

CPU

GCC

16,653

163

1

[]

[ "<s>", "MCObjectWriter", "*", "AVRAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createAVRELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ")", ";", "}",...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "AVR", "AVR", "AVR" ]

AVRAsmBackend14

createObjectWriter

AVR

MPU

LLVM

16,654

26

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmBackend9

applyFixup

RISCV

CPU

LLVM

16,655

37

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "R600", "SI", "MVT::Other", "AMDGPUAS::LOCAL_ADDRESS", "4", "0", "MVT::i32", "4", "0" ]

SIISelLowering51

allowsMisalignedMemoryAccesses

R600

GPU

LLVM

16,656

90

1

[]

[ "<s>", "bool", "hasStandaloneRem", "(", "EVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "can", "handle", "a", "standalone", "remainder", "operation", "." ]

[ "VE" ]

VEISelLowering

hasStandaloneRem

VE

CPU

LLVM

16,657

12

1

[]

[ "<s>", "char", "*", "m32c_output_compare", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "static", "char", "templ", "[", "]", "=", "\";cmp.b\\t%1,%0\"", ";", "templ", "[", "5", "]", "=", "\" bwll\"", "[", "GET_MODE_SIZE", "(", "GET...

[ "Return", "the", "pattern", "for", "a", "compare", ".", "This", "will", "be", "commented", "out", "if", "the", "compare", "is", "redundant", ",", "else", "a", "normal", "pattern", "is", "returned", ".", "Thus", ",", "the", "assembler", "output", "says", ...

[ "m32c", "\";cmp.b\\t%1,%0\"", "5", "\" bwll\"", "0", "\"cbranch: cmp not needed\\n\"", "\"cbranch: cmp needed: `%s'\\n\"", "1", "1" ]

m32c

m32c_output_compare

m32c

MPU

GCC

16,658

78

1

[]

[ "<s>", "const", "char", "*", "AVRMCExpr", "::", "getName", "(", ")", "const", "{", "const", "auto", "&", "Modifier", "=", "std", "::", "find_if", "(", "std", "::", "begin", "(", "ModifierNames", ")", ",", "std", "::", "end", "(", "ModifierNames", ")", ...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AVR", "AVR" ]

AVRMCExpr

getName

AVR

MPU

LLVM

16,659

75

1

[]

[ "<s>", "void", "WebAssemblyRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "1", "0", "1", "\"Memory offset field overflow\"", "1", "2", "WebAssembly::SP32", "WebAssembly", "WebAssembly::SP32", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::SP32" ]

WebAssemblyRegisterInfo12

eliminateFrameIndex

WebAssembly

Virtual ISA

LLVM

16,660

337

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getCompatibleSubRegClass", "(", "const", "TargetRegisterClass", "*", "SuperRC", ",", "const", "TargetRegisterClass", "*", "SubRC", ",", "unsigned", "SubIdx", ")", "const", "{", "const", "TargetRegist...

[ "Returns", "a", "register", "class", "which", "is", "compatible", "with", "SuperRC", ",", "such", "that", "a", "subregister", "exists", "with", "class", "SubRC", "with", "subregister", "index", "SubIdx", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo (3)

getCompatibleSubRegClass

AMDGPU

GPU

LLVM

16,661

51

1

[]

[ "<s>", "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "opNum", ",", "raw_ostream", "&", "O", ")", "{", "printAbsMem", "(", "MI", ",", "opNum", ",", "O", ")", ";", "}", "</s>" ]

[ "value", "(", "e.g", "." ]

[ "M68k" ]

M68kInstPrinter

printPCRelImm

M68k

MPU

LLVM

16,662

29

1

[]

[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "AArch64ISD", "::", "BR_CC", ":", "return", "\"AArch64ISD::BR_CC\"", ";", "case", "AArch64IS...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AArch64", "AArch64", "AArch64ISD::BR_CC", "\"AArch64ISD::BR_CC\"", "AArch64ISD::Call", "\"AArch64ISD::Call\"", "AArch64ISD::FPMOV", "\"AArch64ISD::FPMOV\"", "AArch64ISD::GOTLoad", "\"AArch64ISD::GOTLoad\"", "AArch64ISD::BFI", "\"AArch64ISD::BFI\"", "AArch64ISD::EXTR", "\"AArch64ISD::EXTR\...

AArch64ISelLowering140

getTargetNodeName

AArch64

CPU

LLVM

16,663

472

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "reduceSelectOfFPConstantLoads", "(", "bool", "IsFPSetCC", ")", "const", "{", "return", "!", "IsFPSetCC", "||", "!", "Subtarget", ".", "isTarget64BitLP64", "(", ")", "||", "!", "Subtarget", ".", "hasAVX", "(", ")", ";"...

[ "Return", "true", "if", "it", "is", "profitable", "to", "convert", "a", "select", "of", "FP", "constants", "into", "a", "constant", "pool", "load", "whose", "address", "depends", "on", "the", "select", "condition", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)8

reduceSelectOfFPConstantLoads

X86

CPU

LLVM

16,664

29

1

[]

[ "<s>", "const", "uint32_t", "*", "RISCVRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "auto", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "RISCVSubtar...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "\"Unrecognized ABI\"", "RISCVABI::ABI_ILP32", "RISCVABI::ABI_LP64", "RISCVABI::ABI_ILP32F", "RISCVABI::ABI_LP64F", "RISCVABI::ABI_ILP32D", "RISCVABI::ABI_LP64D" ]

RISCVRegisterInfo1

getCallPreservedMask

RISCV

CPU

LLVM

16,665

100

1

[]

[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine16

addPreEmitPass

Sparc

CPU

LLVM

16,666

163

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "splitToValueTypes", "(", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "MachineRegisterInfo", "&", "MRI", ",", "SplitArgTy",...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "X86", "X86", "X86", "X86", "4", "4", "0", "1", "0", "1", "8", "0" ]

X86CallLowering10

splitToValueTypes

X86

CPU

LLVM

16,667

257

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedReg...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "VE", "VE", "VE", "VE" ]

VEFrameLowering2

determineCalleeSaves

VE

CPU

LLVM

16,668

66

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Add", ":", "case", "I...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "AArch64", "AArch64", "ISD::SREM", "ISD::SREM", "ISD::UREM", "ISD::UREM", "ISD::FP_TO_SINT", "ISD::TRUNCATE", "ISD::SINT_TO_FP", "AArch64" ]

AArch64FastISel20

fastSelectInstruction

AArch64

CPU

LLVM

16,669

475

1

[]

[ "<s>", "void", "function_expander", "::", "add_mem_operand", "(", "machine_mode", "mode", ",", "unsigned", "argno", ")", "{", "gcc_assert", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", ";", "rtx", "addr", "=", "expand_normal", "(", "CALL_EXPR_ARG", "(", "exp",...

[ "Add", "a", "memory", "operand", "with", "mode", "MODE", "and", "address", "ADDR", "." ]

[ "riscv" ]

riscv-vector-builtins

add_mem_operand

riscv

CPU

GCC

16,670

67

1

[]

[ "<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "PowerPC" ]

PPCSubtarget (2)

getInstrItineraryData

PowerPC

CPU

LLVM

16,671

12

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]

AArch64ISelLowering114

getOptimalMemOpType

AArch64

CPU

LLVM

16,672

222

1

[]

[ "<s>", "static", "bool", "m68k_save_reg", "(", "unsigned", "int", "regno", ",", "bool", "interrupt_handler", ")", "{", "if", "(", "flag_pic", "&&", "regno", "==", "PIC_REG", ")", "{", "if", "(", "crtl", "->", "saves_all_registers", ")", "return", "true", "...

[ "Refer", "to", "the", "array", "`", "regs_ever_live", "'", "to", "determine", "which", "registers", "to", "save", ";", "`", "regs_ever_live", "[", "I", "]", "'", "is", "nonzero", "if", "register", "number", "I", "is", "ever", "used", "in", "the", "functi...

[ "m68k", "0" ]

m68k

m68k_save_reg

m68k

MPU

GCC

16,673

170

1

[]

[ "<s>", "unsigned", "GCNTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "RCID", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "AMDGPU", "4" ]

AMDGPUTargetTransformInfo (2)1

getNumberOfRegisters

AMDGPU

GPU

LLVM

16,674

14

1

[]

[ "<s>", "void", "SIScheduleBlock", "::", "releaseSuccessors", "(", "SUnit", "*", "SU", ",", "bool", "InOrOutBlock", ")", "{", "for", "(", "SDep", "&", "Succ", ":", "SU", "->", "Succs", ")", "{", "SUnit", "*", "SuccSU", "=", "Succ", ".", "getSUnit", "(",...

[ "releaseSuccessors", "-", "Call", "releaseSucc", "on", "each", "of", "SU", "'s", "successors", "." ]

[ "AMDGPU", "SI", "0" ]

SIMachineScheduler15

releaseSuccessors

AMDGPU

GPU

LLVM

16,675

76

1

[]

[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "auto", "cloneIfNew", "=", "[", "NewMI", "]", "(", ...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "SystemZ", "SystemZ", "SystemZ::SELRMux", "SystemZ::SELFHR", "SystemZ::SELR", "SystemZ::SELGR", "SystemZ::LOCRMux", "SystemZ::LOCFHR", "SystemZ::LOCR", "SystemZ::LOCGR", "3", "4", "4" ]

SystemZInstrInfo16

commuteInstructionImpl

SystemZ

CPU

LLVM

16,676

197

1

[]

[ "<s>", "bool", "GBZ80InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "%", "2", "==", "0", ")", "&&", "\"Invalid GBZ80 branch co...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "GBZ80", "GB", "2", "0", "\"Invalid GBZ80 branch condition!\"" ]

GBZ80InstrInfo

reverseBranchCondition

GBZ80

MPU

LLVM

16,677

39

1

[]

[ "<s>", "static", "bool", "aarch64_use_new_vector_costs_p", "(", ")", "{", "return", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_USE_NEW_VECTOR_COSTS", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "current", "CPU", "should", "use", "the", "new", "costs", "defined", "in", "GCC", "11", ".", "This", "should", "be", "removed", "for", "GCC", "12", "and", "above", ",", "with", "the", "costs", "applying", "to", "all", "CP...

[ "aarch64" ]

aarch641

aarch64_use_new_vector_costs_p

aarch64

CPU

GCC

16,678

16

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PTX" ]

PTXRegAlloc

runOnMachineFunction

PTX

GPU

LLVM

16,679

13

1

[]

[ "<s>", "bool", "SIFixSGPRLiveRanges", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIRegisterInfo", "*", "TRI", "=", "static_cast", "<", "co...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "SI", "SI", "SI", "0", "1", "1" ]

SIFixSGPRLiveRanges3

runOnMachineFunction

R600

GPU

LLVM

16,680

302

1

[]

[ "<s>", "rtx", "ix86_zero_extend_to_Pmode", "(", "rtx", "exp", ")", "{", "rtx", "r", ";", "if", "(", "GET_MODE", "(", "exp", ")", "==", "VOIDmode", ")", "return", "force_reg", "(", "Pmode", ",", "exp", ")", ";", "if", "(", "GET_MODE", "(", "exp", ")",...

[ "Zero", "extend", "possibly", "SImode", "EXP", "to", "Pmode", "register", "." ]

[ "i386" ]

i3863

ix86_zero_extend_to_Pmode

i386

CPU

GCC

16,681

65

1

[]

[ "<s>", "int", "immediate_load_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "CONSTANT_P", "(", "op", ")", ")", "{", "enum", "immediate_class", "c", "=", "classify_immediate", "(", "op", ",", "mode", ")", ";", "return", "c", "=...

[ "Return", "true", "when", "OP", "can", "be", "loaded", "by", "one", "of", "the", "il", "instructions", ",", "or", "when", "flow2", "is", "not", "completed", "and", "OP", "can", "be", "loaded", "using", "ilhu", "and", "iohl", "." ]

[ "spu", "0" ]

spu

immediate_load_p

spu

MPU

GCC

16,682

58

1

[]

[ "<s>", "rtx", "arc_rewrite_small_data", "(", "rtx", "op", ")", "{", "op", "=", "arc_rewrite_small_data_1", "(", "op", ")", ";", "if", "(", "MEM_P", "(", "op", ")", "&&", "!", "LEGITIMATE_SMALL_DATA_ADDRESS_P", "(", "XEXP", "(", "op", ",", "0", ")", ")", ...

[ "If", "possible", ",", "rewrite", "OP", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]

[ "arc", "0", "0" ]

arc7

arc_rewrite_small_data

arc

MPU

GCC

16,683

72

1

[]

[ "<s>", "SDNode", "*", "MBlazeDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "dl", "(", "Node", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "("...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "MBlaze", "MBlaze", "ISD::GLOBAL_OFFSET_TABLE", "ISD::FrameIndex", "0", "MVT::i32", "0", "MBlaze::ADDIK", "MBlazeISD::JmpLink", "0", "1", "MBlaze::R20", "MVT::i32", "0", "0", "MBlaze::R15", "MVT::i32", "MBlaze::LW", "MVT::i32", "MVT::Other", "0", "1", "MBlaze::BRLID", "...

MBlazeISelDAGToDAG

Select

MBlaze

MPU

LLVM

16,684

487

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "execute_tag_collision_avoidance", "(", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "aarch64", "0" ]

falkor-tag-collision-avoidance

execute

aarch64

CPU

GCC

16,685

17

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "RI5CY" ]

RISCVRegisterInfo

requiresFrameIndexScavenging

RI5CY

CPU

LLVM

16,686

15

1

[]

[ "<s>", "const", "char", "*", "avr_out_lshrpsi3", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "int", "dest", "=", "REGNO", "(", "op", "[", "0", "]", ")", ";", "int", "src", "=", "REGNO", "(", "op", "["...

[ "24-bit", "logic", "shift", "right" ]

[ "avr", "0", "1", "2", "0", "2", "8", "\"mov %A0,%B1\"", "\"mov %B0,%C1\"", "\"clr %C0\"", "3", "\"clr %C0\"", "\"mov %B0,%C1\"", "\"mov %A0,%B1\"", "3", "16", "2", "\"mov %A0,%C1\"", "1", "\"clr %B0\"", "\"clr %C0\"", "2", "2", "24", "23", "\"clr %A0\"", "\"sbrc %...

avr

avr_out_lshrpsi3

avr

MPU

GCC

16,687

211

1

[]

[ "<s>", "BitVector", "WDC65816RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "WDC", "::", "P", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "WDC65816", "WDC", "WDC::P", "WDC::S", "WDC::D", "WDC::K", "WDC::B", "WDC::PC", "WDC::dpI32_0" ]

WDC65816RegisterInfo

getReservedRegs

WDC65816

MPU

LLVM

16,688

87

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "assert", "(", "!", "IsBaseSet", "&&", "\"Base cannot be reset\"", ")", ";", "Base", ".", "Reg", "=", "Reg",...

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "WebAssembly", "\"Invalid base register access!\"", "\"Base cannot be reset\"" ]

WebAssemblyFastISel (2)2

setReg

WebAssembly

Virtual ISA

LLVM

16,689

35

1

[]

[ "<s>", "bool", "SparcAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Sparc", "Sparc", "0", "1", "0", "0" ]

SparcAsmPrinter12

PrintAsmOperand

Sparc

CPU

LLVM

16,690

97

1

[]

[ "<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "Patmos" ]

PatmosTargetMachine1

isNoopAddrSpaceCast

Patmos

VLIW

LLVM

16,691

16

1

[]

[ "<s>", "bool", "MipsCallEntry", "::", "mayAlias", "(", "const", "MachineFrameInfo", "*", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]

[ "Mips", "Mips" ]

MipsMachineFunction

mayAlias

Mips

CPU

LLVM

16,692

15

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo10

isSchedulingBoundary

Hexagon

DSP

LLVM

16,693

114

1

[]

[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "ARMFrameL...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::APSR_NZCV", "ARM::R9", "ARM::D31", "ARM::D16", "15", "\"Register list not consecutive!\"", "0", "16", "ARM::D16", "ARM::GPRPairRegClass", "ARM::ZR" ]

ARMBaseRegisterInfo17

getReservedRegs

ARM

CPU

LLVM

16,694

260

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips" ]

MipsISelLowering (2)4

CanLowerReturn

Mips

CPU

LLVM

16,695

66

1

[]

[ "<s>", "static", "bool", "visium_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "tree", "type", "=", "arg", ".", "type", ";", "return", "type", "&&", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "||", "TR...

[ "Return", "true", "if", "an", "argument", "must", "be", "passed", "by", "indirect", "reference", "." ]

[ "visium" ]

visium

visium_pass_by_reference

visium

Virtual ISA

GCC

16,696

37

1

[]

[ "<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Mips", "0" ]

MipsInstrInfo30

foldMemoryOperandImpl

Mips

CPU

LLVM

16,697

31

1

[]

[ "<s>", "int", "tilepro_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "total_size", "=", "compute_total_frame_size", "(", ")", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")...

[ "Implement", "INITIAL_ELIMINATION_OFFSET", "." ]

[ "tilepro" ]

tilepro

tilepro_initial_elimination_offset

tilepro

VLIW

GCC

16,698

111

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget

enableMachineScheduler

PowerPC

CPU

LLVM

16,699

12

1

[]