docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Cpu0", "Cpu0", "ISD::SDIVREM", "ISD::UDIVREM" ]	Cpu0ISelLowering1	PerformDAGCombine	Cpu0	CPU	LLVM	16,800	70	1	[]
[ "<s>", "void", "TPCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "errs", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "TPC", "TPC", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]	TPCISelDAGToDAG	Select	TPC	Virtual ISA	LLVM	16,801	86	1	[]
[ "<s>", "virtual", "bool", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]	[ "PowerPC" ]	PPCInstrInfo15	isProfitableToUnpredicate	PowerPC	CPU	LLVM	16,802	18	1	[]
[ "<s>", "static", "void", "arm_option_params_internal", "(", "void", ")", "{", "if", "(", "TARGET_THUMB1", ")", "{", "targetm", ".", "min_anchor_offset", "=", "0", ";", "targetm", ".", "max_anchor_offset", "=", "127", ";", "}", "else", "if", "(", "TARGET_THUM...	[ "Recompute", "the", "global", "settings", "depending", "on", "target", "attribute", "options", "." ]	[ "arm", "0", "127", "248", "4095", "4" ]	arm7	arm_option_params_internal	arm	CPU	GCC	16,803	84	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "AArch64", "AArch64", "0", "ISD::SDIV", "ISD::UDIV", "ISD::MULHU", "2", "2", "2", "1", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]	AArch64TargetTransformInfo41	getArithmeticInstrCost	AArch64	CPU	LLVM	16,804	485	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]	PPCInstrInfo (2)	isPredicable	PowerPC	CPU	LLVM	16,805	65	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "Mips...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Mips", "Mips", "Mips", "Mips::NoRegister", "Mips" ]	MipsAsmParser47	CreateReg	Mips	CPU	LLVM	16,806	132	1	[]
[ "<s>", "MCELFStreamer", "&", "PatmosTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "*", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "Patmos", "Patmos" ]	PatmosTargetStreamer	getStreamer	Patmos	VLIW	LLVM	16,807	20	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "new", "X86ELFObjectWriter", "(", "true", ",", "OSType", ",", "ELF", "::", "EM_X86_64", ",", "true", ")", ",", "OS", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "X86", "X86", "X86" ]	X86AsmBackend5	createObjectWriter	X86	CPU	LLVM	16,808	33	1	[]
[ "<s>", "static", "bool", "h8300_short_move_mem_p", "(", "rtx", "op", ",", "enum", "rtx_code", "inc_code", ")", "{", "rtx", "addr", ";", "unsigned", "int", "size", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "ad...	[ "Subroutine", "of", "h8300_move_length", ".", "Return", "true", "if", "OP", "is", "1-", "or", "2-byte", "memory", "reference", "and", "either", "(", "1", ")", "it", "has", "the", "form", "@", "(", "d:16", ",", "Rn", ")", "or", "(", "2", ")", "its", ...	[ "h8300", "0", "1", "2", "0", "2" ]	h8300	h8300_short_move_mem_p	h8300	MPU	GCC	16,809	104	1	[]
[ "<s>", "static", "bool", "single_def_chain_p", "(", "rtx", "reg", ")", "{", "df_ref", "ref", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "!", "ref", ")", "return", "false", ";", "return", "DF_REF_NEXT_REG", "(", "ref", ...	[ "Return", "true", "if", "the", "register", "REG", "is", "defined", "in", "a", "single", "DEF", "chain", ".", "If", "it", "is", "defined", "in", "more", "than", "one", "DEF", "chains", ",", "we", "may", "not", "be", "able", "to", "convert", "it", "in"...	[ "i386" ]	i386-features1	single_def_chain_p	i386	CPU	GCC	16,810	36	1	[]
[ "<s>", "int", "m32c_mode_dependent_address", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_INC", "\|\|", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]	[ "Used", "in", "GO_IF_MODE_DEPENDENT_ADDRESS", "." ]	[ "m32c", "1", "0" ]	m32c2	m32c_mode_dependent_address	m32c	MPU	GCC	16,811	30	1	[]
[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "CCFPmode", "?", "reverse_condition_maybe_unordered", "(", "code", ")", ":", "reverse_condition", "(", "code",...	[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]	[ "i386" ]	i386	ix86_reverse_condition	i386	CPU	GCC	16,812	30	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasse...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine46	addIRPasses	ARM	CPU	LLVM	16,813	33	1	[]
[ "<s>", "insn_code", "function_expander", "::", "direct_optab_handler", "(", "optab", "op", ",", "unsigned", "int", "suffix_i", ")", "{", "return", "::", "direct_optab_handler", "(", "op", ",", "vector_mode", "(", "suffix_i", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "handler", "of", "direct", "optab", "OP", "for", "type", "suffix", "SUFFIX_I", "." ]	[ "aarch64" ]	aarch64-sve-builtins	direct_optab_handler	aarch64	CPU	GCC	16,814	26	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "true", ";", "return", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", ";", ...	[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)	useLoadStackGuardNode	AArch64	CPU	LLVM	16,815	28	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...	[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]	SIInstrInfo91	hasUnwantedEffectsWhenEXECEmpty	AMDGPU	GPU	LLVM	16,816	110	1	[]
[ "<s>", "virtual", "const", "NVPTXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "(", "InstrInfo", ".", "getRegisterInfo", "(", ")", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine13	getRegisterInfo	NVPTX	GPU	LLVM	16,817	20	1	[]
[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind",...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "AArch64", "AArch64", "\"Expected valid max vscale value\"", "0" ]	AArch64TargetTransformInfo36	getGatherScatterOpCost	AArch64	CPU	LLVM	16,818	164	1	[]
[ "<s>", "MachineInstr", "", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "PowerPC", "PPC", "PPC::RLWIMI", "PPC::RLWIMIo", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]	PPCInstrInfo108	commuteInstruction	PowerPC	CPU	LLVM	16,819	435	1	[]
[ "<s>", "inline", "bool", "function_call_info", "::", "function_returns_void_p", "(", ")", "{", "return", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "==", "void_type_node", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "function", "has", "no", "return", "value", "." ]	[ "aarch64" ]	aarch64-sve-builtins	function_returns_void_p	aarch64	CPU	GCC	16,820	20	1	[]
[ "<s>", "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL" ]	AArch64ISelLowering (2)	EmitInstrWithCustomInserter	AArch64	CPU	LLVM	16,821	71	1	[]
[ "<s>", "bool", "AMDGPULowerKernelCalls", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "CallingConv", "::", "AMDGPU_KERNEL", "!=", "F", ".", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULowerKernelCalls	runOnModule	AMDGPU	GPU	LLVM	16,822	130	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "16" ]	X86InstrInfo9	loadRegFromStackSlot	X86	CPU	LLVM	16,823	134	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...	XCoreRegisterInfo16	eliminateFrameIndex	XCore	MPU	LLVM	16,824	451	1	[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachin...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelDAGToDAG29	runOnMachineFunction	Mips	CPU	LLVM	16,825	41	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AArch64", "AArch64" ]	AArch64FrameLowering (2)1	hasFP	AArch64	CPU	LLVM	16,826	127	1	[]
[ "<s>", "void", "aarch64_split_128bit_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "dst_lo", ",", "dst_hi", ";", "rtx", "src_lo", ",", "src_hi", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_assert", "(", "mode"...	[ "Split", "a", "128-bit", "move", "operation", "into", "two", "64-bit", "move", "operations", ",", "taking", "care", "to", "handle", "partial", "overlap", "of", "register", "to", "register", "copies", ".", "Special", "cases", "are", "needed", "when", "moving", ...	[ "aarch64" ]	aarch64	aarch64_split_128bit_move	aarch64	CPU	GCC	16,827	300	1	[]
[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", ...	[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]	[ "arm", "0", "\"accessing thread-local storage is not currently supported \"", "\"with -mpure-code or -mslow-flash-data\"", "1" ]	arm7	arm_tls_referenced_p	arm	CPU	GCC	16,828	97	1	[]
[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", ...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "\"expected switch to return\"" ]	AMDGPULegalizerInfo17	legalizeCustom	AMDGPU	GPU	LLVM	16,829	495	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "r...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]	ARMBaseInstrInfo103	isPredicable	ARM	CPU	LLVM	16,830	126	1	[]
[ "<s>", "MachineBasicBlock", "", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::",...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::BRANCH", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOVK_I32", "0", "AMDGPU" ]	SIISelLowering110	EmitInstrWithCustomInserter	AMDGPU	GPU	LLVM	16,831	216	1	[]
[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "", "file", ",", "const", "char", "", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", ...	[ "Write", "out", "a", "function", "code", "label", "." ]	[ "rs6000", "0", "\"L.\"" ]	rs60003	rs6000_output_function_entry	rs6000	CPU	GCC	16,832	88	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine14	addPreEmitPass2	X86	CPU	LLVM	16,833	126	1	[]
[ "<s>", "MachineInstr", "", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "=...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]	LanaiInstrInfo1	optimizeSelect	Lanai	CPU	LLVM	16,834	377	1	[]
[ "<s>", "static", "opt_scalar_float_mode", "riscv_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "return", "HFmode", ";", "return", "default_floatn_mode", "(", "n", ",", "extended", ...	[ "Implement", "TARGET_FLOATN_MODE", "." ]	[ "riscv", "16" ]	riscv1	riscv_floatn_mode	riscv	CPU	GCC	16,835	32	1	[]
[ "<s>", "static", "void", "winnt_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "d_add_builtin_version", "(", "\"MinGW\"", ")", ";", "if", "(", "TARGET_64BIT", "&&", "ix86_abi", "==", "MS_ABI", ")", "d_add_builtin_vers...	[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Windows", "targets", "." ]	[ "i386", "\"Windows\"", "\"MinGW\"", "\"Win64\"", "\"Win32\"", "\"CRuntime_Microsoft\"" ]	winnt-d1	winnt_d_os_builtins	i386	CPU	GCC	16,836	47	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isI...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]	X86TargetTransformInfo108	getIntImmCostInst	X86	CPU	LLVM	16,837	443	1	[]
[ "<s>", "static", "rtx", "sparc_builtin_saveregs", "(", "void", ")", "{", "int", "first_reg", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "rtx", "address", ";", "int", "regno", ";", "for", "(", "regno", "=", "first_reg", ";", "regno", "<"...	[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "pa...	[ "sparc", "0", "0" ]	sparc	sparc_builtin_saveregs	sparc	CPU	GCC	16,838	100	1	[]
[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", ...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Mips", "Mips" ]	MipsInstPrinter (2)	printRegName	Mips	CPU	LLVM	16,839	31	1	[]
[ "<s>", "rtx", "maybe_get_pool_constant", "(", "rtx", "x", ")", "{", "x", "=", "ix86_delegitimize_address", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x"...	[ "X", "is", "an", "unchanging", "MEM", ".", "If", "it", "is", "a", "constant", "pool", "reference", ",", "return", "the", "constant", "pool", "rtx", ",", "else", "NULL", "." ]	[ "i386", "0" ]	i3863	maybe_get_pool_constant	i386	CPU	GCC	16,840	43	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"X86 Assembly / Object Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Assembly / Object Emitter\"" ]	X86AsmPrinter25	getPassName	X86	CPU	LLVM	16,841	14	1	[]
[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCELFStreamer1	EmitInstruction	Hexagon	DSP	LLVM	16,842	234	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "addPass", "(", "createAtomicExpan...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	addIRPasses	Hexagon	DSP	LLVM	16,843	64	1	[]
[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "RSP", ")", ";", "Reser...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "X86", "X86", "X86::RSP", "X86::ESP", "X86::SP", "X86::SPL", "X86::RIP", "X86::EIP", "X86::IP", "X86::RBP", "X86::EBP", "X86::BP", "X86::BPL", "X86::ST0", "X86::ST1", "X86::ST2", "X86::ST3", "X86::ST4", "X86::ST5", "X86::ST6", "X86::ST7" ]	X86RegisterInfo11	getReservedRegs	X86	CPU	LLVM	16,844	204	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "Mips::ADDu", "Mips::FP", "Mips::SP", ...	MipsRegisterInfo18	emitPrologue	Mips	CPU	LLVM	16,845	425	1	[]
[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", ";", "}", "</s>" ]	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX" ]	NVVMIntrRange1	runOnFunction	NVPTX	GPU	LLVM	16,846	19	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "OR1K" ]	OR1KAsmParser	getStartLoc	OR1K	CPU	LLVM	16,847	10	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips" ]	MipsISelLowering3	CanLowerReturn	Mips	CPU	LLVM	16,848	70	1	[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isVI", "\"Can disassemble only VI ISA.\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "0" ]	AMDGPUDisassembler30	getInstruction	AMDGPU	GPU	LLVM	16,849	298	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "!", "mnem...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "0", "\"Unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]	MipsAsmParser29	ParseInstruction	Mips	CPU	LLVM	16,850	222	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "ATTRIBUTE_UNUSED", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]	MSP430RegisterInfo25	processFunctionBeforeFrameFinalized	MSP430	MPU	LLVM	16,851	60	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "EnableDelJmp", ")", "{", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Cpu0" ]	Cpu0DelUselessJMP	runOnMachineFunction	Cpu0	CPU	LLVM	16,852	102	1	[]
[ "<s>", "bool", "X86FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "X86", "X86", "X86" ]	X86FrameInfo	hasFP	X86	CPU	LLVM	16,853	92	1	[]
[ "<s>", "static", "int", "function_arg_advance_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "int", "res", "=", "0", ";", "bool", "error_p...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "i386", "0", "8", "0", "0", "0", "0", "0", "1", "1", "2", "1", "1", "1", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by addi...	i3865	function_arg_advance_32	i386	CPU	GCC	16,854	428	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RISCV", "RISCV", "7", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	RISCVAsmBackend28	applyFixup	RISCV	CPU	LLVM	16,855	168	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Sparc" ]	SparcTargetMachine21	getDataLayout	Sparc	CPU	LLVM	16,856	14	1	[]
[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]	HexagonRegisterInfo13	eliminateFrameIndex	Hexagon	DSP	LLVM	16,857	354	1	[]
[ "<s>", "bool", "ok_for_simple_move_strict_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "(", "gpc_reg_operand", ...	[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "strict", "insn", "." ]	[ "visium", "0", "1", "1" ]	visium	ok_for_simple_move_strict_operands	visium	Virtual ISA	GCC	16,858	57	1	[]
[ "<s>", "BitVector", "SNESRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "DB", ")", ";", "Rese...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SNES", "SNES", "SNES::DB", "SNES::DP", "SNES::P", "SNES::PC", "SNES::PB", "SNES::SP" ]	SNESRegisterInfo	getReservedRegs	SNES	DSP	LLVM	16,859	78	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "\"SIInstrInfo::loadRegToStackSlot - Can't retrieve spilled VGPR!\"", "0", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "4", "\"VGPR spilling not supported\"" ]	SIInstrInfo116	loadRegFromStackSlot	R600	GPU	LLVM	16,860	245	1	[]
[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "XCore", "XCore", "XCore::LDWFI", "1", "2", "2", "1", "0", "0" ]	XCoreInstrInfo (2)	isLoadFromStackSlot	XCore	MPU	LLVM	16,861	106	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"JVM Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "JVM", "\"JVM Assembly Printer\"" ]	JVMAsmPrinter	getPassName	JVM	Virtual ISA	LLVM	16,862	11	1	[]
[ "<s>", "static", "void", "v850_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "ca", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "", "pretend_arg_size", "ATTRIBUTE_UNUSED", ",", "int", "second_ti...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "v850", "1", "0" ]	v8503	v850_setup_incoming_varargs	v850	MPU	GCC	16,863	41	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "0", "0", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]	SIInstrInfo103	insertBranch	AMDGPU	GPU	LLVM	16,864	280	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressEVXRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "for", "(", "SDNode", "*", "U", ":", "N", "->", "uses"...	[ "SelectAddressEVXRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]	[ "PowerPC", "PPC", "MVT::f64", "0", "1" ]	PPCISelLowering11	SelectAddressEVXRegReg	PowerPC	CPU	LLVM	16,865	91	1	[]
[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "getNodes", "(", ")", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Patmos" ]	PatmosStackCacheAnalysis1	size	Patmos	VLIW	LLVM	16,866	22	1	[]
[ "<s>", "void", "MetadataStreamer", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU HSA Metadata Parser Test: \"", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "(", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "AMDGPU", "\"AMDGPU HSA Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]	AMDGPUHSAMetadataStreamer2	verify	AMDGPU	GPU	LLVM	16,867	105	1	[]
[ "<s>", "unsigned", "P2InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "dl", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "P2", "P2", "\"Insert Branch MBB: \"", "\"insertBranch must not be told to insert a fallthrough\"", "2", "0", "\"P2 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "P2::JMP", "1", "0", "0", "1", "P2::JMP" ]	P2InstrInfo	insertBranch	P2	MPU	LLVM	16,868	205	1	[]
[ "<s>", "PPCGenScalarMASSEntries", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "ScalarMASSFuncs", "=", "{", "}", ";", "}", "</s>" ]	[ "Enables", "scalar", "MASS", "conversions", "." ]	[ "PowerPC", "PPC" ]	PPCGenScalarMASSEntries	PPCGenScalarMASSEntries	PowerPC	CPU	LLVM	16,869	15	1	[]
[ "<s>", "static", "void", "insertNoops", "(", "int", "NopCnt", ",", "const", "TPCMCCodeEmitter", "*", "CE", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "NopCnt", "==", "0", ")", "return", ";", "APInt", "DummyInstruction", "(", "TPCII", "::", "Inst...	[ "Insert", "noops", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "TPC", "TPC", "0", "TPC", "0", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "16", "TPC", "TPC", "16", "TPC", "0", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "0", "TPC" ]	TPCMCCodeEmitter	insertNoops	TPC	Virtual ISA	LLVM	16,870	215	1	[]
[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ")", "{", "DILocation", "DIL", "(", "DLoc", ".", "getAsM...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "BPF", "\"in function \"" ]	BPFISelLowering15	print	BPF	Virtual ISA	LLVM	16,871	127	1	[]
[ "<s>", "tree", "spu_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "passed_args", ")", "{", "\|\|", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "\\", "\|\|", "POINTER_TYPE_P", "(", "t", ")", ")", "vec", "<", "tree", "...	[ "target", "hook", "for", "resolve_overloaded_builtin", "(", ")", ".", "Returns", "a", "function", "call", "RTX", "if", "we", "can", "resolve", "the", "overloaded", "builtin" ]	[ "spu", "1", "0", "\"insufficient arguments to overloaded function %s\"", "0", "0", "\"too many arguments to overloaded function %s\"", "\"parameter list does not match a valid signature for %s()\"" ]	spu-c	spu_resolve_overloaded_builtin	spu	MPU	GCC	16,872	404	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "...	[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]	HexagonInstrInfo10	isComplex	Hexagon	DSP	LLVM	16,873	174	1	[]
[ "<s>", "const", "char", "*", "SICTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "SICISD", "::", "JmpLink", ":", "return", "\"SICISD::JmpLink\"", ";", "case", "SICISD", "::", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SIC", "SIC", "SICISD::JmpLink", "\"SICISD::JmpLink\"", "SICISD::TailCall", "\"SICISD::TailCall\"", "SICISD::Hi", "\"SICISD::Hi\"", "SICISD::Lo", "\"SICISD::Lo\"", "SICISD::GPRel", "\"SICISD::GPRel\"", "SICISD::Glob", "\"SICISD::Glob\"", "SICISD::Ret", "\"SICISD::Ret\"", "SICISD::EH_...	SICISelLowering	getTargetNodeName	SIC	CPU	LLVM	16,874	112	1	[]
[ "<s>", "virtual", "const", "SPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "CellSPU", "SPU" ]	SPUTargetMachine1	getInstrInfo	CellSPU	MPU	LLVM	16,875	14	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "", "TM", "=", "nullptr", ")", "const", "{", "const", "TargetRegisterInfo", "", "TRI", "=", "TM", "?", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon" ]	HexagonHardwareLoops22	print	Hexagon	DSP	LLVM	16,876	77	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "\"Tiny codesize model not supported on X86\"", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OF...	X86Subtarget (2)3	classifyLocalReference	X86	CPU	LLVM	16,877	174	1	[]
[ "<s>", "static", "bool", "compare_sign_p", "(", "rtx_insn", "*", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GE", "\|\|", "cond", "==", "LT", ")", ";", "}", "</s>" ]	[ "Returns", "nonzero", "if", "INSN", "is", "a", "tst", "insn", "that", "only", "tests", "the", "sign", "." ]	[ "avr" ]	avr	compare_sign_p	avr	MPU	GCC	16,878	29	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support varargs yet\"", "\"WebAssembly doesn't support struct return yet\"", "0", "ISD::InputArg", "\"WebAssembly hasn't implemented zext arguments\"", "\"WebAssembly ...	WebAssemblyISelLowering13	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	16,879	403	1	[]
[ "<s>", "unsigned", "int", "Z80Operand", "::", "getReg", "(", ")", "const", "{", "return", "this", "->", "Reg", ".", "RegNumber", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Z80", "Z80" ]	Z80Operand	getReg	Z80	MPU	LLVM	16,880	17	1	[]
[ "<s>", "void", "s390_expand_vec_compare", "(", "rtx", "target", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "neg_p", "=", "false", ",", ...	[ "Generate", "a", "vector", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "and", "store", "the", "result", "in", "TARGET", "." ]	[ "s390" ]	s3906	s390_expand_vec_compare	s390	MPU	GCC	16,881	397	1	[]
[ "<s>", "static", "bool", "visium_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GP_REGISTER_P", "(", "regno", ")", ")", "return", "GP_REGISTER_P", "(", "end_hard_regno", "(", "mode", ",", "regno", ")", ...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "Modes", "with", "sizes", "which", "cross", "from", "the", "one", "register", "class", "to", "the", "other", "can", "not", "be", "allowed", ".", "Only", "single", "floats", "are", "allowed", "in", "the", "floating...	[ "visium", "1", "1" ]	visium	visium_hard_regno_mode_ok	visium	Virtual ISA	GCC	16,882	72	1	[]
[ "<s>", "SDNode", "", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCt...	PPCISelDAGToDAG6	getGlobalBaseReg	PowerPC	CPU	LLVM	16,883	399	1	[]
[ "<s>", "static", "bool", "alpha_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "IN_RANGE", "(", "regno", ",", "32", ",", "62", ")", ")", "return", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", ...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "On", "Alpha", ",", "the", "integer", "registers", "can", "hold", "any", "mode", ".", "The", "floating-point", "registers", "can", "hold", "64-bit", "integers", "as", "well", ",", "but", "not", "smaller", "values", ...	[ "alpha", "32", "62" ]	alpha	alpha_hard_regno_mode_ok	alpha	MPU	GCC	16,884	50	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "R600" ]	AMDGPUTargetMachine28	getObjFileLowering	R600	GPU	LLVM	16,885	12	1	[]
[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "I", ".", "getOperand", "(", "1", ")", ".", "setImm", "(", "V", ")", ";", "}", "</s>...	[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]	[ "X86", "1" ]	X86InstrInfo73	setFrameAdjustment	X86	CPU	LLVM	16,886	33	1	[]
[ "<s>", "int", "ARM64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "0"...	[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "ARM64", "ARM64", "0", "1", "1" ]	ARM64ISelLowering	getScalingFactorCost	ARM64	CPU	LLVM	16,887	43	1	[]
[ "<s>", "bool", "WebAssemblyFixBrTableDefaults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Fixing br_table Default Targets ******\\n\"", "\"******** Function: \"", "<<", "MF", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Fixing br_table Default Targets ******\\n\"", "\"******** Function: \"", "16", "WebAssembly::isBrTable" ]	WebAssemblyFixBrTableDefaults	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	16,888	154	1	[]
[ "<s>", "void", "AArch64CA53ErratumStub", "::", "applyFixup", "(", "FragmentRef", "&", "pSrcFragRef", ",", "IRBuilder", "&", "pBuilder", ",", "BranchIsland", "&", "pIsland", ")", "{", "assert", "(", "isMyDuty", "(", "pSrcFragRef", ")", ")", ";", "std", "::", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "\"__\"", "\"@\"", "AArch64", "4", "0", "AArch64", "AArch64" ]	AArch64CA53ErratumStub	applyFixup	AArch64	CPU	LLVM	16,889	390	1	[]
[ "<s>", "void", "Z80oldInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "Target...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "Z80old", "Z80old", "Z80old::F", "Z80old::F", "\"Unexpected instruction!\"", "Z80old::LD8r0", "Z80old::LD8ri", "0" ]	Z80oldInstrInfo	reMaterialize	Z80old	MPU	LLVM	16,890	160	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]	[ "R600", "SI", "SI", "0", "0" ]	SIInstrInfo101	buildIndirectWrite	R600	GPU	LLVM	16,891	115	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"" ]	SIInstrInfo (3)	storeRegToStackSlot	AMDGPU	GPU	LLVM	16,892	325	1	[]
[ "<s>", "bool", "use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", "\|\|", "get_frame_size", "(", ")", "!=", "0", ")", "return", "false", ";", "m68k_compute_frame_layout", "(", ")", ";", "return", "current_...	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "m68k", "0" ]	m68k3	use_return_insn	m68k	MPU	GCC	16,893	36	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16" ]	ARMISelLowering33	isShuffleMaskLegal	ARM	CPU	LLVM	16,894	244	1	[]
[ "<s>", "bool", "R600TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "R600", "MVT::Other", "MVT::i32", "MVT::i32", "4", "0" ]	R600ISelLowering (2)1	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	16,895	87	1	[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...	[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]	[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...	MipsInstrInfo9	genInstrWithNewOpc	Mips	CPU	LLVM	16,896	376	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "ECLair" ]	ECLairAsmParser	getLoc	ECLair	MPU	LLVM	16,897	20	1	[]
[ "<s>", "static", "bool", "sh_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "regno", ")", "==", "FIRST_RET_REG", "\|\|", "(", "TARGET_SH2E", "&&", "(", "regno", ")", "==", "FIRST_FP_RET_REG", ")", "\|\|", "(", ...	[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]	[ "sh" ]	sh4	sh_function_value_regno_p	sh	CPU	GCC	16,898	40	1	[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "NVPTX", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV64rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV32rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::IMOV64r...	NVPTXFrameLowering22	emitPrologue	NVPTX	GPU	LLVM	16,899	291	1	[]

[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Cpu0", "Cpu0", "ISD::SDIVREM", "ISD::UDIVREM" ]

Cpu0ISelLowering1

PerformDAGCombine

Cpu0

CPU

LLVM

16,800

70

1

[]

[ "<s>", "void", "TPCDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "LLVM_DEBUG", "(", "N", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "errs", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "TPC", "TPC", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1" ]

TPCISelDAGToDAG

Select

TPC

Virtual ISA

LLVM

16,801

86

1

[]

[ "<s>", "virtual", "bool", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]

[ "PowerPC" ]

PPCInstrInfo15

isProfitableToUnpredicate

PowerPC

CPU

LLVM

16,802

18

1

[]

[ "<s>", "static", "void", "arm_option_params_internal", "(", "void", ")", "{", "if", "(", "TARGET_THUMB1", ")", "{", "targetm", ".", "min_anchor_offset", "=", "0", ";", "targetm", ".", "max_anchor_offset", "=", "127", ";", "}", "else", "if", "(", "TARGET_THUM...

[ "Recompute", "the", "global", "settings", "depending", "on", "target", "attribute", "options", "." ]

[ "arm", "0", "127", "248", "4095", "4" ]

arm7

arm_option_params_internal

arm

CPU

GCC

16,803

84

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "AArch64", "AArch64", "0", "ISD::SDIV", "ISD::UDIV", "ISD::MULHU", "2", "2", "2", "1", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "1" ]

AArch64TargetTransformInfo41

getArithmeticInstrCost

AArch64

CPU

LLVM

16,804

485

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]

PPCInstrInfo (2)

isPredicable

PowerPC

CPU

LLVM

16,805

65

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "StringRef", "Str", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "Mips...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Mips", "Mips", "Mips", "Mips::NoRegister", "Mips" ]

MipsAsmParser47

CreateReg

Mips

CPU

LLVM

16,806

132

1

[]

[ "<s>", "MCELFStreamer", "&", "PatmosTargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "*", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "Patmos", "Patmos" ]

PatmosTargetStreamer

getStreamer

Patmos

VLIW

LLVM

16,807

20

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "new", "X86ELFObjectWriter", "(", "true", ",", "OSType", ",", "ELF", "::", "EM_X86_64", ",", "true", ")", ",", "OS", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "X86", "X86", "X86" ]

X86AsmBackend5

createObjectWriter

X86

CPU

LLVM

16,808

33

1

[]

[ "<s>", "static", "bool", "h8300_short_move_mem_p", "(", "rtx", "op", ",", "enum", "rtx_code", "inc_code", ")", "{", "rtx", "addr", ";", "unsigned", "int", "size", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "ad...

[ "Subroutine", "of", "h8300_move_length", ".", "Return", "true", "if", "OP", "is", "1-", "or", "2-byte", "memory", "reference", "and", "either", "(", "1", ")", "it", "has", "the", "form", "@", "(", "d:16", ",", "Rn", ")", "or", "(", "2", ")", "its", ...

[ "h8300", "0", "1", "2", "0", "2" ]

h8300

h8300_short_move_mem_p

h8300

MPU

GCC

16,809

104

1

[]

[ "<s>", "static", "bool", "single_def_chain_p", "(", "rtx", "reg", ")", "{", "df_ref", "ref", "=", "DF_REG_DEF_CHAIN", "(", "REGNO", "(", "reg", ")", ")", ";", "if", "(", "!", "ref", ")", "return", "false", ";", "return", "DF_REF_NEXT_REG", "(", "ref", ...

[ "Return", "true", "if", "the", "register", "REG", "is", "defined", "in", "a", "single", "DEF", "chain", ".", "If", "it", "is", "defined", "in", "more", "than", "one", "DEF", "chains", ",", "we", "may", "not", "be", "able", "to", "convert", "it", "in"...

[ "i386" ]

i386-features1

single_def_chain_p

i386

CPU

GCC

16,810

36

1

[]

[ "<s>", "int", "m32c_mode_dependent_address", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_INC", "||", "GET_CODE", "(", "addr", ")", "==", "PRE_DEC", ")", "return", "1", ";", "return", "0", ";", "}", "</s>" ]

[ "Used", "in", "GO_IF_MODE_DEPENDENT_ADDRESS", "." ]

[ "m32c", "1", "0" ]

m32c2

m32c_mode_dependent_address

m32c

MPU

GCC

16,811

30

1

[]

[ "<s>", "enum", "rtx_code", "ix86_reverse_condition", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ")", "{", "return", "(", "mode", "==", "CCFPmode", "?", "reverse_condition_maybe_unordered", "(", "code", ")", ":", "reverse_condition", "(", "code",...

[ "Worker", "function", "for", "REVERSE_CONDITION", "." ]

[ "i386" ]

i386

ix86_reverse_condition

i386

CPU

GCC

16,812

30

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "{", "addPass", "(", "createInsertDivideCheckPass", "(", ")", ")", ";", "}", "TargetPassConfig", "::", "addIRPasse...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine46

addIRPasses

ARM

CPU

LLVM

16,813

33

1

[]

[ "<s>", "insn_code", "function_expander", "::", "direct_optab_handler", "(", "optab", "op", ",", "unsigned", "int", "suffix_i", ")", "{", "return", "::", "direct_optab_handler", "(", "op", ",", "vector_mode", "(", "suffix_i", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "handler", "of", "direct", "optab", "OP", "for", "type", "suffix", "SUFFIX_I", "." ]

[ "aarch64" ]

aarch64-sve-builtins

direct_optab_handler

aarch64

CPU

GCC

16,814

26

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "useLoadStackGuardNode", "(", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "true", ";", "return", "TargetLowering", "::", "useLoadStackGuardNode", "(", ")", ";", ...

[ "If", "this", "function", "returns", "true", ",", "SelectionDAGBuilder", "emits", "a", "LOAD_STACK_GUARD", "node", "when", "it", "is", "lowering", "Intrinsic", ":", ":stackprotector", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)

useLoadStackGuardNode

AArch64

CPU

LLVM

16,815

28

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasUnwantedEffectsWhenEXECEmpty", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "MI", ".", "mayStore", "(", ")", "&&", "isSMRD",...

[ "Whether", "we", "must", "prevent", "this", "instruction", "from", "executing", "with", "EXEC", "=", "0", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_SENDMSG", "AMDGPU::S_SENDMSGHALT", "AMDGPU::EXP", "AMDGPU::EXP_DONE", "AMDGPU::DS_ORDERED_COUNT", "AMDGPU::V_READFIRSTLANE_B32", "AMDGPU::V_READLANE_B32" ]

SIInstrInfo91

hasUnwantedEffectsWhenEXECEmpty

AMDGPU

GPU

LLVM

16,816

110

1

[]

[ "<s>", "virtual", "const", "NVPTXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "(", "InstrInfo", ".", "getRegisterInfo", "(", ")", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine13

getRegisterInfo

NVPTX

GPU

LLVM

16,817

20

1

[]

[ "<s>", "unsigned", "AArch64TTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind",...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "AArch64", "AArch64", "\"Expected valid max vscale value\"", "0" ]

AArch64TargetTransformInfo36

getGatherScatterOpCost

AArch64

CPU

LLVM

16,818

164

1

[]

[ "<s>", "MachineInstr", "*", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "PowerPC", "PPC", "PPC::RLWIMI", "PPC::RLWIMIo", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]

PPCInstrInfo108

commuteInstruction

PowerPC

CPU

LLVM

16,819

435

1

[]

[ "<s>", "inline", "bool", "function_call_info", "::", "function_returns_void_p", "(", ")", "{", "return", "TREE_TYPE", "(", "TREE_TYPE", "(", "fndecl", ")", ")", "==", "void_type_node", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "function", "has", "no", "return", "value", "." ]

[ "aarch64" ]

aarch64-sve-builtins

function_returns_void_p

aarch64

CPU

GCC

16,820

20

1

[]

[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL" ]

AArch64ISelLowering (2)

EmitInstrWithCustomInserter

AArch64

CPU

LLVM

16,821

71

1

[]

[ "<s>", "bool", "AMDGPULowerKernelCalls", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "CallingConv", "::", "AMDGPU_KERNEL", "!=", "F", ".", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULowerKernelCalls

runOnModule

AMDGPU

GPU

LLVM

16,822

130

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "16" ]

X86InstrInfo9

loadRegFromStackSlot

X86

CPU

LLVM

16,823

134

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...

XCoreRegisterInfo16

eliminateFrameIndex

XCore

MPU

LLVM

16,824

451

1

[]

[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "bool", "Ret", "=", "SelectionDAGISel", "::", "runOnMachin...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelDAGToDAG29

runOnMachineFunction

Mips

CPU

LLVM

16,825

41

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AArch64", "AArch64" ]

AArch64FrameLowering (2)1

hasFP

AArch64

CPU

LLVM

16,826

127

1

[]

[ "<s>", "void", "aarch64_split_128bit_move", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "rtx", "dst_lo", ",", "dst_hi", ";", "rtx", "src_lo", ",", "src_hi", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "gcc_assert", "(", "mode"...

[ "Split", "a", "128-bit", "move", "operation", "into", "two", "64-bit", "move", "operations", ",", "taking", "care", "to", "handle", "partial", "overlap", "of", "register", "to", "register", "copies", ".", "Special", "cases", "are", "needed", "when", "moving", ...

[ "aarch64" ]

aarch64

aarch64_split_128bit_move

aarch64

CPU

GCC

16,827

300

1

[]

[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", ...

[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]

[ "arm", "0", "\"accessing thread-local storage is not currently supported \"", "\"with -mpure-code or -mslow-flash-data\"", "1" ]

arm7

arm_tls_referenced_p

arm

CPU

GCC

16,828

97

1

[]

[ "<s>", "bool", "AMDGPULegalizerInfo", "::", "legalizeCustom", "(", "LegalizerHelper", "&", "Helper", ",", "MachineInstr", "&", "MI", ")", "const", "{", "MachineIRBuilder", "&", "B", "=", "Helper", ".", "MIRBuilder", ";", "MachineRegisterInfo", "&", "MRI", "=", ...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI", "\"expected switch to return\"" ]

AMDGPULegalizerInfo17

legalizeCustom

AMDGPU

GPU

LLVM

16,829

495

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "r...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]

ARMBaseInstrInfo103

isPredicable

ARM

CPU

LLVM

16,830

126

1

[]

[ "<s>", "MachineBasicBlock", "*", "SITargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AMDGPU", "::",...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_INIT_M0", "SI", "AMDGPU::S_MOV_B32", "AMDGPU::M0", "0", "AMDGPU::BRANCH", "AMDGPU::GET_GROUPSTATICSIZE", "SI", "SI", "SI", "AMDGPU::S_MOVK_I32", "0", "AMDGPU" ]

SIISelLowering110

EmitInstrWithCustomInserter

AMDGPU

GPU

LLVM

16,831

216

1

[]

[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "*", "file", ",", "const", "char", "*", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", ...

[ "Write", "out", "a", "function", "code", "label", "." ]

[ "rs6000", "0", "\"L.\"" ]

rs60003

rs6000_output_function_entry

rs6000

CPU

GCC

16,832

88

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass2", "(", ")", "{", "const", "Triple", "&", "TT", "=", "TM", "->", "getTargetTriple", "(", ")", ";", "const", "MCAsmInfo", "*", "MAI", "=", "TM", "->", "getMCAsmInfo", "(", ")", ";", "addPass", "(", "...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine14

addPreEmitPass2

X86

CPU

LLVM

16,833

126

1

[]

[ "<s>", "MachineInstr", "*", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "=...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]

LanaiInstrInfo1

optimizeSelect

Lanai

CPU

LLVM

16,834

377

1

[]

[ "<s>", "static", "opt_scalar_float_mode", "riscv_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "return", "HFmode", ";", "return", "default_floatn_mode", "(", "n", ",", "extended", ...

[ "Implement", "TARGET_FLOATN_MODE", "." ]

[ "riscv", "16" ]

riscv1

riscv_floatn_mode

riscv

CPU

GCC

16,835

32

1

[]

[ "<s>", "static", "void", "winnt_d_os_builtins", "(", "void", ")", "{", "d_add_builtin_version", "(", "\"Windows\"", ")", ";", "d_add_builtin_version", "(", "\"MinGW\"", ")", ";", "if", "(", "TARGET_64BIT", "&&", "ix86_abi", "==", "MS_ABI", ")", "d_add_builtin_vers...

[ "Implement", "TARGET_D_OS_VERSIONS", "for", "Windows", "targets", "." ]

[ "i386", "\"Windows\"", "\"MinGW\"", "\"Win64\"", "\"Win32\"", "\"CRuntime_Microsoft\"" ]

winnt-d1

winnt_d_os_builtins

i386

CPU

GCC

16,836

47

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isI...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "X86", "X86", "0", "0U", "0", "2", "0", "1", "64", "0x100000000ULL", "0xffffffff", "1", "1", "64", "32", "1", "1", "64", "0x80000000", "1", "1", "1", "64", "X86", "X86" ]

X86TargetTransformInfo108

getIntImmCostInst

X86

CPU

LLVM

16,837

443

1

[]

[ "<s>", "static", "rtx", "sparc_builtin_saveregs", "(", "void", ")", "{", "int", "first_reg", "=", "crtl", "->", "args", ".", "info", ".", "words", ";", "rtx", "address", ";", "int", "regno", ";", "for", "(", "regno", "=", "first_reg", ";", "regno", "<"...

[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "pa...

[ "sparc", "0", "0" ]

sparc

sparc_builtin_saveregs

sparc

CPU

GCC

16,838

100

1

[]

[ "<s>", "void", "MipsInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'$'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", ...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Mips", "Mips" ]

MipsInstPrinter (2)

printRegName

Mips

CPU

LLVM

16,839

31

1

[]

[ "<s>", "rtx", "maybe_get_pool_constant", "(", "rtx", "x", ")", "{", "x", "=", "ix86_delegitimize_address", "(", "XEXP", "(", "x", ",", "0", ")", ")", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "CONSTANT_POOL_ADDRESS_P", "(", "x"...

[ "X", "is", "an", "unchanging", "MEM", ".", "If", "it", "is", "a", "constant", "pool", "reference", ",", "return", "the", "constant", "pool", "rtx", ",", "else", "NULL", "." ]

[ "i386", "0" ]

i3863

maybe_get_pool_constant

i386

CPU

GCC

16,840

43

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "\"X86 Assembly / Object Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Assembly / Object Emitter\"" ]

X86AsmPrinter25

getPassName

X86

CPU

LLVM

16,841

14

1

[]

[ "<s>", "void", "HexagonMCELFStreamer", "::", "EmitInstruction", "(", "const", "MCInst", "&", "MCB", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "bool", ")", "{", "assert", "(", "MCB", ".", "getOpcode", "(", ")", "==", "Hexagon", "::", "BUNDLE", ")", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "Hexagon", "Hexagon", "0", "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCELFStreamer1

EmitInstruction

Hexagon

DSP

LLVM

16,842

234

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "addPass", "(", "createAtomicExpan...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

addIRPasses

Hexagon

DSP

LLVM

16,843

64

1

[]

[ "<s>", "BitVector", "X86RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "X86", "::", "RSP", ")", ";", "Reser...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "X86", "X86", "X86::RSP", "X86::ESP", "X86::SP", "X86::SPL", "X86::RIP", "X86::EIP", "X86::IP", "X86::RBP", "X86::EBP", "X86::BP", "X86::BPL", "X86::ST0", "X86::ST1", "X86::ST2", "X86::ST3", "X86::ST4", "X86::ST5", "X86::ST6", "X86::ST7" ]

X86RegisterInfo11

getReservedRegs

X86

CPU

LLVM

16,844

204

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips", "Mips::NOREORDER", "Mips::CPLOAD", "Mips::NOMACRO", "Mips::ADDiu", "Mips::SP", "Mips::SP", "Mips::SW", "Mips::RA", "Mips::SP", "Mips::SW", "Mips::FP", "Mips::SP", "Mips::ADDu", "Mips::FP", "Mips::SP", ...

MipsRegisterInfo18

emitPrologue

Mips

CPU

LLVM

16,845

425

1

[]

[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "runNVVMIntrRange", "(", "F", ",", "SmVersion", ")", ";", "}", "</s>" ]

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX" ]

NVVMIntrRange1

runOnFunction

NVPTX

GPU

LLVM

16,846

19

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "OR1K" ]

OR1KAsmParser

getStartLoc

OR1K

CPU

LLVM

16,847

10

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips", "Mips" ]

MipsISelLowering3

CanLowerReturn

Mips

CPU

LLVM

16,848

70

1

[]

[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isVI", "\"Can disassemble only VI ISA.\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "0" ]

AMDGPUDisassembler30

getInstruction

AMDGPU

GPU

LLVM

16,849

298

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "if", "(", "!", "mnem...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "0", "\"Unknown instruction\"", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"", "\"unexpected token in argument list\"" ]

MipsAsmParser29

ParseInstruction

Mips

CPU

LLVM

16,850

222

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "ATTRIBUTE_UNUSED", "FrameIdx", "=", "MF", ".", "getFrameInfo", "(", ")...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "MSP430", "MSP430", "2", "4", "\"Slot for FPW register must be last in order to be found!\"" ]

MSP430RegisterInfo25

processFunctionBeforeFrameFinalized

MSP430

MPU

LLVM

16,851

60

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "if", "(", "EnableDelJmp", ")", "{", "MachineFunction", "::", "iterator", "FJ", "=", "F", ".", "begin", "(", ")", ";", "if", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Cpu0" ]

Cpu0DelUselessJMP

runOnMachineFunction

Cpu0

CPU

LLVM

16,852

102

1

[]

[ "<s>", "bool", "X86FrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", ".", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "X86", "X86", "X86" ]

X86FrameInfo

hasFP

X86

CPU

LLVM

16,853

92

1

[]

[ "<s>", "static", "int", "function_arg_advance_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "int", "res", "=", "0", ";", "bool", "error_p...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "i386", "0", "8", "0", "0", "0", "0", "0", "1", "1", "2", "1", "1", "1", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by addi...

i3865

function_arg_advance_32

i386

CPU

GCC

16,854

428

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RISCV", "RISCV", "7", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

RISCVAsmBackend28

applyFixup

RISCV

CPU

LLVM

16,855

168

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Sparc" ]

SparcTargetMachine21

getDataLayout

Sparc

CPU

LLVM

16,856

14

1

[]

[ "<s>", "void", "HexagonRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOp", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Hexagon", "Hexagon", "0", "\"Unexpected\"", "Hexagon", "0", "1", "Hexagon::PS_fia", "Hexagon::A2_addi", "1", "Hexagon::PS_fi", "Hexagon::A2_addi", "Hexagon::IntRegsRegClass", "Hexagon::A2_addi", "0", "1" ]

HexagonRegisterInfo13

eliminateFrameIndex

Hexagon

DSP

LLVM

16,857

354

1

[]

[ "<s>", "bool", "ok_for_simple_move_strict_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "visium_flags_exposed", "&&", "gpc_reg_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "(", "gpc_reg_operand", ...

[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "strict", "insn", "." ]

[ "visium", "0", "1", "1" ]

visium

ok_for_simple_move_strict_operands

visium

Virtual ISA

GCC

16,858

57

1

[]

[ "<s>", "BitVector", "SNESRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "SNES", "::", "DB", ")", ";", "Rese...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SNES", "SNES", "SNES::DB", "SNES::DP", "SNES::P", "SNES::PC", "SNES::PB", "SNES::SP" ]

SNESRegisterInfo

getReservedRegs

SNES

DSP

LLVM

16,859

78

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "\"SIInstrInfo::loadRegToStackSlot - Can't retrieve spilled VGPR!\"", "0", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "4", "\"VGPR spilling not supported\"" ]

SIInstrInfo116

loadRegFromStackSlot

R600

GPU

LLVM

16,860

245

1

[]

[ "<s>", "unsigned", "XCoreInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "int", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "XCore", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "XCore", "XCore", "XCore::LDWFI", "1", "2", "2", "1", "0", "0" ]

XCoreInstrInfo (2)

isLoadFromStackSlot

XCore

MPU

LLVM

16,861

106

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"JVM Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "JVM", "\"JVM Assembly Printer\"" ]

JVMAsmPrinter

getPassName

JVM

Virtual ISA

LLVM

16,862

11

1

[]

[ "<s>", "static", "void", "v850_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "ca", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "int", "*", "pretend_arg_size", "ATTRIBUTE_UNUSED", ",", "int", "second_ti...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "v850", "1", "0" ]

v8503

v850_setup_incoming_varargs

v850

MPU

GCC

16,863

41

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "0", "0", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]

SIInstrInfo103

insertBranch

AMDGPU

GPU

LLVM

16,864

280

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressEVXRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "for", "(", "SDNode", "*", "U", ":", "N", "->", "uses"...

[ "SelectAddressEVXRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]

[ "PowerPC", "PPC", "MVT::f64", "0", "1" ]

PPCISelLowering11

SelectAddressEVXRegReg

PowerPC

CPU

LLVM

16,865

91

1

[]

[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "getNodes", "(", ")", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Patmos" ]

PatmosStackCacheAnalysis1

size

Patmos

VLIW

LLVM

16,866

22

1

[]

[ "<s>", "void", "MetadataStreamer", "::", "verify", "(", "StringRef", "HSAMetadataString", ")", "const", "{", "errs", "(", ")", "<<", "\"AMDGPU HSA Metadata Parser Test: \"", ";", "HSAMD", "::", "Metadata", "FromHSAMetadataString", ";", "if", "(", "fromString", "(", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "AMDGPU", "\"AMDGPU HSA Metadata Parser Test: \"", "\"FAIL\\n\"", "\"FAIL\\n\"", "\"PASS\"", "\"FAIL\"", "\"Original input: \"", "\"Produced output: \"" ]

AMDGPUHSAMetadataStreamer2

verify

AMDGPU

GPU

LLVM

16,867

105

1

[]

[ "<s>", "unsigned", "P2InstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "dl", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "P2", "P2", "\"Insert Branch MBB: \"", "\"insertBranch must not be told to insert a fallthrough\"", "2", "0", "\"P2 branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "P2::JMP", "1", "0", "0", "1", "P2::JMP" ]

P2InstrInfo

insertBranch

P2

MPU

LLVM

16,868

205

1

[]

[ "<s>", "PPCGenScalarMASSEntries", "(", ")", ":", "ModulePass", "(", "ID", ")", "{", "ScalarMASSFuncs", "=", "{", "}", ";", "}", "</s>" ]

[ "Enables", "scalar", "MASS", "conversions", "." ]

[ "PowerPC", "PPC" ]

PPCGenScalarMASSEntries

PowerPC

CPU

LLVM

16,869

15

1

[]

[ "<s>", "static", "void", "insertNoops", "(", "int", "NopCnt", ",", "const", "TPCMCCodeEmitter", "*", "CE", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "NopCnt", "==", "0", ")", "return", ";", "APInt", "DummyInstruction", "(", "TPCII", "::", "Inst...

[ "Insert", "noops", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "TPC", "TPC", "0", "TPC", "0", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "16", "TPC", "TPC", "16", "TPC", "0", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "TPC", "0", "TPC" ]

TPCMCCodeEmitter

insertNoops

TPC

Virtual ISA

LLVM

16,870

215

1

[]

[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ")", "{", "DILocation", "DIL", "(", "DLoc", ".", "getAsM...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "BPF", "\"in function \"" ]

BPFISelLowering15

print

BPF

Virtual ISA

LLVM

16,871

127

1

[]

[ "<s>", "tree", "spu_resolve_overloaded_builtin", "(", "location_t", "loc", ",", "tree", "fndecl", ",", "void", "*", "passed_args", ")", "{", "||", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "\\", "||", "POINTER_TYPE_P", "(", "t", ")", ")", "vec", "<", "tree", "...

[ "target", "hook", "for", "resolve_overloaded_builtin", "(", ")", ".", "Returns", "a", "function", "call", "RTX", "if", "we", "can", "resolve", "the", "overloaded", "builtin" ]

[ "spu", "1", "0", "\"insufficient arguments to overloaded function %s\"", "0", "0", "\"too many arguments to overloaded function %s\"", "\"parameter list does not match a valid signature for %s()\"" ]

spu-c

spu_resolve_overloaded_builtin

spu

MPU

GCC

16,872

404

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "*...

[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]

HexagonInstrInfo10

isComplex

Hexagon

DSP

LLVM

16,873

174

1

[]

[ "<s>", "const", "char", "*", "SICTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "SICISD", "::", "JmpLink", ":", "return", "\"SICISD::JmpLink\"", ";", "case", "SICISD", "::", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SIC", "SIC", "SICISD::JmpLink", "\"SICISD::JmpLink\"", "SICISD::TailCall", "\"SICISD::TailCall\"", "SICISD::Hi", "\"SICISD::Hi\"", "SICISD::Lo", "\"SICISD::Lo\"", "SICISD::GPRel", "\"SICISD::GPRel\"", "SICISD::Glob", "\"SICISD::Glob\"", "SICISD::Ret", "\"SICISD::Ret\"", "SICISD::EH_...

SICISelLowering

getTargetNodeName

SIC

CPU

LLVM

16,874

112

1

[]

[ "<s>", "virtual", "const", "SPUInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "CellSPU", "SPU" ]

SPUTargetMachine1

getInstrInfo

CellSPU

MPU

LLVM

16,875

14

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "nullptr", ")", "const", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", "?", "TM", "->", "getSubtargetImpl", "(", ")", "->", "getRegisterInfo"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon" ]

HexagonHardwareLoops22

print

Hexagon

DSP

LLVM

16,876

77

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyLocalReference", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "isPositionIndependent", "(", ")", ")", "return", "X86II", "::", "MO_NO_FLAG", ";", "if", "(", "is64Bit", "(...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "\"Tiny codesize model not supported on X86\"", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "\"invalid code model\"", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_PIC_BASE_OF...

X86Subtarget (2)3

classifyLocalReference

X86

CPU

LLVM

16,877

174

1

[]

[ "<s>", "static", "bool", "compare_sign_p", "(", "rtx_insn", "*", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GE", "||", "cond", "==", "LT", ")", ";", "}", "</s>" ]

[ "Returns", "nonzero", "if", "INSN", "is", "a", "tst", "insn", "that", "only", "tests", "the", "sign", "." ]

[ "avr" ]

avr

compare_sign_p

avr

MPU

GCC

16,878

29

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support varargs yet\"", "\"WebAssembly doesn't support struct return yet\"", "0", "ISD::InputArg", "\"WebAssembly hasn't implemented zext arguments\"", "\"WebAssembly ...

WebAssemblyISelLowering13

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

16,879

403

1

[]

[ "<s>", "unsigned", "int", "Z80Operand", "::", "getReg", "(", ")", "const", "{", "return", "this", "->", "Reg", ".", "RegNumber", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Z80", "Z80" ]

Z80Operand

getReg

Z80

MPU

LLVM

16,880

17

1

[]

[ "<s>", "void", "s390_expand_vec_compare", "(", "rtx", "target", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "bool", "neg_p", "=", "false", ",", ...

[ "Generate", "a", "vector", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "and", "store", "the", "result", "in", "TARGET", "." ]

[ "s390" ]

s3906

s390_expand_vec_compare

s390

MPU

GCC

16,881

397

1

[]

[ "<s>", "static", "bool", "visium_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "GP_REGISTER_P", "(", "regno", ")", ")", "return", "GP_REGISTER_P", "(", "end_hard_regno", "(", "mode", ",", "regno", ")", ...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "Modes", "with", "sizes", "which", "cross", "from", "the", "one", "register", "class", "to", "the", "other", "can", "not", "be", "allowed", ".", "Only", "single", "floats", "are", "allowed", "in", "the", "floating...

[ "visium", "1", "1" ]

visium

visium_hard_regno_mode_ok

visium

Virtual ISA

GCC

16,882

72

1

[]

[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCt...

PPCISelDAGToDAG6

getGlobalBaseReg

PowerPC

CPU

LLVM

16,883

399

1

[]

[ "<s>", "static", "bool", "alpha_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "IN_RANGE", "(", "regno", ",", "32", ",", "62", ")", ")", "return", "(", "mode", "==", "SFmode", "||", "mode", "==", ...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", ".", "On", "Alpha", ",", "the", "integer", "registers", "can", "hold", "any", "mode", ".", "The", "floating-point", "registers", "can", "hold", "64-bit", "integers", "as", "well", ",", "but", "not", "smaller", "values", ...

[ "alpha", "32", "62" ]

alpha

alpha_hard_regno_mode_ok

alpha

MPU

GCC

16,884

50

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "R600" ]

AMDGPUTargetMachine28

getObjFileLowering

R600

GPU

LLVM

16,885

12

1

[]

[ "<s>", "void", "setFrameAdjustment", "(", "MachineInstr", "&", "I", ",", "int64_t", "V", ")", "const", "{", "assert", "(", "isFrameInstr", "(", "I", ")", ")", ";", "I", ".", "getOperand", "(", "1", ")", ".", "setImm", "(", "V", ")", ";", "}", "</s>...

[ "Sets", "the", "stack", "pointer", "adjustment", "made", "inside", "the", "frame", "made", "up", "by", "this", "instruction", "." ]

[ "X86", "1" ]

X86InstrInfo73

setFrameAdjustment

X86

CPU

LLVM

16,886

33

1

[]

[ "<s>", "int", "ARM64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ")", ")", "return", "AM", ".", "Scale", "!=", "0"...

[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "ARM64", "ARM64", "0", "1", "1" ]

ARM64ISelLowering

getScalingFactorCost

ARM64

CPU

LLVM

16,887

43

1

[]

[ "<s>", "bool", "WebAssemblyFixBrTableDefaults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fixing br_table Default Targets **********\\n\"", "\"********** Function: \"", "<<", "MF", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Fixing br_table Default Targets **********\\n\"", "\"********** Function: \"", "16", "WebAssembly::isBrTable" ]

WebAssemblyFixBrTableDefaults

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

16,888

154

1

[]

[ "<s>", "void", "AArch64CA53ErratumStub", "::", "applyFixup", "(", "FragmentRef", "&", "pSrcFragRef", ",", "IRBuilder", "&", "pBuilder", ",", "BranchIsland", "&", "pIsland", ")", "{", "assert", "(", "isMyDuty", "(", "pSrcFragRef", ")", ")", ";", "std", "::", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "\"__\"", "\"@\"", "AArch64", "4", "0", "AArch64", "AArch64" ]

AArch64CA53ErratumStub

applyFixup

AArch64

CPU

LLVM

16,889

390

1

[]

[ "<s>", "void", "Z80oldInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "Target...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "Z80old", "Z80old", "Z80old::F", "Z80old::F", "\"Unexpected instruction!\"", "Z80old::LD8r0", "Z80old::LD8ri", "0" ]

Z80oldInstrInfo

reMaterialize

Z80old

MPU

LLVM

16,890

160

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

[ "R600", "SI", "SI", "0", "0" ]

SIInstrInfo101

buildIndirectWrite

R600

GPU

LLVM

16,891

115

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"" ]

SIInstrInfo (3)

storeRegToStackSlot

AMDGPU

GPU

LLVM

16,892

325

1

[]

[ "<s>", "bool", "use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "0", ")", "return", "false", ";", "m68k_compute_frame_layout", "(", ")", ";", "return", "current_...

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "m68k", "0" ]

m68k3

use_return_insn

m68k

MPU

GCC

16,893

36

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "i...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "0", "64", "32", "16" ]

ARMISelLowering33

isShuffleMaskLegal

ARM

CPU

LLVM

16,894

244

1

[]

[ "<s>", "bool", "R600TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "R600", "MVT::Other", "MVT::i32", "MVT::i32", "4", "0" ]

R600ISelLowering (2)1

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

16,895

87

1

[]

[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...

[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]

[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...

MipsInstrInfo9

genInstrWithNewOpc

Mips

CPU

LLVM

16,896

376

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "ECLair" ]

ECLairAsmParser

getLoc

ECLair

MPU

LLVM

16,897

20

1

[]

[ "<s>", "static", "bool", "sh_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "regno", ")", "==", "FIRST_RET_REG", "||", "(", "TARGET_SH2E", "&&", "(", "regno", ")", "==", "FIRST_FP_RET_REG", ")", "||", "(", ...

[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]

[ "sh" ]

sh4

sh_function_value_regno_p

sh

CPU

GCC

16,898

40

1

[]

[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "NVPTX", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV64rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV32rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::IMOV64r...

NVPTXFrameLowering22

emitPrologue

NVPTX

GPU

LLVM

16,899

291

1

[]