docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", ...	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "Mips", "Mips", "32", "64", "1U", "Mips" ]	MipsISelLowering (2)4	getNumRegistersForCallingConv	Mips	CPU	LLVM	17,000	69	1	[]
[ "<s>", "void", "arm_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "NULL_TREE", ",", "\"constant\"", ")", ";", "}", "</s>" ]	[ "Bounds-check", "constants", "." ]	[ "arm", "\"constant\"" ]	arm	arm_const_bounds	arm	CPU	GCC	17,001	27	1	[]
[ "<s>", "SDNode", "", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "\"=> \"", "\"\\n\"" ]	WebAssemblyISelDAGToDAG (2)	Select	WebAssembly	Virtual ISA	LLVM	17,002	177	1	[]
[ "<s>", "static", "bool", "avr_decl_memx_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "\|\|", "TREE_TYPE", "(", "decl", ")", "==", "error_mark_node", ")", "{", "return", "false", ";", "}", "return", "(", "...	[ "Return", "TRUE", "if", "DECL", "is", "a", "VAR_DECL", "located", "in", "the", "24-bit", "flash", "address", "space", "and", "FALSE", ",", "otherwise", "." ]	[ "avr" ]	avr	avr_decl_memx_p	avr	MPU	GCC	17,003	43	1	[]
[ "<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "0", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "1", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC"...	[ "Wrap", "a", "TOC", "address", "that", "can", "be", "fused", "to", "indicate", "that", "special", "fusion", "processing", "is", "needed", "." ]	[ "powerpcspe", "0", "1" ]	powerpcspe	fusion_wrap_memory_address	powerpcspe	CPU	GCC	17,004	50	1	[]
[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_MMI", ")", ")", "return...	[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]	[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]	mips	mips_expand_vpc_loongson_pshufh	mips	CPU	GCC	17,005	311	1	[]
[ "<s>", "int", "cris_simple_epilogue", "(", ")", "{", "int", "regno", ";", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "int", "lastreg", "=", "-", "1", ";", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", "\|\|", "get_frame_size", "(", ...	[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tel...	[ "cris", "1", "0", "0", "0", "1", "1", "1", "0", "1" ]	cris2	cris_simple_epilogue	cris	MPU	GCC	17,006	127	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fold Operands\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Fold Operands\"" ]	SIFoldOperands18	getPassName	R600	GPU	LLVM	17,007	13	1	[]
[ "<s>", "bool", "csky_valid_mem_constraint_operand", "(", "rtx", "op", ",", "const", "char", "*", "constraint", ")", "{", "struct", "csky_address", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "!...	[ "Support", "for", "the", "Q", "or", "W", "memory", "constraint", ".", "Returns", "true", "if", "OP", "is", "a", "MEM", "RTX", "with", "an", "address", "consisting", "of", "base", "+", "index", "or", "base", "+", "displacement", "." ]	[ "csky", "0", "0", "0", "0", "0", "1", "2", "4", "8", "0", "4", "0", "1020", "0" ]	csky	csky_valid_mem_constraint_operand	csky	CPU	GCC	17,008	219	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31", "\"Unhandled register class\"" ]	AlphaInstrInfo	storeRegToStackSlot	Alpha	MPU	LLVM	17,009	203	1	[]
[ "<s>", "static", "void", "mips_dfa_post_advance_cycle", "(", "void", ")", "{", "if", "(", "TUNE_LOONGSON_2EF", ")", "mips_ls2_dfa_post_advance_cycle", "(", "curr_state", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCHED_DFA_POST_ADVANCE_CYCLE", ".", "This", "hook", "is", "being", "called", "at", "the", "start", "of", "each", "cycle", "." ]	[ "mips" ]	mips	mips_dfa_post_advance_cycle	mips	CPU	GCC	17,010	17	1	[]
[ "<s>", "static", "void", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "TeeRISCMachineFunctionInfo", "", "TFI", "=", "MF", ".", "getInfo", "<", "TeeRISCMachi...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "TeeRISC", "TeeRISC", "TeeRISC", "\"Original Frame Size: \"", "\"\\n\"", "1", "\"Aligned Frame Size: \"", "\"\\n\"" ]	TeeRISCFrameLowering	determineFrameLayout	TeeRISC	CPU	LLVM	17,011	124	1	[]
[ "<s>", "static", "int", "mcore_ior_cost", "(", "rtx", "x", ")", "{", "int", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "2", ";", "val", "=", "INTVAL", "(", "XEXP", "(", "x", "...	[ "What", "does", "an", "or", "cost", "-", "see", "and_cost", "(", ")", "." ]	[ "mcore", "1", "2", "1", "2", "3", "4", "5" ]	mcore3	mcore_ior_cost	mcore	MPU	GCC	17,012	78	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64Pseudo", "0", "2", "0", "0", "2", "ARM::VSTMQIA",...	ARMBaseInstrInfo108	isStoreToStackSlot	ARM	CPU	LLVM	17,013	345	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_setup", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_...	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_SETUP", "." ]	[ "nvptx", "2", "3", "1", "5", "1" ]	nvptx3	nvptx_goacc_reduction_setup	nvptx	GPU	GCC	17,014	198	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasA...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "Hexagon", "Hexagon", "4", "0", "8", "8", "8", "\"Unexpected local frame alignment\"", "1", "8", "1", "0", "0", "Hexagon" ]	HexagonFrameLowering12	processFunctionBeforeFrameFinalized	Hexagon	DSP	LLVM	17,015	507	1	[]
[ "<s>", "SystemZSubtarget", "&", "SystemZSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "StringRef", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"generic\"" ]	SystemZSubtarget18	initializeSubtargetDependencies	SystemZ	CPU	LLVM	17,016	50	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...	[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]	[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDr", "X86::SQRTPSm", "X86::SQRTPSr", "X86::SQRTSDm", "X86::SQRTSDm_Int", "X86::SQRTSDr", "X86::SQ...	X86InstrInfo116	isHighLatencyDef	X86	CPU	LLVM	17,017	215	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"" ]	PPCRegisterInfo22	resolveFrameIndex	PowerPC	CPU	LLVM	17,018	179	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegisterClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegisterClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegisterClass", "Mips::SDC1", "Mips::FGR64RegisterClass", "Mips::SDC164_P8", ...	MipsInstrInfo41	storeRegToStackSlot	Mips	CPU	LLVM	17,019	221	1	[]
[ "<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "flag_unwind_tables", "&&", "(", "!", "flag_exceptions", "\|\|", "USING_SJLJ_EXCEPTIONS", ")", ")", "return", ";", "fputs", "(", "\"\\t.body\\n\"", ",...	[ "Emit", "the", ".body", "directive", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]	[ "ia64", "\"\\t.body\\n\"" ]	ia643	ia64_output_function_end_prologue	ia64	CPU	GCC	17,020	31	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBl...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1", "0" ]	ARMHazardRecognizer10	EmitInstruction	ARM	CPU	LLVM	17,021	164	1	[]
[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving multiple registers\"", "SystemZ::STMG", "SystemZ::GR64BitRegClass", "0", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "Sys...	SystemZFrameLowering10	spillCalleeSavedRegisters	SystemZ	CPU	LLVM	17,022	404	1	[]
[ "<s>", "bool", "SNESInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid SNES branch condition!\"", ")", ";", "...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "SNES", "SNES", "1", "\"Invalid SNES branch condition!\"", "SNESCC::CondCodes", "SNESCC::CondCodes", "0", "0" ]	SNESInstrInfo	reverseBranchCondition	SNES	DSP	LLVM	17,023	66	1	[]
[ "<s>", "const", "NVPTXSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine10	getSubtargetImpl	NVPTX	GPU	LLVM	17,024	13	1	[]
[ "<s>", "rtx", "standard_80387_constant_rtx", "(", "int", "idx", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "switch", "(", "idx", ")", "{", "case", "3", ":", "case", "4", ":", "ca...	[ "Return", "the", "CONST_DOUBLE", "representing", "the", "80387", "constant", "that", "is", "loaded", "by", "the", "specified", "special", "instruction", ".", "The", "argument", "IDX", "matches", "the", "return", "value", "from", "standard_80387_constant_p", "." ]	[ "i386", "3", "4", "5", "6", "7", "3" ]	i386	standard_80387_constant_rtx	i386	CPU	GCC	17,025	66	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStre...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86" ]	X86Disassembler (2)1	getInstruction	X86	CPU	LLVM	17,026	156	1	[]
[ "<s>", "void", "ix86_expand_v1ti_shift", "(", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "force_reg", "(", "V1TImode", ",", "operands", "[", "1", "]", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "operan...	[ "Expand", "V1TI", "mode", "shift", "(", "of", "rtx_code", "CODE", ")", "by", "constant", "." ]	[ "i386", "1", "2", "2", "0", "2", "127", "0", "0", "7", "0", "0", "64", "64", "64", "64", "64", "64", "64", "0" ]	i386-expand	ix86_expand_v1ti_shift	i386	CPU	GCC	17,027	482	1	[]
[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", ...	[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...	[ "s390", "1", "0", "0", "0" ]	s3905	s390_match_ccmode_set	s390	MPU	GCC	17,028	193	1	[]
[ "<s>", "aarch64_simd_switcher", "::", "aarch64_simd_switcher", "(", "unsigned", "int", "extra_flags", ")", ":", "m_old_isa_flags", "(", "aarch64_isa_flags", ")", ",", "m_old_general_regs_only", "(", "TARGET_GENERAL_REGS_ONLY", ")", "{", "aarch64_isa_flags", "=", "AARCH64_...	[ "Enable", "AARCH64_FL_", "*", "flags", "EXTRA_FLAGS", "on", "top", "of", "the", "base", "Advanced", "SIMD", "set", "." ]	[ "aarch64", "aarch64_simd_switcher::aarch64_simd_switcher" ]	aarch64-builtins	aarch64_simd_switcher	aarch64	CPU	GCC	17,029	35	1	[]
[ "<s>", "const", "PPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget (2)1	getRegisterInfo	PowerPC	CPU	LLVM	17,030	20	1	[]
[ "<s>", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "size_t", "j", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "j", "]", ".", "bifname", ";", "switch", ...	[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]	[ "rs6000", "\"%qs requires the %qs option\"", "\"-mcpu=power5\"", "\"%qs requires the %qs option\"", "\"-mcpu=power6\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power6\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-maltivec\"", "\"...	rs6000-builtin	rs6000_invalid_builtin	rs6000	CPU	GCC	17,031	347	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "AsmFlavor", "(", "AsmWriterFlavor", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "5"...	X86Subtarget29	X86Subtarget	X86	CPU	LLVM	17,032	477	1	[]
[ "<s>", "virtual", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Target"...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "UPT" ]	UPTAsmBackend	shouldForceRelocation	UPT	CPU	LLVM	17,033	39	1	[]
[ "<s>", "void", "M68kFrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "IsSub", "=", "NumBytes", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "M68k", "M68k", "0", "1LL", "31", "1", "M68k::D0", "M68k::D0", "M68k::MOV32ri", "M68k::SUB32ar", "M68k::ADD32ar", "3", "0" ]	M68kFrameLowering1	emitSPUpdate	M68k	MPU	LLVM	17,034	268	1	[]
[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine13	addInstSelector	MBlaze	MPU	LLVM	17,035	30	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430FrameLowering24	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	17,036	142	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch6...	AArch64InstrInfo (2)	analyzeCompare	AArch64	CPU	LLVM	17,037	303	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Cpu0 Delay Slot Fille\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Cpu0", "\"Cpu0 Delay Slot Fille\"" ]	Cpu0DelaySlotFiller	getPassName	Cpu0	CPU	LLVM	17,038	11	1	[]
[ "<s>", "rtx", "frv_split_abs", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", "cr_reg...	[ "Split", "an", "integer", "abs", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]	[ "frv", "0", "1", "2", "3" ]	frv2	frv_split_abs	frv	VLIW	GCC	17,039	162	1	[]
[ "<s>", "bool", "PTXInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "if", "(", "Pred", ".", "size", "(", ")", "<", "2", ")", "llvm_unreach...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "PTX", "PTX", "2", "\"lesser than 2 predicate operands are provided\"", "1", "\"missing predicate operand\"", "0", "1", "1" ]	PTXInstrInfo3	PredicateInstruction	PTX	GPU	LLVM	17,040	99	1	[]
[ "<s>", "static", "int", "arm_tls_operand_p_1", "(", "rtx", "", "x", ",", "void", "", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_TLS_MODEL", "(", "", "x", ")", "!=", ...	[ "Helper", "for", "arm_tls_referenced_p", "." ]	[ "arm", "0", "1", "1", "0" ]	arm3	arm_tls_operand_p_1	arm	CPU	GCC	17,041	61	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "Z80", "Z80" ]	Z80ISelLowering2	isOffsetFoldingLegal	Z80	MPU	LLVM	17,042	15	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86AsmPrinter102	runOnMachineFunction	X86	CPU	LLVM	17,043	98	1	[]
[ "<s>", "void", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ")", "{", "IsFixed", ".", "resize", "(", "Ins", ".", "size", "(", ")", ",", "true", ")", ";", "CCState", "...	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "PowerPC", "ISD::InputArg" ]	PPCCCState5	AnalyzeFormalArguments	PowerPC	CPU	LLVM	17,044	40	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createHexagonISelDag", "(", "getHexagonTargetMachine...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine17	addInstSelector	Hexagon	DSP	LLVM	17,045	44	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "ge...	[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]	[ "X86", "X86", "ISD::isConstantSplatVector", "ISD::MUL", "1", "1", "1", "1" ]	X86ISelLowering (2)6	decomposeMulByConstant	X86	CPU	LLVM	17,046	118	1	[]
[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "RISCV", "::", "X8", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "RISCV", "RISCV", "RISCV::X8" ]	RISCVRegisterInfo22	getFrameRegister	RISCV	CPU	LLVM	17,047	18	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "T...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon" ]	HexagonHardwareLoops1	print	Hexagon	DSP	LLVM	17,048	58	1	[]
[ "<s>", "void", "MipsELFStreamer", "::", "createPendingLabelRelocs", "(", ")", "{", "MipsTargetELFStreamer", "", "ELFTargetStreamer", "=", "static_cast", "<", "MipsTargetELFStreamer", "", ">", "(", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "ELFTargetStrea...	[ "Mark", "labels", "as", "microMIPS", ",", "if", "necessary", "for", "the", "subtarget", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsELFStreamer1	createPendingLabelRelocs	Mips	CPU	LLVM	17,049	80	1	[]
[ "<s>", "int", "avx_vpermilp_parallel", "(", "rtx", "par", ",", "machine_mode", "mode", ")", "{", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "unsigned", "mask", "=", "0", ";", "unsigned", "char", "ipar", "[", "16", "]", ...	[ "Helper", "for", "avx_vpermilps256_operand", "et", "al", ".", "This", "is", "also", "used", "by", "the", "expansion", "functions", "to", "turn", "the", "parallel", "back", "into", "a", "mask", ".", "The", "return", "value", "is", "0", "for", "no", "match",...	[ "i386", "0", "16", "0", "0", "0", "0", "0", "0", "4", "6", "4", "6", "0", "4", "6", "8", "6", "0", "6", "0", "2", "2", "0", "2", "4", "2", "0", "2", "0", "8", "8", "8", "0", "0", "4", "4", "4", "0", "4", "0", "2", "1" ]	i386	avx_vpermilp_parallel	i386	CPU	GCC	17,050	418	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVW", "RISCVISD::GORCW", "RISCVISD::FSLW", "RISCVISD::FSRW", "RISCVISD::SHFLW", "RISCVISD::UNSHFLW", "RISCV...	RISCVISelLowering35	ComputeNumSignBitsForTargetNode	RISCV	CPU	LLVM	17,051	263	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "r...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]	ARMBaseInstrInfo110	isPredicable	ARM	CPU	LLVM	17,052	176	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpe...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86", "X86::GR64_TCW64RegClass", "X86", "X86::GR64_TCRegClass", "X86::GR32_TCRegClass" ]	X86RegisterInfo36	getPointerRegClass	X86	CPU	LLVM	17,053	142	1	[]
[ "<s>", "void", "BPFInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targe...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::LDD", "0", "\"Can't load this register from stack slot\"" ]	BPFInstrInfo	loadRegFromStackSlot	BPF	Virtual ISA	LLVM	17,054	97	1	[]
[ "<s>", "int", "sh_contains_memref_p", "(", "rtx", "insn", ")", "{", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "&", "sh_contains_memref_p_1", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Return", "nonzero", "iff", "INSN", "contains", "a", "MEM", "." ]	[ "sh" ]	sh3	sh_contains_memref_p	sh	CPU	GCC	17,055	23	1	[]
[ "<s>", "static", "void", "mips_output_64bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "\"\\tdm%cc1\\t%s,%s\\n\"", ",", "direct...	[ "Likewise", "for", "64-bit", "values", "." ]	[ "mips", "\"\\tdm%cc1\\t%s,%s\\n\"", "\"\\tm%cc1\\t%s,%s\\n\"", "\"\\tm%chc1\\t%s,%s\\n\"", "\"\\tsw\\t%s,0($sp)\\n\"", "\"\\tsw\\t%s,4($sp)\\n\"", "1", "\"\\tldc1\\t%s,0($sp)\\n\"", "\"\\tsdc1\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,4($sp)\\n\"", "1", "\"\\tm%cc1\\t%s,%s...	mips	mips_output_64bit_xfer	mips	CPU	GCC	17,056	234	1	[]
[ "<s>", "mips_va_arg", "(", "valist", ",", "type", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "\"mips16 function profiling\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tnoat\\n\"", ")", ";", "\\", "fprintf", "(", "F...	[ "Implement", "va_arg", "." ]	[ "mips", "\"mips16 function profiling\"", "\"\\t.set\\tnoat\\n\"", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", "1", "31", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", "\"dsubu\"", "\"subu\"", "16", "8", "\"\\tjal\\t_mcount\\n\"", "\"\\t.set\\tat\\n\"" ]	mips4	mips_va_arg	mips	CPU	GCC	17,057	104	1	[]
[ "<s>", "unsigned", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STrii", "\|\|", "MI", ".", "getOpcode",...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "VE", "VE", "VE::STrii", "VE::STLrii", "VE::STUrii", "0", "1", "1", "0", "2", "2", "0", "0", "3", "0" ]	VEInstrInfo1	isStoreToStackSlot	VE	CPU	LLVM	17,058	142	1	[]
[ "<s>", "MCSection", "", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\".rdata\"" ]	X86TargetObjectFile17	getSectionForConstant	X86	CPU	LLVM	17,059	229	1	[]
[ "<s>", "static", "bool", "loongarch_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "\|\|", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]	[ "loongarch" ]	loongarch	loongarch_valid_pointer_mode	loongarch	CPU	GCC	17,060	22	1	[]
[ "<s>", "HOST_WIDE_INT", "arm_compute_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "switch", "(", "from", ")", ...	[ "Compute", "the", "distance", "from", "register", "FROM", "to", "register", "TO", ".", "These", "can", "be", "the", "arg", "pointer", "(", "26", ")", ",", "the", "soft", "frame", "pointer", "(", "25", ")", ",", "the", "stack", "pointer", "(", "13", "...	[ "arm", "0", "0", "4", "0", "4", "0" ]	arm3	arm_compute_initial_elimination_offset	arm	CPU	GCC	17,061	175	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	addPreEmitPass	Hexagon	DSP	LLVM	17,062	96	1	[]
[ "<s>", "rtx", "loongarch_rewrite_small_data", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "loongarch_rewrite_small_data_1", "(", "&", "pattern", ")", ";", "return", "pattern", ";", "}", "</s>" ]	[ "Rewrite", "instruction", "pattern", "PATTERN", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]	[ "loongarch" ]	loongarch	loongarch_rewrite_small_data	loongarch	CPU	GCC	17,063	24	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...	[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]	[ "AMDGPU", "SI" ]	SIInstrInfo111	isLegalRegOperand	AMDGPU	GPU	LLVM	17,064	168	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Cpu0 Emit GP Restore\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Cpu0", "\"Cpu0 Emit GP Restore\"" ]	Cpu0EmitGPRestore	getPassName	Cpu0	CPU	LLVM	17,065	13	1	[]
[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TVM" ]	TVMInstrInfo	getRegisterInfo	TVM	Virtual ISA	LLVM	17,066	12	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "ARM64", "\"Invalid base register access!\"" ]	ARM64FastISel	setReg	ARM64	CPU	LLVM	17,067	23	1	[]
[ "<s>", "static", "int", "microblaze_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "microblaze_address_info", "addr", ";", "if", "(", "microblaze_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", "." ]	[ "microblaze", "1", "2", "1", "2", "1", "2", "2", "2", "1", "0" ]	microblaze1	microblaze_address_insns	microblaze	MPU	GCC	17,068	136	1	[]
[ "<s>", "bool", "Z80RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "Z80", "Z80" ]	Z80RegisterInfo2	requiresVirtualBaseRegisters	Z80	MPU	LLVM	17,069	16	1	[]
[ "<s>", "static", "bool", "epiphany_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "tree", "type", "=", "arg", ".", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "...	[ "For", "EPIPHANY", ",", "All", "aggregates", "and", "arguments", "greater", "than", "8", "bytes", "are", "passed", "by", "reference", "." ]	[ "epiphany" ]	epiphany	epiphany_pass_by_reference	epiphany	MPU	GCC	17,070	50	1	[]
[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", ...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "aarch64", "1", "0", "1", "1", "2" ]	aarch641	aarch64_vectorize_vec_perm_const	aarch64	CPU	GCC	17,071	250	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "Mandarin" ]	MandarinTargetMachine	getDataLayout	Mandarin	CPU	LLVM	17,072	14	1	[]
[ "<s>", "const", "char", "*", "mangle_builtin_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", ")", "type", "=", "TREE_TYPE", "(", "TYPE_NA...	[ "If", "TYPE", "is", "a", "built-in", "type", "defined", "by", "the", "RVV", "ABI", ",", "return", "the", "mangled", "name", ",", "otherwise", "return", "NULL", "." ]	[ "aarch64", "2" ]	aarch64-sve-builtins	mangle_builtin_type	aarch64	CPU	GCC	17,073	74	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "ARM", "ARM", "\"disable-tail-calls\"", "\"true\"" ]	ARMISelLowering (2)2	mayBeEmittedAsTailCall	ARM	CPU	LLVM	17,074	65	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImme...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo1	loadImmediate	Mips	CPU	LLVM	17,075	342	1	[]
[ "<s>", "const", "char", "*", "m68k_output_scc_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fseq %0\"", ";", "case", "NE", ":", "return", "\"fsne %0\"", ";", "case", "GT", ":", "return", "\"fs...	[ "Return", "an", "output", "template", "for", "a", "floating", "point", "scc", "instruction", "with", "CODE", "." ]	[ "m68k", "\"fseq %0\"", "\"fsne %0\"", "\"fsgt %0\"", "\"fshi %0\"", "\"fslt %0\"", "\"fsge %0\"", "\"fsle %0\"", "\"fsor %0\"", "\"fsun %0\"", "\"fsueq %0\"", "\"fsuge %0\"", "\"fsugt %0\"", "\"fsule %0\"", "\"fsult %0\"", "\"fsogl %0\"" ]	m68k	m68k_output_scc_float	m68k	MPU	GCC	17,076	112	1	[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "DEBUG", "(", "dbgs", "(...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "RISCV", "RISCV", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0" ]	RISCVISelDAGToDAG29	Select	RISCV	CPU	LLVM	17,077	182	1	[]
[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X10", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "RISCV", "RISCV", "RISCV::X10" ]	RISCVISelLowering11	getExceptionPointerRegister	RISCV	CPU	LLVM	17,078	18	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_LOCAL_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_LOCAL_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_LOCAL_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_LOCAL_F64", "\"Unexpected register class\"...	WebAssemblyInstrInfo19	copyPhysReg	WebAssembly	Virtual ISA	LLVM	17,079	174	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "\|...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "ARM", "ARM", "ARM" ]	ARMBaseInstrInfo116	CreateTargetPostRAHazardRecognizer	ARM	CPU	LLVM	17,080	52	1	[]
[ "<s>", "unsigned", "LC3RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "LC3", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "LC3", "LC3", "LC3::SP" ]	LC3RegisterInfo	getFrameRegister	LC3	CPU	LLVM	17,081	18	1	[]
[ "<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_G_FLOAT", ")", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "vax_g_format", ";", "}", "</s>" ]	[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]	[ "vax" ]	vax3	override_options	vax	CPU	GCC	17,082	19	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]	MipsMCCodeEmitter55	getBranchTargetOpValue	Mips	CPU	LLVM	17,083	103	1	[]
[ "<s>", "void", "emit_pic_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "temp", "=", "reload_in_progress", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(",...	[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]	[ "bfin", "0", "0", "1", "1", "1", "1", "1" ]	bfin2	emit_pic_move	bfin	DSP	GCC	17,084	82	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget11	AArch64Subtarget	AArch64	CPU	LLVM	17,085	155	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]	MipsAsmPrinter1	EmitInstruction	Mips	CPU	LLVM	17,086	376	1	[]
[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "enum", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "ret", "=", "NULL_RTX", ...	[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...	[ "s390" ]	s3903	s390_emit_compare	s390	MPU	GCC	17,087	119	1	[]
[ "<s>", "void", "Cpu0FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0FrameLowering3	determineCalleeSaves	Cpu0	CPU	LLVM	17,088	20	1	[]
[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_vector_or_tuple_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "num_vectors", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", ...	[ "Require", "argument", "ARGNO", "to", "be", "a", "single", "vector", "or", "a", "tuple", "of", "NUM_VECTORS", "vectors", ";", "NUM_VECTORS", "is", "1", "for", "the", "former", ".", "Return", "the", "associated", "type", "suffix", "on", "success", ",", "usi...	[ "aarch64", "0", "0", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", "1", "0", "\"%qT%d%qE%d\"", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", "1", "\"%qT%d%qE%d\"", "\...	aarch64-sve-builtins2	infer_vector_or_tuple_type	aarch64	CPU	GCC	17,089	235	1	[]
[ "<s>", "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "...	[ "Query", "Liveness", "at", "Idx", "." ]	[ "WebAssembly", "\"__stack_pointer\"", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I6...	WebAssemblyRegStackify	Query	WebAssembly	Virtual ISA	LLVM	17,090	454	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine96	addIRPasses	AMDGPU	GPU	LLVM	17,091	135	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser39	ParseInstruction	AMDGPU	GPU	LLVM	17,092	218	1	[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "bool", "BranchWithZeroOperand", "=", "(", "I", "->", "isBran...	[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]	[ "Mips", "Mips", "1", "1", "Mips::ZERO", "1", "Mips::ZERO_64", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "M...	MipsInstrInfo3	genInstrWithNewOpc	Mips	CPU	LLVM	17,093	421	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine	addIRPasses	NVPTX	GPU	LLVM	17,094	200	1	[]
[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET...	[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]	[ "rs6000", "1", "1", "1", "0", "\"-m64 requires PowerPC64 architecture, enabling\"", "1", "\"10.5\"", "0" ]	rs60004	darwin_rs6000_override_options	rs6000	CPU	GCC	17,095	122	1	[]
[ "<s>", "SDValue", "KudeyarTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Kudeyar", "Kudeyar", "ISD::InputArg", "16", "Kudeyar", "0", "1", "2", "0" ]	KudeyarISelLowering	LowerCallResult	Kudeyar	CPU	LLVM	17,096	170	1	[]
[ "<s>", "bool", "SystemZSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "UseSubRegLiveness", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "SystemZ", "SystemZ" ]	SystemZSubtarget (2)2	enableSubRegLiveness	SystemZ	CPU	LLVM	17,097	12	1	[]
[ "<s>", "void", "UPTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "UPT", "UPT" ]	UPTInstPrinter	printRegName	UPT	CPU	LLVM	17,098	25	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "RISCVInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "RISCV", "\"noreg\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "\"<specialcapreg: \"", "\"<vtype: \"", "RISCV" ]	RISCVAsmParser37	print	RISCV	CPU	LLVM	17,099	156	1	[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "std", ...

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "Mips", "Mips", "32", "64", "1U", "Mips" ]

MipsISelLowering (2)4

getNumRegistersForCallingConv

Mips

CPU

LLVM

17,000

69

1

[]

[ "<s>", "void", "arm_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "NULL_TREE", ",", "\"constant\"", ")", ";", "}", "</s>" ]

[ "Bounds-check", "constants", "." ]

[ "arm", "\"constant\"" ]

arm

arm_const_bounds

arm

CPU

GCC

17,001

27

1

[]

[ "<s>", "SDNode", "*", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "\"=> \"", "\"\\n\"" ]

WebAssemblyISelDAGToDAG (2)

Select

WebAssembly

Virtual ISA

LLVM

17,002

177

1

[]

[ "<s>", "static", "bool", "avr_decl_memx_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "||", "TREE_TYPE", "(", "decl", ")", "==", "error_mark_node", ")", "{", "return", "false", ";", "}", "return", "(", "...

[ "Return", "TRUE", "if", "DECL", "is", "a", "VAR_DECL", "located", "in", "the", "24-bit", "flash", "address", "space", "and", "FALSE", ",", "otherwise", "." ]

[ "avr" ]

avr

avr_decl_memx_p

avr

MPU

GCC

17,003

43

1

[]

[ "<s>", "rtx", "fusion_wrap_memory_address", "(", "rtx", "old_mem", ")", "{", "rtx", "old_addr", "=", "XEXP", "(", "old_mem", ",", "0", ")", ";", "rtvec", "v", "=", "gen_rtvec", "(", "1", ",", "old_addr", ")", ";", "rtx", "new_addr", "=", "gen_rtx_UNSPEC"...

[ "Wrap", "a", "TOC", "address", "that", "can", "be", "fused", "to", "indicate", "that", "special", "fusion", "processing", "is", "needed", "." ]

[ "powerpcspe", "0", "1" ]

powerpcspe

fusion_wrap_memory_address

powerpcspe

CPU

GCC

17,004

50

1

[]

[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_MMI", ")", ")", "return...

[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]

[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]

mips

mips_expand_vpc_loongson_pshufh

mips

CPU

GCC

17,005

311

1

[]

[ "<s>", "int", "cris_simple_epilogue", "(", ")", "{", "int", "regno", ";", "int", "reglimit", "=", "STACK_POINTER_REGNUM", ";", "int", "lastreg", "=", "-", "1", ";", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ...

[ "Return", "!", "=", "0", "if", "the", "return", "sequence", "for", "the", "current", "function", "is", "short", ",", "like", "``", "ret", "''", "or", "``", "jump", "[", "sp+", "]", "''", ".", "Prior", "to", "reloading", ",", "we", "ca", "n't", "tel...

[ "cris", "1", "0", "0", "0", "1", "1", "1", "0", "1" ]

cris2

cris_simple_epilogue

cris

MPU

GCC

17,006

127

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fold Operands\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Fold Operands\"" ]

SIFoldOperands18

getPassName

R600

GPU

LLVM

17,007

13

1

[]

[ "<s>", "bool", "csky_valid_mem_constraint_operand", "(", "rtx", "op", ",", "const", "char", "*", "constraint", ")", "{", "struct", "csky_address", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "!...

[ "Support", "for", "the", "Q", "or", "W", "memory", "constraint", ".", "Returns", "true", "if", "OP", "is", "a", "MEM", "RTX", "with", "an", "address", "consisting", "of", "base", "+", "index", "or", "base", "+", "displacement", "." ]

[ "csky", "0", "0", "0", "0", "0", "1", "2", "4", "8", "0", "4", "0", "1020", "0" ]

csky

csky_valid_mem_constraint_operand

csky

CPU

GCC

17,008

219

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31", "\"Unhandled register class\"" ]

AlphaInstrInfo

storeRegToStackSlot

Alpha

MPU

LLVM

17,009

203

1

[]

[ "<s>", "static", "void", "mips_dfa_post_advance_cycle", "(", "void", ")", "{", "if", "(", "TUNE_LOONGSON_2EF", ")", "mips_ls2_dfa_post_advance_cycle", "(", "curr_state", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCHED_DFA_POST_ADVANCE_CYCLE", ".", "This", "hook", "is", "being", "called", "at", "the", "start", "of", "each", "cycle", "." ]

[ "mips" ]

mips

mips_dfa_post_advance_cycle

mips

CPU

GCC

17,010

17

1

[]

[ "<s>", "static", "void", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "TeeRISCMachineFunctionInfo", "*", "TFI", "=", "MF", ".", "getInfo", "<", "TeeRISCMachi...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "TeeRISC", "TeeRISC", "TeeRISC", "\"Original Frame Size: \"", "\"\\n\"", "1", "\"Aligned Frame Size: \"", "\"\\n\"" ]

TeeRISCFrameLowering

determineFrameLayout

TeeRISC

CPU

LLVM

17,011

124

1

[]

[ "<s>", "static", "int", "mcore_ior_cost", "(", "rtx", "x", ")", "{", "int", "val", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "2", ";", "val", "=", "INTVAL", "(", "XEXP", "(", "x", "...

[ "What", "does", "an", "or", "cost", "-", "see", "and_cost", "(", ")", "." ]

[ "mcore", "1", "2", "1", "2", "3", "4", "5" ]

mcore3

mcore_ior_cost

mcore

MPU

GCC

17,012

78

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "ARM", "ARM", "ARM::STRrs", "ARM::t2STRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::STRi12", "ARM::t2STRi12", "ARM::tSTRspi", "ARM::VSTRD", "ARM::VSTRS", "1", "2", "2", "0", "1", "0", "ARM::VST1q64Pseudo", "0", "2", "0", "0", "2", "ARM::VSTMQIA",...

ARMBaseInstrInfo108

isStoreToStackSlot

ARM

CPU

LLVM

17,013

345

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_setup", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_...

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_SETUP", "." ]

[ "nvptx", "2", "3", "1", "5", "1" ]

nvptx3

nvptx_goacc_reduction_setup

nvptx

GPU

GCC

17,014

198

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "bool", "HasA...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "Hexagon", "Hexagon", "4", "0", "8", "8", "8", "\"Unexpected local frame alignment\"", "1", "8", "1", "0", "0", "Hexagon" ]

HexagonFrameLowering12

processFunctionBeforeFrameFinalized

Hexagon

DSP

LLVM

17,015

507

1

[]

[ "<s>", "SystemZSubtarget", "&", "SystemZSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "StringRef", "CPUName", "=", "CPU", ";", "if", "(", "CPUName", ".", "empty", "(", ")", ")", "CPUName", "=", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"generic\"" ]

SystemZSubtarget18

initializeSubtargetDependencies

SystemZ

CPU

LLVM

17,016

50

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...

[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]

[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDr", "X86::SQRTPSm", "X86::SQRTPSr", "X86::SQRTSDm", "X86::SQRTSDm_Int", "X86::SQRTSDr", "X86::SQ...

X86InstrInfo116

isHighLatencyDef

X86

CPU

LLVM

17,017

215

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"" ]

PPCRegisterInfo22

resolveFrameIndex

PowerPC

CPU

LLVM

17,018

179

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegisterClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegisterClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegisterClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegisterClass", "Mips::SDC1", "Mips::FGR64RegisterClass", "Mips::SDC164_P8", ...

MipsInstrInfo41

storeRegToStackSlot

Mips

CPU

LLVM

17,019

221

1

[]

[ "<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "flag_unwind_tables", "&&", "(", "!", "flag_exceptions", "||", "USING_SJLJ_EXCEPTIONS", ")", ")", "return", ";", "fputs", "(", "\"\\t.body\\n\"", ",...

[ "Emit", "the", ".body", "directive", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]

[ "ia64", "\"\\t.body\\n\"" ]

ia643

ia64_output_function_end_prologue

ia64

CPU

GCC

17,020

31

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBl...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1", "0" ]

ARMHazardRecognizer10

EmitInstruction

ARM

CPU

LLVM

17,021

164

1

[]

[ "<s>", "bool", "SystemZXPLINKFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ::GPRRegs", "\"Should be saving multiple registers\"", "SystemZ::STMG", "SystemZ::GR64BitRegClass", "0", "0", "SystemZ::FP64BitRegClass", "SystemZ::FP64BitRegClass", "SystemZ::VR128BitRegClass", "Sys...

SystemZFrameLowering10

spillCalleeSavedRegisters

SystemZ

CPU

LLVM

17,022

404

1

[]

[ "<s>", "bool", "SNESInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "1", "&&", "\"Invalid SNES branch condition!\"", ")", ";", "...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "SNES", "SNES", "1", "\"Invalid SNES branch condition!\"", "SNESCC::CondCodes", "SNESCC::CondCodes", "0", "0" ]

SNESInstrInfo

reverseBranchCondition

SNES

DSP

LLVM

17,023

66

1

[]

[ "<s>", "const", "NVPTXSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine10

getSubtargetImpl

NVPTX

GPU

LLVM

17,024

13

1

[]

[ "<s>", "rtx", "standard_80387_constant_rtx", "(", "int", "idx", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "switch", "(", "idx", ")", "{", "case", "3", ":", "case", "4", ":", "ca...

[ "Return", "the", "CONST_DOUBLE", "representing", "the", "80387", "constant", "that", "is", "loaded", "by", "the", "specified", "special", "instruction", ".", "The", "argument", "IDX", "matches", "the", "return", "value", "from", "standard_80387_constant_p", "." ]

[ "i386", "3", "4", "5", "6", "7", "3" ]

i386

standard_80387_constant_rtx

i386

CPU

GCC

17,025

66

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStre...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86" ]

X86Disassembler (2)1

getInstruction

X86

CPU

LLVM

17,026

156

1

[]

[ "<s>", "void", "ix86_expand_v1ti_shift", "(", "enum", "rtx_code", "code", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "op1", "=", "force_reg", "(", "V1TImode", ",", "operands", "[", "1", "]", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "operan...

[ "Expand", "V1TI", "mode", "shift", "(", "of", "rtx_code", "CODE", ")", "by", "constant", "." ]

[ "i386", "1", "2", "2", "0", "2", "127", "0", "0", "7", "0", "0", "64", "64", "64", "64", "64", "64", "64", "0" ]

i386-expand

ix86_expand_v1ti_shift

i386

CPU

GCC

17,027

482

1

[]

[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "if", "(", "GET_CODE", "(", "SET_DEST", ...

[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...

[ "s390", "1", "0", "0", "0" ]

s3905

s390_match_ccmode_set

s390

MPU

GCC

17,028

193

1

[]

[ "<s>", "aarch64_simd_switcher", "::", "aarch64_simd_switcher", "(", "unsigned", "int", "extra_flags", ")", ":", "m_old_isa_flags", "(", "aarch64_isa_flags", ")", ",", "m_old_general_regs_only", "(", "TARGET_GENERAL_REGS_ONLY", ")", "{", "aarch64_isa_flags", "=", "AARCH64_...

[ "Enable", "AARCH64_FL_", "*", "flags", "EXTRA_FLAGS", "on", "top", "of", "the", "base", "Advanced", "SIMD", "set", "." ]

[ "aarch64", "aarch64_simd_switcher::aarch64_simd_switcher" ]

aarch64-builtins

aarch64_simd_switcher

aarch64

CPU

GCC

17,029

35

1

[]

[ "<s>", "const", "PPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "getInstrInfo", "(", ")", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget (2)1

getRegisterInfo

PowerPC

CPU

LLVM

17,030

20

1

[]

[ "<s>", "void", "rs6000_invalid_builtin", "(", "enum", "rs6000_gen_builtins", "fncode", ")", "{", "size_t", "j", "=", "(", "size_t", ")", "fncode", ";", "const", "char", "*", "name", "=", "rs6000_builtin_info", "[", "j", "]", ".", "bifname", ";", "switch", ...

[ "Raise", "an", "error", "message", "for", "a", "builtin", "function", "that", "is", "called", "without", "the", "appropriate", "target", "options", "being", "set", "." ]

[ "rs6000", "\"%qs requires the %qs option\"", "\"-mcpu=power5\"", "\"%qs requires the %qs option\"", "\"-mcpu=power6\"", "\"%qs requires the %qs option and either the %qs or %qs option\"", "\"-mcpu=power6\"", "\"-m64\"", "\"-mpowerpc64\"", "\"%qs requires the %qs option\"", "\"-maltivec\"", "\"...

rs6000-builtin

rs6000_invalid_builtin

rs6000

CPU

GCC

17,031

347

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "AsmFlavor", "(", "AsmWriterFlavor", ")", ",", "PICStyle", "(", "PICStyles", "::", "None", ")...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "128", "X86", "X86", "X86", "X86", "\"Subtarget features: SSELevel \"", "X86", "\", 3DNowLevel \"", "X86", "\", 64bit \"", "X86", "\"\\n\"", "X86", "\"64-bit code requested on a subtarget that doesn't support it!\"", "5"...

X86Subtarget29

X86Subtarget

X86

CPU

LLVM

17,032

477

1

[]

[ "<s>", "virtual", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "(", "void", ")", "adjustFixupValue", "(", "Fixup", ",", "Target"...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "UPT" ]

UPTAsmBackend

shouldForceRelocation

UPT

CPU

LLVM

17,033

39

1

[]

[ "<s>", "void", "M68kFrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "IsSub", "=", "NumBytes", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "M68k", "M68k", "0", "1LL", "31", "1", "M68k::D0", "M68k::D0", "M68k::MOV32ri", "M68k::SUB32ar", "M68k::ADD32ar", "3", "0" ]

M68kFrameLowering1

emitSPUpdate

M68k

MPU

LLVM

17,034

268

1

[]

[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine13

addInstSelector

MBlaze

MPU

LLVM

17,035

30

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo"...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430FrameLowering24

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

17,036

142

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch6...

AArch64InstrInfo (2)

analyzeCompare

AArch64

CPU

LLVM

17,037

303

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Cpu0 Delay Slot Fille\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Cpu0", "\"Cpu0 Delay Slot Fille\"" ]

Cpu0DelaySlotFiller

getPassName

Cpu0

CPU

LLVM

17,038

11

1

[]

[ "<s>", "rtx", "frv_split_abs", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "cc_reg", "=", "operands", "[", "2", "]", ";", "rtx", "cr_reg...

[ "Split", "an", "integer", "abs", "operation", "returning", "a", "SEQUENCE", "containing", "all", "of", "the", "insns", "." ]

[ "frv", "0", "1", "2", "3" ]

frv2

frv_split_abs

frv

VLIW

GCC

17,039

162

1

[]

[ "<s>", "bool", "PTXInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "if", "(", "Pred", ".", "size", "(", ")", "<", "2", ")", "llvm_unreach...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "PTX", "PTX", "2", "\"lesser than 2 predicate operands are provided\"", "1", "\"missing predicate operand\"", "0", "1", "1" ]

PTXInstrInfo3

PredicateInstruction

PTX

GPU

LLVM

17,040

99

1

[]

[ "<s>", "static", "int", "arm_tls_operand_p_1", "(", "rtx", "*", "x", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "GET_CODE", "(", "*", "x", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_TLS_MODEL", "(", "*", "x", ")", "!=", ...

[ "Helper", "for", "arm_tls_referenced_p", "." ]

[ "arm", "0", "1", "1", "0" ]

arm3

arm_tls_operand_p_1

arm

CPU

GCC

17,041

61

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "Z80", "Z80" ]

Z80ISelLowering2

isOffsetFoldingLegal

Z80

MPU

LLVM

17,042

15

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "Subtarget", "->", "isTargetCOFF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86AsmPrinter102

runOnMachineFunction

X86

CPU

LLVM

17,043

98

1

[]

[ "<s>", "void", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ")", "{", "IsFixed", ".", "resize", "(", "Ins", ".", "size", "(", ")", ",", "true", ")", ";", "CCState", "...

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "PowerPC", "ISD::InputArg" ]

PPCCCState5

AnalyzeFormalArguments

PowerPC

CPU

LLVM

17,044

40

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createHexagonRemoveExtendOps", "(", "getHexagonTargetMachine", "(", ")", ")", ")", ";", "PM", ".", "add", "(", "createHexagonISelDag", "(", "getHexagonTargetMachine...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine17

addInstSelector

Hexagon

DSP

LLVM

17,045

44

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "APInt", "MulC", ";", "if", "(", "!", "ISD", "::", "isConstantSplatVector", "(", "C", ".", "ge...

[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]

[ "X86", "X86", "ISD::isConstantSplatVector", "ISD::MUL", "1", "1", "1", "1" ]

X86ISelLowering (2)6

decomposeMulByConstant

X86

CPU

LLVM

17,046

118

1

[]

[ "<s>", "unsigned", "RISCVRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "RISCV", "::", "X8", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "RISCV", "RISCV", "RISCV::X8" ]

RISCVRegisterInfo22

getFrameRegister

RISCV

CPU

LLVM

17,047

18

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "printReg", "(", "Contents", ".", "R", ".", "Reg", ",", "T...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon" ]

HexagonHardwareLoops1

print

Hexagon

DSP

LLVM

17,048

58

1

[]

[ "<s>", "void", "MipsELFStreamer", "::", "createPendingLabelRelocs", "(", ")", "{", "MipsTargetELFStreamer", "*", "ELFTargetStreamer", "=", "static_cast", "<", "MipsTargetELFStreamer", "*", ">", "(", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "ELFTargetStrea...

[ "Mark", "labels", "as", "microMIPS", ",", "if", "necessary", "for", "the", "subtarget", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsELFStreamer1

createPendingLabelRelocs

Mips

CPU

LLVM

17,049

80

1

[]

[ "<s>", "int", "avx_vpermilp_parallel", "(", "rtx", "par", ",", "machine_mode", "mode", ")", "{", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "unsigned", "mask", "=", "0", ";", "unsigned", "char", "ipar", "[", "16", "]", ...

[ "Helper", "for", "avx_vpermilps256_operand", "et", "al", ".", "This", "is", "also", "used", "by", "the", "expansion", "functions", "to", "turn", "the", "parallel", "back", "into", "a", "mask", ".", "The", "return", "value", "is", "0", "for", "no", "match",...

[ "i386", "0", "16", "0", "0", "0", "0", "0", "0", "4", "6", "4", "6", "0", "4", "6", "8", "6", "0", "6", "0", "2", "2", "0", "2", "4", "2", "0", "2", "0", "8", "8", "8", "0", "0", "4", "4", "4", "0", "4", "0", "2", "1" ]

i386

avx_vpermilp_parallel

i386

CPU

GCC

17,050

418

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".", ...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "RISCV", "RISCV", "RISCVISD::SLLW", "RISCVISD::SRAW", "RISCVISD::SRLW", "RISCVISD::DIVW", "RISCVISD::DIVUW", "RISCVISD::REMUW", "RISCVISD::ROLW", "RISCVISD::RORW", "RISCVISD::GREVW", "RISCVISD::GORCW", "RISCVISD::FSLW", "RISCVISD::FSRW", "RISCVISD::SHFLW", "RISCVISD::UNSHFLW", "RISCV...

RISCVISelLowering35

ComputeNumSignBitsForTargetNode

RISCV

CPU

LLVM

17,051

263

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "r...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON", "ARM", "ARM" ]

ARMBaseInstrInfo110

isPredicable

ARM

CPU

LLVM

17,052

176

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "switch", "(", "Kind", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpe...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86", "X86::GR64RegClass", "X86::GR32RegClass", "1", "X86", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86", "X86::GR64_TCW64RegClass", "X86", "X86::GR64_TCRegClass", "X86::GR32_TCRegClass" ]

X86RegisterInfo36

getPointerRegClass

X86

CPU

LLVM

17,053

142

1

[]

[ "<s>", "void", "BPFInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targe...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::LDD", "0", "\"Can't load this register from stack slot\"" ]

BPFInstrInfo

loadRegFromStackSlot

BPF

Virtual ISA

LLVM

17,054

97

1

[]

[ "<s>", "int", "sh_contains_memref_p", "(", "rtx", "insn", ")", "{", "return", "for_each_rtx", "(", "&", "PATTERN", "(", "insn", ")", ",", "&", "sh_contains_memref_p_1", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Return", "nonzero", "iff", "INSN", "contains", "a", "MEM", "." ]

[ "sh" ]

sh3

sh_contains_memref_p

sh

CPU

GCC

17,055

23

1

[]

[ "<s>", "static", "void", "mips_output_64bit_xfer", "(", "char", "direction", ",", "unsigned", "int", "gpreg", ",", "unsigned", "int", "fpreg", ")", "{", "if", "(", "TARGET_64BIT", ")", "fprintf", "(", "asm_out_file", ",", "\"\\tdm%cc1\\t%s,%s\\n\"", ",", "direct...

[ "Likewise", "for", "64-bit", "values", "." ]

[ "mips", "\"\\tdm%cc1\\t%s,%s\\n\"", "\"\\tm%cc1\\t%s,%s\\n\"", "\"\\tm%chc1\\t%s,%s\\n\"", "\"\\tsw\\t%s,0($sp)\\n\"", "\"\\tsw\\t%s,4($sp)\\n\"", "1", "\"\\tldc1\\t%s,0($sp)\\n\"", "\"\\tsdc1\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,0($sp)\\n\"", "\"\\tlw\\t%s,4($sp)\\n\"", "1", "\"\\tm%cc1\\t%s,%s...

mips

mips_output_64bit_xfer

mips

CPU

GCC

17,056

234

1

[]

[ "<s>", "mips_va_arg", "(", "valist", ",", "type", ")", "{", "\\", "if", "(", "TARGET_MIPS16", ")", "\\", "sorry", "(", "\"mips16 function profiling\"", ")", ";", "\\", "fprintf", "(", "FILE", ",", "\"\\t.set\\tnoat\\n\"", ")", ";", "\\", "fprintf", "(", "F...

[ "Implement", "va_arg", "." ]

[ "mips", "\"mips16 function profiling\"", "\"\\t.set\\tnoat\\n\"", "\"\\tmove\\t%s,%s\\t\\t# save current return address\\n\"", "1", "31", "\"\\t%s\\t%s,%s,%d\\t\\t# _mcount pops 2 words from stack\\n\"", "\"dsubu\"", "\"subu\"", "16", "8", "\"\\tjal\\t_mcount\\n\"", "\"\\t.set\\tat\\n\"" ]

mips4

mips_va_arg

mips

CPU

GCC

17,057

104

1

[]

[ "<s>", "unsigned", "VEInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "VE", "::", "STrii", "||", "MI", ".", "getOpcode",...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "VE", "VE", "VE::STrii", "VE::STLrii", "VE::STUrii", "0", "1", "1", "0", "2", "2", "0", "0", "3", "0" ]

VEInstrInfo1

isStoreToStackSlot

VE

CPU

LLVM

17,058

142

1

[]

[ "<s>", "MCSection", "*", "X86WindowsTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "X86", "X86", "4", "\"__real@\"", "4", "8", "\"__real@\"", "8", "16", "\"__xmm@\"", "16", "32", "\"__ymm@\"", "32", "\".rdata\"" ]

X86TargetObjectFile17

getSectionForConstant

X86

CPU

LLVM

17,059

229

1

[]

[ "<s>", "static", "bool", "loongarch_valid_pointer_mode", "(", "scalar_int_mode", "mode", ")", "{", "return", "mode", "==", "SImode", "||", "(", "TARGET_64BIT", "&&", "mode", "==", "DImode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_VALID_POINTER_MODE", "." ]

[ "loongarch" ]

loongarch

loongarch_valid_pointer_mode

loongarch

CPU

GCC

17,060

22

1

[]

[ "<s>", "HOST_WIDE_INT", "arm_compute_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "switch", "(", "from", ")", ...

[ "Compute", "the", "distance", "from", "register", "FROM", "to", "register", "TO", ".", "These", "can", "be", "the", "arg", "pointer", "(", "26", ")", ",", "the", "soft", "frame", "pointer", "(", "25", ")", ",", "the", "stack", "pointer", "(", "13", "...

[ "arm", "0", "0", "4", "0", "4", "0" ]

arm3

arm_compute_initial_elimination_offset

arm

CPU

GCC

17,061

175

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", "addPass", "(", "createHexagonNewValueJump", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

addPreEmitPass

Hexagon

DSP

LLVM

17,062

96

1

[]

[ "<s>", "rtx", "loongarch_rewrite_small_data", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "loongarch_rewrite_small_data_1", "(", "&", "pattern", ")", ";", "return", "pattern", ";", "}", "</s>" ]

[ "Rewrite", "instruction", "pattern", "PATTERN", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]

[ "loongarch" ]

loongarch

loongarch_rewrite_small_data

loongarch

CPU

GCC

17,063

24

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isLegalRegOperand", "(", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "MCOperandInfo", "&", "OpInfo", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "!", "MO", ".", "isReg", "(", "...

[ "Check", "if", "MO", "(", "a", "register", "operand", ")", "is", "a", "legal", "register", "for", "the", "given", "operand", "description", "." ]

[ "AMDGPU", "SI" ]

SIInstrInfo111

isLegalRegOperand

AMDGPU

GPU

LLVM

17,064

168

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Cpu0 Emit GP Restore\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Cpu0", "\"Cpu0 Emit GP Restore\"" ]

Cpu0EmitGPRestore

getPassName

Cpu0

CPU

LLVM

17,065

13

1

[]

[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TVM" ]

TVMInstrInfo

getRegisterInfo

TVM

Virtual ISA

LLVM

17,066

12

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "Reg", ")", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "Base", ".", "Reg", "=", "Reg", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "ARM64", "\"Invalid base register access!\"" ]

ARM64FastISel

setReg

ARM64

CPU

LLVM

17,067

23

1

[]

[ "<s>", "static", "int", "microblaze_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "microblaze_address_info", "addr", ";", "if", "(", "microblaze_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", ...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", "." ]

[ "microblaze", "1", "2", "1", "2", "1", "2", "2", "2", "1", "0" ]

microblaze1

microblaze_address_insns

microblaze

MPU

GCC

17,068

136

1

[]

[ "<s>", "bool", "Z80RegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "Z80", "Z80" ]

Z80RegisterInfo2

requiresVirtualBaseRegisters

Z80

MPU

LLVM

17,069

16

1

[]

[ "<s>", "static", "bool", "epiphany_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "tree", "type", "=", "arg", ".", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "...

[ "For", "EPIPHANY", ",", "All", "aggregates", "and", "arguments", "greater", "than", "8", "bytes", "are", "passed", "by", "reference", "." ]

[ "epiphany" ]

epiphany

epiphany_pass_by_reference

epiphany

MPU

GCC

17,070

50

1

[]

[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", ...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "aarch64", "1", "0", "1", "1", "2" ]

aarch641

aarch64_vectorize_vec_perm_const

aarch64

CPU

GCC

17,071

250

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "Mandarin" ]

MandarinTargetMachine

getDataLayout

Mandarin

CPU

LLVM

17,072

14

1

[]

[ "<s>", "const", "char", "*", "mangle_builtin_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", ")", "type", "=", "TREE_TYPE", "(", "TYPE_NA...

[ "If", "TYPE", "is", "a", "built-in", "type", "defined", "by", "the", "RVV", "ABI", ",", "return", "the", "mangled", "name", ",", "otherwise", "return", "NULL", "." ]

[ "aarch64", "2" ]

aarch64-sve-builtins

mangle_builtin_type

aarch64

CPU

GCC

17,073

74

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "supportsTailCall", "(", ")", ")", "return", "false", ";", "auto", "Attr", "=", "CI", "->", "getParent", "...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "ARM", "ARM", "\"disable-tail-calls\"", "\"true\"" ]

ARMISelLowering (2)2

mayBeEmittedAsTailCall

ARM

CPU

LLVM

17,074

65

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImme...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::CPU64RegsRegClass", "Mips::CPURegsRegClass", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo1

loadImmediate

Mips

CPU

LLVM

17,075

342

1

[]

[ "<s>", "const", "char", "*", "m68k_output_scc_float", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "return", "\"fseq %0\"", ";", "case", "NE", ":", "return", "\"fsne %0\"", ";", "case", "GT", ":", "return", "\"fs...

[ "Return", "an", "output", "template", "for", "a", "floating", "point", "scc", "instruction", "with", "CODE", "." ]

[ "m68k", "\"fseq %0\"", "\"fsne %0\"", "\"fsgt %0\"", "\"fshi %0\"", "\"fslt %0\"", "\"fsge %0\"", "\"fsle %0\"", "\"fsor %0\"", "\"fsun %0\"", "\"fsueq %0\"", "\"fsuge %0\"", "\"fsugt %0\"", "\"fsule %0\"", "\"fsult %0\"", "\"fsogl %0\"" ]

m68k

m68k_output_scc_float

m68k

MPU

GCC

17,076

112

1

[]

[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "MVT", "XLenVT", "=", "Subtarget", "->", "getXLenVT", "(", ")", ";", "DEBUG", "(", "dbgs", "(...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "RISCV", "RISCV", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0" ]

RISCVISelDAGToDAG29

Select

RISCV

CPU

LLVM

17,077

182

1

[]

[ "<s>", "unsigned", "RISCVTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "RISCV", "::", "X10", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "RISCV", "RISCV", "RISCV::X10" ]

RISCVISelLowering11

getExceptionPointerRegister

RISCV

CPU

LLVM

17,078

18

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_LOCAL_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_LOCAL_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_LOCAL_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_LOCAL_F64", "\"Unexpected register class\"...

WebAssemblyInstrInfo19

copyPhysReg

WebAssembly

Virtual ISA

LLVM

17,079

174

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "ARMBaseInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isThumb2", "(", ")", "|...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "ARM", "ARM", "ARM" ]

ARMBaseInstrInfo116

CreateTargetPostRAHazardRecognizer

ARM

CPU

LLVM

17,080

52

1

[]

[ "<s>", "unsigned", "LC3RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "LC3", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "LC3", "LC3", "LC3::SP" ]

LC3RegisterInfo

getFrameRegister

LC3

CPU

LLVM

17,081

18

1

[]

[ "<s>", "void", "override_options", "(", "void", ")", "{", "if", "(", "TARGET_G_FLOAT", ")", "REAL_MODE_FORMAT", "(", "DFmode", ")", "=", "&", "vax_g_format", ";", "}", "</s>" ]

[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]

[ "vax" ]

vax3

override_options

vax

CPU

GCC

17,082

19

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTargetOpValue expects only expressions or immediates\"", "0", "Mips::fixup_Mips_PC16", "0" ]

MipsMCCodeEmitter55

getBranchTargetOpValue

Mips

CPU

LLVM

17,083

103

1

[]

[ "<s>", "void", "emit_pic_move", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "temp", "=", "reload_in_progress", "?", "operands", "[", "0", "]", ":", "gen_reg_rtx", "(", "Pmode", ")", ";", "if", "(",...

[ "Emit", "insns", "to", "move", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "." ]

[ "bfin", "0", "0", "1", "1", "1", "1", "1" ]

bfin2

emit_pic_move

bfin

DSP

GCC

17,084

82

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget11

AArch64Subtarget

AArch64

CPU

LLVM

17,085

155

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]

MipsAsmPrinter1

EmitInstruction

Mips

CPU

LLVM

17,086

376

1

[]

[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "enum", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "ret", "=", "NULL_RTX", ...

[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...

[ "s390" ]

s3903

s390_emit_compare

s390

MPU

GCC

17,087

119

1

[]

[ "<s>", "void", "Cpu0FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0FrameLowering3

determineCalleeSaves

Cpu0

CPU

LLVM

17,088

20

1

[]

[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_vector_or_tuple_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "num_vectors", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", ...

[ "Require", "argument", "ARGNO", "to", "be", "a", "single", "vector", "or", "a", "tuple", "of", "NUM_VECTORS", "vectors", ";", "NUM_VECTORS", "is", "1", "for", "the", "former", ".", "Return", "the", "associated", "type", "suffix", "on", "success", ",", "usi...

[ "aarch64", "0", "0", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", "1", "0", "\"%qT%d%qE%d\"", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", "1", "\"%qT%d%qE%d\"", "\...

aarch64-sve-builtins2

infer_vector_or_tuple_type

aarch64

CPU

GCC

17,089

235

1

[]

[ "<s>", "static", "void", "Query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "...

[ "Query", "Liveness", "at", "Idx", "." ]

[ "WebAssembly", "\"__stack_pointer\"", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I6...

WebAssemblyRegStackify

Query

WebAssembly

Virtual ISA

LLVM

17,090

454

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine96

addIRPasses

AMDGPU

GPU

LLVM

17,091

135

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser39

ParseInstruction

AMDGPU

GPU

LLVM

17,092

218

1

[]

[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "bool", "BranchWithZeroOperand", "=", "(", "I", "->", "isBran...

[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]

[ "Mips", "Mips", "1", "1", "Mips::ZERO", "1", "Mips::ZERO_64", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "M...

MipsInstrInfo3

genInstrWithNewOpc

Mips

CPU

LLVM

17,093

421

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine

addIRPasses

NVPTX

GPU

LLVM

17,094

200

1

[]

[ "<s>", "static", "void", "darwin_rs6000_override_options", "(", "void", ")", "{", "rs6000_altivec_abi", "=", "1", ";", "TARGET_ALTIVEC_VRSAVE", "=", "1", ";", "rs6000_current_abi", "=", "ABI_DARWIN", ";", "if", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&", "TARGET...

[ "The", "Darwin", "version", "of", "SUBTARGET_OVERRIDE_OPTIONS", "." ]

[ "rs6000", "1", "1", "1", "0", "\"-m64 requires PowerPC64 architecture, enabling\"", "1", "\"10.5\"", "0" ]

rs60004

darwin_rs6000_override_options

rs6000

CPU

GCC

17,095

122

1

[]

[ "<s>", "SDValue", "KudeyarTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Kudeyar", "Kudeyar", "ISD::InputArg", "16", "Kudeyar", "0", "1", "2", "0" ]

KudeyarISelLowering

LowerCallResult

Kudeyar

CPU

LLVM

17,096

170

1

[]

[ "<s>", "bool", "SystemZSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "UseSubRegLiveness", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "SystemZ", "SystemZ" ]

SystemZSubtarget (2)2

enableSubRegLiveness

SystemZ

CPU

LLVM

17,097

12

1

[]

[ "<s>", "void", "UPTInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "UPT", "UPT" ]

UPTInstPrinter

printRegName

UPT

CPU

LLVM

17,098

25

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "RISCVInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "RISCV", "\"noreg\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "\"<specialcapreg: \"", "\"<vtype: \"", "RISCV" ]

RISCVAsmParser37

print

RISCV

CPU

LLVM

17,099

156

1

[]