docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "ARMHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "0", ")", "LastMI", "=", "nullptr", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "ARM", "ARM", "0" ]	ARMHazardRecognizer (2)	AdvanceCycle	ARM	CPU	LLVM	17,100	27	1	[]
[ "<s>", "static", "bool", "frv_for_each_packet", "(", "void", "(", "*", "handle_packet", ")", "(", "void", ")", ")", "{", "rtx", "insn", ",", "next_insn", ";", "frv_packet", ".", "issue_rate", "=", "frv_issue_rate", "(", ")", ";", "if", "(", "!", "optimiz...	[ "If", "packing", "is", "enabled", ",", "divide", "the", "instructions", "into", "packets", "and", "return", "true", ".", "Call", "HANDLE_PACKET", "for", "each", "complete", "packet", "." ]	[ "frv", "1", "0", "0" ]	frv2	frv_for_each_packet	frv	VLIW	GCC	17,101	274	1	[]
[ "<s>", "static", "bool", "call_ABI_of_interest", "(", "tree", "fndecl", ")", "{", "if", "(", "symtab", "->", "state", "==", "EXPANSION", ")", "{", "struct", "cgraph_node", "*", "c_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "return", "true", ...	[ "Return", "TRUE", "if", "a", "call", "to", "function", "FNDECL", "may", "be", "one", "that", "potentially", "affects", "the", "function", "calling", "ABI", "of", "the", "object", "file", "." ]	[ "rs6000" ]	rs60004	call_ABI_of_interest	rs6000	CPU	GCC	17,102	71	1	[]
[ "<s>", "static", "rtx", "bfin_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "int", "macflag", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", ...	[ "Subroutine", "of", "bfin_expand_builtin", "to", "take", "care", "of", "binop", "insns", ".", "MACFLAG", "is", "-1", "if", "this", "is", "a", "normal", "binary", "op", ",", "or", "one", "of", "the", "MACFLAG_xxx", "constants", "." ]	[ "bfin", "0", "1", "0", "1", "2", "0", "1", "2", "1", "0" ]	bfin	bfin_expand_binop_builtin	bfin	DSP	GCC	17,103	397	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]	ARCInstrInfo4	storeRegToStackSlot	ARC	MPU	LLVM	17,104	202	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "1", "0", "AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO", "0", "1", "0", "0", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]	SIInstrInfo (2)	insertBranch	AMDGPU	GPU	LLVM	17,105	332	1	[]
[ "<s>", "MCSection", "", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</s>" ]	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "NVPTX" ]	NVPTXTargetObjectFile (2)	getSectionForConstant	NVPTX	GPU	LLVM	17,106	24	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "unsigned", "FIOperandNum", "=...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"" ]	PPCRegisterInfo (2)	resolveFrameIndex	PowerPC	CPU	LLVM	17,107	112	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine2	addPostRegAlloc	WebAssembly	Virtual ISA	LLVM	17,108	8	1	[]
[ "<s>", "MCInst", "PPCInstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "Nop", ";", "Nop", ".", "setOpcode", "(", "PPC", "::", "NOP", ")", ";", "return", "Nop", ";", "}", "</s>" ]	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]	[ "PowerPC", "PPC", "PPC::NOP" ]	PPCInstrInfo	getNop	PowerPC	CPU	LLVM	17,109	24	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "Mips", "Mips", "\"code size not handled\"", "0", "0", "2" ]	MipsInstrInfo16	removeBranch	Mips	CPU	LLVM	17,110	135	1	[]
[ "<s>", "rtx", "iq2000_function_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ")", "{", "int", "reg", "=", "GP_RETURN", ";", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "int", "unsignedp", "=", "TYPE_...	[ "Return", "register", "to", "use", "for", "a", "function", "return", "value", "with", "VALTYPE", "for", "function", "FUNC", "." ]	[ "iq2000", "1" ]	iq20002	iq2000_function_value	iq2000	CPU	GCC	17,111	56	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "VT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", ...	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "ARM", "ARM", "0", "ISD::ADD", "ISD::SUB", "ISD::SHL", "ARMISD::VSHLIMM" ]	ARMISelLowering (2)5	isVectorLoadExtDesirable	ARM	CPU	LLVM	17,112	162	1	[]
[ "<s>", "const", "char", "*", "name", "(", ")", "const", "noexcept", "override", "{", "return", "\"switch\"", ";", "}", "</s>" ]	[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]	[ "TPC", "\"switch\"" ]	InstructionDB	name	TPC	Virtual ISA	LLVM	17,113	14	1	[]
[ "<s>", "bool", "addInstSelector", "(", ")", "override", "{", "addPass", "(", "new", "J2DAGToDAGISel", "(", "getJ2TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "J2", "J2", "J2" ]	J2TargetMachine	addInstSelector	J2	MPU	LLVM	17,114	21	1	[]
[ "<s>", "bool", "WaitInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "StrictFP", ")", ")", "return", "false", ";", "const"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86::WAIT", "\"\\nInsert wait after:\\t\"" ]	X86InsertWait3	runOnMachineFunction	X86	CPU	LLVM	17,115	213	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFunctionInfo", "", "AFI", ...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo26	canRealignStack	ARM	CPU	LLVM	17,116	107	1	[]
[ "<s>", "const", "char", "", "pru_output_sign_extend", "(", "rtx", "", "operands", ")", "{", "static", "char", "buf", "[", "512", "]", ";", "int", "bufi", ";", "const", "int", "dst_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "0", ...	[ "Output", "asm", "code", "for", "sign_extend", "operation", "." ]	[ "pru", "512", "0", "1", "1", "2", "\"mov\\t%%0, %%1\\n\\t\"", "\"qbbc\\t.+8, %%0, %d\\n\\t\"", "\"fill\\t%%%c0, %d\"", "1", "0" ]	pru	pru_output_sign_extend	pru	CPU	GCC	17,117	145	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo19	loadRegFromStackSlot	MSP430	MPU	LLVM	17,118	218	1	[]
[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]	[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]	[ "IA64" ]	IA64TargetMachine	getFrameInfo	IA64	CPU	LLVM	17,119	14	1	[]
[ "<s>", "static", "void", "loongarch_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_...	[ "Make", "the", "last", "instruction", "frame-related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]	[ "loongarch", "1" ]	loongarch	loongarch_set_frame_expr	loongarch	CPU	GCC	17,120	42	1	[]
[ "<s>", "static", "rtx", "frv_expand_mclracc_builtin", "(", "tree", "call", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mclracc", ";", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "op0", "=", "frv_in...	[ "Expand", "the", "MCLRACC", "builtin", ".", "This", "builtin", "takes", "a", "single", "accumulator", "number", "as", "argument", "." ]	[ "frv", "0", "0" ]	frv	frv_expand_mclracc_builtin	frv	VLIW	GCC	17,121	69	1	[]
[ "<s>", "static", "unsigned", "int", "rest_of_insert_endbranch", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "cet_eb", ";", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "lookup_attribute", "(", "\"noc...	[ "Inserting", "ENDBRANCH", "instructions", "." ]	[ "i386", "\"nocf_check\"", "0", "0" ]	i3867	rest_of_insert_endbranch	i386	CPU	GCC	17,122	353	1	[]
[ "<s>", "static", "rtx", "m68k_get_gp", "(", "void", ")", "{", "if", "(", "pic_offset_table_rtx", "==", "NULL_RTX", ")", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_REG", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", ...	[ "Return", "GOT", "pointer", "." ]	[ "m68k", "1" ]	m68k	m68k_get_gp	m68k	MPU	GCC	17,123	32	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "CJGFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "CJGInstrInfo...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "CJG", "CJG", "CJG", "CJG", "0", "0", "1", "CJG::SUBri", "CJG::SP", "CJG::SP", "1", "CJG::ADDri", "CJG::SP", "CJG::SP", "3", "1", "CJG::SUBri", "CJG::SP", "CJG::SP", "3" ]	CJGFrameLowering	eliminateCallFramePseudoInstr	CJG	CPU	LLVM	17,124	381	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 FP Stackifier\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 FP Stackifier\"" ]	X86FloatingPoint14	getPassName	X86	CPU	LLVM	17,125	13	1	[]
[ "<s>", "static", "int", "c6x_sched_reorder_1", "(", "rtx_insn", "", "", "ready", ",", "int", "", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "n_ready", "=", "", "pn_ready", ";", "rtx_insn", "", "", "e_ready", "=", "ready", "+", "n_ready",...	[ "Helper", "function", "for", "the", "TARGET_SCHED_REORDER", "and", "TARGET_SCHED_REORDER2", "hooks", ".", "If", "scheduling", "an", "insn", "would", "be", "unsafe", "in", "the", "current", "cycle", ",", "move", "it", "down", "in", "the", "ready", "list", "and"...	[ "c6x", "0", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "0", "0", "0", "1" ]	c6x	c6x_sched_reorder_1	c6x	VLIW	GCC	17,126	477	1	[]
[ "<s>", "bool", "ParseInstruction", "(", "ParseInstructionInfo", "&", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "override", "{", "Operands", ".", "push_back", "(", "make_unique", "<", "WebAssemblyOperand", ">", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "WebAssembly", "WebAssembly", "WebAssemblyOperand::Token", "WebAssemblyOperand::TokOp", "\"Cannot parse symbol: \"", "WebAssembly", "WebAssemblyOperand::Symbol", "WebAssemblyOperand::SymOp", "\"Expected integer instead got: \"", "\"Cannot parse real: \"", "WebAssembly", "WebAssemblyOperand::Fl...	WebAssemblyAsmParser4	ParseInstruction	WebAssembly	Virtual ISA	LLVM	17,127	462	1	[]
[ "<s>", "unsigned", "TPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TPC", "::", "SPILL_ARF_RESTORE", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "TPC", "TPC", "TPC::SPILL_ARF_RESTORE", "TPC::SPILL_DRF_RESTORE", "TPC::SPILL_VRF_RESTORE", "TPC::SPILL_VPRF_RESTORE", "TPC::SPILL_IRF_RESTORE", "TPC::SPILL_SRF_RESTORE", "TPC::SPILL_ZRF_RESTORE", "TPC::SPILL_SPRF_RESTORE", "1", "0", "0" ]	TPCInstrInfo	isLoadFromStackSlot	TPC	Virtual ISA	LLVM	17,128	95	1	[]
[ "<s>", "TargetPassConfig", "*", "NPEngineTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "NPEnginePassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "NPEngine" ]	NPEngineTargetMachine	createPassConfig	NPEngine	Virtual ISA	LLVM	17,129	21	1	[]
[ "<s>", "bool", "ix86_fp_jump_nontrivial_p", "(", "enum", "rtx_code", "code", ")", "{", "enum", "rtx_code", "bypass_code", ",", "first_code", ",", "second_code", ";", "if", "(", "!", "TARGET_CMOVE", ")", "return", "true", ";", "ix86_fp_comparison_codes", "(", "co...	[ "Return", "true", "if", "the", "CODE", "will", "result", "in", "nontrivial", "jump", "sequence", "." ]	[ "i386" ]	i3863	ix86_fp_jump_nontrivial_p	i386	CPU	GCC	17,130	48	1	[]
[ "<s>", "unsigned", "SparcMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Sparc", "Sparc", "0", "Sparc::fixup_sparc_br22", "0" ]	SparcMCCodeEmitter	getBranchTargetOpValue	Sparc	CPU	LLVM	17,131	94	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine58	addPreRegAlloc	X86	CPU	LLVM	17,132	100	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "LanaiTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "Val...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Lanai", "Lanai" ]	LanaiISelLowering	getSingleConstraintMatchWeight	Lanai	CPU	LLVM	17,133	103	1	[]
[ "<s>", "const", "char", "*", "XNCMTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "XNCMISD", "::", "RET_FLAG", ":", "return", "\"XNCMI...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "XNCM", "XNCM", "XNCMISD::RET_FLAG", "\"XNCMISD::RET_FLAG\"", "XNCMISD::RETI_FLAG", "\"XNCMISD::RETI_FLAG\"", "XNCMISD::RRA", "\"XNCMISD::RRA\"", "XNCMISD::RLA", "\"XNCMISD::RLA\"", "XNCMISD::RRC", "\"XNCMISD::RRC\"", "XNCMISD::CALL", "\"XNCMISD::CALL\"", "XNCMISD::Wrapper", "\"XNCMISD...	XNCMISelLowering	getTargetNodeName	XNCM	CPU	LLVM	17,134	120	1	[]
[ "<s>", "void", "PPCExpandISEL", "::", "initialize", "(", "MachineFunction", "&", "MFParam", ")", "{", "MF", "=", "&", "MFParam", ";", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ISELInstructions", ".", "clear", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "PowerPC", "PPC" ]	PPCExpandISEL	initialize	PowerPC	CPU	LLVM	17,135	34	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "createELFObjectTargetWriter", "(", ")", ",", "OS", ",", "true", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Mips" ]	MipsAsmBackend6	createObjectWriter	Mips	CPU	LLVM	17,136	23	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "addPass", "(", "&", "SIFixSGPRLiveRangesID", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetMachine (2)	addFastRegAlloc	AMDGPU	GPU	LLVM	17,137	24	1	[]
[ "<s>", "int", "MBlazeRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "MBlaze", "MBlaze", "\"What is the dwarf register number\"", "1" ]	MBlazeRegisterInfo12	getDwarfRegNum	MBlaze	MPU	LLVM	17,138	23	1	[]
[ "<s>", "void", "func_fma_steering", "::", "analyze_fma_fmul_insn", "(", "fma_forest", "", "ref_forest", ",", "du_chain", "", "chain", ",", "du_head_p", "head", ")", "{", "fma_forest", "", "forest", ";", "fma_node", "", "node", "=", "this", "->", "get_fma_n...	[ "Allocate", "and", "initialize", "fma_node", "objects", "for", "the", "FMUL", "or", "FMADD/FMSUB", "instruction", "in", "CHAIN-", ">", "insn", "and", "its", "dependent", "FMADD/FMSUB", "instructions", ",", "all", "part", "of", "FOREST", ".", "For", "the", "chi...	[ "aarch64", "0", "2", "0" ]	cortex-a57-fma-steering	analyze_fma_fmul_insn	aarch64	CPU	GCC	17,139	255	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "Ty", ...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo24	getScalarizationOverhead	Hexagon	DSP	LLVM	17,140	36	1	[]
[ "<s>", "static", "rtx", "emit_add", "(", "rtx", "dest", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src0", ",", "src1", ")", ")", ";", "return", "insn", ";", ...	[ "Emit", "insns", "to", "set", "DSTREG", "to", "SRCREG", "+", "AMOUNT", "during", "the", "prologue", "or", "epilogue", "." ]	[ "lm32" ]	lm32	emit_add	lm32	MPU	GCC	17,141	35	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU::S_ENDPGM", "0", "0", "AMDGPU::isShader", "AMDGPU", "AMDGPU", "4", "4", "0", "8", "0", "AMDGPU::SI_RETURN_TO_EPILOG" ]	AMDGPUCallLowering24	lowerReturn	AMDGPU	GPU	LLVM	17,142	346	1	[]
[ "<s>", "bool", "Cpu0LongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "Cpu0Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Cpu0Subtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "2", "10", "Cpu0", "Cpu0", "4", "16", "4", "0" ]	Cpu0LongBranch	runOnMachineFunction	Cpu0	CPU	LLVM	17,143	329	1	[]
[ "<s>", "void", "frv_split_double_load", "(", "rtx", "dest", ",", "rtx", "source", ")", "{", "int", "regno", "=", "REGNO", "(", "dest", ")", ";", "rtx", "dest1", "=", "gen_highpart", "(", "SImode", ",", "dest", ")", ";", "rtx", "dest2", "=", "gen_lowpar...	[ "Split", "(", "set", "DEST", "SOURCE", ")", ",", "where", "DEST", "is", "a", "double", "register", "and", "SOURCE", "is", "a", "memory", "location", "that", "is", "not", "known", "to", "be", "dword-aligned", "." ]	[ "frv", "0", "1", "1", "1" ]	frv2	frv_split_double_load	frv	VLIW	GCC	17,144	133	1	[]
[ "<s>", "bool", "SVEIntrinsicOpts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "4", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "ge...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AArch64", "4", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_ptest_any", "Intrinsic::aarch64_sve_ptest_first", "Intrinsic::aarch64_sve_ptest_last" ]	SVEIntrinsicOpts	runOnModule	AArch64	CPU	LLVM	17,145	156	1	[]
[ "<s>", "static", "inline", "int", "startswith", "(", "const", "char", "", "str", ",", "const", "char", "", "prefix", ")", "{", "return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "0", ";", "}", "</s>" ]	[ "Return", "1", "if", "STR", "string", "starts", "with", "PREFIX", "." ]	[ "vms", "0" ]	vms-ld2	startswith	vms	Virtual ISA	GCC	17,146	32	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]	SystemZAsmParser	MatchAndEmitInstruction	SystemZ	CPU	LLVM	17,147	247	1	[]
[ "<s>", "bool", "AArch64BranchFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64BranchFixup ****\"", ")", ";", "TII", "=", "(", "const", "AArch...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64BranchFixup ****\"", "AArch64", "0", "\"Beginning iteration #\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]	AArch64BranchFixupPass1	runOnMachineFunction	AArch64	CPU	LLVM	17,148	192	1	[]
[ "<s>", "bool", "isConstant", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "we", "know", "the", "value", "of", "all", "bits", "." ]	[ "Hexagon" ]	HexagonInstrInfo14	isConstant	Hexagon	DSP	LLVM	17,149	14	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"R600 Packetizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Packetizer\"" ]	R600Packetizer	getPassName	R600	GPU	LLVM	17,150	12	1	[]
[ "<s>", "rtx", "mips_got_load", "(", "rtx", "temp", ",", "rtx", "addr", ",", "enum", "mips_symbol_type", "type", ")", "{", "rtx", "base", ",", "high", ",", "lo_sum_symbol", ";", "base", "=", "mips_pic_base_register", "(", "temp", ")", ";", "if", "(", "tem...	[ "Create", "and", "return", "a", "GOT", "reference", "of", "type", "TYPE", "for", "address", "ADDR", ".", "TEMP", ",", "if", "nonnull", ",", "is", "a", "scratch", "Pmode", "base", "register", "." ]	[ "mips" ]	mips	mips_got_load	mips	CPU	GCC	17,151	95	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "&&", "!", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "a...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine88	addPreISel	ARM	CPU	LLVM	17,152	42	1	[]
[ "<s>", "static", "void", "block_move_sequence", "(", "rtx", "dst_mem", ",", "rtx", "src_mem", ",", "int", "size", ",", "int", "align", ")", "{", "rtx", "temp", "[", "2", "]", ";", "machine_mode", "mode", "[", "2", "]", ";", "int", "amount", "[", "2",...	[ "Emit", "code", "to", "perform", "a", "block", "move", "with", "an", "offset", "sequence", "of", "ld/st", "instructions", "(", "...", ",", "ld", "0", ",", "st", "1", ",", "ld", "1", ",", "st", "0", ",", "...", ")", ".", "SIZE", "and", "ALIGN", "a...	[ "mcore", "2", "2", "2", "2", "0", "0", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1" ]	mcore4	block_move_sequence	mcore	MPU	GCC	17,153	334	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Collect Linker Optimization Hint (LOH)\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Collect Linker Optimization Hint (LOH)\"" ]	ARM64CollectLOH1	getPassName	ARM64	CPU	LLVM	17,154	13	1	[]
[ "<s>", "bool", "Thumb2RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "ARM" ]	Thumb2RegisterInfo2	requiresRegisterScavenging	ARM	CPU	LLVM	17,155	16	1	[]
[ "<s>", "static", "rtx", "s390_execute_label", "(", "rtx", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTER...	[ "Check", "whether", "INSN", "is", "an", "execute", ".", "Return", "the", "label_ref", "to", "its", "execute", "target", "template", "if", "so", ",", "NULL_RTX", "otherwise", "." ]	[ "s390", "0", "0", "0", "0", "1", "0", "0", "0", "2" ]	s3903	s390_execute_label	s390	MPU	GCC	17,156	87	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine16	addPreRegAlloc	ARM	CPU	LLVM	17,157	64	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MINA32Operand", ">", "CreateMem", "(", "unsigned", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "MINA32...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "MINA32", "MINA32", "MINA32" ]	MINA32AsmParser	CreateMem	MINA32	CPU	LLVM	17,158	69	1	[]
[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "\|\|", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMLoadStoreOptimizer19	runOnMachineFunction	ARM	CPU	LLVM	17,159	133	1	[]
[ "<s>", "EVT", "GBZ80TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "assert", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "\"No GBZ80 SetCC type for vectors!...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "GBZ80", "GB", "\"No GBZ80 SetCC type for vectors!\"", "MVT::i8" ]	GBZ80ISelLowering	getSetCCResultType	GBZ80	MPU	LLVM	17,160	36	1	[]
[ "<s>", "static", "void", "dump_minipool", "(", "rtx_insn", "", "scan", ")", "{", "Mnode", "", "mp", ";", "Mnode", "*", "nmp", ";", "int", "align64", "=", "0", ";", "if", "(", "ARM_DOUBLEWORD_ALIGN", ")", "for", "(", "mp", "=", "minipool_vector_head", ...	[ "Output", "the", "literal", "table" ]	[ "arm", "0", "0", "8", "1", "\";; Emitting minipool after insn %u; address %ld; align %d (bytes)\\n\"", "8", "4", "0", "\";; Offset %u, min %ld, max %ld \"", "1", "2", "4", "8", "16" ]	arm	dump_minipool	arm	CPU	GCC	17,161	357	1	[]
[ "<s>", "unsigned", "TL45InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "TL45", "TL45", "\"code size not handled\"", "0", "2" ]	TL45InstrInfo	removeBranch	TL45	MPU	LLVM	17,162	109	1	[]
[ "<s>", "static", "void", "assign_fp_registers", "(", "const_tree", "field", ",", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "nregs", ";", "machine_mode", "mode", ";", "if", "(", "!", "compute_fp_layout", "(", "field", ",", ...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "at", "position", "BITPOS", "to", "FP", "registers", "." ]	[ "sparc", "2", "4", "32", "0", "0", "1", "4", "0" ]	sparc5	assign_fp_registers	sparc	CPU	GCC	17,163	162	1	[]
[ "<s>", "static", "rtx", "loongarch_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "loongarch_function_value_1", "(", "NULL_TREE", ",", "NULL_TREE", ",", "mode", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "loongarch" ]	loongarch	loongarch_libcall_value	loongarch	CPU	GCC	17,164	23	1	[]
[ "<s>", "void", "d30v_init_expanders", "(", ")", "{", "init_machine_status", "=", "d30v_init_machine_status", ";", "mark_machine_status", "=", "d30v_mark_machine_status", ";", "free_machine_status", "=", "d30v_free_machine_status", ";", "}", "</s>" ]	[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "d30v" ]	d30v	d30v_init_expanders	d30v	CPU	GCC	17,165	18	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rr", "MSP430::GR8RegClass", "MSP430::MOV8rr", "\"Impossible reg-to-reg copy\"" ]	MSP430InstrInfo19	copyPhysReg	MSP430	MPU	LLVM	17,166	105	1	[]
[ "<s>", "void", "CJGMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "CJG", "CJG", "4", "\"Unexpected instruction size!\"" ]	CJGMCCodeEmitter	encodeInstruction	CJG	CPU	LLVM	17,167	91	1	[]
[ "<s>", "const", "char", "", "output_ior", "(", "rtx", "", "operands", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "bs0", ",", "bs1", ",", "p", ",", "len", ";", "if", "(", "INTVAL"...	[ "Emit", "the", "code", "to", "do", "an", "inclusive", "OR", "operation", "." ]	[ "pa", "2", "2", "0", "\"copy %1,%0\"", "0", "32", "1", "0", "32", "1", "0", "32", "1", "31", "2", "3", "\"{depi\|depwi} -1,%2,%3,%0\"" ]	pa3	output_ior	pa	CPU	GCC	17,168	159	1	[]
[ "<s>", "void", "MOSInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MOS", "MOS" ]	MOSInstrInfo	loadRegFromStackSlot	MOS	MPU	LLVM	17,169	52	1	[]
[ "<s>", "bool", "Cpu0TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Cpu0", "Cpu0", "ISD::OutputArg", "16", "Cpu0" ]	Cpu0ISelLowering	CanLowerReturn	Cpu0	CPU	LLVM	17,170	66	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...	[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "0", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]	PPCISelLowering	getPreIndexedAddressParts	PowerPC	CPU	LLVM	17,171	444	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering	LowerFormalArguments	XCore	MPU	LLVM	17,172	84	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmBackend (2)	createObjectWriter	ARM	CPU	LLVM	17,173	27	1	[]
[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0" ]	WebAssemblyISelDAGToDAG15	Select	WebAssembly	Virtual ISA	LLVM	17,174	115	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "Mask", ",", "int64_t", "&", "Value", ")", "const", "{", "assert", "("...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]	SystemZInstrInfo16	analyzeCompare	SystemZ	CPU	LLVM	17,175	115	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "unsigned", "HOST_WIDE_INT", "model", "=", "val", "&", "MEMMODEL_MASK", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsign...	[ "Validate", "target", "specific", "memory", "model", "bits", "in", "VAL", "." ]	[ "i386", "\"Unknown architecture specific memory model\"", "\"HLE_ACQUIRE not used with ACQUIRE or stronger memory model\"", "\"HLE_RELEASE not used with RELEASE or stronger memory model\"" ]	i3864	ix86_memmodel_check	i386	CPU	GCC	17,176	138	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitDecls", "(", "M", ")", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", "&&"...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::getOrCreateFunctionTableSymbol", "WebAssembly::isWasmVarAddressSpace", "\"wasm.custom_sections\"", "2", "0", "1", "\".custom_section.\"" ]	WebAssemblyAsmPrinter22	emitEndOfAsmFile	WebAssembly	Virtual ISA	LLVM	17,177	341	1	[]
[ "<s>", "bool", "avr_casei_sequence_check_operands", "(", "rtx", "*", "xop", ")", "{", "rtx", "sub_5", "=", "NULL_RTX", ";", "if", "(", "AVR_HAVE_EIJMP_EICALL", "&&", "xop", "[", "8", "]", "==", "all_regs_rtx", "[", "24", "]", ")", "{", "sub_5", "=", "xop...	[ "Perform", "some", "extra", "checks", "on", "operands", "of", "casesi_", "<", "mode", ">", "_sequence", ".", "Not", "all", "operand", "dependencies", "can", "be", "described", "by", "means", "of", "predicates", ".", "This", "function", "performs", "left", "o...	[ "avr", "8", "24", "6", "6", "6", "1", "3", "6", "1", "0", "8", "6", "0", "0", "5", "\"\\n;; Failed condition for casesi_<mode>_sequence\\n\\n\"" ]	avr	avr_casei_sequence_check_operands	avr	MPU	GCC	17,178	157	1	[]
[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "char", "buffer", "[", "80", "]", ";", "const", "char", "", "start", "=", "buffer", ";", "FILE", "", "file", "=", "asm_out_file", ";", "rs6000_default_cpu", "=", "TARGET_CPU_DEFAULT", "...	[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]	[ "rs6000", "80", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "\"%s --with-cpu=%s\"", "\"\"", "\"%s -mcpu=%s\"", "\"\"", "\"%s -mtune=%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", ...	rs60004	rs6000_file_start	rs6000	CPU	GCC	17,179	455	1	[]
[ "<s>", "static", "tree", "bfin_handle_l1_text_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", ...	[ "Handle", "a", "``", "l1_text", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "bfin", "\"%qE attribute only applies to functions\"", "\".l1.text\"", "0", "\"section of %q+D conflicts with previous declaration\"", "\".l1.text\"" ]	bfin	bfin_handle_l1_text_attribute	bfin	DSP	GCC	17,180	105	1	[]
[ "<s>", "bool", "PPCAIXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "alias_size", "(", ")", ">", "0u", ")", "report_fatal_error", "(", "\"module has aliases, which LLVM does not yet support for AIX\"", ")", ";", "co...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "PowerPC", "PPC", "0u", "\"module has aliases, which LLVM does not yet support for AIX\"", "PPC" ]	PPCAsmPrinter121	doInitialization	PowerPC	CPU	LLVM	17,181	171	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "hasUnscaledLdStOffset", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "STURSi", ":", "case", "AArch64", "::", "STRSpre", ":", "ca...	[ "Return", "true", "if", "it", "has", "an", "unscaled", "load/store", "offset", "." ]	[ "AArch64", "AArch64", "AArch64::STURSi", "AArch64::STRSpre", "AArch64::STURDi", "AArch64::STRDpre", "AArch64::STURQi", "AArch64::STRQpre", "AArch64::STURBBi", "AArch64::STURHHi", "AArch64::STURWi", "AArch64::STRWpre", "AArch64::STURXi", "AArch64::STRXpre", "AArch64::LDURSi", "AArch64::...	AArch64InstrInfo105	hasUnscaledLdStOffset	AArch64	CPU	LLVM	17,182	159	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "R600", "SI", "1", "1" ]	SIInstrInfo49	findCommutedOpIndices	R600	GPU	LLVM	17,183	149	1	[]
[ "<s>", "bool", "DeadCodeElimination", "::", "erase", "(", "const", "SetVector", "<", "NodeId", ">", "&", "Nodes", ")", "{", "if", "(", "Nodes", ".", "empty", "(", ")", ")", "return", "false", ";", "NodeList", "DRNs", ",", "DINs", ";", "for", "(", "au...	[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]	[ "Hexagon", "\"Unexpected code node\"", "\"Removing dead ref nodes:\\n\"", "\" \"", "\"erasing: \"" ]	RDFDeadCode4	erase	Hexagon	DSP	LLVM	17,184	453	1	[]
[ "<s>", "void", "visium_split_double_add", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "op3", "=", "gen_lowpart", "(", "SImode", ",", "op0", ")", ";", "rtx", "op4", "=", "gen_lowpart", "(", ...	[ "Split", "a", "double", "addition", "or", "subtraction", "of", "operands", "." ]	[ "visium", "0", "2", "0", "0", "0", "1" ]	visium	visium_split_double_add	visium	Virtual ISA	GCC	17,185	320	1	[]
[ "<s>", "void", "M68kAsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]	[ "M68k", "M68k" ]	M68kAsmPrinter	emitFunctionBodyStart	M68k	MPU	LLVM	17,186	8	1	[]
[ "<s>", "TPCII", "::", "IType", "TPCMCInstrInfo", "::", "getType", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "static_cast", "<", "TPCII", "::", "IType", ">", "(", "TPCII", "::", "getInstrType", "(", ...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "TPC", "TPC", "TPC", "TPC", "TPC" ]	TPCMCInstrInfo	getType	TPC	Virtual ISA	LLVM	17,187	40	1	[]
[ "<s>", "void", "PHILinearize", "::", "clear", "(", ")", "{", "PHIInfo", "=", "PHIInfoT", "(", ")", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer	clear	AMDGPU	GPU	LLVM	17,188	14	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "PowerPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12" ]	PPCFrameLowering10	spillCalleeSavedRegisters	PowerPC	CPU	LLVM	17,189	355	1	[]
[ "<s>", "void", "M68kFrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "IsSub", "=", "NumBytes", ...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "M68k", "M68k", "0", "1LL", "31", "1", "M68k::D0", "M68k::D0", "M68k::MOV32ri", "M68k::SUB32rr", "M68k::ADD32rr", "3", "0" ]	M68kFrameLowering	emitSPUpdate	M68k	MPU	LLVM	17,190	268	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE_IMM", "ARM::VSTMDDB_UPD", "ARM::FPCXTNS", "ARM::VSTR_FPCXTNS_pre", "ARM::SP", "ARM::SP", "4", "ARMCC::AL", "ARM", "0", "ARM", "0", "0", "ARM" ]	ARMFrameLowering103	spillCalleeSavedRegisters	ARM	CPU	LLVM	17,191	289	1	[]
[ "<s>", "static", "int", "arm_get_strip_length", "(", "int", "c", ")", "{", "switch", "(", "c", ")", "{", "ARM_NAME_ENCODING_LENGTHS", "default", ":", "return", "0", ";", "}", "}", "</s>" ]	[ "Return", "the", "length", "of", "a", "function", "name", "prefix", "that", "starts", "with", "the", "character", "'", "c", "'", "." ]	[ "arm", "0" ]	arm	arm_get_strip_length	arm	CPU	GCC	17,192	21	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "getCmpLibcallReturnType", "(", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "ValueType", "for", "comparison", "libcalls", "." ]	[ "GBZ80", "MVT::SimpleValueType", "MVT::i8" ]	GBZ80ISelLowering	getCmpLibcallReturnType	GBZ80	MPU	LLVM	17,193	15	1	[]
[ "<s>", "int", "arc_hazard", "(", "rtx_insn", "", "pred", ",", "rtx_insn", "", "succ", ")", "{", "if", "(", "!", "pred", "\|\|", "!", "INSN_P", "(", "pred", ")", "\|\|", "!", "succ", "\|\|", "!", "INSN_P", "(", "succ", ")", ")", "return", "0", ";", ...	[ "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length", "requirement", "to", "insert", "a", "nop", "between"...	[ "arc", "0", "4", "0" ]	arc5	arc_hazard	arc	MPU	GCC	17,194	63	1	[]
[ "<s>", "void", "LanaiTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Lanai", "Lanai", "\".sdata\"", "\".sbss\"" ]	LanaiTargetObjectFile1	Initialize	Lanai	CPU	LLVM	17,195	71	1	[]
[ "<s>", "static", "bool", "pass_in_memory", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "for_return", ")", "{", "if", "(", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "true", ";", "if", "(", ...	[ "Determine", "whether", "MODE", "and", "TYPE", "(", "possibly", "NULL", ")", "should", "be", "passed", "or", "returned", "in", "memory", ".", "Integer", "and", "floating", "types", "supported", "by", "the", "machine", "are", "passed", "in", "registers", ",",...	[ "nvptx" ]	nvptx	pass_in_memory	nvptx	GPU	GCC	17,196	94	1	[]
[ "<s>", "static", "bool", "isKnownNonNull", "(", "Register", "Val", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "AMDGPUTargetMachine", "&", "TM", ",", "unsigned", "AddrSpace", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", ...	[ "Return", "true", "if", "we", "know", "that", "underlying", "value", "is", "nonnull", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::G_FRAME_INDEX", "AMDGPU::G_GLOBAL_VALUE", "AMDGPU::G_BLOCK_ADDR", "AMDGPU::G_CONSTANT", "1" ]	AMDGPULegalizerInfo25	isKnownNonNull	AMDGPU	GPU	LLVM	17,197	105	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "8", "0", "1" ]	ARMCallLowering38	lowerFormalArguments	ARM	CPU	LLVM	17,198	267	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "return", "CacheLineSize", ";", "unsigned", "Directive", "=", "ST", "->", "getDarwinDirective", "(...	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "PowerPC", "PPC", "0", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "128", "64" ]	PPCTargetTransformInfo41	getCacheLineSize	PowerPC	CPU	LLVM	17,199	57	1	[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "0", ")", "LastMI", "=", "nullptr", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "ARM", "ARM", "0" ]

ARMHazardRecognizer (2)

AdvanceCycle

ARM

CPU

LLVM

17,100

27

1

[]

[ "<s>", "static", "bool", "frv_for_each_packet", "(", "void", "(", "*", "handle_packet", ")", "(", "void", ")", ")", "{", "rtx", "insn", ",", "next_insn", ";", "frv_packet", ".", "issue_rate", "=", "frv_issue_rate", "(", ")", ";", "if", "(", "!", "optimiz...

[ "If", "packing", "is", "enabled", ",", "divide", "the", "instructions", "into", "packets", "and", "return", "true", ".", "Call", "HANDLE_PACKET", "for", "each", "complete", "packet", "." ]

[ "frv", "1", "0", "0" ]

frv2

frv_for_each_packet

frv

VLIW

GCC

17,101

274

1

[]

[ "<s>", "static", "bool", "call_ABI_of_interest", "(", "tree", "fndecl", ")", "{", "if", "(", "symtab", "->", "state", "==", "EXPANSION", ")", "{", "struct", "cgraph_node", "*", "c_node", ";", "if", "(", "fndecl", "==", "NULL_TREE", ")", "return", "true", ...

[ "Return", "TRUE", "if", "a", "call", "to", "function", "FNDECL", "may", "be", "one", "that", "potentially", "affects", "the", "function", "calling", "ABI", "of", "the", "object", "file", "." ]

[ "rs6000" ]

rs60004

call_ABI_of_interest

rs6000

CPU

GCC

17,102

71

1

[]

[ "<s>", "static", "rtx", "bfin_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "exp", ",", "rtx", "target", ",", "int", "macflag", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", ...

[ "Subroutine", "of", "bfin_expand_builtin", "to", "take", "care", "of", "binop", "insns", ".", "MACFLAG", "is", "-1", "if", "this", "is", "a", "normal", "binary", "op", ",", "or", "one", "of", "the", "MACFLAG_xxx", "constants", "." ]

[ "bfin", "0", "1", "0", "1", "2", "0", "1", "2", "1", "0" ]

bfin

bfin_expand_binop_builtin

bfin

DSP

GCC

17,103

397

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "IsKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]

ARCInstrInfo4

storeRegToStackSlot

ARC

MPU

LLVM

17,104

202

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "4", "1", "1", "0", "AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO", "0", "1", "0", "0", "1", "1", "1", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "8", "2" ]

SIInstrInfo (2)

insertBranch

AMDGPU

GPU

LLVM

17,105

332

1

[]

[ "<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</s>" ]

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "NVPTX" ]

NVPTXTargetObjectFile (2)

getSectionForConstant

NVPTX

GPU

LLVM

17,106

24

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "resolveFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "I", ";", "unsigned", "FIOperandNum", "=...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"" ]

PPCRegisterInfo (2)

resolveFrameIndex

PowerPC

CPU

LLVM

17,107

112

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine2

addPostRegAlloc

WebAssembly

Virtual ISA

LLVM

17,108

8

1

[]

[ "<s>", "MCInst", "PPCInstrInfo", "::", "getNop", "(", ")", "const", "{", "MCInst", "Nop", ";", "Nop", ".", "setOpcode", "(", "PPC", "::", "NOP", ")", ";", "return", "Nop", ";", "}", "</s>" ]

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

[ "PowerPC", "PPC", "PPC::NOP" ]

PPCInstrInfo

getNop

PowerPC

CPU

LLVM

17,109

24

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "Mips", "Mips", "\"code size not handled\"", "0", "0", "2" ]

MipsInstrInfo16

removeBranch

Mips

CPU

LLVM

17,110

135

1

[]

[ "<s>", "rtx", "iq2000_function_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ")", "{", "int", "reg", "=", "GP_RETURN", ";", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "int", "unsignedp", "=", "TYPE_...

[ "Return", "register", "to", "use", "for", "a", "function", "return", "value", "with", "VALTYPE", "for", "function", "FUNC", "." ]

[ "iq2000", "1" ]

iq20002

iq2000_function_value

iq2000

CPU

GCC

17,111

56

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "VT", "=", "ExtVal", ".", "getValueType", "(", ")", ";", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", ...

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "ARM", "ARM", "0", "ISD::ADD", "ISD::SUB", "ISD::SHL", "ARMISD::VSHLIMM" ]

ARMISelLowering (2)5

isVectorLoadExtDesirable

ARM

CPU

LLVM

17,112

162

1

[]

[ "<s>", "const", "char", "*", "name", "(", ")", "const", "noexcept", "override", "{", "return", "\"switch\"", ";", "}", "</s>" ]

[ "Gets", "the", "name", "of", "the", "pass", "we", "are", "mixed", "into", "." ]

[ "TPC", "\"switch\"" ]

InstructionDB

name

TPC

Virtual ISA

LLVM

17,113

14

1

[]

[ "<s>", "bool", "addInstSelector", "(", ")", "override", "{", "addPass", "(", "new", "J2DAGToDAGISel", "(", "getJ2TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "J2", "J2", "J2" ]

J2TargetMachine

addInstSelector

J2

MPU

LLVM

17,114

21

1

[]

[ "<s>", "bool", "WaitInsert", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attribute", "::", "StrictFP", ")", ")", "return", "false", ";", "const"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86::WAIT", "\"\\nInsert wait after:\\t\"" ]

X86InsertWait3

runOnMachineFunction

X86

CPU

LLVM

17,115

213

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFunctionInfo", "*", "AFI", ...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo26

canRealignStack

ARM

CPU

LLVM

17,116

107

1

[]

[ "<s>", "const", "char", "*", "pru_output_sign_extend", "(", "rtx", "*", "operands", ")", "{", "static", "char", "buf", "[", "512", "]", ";", "int", "bufi", ";", "const", "int", "dst_sz", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "operands", "[", "0", ...

[ "Output", "asm", "code", "for", "sign_extend", "operation", "." ]

[ "pru", "512", "0", "1", "1", "2", "\"mov\\t%%0, %%1\\n\\t\"", "\"qbbc\\t.+8, %%0, %d\\n\\t\"", "\"fill\\t%%%c0, %d\"", "1", "0" ]

pru

pru_output_sign_extend

pru

CPU

GCC

17,117

145

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo19

loadRegFromStackSlot

MSP430

MPU

LLVM

17,118

218

1

[]

[ "<s>", "virtual", "const", "TargetFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "&", "FrameInfo", ";", "}", "</s>" ]

[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]

[ "IA64" ]

IA64TargetMachine

getFrameInfo

IA64

CPU

LLVM

17,119

14

1

[]

[ "<s>", "static", "void", "loongarch_set_frame_expr", "(", "rtx", "frame_pattern", ")", "{", "rtx", "insn", ";", "insn", "=", "get_last_insn", "(", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "REG_NOTES", "(", "insn", ")", "=", "alloc_...

[ "Make", "the", "last", "instruction", "frame-related", "and", "note", "that", "it", "performs", "the", "operation", "described", "by", "FRAME_PATTERN", "." ]

[ "loongarch", "1" ]

loongarch

loongarch_set_frame_expr

loongarch

CPU

GCC

17,120

42

1

[]

[ "<s>", "static", "rtx", "frv_expand_mclracc_builtin", "(", "tree", "call", ")", "{", "enum", "insn_code", "icode", "=", "CODE_FOR_mclracc", ";", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "op0", "=", "frv_in...

[ "Expand", "the", "MCLRACC", "builtin", ".", "This", "builtin", "takes", "a", "single", "accumulator", "number", "as", "argument", "." ]

[ "frv", "0", "0" ]

frv

frv_expand_mclracc_builtin

frv

VLIW

GCC

17,121

69

1

[]

[ "<s>", "static", "unsigned", "int", "rest_of_insert_endbranch", "(", "void", ")", "{", "timevar_push", "(", "TV_MACH_DEP", ")", ";", "rtx", "cet_eb", ";", "rtx_insn", "*", "insn", ";", "basic_block", "bb", ";", "if", "(", "!", "lookup_attribute", "(", "\"noc...

[ "Inserting", "ENDBRANCH", "instructions", "." ]

[ "i386", "\"nocf_check\"", "0", "0" ]

i3867

rest_of_insert_endbranch

i386

CPU

GCC

17,122

353

1

[]

[ "<s>", "static", "rtx", "m68k_get_gp", "(", "void", ")", "{", "if", "(", "pic_offset_table_rtx", "==", "NULL_RTX", ")", "pic_offset_table_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_REG", ")", ";", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", ...

[ "Return", "GOT", "pointer", "." ]

[ "m68k", "1" ]

m68k

m68k_get_gp

m68k

MPU

GCC

17,123

32

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "CJGFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "CJGInstrInfo...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "CJG", "CJG", "CJG", "CJG", "0", "0", "1", "CJG::SUBri", "CJG::SP", "CJG::SP", "1", "CJG::ADDri", "CJG::SP", "CJG::SP", "3", "1", "CJG::SUBri", "CJG::SP", "CJG::SP", "3" ]

CJGFrameLowering

eliminateCallFramePseudoInstr

CJG

CPU

LLVM

17,124

381

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 FP Stackifier\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 FP Stackifier\"" ]

X86FloatingPoint14

getPassName

X86

CPU

LLVM

17,125

13

1

[]

[ "<s>", "static", "int", "c6x_sched_reorder_1", "(", "rtx_insn", "*", "*", "ready", ",", "int", "*", "pn_ready", ",", "int", "clock_var", ")", "{", "int", "n_ready", "=", "*", "pn_ready", ";", "rtx_insn", "*", "*", "e_ready", "=", "ready", "+", "n_ready",...

[ "Helper", "function", "for", "the", "TARGET_SCHED_REORDER", "and", "TARGET_SCHED_REORDER2", "hooks", ".", "If", "scheduling", "an", "insn", "would", "be", "unsafe", "in", "the", "current", "cycle", ",", "move", "it", "down", "in", "the", "ready", "list", "and"...

[ "c6x", "0", "0", "0", "0", "0", "1", "1", "1", "0", "0", "1", "0", "0", "0", "0", "1" ]

c6x

c6x_sched_reorder_1

c6x

VLIW

GCC

17,126

477

1

[]

[ "<s>", "bool", "ParseInstruction", "(", "ParseInstructionInfo", "&", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "override", "{", "Operands", ".", "push_back", "(", "make_unique", "<", "WebAssemblyOperand", ">", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "WebAssembly", "WebAssembly", "WebAssemblyOperand::Token", "WebAssemblyOperand::TokOp", "\"Cannot parse symbol: \"", "WebAssembly", "WebAssemblyOperand::Symbol", "WebAssemblyOperand::SymOp", "\"Expected integer instead got: \"", "\"Cannot parse real: \"", "WebAssembly", "WebAssemblyOperand::Fl...

WebAssemblyAsmParser4

ParseInstruction

WebAssembly

Virtual ISA

LLVM

17,127

462

1

[]

[ "<s>", "unsigned", "TPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "TPC", "::", "SPILL_ARF_RESTORE", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "TPC", "TPC", "TPC::SPILL_ARF_RESTORE", "TPC::SPILL_DRF_RESTORE", "TPC::SPILL_VRF_RESTORE", "TPC::SPILL_VPRF_RESTORE", "TPC::SPILL_IRF_RESTORE", "TPC::SPILL_SRF_RESTORE", "TPC::SPILL_ZRF_RESTORE", "TPC::SPILL_SPRF_RESTORE", "1", "0", "0" ]

TPCInstrInfo

isLoadFromStackSlot

TPC

Virtual ISA

LLVM

17,128

95

1

[]

[ "<s>", "TargetPassConfig", "*", "NPEngineTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "NPEnginePassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "NPEngine" ]

NPEngineTargetMachine

createPassConfig

NPEngine

Virtual ISA

LLVM

17,129

21

1

[]

[ "<s>", "bool", "ix86_fp_jump_nontrivial_p", "(", "enum", "rtx_code", "code", ")", "{", "enum", "rtx_code", "bypass_code", ",", "first_code", ",", "second_code", ";", "if", "(", "!", "TARGET_CMOVE", ")", "return", "true", ";", "ix86_fp_comparison_codes", "(", "co...

[ "Return", "true", "if", "the", "CODE", "will", "result", "in", "nontrivial", "jump", "sequence", "." ]

[ "i386" ]

i3863

ix86_fp_jump_nontrivial_p

i386

CPU

GCC

17,130

48

1

[]

[ "<s>", "unsigned", "SparcMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Sparc", "Sparc", "0", "Sparc::fixup_sparc_br22", "0" ]

SparcMCCodeEmitter

getBranchTargetOpValue

Sparc

CPU

LLVM

17,131

94

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "LiveRangeShrinkID", ")", ";", "addPass", "(", "createX86FixupSetCC", "(", ")", ")",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine58

addPreRegAlloc

X86

CPU

LLVM

17,132

100

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "LanaiTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "Val...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Lanai", "Lanai" ]

LanaiISelLowering

getSingleConstraintMatchWeight

Lanai

CPU

LLVM

17,133

103

1

[]

[ "<s>", "const", "char", "*", "XNCMTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "XNCMISD", "::", "RET_FLAG", ":", "return", "\"XNCMI...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "XNCM", "XNCM", "XNCMISD::RET_FLAG", "\"XNCMISD::RET_FLAG\"", "XNCMISD::RETI_FLAG", "\"XNCMISD::RETI_FLAG\"", "XNCMISD::RRA", "\"XNCMISD::RRA\"", "XNCMISD::RLA", "\"XNCMISD::RLA\"", "XNCMISD::RRC", "\"XNCMISD::RRC\"", "XNCMISD::CALL", "\"XNCMISD::CALL\"", "XNCMISD::Wrapper", "\"XNCMISD...

XNCMISelLowering

getTargetNodeName

XNCM

CPU

LLVM

17,134

120

1

[]

[ "<s>", "void", "PPCExpandISEL", "::", "initialize", "(", "MachineFunction", "&", "MFParam", ")", "{", "MF", "=", "&", "MFParam", ";", "TII", "=", "MF", "->", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ISELInstructions", ".", "clear", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "PowerPC", "PPC" ]

PPCExpandISEL

initialize

PowerPC

CPU

LLVM

17,135

34

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createELFObjectWriter", "(", "createELFObjectTargetWriter", "(", ")", ",", "OS", ",", "true", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Mips" ]

MipsAsmBackend6

createObjectWriter

Mips

CPU

LLVM

17,136

23

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "addPass", "(", "&", "SIFixSGPRLiveRangesID", ")", ";", "TargetPassConfig", "::", "addFastRegAlloc", "(", "RegAllocPass", ")", ";", "}", "</s>" ]

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetMachine (2)

addFastRegAlloc

AMDGPU

GPU

LLVM

17,137

24

1

[]

[ "<s>", "int", "MBlazeRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "llvm_unreachable", "(", "\"What is the dwarf register number\"", ")", ";", "return", "-", "1", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "MBlaze", "MBlaze", "\"What is the dwarf register number\"", "1" ]

MBlazeRegisterInfo12

getDwarfRegNum

MBlaze

MPU

LLVM

17,138

23

1

[]

[ "<s>", "void", "func_fma_steering", "::", "analyze_fma_fmul_insn", "(", "fma_forest", "*", "ref_forest", ",", "du_chain", "*", "chain", ",", "du_head_p", "head", ")", "{", "fma_forest", "*", "forest", ";", "fma_node", "*", "node", "=", "this", "->", "get_fma_n...

[ "Allocate", "and", "initialize", "fma_node", "objects", "for", "the", "FMUL", "or", "FMADD/FMSUB", "instruction", "in", "CHAIN-", ">", "insn", "and", "its", "dependent", "FMADD/FMSUB", "instructions", ",", "all", "part", "of", "FOREST", ".", "For", "the", "chi...

[ "aarch64", "0", "2", "0" ]

cortex-a57-fma-steering

analyze_fma_fmul_insn

aarch64

CPU

GCC

17,139

255

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "const", "APInt", "&", "DemandedElts", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "return", "BaseT", "::", "getScalarizationOverhead", "(", "Ty", ...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo24

getScalarizationOverhead

Hexagon

DSP

LLVM

17,140

36

1

[]

[ "<s>", "static", "rtx", "emit_add", "(", "rtx", "dest", ",", "rtx", "src0", ",", "rtx", "src1", ")", "{", "rtx", "insn", ";", "insn", "=", "emit_insn", "(", "gen_addsi3", "(", "dest", ",", "src0", ",", "src1", ")", ")", ";", "return", "insn", ";", ...

[ "Emit", "insns", "to", "set", "DSTREG", "to", "SRCREG", "+", "AMOUNT", "during", "the", "prologue", "or", "epilogue", "." ]

[ "lm32" ]

lm32

emit_add

lm32

MPU

GCC

17,141

35

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU::S_ENDPGM", "0", "0", "AMDGPU::isShader", "AMDGPU", "AMDGPU", "4", "4", "0", "8", "0", "AMDGPU::SI_RETURN_TO_EPILOG" ]

AMDGPUCallLowering24

lowerReturn

AMDGPU

GPU

LLVM

17,142

346

1

[]

[ "<s>", "bool", "Cpu0LongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "Cpu0Subtarget", "&", "STI", "=", "static_cast", "<", "const", "Cpu0Subtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "2", "10", "Cpu0", "Cpu0", "4", "16", "4", "0" ]

Cpu0LongBranch

runOnMachineFunction

Cpu0

CPU

LLVM

17,143

329

1

[]

[ "<s>", "void", "frv_split_double_load", "(", "rtx", "dest", ",", "rtx", "source", ")", "{", "int", "regno", "=", "REGNO", "(", "dest", ")", ";", "rtx", "dest1", "=", "gen_highpart", "(", "SImode", ",", "dest", ")", ";", "rtx", "dest2", "=", "gen_lowpar...

[ "Split", "(", "set", "DEST", "SOURCE", ")", ",", "where", "DEST", "is", "a", "double", "register", "and", "SOURCE", "is", "a", "memory", "location", "that", "is", "not", "known", "to", "be", "dword-aligned", "." ]

[ "frv", "0", "1", "1", "1" ]

frv2

frv_split_double_load

frv

VLIW

GCC

17,144

133

1

[]

[ "<s>", "bool", "SVEIntrinsicOpts", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "false", ";", "SmallSetVector", "<", "Function", "*", ",", "4", ">", "Functions", ";", "for", "(", "auto", "&", "F", ":", "M", ".", "ge...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AArch64", "4", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_ptest_any", "Intrinsic::aarch64_sve_ptest_first", "Intrinsic::aarch64_sve_ptest_last" ]

SVEIntrinsicOpts

runOnModule

AArch64

CPU

LLVM

17,145

156

1

[]

[ "<s>", "static", "inline", "int", "startswith", "(", "const", "char", "*", "str", ",", "const", "char", "*", "prefix", ")", "{", "return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "0", ";", "}", "</s>" ]

[ "Return", "1", "if", "STR", "string", "starts", "with", "PREFIX", "." ]

[ "vms", "0" ]

vms-ld2

startswith

vms

Virtual ISA

GCC

17,146

32

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]

SystemZAsmParser

MatchAndEmitInstruction

SystemZ

CPU

LLVM

17,147

247

1

[]

[ "<s>", "bool", "AArch64BranchFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64BranchFixup ******\"", ")", ";", "TII", "=", "(", "const", "AArch...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64BranchFixup ******\"", "AArch64", "0", "\"Beginning iteration #\"", "0", "30", "\"Branch Fix Up pass failed to converge!\"" ]

AArch64BranchFixupPass1

runOnMachineFunction

AArch64

CPU

LLVM

17,148

192

1

[]

[ "<s>", "bool", "isConstant", "(", "const", "MachineFrameInfo", "*", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "we", "know", "the", "value", "of", "all", "bits", "." ]

[ "Hexagon" ]

HexagonInstrInfo14

isConstant

Hexagon

DSP

LLVM

17,149

14

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"R600 Packetizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Packetizer\"" ]

R600Packetizer

getPassName

R600

GPU

LLVM

17,150

12

1

[]

[ "<s>", "rtx", "mips_got_load", "(", "rtx", "temp", ",", "rtx", "addr", ",", "enum", "mips_symbol_type", "type", ")", "{", "rtx", "base", ",", "high", ",", "lo_sum_symbol", ";", "base", "=", "mips_pic_base_register", "(", "temp", ")", ";", "if", "(", "tem...

[ "Create", "and", "return", "a", "GOT", "reference", "of", "type", "TYPE", "for", "address", "ADDR", ".", "TEMP", ",", "if", "nonnull", ",", "is", "a", "scratch", "Pmode", "base", "register", "." ]

[ "mips" ]

mips

mips_got_load

mips

CPU

GCC

17,151

95

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", "&&", "!", "getARMSubtarget", "(", ")", ".", "isTargetNaCl", "(", ")", ")", "a...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine88

addPreISel

ARM

CPU

LLVM

17,152

42

1

[]

[ "<s>", "static", "void", "block_move_sequence", "(", "rtx", "dst_mem", ",", "rtx", "src_mem", ",", "int", "size", ",", "int", "align", ")", "{", "rtx", "temp", "[", "2", "]", ";", "machine_mode", "mode", "[", "2", "]", ";", "int", "amount", "[", "2",...

[ "Emit", "code", "to", "perform", "a", "block", "move", "with", "an", "offset", "sequence", "of", "ld/st", "instructions", "(", "...", ",", "ld", "0", ",", "st", "1", ",", "ld", "1", ",", "st", "0", ",", "...", ")", ".", "SIZE", "and", "ALIGN", "a...

[ "mcore", "2", "2", "2", "2", "0", "0", "0", "0", "0", "0", "1", "1", "0", "4", "4", "2", "2", "1" ]

mcore4

block_move_sequence

mcore

MPU

GCC

17,153

334

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 Collect Linker Optimization Hint (LOH)\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Collect Linker Optimization Hint (LOH)\"" ]

ARM64CollectLOH1

getPassName

ARM64

CPU

LLVM

17,154

13

1

[]

[ "<s>", "bool", "Thumb2RegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "ARM" ]

Thumb2RegisterInfo2

requiresRegisterScavenging

ARM

CPU

LLVM

17,155

16

1

[]

[ "<s>", "static", "rtx", "s390_execute_label", "(", "rtx", "insn", ")", "{", "if", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "PARALLEL", "&&", "GET_CODE", "(", "XVECEXP", "(", "PATTER...

[ "Check", "whether", "INSN", "is", "an", "execute", ".", "Return", "the", "label_ref", "to", "its", "execute", "target", "template", "if", "so", ",", "NULL_RTX", "otherwise", "." ]

[ "s390", "0", "0", "0", "0", "1", "0", "0", "0", "2" ]

s3903

s390_execute_label

s390

MPU

GCC

17,156

87

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "Subtarget", ".", "hasNEON", "(", ")", ")", "PM", ".", "add", "(", "createNEONPreAllocPass", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine16

addPreRegAlloc

ARM

CPU

LLVM

17,157

64

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MINA32Operand", ">", "CreateMem", "(", "unsigned", "Base", ",", "const", "MCExpr", "*", "Off", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "MINA32...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "MINA32", "MINA32", "MINA32" ]

MINA32AsmParser

CreateMem

MINA32

CPU

LLVM

17,158

69

1

[]

[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "AssumeMisalignedLoadStores", "||", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TD", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMLoadStoreOptimizer19

runOnMachineFunction

ARM

CPU

LLVM

17,159

133

1

[]

[ "<s>", "EVT", "GBZ80TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "assert", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "\"No GBZ80 SetCC type for vectors!...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "GBZ80", "GB", "\"No GBZ80 SetCC type for vectors!\"", "MVT::i8" ]

GBZ80ISelLowering

getSetCCResultType

GBZ80

MPU

LLVM

17,160

36

1

[]

[ "<s>", "static", "void", "dump_minipool", "(", "rtx_insn", "*", "scan", ")", "{", "Mnode", "*", "mp", ";", "Mnode", "*", "nmp", ";", "int", "align64", "=", "0", ";", "if", "(", "ARM_DOUBLEWORD_ALIGN", ")", "for", "(", "mp", "=", "minipool_vector_head", ...

[ "Output", "the", "literal", "table" ]

[ "arm", "0", "0", "8", "1", "\";; Emitting minipool after insn %u; address %ld; align %d (bytes)\\n\"", "8", "4", "0", "\";; Offset %u, min %ld, max %ld \"", "1", "2", "4", "8", "16" ]

arm

dump_minipool

arm

CPU

GCC

17,161

357

1

[]

[ "<s>", "unsigned", "TL45InstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "assert", "(", "!", "BytesRemoved", "&&", "\"code size not handled\"", ")", ";", "MachineBasicBlock", "::", "reverse...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "TL45", "TL45", "\"code size not handled\"", "0", "2" ]

TL45InstrInfo

removeBranch

TL45

MPU

LLVM

17,162

109

1

[]

[ "<s>", "static", "void", "assign_fp_registers", "(", "const_tree", "field", ",", "HOST_WIDE_INT", "bitpos", ",", "assign_data_t", "*", "data", ")", "{", "int", "nregs", ";", "machine_mode", "mode", ";", "if", "(", "!", "compute_fp_layout", "(", "field", ",", ...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Assign", "FIELD", "at", "position", "BITPOS", "to", "FP", "registers", "." ]

[ "sparc", "2", "4", "32", "0", "0", "1", "4", "0" ]

sparc5

assign_fp_registers

sparc

CPU

GCC

17,163

162

1

[]

[ "<s>", "static", "rtx", "loongarch_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "loongarch_function_value_1", "(", "NULL_TREE", ",", "NULL_TREE", ",", "mode", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "loongarch" ]

loongarch

loongarch_libcall_value

loongarch

CPU

GCC

17,164

23

1

[]

[ "<s>", "void", "d30v_init_expanders", "(", ")", "{", "init_machine_status", "=", "d30v_init_machine_status", ";", "mark_machine_status", "=", "d30v_mark_machine_status", ";", "free_machine_status", "=", "d30v_free_machine_status", ";", "}", "</s>" ]

[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "d30v" ]

d30v

d30v_init_expanders

d30v

CPU

GCC

17,165

18

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rr", "MSP430::GR8RegClass", "MSP430::MOV8rr", "\"Impossible reg-to-reg copy\"" ]

MSP430InstrInfo19

copyPhysReg

MSP430

MPU

LLVM

17,166

105

1

[]

[ "<s>", "void", "CJGMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "CJG", "CJG", "4", "\"Unexpected instruction size!\"" ]

CJGMCCodeEmitter

encodeInstruction

CJG

CPU

LLVM

17,167

91

1

[]

[ "<s>", "const", "char", "*", "output_ior", "(", "rtx", "*", "operands", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "bs0", ",", "bs1", ",", "p", ",", "len", ";", "if", "(", "INTVAL"...

[ "Emit", "the", "code", "to", "do", "an", "inclusive", "OR", "operation", "." ]

[ "pa", "2", "2", "0", "\"copy %1,%0\"", "0", "32", "1", "0", "32", "1", "0", "32", "1", "31", "2", "3", "\"{depi|depwi} -1,%2,%3,%0\"" ]

pa3

output_ior

pa

CPU

GCC

17,168

159

1

[]

[ "<s>", "void", "MOSInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MOS", "MOS" ]

MOSInstrInfo

loadRegFromStackSlot

MOS

MPU

LLVM

17,169

52

1

[]

[ "<s>", "bool", "Cpu0TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Cpu0", "Cpu0", "ISD::OutputArg", "16", "Cpu0" ]

Cpu0ISelLowering

CanLowerReturn

Cpu0

CPU

LLVM

17,170

66

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "getPreIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "the", "node", "'s", "address", "can", "be", "legally", "represented", "as", "pre-indexed", "load", "/", "store", "add...

[ "PowerPC", "PPC", "ISD::MemIndexedMode", "PPC", "MVT::v4f64", "MVT::v4f32", "ISD::PRE_INC", "ISD::PRE_INC", "MVT::i64", "0", "4", "4", "0", "MVT::i64", "MVT::i32", "ISD::SEXTLOAD", "ISD::PRE_INC" ]

PPCISelLowering

getPreIndexedAddressParts

PowerPC

CPU

LLVM

17,171

444

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering

LowerFormalArguments

XCore

MPU

LLVM

17,172

84

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createARMMachObjectWriter", "(", "OS", ",", "false", ",", "object", "::", "mach", "::", "CTM_ARM", ",", "Subtype", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmBackend (2)

createObjectWriter

ARM

CPU

LLVM

17,173

27

1

[]

[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "DEBUG", "(", "errs", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0" ]

WebAssemblyISelDAGToDAG15

Select

WebAssembly

Virtual ISA

LLVM

17,174

115

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "Mask", ",", "int64_t", "&", "Value", ")", "const", "{", "assert", "("...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]

SystemZInstrInfo16

analyzeCompare

SystemZ

CPU

LLVM

17,175

115

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "unsigned", "HOST_WIDE_INT", "model", "=", "val", "&", "MEMMODEL_MASK", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsign...

[ "Validate", "target", "specific", "memory", "model", "bits", "in", "VAL", "." ]

[ "i386", "\"Unknown architecture specific memory model\"", "\"HLE_ACQUIRE not used with ACQUIRE or stronger memory model\"", "\"HLE_RELEASE not used with RELEASE or stronger memory model\"" ]

i3864

ix86_memmodel_check

i386

CPU

GCC

17,176

138

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitDecls", "(", "M", ")", ";", "for", "(", "const", "auto", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isIntrinsic", "(", ")", "&&"...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::getOrCreateFunctionTableSymbol", "WebAssembly::isWasmVarAddressSpace", "\"wasm.custom_sections\"", "2", "0", "1", "\".custom_section.\"" ]

WebAssemblyAsmPrinter22

emitEndOfAsmFile

WebAssembly

Virtual ISA

LLVM

17,177

341

1

[]

[ "<s>", "bool", "avr_casei_sequence_check_operands", "(", "rtx", "*", "xop", ")", "{", "rtx", "sub_5", "=", "NULL_RTX", ";", "if", "(", "AVR_HAVE_EIJMP_EICALL", "&&", "xop", "[", "8", "]", "==", "all_regs_rtx", "[", "24", "]", ")", "{", "sub_5", "=", "xop...

[ "Perform", "some", "extra", "checks", "on", "operands", "of", "casesi_", "<", "mode", ">", "_sequence", ".", "Not", "all", "operand", "dependencies", "can", "be", "described", "by", "means", "of", "predicates", ".", "This", "function", "performs", "left", "o...

[ "avr", "8", "24", "6", "6", "6", "1", "3", "6", "1", "0", "8", "6", "0", "0", "5", "\"\\n;; Failed condition for casesi_<mode>_sequence\\n\\n\"" ]

avr

avr_casei_sequence_check_operands

avr

MPU

GCC

17,178

157

1

[]

[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "char", "buffer", "[", "80", "]", ";", "const", "char", "*", "start", "=", "buffer", ";", "FILE", "*", "file", "=", "asm_out_file", ";", "rs6000_default_cpu", "=", "TARGET_CPU_DEFAULT", "...

[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]

[ "rs6000", "80", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "\"%s --with-cpu=%s\"", "\"\"", "\"%s -mcpu=%s\"", "\"\"", "\"%s -mtune=%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", ...

rs60004

rs6000_file_start

rs6000

CPU

GCC

17,179

455

1

[]

[ "<s>", "static", "tree", "bfin_handle_l1_text_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "ARG_UNUSED", "(", "args", ")", ",", "int", "ARG_UNUSED", "(", "flags", ")", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", ...

[ "Handle", "a", "``", "l1_text", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "bfin", "\"%qE attribute only applies to functions\"", "\".l1.text\"", "0", "\"section of %q+D conflicts with previous declaration\"", "\".l1.text\"" ]

bfin

bfin_handle_l1_text_attribute

bfin

DSP

GCC

17,180

105

1

[]

[ "<s>", "bool", "PPCAIXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "alias_size", "(", ")", ">", "0u", ")", "report_fatal_error", "(", "\"module has aliases, which LLVM does not yet support for AIX\"", ")", ";", "co...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "PowerPC", "PPC", "0u", "\"module has aliases, which LLVM does not yet support for AIX\"", "PPC" ]

PPCAsmPrinter121

doInitialization

PowerPC

CPU

LLVM

17,181

171

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "hasUnscaledLdStOffset", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "STURSi", ":", "case", "AArch64", "::", "STRSpre", ":", "ca...

[ "Return", "true", "if", "it", "has", "an", "unscaled", "load/store", "offset", "." ]

[ "AArch64", "AArch64", "AArch64::STURSi", "AArch64::STRSpre", "AArch64::STURDi", "AArch64::STRDpre", "AArch64::STURQi", "AArch64::STRQpre", "AArch64::STURBBi", "AArch64::STURHHi", "AArch64::STURWi", "AArch64::STRWpre", "AArch64::STURXi", "AArch64::STRXpre", "AArch64::LDURSi", "AArch64::...

AArch64InstrInfo105

hasUnscaledLdStOffset

AArch64

CPU

LLVM

17,182

159

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", "->", "getDesc", "(", ")", ...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "R600", "SI", "1", "1" ]

SIInstrInfo49

findCommutedOpIndices

R600

GPU

LLVM

17,183

149

1

[]

[ "<s>", "bool", "DeadCodeElimination", "::", "erase", "(", "const", "SetVector", "<", "NodeId", ">", "&", "Nodes", ")", "{", "if", "(", "Nodes", ".", "empty", "(", ")", ")", "return", "false", ";", "NodeList", "DRNs", ",", "DINs", ";", "for", "(", "au...

[ "erase", "-", "Erases", "an", "element", "identified", "by", "Key", ",", "if", "it", "exists", "." ]

[ "Hexagon", "\"Unexpected code node\"", "\"Removing dead ref nodes:\\n\"", "\" \"", "\"erasing: \"" ]

RDFDeadCode4

erase

Hexagon

DSP

LLVM

17,184

453

1

[]

[ "<s>", "void", "visium_split_double_add", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "op3", "=", "gen_lowpart", "(", "SImode", ",", "op0", ")", ";", "rtx", "op4", "=", "gen_lowpart", "(", ...

[ "Split", "a", "double", "addition", "or", "subtraction", "of", "operands", "." ]

[ "visium", "0", "2", "0", "0", "0", "1" ]

visium

visium_split_double_add

visium

Virtual ISA

GCC

17,185

320

1

[]

[ "<s>", "void", "M68kAsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]

[ "M68k", "M68k" ]

M68kAsmPrinter

emitFunctionBodyStart

M68k

MPU

LLVM

17,186

8

1

[]

[ "<s>", "TPCII", "::", "IType", "TPCMCInstrInfo", "::", "getType", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCInst", "const", "&", "MCI", ")", "{", "return", "static_cast", "<", "TPCII", "::", "IType", ">", "(", "TPCII", "::", "getInstrType", "(", ...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "TPC", "TPC", "TPC", "TPC", "TPC" ]

TPCMCInstrInfo

getType

TPC

Virtual ISA

LLVM

17,187

40

1

[]

[ "<s>", "void", "PHILinearize", "::", "clear", "(", ")", "{", "PHIInfo", "=", "PHIInfoT", "(", ")", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer

clear

AMDGPU

GPU

LLVM

17,188

14

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "PowerPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12" ]

PPCFrameLowering10

spillCalleeSavedRegisters

PowerPC

CPU

LLVM

17,189

355

1

[]

[ "<s>", "void", "M68kFrameLowering", "::", "emitSPUpdate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "int64_t", "NumBytes", ",", "bool", "InEpilogue", ")", "const", "{", "bool", "IsSub", "=", "NumBytes", ...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "M68k", "M68k", "0", "1LL", "31", "1", "M68k::D0", "M68k::D0", "M68k::MOV32ri", "M68k::SUB32rr", "M68k::ADD32rr", "3", "0" ]

M68kFrameLowering

emitSPUpdate

M68k

MPU

LLVM

17,190

268

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE_IMM", "ARM::VSTMDDB_UPD", "ARM::FPCXTNS", "ARM::VSTR_FPCXTNS_pre", "ARM::SP", "ARM::SP", "4", "ARMCC::AL", "ARM", "0", "ARM", "0", "0", "ARM" ]

ARMFrameLowering103

spillCalleeSavedRegisters

ARM

CPU

LLVM

17,191

289

1

[]

[ "<s>", "static", "int", "arm_get_strip_length", "(", "int", "c", ")", "{", "switch", "(", "c", ")", "{", "ARM_NAME_ENCODING_LENGTHS", "default", ":", "return", "0", ";", "}", "}", "</s>" ]

[ "Return", "the", "length", "of", "a", "function", "name", "prefix", "that", "starts", "with", "the", "character", "'", "c", "'", "." ]

[ "arm", "0" ]

arm

arm_get_strip_length

arm

CPU

GCC

17,192

21

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "getCmpLibcallReturnType", "(", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "ValueType", "for", "comparison", "libcalls", "." ]

[ "GBZ80", "MVT::SimpleValueType", "MVT::i8" ]

GBZ80ISelLowering

getCmpLibcallReturnType

GBZ80

MPU

LLVM

17,193

15

1

[]

[ "<s>", "int", "arc_hazard", "(", "rtx_insn", "*", "pred", ",", "rtx_insn", "*", "succ", ")", "{", "if", "(", "!", "pred", "||", "!", "INSN_P", "(", "pred", ")", "||", "!", "succ", "||", "!", "INSN_P", "(", "succ", ")", ")", "return", "0", ";", ...

[ "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length", "requirement", "to", "insert", "a", "nop", "between"...

[ "arc", "0", "4", "0" ]

arc5

arc_hazard

arc

MPU

GCC

17,194

63

1

[]

[ "<s>", "void", "LanaiTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getContext...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Lanai", "Lanai", "\".sdata\"", "\".sbss\"" ]

LanaiTargetObjectFile1

Initialize

Lanai

CPU

LLVM

17,195

71

1

[]

[ "<s>", "static", "bool", "pass_in_memory", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "for_return", ")", "{", "if", "(", "type", ")", "{", "if", "(", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "true", ";", "if", "(", ...

[ "Determine", "whether", "MODE", "and", "TYPE", "(", "possibly", "NULL", ")", "should", "be", "passed", "or", "returned", "in", "memory", ".", "Integer", "and", "floating", "types", "supported", "by", "the", "machine", "are", "passed", "in", "registers", ",",...

[ "nvptx" ]

nvptx

pass_in_memory

nvptx

GPU

GCC

17,196

94

1

[]

[ "<s>", "static", "bool", "isKnownNonNull", "(", "Register", "Val", ",", "MachineRegisterInfo", "&", "MRI", ",", "const", "AMDGPUTargetMachine", "&", "TM", ",", "unsigned", "AddrSpace", ")", "{", "MachineInstr", "*", "Def", "=", "MRI", ".", "getVRegDef", "(", ...

[ "Return", "true", "if", "we", "know", "that", "underlying", "value", "is", "nonnull", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::G_FRAME_INDEX", "AMDGPU::G_GLOBAL_VALUE", "AMDGPU::G_BLOCK_ADDR", "AMDGPU::G_CONSTANT", "1" ]

AMDGPULegalizerInfo25

isKnownNonNull

AMDGPU

GPU

LLVM

17,197

105

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "8", "0", "1" ]

ARMCallLowering38

lowerFormalArguments

ARM

CPU

LLVM

17,198

267

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "return", "CacheLineSize", ";", "unsigned", "Directive", "=", "ST", "->", "getDarwinDirective", "(...

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "PowerPC", "PPC", "0", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "128", "64" ]

PPCTargetTransformInfo41

getCacheLineSize

PowerPC

CPU

LLVM

17,199

57

1

[]