docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "XCore" ]	XCoreTargetMachine23	getDataLayout	XCore	MPU	LLVM	17,200	14	1	[]
[ "<s>", "static", "bool", "aarch64_sve_valid_immediate", "(", "unsigned", "HOST_WIDE_INT", "val64", ",", "simd_immediate_info", "*", "info", ")", "{", "scalar_int_mode", "mode", "=", "DImode", ";", "unsigned", "int", "val32", "=", "val64", "&", "0xffffffff", ";", ...	[ "Return", "true", "if", "replicating", "VAL64", "gives", "a", "valid", "immediate", "for", "an", "SVE", "MOV", "instruction", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]	[ "aarch64", "0xffffffff", "32", "0xffff", "16", "0xff", "8", "0x80", "0x7f", "0xff", "0", "0x8000", "0x7f00" ]	aarch64	aarch64_sve_valid_immediate	aarch64	CPU	GCC	17,201	200	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips" ]	MipsISelLowering106	CanLowerReturn	Mips	CPU	LLVM	17,202	66	1	[]
[ "<s>", "void", "tilepro_expand_tablejump", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "flag_pic", ")", "{", "rtx", "table", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "op1", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", "...	[ "Implement", "the", "tablejump", "pattern", "." ]	[ "tilepro" ]	tilepro	tilepro_expand_tablejump	tilepro	VLIW	GCC	17,203	112	1	[]
[ "<s>", "rtx", "bfin_gen_compare", "(", "rtx", "cmp", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code1", ",", "code2", ";", "rtx", "op0", "=", "bfin_compare_op0", ",", "op1", "=", "bfin_compare_op1", ";", "rtx", "t...	[ "Emit", "rtl", "for", "a", "comparison", "operation", "CMP", "in", "mode", "MODE", ".", "Operands", "have", "been", "stored", "in", "bfin_compare_op0", "and", "bfin_compare_op1", "already", "." ]	[ "bfin" ]	bfin2	bfin_gen_compare	bfin	DSP	GCC	17,204	163	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "PowerPC", "PPC", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]	PPCISelLowering100	LowerOperationWrapper	PowerPC	CPU	LLVM	17,205	119	1	[]
[ "<s>", "Function", "", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "Module", "", "M", ",", "const", "AMDGPULibFunc", "&", "fInfo", ")", "{", "std", "::", "string", "const", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", ...	[ "Look", "up", "the", "specified", "function", "in", "the", "module", "symbol", "table", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPULibFunc14	getOrInsertFunction	AMDGPU	GPU	LLVM	17,206	255	1	[]
[ "<s>", "static", "rtx", "frv_expand_voidtriop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "("...	[ "Expand", "builtins", "that", "take", "three", "operands", "and", "return", "void", ".", "The", "first", "argument", "must", "be", "a", "constant", "that", "describes", "a", "pair", "or", "quad", "accumulators", ".", "A", "fourth", "argument", "is", "created...	[ "frv", "0", "1", "2" ]	frv2	frv_expand_voidtriop_builtin	frv	VLIW	GCC	17,207	126	1	[]
[ "<s>", "int", "arm_no_early_alu_shift_value_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "op", ";", "rtx", "early_op", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ...	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "an", "ALU", "op", ")", "does", "not", "have", "an", "early", "register", "shift", "value", "dependency", "on", "the", "result", "of", "PRODUCER", "." ]	[ "arm", "0", "0", "1", "0" ]	aarch-common	arm_no_early_alu_shift_value_dep	arm	CPU	GCC	17,208	70	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]	MipsSEFrameLowering6	emitEpilogue	Mips	CPU	LLVM	17,209	369	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "RISCV", "RISCV", "ISD::OutputArg", "16", "RISCV", "RISCV" ]	RISCVISelLowering (2)2	CanLowerReturn	RISCV	CPU	LLVM	17,210	74	1	[]
[ "<s>", "HARD_REG_SET", "riscv_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "HARD_REG_SET", "zeroed_hardregs", ";", "CLEAR_HARD_REG_SET", "(", "zeroed_hardregs", ")", ";", "if", "(", "TARGET_VECTOR", ")", "zeroed_hardregs", "\|=", "vector_zer...	[ "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]	[ "riscv" ]	riscv1	riscv_zero_call_used_regs	riscv	CPU	GCC	17,211	38	1	[]
[ "<s>", "static", "void", "arm_test_cpu_arch_data", "(", "void", ")", "{", "const", "arch_option", "", "arch", ";", "const", "cpu_option", "", "cpu", ";", "auto_sbitmap", "target_isa", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "isa1", "(", "isa_num_bits", ...	[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "We", "primarily", "check", "for", "inconsistencies", "in", "the", "option", "extensions", "at", "present", "(", ...	[ "arm", "1", "1" ]	arm	arm_test_cpu_arch_data	arm	CPU	GCC	17,212	344	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128RegClass", ")", ")", ";", "if",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86" ]	X86TargetMachine117	addPreEmitPass	X86	CPU	LLVM	17,213	90	1	[]
[ "<s>", "void", "MSP430MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "MSP430", "MSP430", "2", "2", "support::endian", "support::little", "16" ]	MSP430MCCodeEmitter	encodeInstruction	MSP430	MPU	LLVM	17,214	106	1	[]
[ "<s>", "bool", "R600MCCodeEmitter", "::", "isFlagSet", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Operand", ",", "unsigned", "Flag", ")", "const", "{", "const", "MCInstrDesc", "&", "MCDesc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", ...	[ "Determine", "if", "the", "specified", "Flag", "is", "set", "on", "this", "Operand", "." ]	[ "R600", "0" ]	R600MCCodeEmitter11	isFlagSet	R600	GPU	LLVM	17,215	96	1	[]
[ "<s>", "int", "ARM64LoadStoreOpt", "::", "getMemSize", "(", "MachineInstr", "*", "MemMI", ")", "{", "switch", "(", "MemMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has has unknown size!\"", ")", ";", "case", "A...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]	[ "ARM64", "ARM64", "\"Opcode has has unknown size!\"", "ARM64::STRSui", "ARM64::STURSi", "4", "ARM64::STRDui", "ARM64::STURDi", "8", "ARM64::STRQui", "ARM64::STURQi", "16", "ARM64::STRWui", "ARM64::STURWi", "4", "ARM64::STRXui", "ARM64::STURXi", "8", "ARM64::LDRSui", "ARM64::LDU...	ARM64LoadStoreOptimizer	getMemSize	ARM64	CPU	LLVM	17,216	158	1	[]
[ "<s>", "static", "const", "char", "", "singlemove_string", "(", "rtx", "", "operands", ")", "{", "if", "(", "operands", "[", "1", "]", "!=", "const0_rtx", ")", "return", "\"mov %1,%0\"", ";", "return", "\"clr %0\"", ";", "}", "</s>" ]	[ "Return", "the", "best", "assembler", "insn", "template", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]	[ "pdp11", "1", "\"mov %1,%0\"", "\"clr %0\"" ]	pdp113	singlemove_string	pdp11	MPU	GCC	17,217	27	1	[]
[ "<s>", "static", "bool", "aarch64_extending_load_p", "(", "stmt_vec_info", "stmt_info", ")", "{", "gassign", "", "assign", "=", "dyn_cast", "<", "gassign", "", ">", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "!", "assign", "\|\|", "!", "CONVERT_E...	[ "Return", "true", "if", "STMT_INFO", "extends", "the", "result", "of", "a", "load", "." ]	[ "aarch64" ]	aarch64	aarch64_extending_load_p	aarch64	CPU	GCC	17,218	127	1	[]
[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsSEISelDAGToDAG2	runOnMachineFunction	Mips	CPU	LLVM	17,219	42	1	[]
[ "<s>", "bool", "HSAILMCAsmInfo", "::", "isValidUnquotedName", "(", "StringRef", "Name", ")", "const", "{", "char", "First", "=", "Name", ".", "front", "(", ")", ";", "assert", "(", "(", "First", "==", "'%'", "\|\|", "First", "==", "'&'", "\|\|", "First", "...	[ "Return", "true", "if", "the", "identifier", "Name", "does", "not", "need", "quotes", "to", "be", "syntactically", "correct", "." ]	[ "HSAIL", "HSAIL", "\"Missing valid prefix character\"", "1" ]	HSAILMCAsmInfo	isValidUnquotedName	HSAIL	Virtual ISA	LLVM	17,220	105	1	[]
[ "<s>", "unsigned", "NyuziTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "32", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "Nyuzi", "Nyuzi", "32" ]	NyuziTargetTransformInfo	getNumberOfRegisters	Nyuzi	GPU	LLVM	17,221	14	1	[]
[ "<s>", "static", "void", "compute_save_world_info", "(", "rs6000_stack_t", "*", "info_ptr", ")", "{", "info_ptr", "->", "world_save_p", "=", "1", ";", "info_ptr", "->", "world_save_p", "=", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", "&&", "DEFAULT_ABI", "==", ...	[ "For", "a", "very", "restricted", "set", "of", "circumstances", ",", "we", "can", "cut", "down", "the", "size", "of", "prologues/epilogues", "by", "calling", "our", "own", "save/restore-the-world", "routines", "." ]	[ "rs6000", "1", "0", "4", "0" ]	rs60003	compute_save_world_info	rs6000	CPU	GCC	17,222	163	1	[]
[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]	HexagonTargetMachine12	getSubtargetImpl	Hexagon	DSP	LLVM	17,223	166	1	[]
[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitGlobalType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isGlobal", "(", ")", ")", ";", "OS", "<<", "\"\\t.globaltype\\t\"", "<<", "Sym", "->", "getName", "(", ")"...	[ ".globaltype" ]	[ "WebAssembly", "WebAssembly", "\"\\t.globaltype\\t\"", "\", \"", "WebAssembly::typeToString", "wasm::ValType", "\", immutable\"" ]	WebAssemblyTargetStreamer12	emitGlobalType	WebAssembly	Virtual ISA	LLVM	17,224	73	1	[]
[ "<s>", "bool", "emitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ",", "MCSymbolAttr", "Attribute", ")", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Add", "the", "given", "Attribute", "to", "Symbol", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitSymbolAttribute	Patmos	VLIW	LLVM	17,225	16	1	[]
[ "<s>", "static", "int", "v850_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "si...	[ "Return", "the", "number", "of", "bytes", "which", "must", "be", "put", "into", "registers", "for", "values", "which", "are", "part", "in", "registers", "and", "part", "in", "memory", "." ]	[ "v850", "0", "1", "1", "1", "1", "4", "0", "4", "0", "4", "0", "4" ]	v8504	v850_arg_partial_bytes	v850	MPU	GCC	17,226	176	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "\|\|", "MI", "->", "isMetaInstruction", "(", ")", "\|\|", "M...	[ "Process", "beginning", "of", "an", "instruction", "." ]	[ "BPF", "0", "0", "0", "0" ]	BTFDebug (2)	beginInstruction	BPF	Virtual ISA	LLVM	17,227	255	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]	MipsSEFrameLowering12	spillCalleeSavedRegisters	Mips	CPU	LLVM	17,228	191	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "BPF" ]	BPFAsmBackend27	relaxInstruction	BPF	Virtual ISA	LLVM	17,229	15	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "parseOpt...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::FeatureBookE", "4", "\"dcbt\"", "\"dcbtst\"", "1", "3", "2", "1", "\"lqarx\"", "\"ldarx\"", "\"lwarx\"", "\"lharx\"", "\"lbarx\"", "5", "PPC", "PPC", "4", "0" ]	PPCAsmParser12	ParseInstruction	PowerPC	CPU	LLVM	17,230	428	1	[]
[ "<s>", "static", "int", "feature_compare", "(", "const", "void", "", "v1", ",", "const", "void", "", "v2", ")", "{", "typedef", "struct", "_function_version_info", "{", "tree", "version_decl", ";", "tree", "predicate_chain", ";", "unsigned", "int", "dispatch...	[ "V1", "and", "V2", "point", "to", "function", "versions", "with", "different", "priorities", "based", "on", "the", "target", "ISA", ".", "This", "function", "compares", "their", "priorities", "." ]	[ "i386" ]	i386-features	feature_compare	i386	CPU	GCC	17,231	68	1	[]
[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "...	[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]	[ "i386", "1", "0", "0", "0" ]	i3864	ix86_avx_u128_mode_needed	i386	CPU	GCC	17,232	120	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "ECLair" ]	ECLairAsmParser	isToken	ECLair	MPU	LLVM	17,233	13	1	[]
[ "<s>", "const", "char", "", "output_v8plus_shift", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ",", "const", "char", "", "opcode", ")", "{", "static", "char", "asm_code", "[", "60", "]", ";", "if", "(", "which_alternative", "!=", "2", ...	[ "Returns", "assembly", "code", "to", "perform", "a", "DImode", "shift", "using", "a", "64-bit", "global", "or", "out", "register", "on", "SPARC-V8+", "." ]	[ "sparc", "60", "2", "3", "0", "2", "2", "2", "0x3f", "1", "\"mov\\t%1, %3\"", "\"sllx\\t%H1, 32, %3\"", "1", "0", "\"srl\\t%L1, 0, %L1\"", "\"or\\t%L1, %3, %3\"", "2", "\"\\t%0, %2, %L0\\n\\tsrlx\\t%L0, 32, %H0\"", "\"\\t%3, %2, %3\\n\\tsrlx\\t%3, 32, %H0\\n\\tmov\\t%3, %L0\"" ]	sparc	output_v8plus_shift	sparc	CPU	GCC	17,234	162	1	[]
[ "<s>", "static", "enum", "flt_eval_method", "ix86_get_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "return", "TARGET_AVX512FP16", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLO...	[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", "in", "float.h", ".", "When", "using", "only", "the", "FPU", ",", "assume", "that", "the", "fpcw", "is", "set", "to", "extended", "precision", ";", "when", "using", "only", "SSE", ",", "rounding", "is", "co...	[ "i386", "\"%<-fexcess-precision=16%> is not compatible with %<-mfpmath=387%>\"" ]	i386	ix86_get_excess_precision	i386	CPU	GCC	17,235	121	1	[]
[ "<s>", "bool", "aarch64_is_noplt_call_p", "(", "rtx", "sym", ")", "{", "const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "flag_pic", "&&", "decl", "&&", "(", "!", "flag_plt", "\|\|", "lookup_attribute", "(", "\"noplt\"", ",", "DE...	[ "Return", "true", "if", "calls", "to", "symbol-ref", "SYM", "should", "not", "go", "through", "plt", "stubs", "." ]	[ "aarch64", "\"noplt\"" ]	aarch64	aarch64_is_noplt_call_p	aarch64	CPU	GCC	17,236	51	1	[]
[ "<s>", "virtual", "const", "TeeRISCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "TeeRISC", "TeeRISC" ]	TeeRISCTargetMachine	getSubtargetImpl	TeeRISC	CPU	LLVM	17,237	14	1	[]
[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",", "nullptr", ",", "nullptr", ")", ")", "r...	[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]	[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]	RISCVMCExpr20	getPCRelHiFixup	RISCV	CPU	LLVM	17,238	211	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "AMDGPU", "SI" ]	SIRegisterInfo (3)	requiresFrameIndexScavenging	AMDGPU	GPU	LLVM	17,239	16	1	[]
[ "<s>", "bool", "function_resolver", "::", "scalar_argument_p", "(", "unsigned", "int", "i", ")", "{", "tree", "type", "=", "get_argument_type", "(", "i", ")", ";", "return", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "\|\|", "POINTER_TYPE_P", "(", "type", ")", ...	[ "Return", "true", "if", "argument", "I", "is", "some", "form", "of", "scalar", "value", "." ]	[ "aarch64" ]	aarch64-sve-builtins	scalar_argument_p	aarch64	CPU	GCC	17,240	37	1	[]
[ "<s>", "static", "void", "riscv_emit_epilogue_components", "(", "sbitmap", "components", ")", "{", "riscv_process_components", "(", "components", ",", "false", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SHRINK_WRAP_EMIT_EPILOGUE_COMPONENTS", "." ]	[ "riscv" ]	riscv1	riscv_emit_epilogue_components	riscv	CPU	GCC	17,241	16	1	[]
[ "<s>", "static", "bool", "find_alignment_op", "(", "rtx_insn", "", "insn", ",", "rtx", "base_reg", ",", "vec", "<", "rtx_insn", "", ">", "", "and_insns", ",", "vec", "<", "rtx", ">", "", "and_ops", ")", "{", "df_ref", "base_use", ";", "struct", "df...	[ "Given", "INSN", "that", "'s", "a", "load", "or", "store", "based", "at", "BASE_REG", ",", "check", "if", "all", "of", "its", "feeding", "computations", "align", "its", "address", "on", "a", "16-byte", "boundary", ".", "If", "so", ",", "return", "true", ...	[ "rs6000", "0" ]	rs6000-p8swap	find_alignment_op	rs6000	CPU	GCC	17,242	154	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AArch64", "AArch64", "ISD::OutputArg", "AArch64", "AArch64", "16", "4", "1", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "MVT::i1", "ISD::TRUNCATE", "MVT::i1", "ISD::ZERO_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::RET_FLAG", "MVT::Other" ]	AArch64ISelLowering23	LowerReturn	AArch64	CPU	LLVM	17,243	372	1	[]
[ "<s>", "void", "PPCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "PowerPC", "PPC", "PPC::RLWINM", "2", "3", "4", "31", "0", "31", "\"\\tslwi \"", "31", "32", "31", "\"\\tsrwi \"", "32", "0", "\", \"", "1", "\", \"", "PPC::OR", "PPC::OR8", "1", "2", "\"\\tmr \"", "0", "\", \"", "1", "PPC::RLDICR", "2", "3", "63", "\"\\...	PPCInstPrinter43	printInst	PowerPC	CPU	LLVM	17,244	407	1	[]
[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", ...	[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine23	createMCAsmInfo	ARM	CPU	LLVM	17,245	50	1	[]
[ "<s>", "void", "rs6000_emit_eh_reg_restore", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "operands", "[", "2", "]", ";", "operands", "[", "0", "]", "=", "source", "...	[ "Emit", "instructions", "to", "restore", "the", "link", "register", "after", "determining", "where", "its", "value", "has", "been", "stored", "." ]	[ "powerpcspe", "2", "0", "1", "0", "32767", "1", "1", "0", "0", "1" ]	powerpcspe	rs6000_emit_eh_reg_restore	powerpcspe	CPU	GCC	17,246	177	1	[]
[ "<s>", "rtx", "aarch64_reverse_mask", "(", "enum", "machine_mode", "mode", ")", "{", "rtx", "mask", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "16", ")", ";", "int", "i", ",", "j", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", ...	[ "Generate", "a", "byte", "permute", "mask", "for", "a", "register", "of", "mode", "MODE", ",", "which", "has", "NUNITS", "units", "." ]	[ "aarch64", "16", "0", "0", "1", "1" ]	aarch642	aarch64_reverse_mask	aarch64	CPU	GCC	17,247	123	1	[]
[ "<s>", "static", "rtx", "choose_baseaddr", "(", "HOST_WIDE_INT", "cfa_offset", ",", "unsigned", "int", "*", "align", ",", "unsigned", "int", "scratch_regno", "=", "INVALID_REGNUM", ")", "{", "rtx", "base_reg", "=", "NULL", ";", "HOST_WIDE_INT", "base_offset", "=...	[ "Return", "an", "RTX", "that", "points", "to", "CFA_OFFSET", "within", "the", "stack", "frame", ".", "The", "valid", "base", "registers", "are", "taken", "from", "CFUN-", ">", "MACHINE-", ">", "FS", "." ]	[ "i386", "0", "0" ]	i386	choose_baseaddr	i386	CPU	GCC	17,248	140	1	[]
[ "<s>", "bool", "VideoCore4FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "VideoCore4", "VideoCore4" ]	VideoCore4FrameLowering	restoreCalleeSavedRegisters	VideoCore4	DSP	LLVM	17,249	35	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "X86InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "X86II", ";", "static", "const", "std", "::", "...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "X86", "X86", "X86", "\"x86-got-absolute-address\"", "\"x86-pic-base-offset\"", "\"x86-got\"", "\"x86-gotoff\"", "\"x86-gotpcrel\"", "\"x86-plt\"", "\"x86-tlsgd\"", "\"x86-tlsld\"", "\"x86-tlsldm\"", "\"x86-gottpoff\"", "\"x86-indntpoff\"", "\"x86-tpoff\"", "\"x86-dtpoff\"", "\"x86-n...	X86InstrInfo141	getSerializableDirectMachineOperandTargetFlags	X86	CPU	LLVM	17,250	180	1	[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+dx10-clamp,+lo...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+dx10-clamp,+load-store-opt,\"", "\"+flat-address-space,+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "0", "32"...	AMDGPUSubtarget111	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	17,251	171	1	[]
[ "<s>", "Relocator", "::", "Result", "abs", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", ...	[ "Compute", "known", "bits", "for", "the", "absolute", "value", "." ]	[ "X86", "X86", "0x0", "X86", "X86" ]	X86Relocator	abs	X86	CPU	LLVM	17,252	264	1	[]
[ "<s>", "MachineBasicBlock", "", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "Hexagon", "Hexagon", "\"Unexpected instr type to insert\"" ]	HexagonISelLowering (2)2	EmitInstrWithCustomInserter	Hexagon	DSP	LLVM	17,253	74	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "bool", "is64Bit"...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine122	X86TargetMachine	X86	CPU	LLVM	17,254	224	1	[]
[ "<s>", "static", "rtx", "rs6000_spe_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "TARGET_E500_DOUBLE", "&&", "(", "mod...	[ "Determine", "where", "to", "put", "a", "SIMD", "argument", "on", "the", "SPE", "." ]	[ "rs6000", "1", "1", "1", "2", "1", "0", "1", "1", "1", "4", "2" ]	rs60003	rs6000_spe_function_arg	rs6000	CPU	GCC	17,255	231	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "\|\|", "isNewValueJump", "(", "Cond", "[", "0...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]	HexagonInstrInfo (2)2	PredicateInstruction	Hexagon	DSP	LLVM	17,256	376	1	[]
[ "<s>", "void", "AMDGPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "\"Not Implemented\"" ]	AMDGPUInstrInfo10	loadRegFromStackSlot	R600	GPU	LLVM	17,257	39	1	[]
[ "<s>", "bool", "ARMAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSym...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "ARM", "ARM", "ARM::fixup_arm_thumb_bl", "\"How did we resolve this?\"", "ARM::fixup_arm_uncondbranch", "ARM::fixup_arm_thumb_br", "ARM::fixup_arm_thumb_bl", "ARM::fixup_t2_condbranch", "ARM::fixup_t2_uncondbranch", "ARM::fixup_arm_thumb_blx", "ARM::fixup_arm_blx", "ARM::fixup_arm_uncondbl", ...	ARMAsmBackend15	shouldForceRelocation	ARM	CPU	LLVM	17,258	234	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "", "MI", ",", "const", "MachineBasicBlock", "", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]	ARMBaseInstrInfo (2)	isSchedulingBoundary	ARM	CPU	LLVM	17,259	123	1	[]
[ "<s>", "static", "rtx", "construct_plt_address", "(", "rtx", "symbol", ")", "{", "rtx", "tmp", ",", "unspec", ";", "gcc_assert", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", ")", ";", "gcc_assert", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", ...	[ "For", "given", "symbol", "(", "function", ")", "construct", "code", "to", "compute", "address", "of", "it", "'s", "PLT", "entry", "in", "large", "x86-64", "PIC", "model", "." ]	[ "i386", "1" ]	i3864	construct_plt_address	i386	CPU	GCC	17,260	91	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "\|\|", "mode", "==", "V1TImode", ")", ...	[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", ...	[ "rs6000", "0" ]	rs60004	rs6000_emit_le_vsx_load	rs6000	CPU	GCC	17,261	112	1	[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "PartialOptSizeThreshold", "=", "0", ";", "}", "</s>" ]	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64TargetTransformInfo32	getUnrollingPreferences	AArch64	CPU	LLVM	17,262	23	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::VGPR254", "AMDGPU::VGPR255", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]	SIRegisterInfo	getReservedRegs	AMDGPU	GPU	LLVM	17,263	141	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "auto", "&", "DL", "=", "I", ".", "...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...	RISCVISelLowering20	getTgtMemIntrinsic	RISCV	CPU	LLVM	17,264	337	1	[]
[ "<s>", "static", "void", "nvptx_record_offload_symbol", "(", "tree", "decl", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"//:%s_MAP %s\\n\"", ",", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "\"VAR\"", ":", "\"FUNC\"", ",", "IDENTIFIER_POINTER", "...	[ "Record", "a", "symbol", "for", "mkoffload", "to", "enter", "into", "the", "mapping", "table", "." ]	[ "nvptx", "\"//:%s_MAP %s\\n\"", "\"VAR\"", "\"FUNC\"" ]	nvptx2	nvptx_record_offload_symbol	nvptx	GPU	GCC	17,265	35	1	[]
[ "<s>", "int", "ep_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "int", "unsigned_load", ")", "{", "rtx", "addr", ",", "op0", ",", "op1", ";", "int", "max_offset", ";", "int", "mask", ";", "if", "(", "!", "TARGET_EP", ")",...	[ "Return", "true", "if", "OP", "is", "a", "valid", "short", "EP", "memory", "reference" ]	[ "v850", "1", "0", "0", "0", "1", "0", "0" ]	v8503	ep_memory_operand	v850	MPU	GCC	17,266	224	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIWholeQuadModeID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIPreAllocateWWMRegsID", ")", ";", "if", ...	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine (2)1	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	17,267	117	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "Dist", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "Hexagon" ]	BitTracker17	reset	Hexagon	DSP	LLVM	17,268	12	1	[]
[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "("...	[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "...	[ "s390", "0", "0", "2" ]	s3903	s390_return_addr_rtx	s390	MPU	GCC	17,269	111	1	[]
[ "<s>", "int", "mips_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "mips_address_info", "addr", ";", "int", "factor", ";", "bool", "msa_p", "=", "(", "!", "might_split_p", "&&", "MSA_SUPPORTED_MO...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "For", "mips16", "code", ",", "count", "ex...	[ "mips", "1", "1", "10", "1", "0", "2", "0", "2", "0", "0", "0" ]	mips	mips_address_insns	mips	CPU	GCC	17,270	196	1	[]
[ "<s>", "static", "void", "bounds_check", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const", "char", "*", "err", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operand", ")", ")", ...	[ "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", ".", "Raise", "ERR", "if", "it", "does", "n't", ".", "FIXME", ":", "NEON", "bounds", "checks", "occur", "late", "in", "compilation", ",", "so", ...	[ "arm" ]	arm4	bounds_check	arm	CPU	GCC	17,271	53	1	[]
[ "<s>", "void", "mips_expand_vec_minmax", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "(", "*", "cmp", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "bool", "min_p", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", ...	[ "Expand", "a", "vector", "minimum/maximum", "." ]	[ "mips" ]	mips	mips_expand_vec_minmax	mips	CPU	GCC	17,272	164	1	[]
[ "<s>", "static", "int", "mips_fpr_return_fields", "(", "tree", "valtype", ",", "tree", "*", "fields", ")", "{", "tree", "field", ";", "int", "i", ";", "if", "(", "!", "TARGET_NEWABI", ")", "return", "0", ";", "if", "(", "TREE_CODE", "(", "valtype", ")"...	[ "See", "whether", "VALTYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "floating-point", "registers", ".", "If", "so", ",", "return", "the", "number", "of", "fields", "and", "list", "them", "in", "FIELDS", "(", "which", "sho...	[ "mips", "0", "0", "0", "0", "0", "2", "0" ]	mips3	mips_fpr_return_fields	mips	CPU	GCC	17,273	111	1	[]
[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ...	[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]	[ "tilepro", "0" ]	tilepro2	need_to_save_reg	tilepro	VLIW	GCC	17,274	103	1	[]
[ "<s>", "TargetPassConfig", "*", "GBZ80TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GBZ80PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "GBZ80", "GB", "GB" ]	GBZ80TargetMachine (2)	createPassConfig	GBZ80	MPU	LLVM	17,275	21	1	[]
[ "<s>", "unsigned", "getUnits", "(", ")", "const", "{", "return", "(", "Slots", ")", ";", "}", "</s>" ]	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon" ]	HexagonShuffler (2)	getUnits	Hexagon	DSP	LLVM	17,276	12	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb" ]	AArch64TargetTransformInfo51	instCombineIntrinsic	AArch64	CPU	LLVM	17,277	88	1	[]
[ "<s>", "static", "void", "tilegx_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_args", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", "=", "", "get_cumulative_args"...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "tilegx", "1", "0" ]	tilegx	tilegx_setup_incoming_varargs	tilegx	VLIW	GCC	17,278	142	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", "inMicroMipsMode", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI",...	MipsSEInstrInfo11	expandPostRAPseudo	Mips	CPU	LLVM	17,279	487	1	[]
[ "<s>", "static", "rtx", "tilepro_legitimize_tls_address", "(", "rtx", "addr", ")", "{", "rtx", "ret", ";", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "switch", "(", "SYMBO...	[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]	[ "tilepro", "0", "0", "0", "0", "0", "1" ]	tilepro	tilepro_legitimize_tls_address	tilepro	VLIW	GCC	17,280	473	1	[]
[ "<s>", "void", "NVPTXTargetStreamer", "::", "outputDwarfFileDirectives", "(", ")", "{", "for", "(", "const", "std", "::", "string", "&", "S", ":", "DwarfFiles", ")", "getStreamer", "(", ")", ".", "emitRawText", "(", "S", ")", ";", "DwarfFiles", ".", "clear...	[ "Outputs", "the", "list", "of", "the", "DWARF", "'.file", "'", "directives", "to", "the", "streamer", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetStreamer	outputDwarfFileDirectives	NVPTX	GPU	LLVM	17,281	34	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", "\"Im...	AMDGPUAsmParser10	MatchAndEmitInstruction	AMDGPU	GPU	LLVM	17,282	191	1	[]
[ "<s>", "void", "emitVERegisterScratch", "(", "unsigned", "reg", ")", "override", "{", "}", "</s>" ]	[ "Emit", "``", ".register", "<", "reg", ">", ",", "#", "scratch", "''", "." ]	[ "VE", "VE" ]	VETargetStreamer	emitVERegisterScratch	VE	CPU	LLVM	17,283	9	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "FixedVectorType", "*", "VTy", ...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "X86", "X86", "64", "32", "32", "0", "0xffffffff", "1", "1", "Intrinsic::fshl", "Intrinsic::fshr", "2", "1", "0" ]	X86ISelLowering (2)5	shouldSinkOperands	X86	CPU	LLVM	17,284	368	1	[]
[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "8", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::ORRWrs" ]	AArch64MIPeepholeOpt	runOnMachineFunction	AArch64	CPU	LLVM	17,285	193	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]	XCoreTargetMachine12	XCoreTargetMachine	XCore	MPU	LLVM	17,286	106	1	[]
[ "<s>", "bool", "free_insn_info", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "", "v", ",", "void", "", "arg", "ATTRIBUTE_UNUSED", ")", "{", "while", "(", "v", "->", "length", "(", ")", ">", "0", ")", "delete", "v", "->...	[ "Callback", "to", "free", "all", "tag_insn_info", "objects", "." ]	[ "aarch64", "0" ]	falkor-tag-collision-avoidance	free_insn_info	aarch64	CPU	GCC	17,287	40	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]	X86RegisterInfo56	getCallPreservedMask	X86	CPU	LLVM	17,288	473	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or s...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "RISCV", "RISCV", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]	RISCVInstrInfo (2)	areMemAccessesTriviallyDisjoint	RISCV	CPU	LLVM	17,289	204	1	[]
[ "<s>", "unsigned", "int", "ix86_get_callcvt", "(", "const_tree", "type", ")", "{", "unsigned", "int", "ret", "=", "0", ";", "bool", "is_stdarg", ";", "tree", "attrs", ";", "if", "(", "TARGET_64BIT", ")", "return", "IX86_CALLCVT_CDECL", ";", "attrs", "=", "...	[ "This", "function", "determines", "from", "TYPE", "the", "calling-convention", "." ]	[ "i386", "0", "\"cdecl\"", "\"stdcall\"", "\"fastcall\"", "\"thiscall\"", "0", "\"regparm\"", "\"sseregparm\"", "0", "0" ]	i386	ix86_get_callcvt	i386	CPU	GCC	17,290	201	1	[]
[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "VE", "VE", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "0", "VE::SX9" ]	VEFrameLowering10	emitPrologue	VE	CPU	LLVM	17,291	354	1	[]
[ "<s>", "void", "LEGAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "LEG", "LEG" ]	LEGAsmPrinter2	EmitInstruction	LEG	CPU	LLVM	17,292	31	1	[]
[ "<s>", "rtx", "cris_return_addr_rtx", "(", "int", "count", ",", "rtx", "frameaddr", "ATTRIBUTE_UNUSED", ")", "{", "cfun", "->", "machine", "->", "needs_return_address_on_stack", "=", "1", ";", "return", "count", "==", "0", "?", "gen_rtx_MEM", "(", "Pmode", ","...	[ "The", "RETURN_ADDR_RTX", "worker", ".", "We", "mark", "that", "the", "return", "address", "is", "used", ",", "either", "by", "EH", "or", "__builtin_return_address", ",", "for", "use", "by", "the", "function", "prologue", "and", "epilogue", ".", "FIXME", ":"...	[ "cris", "1", "0", "4" ]	cris	cris_return_addr_rtx	cris	MPU	GCC	17,293	42	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips" ]	MipsSEFrameLowering57	emitEpilogue	Mips	CPU	LLVM	17,294	378	1	[]
[ "<s>", "void", "arc_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "arc_init_machine_status", ";", "}", "</s>" ]	[ "Implements", "INIT_EXPANDERS", ".", "We", "just", "set", "up", "to", "call", "the", "above", "function", "." ]	[ "arc" ]	arc	arc_init_expanders	arc	MPU	GCC	17,295	11	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "VE" ]	VETargetMachine	getObjFileLowering	VE	CPU	LLVM	17,296	16	1	[]
[ "<s>", "static", "void", "restore_non_core_regs", "(", "phase1_vrs", "*", "vrs", ")", "{", "if", "(", "(", "vrs", "->", "demand_save_flags", "&", "DEMAND_SAVE_VFP", ")", "==", "0", ")", "__gnu_Unwind_Restore_VFP", "(", "&", "vrs", "->", "vfp", ")", ";", "}...	[ "Restore", "coprocessor", "state", "after", "phase1", "unwinding", "." ]	[ "arm", "0" ]	unwind-arm	restore_non_core_regs	arm	CPU	GCC	17,297	30	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx0", ",", "unsigned", "OpIdx1", ")", "const", "{", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "*", "...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "AMDGPU", "SI", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]	SIInstrInfo	commuteInstructionImpl	AMDGPU	GPU	LLVM	17,298	438	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtup", "Hexagon::C2_cmpgtui", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgt", "1", "0", "Hexagon::CMPbEQri_V4", "Hexagon::CMPbEQrr_sbsb_V4", "He...	HexagonInstrInfo81	analyzeCompare	Hexagon	DSP	LLVM	17,299	357	1	[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "XCore" ]

XCoreTargetMachine23

getDataLayout

XCore

MPU

LLVM

17,200

14

1

[]

[ "<s>", "static", "bool", "aarch64_sve_valid_immediate", "(", "unsigned", "HOST_WIDE_INT", "val64", ",", "simd_immediate_info", "*", "info", ")", "{", "scalar_int_mode", "mode", "=", "DImode", ";", "unsigned", "int", "val32", "=", "val64", "&", "0xffffffff", ";", ...

[ "Return", "true", "if", "replicating", "VAL64", "gives", "a", "valid", "immediate", "for", "an", "SVE", "MOV", "instruction", ".", "If", "INFO", "is", "nonnull", ",", "use", "it", "to", "describe", "valid", "immediates", "." ]

[ "aarch64", "0xffffffff", "32", "0xffff", "16", "0xff", "8", "0x80", "0x7f", "0xff", "0", "0x8000", "0x7f00" ]

aarch64

aarch64_sve_valid_immediate

aarch64

CPU

GCC

17,201

200

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCon...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "Mips", "Mips", "ISD::OutputArg", "16", "Mips" ]

MipsISelLowering106

CanLowerReturn

Mips

CPU

LLVM

17,202

66

1

[]

[ "<s>", "void", "tilepro_expand_tablejump", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "flag_pic", ")", "{", "rtx", "table", "=", "gen_rtx_LABEL_REF", "(", "Pmode", ",", "op1", ")", ";", "rtx", "temp", "=", "gen_reg_rtx", "(", "Pmode", "...

[ "Implement", "the", "tablejump", "pattern", "." ]

[ "tilepro" ]

tilepro

tilepro_expand_tablejump

tilepro

VLIW

GCC

17,203

112

1

[]

[ "<s>", "rtx", "bfin_gen_compare", "(", "rtx", "cmp", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "enum", "rtx_code", "code1", ",", "code2", ";", "rtx", "op0", "=", "bfin_compare_op0", ",", "op1", "=", "bfin_compare_op1", ";", "rtx", "t...

[ "Emit", "rtl", "for", "a", "comparison", "operation", "CMP", "in", "mode", "MODE", ".", "Operands", "have", "been", "stored", "in", "bfin_compare_op0", "and", "bfin_compare_op1", "already", "." ]

[ "bfin" ]

bfin2

bfin_gen_compare

bfin

DSP

GCC

17,204

163

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", "=", "LowerOperation", "(", "SDValue"...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "PowerPC", "PPC", "0", "1", "\"Lowering returned the wrong number of results!\"", "0" ]

PPCISelLowering100

LowerOperationWrapper

PowerPC

CPU

LLVM

17,205

119

1

[]

[ "<s>", "Function", "*", "AMDGPULibFunc", "::", "getOrInsertFunction", "(", "Module", "*", "M", ",", "const", "AMDGPULibFunc", "&", "fInfo", ")", "{", "std", "::", "string", "const", "FuncName", "=", "fInfo", ".", "mangle", "(", ")", ";", "Function", "*", ...

[ "Look", "up", "the", "specified", "function", "in", "the", "module", "symbol", "table", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPULibFunc14

getOrInsertFunction

AMDGPU

GPU

LLVM

17,206

255

1

[]

[ "<s>", "static", "rtx", "frv_expand_voidtriop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "("...

[ "Expand", "builtins", "that", "take", "three", "operands", "and", "return", "void", ".", "The", "first", "argument", "must", "be", "a", "constant", "that", "describes", "a", "pair", "or", "quad", "accumulators", ".", "A", "fourth", "argument", "is", "created...

[ "frv", "0", "1", "2" ]

frv2

frv_expand_voidtriop_builtin

frv

VLIW

GCC

17,207

126

1

[]

[ "<s>", "int", "arm_no_early_alu_shift_value_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "op", ";", "rtx", "early_op", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ...

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "an", "ALU", "op", ")", "does", "not", "have", "an", "early", "register", "shift", "value", "dependency", "on", "the", "result", "of", "PRODUCER", "." ]

[ "arm", "0", "0", "1", "0" ]

aarch-common

arm_no_early_alu_shift_value_dep

arm

CPU

GCC

17,208

70

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips", "\"interrupt\"" ]

MipsSEFrameLowering6

emitEpilogue

Mips

CPU

LLVM

17,209

369

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "RISCV", "RISCV", "ISD::OutputArg", "16", "RISCV", "RISCV" ]

RISCVISelLowering (2)2

CanLowerReturn

RISCV

CPU

LLVM

17,210

74

1

[]

[ "<s>", "HARD_REG_SET", "riscv_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "HARD_REG_SET", "zeroed_hardregs", ";", "CLEAR_HARD_REG_SET", "(", "zeroed_hardregs", ")", ";", "if", "(", "TARGET_VECTOR", ")", "zeroed_hardregs", "|=", "vector_zer...

[ "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]

[ "riscv" ]

riscv1

riscv_zero_call_used_regs

riscv

CPU

GCC

17,211

38

1

[]

[ "<s>", "static", "void", "arm_test_cpu_arch_data", "(", "void", ")", "{", "const", "arch_option", "*", "arch", ";", "const", "cpu_option", "*", "cpu", ";", "auto_sbitmap", "target_isa", "(", "isa_num_bits", ")", ";", "auto_sbitmap", "isa1", "(", "isa_num_bits", ...

[ "Scan", "the", "static", "data", "tables", "generated", "by", "parsecpu.awk", "looking", "for", "potential", "issues", "with", "the", "data", ".", "We", "primarily", "check", "for", "inconsistencies", "in", "the", "option", "extensions", "at", "present", "(", ...

[ "arm", "1", "1" ]

arm

arm_test_cpu_arch_data

arm

CPU

GCC

17,212

344

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createExecutionDependencyFixPass", "(", "&", "X86", "::", "VR128RegClass", ")", ")", ";", "if",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86" ]

X86TargetMachine117

addPreEmitPass

X86

CPU

LLVM

17,213

90

1

[]

[ "<s>", "void", "MSP430MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "co...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "MSP430", "MSP430", "2", "2", "support::endian", "support::little", "16" ]

MSP430MCCodeEmitter

encodeInstruction

MSP430

MPU

LLVM

17,214

106

1

[]

[ "<s>", "bool", "R600MCCodeEmitter", "::", "isFlagSet", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "Operand", ",", "unsigned", "Flag", ")", "const", "{", "const", "MCInstrDesc", "&", "MCDesc", "=", "MCII", ".", "get", "(", "MI", ".", "getOpcode", ...

[ "Determine", "if", "the", "specified", "Flag", "is", "set", "on", "this", "Operand", "." ]

[ "R600", "0" ]

R600MCCodeEmitter11

isFlagSet

R600

GPU

LLVM

17,215

96

1

[]

[ "<s>", "int", "ARM64LoadStoreOpt", "::", "getMemSize", "(", "MachineInstr", "*", "MemMI", ")", "{", "switch", "(", "MemMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has has unknown size!\"", ")", ";", "case", "A...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]

[ "ARM64", "ARM64", "\"Opcode has has unknown size!\"", "ARM64::STRSui", "ARM64::STURSi", "4", "ARM64::STRDui", "ARM64::STURDi", "8", "ARM64::STRQui", "ARM64::STURQi", "16", "ARM64::STRWui", "ARM64::STURWi", "4", "ARM64::STRXui", "ARM64::STURXi", "8", "ARM64::LDRSui", "ARM64::LDU...

ARM64LoadStoreOptimizer

getMemSize

ARM64

CPU

LLVM

17,216

158

1

[]

[ "<s>", "static", "const", "char", "*", "singlemove_string", "(", "rtx", "*", "operands", ")", "{", "if", "(", "operands", "[", "1", "]", "!=", "const0_rtx", ")", "return", "\"mov %1,%0\"", ";", "return", "\"clr %0\"", ";", "}", "</s>" ]

[ "Return", "the", "best", "assembler", "insn", "template", "for", "moving", "operands", "[", "1", "]", "into", "operands", "[", "0", "]", "as", "a", "fullword", "." ]

[ "pdp11", "1", "\"mov %1,%0\"", "\"clr %0\"" ]

pdp113

singlemove_string

pdp11

MPU

GCC

17,217

27

1

[]

[ "<s>", "static", "bool", "aarch64_extending_load_p", "(", "stmt_vec_info", "stmt_info", ")", "{", "gassign", "*", "assign", "=", "dyn_cast", "<", "gassign", "*", ">", "(", "stmt_info", "->", "stmt", ")", ";", "if", "(", "!", "assign", "||", "!", "CONVERT_E...

[ "Return", "true", "if", "STMT_INFO", "extends", "the", "result", "of", "a", "load", "." ]

[ "aarch64" ]

aarch64

aarch64_extending_load_p

aarch64

CPU

GCC

17,218

127

1

[]

[ "<s>", "bool", "MipsSEDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "Subtarget", "->", "inMips16Mode", "(", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsSEISelDAGToDAG2

runOnMachineFunction

Mips

CPU

LLVM

17,219

42

1

[]

[ "<s>", "bool", "HSAILMCAsmInfo", "::", "isValidUnquotedName", "(", "StringRef", "Name", ")", "const", "{", "char", "First", "=", "Name", ".", "front", "(", ")", ";", "assert", "(", "(", "First", "==", "'%'", "||", "First", "==", "'&'", "||", "First", "...

[ "Return", "true", "if", "the", "identifier", "Name", "does", "not", "need", "quotes", "to", "be", "syntactically", "correct", "." ]

[ "HSAIL", "HSAIL", "\"Missing valid prefix character\"", "1" ]

HSAILMCAsmInfo

isValidUnquotedName

HSAIL

Virtual ISA

LLVM

17,220

105

1

[]

[ "<s>", "unsigned", "NyuziTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "const", "{", "return", "32", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "Nyuzi", "Nyuzi", "32" ]

NyuziTargetTransformInfo

getNumberOfRegisters

Nyuzi

GPU

LLVM

17,221

14

1

[]

[ "<s>", "static", "void", "compute_save_world_info", "(", "rs6000_stack_t", "*", "info_ptr", ")", "{", "info_ptr", "->", "world_save_p", "=", "1", ";", "info_ptr", "->", "world_save_p", "=", "(", "WORLD_SAVE_P", "(", "info_ptr", ")", "&&", "DEFAULT_ABI", "==", ...

[ "For", "a", "very", "restricted", "set", "of", "circumstances", ",", "we", "can", "cut", "down", "the", "size", "of", "prologues/epilogues", "by", "calling", "our", "own", "save/restore-the-world", "routines", "." ]

[ "rs6000", "1", "0", "4", "0" ]

rs60003

compute_save_world_info

rs6000

CPU

GCC

17,222

163

1

[]

[ "<s>", "const", "HexagonSubtarget", "*", "HexagonTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "AttributeList", "FnAttrs", "=", "F", ".", "getAttributes", "(", ")", ";", "Attribute", "CPUAttr", "=", "FnAttrs", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"target-cpu\"", "\"target-features\"", "\"unsafe-fp-math\"", "\"+unsafe-fp\"", "\"+unsafe-fp,\"", "Hexagon" ]

HexagonTargetMachine12

getSubtargetImpl

Hexagon

DSP

LLVM

17,223

166

1

[]

[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitGlobalType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isGlobal", "(", ")", ")", ";", "OS", "<<", "\"\\t.globaltype\\t\"", "<<", "Sym", "->", "getName", "(", ")"...

[ ".globaltype" ]

[ "WebAssembly", "WebAssembly", "\"\\t.globaltype\\t\"", "\", \"", "WebAssembly::typeToString", "wasm::ValType", "\", immutable\"" ]

WebAssemblyTargetStreamer12

emitGlobalType

WebAssembly

Virtual ISA

LLVM

17,224

73

1

[]

[ "<s>", "bool", "emitSymbolAttribute", "(", "MCSymbol", "*", "Symbol", ",", "MCSymbolAttr", "Attribute", ")", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Add", "the", "given", "Attribute", "to", "Symbol", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitSymbolAttribute

Patmos

VLIW

LLVM

17,225

16

1

[]

[ "<s>", "static", "int", "v850_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "si...

[ "Return", "the", "number", "of", "bytes", "which", "must", "be", "put", "into", "registers", "for", "values", "which", "are", "part", "in", "registers", "and", "part", "in", "memory", "." ]

[ "v850", "0", "1", "1", "1", "1", "4", "0", "4", "0", "4", "0", "4" ]

v8504

v850_arg_partial_bytes

v850

MPU

GCC

17,226

176

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "||", "MI", "->", "isMetaInstruction", "(", ")", "||", "M...

[ "Process", "beginning", "of", "an", "instruction", "." ]

[ "BPF", "0", "0", "0", "0" ]

BTFDebug (2)

beginInstruction

BPF

Virtual ISA

LLVM

17,227

255

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]

MipsSEFrameLowering12

spillCalleeSavedRegisters

Mips

CPU

LLVM

17,228

191

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "BPF" ]

BPFAsmBackend27

relaxInstruction

BPF

Virtual ISA

LLVM

17,229

15

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "parseOpt...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::FeatureBookE", "4", "\"dcbt\"", "\"dcbtst\"", "1", "3", "2", "1", "\"lqarx\"", "\"ldarx\"", "\"lwarx\"", "\"lharx\"", "\"lbarx\"", "5", "PPC", "PPC", "4", "0" ]

PPCAsmParser12

ParseInstruction

PowerPC

CPU

LLVM

17,230

428

1

[]

[ "<s>", "static", "int", "feature_compare", "(", "const", "void", "*", "v1", ",", "const", "void", "*", "v2", ")", "{", "typedef", "struct", "_function_version_info", "{", "tree", "version_decl", ";", "tree", "predicate_chain", ";", "unsigned", "int", "dispatch...

[ "V1", "and", "V2", "point", "to", "function", "versions", "with", "different", "priorities", "based", "on", "the", "target", "ISA", ".", "This", "function", "compares", "their", "priorities", "." ]

[ "i386" ]

i386-features

feature_compare

i386

CPU

GCC

17,231

68

1

[]

[ "<s>", "static", "int", "ix86_avx_u128_mode_needed", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", ")", "{", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "...

[ "Return", "needed", "mode", "for", "entity", "in", "optimize_mode_switching", "pass", "." ]

[ "i386", "1", "0", "0", "0" ]

i3864

ix86_avx_u128_mode_needed

i386

CPU

GCC

17,232

120

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "ECLair" ]

ECLairAsmParser

isToken

ECLair

MPU

LLVM

17,233

13

1

[]

[ "<s>", "const", "char", "*", "output_v8plus_shift", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "const", "char", "*", "opcode", ")", "{", "static", "char", "asm_code", "[", "60", "]", ";", "if", "(", "which_alternative", "!=", "2", ...

[ "Returns", "assembly", "code", "to", "perform", "a", "DImode", "shift", "using", "a", "64-bit", "global", "or", "out", "register", "on", "SPARC-V8+", "." ]

[ "sparc", "60", "2", "3", "0", "2", "2", "2", "0x3f", "1", "\"mov\\t%1, %3\"", "\"sllx\\t%H1, 32, %3\"", "1", "0", "\"srl\\t%L1, 0, %L1\"", "\"or\\t%L1, %3, %3\"", "2", "\"\\t%0, %2, %L0\\n\\tsrlx\\t%L0, 32, %H0\"", "\"\\t%3, %2, %3\\n\\tsrlx\\t%3, 32, %H0\\n\\tmov\\t%3, %L0\"" ]

sparc

output_v8plus_shift

sparc

CPU

GCC

17,234

162

1

[]

[ "<s>", "static", "enum", "flt_eval_method", "ix86_get_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "return", "TARGET_AVX512FP16", "?", "FLT_EVAL_METHOD_PROMOTE_TO_FLO...

[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", "in", "float.h", ".", "When", "using", "only", "the", "FPU", ",", "assume", "that", "the", "fpcw", "is", "set", "to", "extended", "precision", ";", "when", "using", "only", "SSE", ",", "rounding", "is", "co...

[ "i386", "\"%<-fexcess-precision=16%> is not compatible with %<-mfpmath=387%>\"" ]

i386

ix86_get_excess_precision

i386

CPU

GCC

17,235

121

1

[]

[ "<s>", "bool", "aarch64_is_noplt_call_p", "(", "rtx", "sym", ")", "{", "const_tree", "decl", "=", "SYMBOL_REF_DECL", "(", "sym", ")", ";", "if", "(", "flag_pic", "&&", "decl", "&&", "(", "!", "flag_plt", "||", "lookup_attribute", "(", "\"noplt\"", ",", "DE...

[ "Return", "true", "if", "calls", "to", "symbol-ref", "SYM", "should", "not", "go", "through", "plt", "stubs", "." ]

[ "aarch64", "\"noplt\"" ]

aarch64

aarch64_is_noplt_call_p

aarch64

CPU

GCC

17,236

51

1

[]

[ "<s>", "virtual", "const", "TeeRISCSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "TeeRISC", "TeeRISC" ]

TeeRISCTargetMachine

getSubtargetImpl

TeeRISC

CPU

LLVM

17,237

14

1

[]

[ "<s>", "const", "MCFixup", "*", "RISCVMCExpr", "::", "getPCRelHiFixup", "(", ")", "const", "{", "MCValue", "AUIPCLoc", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "AUIPCLoc", ",", "nullptr", ",", "nullptr", ")", ")", "r...

[ "Get", "the", "corresponding", "PC-relative", "HI", "fixup", "that", "a", "VK_RISCV_PCREL_LO", "points", "to", ",", "and", "optionally", "the", "fragment", "containing", "it", "." ]

[ "RISCV", "RISCV", "0", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::fixup_riscv_pcrel_hi20" ]

RISCVMCExpr20

getPCRelHiFixup

RISCV

CPU

LLVM

17,238

211

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "AMDGPU", "SI" ]

SIRegisterInfo (3)

requiresFrameIndexScavenging

AMDGPU

GPU

LLVM

17,239

16

1

[]

[ "<s>", "bool", "function_resolver", "::", "scalar_argument_p", "(", "unsigned", "int", "i", ")", "{", "tree", "type", "=", "get_argument_type", "(", "i", ")", ";", "return", "(", "INTEGRAL_TYPE_P", "(", "type", ")", "||", "POINTER_TYPE_P", "(", "type", ")", ...

[ "Return", "true", "if", "argument", "I", "is", "some", "form", "of", "scalar", "value", "." ]

[ "aarch64" ]

aarch64-sve-builtins

scalar_argument_p

aarch64

CPU

GCC

17,240

37

1

[]

[ "<s>", "static", "void", "riscv_emit_epilogue_components", "(", "sbitmap", "components", ")", "{", "riscv_process_components", "(", "components", ",", "false", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SHRINK_WRAP_EMIT_EPILOGUE_COMPONENTS", "." ]

[ "riscv" ]

riscv1

riscv_emit_epilogue_components

riscv

CPU

GCC

17,241

16

1

[]

[ "<s>", "static", "bool", "find_alignment_op", "(", "rtx_insn", "*", "insn", ",", "rtx", "base_reg", ",", "vec", "<", "rtx_insn", "*", ">", "*", "and_insns", ",", "vec", "<", "rtx", ">", "*", "and_ops", ")", "{", "df_ref", "base_use", ";", "struct", "df...

[ "Given", "INSN", "that", "'s", "a", "load", "or", "store", "based", "at", "BASE_REG", ",", "check", "if", "all", "of", "its", "feeding", "computations", "align", "its", "address", "on", "a", "16-byte", "boundary", ".", "If", "so", ",", "return", "true", ...

[ "rs6000", "0" ]

rs6000-p8swap

find_alignment_op

rs6000

CPU

GCC

17,242

154

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AArch64", "AArch64", "ISD::OutputArg", "AArch64", "AArch64", "16", "4", "1", "0", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "MVT::i1", "ISD::TRUNCATE", "MVT::i1", "ISD::ZERO_EXTEND", "ISD::BITCAST", "1", "0", "AArch64ISD::RET_FLAG", "MVT::Other" ]

AArch64ISelLowering23

LowerReturn

AArch64

CPU

LLVM

17,243

372

1

[]

[ "<s>", "void", "PPCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "PowerPC", "PPC", "PPC::RLWINM", "2", "3", "4", "31", "0", "31", "\"\\tslwi \"", "31", "32", "31", "\"\\tsrwi \"", "32", "0", "\", \"", "1", "\", \"", "PPC::OR", "PPC::OR8", "1", "2", "\"\\tmr \"", "0", "\", \"", "1", "PPC::RLDICR", "2", "3", "63", "\"\\...

PPCInstPrinter43

printInst

PowerPC

CPU

LLVM

17,244

407

1

[]

[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "case", "Triple", "::", ...

[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine23

createMCAsmInfo

ARM

CPU

LLVM

17,245

50

1

[]

[ "<s>", "void", "rs6000_emit_eh_reg_restore", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "operands", "[", "2", "]", ";", "operands", "[", "0", "]", "=", "source", "...

[ "Emit", "instructions", "to", "restore", "the", "link", "register", "after", "determining", "where", "its", "value", "has", "been", "stored", "." ]

[ "powerpcspe", "2", "0", "1", "0", "32767", "1", "1", "0", "0", "1" ]

powerpcspe

rs6000_emit_eh_reg_restore

powerpcspe

CPU

GCC

17,246

177

1

[]

[ "<s>", "rtx", "aarch64_reverse_mask", "(", "enum", "machine_mode", "mode", ")", "{", "rtx", "mask", ";", "rtvec", "v", "=", "rtvec_alloc", "(", "16", ")", ";", "int", "i", ",", "j", ";", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", ...

[ "Generate", "a", "byte", "permute", "mask", "for", "a", "register", "of", "mode", "MODE", ",", "which", "has", "NUNITS", "units", "." ]

[ "aarch64", "16", "0", "0", "1", "1" ]

aarch642

aarch64_reverse_mask

aarch64

CPU

GCC

17,247

123

1

[]

[ "<s>", "static", "rtx", "choose_baseaddr", "(", "HOST_WIDE_INT", "cfa_offset", ",", "unsigned", "int", "*", "align", ",", "unsigned", "int", "scratch_regno", "=", "INVALID_REGNUM", ")", "{", "rtx", "base_reg", "=", "NULL", ";", "HOST_WIDE_INT", "base_offset", "=...

[ "Return", "an", "RTX", "that", "points", "to", "CFA_OFFSET", "within", "the", "stack", "frame", ".", "The", "valid", "base", "registers", "are", "taken", "from", "CFUN-", ">", "MACHINE-", ">", "FS", "." ]

[ "i386", "0", "0" ]

i386

choose_baseaddr

i386

CPU

GCC

17,248

140

1

[]

[ "<s>", "bool", "VideoCore4FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "Targ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "VideoCore4", "VideoCore4" ]

VideoCore4FrameLowering

restoreCalleeSavedRegisters

VideoCore4

DSP

LLVM

17,249

35

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "X86InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "X86II", ";", "static", "const", "std", "::", "...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "X86", "X86", "X86", "\"x86-got-absolute-address\"", "\"x86-pic-base-offset\"", "\"x86-got\"", "\"x86-gotoff\"", "\"x86-gotpcrel\"", "\"x86-plt\"", "\"x86-tlsgd\"", "\"x86-tlsld\"", "\"x86-tlsldm\"", "\"x86-gottpoff\"", "\"x86-indntpoff\"", "\"x86-tpoff\"", "\"x86-dtpoff\"", "\"x86-n...

X86InstrInfo141

getSerializableDirectMachineOperandTargetFlags

X86

CPU

LLVM

17,250

180

1

[]

[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+dx10-clamp,+lo...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+dx10-clamp,+load-store-opt,\"", "\"+flat-address-space,+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "AMDGPU", "\"flat-for-global\"", "0", "4", "0", "32"...

AMDGPUSubtarget111

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

17,251

171

1

[]

[ "<s>", "Relocator", "::", "Result", "abs", "(", "Relocation", "&", "pReloc", ",", "X86_64Relocator", "&", "pParent", ")", "{", "ResolveInfo", "*", "rsym", "=", "pReloc", ".", "symInfo", "(", ")", ";", "Relocator", "::", "DWord", "A", "=", "pReloc", ".", ...

[ "Compute", "known", "bits", "for", "the", "absolute", "value", "." ]

[ "X86", "X86", "0x0", "X86", "X86" ]

X86Relocator

abs

X86

CPU

LLVM

17,252

264

1

[]

[ "<s>", "MachineBasicBlock", "*", "HexagonTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "Hexagon", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "Hexagon", "Hexagon", "\"Unexpected instr type to insert\"" ]

HexagonISelLowering (2)2

EmitInstrWithCustomInserter

Hexagon

DSP

LLVM

17,253

74

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "bool", "is64Bit"...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine122

X86TargetMachine

X86

CPU

LLVM

17,254

224

1

[]

[ "<s>", "static", "rtx", "rs6000_spe_function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "gregno", "=", "cum", "->", "sysv_gregno", ";", "if", "(", "TARGET_E500_DOUBLE", "&&", "(", "mod...

[ "Determine", "where", "to", "put", "a", "SIMD", "argument", "on", "the", "SPE", "." ]

[ "rs6000", "1", "1", "1", "2", "1", "0", "1", "1", "1", "4", "2" ]

rs60003

rs6000_spe_function_arg

rs6000

CPU

GCC

17,255

231

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isNewValueJump", "(", "Cond", "[", "0...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]

HexagonInstrInfo (2)2

PredicateInstruction

Hexagon

DSP

LLVM

17,256

376

1

[]

[ "<s>", "void", "AMDGPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "cons...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "\"Not Implemented\"" ]

AMDGPUInstrInfo10

loadRegFromStackSlot

R600

GPU

LLVM

17,257

39

1

[]

[ "<s>", "bool", "ARMAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSym...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "ARM", "ARM", "ARM::fixup_arm_thumb_bl", "\"How did we resolve this?\"", "ARM::fixup_arm_uncondbranch", "ARM::fixup_arm_thumb_br", "ARM::fixup_arm_thumb_bl", "ARM::fixup_t2_condbranch", "ARM::fixup_t2_uncondbranch", "ARM::fixup_arm_thumb_blx", "ARM::fixup_arm_blx", "ARM::fixup_arm_uncondbl", ...

ARMAsmBackend15

shouldForceRelocation

ARM

CPU

LLVM

17,258

234

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "*", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", "->", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "ARM", "ARM", "ARM::t2IT", "ARM::SP" ]

ARMBaseInstrInfo (2)

isSchedulingBoundary

ARM

CPU

LLVM

17,259

123

1

[]

[ "<s>", "static", "rtx", "construct_plt_address", "(", "rtx", "symbol", ")", "{", "rtx", "tmp", ",", "unspec", ";", "gcc_assert", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", ")", ";", "gcc_assert", "(", "ix86_cmodel", "==", "CM_LARGE_PIC", "&&", ...

[ "For", "given", "symbol", "(", "function", ")", "construct", "code", "to", "compute", "address", "of", "it", "'s", "PLT", "entry", "in", "large", "x86-64", "PIC", "model", "." ]

[ "i386", "1" ]

i3864

construct_plt_address

i386

CPU

GCC

17,260

91

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_load", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "rtx", "tmp", ",", "permute_mem", ",", "permute_reg", ";", "if", "(", "mode", "==", "TImode", "||", "mode", "==", "V1TImode", ")", ...

[ "Emit", "a", "little-endian", "load", "from", "vector", "memory", "location", "SOURCE", "to", "VSX", "register", "DEST", "in", "mode", "MODE", ".", "The", "load", "is", "done", "with", "two", "permuting", "insn", "'s", "that", "represent", "an", "lxvd2x", ...

[ "rs6000", "0" ]

rs60004

rs6000_emit_le_vsx_load

rs6000

CPU

GCC

17,261

112

1

[]

[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "UP", ".", "PartialOptSizeThreshold", "=", "0", ";", "}", "</s>" ]

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64TargetTransformInfo32

getUnrollingPreferences

AArch64

CPU

LLVM

17,262

23

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::VGPR254", "AMDGPU::VGPR255", "AMDGPU", "AMDGPU::SGPR_32RegClass", "AMDGPU", "4", "AMDGPU::SGPR_32RegClass" ]

SIRegisterInfo

getReservedRegs

AMDGPU

GPU

LLVM

17,263

141

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "auto", "&", "DL", "=", "I", ".", "...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...

RISCVISelLowering20

getTgtMemIntrinsic

RISCV

CPU

LLVM

17,264

337

1

[]

[ "<s>", "static", "void", "nvptx_record_offload_symbol", "(", "tree", "decl", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"//:%s_MAP %s\\n\"", ",", "TREE_CODE", "(", "decl", ")", "==", "VAR_DECL", "?", "\"VAR\"", ":", "\"FUNC\"", ",", "IDENTIFIER_POINTER", "...

[ "Record", "a", "symbol", "for", "mkoffload", "to", "enter", "into", "the", "mapping", "table", "." ]

[ "nvptx", "\"//:%s_MAP %s\\n\"", "\"VAR\"", "\"FUNC\"" ]

nvptx2

nvptx_record_offload_symbol

nvptx

GPU

GCC

17,265

35

1

[]

[ "<s>", "int", "ep_memory_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ",", "int", "unsigned_load", ")", "{", "rtx", "addr", ",", "op0", ",", "op1", ";", "int", "max_offset", ";", "int", "mask", ";", "if", "(", "!", "TARGET_EP", ")",...

[ "Return", "true", "if", "OP", "is", "a", "valid", "short", "EP", "memory", "reference" ]

[ "v850", "1", "0", "0", "0", "1", "0", "0" ]

v8503

ep_memory_operand

v850

MPU

GCC

17,266

224

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIWholeQuadModeID", ")", ";", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIPreAllocateWWMRegsID", ")", ";", "if", ...

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine (2)1

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

17,267

117

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "Dist", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "Hexagon" ]

BitTracker17

reset

Hexagon

DSP

LLVM

17,268

12

1

[]

[ "<s>", "rtx", "s390_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "rtx", "addr", ";", "if", "(", "!", "TARGET_BACKCHAIN", "&&", "count", ">", "0", ")", "return", "NULL_RTX", ";", "if", "("...

[ "Return", "an", "RTL", "expression", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ".", "FRAME", "is", "the", "frame", "pointer", "of", "that", "frame", "...

[ "s390", "0", "0", "2" ]

s3903

s390_return_addr_rtx

s390

MPU

GCC

17,269

111

1

[]

[ "<s>", "int", "mips_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "mips_address_info", "addr", ";", "int", "factor", ";", "bool", "msa_p", "=", "(", "!", "might_split_p", "&&", "MSA_SUPPORTED_MO...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "For", "mips16", "code", ",", "count", "ex...

[ "mips", "1", "1", "10", "1", "0", "2", "0", "2", "0", "0", "0" ]

mips

mips_address_insns

mips

CPU

GCC

17,270

196

1

[]

[ "<s>", "static", "void", "bounds_check", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const", "char", "*", "err", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operand", ")", ")", ...

[ "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", ".", "Raise", "ERR", "if", "it", "does", "n't", ".", "FIXME", ":", "NEON", "bounds", "checks", "occur", "late", "in", "compilation", ",", "so", ...

[ "arm" ]

arm4

bounds_check

arm

CPU

GCC

17,271

53

1

[]

[ "<s>", "void", "mips_expand_vec_minmax", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "(", "*", "cmp", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ",", "bool", "min_p", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", ...

[ "Expand", "a", "vector", "minimum/maximum", "." ]

[ "mips" ]

mips

mips_expand_vec_minmax

mips

CPU

GCC

17,272

164

1

[]

[ "<s>", "static", "int", "mips_fpr_return_fields", "(", "tree", "valtype", ",", "tree", "*", "fields", ")", "{", "tree", "field", ";", "int", "i", ";", "if", "(", "!", "TARGET_NEWABI", ")", "return", "0", ";", "if", "(", "TREE_CODE", "(", "valtype", ")"...

[ "See", "whether", "VALTYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "floating-point", "registers", ".", "If", "so", ",", "return", "the", "number", "of", "fields", "and", "list", "them", "in", "FIELDS", "(", "which", "sho...

[ "mips", "0", "0", "0", "0", "0", "2", "0" ]

mips3

mips_fpr_return_fields

mips

CPU

GCC

17,273

111

1

[]

[ "<s>", "static", "bool", "need_to_save_reg", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "!", "fixed_regs", "[", "regno", "]", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "df_regs_ever_live_p", "(", "regno", ")", ")", "return", "true", ...

[ "Return", "whether", "REGNO", "needs", "to", "be", "saved", "in", "the", "stack", "frame", "." ]

[ "tilepro", "0" ]

tilepro2

need_to_save_reg

tilepro

VLIW

GCC

17,274

103

1

[]

[ "<s>", "TargetPassConfig", "*", "GBZ80TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "GBZ80PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "GBZ80", "GB", "GB" ]

GBZ80TargetMachine (2)

createPassConfig

GBZ80

MPU

LLVM

17,275

21

1

[]

[ "<s>", "unsigned", "getUnits", "(", ")", "const", "{", "return", "(", "Slots", ")", ";", "}", "</s>" ]

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon" ]

HexagonShuffler (2)

getUnits

Hexagon

DSP

LLVM

17,276

12

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb" ]

AArch64TargetTransformInfo51

instCombineIntrinsic

AArch64

CPU

LLVM

17,277

88

1

[]

[ "<s>", "static", "void", "tilegx_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_args", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", "=", "*", "get_cumulative_args"...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "tilegx", "1", "0" ]

tilegx

tilegx_setup_incoming_varargs

tilegx

VLIW

GCC

17,278

142

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", "inMicroMipsMode", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI",...

MipsSEInstrInfo11

expandPostRAPseudo

Mips

CPU

LLVM

17,279

487

1

[]

[ "<s>", "static", "rtx", "tilepro_legitimize_tls_address", "(", "rtx", "addr", ")", "{", "rtx", "ret", ";", "gcc_assert", "(", "can_create_pseudo_p", "(", ")", ")", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ")", "switch", "(", "SYMBO...

[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]

[ "tilepro", "0", "0", "0", "0", "0", "1" ]

tilepro

tilepro_legitimize_tls_address

tilepro

VLIW

GCC

17,280

473

1

[]

[ "<s>", "void", "NVPTXTargetStreamer", "::", "outputDwarfFileDirectives", "(", ")", "{", "for", "(", "const", "std", "::", "string", "&", "S", ":", "DwarfFiles", ")", "getStreamer", "(", ")", ".", "emitRawText", "(", "S", ")", ";", "DwarfFiles", ".", "clear...

[ "Outputs", "the", "list", "of", "the", "DWARF", "'.file", "'", "directives", "to", "the", "streamer", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetStreamer

outputDwarfFileDirectives

NVPTX

GPU

LLVM

17,281

34

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"should be encoded as e32\"", "\"Im...

AMDGPUAsmParser10

MatchAndEmitInstruction

AMDGPU

GPU

LLVM

17,282

191

1

[]

[ "<s>", "void", "emitVERegisterScratch", "(", "unsigned", "reg", ")", "override", "{", "}", "</s>" ]

[ "Emit", "``", ".register", "<", "reg", ">", ",", "#", "scratch", "''", "." ]

[ "VE", "VE" ]

VETargetStreamer

emitVERegisterScratch

VE

CPU

LLVM

17,283

9

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "FixedVectorType", "*", "VTy", ...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "X86", "X86", "64", "32", "32", "0", "0xffffffff", "1", "1", "Intrinsic::fshl", "Intrinsic::fshr", "2", "1", "0" ]

X86ISelLowering (2)5

shouldSinkOperands

X86

CPU

LLVM

17,284

368

1

[]

[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "8", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::ORRWrs" ]

AArch64MIPeepholeOpt

runOnMachineFunction

AArch64

CPU

LLVM

17,285

193

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore" ]

XCoreTargetMachine12

XCoreTargetMachine

XCore

MPU

LLVM

17,286

106

1

[]

[ "<s>", "bool", "free_insn_info", "(", "const", "rtx", "&", "t", "ATTRIBUTE_UNUSED", ",", "insn_info_list_t", "*", "v", ",", "void", "*", "arg", "ATTRIBUTE_UNUSED", ")", "{", "while", "(", "v", "->", "length", "(", ")", ">", "0", ")", "delete", "v", "->...

[ "Callback", "to", "free", "all", "tag_insn_info", "objects", "." ]

[ "aarch64", "0" ]

falkor-tag-collision-avoidance

free_insn_info

aarch64

CPU

GCC

17,287

40

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]

X86RegisterInfo56

getCallPreservedMask

X86

CPU

LLVM

17,288

473

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "assert", "(", "MIa", ".", "mayLoadOrStore", "(", ")", "&&", "\"MIa must be a load or s...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "RISCV", "RISCV", "\"MIa must be a load or store.\"", "\"MIb must be a load or store.\"", "0", "0", "0", "0" ]

RISCVInstrInfo (2)

areMemAccessesTriviallyDisjoint

RISCV

CPU

LLVM

17,289

204

1

[]

[ "<s>", "unsigned", "int", "ix86_get_callcvt", "(", "const_tree", "type", ")", "{", "unsigned", "int", "ret", "=", "0", ";", "bool", "is_stdarg", ";", "tree", "attrs", ";", "if", "(", "TARGET_64BIT", ")", "return", "IX86_CALLCVT_CDECL", ";", "attrs", "=", "...

[ "This", "function", "determines", "from", "TYPE", "the", "calling-convention", "." ]

[ "i386", "0", "\"cdecl\"", "\"stdcall\"", "\"fastcall\"", "\"thiscall\"", "0", "\"regparm\"", "\"sseregparm\"", "0", "0" ]

i386

ix86_get_callcvt

i386

CPU

GCC

17,290

201

1

[]

[ "<s>", "void", "VEFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported\"...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "VE", "VE", "\"Shrink-wrapping not yet supported\"", "VE", "VE", "VE", "VE", "VE", "VE", "\"Function \\\"\"", "\"\\\" required \"", "\"stack re-alignment, but LLVM couldn't handle it \"", "\"(probably because it has a dynamic alloca).\"", "0", "VE::SX9" ]

VEFrameLowering10

emitPrologue

VE

CPU

LLVM

17,291

354

1

[]

[ "<s>", "void", "LEGAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "OutStreamer", ",", "TmpInst", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "LEG", "LEG" ]

LEGAsmPrinter2

EmitInstruction

LEG

CPU

LLVM

17,292

31

1

[]

[ "<s>", "rtx", "cris_return_addr_rtx", "(", "int", "count", ",", "rtx", "frameaddr", "ATTRIBUTE_UNUSED", ")", "{", "cfun", "->", "machine", "->", "needs_return_address_on_stack", "=", "1", ";", "return", "count", "==", "0", "?", "gen_rtx_MEM", "(", "Pmode", ","...

[ "The", "RETURN_ADDR_RTX", "worker", ".", "We", "mark", "that", "the", "return", "address", "is", "used", ",", "either", "by", "EH", "or", "__builtin_return_address", ",", "for", "use", "by", "the", "function", "prologue", "and", "epilogue", ".", "FIXME", ":"...

[ "cris", "1", "0", "4" ]

cris

cris_return_addr_rtx

cris

MPU

GCC

17,293

42

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips" ]

MipsSEFrameLowering57

emitEpilogue

Mips

CPU

LLVM

17,294

378

1

[]

[ "<s>", "void", "arc_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "arc_init_machine_status", ";", "}", "</s>" ]

[ "Implements", "INIT_EXPANDERS", ".", "We", "just", "set", "up", "to", "call", "the", "above", "function", "." ]

[ "arc" ]

arc

arc_init_expanders

arc

MPU

GCC

17,295

11

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "VE" ]

VETargetMachine

getObjFileLowering

VE

CPU

LLVM

17,296

16

1

[]

[ "<s>", "static", "void", "restore_non_core_regs", "(", "phase1_vrs", "*", "vrs", ")", "{", "if", "(", "(", "vrs", "->", "demand_save_flags", "&", "DEMAND_SAVE_VFP", ")", "==", "0", ")", "__gnu_Unwind_Restore_VFP", "(", "&", "vrs", "->", "vfp", ")", ";", "}...

[ "Restore", "coprocessor", "state", "after", "phase1", "unwinding", "." ]

[ "arm", "0" ]

unwind-arm

restore_non_core_regs

arm

CPU

GCC

17,297

30

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx0", ",", "unsigned", "OpIdx1", ")", "const", "{", "int", "CommutedOpcode", "=", "commuteOpcode", "(", "*", "...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "AMDGPU", "SI", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]

SIInstrInfo

commuteInstructionImpl

AMDGPU

GPU

LLVM

17,298

438

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtup", "Hexagon::C2_cmpgtui", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgt", "1", "0", "Hexagon::CMPbEQri_V4", "Hexagon::CMPbEQrr_sbsb_V4", "He...

HexagonInstrInfo81

analyzeCompare

Hexagon

DSP

LLVM

17,299

357

1

[]