docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "AVRShiftExpand", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "BinaryOperator", "*", ",", "1", ">", "ShiftInsts", ";", "auto", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "for", "(", "Instr...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AVR", "AVR", "1", "1", "0" ]	AVRShiftExpand	runOnFunction	AVR	MPU	LLVM	17,300	126	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...	WebAssemblyInstrInfo15	copyPhysReg	WebAssembly	Virtual ISA	LLVM	17,301	208	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "SI", "SI", "4", "0", "SI", "SI", "SI", "SI", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]	SIISelLowering	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	17,302	219	1	[]
[ "<s>", "const", "char", "*", "mips_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "end_lab", "[", "32", "]", ",", "tmp", "[", "64", "]",...	[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]	[ "mips", "0", "32", "32", "64", "2", "\"LPSRL\"", "\"LPSRE\"", "0", "1", "\"%(%<beq\\t%0,%1,\"", "1", "1", "\"daddiu\\t%0,%0,%1\"", "\"addiu\\t%0,%0,%1\"", "\"\\tb\\t\"", "\"sd\\t$0,0(%0)%)\"", "\"sw\\t$0,0(%0)%)\"", "\"\"" ]	mips4	mips_output_probe_stack_range	mips	CPU	GCC	17,303	186	1	[]
[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "AArch64" ]	AArch64RegisterInfo	trackLivenessAfterRegAlloc	AArch64	CPU	LLVM	17,304	14	1	[]
[ "<s>", "static", "void", "cris_output_addr_const", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "in_code", "++", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "in_code", "--", ";", "}", "</s>" ]	[ "Use", "from", "within", "code", ",", "from", "e.g", ".", "PRINT_OPERAND", "and", "PRINT_OPERAND_ADDRESS", ".", "Macros", "used", "in", "output_addr_const", "need", "to", "emit", "different", "things", "depending", "on", "whether", "code", "operand", "or", "cons...	[ "cris" ]	cris	cris_output_addr_const	cris	MPU	GCC	17,305	26	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...	[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]	[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDr", "X86::SQRTPSm", "X86::SQRTPSr", "X86::SQRTSDm", "X86::SQRTSDm_Int", "X86::SQRTSDr", "X86::SQ...	X86InstrInfo (2)1	isHighLatencyDef	X86	CPU	LLVM	17,306	365	1	[]
[ "<s>", "static", "int", "arc_compute_millicode_save_restore_regs", "(", "uint64_t", "gmask", ",", "struct", "arc_frame_info", "*", "frame", ")", "{", "int", "regno", ";", "int", "start_reg", "=", "13", ",", "end_reg", "=", "25", ";", "for", "(", "regno", "="...	[ "Return", "non-zero", "if", "there", "are", "registers", "to", "be", "saved", "or", "loaded", "using", "millicode", "thunks", ".", "We", "can", "only", "use", "consecutive", "sequences", "starting", "with", "r13", ",", "and", "not", "going", "beyond", "r25",...	[ "arc", "13", "25", "1ULL", "1", "3", "0", "13", "1", "1", "0" ]	arc	arc_compute_millicode_save_restore_regs	arc	MPU	GCC	17,307	94	1	[]
[ "<s>", "bool", "umips_save_restore_pattern_p", "(", "bool", "save_p", ",", "rtx", "pattern", ")", "{", "int", "n", ";", "unsigned", "int", "i", ";", "HOST_WIDE_INT", "first_offset", "=", "0", ";", "rtx", "first_base", "=", "0", ";", "unsigned", "int", "reg...	[ "Return", "true", "if", "PATTERN", "matches", "the", "kind", "of", "instruction", "generated", "by", "umips_build_save_restore", ".", "SAVE_P", "is", "true", "for", "store", "." ]	[ "mips", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	mips	umips_save_restore_pattern_p	mips	CPU	GCC	17,308	264	1	[]
[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AMDGPU", "SI", "0", "8", "0xff", "4", "0", "255", "0", "\"Must be immediate or expr\"", "0", "4", "8", "0xff" ]	SIMCCodeEmitter (2)	encodeInstruction	AMDGPU	GPU	LLVM	17,309	277	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "1", ")", "return", "TargetLoweringBase", "::", "...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "Hexagon", "Hexagon", "1", "MVT::i1", "8", "2" ]	HexagonISelLowering1	getPreferredVectorAction	Hexagon	DSP	LLVM	17,310	133	1	[]
[ "<s>", "int", "h8300_shift_needs_scratch_p", "(", "int", "count", ",", "machine_mode", "mode", ",", "enum", "rtx_code", "type", ")", "{", "enum", "h8_cpu", "cpu", ";", "int", "a", ",", "lr", ",", "ar", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")"...	[ "Given", "COUNT", "and", "MODE", "of", "a", "shift", ",", "return", "1", "if", "a", "scratch", "reg", "may", "be", "needed", "for", "some", "shift", "with", "COUNT", "and", "MODE", ".", "Return", "0", "otherwise", "." ]	[ "h8300", "1", "8", "8", "8", "8" ]	h83001	h8300_shift_needs_scratch_p	h8300	MPU	GCC	17,311	306	1	[]
[ "<s>", "bool", "SHUXIInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "SHUXI", "SHUXI" ]	SHUXIInstrInfo	isUnpredicatedTerminator	SHUXI	CPU	LLVM	17,312	62	1	[]
[ "<s>", "bool", "Thumb1FrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "ge...	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "ARM", "1", "8", "1", "4", "2" ]	Thumb1FrameInfo	hasReservedCallFrame	ARM	CPU	LLVM	17,313	66	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "Mips", "::", "FP", ":", "Mips", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips::FP", "Mips::SP" ]	MipsRegisterInfo18	getFrameRegister	Mips	CPU	LLVM	17,314	26	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "P2", "0", "0" ]	P2AsmParser	addExpr	P2	MPU	LLVM	17,315	78	1	[]
[ "<s>", "bool", "aarch64_sve_scalar_inc_dec_immediate_p", "(", "rtx", "x", ")", "{", "poly_int64", "value", ";", "return", "(", "poly_int_rtx_p", "(", "x", ",", "&", "value", ")", "&&", "(", "aarch64_sve_cnt_immediate_p", "(", "value", ")", "\|\|", "aarch64_sve_cnt...	[ "Return", "true", "if", "we", "can", "add", "X", "using", "a", "single", "SVE", "INC", "or", "DEC", "instruction", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_scalar_inc_dec_immediate_p	aarch64	CPU	GCC	17,316	35	1	[]
[ "<s>", "static", "void", "avr_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "avr_pgm_check_var_decl", "(", "node", ")", ";", "if", "(", "TARGET_MAIN_IS_OS_TASK", "&&", "TREE_CODE", "(", "node", ")", "==", "FUNCTION_DECL", "...	[ "Add", "the", "section", "attribute", "if", "the", "variable", "is", "in", "progmem", "." ]	[ "avr", "\"OS_task\"", "\"OS_task\"", "\"__attribute__((progmem))\"", "\"\\n%?: %t\\n%t\\n\"", "\"variable %q+D must be const in order to be put into\"", "\" read-only section by means of %qs\"" ]	avr	avr_insert_attributes	avr	MPU	GCC	17,317	216	1	[]
[ "<s>", "void", "push", "(", "NestingType", "NT", ")", "{", "NestingStack", ".", "push_back", "(", "NT", ")", ";", "}", "</s>" ]	[ "Push", "the", "current", "solver", "state", "." ]	[ "WebAssembly" ]	WebAssemblyAsmParser (2)	push	WebAssembly	Virtual ISA	LLVM	17,318	15	1	[]
[ "<s>", "static", "void", "aarch64_pop_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ",", "rtx", "*", "cfi_ops", ")", "{", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "DImode", "...	[ "Pop", "the", "two", "registers", "numbered", "REGNO1", ",", "REGNO2", "from", "the", "stack", ",", "adjusting", "it", "afterwards", "by", "ADJUSTMENT", "and", "writing", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]	[ "aarch64" ]	aarch644	aarch64_pop_regs	aarch64	CPU	GCC	17,319	140	1	[]
[ "<s>", "void", "function_expander", "::", "add_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "gcc_assert", "(", "VECTOR_MODE_P", "(", "mode", ")", "\|\|", "mode", "==", "OImode", ")", ";", "rtx", "mem", "=", "gen_rtx_MEM", "(", "mo...	[ "Add", "a", "memory", "operand", "with", "mode", "MODE", "and", "address", "ADDR", "." ]	[ "aarch64" ]	aarch64-sve-builtins	add_mem_operand	aarch64	CPU	GCC	17,320	58	1	[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,+load-store-opt,\"", "\"+flat-for-global,+unaligned-buffer-access,\"", "AMDGPU", "0", "4" ]	AMDGPUSubtarget109	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	17,321	83	1	[]
[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MBlaze", "MBlaze", "MBlaze" ]	MBlazeTargetMachine12	addInstSelector	MBlaze	MPU	LLVM	17,322	25	1	[]
[ "<s>", "static", "bool", "spu_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V4SFmode", ":", "cas...	[ "Similarly", "for", "vector", "modes", ".", "``", "Supported", "''", "here", "is", "less", "strict", ".", "At", "least", "some", "operations", "are", "supported", ";", "need", "to", "check", "optabs", "or", "builtins", "for", "further", "details", "." ]	[ "spu" ]	spu	spu_vector_mode_supported_p	spu	MPU	GCC	17,323	41	1	[]
[ "<s>", "void", "PatmosSinglePathInfo", "::", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Patmos", "Patmos" ]	PatmosSinglePathInfo	dump	Patmos	VLIW	LLVM	17,324	16	1	[]
[ "<s>", "static", "int", "mcore_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "reg", "=", "ROUND_REG", "(", "*", "get_cumulative_args", "(", "cum", ")", ",", "mode...	[ "Returns", "the", "number", "of", "bytes", "of", "argument", "registers", "required", "to", "hold", "", "part", "", "of", "a", "parameter", "of", "machine", "mode", "MODE", "and", "type", "TYPE", "(", "which", "may", "be", "NULL", "if", "the", "type", ...	[ "mcore", "0", "0", "0", "0", "0" ]	mcore4	mcore_arg_partial_bytes	mcore	MPU	GCC	17,325	93	1	[]
[ "<s>", "bool", "FPMover", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ".", "isV9", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc" ]	FPMover	runOnMachineFunction	Sparc	CPU	LLVM	17,326	73	1	[]
[ "<s>", "void", "iq2000_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "0", ";",...	[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]	[ "iq2000", "0", "32767", "0", "0", "0", "31" ]	iq20002	iq2000_expand_epilogue	iq2000	CPU	GCC	17,327	225	1	[]
[ "<s>", "constexpr", "u16", "Index", "(", ")", "const", "{", "return", "this", "->", "storage", "+", "offset", ";", "}", "</s>" ]	[ "Index", "field", ",", "for", "use", "by", "the", "object", "file", "implementation", "." ]	[ "Teak" ]	operand	Index	Teak	DSP	LLVM	17,328	15	1	[]
[ "<s>", "void", "microblaze_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "rtx", "fsiz_rtx", "=", "GEN_INT", "(", "fsiz", ")", ";", "rtx", "reg_rtx", ";", "rtx", "mem_rtx", ";", "if", "(",...	[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]	[ "microblaze", "0", "1", "0" ]	microblaze2	microblaze_expand_epilogue	microblaze	MPU	GCC	17,329	168	1	[]
[ "<s>", "bool", "ARCInstrInfo", "::", "getBaseAndOffsetPosition", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "BasePos", ",", "unsigned", "&", "OffsetPos", ")", "const", "{", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "&&", "!", "M...	[ "Return", "true", "if", "the", "instruction", "contains", "a", "base", "register", "and", "offset", "." ]	[ "ARC", "ARC", "1", "2" ]	ARCInstrInfo1	getBaseAndOffsetPosition	ARC	MPU	LLVM	17,330	100	1	[]
[ "<s>", "virtual", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "!", "\"Unimplemented\"", ")", ";", "return", "BitVector", "(", ")", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600", "\"Unimplemented\"" ]	AMDGPURegisterInfo1	getReservedRegs	R600	GPU	LLVM	17,331	23	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_BR_RELAX_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64BranchRelaxation	getPassName	AArch64	CPU	LLVM	17,332	13	1	[]
[ "<s>", "static", "bool", "isLiveOut", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "Reg", ")", "{", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "if", "(", "Succ", "->", "isLiveIn", ...	[ "isLiveOut", "-", "Determine", "if", "Reg", "is", "live", "out", "from", "MBB", ",", "when", "not", "considering", "PHI", "nodes", "." ]	[ "AMDGPU" ]	SIOptimizeExecMasking	isLiveOut	AMDGPU	GPU	LLVM	17,333	43	1	[]
[ "<s>", "void", "OR1KAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "OR1K", "OR1K" ]	OR1KAsmPrinter	EmitInstruction	OR1K	CPU	LLVM	17,334	58	1	[]
[ "<s>", "bool", "FalkorHWPFFix", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "ST", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"Register liveness not available!\"" ]	AArch64FalkorHWPFFix	runOnMachineFunction	AArch64	CPU	LLVM	17,335	161	1	[]
[ "<s>", "const", "char", "", "nds32_output_casesi_pc_relative", "(", "rtx", "", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands",...	[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...	[ "nds32", "1", "\"la\\t$ta, %l1\"", "\"lb\\t%2, [$ta + %0 << 0]\"", "\"lh\\t%2, [$ta + %0 << 1]\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"add\\t$ta, %2, $ta\"", "\"jr5\\t$ta\"", "\"jr\\t$ta\"" ]	nds32-md-auxiliary5	nds32_output_casesi_pc_relative	nds32	CPU	GCC	17,336	127	1	[]
[ "<s>", "static", "bool", "c6x_callee_copies", "(", "cumulative_args_t", "cum_v", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", "...	[ "Implement", "TARGET_CALLEE_COPIES", "." ]	[ "c6x" ]	c6x2	c6x_callee_copies	c6x	VLIW	GCC	17,337	25	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Token", ":", "OS", "<<", "\"'\"", "<<"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AGC", "\"'\"", "\"'\"" ]	AGCAsmParser	print	AGC	MPU	LLVM	17,338	44	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dest", ",", "SDValue", "Src", ",", "Ma...	[ "Emit", "target-specific", "code", "that", "performs", "a", "strcpy", "or", "stpcpy", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "SystemZISD::STPCPY", "0", "MVT::i32", "1" ]	SystemZSelectionDAGInfo (2)	EmitTargetCodeForStrcpy	SystemZ	CPU	LLVM	17,339	112	1	[]
[ "<s>", "bool", "DCPU16InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isBranch", "(", ")"...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "Dcpu16", "DCPU16" ]	Dcpu16InstrInfo	isUnpredicatedTerminator	Dcpu16	CPU	LLVM	17,340	62	1	[]
[ "<s>", "bool", "small_data_pattern", "(", "rtx", "op", ",", "machine_mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SEQUENCE", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ...	[ "Return", "true", "if", "OP", "refers", "to", "small", "data", "symbols", "directly", ",", "not", "through", "a", "PLUS", "." ]	[ "arc", "0" ]	arc4	small_data_pattern	arc	MPU	GCC	17,341	86	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AArch64", "8", "8", "0" ]	AArch64CallLowering12	assignValueToAddress	AArch64	CPU	LLVM	17,342	121	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...	[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]	X86Subtarget (2)3	classifyGlobalFunctionReference	X86	CPU	LLVM	17,343	185	1	[]
[ "<s>", "int", "avr_accumulate_outgoing_args", "(", "void", ")", "{", "if", "(", "!", "cfun", ")", "return", "TARGET_ACCUMULATE_OUTGOING_ARGS", ";", "return", "(", "TARGET_ACCUMULATE_OUTGOING_ARGS", "&&", "!", "(", "cfun", "->", "calls_setjmp", "\|\|", "cfun", "->", ...	[ "Implement", "`", "ACCUMULATE_OUTGOING_ARGS", "'", "." ]	[ "avr" ]	avr	avr_accumulate_outgoing_args	avr	MPU	GCC	17,344	31	1	[]
[ "<s>", "int", "mask_low_and_shift_len", "(", "machine_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shift", ")", "{", "HOST_WIDE_INT", "shval", ";", "shval", "=", "INTVAL", "(", "shift", ")", "&", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "1", ")...	[ "The", "canonical", "form", "of", "a", "mask-low-and-shift-left", "operation", "is", "(", "and", "(", "ashift", "X", "SHIFT", ")", "MASK", ")", "where", "MASK", "has", "the", "lower", "SHIFT", "number", "of", "bits", "cleared", ".", "Thus", "we", "need", ...	[ "mips", "1", "1" ]	mips	mask_low_and_shift_len	mips	CPU	GCC	17,345	48	1	[]
[ "<s>", "static", "void", "release_options_strings", "(", "char", "", "", "option_strings", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "IX86_FUNCTION_SPECIFIC_MAX", ";", "i", "++", ")", "free", "(", "option_strings", "[", "i", "]", ...	[ "Release", "allocated", "strings", "." ]	[ "i386", "0" ]	i386-options	release_options_strings	i386	CPU	GCC	17,346	33	1	[]
[ "<s>", "BitVector", "LEGRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "LEG", "::", "SP", ")", ";", "Reserv...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "LEG", "LEG", "LEG::SP", "LEG::LR" ]	LEGRegisterInfo	getReservedRegs	LEG	CPU	LLVM	17,347	42	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]	RISCVFrameLowering20	emitEpilogue	RISCV	CPU	LLVM	17,348	377	1	[]
[ "<s>", "void", "x86_order_regs_for_local_alloc", "(", "void", ")", "{", "int", "pos", "=", "0", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i", ")",...	[ "Order", "the", "registers", "for", "register", "allocator", "." ]	[ "i386", "0", "0", "0", "0" ]	i3868	x86_order_regs_for_local_alloc	i386	CPU	GCC	17,349	252	1	[]
[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfo", ">", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ">", "(", ")", ";", "DT", "=", "&", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC", "0" ]	PPCCTRLoops18	runOnFunction	PowerPC	CPU	LLVM	17,350	139	1	[]
[ "<s>", "static", "bool", "ix86_vector_duplicate_value", "(", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "val", ")", "{", "bool", "ok", ";", "rtx_insn", "*", "insn", ";", "rtx", "dup", ";", "dup", "=", "gen_vec_duplicate", "(", "mode", ",", ...	[ "A", "subroutine", "of", "ix86_expand_vector_init_duplicate", ".", "Tries", "to", "fill", "target", "with", "val", "via", "vec_duplicate", "." ]	[ "i386", "0", "0" ]	i386-expand	ix86_vector_duplicate_value	i386	CPU	GCC	17,351	156	1	[]
[ "<s>", "static", "void", "nios2_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "ctx_reg", "=", "force_reg", "(",...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...	[ "nios2", "0", "0", "\"__trampoline_setup\"" ]	nios2	nios2_trampoline_init	nios2	MPU	GCC	17,352	79	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"Call frame pseudos should only be used for dynamic stack adjustment\"", "WebAssembly", "WebAssembly::SP32" ]	WebAssemblyFrameLowering10	eliminateCallFramePseudoInstr	WebAssembly	Virtual ISA	LLVM	17,353	123	1	[]
[ "<s>", "const", "MCPhysReg", "", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Mips", "Mips", "Mips", "Mips", "\"interrupt\"", "Mips", "Mips", "Mips" ]	MipsRegisterInfo (2)1	getCalleeSavedRegs	Mips	CPU	LLVM	17,354	140	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "ARM", "ARM", "0", "\"FBB should have been null.\"", "0", "1", "2" ]	ARMBaseInstrInfo (2)2	analyzeBranch	ARM	CPU	LLVM	17,355	409	1	[]
[ "<s>", "BitVector", "NVPTXRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "unsigned", "Reg", "=", "NVPTX", "::", "ENVREG0", ";"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "NVPTX", "NVPTX", "NVPTX::ENVREG0", "NVPTX::ENVREG31", "NVPTX::VRFrame32", "NVPTX::VRFrameLocal32", "NVPTX::VRFrame64", "NVPTX::VRFrameLocal64", "NVPTX::VRDepot" ]	NVPTXRegisterInfo15	getReservedRegs	NVPTX	GPU	LLVM	17,356	96	1	[]
[ "<s>", "MandarinTargetLowering", "::", "ConstraintType", "MandarinTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switc...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Mandarin", "1", "0" ]	MandarinISelLowering	getConstraintType	Mandarin	CPU	LLVM	17,357	56	1	[]
[ "<s>", "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "BPFISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "BPFISD", "::", "FIRST_NUMBER", ":", "break", ";", "...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "BPF", "BPF", "BPFISD::NodeType", "BPFISD::FIRST_NUMBER", "BPFISD::RET_FLAG", "\"BPFISD::RET_FLAG\"", "BPFISD::CALL", "\"BPFISD::CALL\"", "BPFISD::SELECT_CC", "\"BPFISD::SELECT_CC\"", "BPFISD::BR_CC", "\"BPFISD::BR_CC\"", "BPFISD::Wrapper", "\"BPFISD::Wrapper\"", "BPFISD::MEMCPY", "\"B...	BPFISelLowering	getTargetNodeName	BPF	Virtual ISA	LLVM	17,358	82	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "OptimizeForSize", ")", ";", "for", "(", "Sel...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG118	PreprocessISelDAG	X86	CPU	LLVM	17,359	454	1	[]
[ "<s>", "void", "Z80Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Z80", "Z80" ]	Z80Operand	print	Z80	MPU	LLVM	17,360	12	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CmpX", ")", "const", "{", "return", "CmpX", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRES...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "AMDGPU", "SI", "AMDGPU" ]	SIISelLowering62	shouldExpandAtomicCmpXchgInIR	AMDGPU	GPU	LLVM	17,361	33	1	[]
[ "<s>", "static", "bool", "is_nonpipeline_insn", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "\|\|", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "\|\|", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "...	[ "Return", "true", "if", "the", "instruction", "is", "nonpipelined", "on", "the", "Cell", "." ]	[ "rs6000" ]	rs6000	is_nonpipeline_insn	rs6000	CPU	GCC	17,362	101	1	[]
[ "<s>", "static", "rtx", "frv_dwarf_store", "(", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg", ")", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset...	[ "Generate", "a", "frame-related", "expression", ":", "(", "set", "REG", "(", "mem", "(", "plus", "(", "sp", ")", "(", "const_int", "OFFSET", ")", ")", ")", ")", ".", "Such", "expressions", "are", "used", "in", "FRAME_RELATED_EXPR", "notes", "for", "more"...	[ "frv", "1" ]	frv	frv_dwarf_store	frv	VLIW	GCC	17,363	47	1	[]
[ "<s>", "static", "void", "do_isel", "(", "rtx", "dest", ",", "rtx", "cmp", ",", "rtx", "src_t", ",", "rtx", "src_f", ",", "rtx", "cr", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_isel_cc_di", "(", ...	[ "Emit", "an", "isel", "of", "the", "proper", "mode", "for", "DEST", ".", "DEST", "is", "the", "isel", "destination", "register", ".", "SRC1", "is", "the", "isel", "source", "if", "CR", "is", "true", ".", "SRC2", "is", "the", "isel", "source", "if", "...	[ "rs6000" ]	rs6000-string1	do_isel	rs6000	CPU	GCC	17,364	63	1	[]
[ "<s>", "unsigned", "PPCTTI", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "TargetTransformInfo", "::"...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]	PPCTargetTransformInfo26	getIntImmCost	PowerPC	CPU	LLVM	17,365	396	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "in...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "ARM", "ARM", "\"__security_cookie\"", "\"__security_check_cookie\"", "1" ]	ARMISelLowering (2)6	insertSSPDeclarations	ARM	CPU	LLVM	17,366	114	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "AArch64Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "return", "balanceFPOps", "(", ")", "?", "std", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")", ":", ...	[ "Return", "PBQPConstraint", "(", "s", ")", "for", "the", "target", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget (2)1	getCustomPBQPConstraints	AArch64	CPU	LLVM	17,367	30	1	[]
[ "<s>", "void", "MipsDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "("...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Mips", "Mips", "\"== \"", "\"\\n\"", "1", "ISD::ADD", "0", "ISD::GLOBAL_OFFSET_TABLE", "ISD::LOAD", "ISD::STORE", "8", "\"Unexpected unaligned loads/stores.\"" ]	MipsISelDAGToDAG36	Select	Mips	CPU	LLVM	17,368	198	1	[]
[ "<s>", "BitVector", "Z80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Z80FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Z80", "Z80", "Z80", "Z80::SPS", "Z80::PC", "Z80::IX" ]	Z80RegisterInfo1	getReservedRegs	Z80	MPU	LLVM	17,369	96	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "Co...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "X86", "X86", "1", "X86::CondCode", "0", "X86::LAST_VALID_COND", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]	X86InstrInfo64	canInsertSelect	X86	CPU	LLVM	17,370	184	1	[]
[ "<s>", "static", "bool", "is_load_insn1", "(", "rtx", "pat", ",", "rtx", "*", "load_mem", ")", "{", "if", "(", "!", "pat", "\|\|", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", ...	[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "load", "insn", "." ]	[ "rs6000", "0", "0", "0" ]	rs6000	is_load_insn1	rs6000	CPU	GCC	17,371	115	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86" ]	X86FrameLowering (2)2	determineCalleeSaves	X86	CPU	LLVM	17,372	143	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "R600", "ISD::FP_TO_UINT", "0", "ISD::LOAD", "0", "0", "1", "1", "1", "ISD::STORE", "0", "0" ]	R600ISelLowering40	ReplaceNodeResults	R600	GPU	LLVM	17,373	183	1	[]
[ "<s>", "bool", "gen_ldm_seq", "(", "rtx", "*", "operands", ",", "int", "nops", ",", "bool", "sort_regs", ")", "{", "int", "regs", "[", "MAX_LDM_STM_OPS", "]", ",", "mem_order", "[", "MAX_LDM_STM_OPS", "]", ";", "rtx", "mems", "[", "MAX_LDM_STM_OPS", "]", ...	[ "Called", "from", "a", "peephole2", "expander", "to", "turn", "a", "sequence", "of", "loads", "into", "an", "LDM", "instruction", ".", "OPERANDS", "are", "the", "operands", "found", "by", "the", "peephole", "matcher", ";", "NOPS", "indicates", "how", "many",...	[ "arm", "0", "0", "1", "1", "1", "5", "0", "5", "0", "0", "0", "4", "0", "4", "0" ]	arm	gen_ldm_seq	arm	CPU	GCC	17,374	360	1	[]
[ "<s>", "void", "DLXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annotation", ",", "const", "MCSubtargetInfo", "&", ")", "{", "if", "(", "!", "printAlias", "(", "MI", ",", "OS", ")",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "DLX", "DLX" ]	DLXInstPrinter	printInst	DLX	CPU	LLVM	17,375	55	1	[]
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Cpu0", "Cpu0", "ISD::SDIVREM", "ISD::UDIVREM" ]	Cpu0ISelLowering	PerformDAGCombine	Cpu0	CPU	LLVM	17,376	70	1	[]
[ "<s>", "bool", "ARMConstantIslands", "::", "isBBInRange", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "DestBB", ",", "unsigned", "MaxDisp", ")", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "4", ":", "8", ";", "unsigned", "BrOffset", "="...	[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]	[ "ARM", "ARM", "4", "8", "\"Branch of destination BB#\"", "\" from BB#\"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]	ARMConstantIslandPass (2)1	isBBInRange	ARM	CPU	LLVM	17,377	143	1	[]
[ "<s>", "static", "bool", "vr4130_swap_insns_p", "(", "rtx", "insn1", ",", "rtx", "insn2", ")", "{", "rtx", "dep", ";", "for", "(", "dep", "=", "INSN_DEPEND", "(", "insn1", ")", ";", "dep", "!=", "0", ";", "dep", "=", "XEXP", "(", "dep", ",", "1", ...	[ "A", "TUNE_MIPS4130", "helper", "function", ".", "Given", "that", "INSN1", "is", "at", "the", "head", "of", "the", "ready", "queue", "and", "that", "INSN2", "is", "the", "instruction", "after", "it", ",", "return", "true", "if", "it", "is", "worth", "pro...	[ "mips", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]	mips3	vr4130_swap_insns_p	mips	CPU	GCC	17,378	191	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo22	EmitTargetCodeForMemset	ARM	CPU	LLVM	17,379	344	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveInterva...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC" ]	PPCTLSDynamicCall	runOnMachineFunction	PowerPC	CPU	LLVM	17,380	86	1	[]
[ "<s>", "unsigned", "NVPTXTTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "Opd...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]	NVPTXTargetTransformInfo21	getArithmeticInstrCost	NVPTX	GPU	LLVM	17,381	142	1	[]
[ "<s>", "enum", "m68k_function_kind", "m68k_get_function_kind", "(", "tree", "func", ")", "{", "tree", "a", ";", "gcc_assert", "(", "TREE_CODE", "(", "func", ")", "==", "FUNCTION_DECL", ")", ";", "a", "=", "lookup_attribute", "(", "\"interrupt\"", ",", "DECL_AT...	[ "Return", "m68k_fk_interrupt_handler", "if", "FUNC", "has", "an", "``", "interrupt", "''", "or", "``", "interrupt_handler", "''", "attribute", "and", "interrupt_thread", "if", "FUNC", "has", "an", "``", "interrupt_thread", "''", "attribute", ".", "Otherwise", ",",...	[ "m68k", "\"interrupt\"", "\"interrupt_handler\"", "\"interrupt_thread\"" ]	m68k	m68k_get_function_kind	m68k	MPU	GCC	17,382	88	1	[]
[ "<s>", "MachineBasicBlock", "", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR16_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pse...	RISCVISelLowering1	EmitInstrWithCustomInserter	RISCV	CPU	LLVM	17,383	115	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "insertNoops", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Quantity", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";",...	[ "Insert", "noops", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "AMDGPU", "SI", "0", "8u", "AMDGPU::S_NOP", "1" ]	SIInstrInfo11	insertNoops	AMDGPU	GPU	LLVM	17,384	77	1	[]
[ "<s>", "Register", "CAHPRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF",...	[ "Debug", "information", "queries", "." ]	[ "CAHP", "CAHP", "CAHP::X2", "CAHP::X1" ]	CAHPRegisterInfo	getFrameRegister	CAHP	CPU	LLVM	17,385	39	1	[]
[ "<s>", "rtx", "arc_eh_return_address_location", "(", "void", ")", "{", "rtx", "mem", ";", "int", "offset", ";", "struct", "arc_frame_info", "*", "afi", ";", "arc_compute_frame_size", "(", ")", ";", "afi", "=", "&", "cfun", "->", "machine", "->", "frame_info"...	[ "Return", "rtx", "for", "the", "location", "of", "the", "return", "address", "on", "the", "stack", ",", "suitable", "for", "use", "in", "__builtin_eh_return", ".", "The", "new", "return", "address", "will", "be", "written", "to", "this", "location", "in", ...	[ "arc", "4", "4", "1" ]	arc7	arc_eh_return_address_location	arc	MPU	GCC	17,386	92	1	[]
[ "<s>", "const", "char", "", "msp430_get_linker_devices_include_path", "(", "int", "argc", "ATTRIBUTE_UNUSED", ",", "const", "char", "", "", "argv", "ATTRIBUTE_UNUSED", ")", "{", "char", "", "devices_csv_path", ";", "if", "(", "msp430_check_env_var_for_devices", ...	[ "Spec", "function", ".", "Used", "to", "place", "the", "path", "to", "the", "MSP430-GCC", "support", "files", "on", "the", "command", "line", ",", "prefixed", "with", "``", "-L", "''", ",", "so", "the", "linker", "finds", "the", "linker", "scripts", "in"...	[ "msp430", "\"-L\"" ]	driver-msp430	msp430_get_linker_devices_include_path	msp430	MPU	GCC	17,387	46	1	[]
[ "<s>", "static", "int", "sequent_regs_live", "(", ")", "{", "int", "reg", ";", "int", "live_seq", "=", "0", ";", "int", "cur_seq", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "18", ";", "++", "reg", ")", "{", "if", "(", "!", ...	[ "This", "function", "checks", "sequence", "of", "live", "registers" ]	[ "avr", "0", "0", "0", "18", "0", "0", "1", "0", "2", "2", "0" ]	avr2	sequent_regs_live	avr	MPU	GCC	17,388	136	1	[]
[ "<s>", "unsigned", "MipsAsmParser", "::", "checkEarlyTargetMatchPredicate", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "Match_Succ...	[ "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "before", "rendering", "any", "operands", "to", "it", "." ]	[ "Mips", "Mips", "Mips::DATI", "Mips::DAHI", "Mips", "1", "Mips", "2" ]	MipsAsmParser (2)4	checkEarlyTargetMatchPredicate	Mips	CPU	LLVM	17,389	78	1	[]
[ "<s>", "static", "bool", "xstormy16_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "!=", "16", "\|\|", "mode", "==", "BImode", ";", "}", "</s>" ]	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "stormy16", "16" ]	stormy16	xstormy16_hard_regno_mode_ok	stormy16	CPU	GCC	17,390	22	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "MemOp", ",", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "const", "MCInstrDesc"...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "X86", "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::AddrScaleAmt", "1", "X86::AddrIndexReg", "X86::NoRegister", "X86::AddrDisp", "\"getMemOperandWithOffset only supports base \"", "\"operands of type register.\"" ]	X86InstrInfo1	getMemOperandWithOffset	X86	CPU	LLVM	17,391	190	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "M...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AArch64", "AArch64", "AArch64::ADDXri", "0", "AArch64_AM::getShifterImm", "AArch64_AM::LSL", "0" ]	AArch64RegisterInfo1	materializeFrameBaseRegister	AArch64	CPU	LLVM	17,392	156	1	[]
[ "<s>", "MCELFStreamer", "&", "SHUXITargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]	[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]	[ "SHUXI", "SHUXI" ]	SHUXITargetStreamer	getStreamer	SHUXI	CPU	LLVM	17,393	19	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "riscv_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_VECTOR_BOOL", ")", "return", "8", ";", "widest_int", "min_size", "=", "constant_low...	[ "Implement", "TARGET_VECTOR_ALIGNMENT", "." ]	[ "riscv", "8", "128" ]	riscv1	riscv_vector_alignment	riscv	CPU	GCC	17,394	54	1	[]
[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getRARegister\\n\"", ")", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getRARegister\\n\"" ]	TMS320C64XRegisterInfo	getRARegister	TMS320C64X	VLIW	LLVM	17,395	15	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "R600", "ISD::InputArg", "36", "0", "32", "3", "\"Extending floating point arguments not supported yet\"", "MVT::getIntegerVT", "AMDGPUAS::PARAM_I_ADDRESS", "ISD::ZEXTLOAD", "MVT::i32" ]	R600ISelLowering1	LowerFormalArguments	R600	GPU	LLVM	17,396	271	1	[]
[ "<s>", "SUnit", "", "TPCSchedStrategy", "::", "pickNodeBidrectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Picked onl...	[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]	[ "TPC", "TPC", "\"Picked only Bottom\\n\"", "\"Picked only Top\\n\"", "\"failed to find the first candidate\"", "\"Prefered Bottom Node\\n\"", "\"failed to find the first candidate\"", "\"Prefered Top Node\\n\"", "\"Prefered Bottom Node SingleMax\\n\"", "\"Prefered Top Node SingleMax\\n\"", "\"Pr...	TPCMachineScheduler	pickNodeBidrectional	TPC	Virtual ISA	LLVM	17,397	304	1	[]
[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "1", ",", "global_options", ".", "x_param_values", ",", "g...	[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]	[ "avr", "0", "1", "0", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "1", "\"-fpie is not supported\"", "2", "\"-fPIE is not supported\"", "0", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]	avr7	avr_option_override	avr	MPU	GCC	17,398	209	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "DLX", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "DLX", "DLX::NumTargetFixupKinds" ]	DLXAsmBackend	getNumFixupKinds	DLX	CPU	LLVM	17,399	13	1	[]

[ "<s>", "bool", "AVRShiftExpand", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "BinaryOperator", "*", ",", "1", ">", "ShiftInsts", ";", "auto", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "for", "(", "Instr...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AVR", "AVR", "1", "1", "0" ]

AVRShiftExpand

runOnFunction

AVR

MPU

LLVM

17,300

126

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillS...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...

WebAssemblyInstrInfo15

copyPhysReg

WebAssembly

Virtual ISA

LLVM

17,301

208

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "MVT::Other", "MVT::Other", "1024", "16", "SI", "SI", "4", "0", "SI", "SI", "SI", "SI", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]

SIISelLowering

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

17,302

219

1

[]

[ "<s>", "const", "char", "*", "mips_output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "end_lab", "[", "32", "]", ",", "tmp", "[", "64", "]",...

[ "Probe", "a", "range", "of", "stack", "addresses", "from", "REG1", "to", "REG2", "inclusive", ".", "These", "are", "absolute", "addresses", "." ]

[ "mips", "0", "32", "32", "64", "2", "\"LPSRL\"", "\"LPSRE\"", "0", "1", "\"%(%<beq\\t%0,%1,\"", "1", "1", "\"daddiu\\t%0,%0,%1\"", "\"addiu\\t%0,%0,%1\"", "\"\\tb\\t\"", "\"sd\\t$0,0(%0)%)\"", "\"sw\\t$0,0(%0)%)\"", "\"\"" ]

mips4

mips_output_probe_stack_range

mips

CPU

GCC

17,303

186

1

[]

[ "<s>", "bool", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "AArch64" ]

AArch64RegisterInfo

trackLivenessAfterRegAlloc

AArch64

CPU

LLVM

17,304

14

1

[]

[ "<s>", "static", "void", "cris_output_addr_const", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "in_code", "++", ";", "output_addr_const", "(", "file", ",", "x", ")", ";", "in_code", "--", ";", "}", "</s>" ]

[ "Use", "from", "within", "code", ",", "from", "e.g", ".", "PRINT_OPERAND", "and", "PRINT_OPERAND_ADDRESS", ".", "Macros", "used", "in", "output_addr_const", "need", "to", "emit", "different", "things", "depending", "on", "whether", "code", "operand", "or", "cons...

[ "cris" ]

cris

cris_output_addr_const

cris

MPU

GCC

17,305

26

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isHighLatencyDef", "(", "int", "opc", ")", "const", "{", "switch", "(", "opc", ")", "{", "default", ":", "return", "false", ";", "case", "X86", "::", "DIVSDrm", ":", "case", "X86", "::", "DIVSDrm_Int", ":", "case", ...

[ "Return", "true", "if", "this", "opcode", "has", "high", "latency", "to", "its", "result", "." ]

[ "X86", "X86", "X86::DIVSDrm", "X86::DIVSDrm_Int", "X86::DIVSDrr", "X86::DIVSDrr_Int", "X86::DIVSSrm", "X86::DIVSSrm_Int", "X86::DIVSSrr", "X86::DIVSSrr_Int", "X86::SQRTPDm", "X86::SQRTPDr", "X86::SQRTPSm", "X86::SQRTPSr", "X86::SQRTSDm", "X86::SQRTSDm_Int", "X86::SQRTSDr", "X86::SQ...

X86InstrInfo (2)1

isHighLatencyDef

X86

CPU

LLVM

17,306

365

1

[]

[ "<s>", "static", "int", "arc_compute_millicode_save_restore_regs", "(", "uint64_t", "gmask", ",", "struct", "arc_frame_info", "*", "frame", ")", "{", "int", "regno", ";", "int", "start_reg", "=", "13", ",", "end_reg", "=", "25", ";", "for", "(", "regno", "="...

[ "Return", "non-zero", "if", "there", "are", "registers", "to", "be", "saved", "or", "loaded", "using", "millicode", "thunks", ".", "We", "can", "only", "use", "consecutive", "sequences", "starting", "with", "r13", ",", "and", "not", "going", "beyond", "r25",...

[ "arc", "13", "25", "1ULL", "1", "3", "0", "13", "1", "1", "0" ]

arc

arc_compute_millicode_save_restore_regs

arc

MPU

GCC

17,307

94

1

[]

[ "<s>", "bool", "umips_save_restore_pattern_p", "(", "bool", "save_p", ",", "rtx", "pattern", ")", "{", "int", "n", ";", "unsigned", "int", "i", ";", "HOST_WIDE_INT", "first_offset", "=", "0", ";", "rtx", "first_base", "=", "0", ";", "unsigned", "int", "reg...

[ "Return", "true", "if", "PATTERN", "matches", "the", "kind", "of", "instruction", "generated", "by", "umips_build_save_restore", ".", "SAVE_P", "is", "true", "for", "store", "." ]

[ "mips", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

mips

umips_save_restore_pattern_p

mips

CPU

GCC

17,308

264

1

[]

[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint64...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AMDGPU", "SI", "0", "8", "0xff", "4", "0", "255", "0", "\"Must be immediate or expr\"", "0", "4", "8", "0xff" ]

SIMCCodeEmitter (2)

encodeInstruction

AMDGPU

GPU

LLVM

17,309

277

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "1", ")", "return", "TargetLoweringBase", "::", "...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "Hexagon", "Hexagon", "1", "MVT::i1", "8", "2" ]

HexagonISelLowering1

getPreferredVectorAction

Hexagon

DSP

LLVM

17,310

133

1

[]

[ "<s>", "int", "h8300_shift_needs_scratch_p", "(", "int", "count", ",", "machine_mode", "mode", ",", "enum", "rtx_code", "type", ")", "{", "enum", "h8_cpu", "cpu", ";", "int", "a", ",", "lr", ",", "ar", ";", "if", "(", "GET_MODE_BITSIZE", "(", "mode", ")"...

[ "Given", "COUNT", "and", "MODE", "of", "a", "shift", ",", "return", "1", "if", "a", "scratch", "reg", "may", "be", "needed", "for", "some", "shift", "with", "COUNT", "and", "MODE", ".", "Return", "0", "otherwise", "." ]

[ "h8300", "1", "8", "8", "8", "8" ]

h83001

h8300_shift_needs_scratch_p

h8300

MPU

GCC

17,311

306

1

[]

[ "<s>", "bool", "SHUXIInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", ...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "SHUXI", "SHUXI" ]

SHUXIInstrInfo

isUnpredicatedTerminator

SHUXI

CPU

LLVM

17,312

62

1

[]

[ "<s>", "bool", "Thumb1FrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "FFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "CFSize", "=", "FFI", "->", "ge...

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "ARM", "1", "8", "1", "4", "2" ]

Thumb1FrameInfo

hasReservedCallFrame

ARM

CPU

LLVM

17,313

66

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasFP", "(", "MF", ")", "?", "Mips", "::", "FP", ":", "Mips", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips::FP", "Mips::SP" ]

MipsRegisterInfo18

getFrameRegister

Mips

CPU

LLVM

17,314

26

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "Expr", "==", "0", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "P2", "0", "0" ]

P2AsmParser

addExpr

P2

MPU

LLVM

17,315

78

1

[]

[ "<s>", "bool", "aarch64_sve_scalar_inc_dec_immediate_p", "(", "rtx", "x", ")", "{", "poly_int64", "value", ";", "return", "(", "poly_int_rtx_p", "(", "x", ",", "&", "value", ")", "&&", "(", "aarch64_sve_cnt_immediate_p", "(", "value", ")", "||", "aarch64_sve_cnt...

[ "Return", "true", "if", "we", "can", "add", "X", "using", "a", "single", "SVE", "INC", "or", "DEC", "instruction", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_scalar_inc_dec_immediate_p

aarch64

CPU

GCC

17,316

35

1

[]

[ "<s>", "static", "void", "avr_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "avr_pgm_check_var_decl", "(", "node", ")", ";", "if", "(", "TARGET_MAIN_IS_OS_TASK", "&&", "TREE_CODE", "(", "node", ")", "==", "FUNCTION_DECL", "...

[ "Add", "the", "section", "attribute", "if", "the", "variable", "is", "in", "progmem", "." ]

[ "avr", "\"OS_task\"", "\"OS_task\"", "\"__attribute__((progmem))\"", "\"\\n%?: %t\\n%t\\n\"", "\"variable %q+D must be const in order to be put into\"", "\" read-only section by means of %qs\"" ]

avr

avr_insert_attributes

avr

MPU

GCC

17,317

216

1

[]

[ "<s>", "void", "push", "(", "NestingType", "NT", ")", "{", "NestingStack", ".", "push_back", "(", "NT", ")", ";", "}", "</s>" ]

[ "Push", "the", "current", "solver", "state", "." ]

[ "WebAssembly" ]

WebAssemblyAsmParser (2)

push

WebAssembly

Virtual ISA

LLVM

17,318

15

1

[]

[ "<s>", "static", "void", "aarch64_pop_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ",", "rtx", "*", "cfi_ops", ")", "{", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "DImode", "...

[ "Pop", "the", "two", "registers", "numbered", "REGNO1", ",", "REGNO2", "from", "the", "stack", ",", "adjusting", "it", "afterwards", "by", "ADJUSTMENT", "and", "writing", "the", "appropriate", "REG_CFA_RESTORE", "notes", "into", "CFI_OPS", "." ]

[ "aarch64" ]

aarch644

aarch64_pop_regs

aarch64

CPU

GCC

17,319

140

1

[]

[ "<s>", "void", "function_expander", "::", "add_mem_operand", "(", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "gcc_assert", "(", "VECTOR_MODE_P", "(", "mode", ")", "||", "mode", "==", "OImode", ")", ";", "rtx", "mem", "=", "gen_rtx_MEM", "(", "mo...

[ "Add", "a", "memory", "operand", "with", "mode", "MODE", "and", "address", "ADDR", "." ]

[ "aarch64" ]

aarch64-sve-builtins

add_mem_operand

aarch64

CPU

GCC

17,320

58

1

[]

[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,+load-store-opt,\"", "\"+flat-for-global,+unaligned-buffer-access,\"", "AMDGPU", "0", "4" ]

AMDGPUSubtarget109

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

17,321

83

1

[]

[ "<s>", "bool", "MBlazeTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMBlazeISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MBlaze", "MBlaze", "MBlaze" ]

MBlazeTargetMachine12

addInstSelector

MBlaze

MPU

LLVM

17,322

25

1

[]

[ "<s>", "static", "bool", "spu_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SImode", ":", "case", "V2DImode", ":", "case", "V4SFmode", ":", "cas...

[ "Similarly", "for", "vector", "modes", ".", "``", "Supported", "''", "here", "is", "less", "strict", ".", "At", "least", "some", "operations", "are", "supported", ";", "need", "to", "check", "optabs", "or", "builtins", "for", "further", "details", "." ]

[ "spu" ]

spu

spu_vector_mode_supported_p

spu

MPU

GCC

17,323

41

1

[]

[ "<s>", "void", "PatmosSinglePathInfo", "::", "dump", "(", ")", "const", "{", "print", "(", "dbgs", "(", ")", ")", ";", "}", "</s>" ]

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Patmos", "Patmos" ]

PatmosSinglePathInfo

dump

Patmos

VLIW

LLVM

17,324

16

1

[]

[ "<s>", "static", "int", "mcore_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "reg", "=", "ROUND_REG", "(", "*", "get_cumulative_args", "(", "cum", ")", ",", "mode...

[ "Returns", "the", "number", "of", "bytes", "of", "argument", "registers", "required", "to", "hold", "*", "part", "*", "of", "a", "parameter", "of", "machine", "mode", "MODE", "and", "type", "TYPE", "(", "which", "may", "be", "NULL", "if", "the", "type", ...

[ "mcore", "0", "0", "0", "0", "0" ]

mcore4

mcore_arg_partial_bytes

mcore

MPU

GCC

17,325

93

1

[]

[ "<s>", "bool", "FPMover", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "TM", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ".", "isV9", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc" ]

FPMover

runOnMachineFunction

Sparc

CPU

LLVM

17,326

73

1

[]

[ "<s>", "void", "iq2000_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "tsize", "=", "cfun", "->", "machine", "->", "total_size", ";", "rtx", "tsize_rtx", "=", "GEN_INT", "(", "tsize", ")", ";", "rtx", "tmp_rtx", "=", "(", "rtx", ")", "0", ";",...

[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]

[ "iq2000", "0", "32767", "0", "0", "0", "31" ]

iq20002

iq2000_expand_epilogue

iq2000

CPU

GCC

17,327

225

1

[]

[ "<s>", "constexpr", "u16", "Index", "(", ")", "const", "{", "return", "this", "->", "storage", "+", "offset", ";", "}", "</s>" ]

[ "Index", "field", ",", "for", "use", "by", "the", "object", "file", "implementation", "." ]

[ "Teak" ]

operand

Index

Teak

DSP

LLVM

17,328

15

1

[]

[ "<s>", "void", "microblaze_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsiz", "=", "current_frame_info", ".", "total_size", ";", "rtx", "fsiz_rtx", "=", "GEN_INT", "(", "fsiz", ")", ";", "rtx", "reg_rtx", ";", "rtx", "mem_rtx", ";", "if", "(",...

[ "Expand", "the", "epilogue", "into", "a", "bunch", "of", "separate", "insns", "." ]

[ "microblaze", "0", "1", "0" ]

microblaze2

microblaze_expand_epilogue

microblaze

MPU

GCC

17,329

168

1

[]

[ "<s>", "bool", "ARCInstrInfo", "::", "getBaseAndOffsetPosition", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "BasePos", ",", "unsigned", "&", "OffsetPos", ")", "const", "{", "if", "(", "!", "MI", ".", "mayLoad", "(", ")", "&&", "!", "M...

[ "Return", "true", "if", "the", "instruction", "contains", "a", "base", "register", "and", "offset", "." ]

[ "ARC", "ARC", "1", "2" ]

ARCInstrInfo1

getBaseAndOffsetPosition

ARC

MPU

LLVM

17,330

100

1

[]

[ "<s>", "virtual", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "assert", "(", "!", "\"Unimplemented\"", ")", ";", "return", "BitVector", "(", ")", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600", "\"Unimplemented\"" ]

AMDGPURegisterInfo1

getReservedRegs

R600

GPU

LLVM

17,331

23

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_BR_RELAX_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64BranchRelaxation

getPassName

AArch64

CPU

LLVM

17,332

13

1

[]

[ "<s>", "static", "bool", "isLiveOut", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "Reg", ")", "{", "for", "(", "MachineBasicBlock", "*", "Succ", ":", "MBB", ".", "successors", "(", ")", ")", "{", "if", "(", "Succ", "->", "isLiveIn", ...

[ "isLiveOut", "-", "Determine", "if", "Reg", "is", "live", "out", "from", "MBB", ",", "when", "not", "considering", "PHI", "nodes", "." ]

[ "AMDGPU" ]

SIOptimizeExecMasking

isLiveOut

AMDGPU

GPU

LLVM

17,333

43

1

[]

[ "<s>", "void", "OR1KAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "OR1K", "OR1K" ]

OR1KAsmPrinter

EmitInstruction

OR1K

CPU

LLVM

17,334

58

1

[]

[ "<s>", "bool", "FalkorHWPFFix", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "ST", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"Register liveness not available!\"" ]

AArch64FalkorHWPFFix

runOnMachineFunction

AArch64

CPU

LLVM

17,335

161

1

[]

[ "<s>", "const", "char", "*", "nds32_output_casesi_pc_relative", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", ";", "rtx", "diff_vec", ";", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands",...

[ "Function", "to", "generate", "PC", "relative", "jump", "table", ".", "Refer", "to", "nds32.md", "for", "more", "details", ".", "The", "following", "is", "the", "sample", "for", "the", "case", "that", "diff", "value", "can", "be", "presented", "in", "'.sho...

[ "nds32", "1", "\"la\\t$ta, %l1\"", "\"lb\\t%2, [$ta + %0 << 0]\"", "\"lh\\t%2, [$ta + %0 << 1]\"", "\"lw\\t%2, [$ta + %0 << 2]\"", "\"add\\t$ta, %2, $ta\"", "\"jr5\\t$ta\"", "\"jr\\t$ta\"" ]

nds32-md-auxiliary5

nds32_output_casesi_pc_relative

nds32

CPU

GCC

17,336

127

1

[]

[ "<s>", "static", "bool", "c6x_callee_copies", "(", "cumulative_args_t", "cum_v", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", "...

[ "Implement", "TARGET_CALLEE_COPIES", "." ]

[ "c6x" ]

c6x2

c6x_callee_copies

c6x

VLIW

GCC

17,337

25

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "Token", ":", "OS", "<<", "\"'\"", "<<"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AGC", "\"'\"", "\"'\"" ]

AGCAsmParser

print

AGC

MPU

LLVM

17,338

44

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dest", ",", "SDValue", "Src", ",", "Ma...

[ "Emit", "target-specific", "code", "that", "performs", "a", "strcpy", "or", "stpcpy", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "SystemZISD::STPCPY", "0", "MVT::i32", "1" ]

SystemZSelectionDAGInfo (2)

EmitTargetCodeForStrcpy

SystemZ

CPU

LLVM

17,339

112

1

[]

[ "<s>", "bool", "DCPU16InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isBranch", "(", ")"...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "Dcpu16", "DCPU16" ]

Dcpu16InstrInfo

isUnpredicatedTerminator

Dcpu16

CPU

LLVM

17,340

62

1

[]

[ "<s>", "bool", "small_data_pattern", "(", "rtx", "op", ",", "machine_mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SEQUENCE", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ...

[ "Return", "true", "if", "OP", "refers", "to", "small", "data", "symbols", "directly", ",", "not", "through", "a", "PLUS", "." ]

[ "arc", "0" ]

arc4

small_data_pattern

arc

MPU

GCC

17,341

86

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "Register", "ValVReg", ",", "Register", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "if", "(", "VA", ".", "getLocInfo", "(", ")", "...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AArch64", "8", "8", "0" ]

AArch64CallLowering12

assignValueToAddress

AArch64

CPU

LLVM

17,342

121

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalFunctionReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "r...

[ "Classify", "a", "global", "function", "reference", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86", "X86II::MO_GOTPCREL", "X86II::MO_GOTPCREL", "X86II::MO_PLT", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_NO_FLAG" ]

X86Subtarget (2)3

classifyGlobalFunctionReference

X86

CPU

LLVM

17,343

185

1

[]

[ "<s>", "int", "avr_accumulate_outgoing_args", "(", "void", ")", "{", "if", "(", "!", "cfun", ")", "return", "TARGET_ACCUMULATE_OUTGOING_ARGS", ";", "return", "(", "TARGET_ACCUMULATE_OUTGOING_ARGS", "&&", "!", "(", "cfun", "->", "calls_setjmp", "||", "cfun", "->", ...

[ "Implement", "`", "ACCUMULATE_OUTGOING_ARGS", "'", "." ]

[ "avr" ]

avr

avr_accumulate_outgoing_args

avr

MPU

GCC

17,344

31

1

[]

[ "<s>", "int", "mask_low_and_shift_len", "(", "machine_mode", "mode", ",", "rtx", "mask", ",", "rtx", "shift", ")", "{", "HOST_WIDE_INT", "shval", ";", "shval", "=", "INTVAL", "(", "shift", ")", "&", "(", "GET_MODE_BITSIZE", "(", "mode", ")", "-", "1", ")...

[ "The", "canonical", "form", "of", "a", "mask-low-and-shift-left", "operation", "is", "(", "and", "(", "ashift", "X", "SHIFT", ")", "MASK", ")", "where", "MASK", "has", "the", "lower", "SHIFT", "number", "of", "bits", "cleared", ".", "Thus", "we", "need", ...

[ "mips", "1", "1" ]

mips

mask_low_and_shift_len

mips

CPU

GCC

17,345

48

1

[]

[ "<s>", "static", "void", "release_options_strings", "(", "char", "*", "*", "option_strings", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "IX86_FUNCTION_SPECIFIC_MAX", ";", "i", "++", ")", "free", "(", "option_strings", "[", "i", "]", ...

[ "Release", "allocated", "strings", "." ]

[ "i386", "0" ]

i386-options

release_options_strings

i386

CPU

GCC

17,346

33

1

[]

[ "<s>", "BitVector", "LEGRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "LEG", "::", "SP", ")", ";", "Reserv...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "LEG", "LEG", "LEG::SP", "LEG::LR" ]

LEGRegisterInfo

getReservedRegs

LEG

CPU

LLVM

17,347

42

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "RISCVRegisterInfo", "*", "RI", "=", "STI", ".", "getRegisterInfo", "(", ")", ";", "MachineFrameInfo",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "\"frame pointer should not have been eliminated\"", "0", "\"SecondSPAdjustAmount should be greater than zero\"" ]

RISCVFrameLowering20

emitEpilogue

RISCV

CPU

LLVM

17,348

377

1

[]

[ "<s>", "void", "x86_order_regs_for_local_alloc", "(", "void", ")", "{", "int", "pos", "=", "0", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i", ")",...

[ "Order", "the", "registers", "for", "register", "allocator", "." ]

[ "i386", "0", "0", "0", "0" ]

i3868

x86_order_regs_for_local_alloc

i386

CPU

GCC

17,349

252

1

[]

[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "LI", "=", "&", "getAnalysis", "<", "LoopInfo", ">", "(", ")", ";", "SE", "=", "&", "getAnalysis", "<", "ScalarEvolution", ">", "(", ")", ";", "DT", "=", "&", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC", "0" ]

PPCCTRLoops18

runOnFunction

PowerPC

CPU

LLVM

17,350

139

1

[]

[ "<s>", "static", "bool", "ix86_vector_duplicate_value", "(", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "val", ")", "{", "bool", "ok", ";", "rtx_insn", "*", "insn", ";", "rtx", "dup", ";", "dup", "=", "gen_vec_duplicate", "(", "mode", ",", ...

[ "A", "subroutine", "of", "ix86_expand_vector_init_duplicate", ".", "Tries", "to", "fill", "target", "with", "val", "via", "vec_duplicate", "." ]

[ "i386", "0", "0" ]

i386-expand

ix86_vector_duplicate_value

i386

CPU

GCC

17,351

156

1

[]

[ "<s>", "static", "void", "nios2_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "ctx_reg", "=", "force_reg", "(",...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...

[ "nios2", "0", "0", "\"__trampoline_setup\"" ]

nios2

nios2_trampoline_init

nios2

MPU

GCC

17,352

79

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"Call frame pseudos should only be used for dynamic stack adjustment\"", "WebAssembly", "WebAssembly::SP32" ]

WebAssemblyFrameLowering10

eliminateCallFramePseudoInstr

WebAssembly

Virtual ISA

LLVM

17,353

123

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MipsRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "MipsSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Mips", "Mips", "Mips", "Mips", "\"interrupt\"", "Mips", "Mips", "Mips" ]

MipsRegisterInfo (2)1

getCalleeSavedRegs

Mips

CPU

LLVM

17,354

140

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "ARM", "ARM", "0", "\"FBB should have been null.\"", "0", "1", "2" ]

ARMBaseInstrInfo (2)2

analyzeBranch

ARM

CPU

LLVM

17,355

409

1

[]

[ "<s>", "BitVector", "NVPTXRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "unsigned", "Reg", "=", "NVPTX", "::", "ENVREG0", ";"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "NVPTX", "NVPTX", "NVPTX::ENVREG0", "NVPTX::ENVREG31", "NVPTX::VRFrame32", "NVPTX::VRFrameLocal32", "NVPTX::VRFrame64", "NVPTX::VRFrameLocal64", "NVPTX::VRDepot" ]

NVPTXRegisterInfo15

getReservedRegs

NVPTX

GPU

LLVM

17,356

96

1

[]

[ "<s>", "MandarinTargetLowering", "::", "ConstraintType", "MandarinTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switc...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Mandarin", "1", "0" ]

MandarinISelLowering

getConstraintType

Mandarin

CPU

LLVM

17,357

56

1

[]

[ "<s>", "const", "char", "*", "BPFTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "BPFISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "BPFISD", "::", "FIRST_NUMBER", ":", "break", ";", "...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "BPF", "BPF", "BPFISD::NodeType", "BPFISD::FIRST_NUMBER", "BPFISD::RET_FLAG", "\"BPFISD::RET_FLAG\"", "BPFISD::CALL", "\"BPFISD::CALL\"", "BPFISD::SELECT_CC", "\"BPFISD::SELECT_CC\"", "BPFISD::BR_CC", "\"BPFISD::BR_CC\"", "BPFISD::Wrapper", "\"BPFISD::Wrapper\"", "BPFISD::MEMCPY", "\"B...

BPFISelLowering

getTargetNodeName

BPF

Virtual ISA

LLVM

17,358

82

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getFnAttributes", "(", ")", ".", "hasAttribute", "(", "Attributes", "::", "OptimizeForSize", ")", ";", "for", "(", "Sel...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG118

PreprocessISelDAG

X86

CPU

LLVM

17,359

454

1

[]

[ "<s>", "void", "Z80Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Z80", "Z80" ]

Z80Operand

print

Z80

MPU

LLVM

17,360

12

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CmpX", ")", "const", "{", "return", "CmpX", "->", "getPointerAddressSpace", "(", ")", "==", "AMDGPUAS", "::", "PRIVATE_ADDRES...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "AMDGPU", "SI", "AMDGPU" ]

SIISelLowering62

shouldExpandAtomicCmpXchgInIR

AMDGPU

GPU

LLVM

17,361

33

1

[]

[ "<s>", "static", "bool", "is_nonpipeline_insn", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_type", "type", ";", "if", "(", "!", "insn", "||", "!", "NONDEBUG_INSN_P", "(", "insn", ")", "||", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "...

[ "Return", "true", "if", "the", "instruction", "is", "nonpipelined", "on", "the", "Cell", "." ]

[ "rs6000" ]

rs6000

is_nonpipeline_insn

rs6000

CPU

GCC

17,362

101

1

[]

[ "<s>", "static", "rtx", "frv_dwarf_store", "(", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg", ")", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_rtx", ",", "offset...

[ "Generate", "a", "frame-related", "expression", ":", "(", "set", "REG", "(", "mem", "(", "plus", "(", "sp", ")", "(", "const_int", "OFFSET", ")", ")", ")", ")", ".", "Such", "expressions", "are", "used", "in", "FRAME_RELATED_EXPR", "notes", "for", "more"...

[ "frv", "1" ]

frv

frv_dwarf_store

frv

VLIW

GCC

17,363

47

1

[]

[ "<s>", "static", "void", "do_isel", "(", "rtx", "dest", ",", "rtx", "cmp", ",", "rtx", "src_t", ",", "rtx", "src_f", ",", "rtx", "cr", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_isel_cc_di", "(", ...

[ "Emit", "an", "isel", "of", "the", "proper", "mode", "for", "DEST", ".", "DEST", "is", "the", "isel", "destination", "register", ".", "SRC1", "is", "the", "isel", "source", "if", "CR", "is", "true", ".", "SRC2", "is", "the", "isel", "source", "if", "...

[ "rs6000" ]

rs6000-string1

do_isel

rs6000

CPU

GCC

17,364

63

1

[]

[ "<s>", "unsigned", "PPCTTI", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "TargetTransformInfo", "::"...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]

PPCTargetTransformInfo26

getIntImmCost

PowerPC

CPU

LLVM

17,365

396

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "TargetLowering", "::", "in...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "ARM", "ARM", "\"__security_cookie\"", "\"__security_check_cookie\"", "1" ]

ARMISelLowering (2)6

insertSSPDeclarations

ARM

CPU

LLVM

17,366

114

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "AArch64Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "return", "balanceFPOps", "(", ")", "?", "std", "::", "make_unique", "<", "A57ChainingConstraint", ">", "(", ")", ":", ...

[ "Return", "PBQPConstraint", "(", "s", ")", "for", "the", "target", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget (2)1

getCustomPBQPConstraints

AArch64

CPU

LLVM

17,367

30

1

[]

[ "<s>", "void", "MipsDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "("...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Mips", "Mips", "\"== \"", "\"\\n\"", "1", "ISD::ADD", "0", "ISD::GLOBAL_OFFSET_TABLE", "ISD::LOAD", "ISD::STORE", "8", "\"Unexpected unaligned loads/stores.\"" ]

MipsISelDAGToDAG36

Select

Mips

CPU

LLVM

17,368

198

1

[]

[ "<s>", "BitVector", "Z80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Z80FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Z80", "Z80", "Z80", "Z80::SPS", "Z80::PC", "Z80::IX" ]

Z80RegisterInfo1

getReservedRegs

Z80

MPU

LLVM

17,369

96

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "Co...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "X86", "X86", "1", "X86::CondCode", "0", "X86::LAST_VALID_COND", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]

X86InstrInfo64

canInsertSelect

X86

CPU

LLVM

17,370

184

1

[]

[ "<s>", "static", "bool", "is_load_insn1", "(", "rtx", "pat", ",", "rtx", "*", "load_mem", ")", "{", "if", "(", "!", "pat", "||", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", ...

[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "load", "insn", "." ]

[ "rs6000", "0", "0", "0" ]

rs6000

is_load_insn1

rs6000

CPU

GCC

17,371

115

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86" ]

X86FrameLowering (2)2

determineCalleeSaves

X86

CPU

LLVM

17,372

143

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "R600", "ISD::FP_TO_UINT", "0", "ISD::LOAD", "0", "0", "1", "1", "1", "ISD::STORE", "0", "0" ]

R600ISelLowering40

ReplaceNodeResults

R600

GPU

LLVM

17,373

183

1

[]

[ "<s>", "bool", "gen_ldm_seq", "(", "rtx", "*", "operands", ",", "int", "nops", ",", "bool", "sort_regs", ")", "{", "int", "regs", "[", "MAX_LDM_STM_OPS", "]", ",", "mem_order", "[", "MAX_LDM_STM_OPS", "]", ";", "rtx", "mems", "[", "MAX_LDM_STM_OPS", "]", ...

[ "Called", "from", "a", "peephole2", "expander", "to", "turn", "a", "sequence", "of", "loads", "into", "an", "LDM", "instruction", ".", "OPERANDS", "are", "the", "operands", "found", "by", "the", "peephole", "matcher", ";", "NOPS", "indicates", "how", "many",...

[ "arm", "0", "0", "1", "1", "1", "5", "0", "5", "0", "0", "0", "4", "0", "4", "0" ]

arm

gen_ldm_seq

arm

CPU

GCC

17,374

360

1

[]

[ "<s>", "void", "DLXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annotation", ",", "const", "MCSubtargetInfo", "&", ")", "{", "if", "(", "!", "printAlias", "(", "MI", ",", "OS", ")",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "DLX", "DLX" ]

DLXInstPrinter

printInst

DLX

CPU

LLVM

17,375

55

1

[]

[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Cpu0", "Cpu0", "ISD::SDIVREM", "ISD::UDIVREM" ]

Cpu0ISelLowering

PerformDAGCombine

Cpu0

CPU

LLVM

17,376

70

1

[]

[ "<s>", "bool", "ARMConstantIslands", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "{", "unsigned", "PCAdj", "=", "isThumb", "?", "4", ":", "8", ";", "unsigned", "BrOffset", "="...

[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]

[ "ARM", "ARM", "4", "8", "\"Branch of destination BB#\"", "\" from BB#\"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]

ARMConstantIslandPass (2)1

isBBInRange

ARM

CPU

LLVM

17,377

143

1

[]

[ "<s>", "static", "bool", "vr4130_swap_insns_p", "(", "rtx", "insn1", ",", "rtx", "insn2", ")", "{", "rtx", "dep", ";", "for", "(", "dep", "=", "INSN_DEPEND", "(", "insn1", ")", ";", "dep", "!=", "0", ";", "dep", "=", "XEXP", "(", "dep", ",", "1", ...

[ "A", "TUNE_MIPS4130", "helper", "function", ".", "Given", "that", "INSN1", "is", "at", "the", "head", "of", "the", "ready", "queue", "and", "that", "INSN2", "is", "the", "instruction", "after", "it", ",", "return", "true", "if", "it", "is", "worth", "pro...

[ "mips", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]

mips3

vr4130_swap_insns_p

mips

CPU

GCC

17,378

191

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo22

EmitTargetCodeForMemset

ARM

CPU

LLVM

17,379

344

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TII", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getInstrInfo", "(", ")", ";", "LIS", "=", "&", "getAnalysis", "<", "LiveInterva...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC" ]

PPCTLSDynamicCall

runOnMachineFunction

PowerPC

CPU

LLVM

17,380

86

1

[]

[ "<s>", "unsigned", "NVPTXTTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Opd1Info", ",", "OperandValueKind", "Opd2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "Opd...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::MUL", "ISD::XOR", "ISD::OR", "ISD::AND", "MVT::i64", "2" ]

NVPTXTargetTransformInfo21

getArithmeticInstrCost

NVPTX

GPU

LLVM

17,381

142

1

[]

[ "<s>", "enum", "m68k_function_kind", "m68k_get_function_kind", "(", "tree", "func", ")", "{", "tree", "a", ";", "gcc_assert", "(", "TREE_CODE", "(", "func", ")", "==", "FUNCTION_DECL", ")", ";", "a", "=", "lookup_attribute", "(", "\"interrupt\"", ",", "DECL_AT...

[ "Return", "m68k_fk_interrupt_handler", "if", "FUNC", "has", "an", "``", "interrupt", "''", "or", "``", "interrupt_handler", "''", "attribute", "and", "interrupt_thread", "if", "FUNC", "has", "an", "``", "interrupt_thread", "''", "attribute", ".", "Otherwise", ",",...

[ "m68k", "\"interrupt\"", "\"interrupt_handler\"", "\"interrupt_thread\"" ]

m68k

m68k_get_function_kind

m68k

MPU

GCC

17,382

88

1

[]

[ "<s>", "MachineBasicBlock", "*", "RISCVTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llv...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "RISCV", "RISCV", "\"Unexpected instr type to insert\"", "RISCV::ReadCycleWide", "\"ReadCycleWrite is only to be used on riscv32\"", "RISCV::Select_GPR_Using_CC_GPR", "RISCV::Select_FPR16_Using_CC_GPR", "RISCV::Select_FPR32_Using_CC_GPR", "RISCV::Select_FPR64_Using_CC_GPR", "RISCV::BuildPairF64Pse...

RISCVISelLowering1

EmitInstrWithCustomInserter

RISCV

CPU

LLVM

17,383

115

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "insertNoops", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Quantity", ")", "const", "{", "DebugLoc", "DL", "=", "MBB", ".", "findDebugLoc", "(", "MI", ")", ";",...

[ "Insert", "noops", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "AMDGPU", "SI", "0", "8u", "AMDGPU::S_NOP", "1" ]

SIInstrInfo11

insertNoops

AMDGPU

GPU

LLVM

17,384

77

1

[]

[ "<s>", "Register", "CAHPRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF",...

[ "Debug", "information", "queries", "." ]

[ "CAHP", "CAHP", "CAHP::X2", "CAHP::X1" ]

CAHPRegisterInfo

getFrameRegister

CAHP

CPU

LLVM

17,385

39

1

[]

[ "<s>", "rtx", "arc_eh_return_address_location", "(", "void", ")", "{", "rtx", "mem", ";", "int", "offset", ";", "struct", "arc_frame_info", "*", "afi", ";", "arc_compute_frame_size", "(", ")", ";", "afi", "=", "&", "cfun", "->", "machine", "->", "frame_info"...

[ "Return", "rtx", "for", "the", "location", "of", "the", "return", "address", "on", "the", "stack", ",", "suitable", "for", "use", "in", "__builtin_eh_return", ".", "The", "new", "return", "address", "will", "be", "written", "to", "this", "location", "in", ...

[ "arc", "4", "4", "1" ]

arc7

arc_eh_return_address_location

arc

MPU

GCC

17,386

92

1

[]

[ "<s>", "const", "char", "*", "msp430_get_linker_devices_include_path", "(", "int", "argc", "ATTRIBUTE_UNUSED", ",", "const", "char", "*", "*", "argv", "ATTRIBUTE_UNUSED", ")", "{", "char", "*", "devices_csv_path", ";", "if", "(", "msp430_check_env_var_for_devices", ...

[ "Spec", "function", ".", "Used", "to", "place", "the", "path", "to", "the", "MSP430-GCC", "support", "files", "on", "the", "command", "line", ",", "prefixed", "with", "``", "-L", "''", ",", "so", "the", "linker", "finds", "the", "linker", "scripts", "in"...

[ "msp430", "\"-L\"" ]

driver-msp430

msp430_get_linker_devices_include_path

msp430

MPU

GCC

17,387

46

1

[]

[ "<s>", "static", "int", "sequent_regs_live", "(", ")", "{", "int", "reg", ";", "int", "live_seq", "=", "0", ";", "int", "cur_seq", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "18", ";", "++", "reg", ")", "{", "if", "(", "!", ...

[ "This", "function", "checks", "sequence", "of", "live", "registers" ]

[ "avr", "0", "0", "0", "18", "0", "0", "1", "0", "2", "2", "0" ]

avr2

sequent_regs_live

avr

MPU

GCC

17,388

136

1

[]

[ "<s>", "unsigned", "MipsAsmParser", "::", "checkEarlyTargetMatchPredicate", "(", "MCInst", "&", "Inst", ",", "const", "OperandVector", "&", "Operands", ")", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "Match_Succ...

[ "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "before", "rendering", "any", "operands", "to", "it", "." ]

[ "Mips", "Mips", "Mips::DATI", "Mips::DAHI", "Mips", "1", "Mips", "2" ]

MipsAsmParser (2)4

checkEarlyTargetMatchPredicate

Mips

CPU

LLVM

17,389

78

1

[]

[ "<s>", "static", "bool", "xstormy16_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "return", "regno", "!=", "16", "||", "mode", "==", "BImode", ";", "}", "</s>" ]

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "stormy16", "16" ]

stormy16

xstormy16_hard_regno_mode_ok

stormy16

CPU

GCC

17,390

22

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "MemOp", ",", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "MCInstrDesc"...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "X86", "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::AddrScaleAmt", "1", "X86::AddrIndexReg", "X86::NoRegister", "X86::AddrDisp", "\"getMemOperandWithOffset only supports base \"", "\"operands of type register.\"" ]

X86InstrInfo1

getMemOperandWithOffset

X86

CPU

LLVM

17,391

190

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "M...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AArch64", "AArch64", "AArch64::ADDXri", "0", "AArch64_AM::getShifterImm", "AArch64_AM::LSL", "0" ]

AArch64RegisterInfo1

materializeFrameBaseRegister

AArch64

CPU

LLVM

17,392

156

1

[]

[ "<s>", "MCELFStreamer", "&", "SHUXITargetELFStreamer", "::", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]

[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]

[ "SHUXI", "SHUXI" ]

SHUXITargetStreamer

getStreamer

SHUXI

CPU

LLVM

17,393

19

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "riscv_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_VECTOR_BOOL", ")", "return", "8", ";", "widest_int", "min_size", "=", "constant_low...

[ "Implement", "TARGET_VECTOR_ALIGNMENT", "." ]

[ "riscv", "8", "128" ]

riscv1

riscv_vector_alignment

riscv

CPU

GCC

17,394

54

1

[]

[ "<s>", "unsigned", "int", "TMS320C64XRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented function getRARegister\\n\"", ")", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "TMS320C64X", "TMS320C64X", "\"Unimplemented function getRARegister\\n\"" ]

TMS320C64XRegisterInfo

getRARegister

TMS320C64X

VLIW

LLVM

17,395

15

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "R600", "ISD::InputArg", "36", "0", "32", "3", "\"Extending floating point arguments not supported yet\"", "MVT::getIntegerVT", "AMDGPUAS::PARAM_I_ADDRESS", "ISD::ZEXTLOAD", "MVT::i32" ]

R600ISelLowering1

LowerFormalArguments

R600

GPU

LLVM

17,396

271

1

[]

[ "<s>", "SUnit", "*", "TPCSchedStrategy", "::", "pickNodeBidrectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Picked onl...

[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]

[ "TPC", "TPC", "\"Picked only Bottom\\n\"", "\"Picked only Top\\n\"", "\"failed to find the first candidate\"", "\"Prefered Bottom Node\\n\"", "\"failed to find the first candidate\"", "\"Prefered Top Node\\n\"", "\"Prefered Bottom Node SingleMax\\n\"", "\"Prefered Top Node SingleMax\\n\"", "\"Pr...

TPCMachineScheduler

pickNodeBidrectional

TPC

Virtual ISA

LLVM

17,397

304

1

[]

[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "1", ",", "global_options", ".", "x_param_values", ",", "g...

[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]

[ "avr", "0", "1", "0", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "1", "\"-fpie is not supported\"", "2", "\"-fPIE is not supported\"", "0", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]

avr7

avr_option_override

avr

MPU

GCC

17,398

209

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "DLX", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "DLX", "DLX::NumTargetFixupKinds" ]

DLXAsmBackend

getNumFixupKinds

DLX

CPU

LLVM

17,399

13

1

[]